JP6735078B2 - 半導体基体及び半導体装置 - Google Patents

半導体基体及び半導体装置 Download PDF

Info

Publication number
JP6735078B2
JP6735078B2 JP2015194840A JP2015194840A JP6735078B2 JP 6735078 B2 JP6735078 B2 JP 6735078B2 JP 2015194840 A JP2015194840 A JP 2015194840A JP 2015194840 A JP2015194840 A JP 2015194840A JP 6735078 B2 JP6735078 B2 JP 6735078B2
Authority
JP
Japan
Prior art keywords
layer
buffer layer
region
substrate
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015194840A
Other languages
English (en)
Other versions
JP2017069450A5 (ja
JP2017069450A (ja
Inventor
洋志 鹿内
洋志 鹿内
憲 佐藤
憲 佐藤
篠宮　勝
勝 篠宮
慶太郎 土屋
慶太郎 土屋
和徳 萩本
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015194840A priority Critical patent/JP6735078B2/ja
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Priority to US15/760,579 priority patent/US10529842B2/en
Priority to PCT/JP2016/003915 priority patent/WO2017056389A1/ja
Priority to CN201680058423.6A priority patent/CN108140582B/zh
Priority to KR1020187008630A priority patent/KR102658784B1/ko
Priority to TW105128212A priority patent/TWI705506B/zh
Publication of JP2017069450A publication Critical patent/JP2017069450A/ja
Publication of JP2017069450A5 publication Critical patent/JP2017069450A5/ja
Application granted granted Critical
Publication of JP6735078B2 publication Critical patent/JP6735078B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体基体、半導体装置、半導体基体の製造方法、並びに、半導体装置の製造方法に関する。
窒化物半導体層は安価なシリコン基板上やサファイア基板上に形成されるのが一般的である。しかし、これらの基板の格子定数と窒化物半導体層の格子定数は大きく異なり、また、熱膨張係数も異なる。このため、基板上にエピタキシャル成長によって形成された窒化物半導体層に、大きな歪みエネルギーが発生する。その結果、窒化物半導体層にクラックの発生や結晶品質の低下が生じやすい。
上記問題を解決するために、基板と窒化物半導体からなる機能層との間に組成の異なる窒化物半導体層を積層したバッファ層を配置することが従来行われていた。
また、窒化物半導体層の特性を改善するために、バッファ層について様々な提案がなされている。例えば、特許文献１には、ピット密度（すなわち、欠陥密度）を低減させるために、バッファ層にボロンを含有させることが開示されている。
一方、バッファ層に鉄をドープすることにより、縦方向耐圧を向上させることが知られている。例えば、特許文献２に開示されている半導体基体では、鉄をドープすることによりバッファ層の縦方向耐圧を高めている。
特開２０１４−２３６０５０号公報 特開２０１０−１２３７２５号公報
しかしながら、発明者らは、上記従来技術には、以下の問題点があることを見出した。
すなわち、ピット密度を低減させるために、バッファ層にボロンを含有させた場合であっても、デバイスの縦方向耐圧を向上させるためにバッファ層に遷移金属等のアクセプタ元素をドーピングすると、ボロンによるピット抑制効果が低下してしまい、デバイスの特性劣化を生じさせてしまう。
本発明は、上記問題点に鑑みてなされたものであって、高い縦方向耐圧を維持しつつ、高いピット抑制効果を得ることができる半導体基体及びこれを用いた半導体装置を提供することを目的とする。
上記目的を達成するために、本発明は、基板と、窒化物半導体からなり、前記基板上に設けられるバッファ層と、窒化物半導体からなり、前記バッファ層上に設けられるチャネル層とを備え、前記バッファ層は、前記基板側に設けられ、ボロン濃度がアクセプタ元素濃度よりも高い第１の領域と、前記第１の領域上に設けられ、前記第１の領域よりボロン濃度が低く、前記第１の領域よりアクセプタ元素濃度が高い第２の領域とを含むことを特徴とする半導体基体を提供する。
このように、バッファ層が、基板側に設けられボロン濃度がアクセプタ元素濃度よりも高い第１の領域を有し、第１の領域上に設けられ第１の領域よりボロン濃度が低く第１の領域よりアクセプタ元素濃度が高い第２の領域を有することで、高いピット抑制効果を得ながら、高い縦方向耐圧を維持することができる。
このとき、前記バッファ層が、ボロン濃度が前記基板側から前記チャネル層側に向かって減少する減少領域を含み、前記バッファ層が、前記減少領域のボロン濃度減少開始位置よりも前記チャネル層側に、アクセプタ元素が前記基板側から前記チャネル層側に向かって増加する増加領域を含むことが好ましい。
このような構成にすることで、より効果的に高いピット抑制効果を得ることができる。
このとき、前記バッファ層が前記基板側にＡｌＮからなる初期層を含み、前記初期層はアクセプタ元素を含まないようにすることができる。
バッファ層内にこのような初期層を設けることで、より効果的に高いピット抑制効果を得ることができるとともに、バッファ層中の元素と基板が反応することを防止することができる。
このとき、前記バッファ層が前記基板側にＡｌＮからなる初期層を含み、前記初期層のアクセプタ元素濃度は、前記初期層のボロン濃度よりも低くすることができる。
バッファ層内にこのような初期層を設けることで、高いピット抑制効果を得ることができるとともに、バッファ層中の元素と基板が反応することを防止することができる。
このとき、前記アクセプタ元素が、遷移金属、炭素、マグネシウムのいずれかであることが好ましい。
バッファ層に導入するアクセプタ元素として、このような元素を好適に用いることができる。
また、本発明は、上記の半導体基体と、前記チャネル層上に設けられた電極とを備えることを特徴とする半導体装置を提供する。
このような半導体装置であれば、高い縦方向耐圧を維持しつつ、高いピット抑制効果を得ることができる半導体装置とすることができる。
さらに、本発明は、基板上に窒化物半導体からなるバッファ層を形成する工程と、前記バッファ層上に窒化物半導体からなるチャネル層を形成する工程とを有する半導体基体の製造方法であって、前記バッファ層は、前記基板側にＡｌＮからなる初期層を含み、前記バッファ層を形成する工程は、前記バッファ層のボロン濃度が前記基板側から前記チャネル層側に向かって徐々に減少するように、前記バッファ層にボロンを導入する段階を含み、前記バッファ層を形成する工程において、前記初期層が形成された後にアクセプタ元素のドーピングを開始することを特徴とする半導体基体の製造方法を提供する。
このように、バッファ層を形成する工程において初期層が形成された後にアクセプタ元素のドーピングを開始することで、高い縦方向耐圧を維持しつつ、高いピット抑制効果を得ることができる。
ここで、前記基板として、ボロンがドープされた基板を用い、前記バッファ層にボロンを導入する段階は、熱拡散によってボロンがドープされた前記基板から前記バッファ層にボロンを拡散させる段階を含むことができる。
このように、熱拡散によってボロンがドープされた基板からバッファ層にボロンを拡散させてバッファ層にボロンを導入することで、より効率よくバッファ層のボロン濃度を、基板側からチャネル層側に向かって徐々に減少させることができる。
また、前記バッファ層にボロンを導入する段階は、前記バッファ層を気相成長によって形成する際に、ボロン含有のドーパントガスを導入することによって気相からボロンをドーピングする段階を含むことができる。
このように、気相成長中にボロン含有のドーパントガスを導入することによって気相からボロンをドーピングしてバッファ層にボロンを導入することで、ピット抑制効果を得るのに十分なボロンをバッファ層に含有させることができる。
このとき、前記アクセプタ元素として、遷移金属、炭素、マグネシウムのいずれかを用いることが好ましい。
バッファ層に導入するアクセプタ元素として、このような元素を好適に用いることができる。
また、本発明は、上記の半導体基体の製造方法によって製造された半導体基体を準備する工程と、前記チャネル層上に電極を形成する工程とを有することを特徴とする半導体装置の製造方法を提供する。
このような半導体装置の製造方法であれば、高い縦方向耐圧を維持しつつ、高いピット抑制効果を得ることができる半導体装置を製造することができる。
以上のように、本発明の半導体基体であれば、高い縦方向耐圧を維持しつつ、高いピット抑制効果を得ることができる半導体基体とすることができる。また、本発明の半導体装置であれば、高い縦方向耐圧を維持しつつ、ピットの発生が抑制された半導体装置とすることができる。さらに、本発明の半導体基体の製造方法であれば、高い縦方向耐圧を維持しつつ、高いピット抑制効果を得ることができる半導体基体を製造することができる。また、本発明の半導体装置の製造方法であれば、高い縦方向耐圧を維持しつつ、ピットの発生が抑制された半導体装置を製造することができる。
半導体基体の実施態様の概略断面図である。 半導体基体の実施形態の一例を示す概略断面図である。 半導体装置の実施形態の一例を示す概略断面図である。 半導体基体の製造方法の実施形態の一例を示す工程断面図である。 半導体装置の製造方法の実施形態の一例を示す工程断面図である。 実施例１〜３、比較例１〜３における半導体基体の不純物プロファイルを示す図である。 実施例１、比較例１〜３の半導体基体の顕微鏡暗視野画像解析によるピット密度評価結果を示す図である。 実施例１、比較例２〜３の半導体装置のデバイス耐圧（縦方向耐圧）測定結果を示す図である。 デバイス耐圧（縦方向耐圧）の測定方法を示す図である。 実施例１の半導体基体のボロン濃度プロファイルを示す図である。 バッファ層の積層体中のＡｌＮ層とＧａＮ層で鉄濃度を変えた場合の半導体基体の不純物プロファイルを示す図である。
前述のように、ピット密度を低減させるために、バッファ層にボロンドープを行う必要があるが、バッファ層にボロンドープを行った場合であっても、デバイスの縦方向耐圧を向上させるためにバッファ層に遷移金属等のアクセプタ元素をドーピングすると、ボロンによるピット抑制効果が低下してしまい、デバイスの特性劣化を生じさせてしまうという問題点があった。
そこで、本発明者らは、高い縦方向耐圧を維持しつつ、高いピット抑制効果を得ることができる半導体基体について鋭意検討を重ねた。
その結果、バッファ層中に、基板側に設けられボロン濃度がアクセプタ元素濃度よりも高い第１の領域と、第１の領域上に設けられ第１の領域よりボロン濃度が低く前記第１の領域よりアクセプタ元素濃度が高い第２の領域とを設けることで、第１の領域によって高いピット抑制効果を得ることができるとともに、第２の領域によって高い縦方向耐圧を維持することができることを見出し、本発明をなすに至った。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
まず、図１、２を参照しながら、本実施態様の半導体基体について説明する。
本実施態様の半導体基体１０の概略断面図である図１に示すように、半導体基体１０は、基板１２と、基板１２上に設けられ窒化物半導体からなるバッファ層２５と、バッファ層２５上に設けられ窒化物半導体からなるチャネル層２６を備えている。基板１２は、例えば、シリコン基板又はＳｉＣ基板等のシリコン系基板とすることができ、チャネル層２６は、例えば、ＧａＮ層とすることができる。
バッファ層２５は、基板１２上に設けられボロン濃度がアクセプタ元素濃度より高い第１の領域２３と、基板１２と反対側の第１の領域２３上に設けられ第１の領域２３よりボロン濃度が低く第１の領域２３よりアクセプタ元素濃度が高い第２の領域２４を含んでいる。ここで、第１の領域２３内のボロン濃度は、１×１０１７〜１×１０２１／ｃｍ３であることが好ましく、第１の領域２３内のアクセプタ元素濃度は、１×１０１５〜５×１０１７／ｃｍ３であることが好ましい。また、第２の領域２４内のボロン濃度は１×１０１３〜１×１０１５／ｃｍ３であることが望ましく、第２の領域２４内のアクセプタ濃度は５×１０１７〜１×１０２０／ｃｍ３であることが望ましい。
なお、半導体基体１０は、さらに、チャネル層２６上にバリア層２７を含むことができ、チャネル層２６とバリア層２７とで、動作層２９を形成することができる。このバリア層２７は、例えば、ＡｌＧａＮ層とすることができる。
バッファ層２５が、基板１２側に設けられボロン濃度がアクセプタ元素濃度よりも高い第１の領域２３を有することで、高いピット抑制効果を得られ、第１の領域２３上の窒化物半導体層のピットを良好に抑制することができる。また、第１の領域２３上に設けられ、第１の領域２３よりボロン濃度を低くして、第１の領域２３よりアクセプタ元素濃度を高くした第２の領域２４をバッファ層２５が有することで、高い縦方向耐圧を維持することができる。
半導体基体１０において、バッファ層２５のボロン濃度が基板１２側からチャネル層２６側に向かって減少する減少領域を含み、バッファ層２５が減少領域のボロン濃度減少開始位置よりもチャネル層２６側にアクセプタ元素が基板１２側からチャネル層２６側に向かって増加する増加領域を含むことが好ましい。このような構成にすることで、バッファ層２５の基板１２側のアクセプタ元素濃度をより確実に低くできるので、減少領域及びその上の窒化物半導体層に対してより効果的に高いピット抑制効果を得ることができる。ここで、バッファ層における増加領域のアクセプタ元素濃度の増加割合は、増加領域よりも上方のチャネル層上部でアクセプタ元素濃度を低くするための減少領域の減少割合よりも大きい（すなわち、傾きが急である）ことが好ましい。
また、バッファ層２５は、本発明の半導体基体の実施形態の一例を示す概略断面図である図２に示すように、基板１２側に設けられＡｌＮからなる初期層１３と、初期層１３上に設けられた積層体１４とを含む構成とすることができる。積層体１４は、窒化物半導体からなる第１の層１５と、第１の層１５と組成の異なる第２の層１６とが繰り返し積層された積層体とすることができる。第１の層１５は、例えば、ＡｌｙＧａ１−ｙＮからなり、第２の層１６は、例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦ｙ≦１）からなる。
具体的には、第１の層１５はＡｌＮ層とすることができ、第２の層１６はＧａＮ層とすることができる。
図２の半導体基体１０’において、初期層１３はアクセプタ元素を含まないようにすることができる。バッファ層２５内にこのような初期層を設けることで、初期層上の窒化物半導体層に対してより効果的に高いピット抑制効果を得ることができるとともに、バッファ層２５中の元素と基板１２が反応することを防止することができる。
図２の半導体基体１０’において、初期層１３のアクセプタ元素濃度を、初期層１３のボロン濃度よりも低くすることもできる。バッファ層２５内にこのような初期層を設けることで、高いピット抑制効果を得ることができるとともに、バッファ層２５中の元素と基板１２が反応することを防止することができる。
バッファ層２５に導入するアクセプタ元素が、遷移金属、炭素、マグネシウムのいずれかであることが好ましい。アクセプタ元素として、このような元素を好適に用いることができるが、特に鉄を用いるのが好ましい。
次に、図３を参照しながら、本発明の実施形態の半導体装置の一例について説明する。
図３は、本発明の半導体装置の実施形態の一例を示す概略断面図である。
図３に示す半導体装置１１は、図１の半導体基体１０のチャネル層２６上に、例えば、バリア層２７を介して電極（例えば、第１電極３０、第２電極３１、制御電極３２）が設けられたものである。なお、チャネル層の上部はキャリアをトラップさせる準位が形成されると不純物散乱による移動度の低下や電流コラプス現象が生じる要因となるため、チャネル層２６の上部のアクセプタ元素濃度をバッファ層２５のチャネル層２６側濃度より低くすることが望ましい。
半導体装置１１において、例えば、第１電極３０、第２電極３１は、第１電極３０からチャネル層２６内に形成された２次元電子ガス２８を介して、第２電極３１に電流が流れるように配置することができる。
第１電極３０と第２電極３１との間に流れる電流は、制御電極３２に印加される電位によってコントロールすることができる。
このような半導体装置であれば、高い縦方向耐圧を維持しつつ、ピットの発生が抑制された高品質の半導体装置とすることができる。
次に、図４を参照しながら、本発明の実施形態の半導体基体の一例の製造方法について説明する。
まず、基板１２を準備する（図４（ａ）参照）。基板１２は、例えば、シリコン基板、又はＳｉＣ基板とすることができる。
次に基板１２上に、バッファ層２５の基板１２側に設けられるＡｌＮからなる初期層１３を形成する（図４（ｂ）参照）。具体的には、例えば、ＭＯＶＰＥ（有機金属気相成長）法によって、初期層１３を例えば、８００℃〜１２００℃の温度で１０〜３００ｎｍ成長させることができる。
次に、初期層１３上に、バッファ層２５のチャネル層２６側に設けられる窒化物半導体からなる積層体１４を形成する（図４（ｃ）参照）。具体的には、例えば、ＭＯＶＰＥ法によって、ＡｌＮからなる第１の層１５（図２参照）と、ＧａＮからなる第２の層１６（図２参照）とを例えば、８００℃〜１２００℃の温度で交互に成長させることができる。第１の層１５の膜厚は例えば、３〜３０ｎｍであり、第２の層１６の膜厚は例えば、２〜７ｎｍである。
半導体基体の製造方法においては、バッファ層２５を形成する工程は、バッファ層２５のボロン濃度が基板１２側からチャネル層２６側に向かって徐々に減少するように、バッファ層にボロンを導入する段階を含んでいる。
バッファ層２５にボロンを導入する段階は、例えば、基板１２としてボロンが１×１０１８／ｃｍ３〜１×１０２１／ｃｍ３、好ましくは５×１０１８／ｃｍ３〜５×１０１９／ｃｍ３の濃度でドープされた基板を用い、熱拡散によってボロンがドープされた基板１２からバッファ層２５にボロンを拡散させる段階とすることができる。
このように、熱拡散によってボロンがドープされた基板からバッファ層２５にボロンを拡散させて、バッファ層２５にボロンを導入することで、より効率よくバッファ層２５のボロン濃度を、基板１２側からチャネル層２６側に向かって徐々に減少させることができる。
また、バッファ層２５にボロンを導入する段階は、バッファ層２５を気相成長によって形成する際に、ボロン含有のドーパントガスを導入することによって気相からボロンをドーピングする段階とすることもできる。
このように、気相成長中にボロン含有のドーパントガスを導入することによって気相からボロンをドーピングして、バッファ層２５にボロンを導入することで、ピット抑制効果が得られるのに十分なボロンをバッファ層２５に含有させることができる。
半導体基体の製造方法においては、バッファ層２５を形成する工程において、初期層１３が形成された後にアクセプタ元素の最大値が５×１０１７〜５×１０２０／ｃｍ３となるようにアクセプタ元素のドーピングを開始する。具体的には、積層体１４のＭＯＣＶＤ法による形成を開始する際に、Ｃｐ２Ｆｅ（ビスシクロペンタジエニル鉄）等のアクセプタ元素のドーピングガスの添加を開始することができる。
このように、バッファ層２５を形成する工程において初期層が形成された後にアクセプタ元素のドーピングを開始することで、高い縦方向耐圧を維持しつつ、高いピット抑制効果を得ることができる。
次に、バッファ層２５上に窒化物半導体からなるチャネル層２６を形成する（図４（ｄ）参照）。具体的には、バッファ層２５上に、ＭＯＶＰＥ法によって、ＧａＮからなるチャネル層２６を、例えば、８００℃〜１２００℃の温度で５００〜４０００ｎｍ形成することができる。
また、チャネル層２６上に窒化物半導体からなるバリア層２７を形成することができる（図４（ｅ）参照）。具体的には、チャネル層２６上に、ＭＯＶＰＥ法によって、ＡｌＧａＮからなるバリア層２７を、例えば、８００℃〜１２００℃の温度で１０〜５０ｎｍ形成することができる。ここで、チャネル層２６とバリア層２７は、動作層２９を形成することができる。
バッファ層２５に導入するアクセプタ元素として、遷移金属、炭素、マグネシウムのいずれかを用いることが好ましい。アクセプタ元素として、このような元素を好適に用いることができ、特に鉄が好ましい。
以上のようにして、半導体基体１０を製造することができる。上記で説明した半導体基体の製造方法であれば、高い縦方向耐圧を維持しつつ、確実に高いピット抑制効果を得ることができる半導体基体を製造することができる。
次に、図５を参照しながら、半導体装置の製造方法について説明する。
まず、上記で図４を参照しながら説明した製造方法を用いて製造した半導体基体１０を準備する（図５（ａ）を参照）。
次に、チャネル層２６上にバリア層２７を介して電極（例えば、第１電極３０、第２電極３１、制御電極３２）を形成する（図５（ｂ）参照）。ここで、第１電極３０及び第２電極３１は例えば、Ｔｉ／Ａｌの積層膜で形成することができ、制御電極３２は例えば、ＳｉＯ、ＳｉＮ等の金属酸化物や金属窒化物からなる下層膜と、Ｎｉ、Ａｕ、Ｍｏ、Ｐｔ等の金属からなる上層膜の積層膜で形成することができる。
以上のようにして、半導体装置１１を製造することができる。前述の半導体装置の製造方法であれば、高い縦方向耐圧を維持しつつ、ピットの発生が抑制された高品質の半導体装置を製造することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
図６（ｂ）に示す鉄濃度プロファイル、及びボロン濃度プロファイルを有するバッファ層を備えた図１に示すような半導体基体１０を作製した。すなわち、シリコンからなる基板１２上にＡｌＮからなる初期層と、ＧａＮ層とＡｌＮ層が交互に積層された積層体とからなるバッファ層を備える実施例１のバッファ層においては、基板１２上に、ボロン濃度が基板１２側からチャネル層２６側に向かって３×１０１９／ｃｍ３から徐々に減少する減少領域と、減少領域上に設けられた鉄濃度が基板１２側からチャネル層２６側に向かって５×１０１９／ｃｍ３へと増加する増加領域があり、ボロン濃度が十分減少した後に鉄濃度が５×１０１９／ｃｍ３へと一気に増加している。ここで、バッファ層における増加領域のアクセプタ元素濃度の増加割合は、増加領域よりも上方のチャネル層上部で低くするためのアクセプタ元素濃度の減少領域の減少割合よりも大きい（すなわち、傾きが急である）。
作製した半導体基体１０について、顕微鏡暗視野画像解析により光点密度評価（すなわち、ピット密度評価）を行った。評価結果を図７（ｄ）に示す。
また、作製した半導体基体１０について、基板エッジからのクラックの長さを確認した。確認されたクラック長を表１に示す。
作製した半導体基体１０のチャネル層２６上にバリア層２７を介して電極を形成し、図３に示すような半導体装置１１を作製した。
作製した半導体装置１１について、図９に示すような測定方法を用いて、半導体装置１１がオフの時のデバイス耐圧（縦方向耐圧）を測定した。測定結果を図８（ａ）に示す。
（実施例２）
図６（ｃ）に示す鉄濃度プロファイル、及びボロン濃度プロファイルを有するバッファ層を備えた図１に示すような半導体基体１０を作製した。すなわち、シリコンからなる基板１２上にＡｌＮからなる初期層と、ＧａＮ層とＡｌＮ層が交互に積層された積層体とからなるバッファ層を備える実施例２のバッファ層においては、基板１２上に、ボロン濃度が基板１２側からチャネル層２６側に向かって３×１０１９／ｃｍ３から徐々に減少する減少領域と、ボロン濃度減少開始位置よりチャネル層２６側に設けられた鉄濃度が基板１２側からチャネル層２６側に向かって５×１０１９／ｃｍ３へと増加する増加領域があり、ボロン濃度減少領域は、鉄濃度増加領域と一部重なっており、ボロン濃度が減少するとともに、鉄濃度が徐々に増加している。ここで、バッファ層における増加領域のアクセプタ元素濃度の増加割合は、増加領域よりも上方のチャネル層上部でアクセプタ元素濃度を低くするための減少領域の減少割合よりも大きい（すなわち、傾きが急である）。
作製した半導体基体１０について、実施例１と同様にして、光点密度評価（すなわち、ピット密度評価）を行った。評価結果は実施例１とほぼ同様な結果となった。
また、作製した半導体基体１０について、基板エッジからのクラックの長さを確認した。確認されたクラック長を表１に示す。
作製した半導体基体１０のチャネル層２６上にバリア層２７を介して電極を形成し、図３に示すような半導体装置１１を作製した。
作製した半導体装置１１について、実施例１と同様にして、デバイス耐圧（縦方向耐圧）を測定すると、バッファ層における鉄原子の総数が実施例１より多いので、測定結果は実施例１よりも良好な結果となった。
（実施例３）
図６（ｆ）に示す鉄濃度プロファイル、及びボロン濃度プロファイルを有するバッファ層を備えた図１に示すような半導体基体１０を作製した。すなわち、シリコンからなる基板１２上にＡｌＮからなる初期層と、ＧａＮ層とＡｌＮ層が交互に積層された積層体とからなるバッファ層を備える実施例３のバッファ層においては、基板１２上に、ボロン濃度が基板１２側からチャネル層２６側に向かって３×１０１９／ｃｍ３から徐々に減少する減少領域と、ボロン濃度減少開始位置よりチャネル層２６側に設けられた鉄濃度が基板１２側からチャネル層２６側に向かって５×１０１９／ｃｍ３へと増加する増加領域があり、ボロン濃度減少領域は、鉄濃度増加領域とは重なっていない（すなわち、ボロン濃度が減少した後に、鉄濃度が増加している）。ここで、バッファ層における増加領域のアクセプタ元素濃度の増加割合は、増加領域よりも上方のチャネル層上部でアクセプタ元素濃度を低くするための減少領域の減少割合よりも大きい（すなわち、傾きが急である）。
作製した半導体基体１０について、実施例１と同様にして、光点密度評価（すなわち、ピット密度評価）を行った。評価結果は実施例１より良好な結果となった。
また、作製した半導体基体１０について、基板エッジからのクラックの長さを確認した。確認されたクラック長を表１に示す。
作製した半導体基体１０のチャネル層２６上にバリア層２７を介して電極を形成し、図３に示すような半導体装置１１を作製した。
作製した半導体装置１１について、実施例１と同様にして、デバイス耐圧（縦方向耐圧）を測定すると、バッファ層における鉄原子の総数が実施例１より少ないので、測定結果は実施例１よりも若干劣る結果となった。
（比較例１）
図６（ｅ）に示す鉄濃度プロファイル、及びボロン濃度プロファイルを有するバッファ層を備えた半導体基体を作製した。すなわち、比較例１のバッファ層においては、鉄ドープ及びボロンドープを行わなかった。
作製した半導体基体について、実施例１と同様にして、光点密度評価（すなわち、ピット密度評価）を行った。評価結果を図７（ａ）に示す。
また、作製した半導体基体について、基板エッジからのクラックの長さを確認した。確認されたクラック長を表１に示す。
なお、比較例１の半導体基体については、非常に多くのピットが発生したために、半導体装置の作製、及びデバイス耐圧（縦方向耐圧）の測定は行えなかった。
（比較例２）
図６（ｄ）に示す鉄濃度プロファイル、及びボロン濃度プロファイルを有するバッファ層を備えた半導体基体を作製した。すなわち、比較例２のバッファ層においては、実施例１と同様にボロンドープを行なったが、鉄ドープは行わなかった。
作製した半導体基体について、実施例１と同様にして、光点密度評価（すなわち、ピット密度評価）を行った。評価結果を図７（ｂ）に示す。
また、作製した半導体基体について、基板エッジからのクラックの長さを確認した。確認されたクラック長を表１に示す。
作製した半導体基体のチャネル層上にバリア層を介して電極を形成し、半導体装置を作製した。
作製した半導体装置について、実施例１と同様にして、デバイス耐圧（縦方向耐圧）を測定した。測定結果を図８（ｂ）に示す。
（比較例３）
図６（ａ）に示す鉄濃度プロファイル、及びボロン濃度プロファイルを有するバッファ層を備えた半導体基体を作製した。すなわち、比較例３のバッファ層においては、実施例１と同様にボロンドープを行なったが、鉄ドープはバッファ層全体に対して行った（すなわち、バッファ層の初期層から行った）。
作製した半導体基体について、実施例１と同様にして、光点密度評価（すなわち、ピット密度評価）を行った。評価結果を図７（ｃ）に示す。
また、作製した半導体基体について、基板エッジからのクラックの長さを確認した。確認されたクラック長を表１に示す。
作製した半導体基体のチャネル層上にバリア層を介して電極を形成し、半導体装置を作製した。
作製した半導体装置のピットが観察されない領域において、実施例１と同様にして、デバイス耐圧（縦方向耐圧）を測定した。測定結果を図８（ｃ）に示す。
図７からわかるように、比較例３のようにバッファ層の初期層から鉄ドープを行うとボロンドープによるピット抑制効果が低下する（すなわち、ピット密度の観点から、効果が消失する）。これは、ピット抑制効果のあるサイトにボロンでなく鉄が入り込む影響と推測される。また、積層体から鉄ドープを行った実施例１では、鉄ドープの影響はなく、鉄ドープを行わなかった比較例２と同等のピット抑制効果が得られた。なお、バッファ層の基板側においてボロン濃度が減少するとともに、鉄濃度が増加している実施例２においても、実施例１と同等のピット抑制効果が得られた。また、バッファ層の基板側においてボロン濃度が減少した後に、鉄濃度が増加している実施例３においては、実施例１より良好なピット抑制効果が得られた。
また、表１からわかるように、ＡｌＮ初期層から鉄ドープを行う（すなわち、バッファ層の全層で鉄ドープを行う）比較例３ではクラックがより長く伸長する一方で、ボロンがドープされたＡｌＮ初期層では鉄ドープを行わずに、ボロン濃度が減少した積層体から鉄ドープを行った実施例１では、鉄ドープを行わなかった比較例２と同等のクラック長さとなった。これは、ボロンドープされている層に鉄ドープしないことによる効果と考えられる。なお、バッファ層の基板側においてボロン濃度が減少するとともに、鉄濃度が増加している実施例２においても、実施例１と同等のクラック長さとなった。また、バッファ層の基板側においてボロン濃度が減少した後に、鉄濃度が増加している実施例３においても、実施例１と同等のクラック長さとなった。
さらに、図８からわかるように、鉄ドープを行わなかった比較例２に対して、バッファ層の初期層から鉄ドープを行う比較例３では、鉄ドープすることにより縦方向の耐圧が向上している。しかしながら、比較例３では上述したようにピット抑制効果は低下している（図７（ｃ）参照）。また、積層体から鉄ドープを行った実施例１も比較例２に対し、鉄ドープの効果（すなわち、縦方向耐圧の向上）が得られている。実施例１において、比較例３と同等の縦方向耐圧が得られたのは、バッファ層の積層体においてボロンがドープされている層（すなわち、鉄がドープされていない層）が、図１０に示すように２００ｎｍ程度と薄いためである。なお、バッファ層の基板側においてボロン濃度が減少するとともに、鉄濃度が増加している実施例２においても、実施例１よりも良好な縦方向耐圧が得られた。また、バッファ層の基板側においてボロン濃度が減少した後に、鉄濃度が増加している実施例３においては、実施例１より若干劣るが比較例２より良好な縦方向耐圧が得られた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、図２の半導体基体１０’において、積層体１４の第１の層１５（例えば、ＡｌＮ層）のみアクセプタ元素を含み、第２の層１６（例えば、ＧａＮ層）にアクセプタ元素を含まない、又は少なくするようにしてもよい。この場合、実施例１における不純物プロファイルは、図１１（ａ）に示すように、積層体のＡｌＮ層の箇所で鉄濃度が増加し、積層体のＧａＮ層の箇所で鉄濃度が減少するようなものとなる。また、実施例２における不純物プロファイルは、図１１（ｂ）に示すように、初期層、及び積層体のＡｌＮ層の箇所で鉄濃度が増加し、積層体のＧａＮ層の箇所で鉄濃度が減少するようなものとなる。上記のような場合においても、同様の効果が得られる。
また、「上」という表現は、間に異なる層がある場合も含まれるものとする。
１０、１０’…半導体基体、 １１…半導体装置、 １２…基板、 １３…初期層、
１４…積層体、 １５…第１の層、 １６…第２の層、 ２３…第１の領域、
２４…第２の領域、 ２５…バッファ層、 ２６…チャネル層、 ２７…バリア層、
２８…２次元電子ガス、 ２９…動作層、 ３０…第１電極、 ３１…第２電極、
３２…制御電極。

Claims (5)

  1. 基板と、
    窒化物半導体からなり、前記基板上に設けられるバッファ層と、
    窒化物半導体からなり、前記バッファ層上に設けられるチャネル層と
    を備え、
    前記バッファ層は、
    前記基板側に設けられ、ボロン濃度がアクセプタ元素濃度よりも高い第１の領域と、
    前記第１の領域上に設けられ、前記第１の領域よりボロン濃度が低く、前記第１の領域よりアクセプタ元素濃度が高い第２の領域と
    を含み、
    前記バッファ層が、ボロン濃度が前記基板側から前記チャネル層側に向かって減少する減少領域を含み、
    前記バッファ層が、前記減少領域のボロン濃度減少開始位置よりも前記チャネル層側に、アクセプタ元素が前記基板側から前記チャネル層側に向かって増加する増加領域を含み、
    前記減少領域は、前記増加領域と一部重なっており、
    前記第１の領域のボロン濃度が１×１０ １７ ｃｍ −３ 〜１×１０ ２１ ｃｍ −３ であり、前記第１の領域のアクセプタ元素濃度が１×１０ １５ ｃｍ −３ 〜５×１０ １７ ｃｍ −３ であり、前記第２の領域のボロン濃度が１×１０ １３ ｃｍ −３ 〜１×１０ １５ ｃｍ −３ であり、前記第２の領域のアクセプタ元素濃度が５×１０ １７ ｃｍ −３ 〜１×１０ ２０ ｃｍ −３ であることを特徴とする半導体基体。
  2. 前記バッファ層が前記基板側にＡｌＮからなる初期層を含み、
    前記初期層はアクセプタ元素を含まないことを特徴とする請求項１に記載の半導体基体。
  3. 前記バッファ層が前記基板側にＡｌＮからなる初期層を含み、
    前記初期層のアクセプタ元素濃度は、前記初期層のボロン濃度よりも低いことを特徴とする請求項１に記載の半導体基体。
  4. 前記アクセプタ元素が、遷移金属、炭素、マグネシウムのいずれかであることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体基体。
  5. 請求項１から請求項４のいずれか１項に記載の半導体基体と、
    前記チャネル層上に設けられた電極と
    を備えることを特徴とする半導体装置。
JP2015194840A 2015-09-30 2015-09-30 半導体基体及び半導体装置 Active JP6735078B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015194840A JP6735078B2 (ja) 2015-09-30 2015-09-30 半導体基体及び半導体装置
PCT/JP2016/003915 WO2017056389A1 (ja) 2015-09-30 2016-08-29 半導体基体、半導体装置、半導体基体の製造方法、並びに、半導体装置の製造方法
CN201680058423.6A CN108140582B (zh) 2015-09-30 2016-08-29 半导体衬底、半导体装置、半导体衬底的制造方法、以及半导体装置的制造方法
KR1020187008630A KR102658784B1 (ko) 2015-09-30 2016-08-29 반도체 기체, 반도체 장치, 반도체 기체의 제조 방법, 및, 반도체 장치의 제조 방법
US15/760,579 US10529842B2 (en) 2015-09-30 2016-08-29 Semiconductor base substance having a boron containing buffer layer, semiconductor device including the same, and methods for manufacturing the semiconductor base substance and the semiconductor device
TW105128212A TWI705506B (zh) 2015-09-30 2016-09-01 半導體基底、半導體裝置、半導體基底的製造方法、以及半導體裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015194840A JP6735078B2 (ja) 2015-09-30 2015-09-30 半導体基体及び半導体装置

Publications (3)

Publication Number Publication Date
JP2017069450A JP2017069450A (ja) 2017-04-06
JP2017069450A5 JP2017069450A5 (ja) 2018-04-19
JP6735078B2 true JP6735078B2 (ja) 2020-08-05

Family

ID=58422879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015194840A Active JP6735078B2 (ja) 2015-09-30 2015-09-30 半導体基体及び半導体装置

Country Status (6)

Country Link
US (1) US10529842B2 (ja)
JP (1) JP6735078B2 (ja)
KR (1) KR102658784B1 (ja)
CN (1) CN108140582B (ja)
TW (1) TWI705506B (ja)
WO (1) WO2017056389A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613535B (zh) * 2019-02-26 2023-10-13 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767660B2 (ja) * 1998-03-17 2006-04-19 昭和電工株式会社 積層構造体及びそれを用いた化合物半導体デバイス
JP3642157B2 (ja) * 1997-05-26 2005-04-27 ソニー株式会社 ｐ型ＩＩＩ族ナイトライド化合物半導体、発光ダイオードおよび半導体レーザ
JP2010123725A (ja) 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
CN102290434B (zh) * 2011-09-01 2013-08-14 西安电子科技大学 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
JP5987288B2 (ja) 2011-09-28 2016-09-07 富士通株式会社 半導体装置
JP6119165B2 (ja) * 2012-09-28 2017-04-26 富士通株式会社 半導体装置
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5756830B2 (ja) * 2013-05-31 2015-07-29 サンケン電気株式会社 半導体基板、半導体装置、及び、半導体装置の製造方法
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
CN104465912A (zh) * 2014-08-22 2015-03-25 江苏鑫博电子科技有限公司 一种高光能密度输出的 led 外延结构及外延方法

Also Published As

Publication number Publication date
TW201721767A (zh) 2017-06-16
KR102658784B1 (ko) 2024-04-17
TWI705506B (zh) 2020-09-21
US10529842B2 (en) 2020-01-07
US20180269316A1 (en) 2018-09-20
KR20180058725A (ko) 2018-06-01
CN108140582B (zh) 2021-06-04
WO2017056389A1 (ja) 2017-04-06
JP2017069450A (ja) 2017-04-06
CN108140582A (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
KR102171509B1 (ko) n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스
JP6615075B2 (ja) 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
TWI693678B (zh) 半導體元件用基板、半導體元件、及半導體元件的製造方法
JP5758880B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2014236093A (ja) シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP2009091175A (ja) ＧａＮエピタキシャル基板、半導体デバイス、ＧａＮエピタキシャル基板及び半導体デバイスの製造方法
WO2015008430A1 (ja) 半導体装置
JP2011515861A (ja) 窒化ガリウムまたはガリウムおよびアルミニウム窒化物の層を製造する方法
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP6735078B2 (ja) 半導体基体及び半導体装置
JP6653750B2 (ja) 半導体基体及び半導体装置
JP6239017B2 (ja) 窒化物半導体基板
KR101821472B1 (ko) 반도체 기판, 반도체 장치 및 반도체 장치의 제조 방법
JP4748945B2 (ja) トランジスタ素子の作製方法
JP2005277047A (ja) 半導体積層構造およびトランジスタ素子
JP5110762B2 (ja) 半導体積層構造およびｈｅｍｔ素子
WO2016059923A1 (ja) 窒化物半導体およびそれを用いた電子デバイス
JP2007324363A (ja) 半導体装置
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
JP5519547B2 (ja) トランジスタ素子
JPWO2019151441A1 (ja) 半導体ウエハー及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200713

R150 Certificate of patent or registration of utility model

Ref document number: 6735078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250