KR20180058725A - 반도체 기체, 반도체 장치, 반도체 기체의 제조 방법, 및, 반도체 장치의 제조 방법 - Google Patents

반도체 기체, 반도체 장치, 반도체 기체의 제조 방법, 및, 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20180058725A
KR20180058725A KR1020187008630A KR20187008630A KR20180058725A KR 20180058725 A KR20180058725 A KR 20180058725A KR 1020187008630 A KR1020187008630 A KR 1020187008630A KR 20187008630 A KR20187008630 A KR 20187008630A KR 20180058725 A KR20180058725 A KR 20180058725A
Authority
KR
South Korea
Prior art keywords
buffer layer
substrate
layer
boron
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020187008630A
Other languages
English (en)
Other versions
KR102658784B1 (ko
Inventor
히로시 시까우찌
겐 사또
마사루 시노미야
게이따로 즈찌야
가즈노리 하기모또
Original Assignee
산켄덴키 가부시키가이샤
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산켄덴키 가부시키가이샤, 신에쯔 한도타이 가부시키가이샤 filed Critical 산켄덴키 가부시키가이샤
Publication of KR20180058725A publication Critical patent/KR20180058725A/ko
Application granted granted Critical
Publication of KR102658784B1 publication Critical patent/KR102658784B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 기판과, 질화물 반도체를 포함하며, 상기 기판 위에 형성되는 버퍼층과, 질화물 반도체를 포함하며, 상기 버퍼층 위에 형성되는 채널층을 구비하고, 상기 버퍼층은, 상기 기판측에 형성되며, 붕소 농도가 억셉터 원소 농도보다도 높은 제1 영역과, 상기 제1 영역 위에 형성되며, 상기 제1 영역보다 붕소 농도가 낮고, 상기 제1 영역보다 억셉터 원소 농도가 높은 제2 영역을 포함하는 것을 특징으로 하는 반도체 기체이다. 이에 의해, 높은 세로 방향 내압을 유지하면서, 높은 피트 억제 효과를 얻을 수 있는 반도체 기체가 제공된다.

Description

반도체 기체, 반도체 장치, 반도체 기체의 제조 방법, 및, 반도체 장치의 제조 방법
본 발명은 반도체 기체, 반도체 장치, 반도체 기체의 제조 방법, 및, 반도체 장치의 제조 방법에 관한 것이다.
질화물 반도체층은 염가의 실리콘 기판 위나 사파이어 기판 위에 형성되는 것이 일반적이다. 그러나, 이들 기판의 격자 상수와 질화물 반도체층의 격자 상수는 크게 상이하고, 또한, 열팽창 계수도 상이하다. 이 때문에, 기판 위에 에피택셜 성장에 의해 형성된 질화물 반도체층에, 큰 왜곡 에너지가 발생한다. 그 결과, 질화물 반도체층에 크랙의 발생이나 결정 품질의 저하가 발생하기 쉽다.
상기 문제를 해결하기 위해, 기판과 질화물 반도체를 포함하는 기능층 사이에 조성이 상이한 질화물 반도체층을 적층한 버퍼층을 배치하는 것이 종래 행해지고 있었다.
또한, 질화물 반도체층의 특성을 개선하기 위해, 버퍼층에 대하여 다양한 제안이 이루어져 있다. 예를 들어, 특허문헌 1에는, 피트 밀도(즉, 결함 밀도)를 저감시키기 위해, 버퍼층에 붕소를 함유시키는 것이 개시되어 있다.
한편, 버퍼층에 철을 도프함으로써, 세로 방향 내압을 향상시키는 것이 알려져 있다. 예를 들어, 특허문헌 2에 개시되어 있는 반도체 기체에서는, 철을 도프함으로써 버퍼층의 세로 방향 내압을 높이고 있다.
일본 특허 공개 제2014-236050호 공보 일본 특허 공개 제2010-123725호 공보
그러나, 발명자들은, 상기 종래 기술에는 이하의 문제점이 있는 것을 발견하였다.
즉, 피트 밀도를 저감시키기 위해, 버퍼층에 붕소를 함유시킨 경우라도, 디바이스의 세로 방향 내압을 향상시키기 위해 버퍼층에 전이 금속 등의 억셉터 원소를 도핑하면, 붕소에 의한 피트 억제 효과가 저하되어 버려, 디바이스의 특성 열화를 발생시켜 버린다.
본 발명은 상기 문제점을 감안하여 이루어진 것이며, 높은 세로 방향 내압을 유지하면서, 높은 피트 억제 효과를 얻을 수 있는 반도체 기체 및 이것을 사용한 반도체 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 기판과, 질화물 반도체를 포함하며, 상기 기판 위에 형성되는 버퍼층과, 질화물 반도체를 포함하며, 상기 버퍼층 위에 형성되는 채널층을 구비하고, 상기 버퍼층은, 상기 기판측에 형성되며, 붕소 농도가 억셉터 원소 농도보다도 높은 제1 영역과, 상기 제1 영역 위에 형성되며, 상기 제1 영역보다 붕소 농도가 낮고, 상기 제1 영역보다 억셉터 원소 농도가 높은 제2 영역을 포함하는 것을 특징으로 하는 반도체 기체를 제공한다.
이와 같이, 버퍼층이, 기판측에 형성되며 붕소 농도가 억셉터 원소 농도보다도 높은 제1 영역을 갖고, 제1 영역 위에 형성되며 제1 영역보다 붕소 농도가 낮고 제1 영역보다 억셉터 원소 농도가 높은 제2 영역을 가짐으로써, 높은 피트 억제 효과를 얻으면서, 높은 세로 방향 내압을 유지할 수 있다.
이때, 상기 버퍼층이, 붕소 농도가 상기 기판측으로부터 상기 채널층측을 향하여 감소하는 감소 영역을 포함하고, 상기 버퍼층이, 상기 감소 영역의 붕소 농도 감소 개시 위치보다도 상기 채널층측에, 억셉터 원소가 상기 기판측으로부터 상기 채널층측을 향하여 증가하는 증가 영역을 포함하는 것이 바람직하다.
이와 같은 구성으로 함으로써, 보다 효과적으로 높은 피트 억제 효과를 얻을 수 있다.
이때, 상기 버퍼층이 상기 기판측에 AlN을 포함하는 초기층을 포함하고, 상기 초기층은 억셉터 원소를 포함하지 않도록 할 수 있다.
버퍼층 내에 이와 같은 초기층을 형성함으로써, 보다 효과적으로 높은 피트 억제 효과를 얻을 수 있음과 함께, 버퍼층 중의 원소와 기판이 반응하는 것을 방지할 수 있다.
이때, 상기 버퍼층이 상기 기판측에 AlN을 포함하는 초기층을 포함하고, 상기 초기층의 억셉터 원소 농도는, 상기 초기층의 붕소 농도보다도 낮게 할 수 있다.
버퍼층 내에 이와 같은 초기층을 형성함으로써, 높은 피트 억제 효과를 얻을 수 있음과 함께, 버퍼층 중의 원소와 기판이 반응하는 것을 방지할 수 있다.
이때, 상기 억셉터 원소가, 전이 금속, 탄소, 마그네슘 중 어느 것인 것이 바람직하다.
버퍼층에 도입하는 억셉터 원소로서, 이와 같은 원소를 적합하게 사용할 수 있다.
또한, 본 발명은, 상기의 반도체 기체와, 상기 채널층 위에 형성된 전극을 구비하는 것을 특징으로 하는 반도체 장치를 제공한다.
이와 같은 반도체 장치이면, 높은 세로 방향 내압을 유지하면서, 높은 피트 억제 효과를 얻을 수 있는 반도체 장치로 할 수 있다.
또한, 본 발명은, 기판 위에 질화물 반도체를 포함하는 버퍼층을 형성하는 공정과, 상기 버퍼층 위에 질화물 반도체를 포함하는 채널층을 형성하는 공정을 갖는 반도체 기체의 제조 방법으로서, 상기 버퍼층은, 상기 기판측에 AlN을 포함하는 초기층을 포함하고, 상기 버퍼층을 형성하는 공정은, 상기 버퍼층의 붕소 농도가 상기 기판측으로부터 상기 채널층측을 향하여 서서히 감소하도록, 상기 버퍼층에 붕소를 도입하는 단계를 포함하고, 상기 버퍼층을 형성하는 공정에 있어서, 상기 초기층이 형성된 후에 억셉터 원소의 도핑을 개시하는 것을 특징으로 하는 반도체 기체의 제조 방법을 제공한다.
이와 같이, 버퍼층을 형성하는 공정에 있어서 초기층이 형성된 후에 억셉터 원소의 도핑을 개시함으로써, 높은 세로 방향 내압을 유지하면서, 높은 피트 억제 효과를 얻을 수 있다.
여기서, 상기 기판으로서, 붕소가 도프된 기판을 사용하고, 상기 버퍼층에 붕소를 도입하는 단계는, 열 확산에 의해 붕소가 도프된 상기 기판으로부터 상기 버퍼층에 붕소를 확산시키는 단계를 포함할 수 있다.
이와 같이, 열 확산에 의해 붕소가 도프된 기판으로부터 버퍼층에 붕소를 확산시켜 버퍼층에 붕소를 도입함으로써, 보다 효율적으로 버퍼층의 붕소 농도를, 기판측으로부터 채널층측을 향하여 서서히 감소시킬 수 있다.
또한, 상기 버퍼층에 붕소를 도입하는 단계는, 상기 버퍼층을 기상 성장에 의해 형성할 때에, 붕소 함유의 도펀트 가스를 도입함으로써 기상으로부터 붕소를 도핑하는 단계를 포함할 수 있다.
이와 같이, 기상 성장 중에 붕소 함유의 도펀트 가스를 도입함으로써 기상으로부터 붕소를 도핑하여 버퍼층에 붕소를 도입함으로써, 피트 억제 효과를 얻는 데 충분한 붕소를 버퍼층에 함유시킬 수 있다.
이때, 상기 억셉터 원소로서, 전이 금속, 탄소, 마그네슘 중 어느 것을 사용하는 것이 바람직하다.
버퍼층에 도입하는 억셉터 원소로서, 이와 같은 원소를 적합하게 사용할 수 있다.
또한, 본 발명은, 상기의 반도체 기체의 제조 방법에 의해 제조된 반도체 기체를 준비하는 공정과, 상기 채널층 위에 전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
이와 같은 반도체 장치의 제조 방법이면, 높은 세로 방향 내압을 유지하면서, 높은 피트 억제 효과를 얻을 수 있는 반도체 장치를 제조할 수 있다.
이상과 같이, 본 발명의 반도체 기체이면, 높은 세로 방향 내압을 유지하면서, 높은 피트 억제 효과를 얻을 수 있는 반도체 기체로 할 수 있다. 또한, 본 발명의 반도체 장치이면, 높은 세로 방향 내압을 유지하면서, 피트의 발생이 억제된 반도체 장치로 할 수 있다. 또한, 본 발명의 반도체 기체의 제조 방법이면, 높은 세로 방향 내압을 유지하면서, 높은 피트 억제 효과를 얻을 수 있는 반도체 기체를 제조할 수 있다. 또한, 본 발명의 반도체 장치의 제조 방법이면, 높은 세로 방향 내압을 유지하면서, 피트의 발생이 억제된 반도체 장치를 제조할 수 있다.
도 1은 반도체 기체의 실시 양태의 개략 단면도이다.
도 2는 반도체 기체의 실시 형태의 일례를 도시하는 개략 단면도이다.
도 3은 반도체 장치의 실시 형태의 일례를 도시하는 개략 단면도이다.
도 4는 반도체 기체의 제조 방법의 실시 형태의 일례를 도시하는 공정 단면도이다.
도 5는 반도체 장치의 제조 방법의 실시 형태의 일례를 도시하는 공정 단면도이다.
도 6은 실시예 1∼3, 비교예 1∼3에 있어서의 반도체 기체의 불순물 프로파일을 도시하는 도면이다.
도 7은 실시예 1, 비교예 1∼3의 반도체 기체의 현미경 암시야 화상 해석에 의한 피트 밀도 평가 결과를 도시하는 도면이다.
도 8은 실시예 1, 비교예 2∼3의 반도체 장치의 디바이스 내압(세로 방향 내압) 측정 결과를 도시하는 도면이다.
도 9는 디바이스 내압(세로 방향 내압)의 측정 방법을 도시하는 도면이다.
도 10은 실시예 1의 반도체 기체의 붕소 농도 프로파일을 도시하는 도면이다.
도 11은 버퍼층의 적층체 중의 AlN층과 GaN층에서 철 농도를 변화시킨 경우의 반도체 기체의 불순물 프로파일을 도시하는 도면이다.
전술한 바와 같이, 피트 밀도를 저감시키기 위해, 버퍼층에 붕소 도프를 행할 필요가 있지만, 버퍼층에 붕소 도프를 행한 경우라도, 디바이스의 세로 방향 내압을 향상시키기 위해 버퍼층에 전이 금속 등의 억셉터 원소를 도핑하면, 붕소에 의한 피트 억제 효과가 저하되어 버려, 디바이스의 특성 열화를 발생시켜 버린다는 문제점이 있었다.
따라서, 본 발명자들은, 높은 세로 방향 내압을 유지하면서, 높은 피트 억제 효과를 얻을 수 있는 반도체 기체에 대하여 예의 검토를 거듭하였다.
그 결과, 버퍼층 중에, 기판측에 형성되며 붕소 농도가 억셉터 원소 농도보다도 높은 제1 영역과, 제1 영역 위에 형성되며 제1 영역보다 붕소 농도가 낮고 상기 제1 영역보다 억셉터 원소 농도가 높은 제2 영역을 형성함으로써, 제1 영역에 의해 높은 피트 억제 효과를 얻을 수 있음과 함께, 제2 영역에 의해 높은 세로 방향 내압을 유지할 수 있는 것을 발견하고, 본 발명을 이루기에 이르렀다.
이하, 본 발명에 대하여, 실시 양태의 일례로서, 도면을 참조하면서 상세하게 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
먼저, 도 1, 도 2를 참조하면서, 본 실시 양태의 반도체 기체에 대하여 설명한다.
본 실시 양태의 반도체 기체(10)의 개략 단면도인 도 1에 도시한 바와 같이, 반도체 기체(10)는 기판(12)과, 기판(12) 위에 형성되며 질화물 반도체를 포함하는 버퍼층(25)과, 버퍼층(25) 위에 형성되며 질화물 반도체를 포함하는 채널층(26)을 구비하고 있다. 기판(12)은, 예를 들어 실리콘 기판 또는 SiC 기판 등의 실리콘계 기판으로 할 수 있고, 채널층(26)은, 예를 들어 GaN층으로 할 수 있다.
버퍼층(25)은 기판(12) 위에 형성되며 붕소 농도가 억셉터 원소 농도보다 높은 제1 영역(23)과, 기판(12)과 반대측의 제1 영역(23) 위에 형성되며 제1 영역(23)보다 붕소 농도가 낮고 제1 영역(23)보다 억셉터 원소 농도가 높은 제2 영역(24)을 포함하고 있다. 여기서, 제1 영역(23) 내의 붕소 농도는 1×1017∼1×1021atoms/㎤인 것이 바람직하고, 제1 영역(23) 내의 억셉터 원소 농도는 1×1015∼5×1017atoms/㎤인 것이 바람직하다. 또한, 제2 영역(24) 내의 붕소 농도는 1×1013∼1×1015atoms/㎤인 것이 바람직하고, 제2 영역(24) 내의 억셉터 농도는 5×1017∼1×1020atoms/㎤인 것이 바람직하다.
또한, 반도체 기체(10)는 채널층(26) 위에 배리어층(27)을 더 포함할 수 있고, 채널층(26)과 배리어층(27)으로, 동작층(29)을 형성할 수 있다. 이 배리어층(27)은, 예를 들어 AlGaN층으로 할 수 있다.
버퍼층(25)이, 기판(12)측에 형성되며 붕소 농도가 억셉터 원소 농도보다도 높은 제1 영역(23)을 가짐으로써, 높은 피트 억제 효과가 얻어져, 제1 영역(23) 상의 질화물 반도체층의 피트를 양호하게 억제할 수 있다. 또한, 제1 영역(23) 위에 형성되며, 제1 영역(23)보다 붕소 농도를 낮게 하고, 제1 영역(23)보다 억셉터 원소 농도를 높게 한 제2 영역(24)을 버퍼층(25)이 가짐으로써, 높은 세로 방향 내압을 유지할 수 있다.
반도체 기체(10)에 있어서, 버퍼층(25)의 붕소 농도가 기판(12)측으로부터 채널층(26)측을 향하여 감소하는 감소 영역을 포함하고, 버퍼층(25)이 감소 영역의 붕소 농도 감소 개시 위치보다도 채널층(26)측에 억셉터 원소가 기판(12)측으로부터 채널층(26)측을 향하여 증가하는 증가 영역을 포함하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 버퍼층(25)의 기판(12)측의 억셉터 원소 농도를 보다 확실하게 낮게 할 수 있으므로, 감소 영역 및 그 위의 질화물 반도체층에 대하여 보다 효과적으로 높은 피트 억제 효과를 얻을 수 있다. 여기서, 버퍼층에 있어서의 증가 영역의 억셉터 원소 농도의 증가 비율은, 증가 영역보다도 상방의 채널층 상부에서 억셉터 원소 농도를 낮게 하기 위한 감소 영역의 감소 비율보다도 큰(즉, 기울기가 급한) 것이 바람직하다.
또한, 버퍼층(25)은 본 발명의 반도체 기체의 실시 형태의 일례를 도시하는 개략 단면도인 도 2에 도시한 바와 같이, 기판(12)측에 형성되며 AlN을 포함하는 초기층(13)과, 초기층(13) 위에 형성된 적층체(14)를 포함하는 구성으로 할 수 있다. 적층체(14)는 질화물 반도체를 포함하는 제1 층(15)과, 제1 층(15)과 조성이 상이한 제2 층(16)이 반복하여 적층된 적층체로 할 수 있다. 제1 층(15)은, 예를 들어 AlyGa1-yN을 포함하고, 제2 층(16)은, 예를 들어 AlxGa1-xN(0≤x≤y≤1)을 포함한다.
구체적으로는, 제1 층(15)은 AlN층으로 할 수 있고, 제2 층(16)은 GaN층으로 할 수 있다.
도 2의 반도체 기체(10')에 있어서, 초기층(13)은 억셉터 원소를 포함하지 않도록 할 수 있다. 버퍼층(25) 내에 이와 같은 초기층을 형성함으로써, 초기층 위의 질화물 반도체층에 대하여 보다 효과적으로 높은 피트 억제 효과를 얻을 수 있음과 함께, 버퍼층(25) 중의 원소와 기판(12)이 반응하는 것을 방지할 수 있다.
도 2의 반도체 기체(10')에 있어서, 초기층(13)의 억셉터 원소 농도를, 초기층(13)의 붕소 농도보다도 낮게 할 수도 있다. 버퍼층(25) 내에 이와 같은 초기층을 형성함으로써, 높은 피트 억제 효과를 얻을 수 있음과 함께, 버퍼층(25) 중의 원소와 기판(12)이 반응하는 것을 방지할 수 있다.
버퍼층(25)에 도입하는 억셉터 원소가, 전이 금속, 탄소, 마그네슘 중 어느 것인 것이 바람직하다. 억셉터 원소로서, 이와 같은 원소를 적합하게 사용할 수 있지만, 특히 철을 사용하는 것이 바람직하다.
다음에, 도 3을 참조하면서, 본 발명의 실시 형태의 반도체 장치의 일례에 대하여 설명한다.
도 3은 본 발명의 반도체 장치의 실시 형태의 일례를 도시하는 개략 단면도이다.
도 3에 도시한 반도체 장치(11)는, 도 1의 반도체 기체(10)의 채널층(26) 위에, 예를 들어 배리어층(27)을 개재하여 전극(예를 들어, 제1 전극(30), 제2 전극(31), 제어 전극(32))이 형성된 것이다. 또한, 채널층의 상부는 캐리어를 트랩시키는 준위가 형성되면 불순물 산란에 의한 이동도의 저하나 전류 붕괴 현상이 발생하는 요인으로 되기 때문에, 채널층(26)의 상부의 억셉터 원소 농도를 버퍼층(25)의 채널층(26)측 농도보다 낮게 하는 것이 바람직하다.
반도체 장치(11)에 있어서, 예를 들어 제1 전극(30), 제2 전극(31)은 제1 전극(30)으로부터 채널층(26) 내에 형성된 2차원 전자 가스(28)를 통해, 제2 전극(31)에 전류가 흐르도록 배치할 수 있다.
제1 전극(30)과 제2 전극(31) 사이에 흐르는 전류는, 제어 전극(32)에 인가되는 전위에 의해 컨트롤할 수 있다.
이와 같은 반도체 장치이면, 높은 세로 방향 내압을 유지하면서, 피트의 발생이 억제된 고품질의 반도체 장치로 할 수 있다.
다음에, 도 4를 참조하면서, 본 발명의 실시 형태의 반도체 기체의 일례의 제조 방법에 대하여 설명한다.
먼저, 기판(12)을 준비한다(도 4의 (a) 참조). 기판(12)은, 예를 들어 실리콘 기판, 또는 SiC 기판으로 할 수 있다.
다음에 기판(12) 위에 버퍼층(25)의 기판(12)측에 형성되는 AlN을 포함하는 초기층(13)을 형성한다(도 4의 (b) 참조). 구체적으로는, 예를 들어 MOVPE(유기 금속 기상 성장)법에 의해, 초기층(13)을 예를 들어 800℃∼1200℃의 온도에서 10∼300㎚ 성장시킬 수 있다.
다음에, 초기층(13) 위에, 버퍼층(25)의 채널층(26)측에 형성되는 질화물 반도체를 포함하는 적층체(14)를 형성한다(도 4의 (c) 참조). 구체적으로는, 예를 들어 MOVPE법에 의해, AlN을 포함하는 제1 층(15)(도 2 참조)과, GaN을 포함하는 제2 층(16)(도 2 참조)을 예를 들어, 800℃∼1200℃의 온도에서 교대로 성장시킬 수 있다. 제1 층(15)의 막 두께는 예를 들어 3∼30㎚이고, 제2 층(16)의 막 두께는 예를 들어 2∼7㎚이다.
반도체 기체의 제조 방법에 있어서는, 버퍼층(25)을 형성하는 공정은, 버퍼층(25)의 붕소 농도가 기판(12)측으로부터 채널층(26)측을 향하여 서서히 감소하도록, 버퍼층에 붕소를 도입하는 단계를 포함하고 있다.
버퍼층(25)에 붕소를 도입하는 단계는, 예를 들어 기판(12)으로서 붕소가 1×1018atoms/㎤∼1×1021atoms/㎤, 바람직하게는 5×1018atoms/㎤∼5×1019atoms/㎤의 농도로 도프된 기판을 사용하고, 열 확산에 의해 붕소가 도프된 기판(12)으로부터 버퍼층(25)에 붕소를 확산시키는 단계로 할 수 있다.
이와 같이, 열 확산에 의해 붕소가 도프된 기판으로부터 버퍼층(25)에 붕소를 확산시켜, 버퍼층(25)에 붕소를 도입함으로써, 보다 효율적으로 버퍼층(25)의 붕소 농도를, 기판(12)측으로부터 채널층(26)측을 향하여 서서히 감소시킬 수 있다.
또한, 버퍼층(25)에 붕소를 도입하는 단계는, 버퍼층(25)을 기상 성장에 의해 형성할 때에, 붕소 함유의 도펀트 가스를 도입함으로써 기상으로부터 붕소를 도핑하는 단계로 할 수도 있다.
이와 같이, 기상 성장 중에 붕소 함유의 도펀트 가스를 도입함으로써 기상으로부터 붕소를 도핑하여, 버퍼층(25)에 붕소를 도입함으로써, 피트 억제 효과가 얻어지는 데 충분한 붕소를 버퍼층(25)에 함유시킬 수 있다.
반도체 기체의 제조 방법에 있어서는, 버퍼층(25)을 형성하는 공정에 있어서, 초기층(13)이 형성된 후에 억셉터 원소의 최댓값이 5×1017∼5×1020atoms/㎤로 되도록 억셉터 원소의 도핑을 개시한다. 구체적으로는, 적층체(14)의 MOCVD법에 의한 형성을 개시할 때에, Cp2Fe(비스시클로펜타디에닐철) 등의 억셉터 원소의 도핑 가스의 첨가를 개시할 수 있다.
이와 같이, 버퍼층(25)을 형성하는 공정에 있어서 초기층이 형성된 후에 억셉터 원소의 도핑을 개시함으로써, 높은 세로 방향 내압을 유지하면서, 높은 피트 억제 효과를 얻을 수 있다.
다음에, 버퍼층(25) 위에 질화물 반도체를 포함하는 채널층(26)을 형성한다(도 4의 (d) 참조). 구체적으로는, 버퍼층(25) 위에 MOVPE법에 의해, GaN을 포함하는 채널층(26)을, 예를 들어 800℃∼1200℃의 온도에서 500∼4000㎚ 형성할 수 있다.
또한, 채널층(26) 위에 질화물 반도체를 포함하는 배리어층(27)을 형성할 수 있다(도 4의 (e) 참조). 구체적으로는, 채널층(26) 위에 MOVPE법에 의해, AlGaN을 포함하는 배리어층(27)을, 예를 들어 800℃∼1200℃의 온도에서 10∼50㎚ 형성할 수 있다. 여기서, 채널층(26)과 배리어층(27)은 동작층(29)을 형성할 수 있다.
버퍼층(25)에 도입하는 억셉터 원소로서, 전이 금속, 탄소, 마그네슘 중 어느 것을 사용하는 것이 바람직하다. 억셉터 원소로서, 이와 같은 원소를 적합하게 사용할 수 있고, 특히 철이 바람직하다.
이상과 같이 하여, 반도체 기체(10)를 제조할 수 있다. 상기에서 설명한 반도체 기체의 제조 방법이면, 높은 세로 방향 내압을 유지하면서, 확실하게 높은 피트 억제 효과를 얻을 수 있는 반도체 기체를 제조할 수 있다.
다음에, 도 5를 참조하면서, 반도체 장치의 제조 방법에 대하여 설명한다.
먼저, 상기에서 도 4를 참조하면서 설명한 제조 방법을 사용하여 제조한 반도체 기체(10)를 준비한다(도 5의 (a)를 참조).
다음에, 채널층(26) 위에 배리어층(27)을 개재하여 전극(예를 들어, 제1 전극(30), 제2 전극(31), 제어 전극(32))을 형성한다(도 5의 (b) 참조). 여기서, 제1 전극(30) 및 제2 전극(31)은 예를 들어, Ti/Al의 적층막으로 형성할 수 있고, 제어 전극(32)은 예를 들어, SiO, SiN 등의 금속 산화물이나 금속 질화물을 포함하는 하층막과, Ni, Au, Mo, Pt 등의 금속을 포함하는 상층막의 적층막으로 형성할 수 있다.
이상과 같이 하여, 반도체 장치(11)를 제조할 수 있다. 전술한 반도체 장치의 제조 방법이면, 높은 세로 방향 내압을 유지하면서, 피트의 발생이 억제된 고품질의 반도체 장치를 제조할 수 있다.
실시예
이하, 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예 1)
도 6의 (b)에 도시한 철 농도 프로파일 및 붕소 농도 프로파일을 갖는 버퍼층을 구비한 도 1에 도시한 바와 같은 반도체 기체(10)를 제작하였다. 즉, 실리콘을 포함하는 기판(12) 위에 AlN을 포함하는 초기층과, GaN층과 AlN층이 교대로 적층된 적층체를 포함하는 버퍼층을 구비하는 실시예 1의 버퍼층에 있어서는, 기판(12) 위에, 붕소 농도가 기판(12)측으로부터 채널층(26)측을 향하여 3×1019atoms/㎤로부터 서서히 감소하는 감소 영역과, 감소 영역 위에 형성된 철 농도가 기판(12)측으로부터 채널층(26)측을 향하여 5×1019atoms/㎤로 증가하는 증가 영역이 있고, 붕소 농도가 충분히 감소한 후에 철 농도가 5×1019atoms/㎤로 단숨에 증가하고 있다. 여기서, 버퍼층에 있어서의 증가 영역의 억셉터 원소 농도의 증가 비율은, 증가 영역보다도 상방의 채널층 상부에서 낮게 하기 위한 억셉터 원소 농도의 감소 영역의 감소 비율보다도 크다(즉, 기울기가 급하다).
제작한 반도체 기체(10)에 대하여, 현미경 암시야 화상 해석에 의해 광 점밀도 평가(즉, 피트 밀도 평가)를 행하였다. 평가 결과를 도 7의 (d)에 도시한다.
또한, 제작한 반도체 기체(10)에 대하여, 기판 에지로부터의 크랙의 길이를 확인하였다. 확인된 크랙 길이를 표 1에 나타낸다.
제작한 반도체 기체(10)의 채널층(26) 위에 배리어층(27)을 개재하여 전극을 형성하여, 도 3에 도시한 바와 같은 반도체 장치(11)를 제작하였다.
제작한 반도체 장치(11)에 대하여, 도 9에 도시한 바와 같은 측정 방법을 사용하여, 반도체 장치(11)가 오프일 때의 디바이스 내압(세로 방향 내압)을 측정하였다. 측정 결과를 도 8의 (a)에 도시한다.
(실시예 2)
도 6의 (c)에 도시한 철 농도 프로파일 및 붕소 농도 프로파일을 갖는 버퍼층을 구비한 도 1에 도시한 바와 같은 반도체 기체(10)를 제작하였다. 즉, 실리콘을 포함하는 기판(12) 위에 AlN을 포함하는 초기층과, GaN층과 AlN층이 교대로 적층된 적층체를 포함하는 버퍼층을 구비하는 실시예 2의 버퍼층에 있어서는, 기판(12) 위에, 붕소 농도가 기판(12)측으로부터 채널층(26)측을 향하여 3×1019atoms/㎤로부터 서서히 감소하는 감소 영역과, 붕소 농도 감소 개시 위치보다 채널층(26)측에 형성된 철 농도가 기판(12)측으로부터 채널층(26)측을 향하여 5×1019atoms/㎤로 증가하는 증가 영역이 있고, 붕소 농도 감소 영역은, 철 농도 증가 영역과 일부 겹쳐 있고, 붕소 농도가 감소함과 함께, 철 농도가 서서히 증가하고 있다. 여기서, 버퍼층에 있어서의 증가 영역의 억셉터 원소 농도의 증가 비율은, 증가 영역보다도 상방의 채널층 상부에서 억셉터 원소 농도를 낮게 하기 위한 감소 영역의 감소 비율보다도 크다(즉, 기울기가 급하다).
제작한 반도체 기체(10)에 대하여, 실시예 1과 마찬가지로 하여, 광 점밀도 평가(즉, 피트 밀도 평가)를 행하였다. 평가 결과는 실시예 1과 거의 마찬가지의 결과로 되었다.
또한, 제작한 반도체 기체(10)에 대하여, 기판 에지로부터의 크랙의 길이를 확인하였다. 확인된 크랙 길이를 표 1에 나타낸다.
제작한 반도체 기체(10)의 채널층(26) 위에 배리어층(27)을 개재하여 전극을 형성하여, 도 3에 도시한 바와 같은 반도체 장치(11)를 제작하였다.
제작한 반도체 장치(11)에 대하여, 실시예 1과 마찬가지로 하여, 디바이스 내압(세로 방향 내압)을 측정하면, 버퍼층에 있어서의 철 원자의 총수가 실시예 1보다 많으므로, 측정 결과는 실시예 1보다도 양호한 결과로 되었다.
(실시예 3)
도 6의 (f)에 도시한 철 농도 프로파일 및 붕소 농도 프로파일을 갖는 버퍼층을 구비한 도 1에 도시한 바와 같은 반도체 기체(10)를 제작하였다. 즉, 실리콘을 포함하는 기판(12) 위에 AlN을 포함하는 초기층과, GaN층과 AlN층이 교대로 적층된 적층체를 포함하는 버퍼층을 구비하는 실시예 3의 버퍼층에 있어서는, 기판(12) 위에 붕소 농도가 기판(12)측으로부터 채널층(26)측을 향하여 3×1019atoms/㎤로부터 서서히 감소하는 감소 영역과, 붕소 농도 감소 개시 위치보다 채널층(26)측에 형성된 철 농도가 기판(12)측으로부터 채널층(26)측을 향하여 5×1019atoms/㎤로 증가하는 증가 영역이 있고, 붕소 농도 감소 영역은, 철 농도 증가 영역과는 겹쳐 있지 않다(즉, 붕소 농도가 감소한 후에, 철 농도가 증가하고 있다). 여기서, 버퍼층에 있어서의 증가 영역의 억셉터 원소 농도의 증가 비율은, 증가 영역보다도 상방의 채널층 상부에서 억셉터 원소 농도를 낮게 하기 위한 감소 영역의 감소 비율보다도 크다(즉, 기울기가 급하다).
제작한 반도체 기체(10)에 대하여, 실시예 1과 마찬가지로 하여, 광 점밀도 평가(즉, 피트 밀도 평가)를 행하였다. 평가 결과는 실시예 1보다 양호한 결과로 되었다.
또한, 제작한 반도체 기체(10)에 대하여, 기판 에지로부터의 크랙의 길이를 확인하였다. 확인된 크랙 길이를 표 1에 나타낸다.
제작한 반도체 기체(10)의 채널층(26) 위에 배리어층(27)을 개재하여 전극을 형성하여, 도 3에 도시한 바와 같은 반도체 장치(11)를 제작하였다.
제작한 반도체 장치(11)에 대하여, 실시예 1과 마찬가지로 하여, 디바이스 내압(세로 방향 내압)을 측정하면, 버퍼층에 있어서의 철 원자의 총수가 실시예 1보다 적으므로, 측정 결과는 실시예 1보다도 약간 떨어진 결과로 되었다.
(비교예 1)
도 6의 (e)에 도시한 철 농도 프로파일 및 붕소 농도 프로파일을 갖는 버퍼층을 구비한 반도체 기체를 제작하였다. 즉, 비교예 1의 버퍼층에 있어서는, 철 도프 및 붕소 도프를 행하지 않았다.
제작한 반도체 기체에 대하여, 실시예 1과 마찬가지로 하여, 광 점밀도 평가(즉, 피트 밀도 평가)를 행하였다. 평가 결과를 도 7의 (a)에 도시한다.
또한, 제작한 반도체 기체에 대하여, 기판 에지로부터의 크랙의 길이를 확인하였다. 확인된 크랙 길이를 표 1에 나타낸다.
또한, 비교예 1의 반도체 기체에 대해서는, 매우 많은 피트가 발생하였기 때문에, 반도체 장치의 제작 및 디바이스 내압(세로 방향 내압)의 측정은 행할 수 없었다.
(비교예 2)
도 6의 (d)에 도시한 철 농도 프로파일 및 붕소 농도 프로파일을 갖는 버퍼층을 구비한 반도체 기체를 제작하였다. 즉, 비교예 2의 버퍼층에 있어서는, 실시예 1과 마찬가지로 붕소 도프를 행하였지만, 철 도프는 행하지 않았다.
제작한 반도체 기체에 대하여, 실시예 1과 마찬가지로 하여, 광 점밀도 평가(즉, 피트 밀도 평가)를 행하였다. 평가 결과를 도 7의 (b)에 도시한다.
또한, 제작한 반도체 기체에 대하여, 기판 에지로부터의 크랙의 길이를 확인하였다. 확인된 크랙 길이를 표 1에 나타낸다.
제작한 반도체 기체의 채널층 위에 배리어층을 개재하여 전극을 형성하여, 반도체 장치를 제작하였다.
제작한 반도체 장치에 대하여, 실시예 1과 마찬가지로 하여, 디바이스 내압(세로 방향 내압)을 측정하였다. 측정 결과를 도 8의 (b)에 도시한다.
(비교예 3)
도 6의 (a)에 도시한 철 농도 프로파일 및 붕소 농도 프로파일을 갖는 버퍼층을 구비한 반도체 기체를 제작하였다. 즉, 비교예 3의 버퍼층에 있어서는, 실시예 1과 마찬가지로 붕소 도프를 행하였지만, 철 도프는 버퍼층 전체에 대하여 행하였다(즉, 버퍼층의 초기층으로부터 행하였다).
제작한 반도체 기체에 대하여, 실시예 1과 마찬가지로 하여, 광 점밀도 평가(즉, 피트 밀도 평가)를 행하였다. 평가 결과를 도 7의 (c)에 도시한다.
또한, 제작한 반도체 기체에 대하여, 기판 에지로부터의 크랙의 길이를 확인하였다. 확인된 크랙 길이를 표 1에 나타낸다.
제작한 반도체 기체의 채널층 위에 배리어층을 개재하여 전극을 형성하여, 반도체 장치를 제작하였다.
제작한 반도체 장치의 피트가 관찰되지 않는 영역에 있어서, 실시예 1과 마찬가지로 하여, 디바이스 내압(세로 방향 내압)을 측정하였다. 측정 결과를 도 8의 (c)에 도시한다.
Figure pct00001
도 7로부터 알 수 있는 바와 같이, 비교예 3과 같이 버퍼층의 초기층으로부터 철 도프를 행하면 붕소 도프에 의한 피트 억제 효과가 저하된다(즉, 피트 밀도의 관점에서, 효과가 소실된다). 이것은, 피트 억제 효과가 있는 사이트에 붕소가 아니라 철이 들어가는 영향으로 추측된다. 또한, 적층체로부터 철 도프를 행한 실시예 1에서는, 철 도프의 영향은 없고, 철 도프를 행하지 않은 비교예 2와 동등한 피트 억제 효과가 얻어졌다. 또한, 버퍼층의 기판측에 있어서 붕소 농도가 감소함과 함께, 철 농도가 증가하고 있는 실시예 2에 있어서도, 실시예 1과 동등한 피트 억제 효과가 얻어졌다. 또한, 버퍼층의 기판측에 있어서 붕소 농도가 감소한 후에, 철 농도가 증가하고 있는 실시예 3에 있어서는, 실시예 1보다 양호한 피트 억제 효과가 얻어졌다.
또한, 표 1로부터 알 수 있는 바와 같이, AlN 초기층으로부터 철 도프를 행하는(즉, 버퍼층의 전체층에서 철 도프를 행하는) 비교예 3에서는 크랙이 보다 길게 신장하는 한편, 붕소가 도프된 AlN 초기층에서는 철 도프를 행하지 않고, 붕소 농도가 감소한 적층체로부터 철 도프를 행한 실시예 1에서는, 철 도프를 행하지 않은 비교예 2와 동등한 크랙 길이로 되었다. 이것은, 붕소 도프되어 있는 층에 철 도프하지 않은 것에 의한 효과로 생각된다. 또한, 버퍼층의 기판측에 있어서 붕소 농도가 감소함과 함께, 철 농도가 증가하고 있는 실시예 2에 있어서도, 실시예 1과 동등한 크랙 길이로 되었다. 또한, 버퍼층의 기판측에 있어서 붕소 농도가 감소한 후에, 철 농도가 증가하고 있는 실시예 3에 있어서도, 실시예 1과 동등한 크랙 길이로 되었다.
또한, 도 8로부터 알 수 있는 바와 같이, 철 도프를 행하지 않은 비교예 2에 대하여, 버퍼층의 초기층으로부터 철 도프를 행하는 비교예 3에서는, 철 도프함으로써 세로 방향의 내압이 향상되어 있다. 그러나, 비교예 3에서는 상술한 바와 같이 피트 억제 효과는 저하되어 있다(도 7의 (c) 참조). 또한, 적층체로부터 철 도프를 행한 실시예 1도 비교예 2에 대해 철 도프의 효과(즉, 세로 방향 내압의 향상)가 얻어지고 있다. 실시예 1에 있어서, 비교예 3과 동등한 세로 방향 내압이 얻어진 것은, 버퍼층의 적층체에 있어서 붕소가 도프되어 있는 층(즉, 철이 도프되어 있지 않은 층)이, 도 10에 도시한 바와 같이 200㎚ 정도로 얇기 때문이다. 또한, 버퍼층의 기판측에 있어서 붕소 농도가 감소함과 함께, 철 농도가 증가하고 있는 실시예 2에 있어서도, 실시예 1보다도 양호한 세로 방향 내압이 얻어졌다. 또한, 버퍼층의 기판측에 있어서 붕소 농도가 감소한 후에, 철 농도가 증가하고 있는 실시예 3에 있어서는, 실시예 1보다 약간 떨어지지만 비교예 2보다 양호한 세로 방향 내압이 얻어졌다.
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허 청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 마찬가지의 작용 효과를 발휘하는 것은 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.
예를 들어, 도 2의 반도체 기체(10')에 있어서, 적층체(14)의 제1 층(15)(예를 들어, AlN층)만 억셉터 원소를 포함하고, 제2 층(16)(예를 들어, GaN층)에 억셉터 원소를 포함하지 않거나, 또는 적게 하도록 해도 된다. 이 경우, 실시예 1에 있어서의 불순물 프로파일은, 도 11의 (a)에 도시한 바와 같이, 적층체의 AlN층의 개소에서 철 농도가 증가하고, 적층체의 GaN층의 개소에서 철 농도가 감소하는 것으로 된다. 또한, 실시예 2에 있어서의 불순물 프로파일은, 도 11의 (b)에 도시한 바와 같이, 초기층 및 적층체의 AlN층의 개소에서 철 농도가 증가하고, 적층체의 GaN층의 개소에서 철 농도가 감소하는 것으로 된다. 상기와 같은 경우에 있어서도, 마찬가지의 효과가 얻어진다.
또한, 「위」라는 표현은, 사이에 상이한 층이 있는 경우도 포함되는 것으로 한다.

Claims (11)

  1. 기판과,
    질화물 반도체를 포함하며, 상기 기판 위에 형성되는 버퍼층과,
    질화물 반도체를 포함하며, 상기 버퍼층 위에 형성되는 채널층
    을 구비하고,
    상기 버퍼층은,
    상기 기판측에 형성되며, 붕소 농도가 억셉터 원소 농도보다도 높은 제1 영역과,
    상기 제1 영역 위에 형성되며, 상기 제1 영역보다 붕소 농도가 낮고, 상기 제1 영역보다 억셉터 원소 농도가 높은 제2 영역
    을 포함하는 것을 특징으로 하는 반도체 기체.
  2. 제1항에 있어서,
    상기 버퍼층이, 붕소 농도가 상기 기판측으로부터 상기 채널층측을 향하여 감소하는 감소 영역을 포함하고,
    상기 버퍼층이, 상기 감소 영역의 붕소 농도 감소 개시 위치보다도 상기 채널층측에, 억셉터 원소가 상기 기판측으로부터 상기 채널층측을 향하여 증가하는 증가 영역을 포함하는 것을 특징으로 하는 반도체 기체.
  3. 제1항 또는 제2항에 있어서,
    상기 버퍼층이 상기 기판측에 AlN을 포함하는 초기층을 포함하고,
    상기 초기층은 억셉터 원소를 포함하지 않는 것을 특징으로 하는 반도체 기체.
  4. 제1항 또는 제2항에 있어서,
    상기 버퍼층이 상기 기판측에 AlN을 포함하는 초기층을 포함하고,
    상기 초기층의 억셉터 원소 농도는, 상기 초기층의 붕소 농도보다도 낮은 것을 특징으로 하는 반도체 기체.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 억셉터 원소가, 전이 금속, 탄소, 마그네슘 중 어느 것인 것을 특징으로 하는 반도체 기체.
  6. 제1항 내지 제5항 중 어느 한 항에 기재된 반도체 기체와,
    상기 채널층 위에 형성된 전극
    을 구비하는 것을 특징으로 하는 반도체 장치.
  7. 기판 위에 질화물 반도체를 포함하는 버퍼층을 형성하는 공정과, 상기 버퍼층 위에 질화물 반도체를 포함하는 채널층을 형성하는 공정을 갖는 반도체 기체의 제조 방법으로서,
    상기 버퍼층은, 상기 기판측에 AlN을 포함하는 초기층을 포함하고,
    상기 버퍼층을 형성하는 공정은, 상기 버퍼층의 붕소 농도가 상기 기판측으로부터 상기 채널층측을 향하여 서서히 감소하도록, 상기 버퍼층에 붕소를 도입하는 단계를 포함하고,
    상기 버퍼층을 형성하는 공정에 있어서, 상기 초기층이 형성된 후에 억셉터 원소의 도핑을 개시하는 것을 특징으로 하는 반도체 기체의 제조 방법.
  8. 제7항에 있어서,
    상기 기판으로서, 붕소가 도프된 기판을 사용하고,
    상기 버퍼층에 붕소를 도입하는 단계는, 열 확산에 의해 붕소가 도프된 상기 기판으로부터 상기 버퍼층에 붕소를 확산시키는 단계를 포함하는 것을 특징으로 하는 반도체 기체의 제조 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 버퍼층에 붕소를 도입하는 단계는, 상기 버퍼층을 기상 성장에 의해 형성할 때에, 붕소 함유의 도펀트 가스를 도입함으로써 기상으로부터 붕소를 도핑하는 단계를 포함하는 것을 특징으로 하는 반도체 기체의 제조 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 억셉터 원소로서, 전이 금속, 탄소, 마그네슘 중 어느 것을 사용하는 것을 특징으로 하는 반도체 기체의 제조 방법.
  11. 제7항 내지 제10항 중 어느 한 항에 기재된 반도체 기체의 제조 방법에 의해 제조된 반도체 기체를 준비하는 공정과,
    상기 채널층 위에 전극을 형성하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020187008630A 2015-09-30 2016-08-29 반도체 기체, 반도체 장치, 반도체 기체의 제조 방법, 및, 반도체 장치의 제조 방법 Active KR102658784B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015194840A JP6735078B2 (ja) 2015-09-30 2015-09-30 半導体基体及び半導体装置
JPJP-P-2015-194840 2015-09-30
PCT/JP2016/003915 WO2017056389A1 (ja) 2015-09-30 2016-08-29 半導体基体、半導体装置、半導体基体の製造方法、並びに、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20180058725A true KR20180058725A (ko) 2018-06-01
KR102658784B1 KR102658784B1 (ko) 2024-04-17

Family

ID=58422879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187008630A Active KR102658784B1 (ko) 2015-09-30 2016-08-29 반도체 기체, 반도체 장치, 반도체 기체의 제조 방법, 및, 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US10529842B2 (ko)
JP (1) JP6735078B2 (ko)
KR (1) KR102658784B1 (ko)
CN (1) CN108140582B (ko)
TW (1) TWI705506B (ko)
WO (1) WO2017056389A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613535B (zh) * 2019-02-26 2023-10-13 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
US12176430B2 (en) * 2020-07-24 2024-12-24 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613814B1 (ko) * 1997-05-26 2006-12-19 소니 가부시끼 가이샤 P형 ⅲ족 나이트라이드 화합물 반도체 및 그 제조 방법
JP2010123725A (ja) 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP2014072430A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2014236050A (ja) 2013-05-31 2014-12-15 サンケン電気株式会社 半導体基板、半導体装置、及び、半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767660B2 (ja) * 1998-03-17 2006-04-19 昭和電工株式会社 積層構造体及びそれを用いた化合物半導体デバイス
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
CN102290434B (zh) * 2011-09-01 2013-08-14 西安电子科技大学 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
JP5987288B2 (ja) 2011-09-28 2016-09-07 富士通株式会社 半導体装置
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
CN104465912A (zh) * 2014-08-22 2015-03-25 江苏鑫博电子科技有限公司 一种高光能密度输出的 led 外延结构及外延方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613814B1 (ko) * 1997-05-26 2006-12-19 소니 가부시끼 가이샤 P형 ⅲ족 나이트라이드 화합물 반도체 및 그 제조 방법
JP2010123725A (ja) 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP2014072430A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2014236050A (ja) 2013-05-31 2014-12-15 サンケン電気株式会社 半導体基板、半導体装置、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
US10529842B2 (en) 2020-01-07
US20180269316A1 (en) 2018-09-20
KR102658784B1 (ko) 2024-04-17
CN108140582B (zh) 2021-06-04
TW201721767A (zh) 2017-06-16
CN108140582A (zh) 2018-06-08
TWI705506B (zh) 2020-09-21
WO2017056389A1 (ja) 2017-04-06
JP6735078B2 (ja) 2020-08-05
JP2017069450A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
KR102171509B1 (ko) n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스
JP6615075B2 (ja) 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
US20170236711A1 (en) Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
CN105304783A (zh) 半导体装置
TWI693678B (zh) 半導體元件用基板、半導體元件、及半導體元件的製造方法
TWI791495B (zh) 化合物半導體基板
JP4832722B2 (ja) 半導体積層構造およびトランジスタ素子
KR101821472B1 (ko) 반도체 기판, 반도체 장치 및 반도체 장치의 제조 방법
KR20180058725A (ko) 반도체 기체, 반도체 장치, 반도체 기체의 제조 방법, 및, 반도체 장치의 제조 방법
WO2018092689A1 (ja) 化合物半導体基板の製造方法および化合物半導体基板
JP4748945B2 (ja) トランジスタ素子の作製方法
EP3751023A1 (en) Semiconductor wafer
JP6812322B2 (ja) 窒化物半導体基板
JP2006093400A (ja) 半導体積層構造およびｈｅｍｔ素子
TW201937663A (zh) 半導體晶圓及半導體晶圓的製造方法
JP5519547B2 (ja) トランジスタ素子
JP2011044457A (ja) 半導体装置、半導体装置の製造方法
JP2014063956A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20180327

Patent event code: PA01051R01D

Comment text: International Patent Application

AMND Amendment
PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210721

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230623

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20231027

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20230623

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20240311

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20240130

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20231027

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20230822

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20180502

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240415

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240415

End annual number: 3

Start annual number: 1

PG1601 Publication of registration