KR100613814B1 - P형 ⅲ족 나이트라이드 화합물 반도체 및 그 제조 방법 - Google Patents

P형 ⅲ족 나이트라이드 화합물 반도체 및 그 제조 방법 Download PDF

Info

Publication number
KR100613814B1
KR100613814B1 KR1019980018774A KR19980018774A KR100613814B1 KR 100613814 B1 KR100613814 B1 KR 100613814B1 KR 1019980018774 A KR1019980018774 A KR 1019980018774A KR 19980018774 A KR19980018774 A KR 19980018774A KR 100613814 B1 KR100613814 B1 KR 100613814B1
Authority
KR
South Korea
Prior art keywords
layer
type
nitride compound
compound semiconductor
magnesium
Prior art date
Application number
KR1019980018774A
Other languages
English (en)
Other versions
KR19980087334A (ko
Inventor
쯔네노리 아사쯔마
가쯔노리 야나시마
다까오 미야지마
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15150989&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100613814(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19980087334A publication Critical patent/KR19980087334A/ko
Application granted granted Critical
Publication of KR100613814B1 publication Critical patent/KR100613814B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

AlGaN 혼합 결정으로 이루어지는 두께 1∼100nm 정도의 제1층과, Mg가 첨가된 p형 GaN으로 이루어지는 두께 1∼100nm 정도의 제2층을 번갈아 복수 적층한다. 각 제1층 및 제2층은 각각 얇기 때문에, 제1층이 Mg를 포함하지 않고 제2층이 Al를 포함하지 않아도 전체로서는 p형 AlGaN 혼합 결정으로서의 성질을 갖는다. 적층시 Al의 원료와 Mg의 원료를 시간적으로 분리하여 공급하기 때문에 양호한 결정의 성장을 방해하는 Al의 원료와 Mg의 원료의 반응을 방지할 수 있다. 따라서, 양호한 결정을 성장시킬 수 있음으로써 전기 전도성을 향상시킬 수 있다.

Description

ｐ형 Ⅲ족 나이트라이드 화합물 반도체 및 그 제조 방법{P-TYPE NITRIDE COMPOUND SEMICONDUCTOR AND METHOD OF MAKING THE SAME}
본 발명은 갈륨(Ga), 알루미늄(Al), 붕소(B) 및 인듐(In)으로 이루어지는 군(군) 중 적어도 한 종류의 III족 원소와, 질소(N), 마그네슘(Mg), 아연(Zn) 및 탄소(C)로 이루어지는 군 중 적어도 한 종류의 p형 불순물을 포함하는 p형 III족 나이트라이드 화합물 반도체 및 그 제조 방법에 관한 것이다.
최근, 단파장 광원 소자, 내환경(耐環境) 소자 또는 고주파 전자 소자 등의 분야에서는, 이들을 구성하는 재료로서 GaN, AlGaN 혼합 결정, InGaN 혼합 결정 또는 BAlGaInN 혼합 결정 등의 III족 나이트라이드 화합물 반도체가 유망시되고 있다. 특히 최근, 이 III족 나이트라이드 화합물 반도체를 이용한 발광 다이오드(LED)가 실용화되어 주목을 모으고 있다. 또한, 반도체 레이저(LD)의 달성도 보고되어 광 디스크를 시초로 한 응용이 기대되고 있다.
이와 같은 소자의 실용화를 도모할 때에는, 소자로서 사용할 수 있을 정도의 고품질인 III족 나이트라이드 화합물 반도체를 효율 좋게 제작하는 것이 중요하다. 특히, 광 소자에 있어서는, 전자와 정공을 유효하게 재결합시키고, 또 효율 좋게 전류를 흘리기 위해 고품질의 p형 및 n형 III족 나이트라이드 화합물 반도체를 제작하는 것이 요구된다.
이와 관련하여, III족 나이트라이드 화합물 반도체를 제작하는 방법으로서는, 유기 금속 기상 성장(Metal Oragnic Chemical Vapor Deposition ; MOCVD)법이나 분자선 적층 성장법(Molecular Beam Epitaxy ; MBE) 등이 있다. 예를 들어, MOCVD법에서는, 갈륨, 알루미늄 및 인듐 등의 III족 원소의 원료 가스(유기 금속 가스)를 질소의 원료 가스(예를 들어, 암모니아(NH3) 가스)와 함께 가열한 기판상에 공급하여 반응시키고, III족 나이트라이드 화합물 반도체를 기판상에 에피텍셜 성장시킨다. 또한, MBE법에서는, III족 원소 및 질소의 입자선을 기판에 조사하여 III족 나이트라이드 화합물 반도체를 기판상에서 에피텍셜 성장시킨다.
그 때, n형 반도체를 제작하기 때문이라면, 규소(Si) 등의 n형 불순물의 원료 가스 혹은 입자선을 III족 원소 및 질소의 원료 가스 혹은 입자선과 함께 공급한다. 이로써, 용이하게 높은 결정성 및 전기 전도성을 갖는 n형 III족 나이트라이드 화합물 반도체를 제작할 수 있다. 한편, p형 반도체를 제작하기 위해서라면, 마그네슘, 아연 혹은 탄소 등의 p형 불순물의 원료 가스 혹은 입자선을 III족 원소 및 질소의 원료 가스 혹은 입자선과 함께 공급하여 결정을 성장시키는 가운데, 필요에 따라 저속 전자선 조사나 열 어닐 등에 의해 캐리어를 활성화시킨다.
그러나, n형의 III족 나이트라이드 화합물 반도체는 용이하게 제작할 수 있는데 대해, p형 III족 나이트라이드 화합물 반도체는 제작이 곤란하고, 결정성 및 전기 전도성이 낮으며, 또한 결정의 성장면 내(기판의 표면과 평행한 면 내)에 있어서 조성비나 p형 불순물 농도가 불균일하게 되어 버린다는 문제가 있었다. 이는, III족 원소의 원료 가스 혹은 입자선과 p형 불순물의 원료 가스 혹은 입자선이 기판에 도달하기 전에 반응해 버리기 때문이라고 생각된다.
특히, p형 불순물로서 마그네슘을 첨가한 p형 AlGaN 혼합 결정의 제작은 곤란하고, 모체 결정인 AlGaN 혼합 결정의 알루미늄 조성이 마그네슘을 첨가하지 않을 경우에 비해 현저하게 낮게 되어 버림과 동시에, p형으로서의 전기적 특성도 같은 정도의 마그네슘을 첨가한 GaN에 비해 현저하게 열화해 버린다. 즉, III족 원소 중 특히 알루미늄과 p형 불순물의 마그네슘이 반응하기 쉬운 것으로 생각된다.
본 발명은 관련된 문제점을 감안하여 이루어진 것으로, 그 목적은 결정성 및 전기 도전성이 높고, 또 결정의 성장면 내에서의 조성비나 p형 불순물 농도가 균일한 p형 III족 나이트라이드 화합물 반도체 및 그 제작 방법을 제공하는 데 있다.
본 발명의 p형 III족 나이트라이드 화합물 반도체는, 갈륨, 알루미늄, 붕소 및 인듐으로 이루어지는 군 중 적어도 한 종류의 III족 원소와, 질소, 마그네슘, 아연 및 탄소로 이루어지는 군 중 적어도 한 종류의 p형 불순물을 포함하는 것에 있어서, 조성 혹은 함유하는 III족 원소의 종류와 p형 불순물 농도가 서로 다른 제1층과 제2층을 번갈아 복수층 각각 구비한 것이다.
본 발명의 p형 III족 나이트라이드 화합물 반도체의 제조 방법은, 갈륨, 알루미늄, 붕소 및 인듐으로 이루어지는 군 중 적어도 한 종류의 III족 원소와, 질소, 마그네슘, 아연 및 탄소로 이루어지는 군 중 적어도 한 종류의 p형 불순물을 포함하는 p형 III족 나이트라이드 화합물 반도체를 제조하는 데 있어서, III족 원소 중 적어도 한 종류를 제1층 및 제2층 중 제1층에만 포함하고, 또 p형 불순물 중 적어도 한 종류를 제1층 및 제2층 중 제2층에만 포함하는 제1층과 제2층을 번갈아 각각 복수 적층하는 적층 공정을 포함하는 것이다.
이 p형 III족 나이트라이드 화합물 반도체에서는, 조성 혹은 함유하는 III족 원소의 종류와 p형 불순물 농도가 서로 다른 제1층과 제2층이 번갈아 복수층 각각 적층되어 있고, 전체에서 하나의 p형 III족 나이트라이드 화합물 반도체로서의 성질을 갖고 있다.
이 p형 III족 나이트라이드 화합물 반도체의 제조 방법에서는, 적층 공정에 의해 III족 원소 중 적어도 한 종류를 제1층 및 제2층 중 제1층에만 포함하고, 또 p형 불순물 중 적어도 한 종류를 제1층 및 제2층 중 제2층에만 포함하는 제1층과 제2층을 번갈아 각각 복수 적층한다. 이로써, 같이 포함되면 양호한 결정을 성장시킬 수 없는 III족 원소와 p형 불순물을 제1층과 제2층으로 나눠 형성할 수 있다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 제1 실시 형태에 따른 p형 III족 나이트라이드 화합물 반도체의 구성을 나타내는 것이다. 이 p형 III족 나이트라이드 화합물 반도체는, III족 원소인 알루미늄 및 갈륨과 질소로 이루어지는 모체 결정에 p형 불순물로서 마그네슘이 첨가된 것이다. 단, 이 p형 III족 나이트라이드 화합물 반도체는, 조성 혹은 함유하는 III족 원소의 종류 및 p형 불순물 농도가 전체에 걸쳐 균일하지 않고, 그들이 서로 다른 제1층(11)과 제2층(12)을 번갈아 복수층 각각 구비하고 있다.
예를 들어, 도 1에 있어서 괄호로서 예시한 바와 같이, 제1층(11)은 AlGaN 혼합 결정에 의해 구성되고, 제2층(12)은 p형 불순물로서 마그네슘을 포함하는 p형 GaN에 의해 구성된다. 즉, 이 p형 III족 나이트라이드 화합물 반도체는, 구성 원소인 III족 원소인 알루미늄과 p형 불순물인 마그네슘 중, 알루미늄을 포함하는 마그네슘을 포함하지 않는 제1층(11)과 마그네슘을 포함하는 알루미늄을 포함하지 않는 제2층(12)을 번갈아 적층한 것이다.
또한, 도 1에 있어서는 예시하지 않지만, 제1층(11)은 제2층(12)보다도 p형 불순물 농도가 낮아 III족 원소의 알루미늄 조성비가 높은 마그네슘 함유 p형 AlGaN 혼합 결정으로 구성되고, 제2층(12)은 제1층(11)보다도 p형 불순물 농도가 높아 알루미늄 조성비가 낮은 마그네슘 함유 p형 AlGaN 혼합 결정에 의해 구성되는 경우도 있다. 즉, 이 p형 III족 나이트라이드 화합물 반도체는, 제2층(12)보다도 알루미늄을 많이 포함하는 제1층(11)과, 제1층(11)보다도 마그네슘을 많이 포함하는 제2층(12)을 번갈아 적층한 것이다.
또, 제1층(11) 및 제2층(12)의 두께는, 예를 들어 각각 1∼100nm 정도이다. 이와 같이, 본 실시 형태에 따른 p형 III족 나이트라이드 화합물 반도체는 제1층(11) 및 제2층(12)의 두께가 각각 얇기 때문에 마그네슘을 포함하지 않는 제1층(11)과 알루미늄을 포함하지 않는 제2층(12)을 적층한 것이어도 전체로서는 p형 AlGaN 혼합 결정으로서의 성질을 갖을 수 있다. 또한, 마그네슘의 농도 및 알루미늄의 조성비가 다른 제1층(11)과 제2층을 적층한 것이어도 전체로서는 하나의 p형 AlGaN 혼합 결정으로서의 성질을 갖을 수 있다. 이와 관련하여, 제1층(11)과 제2층(12)의 두께는 동일하거나 또는 동일하지 않아도 된다.
이와 같은 구성을 갖는 p형 III족 나이트라이드 화합물 반도체는 다음과 같이 하여 제조할 수 있다.
먼저, 적당한 기판(예를 들어, 사파이어 기판)을 준비하고, 적당한 가열로 안에서 MOCVD법 혹은 MBE법 등에 의해 제1층(11)으로서 마그네슘을 첨가하지 않은 AlGaN 혼합 결정층과, 제2층(12)으로서 마그네슘을 첨가한 p형 GaN 혼합 결정층을 번갈아 적층한다(적층 공정).
예를 들어, MOCVD법이면, 기판을 적당하게 가열(예를 들어, 800∼1000℃)하면서 적당한 원료 가스를 캐리어 가스와 함께 선택적으로 가열로 안으로 공급하고, 기판상에 각 액정층을 성장시킨다. 예를 들어, 알루미늄의 원료 가스로서는 트리메칠 알루미늄 가스((CH3)3Al), 갈륨의 원료 가스로서는 트리메칠갈륨 가스((CH3)3Ga), 질소의 원료 가스로서는 암모니아 가스, 마그네슘의 원료 가스로서는 비스=메칠시클로팬타지에닐마그네슘 가스((CH3C5H4)2Mg)나 비스=시클로팬타지에닐마그네슘 가스((C5H5)2Mg)를 이용한다. 캐리어 가스로서는, 수소 가스(H2)나 질소 가스(N2) 등을 이용한다. 또, AlGaN 혼합 결정층을 성장시킬 때에는 원료 가스 중 알루미늄, 갈륨 및 질소의 원료 가스를 선택적으로 공급하고, p형 GaN층을 성장시킬 때에는 마그네슘, 갈륨 및 질소의 원료 가스를 선택적으로 공급한다.
또한, MBE법이면 알루미늄, 갈륨, 질소 및 마그네슘의 각 입자선을 기판에 대해 선택적으로 조사하여 각 결정층을 성장시킨다.
이와 같이 하여, 제1층(11)과 제2층(12)을 성장시키는 가운데, 필요에 따라 열처리를 행한다. 이로써, 제1층(11 ; AlGaN 혼합 결정층)의 알루미늄과 제2층(12 ; p형 GaN층)의 마그네슘이 일부에서 서로 확산한다. 따라서, 이 열처리를 행하였을 경우, 제1층(11)은 마그네슘의 농도가 낮고 알루미늄의 조성비가 높은 p형 AlGaN 혼합 결정층으로 되고, 제2층(12)은 마그네슘의 농도가 높고 알루미늄의 조성비가 낮은 p형 AlGaN 혼합 결정층으로 된다. 이상에 의해, 본 실시 형태에 따른 p형 III족 나이트라이드 화합물 반도체가 형성된다.
이와 같이 본 실시 형태에 따른 p형 III족 나이트라이드 화합물 반도체에 의하면, AlGaN 혼합 결정으로 되는 제1층(11)과 p형 불순물로서 마그네슘을 포함하는 p형 GaN으로 이루어지는 제2층(12)을 번갈아 복수층 각각 구비하도록 했기 때문에, 혹은 다소 마그네슘을 포함하는 p형 AlGaN 혼합 결정으로 이루어지는 제1층(11)과 다소 알루미늄을 포함하는 p형 AlGaN 혼합 결정으로 이루어지는 제2층(12)을 번갈아 복수층 각각 구비하도록 했기 때문에, 제1층(11) 및 제2층(12) 등을 각각 용이하게 높일 수 있다. 따라서, 전체로서는 p형 AlGaN 혼합 결정으로서의 성질을 갖으면서, 결정성 및 전기 전도성을 향상시킬 수 있음과 동시에, 성장면 내에서의 조성 및 p형 불순물 농도의 균일성도 향상시킬 수 있다.
또한, 본 실시 형태에 따른 p형 III족 나이트라이드 화합물 반도체의 제조 방법에 의하면, 제1층(11)으로서의 AlGaN 혼합 결정층과 제2층(12)으로서의 p형 GaN층을 번갈아 적층하도록 했기 때문에, 동시에 공급하면 양호한 결정을 성장시킬 수 없는 알루미늄의 원료와 마그네슘의 원료를 시간적으로 분리하여 공급할 수 있고, 결정성 또는 전기 전도성이 높아 성장면 내에서 조성 또는 p형 불순물 농도가 균일한 제1층(11) 및 제2층(12)을 각각 형성할 수 있다. 따라서, 전체로서는, p형 AlGaN 혼합 결정으로서의 성질을 갖는 양호한 p형 III족 나이트라이드 화합물 반도체를 용이하게 제조할 수 있다.
또한 구체적인 실시예를 들어 본 발명을 설명한다.
본 실시예에서는, 먼저 도 2에 도시한 바와 같이, 사파이어로 이루어지는 기판(21)상에 두께 약 20nm의 GaN으로 이루어지는 버퍼층(22) 및 두께 약 1μm의 GaN층(23)을 형성하고, 그 위에 두께 10nm의 AlGaN 혼합 결정으로 이루어지는 제1층(11)과 두께 10nm의 마그네슘을 첨가한 p형 GaN으로 이루어지는 제2층(12)을 번갈아 20층씩 적층했다.
또, 이들 각층은 도 3에 도시한 바와 같이 하여 MOCVD법에 의해 형성했다. 즉, 적당한 반응로(31)의 내부에 설치된 적재대(32)상에 기판(21)을 탑재하고, 원료 가스를 캐리어 가스와 함께 기판(21)의 표면(즉, 성장면)에 대해 평행하게 흘렸다. 또한, 기판(21)을 적재대(32)에 두고, 도시하지 않은 가열 장치에 의해 1000℃로 가열했다.
이와 관련하여, 알루미늄의 원료 가스에는 트리메칠알루미늄 가스를, 갈륨의 원료 가스에는 트리메칠갈륨 가스를, 질소의 원료 가스에는 암모니아 가스를, 마그네슘의 원료 가스에는 비스=메칠시클로팬타지에닐마그네슘 가스를 각각 이용하고, 성장시킬 층에 따라 선택적으로 반응로 내로 공급했다. 즉, 제1층(11)을 성장시킬 때에는 트리메칠알루미늄 가스와 트리메칠갈륨 가스와 암모니아 가스를 각각 공급하고, 제2층(12)을 성장시킬 때에는 비스=메칠시클로팬타지에닐마그네슘 가스와 트리메칠갈륨 가스와 암모니아 가스를 각각 공급했다. 또한, 캐리어 가스에는 수소 가스와 질소 가스를 이용했다.
다음으로, 캐리어를 활성화하기 위한 열처리를 행하였다. 이상에 의해, 본 실시예의 시료를 제작했다.
그 중, 이 제작한 시료에 관해, 제1층(11)과 제2층(12)에 대해서 적층 방향 전체를 평균한 알루미늄의 조성비를 X선 회절에 의해 분석했다. 분석은 시료의 성장면 내에서의 복수의 위치(중심과 상류측과 하류측의 3점)에 대해서 행하였다. 그 분석 결과를 종래예와 비교하여 도 4에 도시한다. 또, 종래예는, 본 실시예의 제1층(11) 및 제2층(12) 대신, 알루미늄과 갈륨과 질소와 마그네슘의 각 원료 가스를 동시에 각각 공급하여 p형 AlGaN 혼합 결정층을 형성한 것을 빼고 본 실시예와 마찬가지로 하여 제작했다.
도 4에서 알 수 있는 바와 같이, 종래예는 알루미늄의 조성비가 원료 가스의 상류측에서 크고, 중앙에서 하류측에 걸쳐서는 급속하게 작게 되었다. 이는, 알루미늄과 마그네슘의 원료 가스가 상류측에서 반응해 버려 성장면 내에서의 알루미늄의 조성비가 균일하게 되어 버렸다는 것이라고 생각된다. 이에 대해, 본 실시예는 시료의 위치에 따른 알루미늄의 조성비의 차가 작아 평균적으로 알루미늄의 조성비가 높게 되어 있었다. 즉, 본 실시예에 의하면 종래예에 비해 결정성 및 성장면 내에서의 조성의 균일성이 향상하는 것을 알았다.
또한, 이 제작한 시료에 관해, 캐리어 농도를 측정한 것이 1∼3×1017cm-3이였다. 종래예에 대해서도 캐리어 농도를 측정하고자 했지만, 저항이 높아 전극을 설치해도 오옴 접촉을 가질 수 없어 측정 불능이였다. 즉, 본 실시예에 의하면 종래예에 비해 전기 도전성도 향상하는 것을 알았다.
이상, 실시 형태 및 실시예를 들어 본 발명을 설명했지만, 본 발명은 본 실시 형태 및 실시예에 한정되는 것은 아니고, 그 균등한 범위에서 여러가지 변형 가능하다. 예를 들어, 상기 실시 형태 및 상기 실시예에 있어서는, III족 원소인 알루미늄 및 갈륨과 질소로 이루어지는 모체 결정에 p형 불순물로서 마그네슘을 첨가한 p형 III족 나이트라이드 화합물 반도체에 대해서 설명했지만, 본 발명은 갈륨, 알루미늄, 붕소 및 인듐으로 이루어지는 군 중 적어도 한 종류의 III족 원소와, 질소, 마그네슘, 아연 및 탄소로 이루어지는 군 중 적어도 한 종류의 p형 불순물을 포함하는 p형 III족 나이트라이드 화합물 반도체에 대해 널리 적용할 수 있다.
또, 그 제조에 즈음하여는, 적층 공정에 있어서 III족 원소 중 적어도 한 종류를 제1층 및 제2층 중 제1층에만 포함하고, 또 p형 불순물 중 적어도 한 종류를 제1층 및 제2층 중 제2층에만 포함하는 제1층과 제2층을 번갈아 각각 복수 적층하면 된다.
또한, 상기 실시 형태에 있어서는, p형 III족 나이트라이드 화합물 반도체를 제1층(11)과 제2층(12)에 의해 구성하도록 했지만, 본 발명은 제1층(11) 및 제2층(12)에 더하여 다른 층을 구비해도 된다. 예를 들어, 상기 실시 형태에 있어서 열처리에 의해 제1층(11 ; AlGaN 혼합 결정층)의 알루미늄과 제2층(12 ; p형 GaN층)의 마그네슘이 매우 좁은 범위로 확산했을 경우 등, AlGaN 혼합 결정으로 되는 제1층(11)과 p형 GaN으로 이루어지는 제2층(12)과의 사이에 p형 AlGaN 혼합 결정으로 이루어지는 제3층을 각각 구비하고 있어도 된다.
한편, 상기 실시 형태 및 상기 실시예에 있어서는, MOCVD법 혹은 MBE법을 이용해 본 발명의 p형 III족 나이트라이드 화합물 반도체를 제조할 경우에 대해서 설명했지만, 본 발명은 다른 방법을 이용해 제조할 경우에 대해서도 널리 적용할 수 있다.
이상 설명한 바와 같이, 본 발명의 p형 III족 나이트라이드 화합물 반도체에 의하면, 조성 혹은 함유하는 III족 원소의 종류와 p형 불순물 농도가 서로 다른 제1층과 제2층을 번갈아 복수층 각각 구비하도록 했기 때문에, 제1층 및 제2층 결정성 등을 각각 용이하게 높일 수 있다. 따라서, 전체의 결정성 및 전기 전도성을 향상시킬 수 있음과 동시에, 성장면 내에서의 조성 및 p형 불순물 농도의 균일성도 향상시킬 수 있다. 따라서, 이 p형 III족 니트라이트 화합물 반도체를 이용해 단파장 광원 소자나 내환경 소자나 고주파 전자 소자 등을 구성하면, 그 품질을 개선할 수 있다는 효과를 크게 한다.
또한, 본 발명의 p형 III족 나이트라이드 화합물 반도체의 제조 방법에 의하면, III족 원소 중 적어도 한 종류를 제1층 및 제2층 중 제1층에만 포함하고, 또 p형 불순물 중 적어도 한 종류를 제1층 및 제2층 중 제2층에만 포함하는 제1층과 제2층을 번갈아 적층하도록 했기 때문에, 동시에 공급하면 양호한 결정을 성장시킬 수 없는 III족 원소의 원료와 p형 불순물의 원료를 시간적으로 분리하여 공급할 수 있다. 따라서, 결정성 또는 전기 전도성이 높아 성장면 내에서의 조성 또는 p형 불순물 농도가 균일한 제1층과 제2층을 각각 형성할 수 있다. 따라서, 전체로서는 p형 AlGaN 혼합 결정으로서의 성질을 갖는 양호한 p형 III족 나이트라이드 화합물 반도체를 용이하게 제조할 수 있다는 효과를 크게 한다.
도 1은 본 발명의 제1 실시 형태에 따른 p형 III족 나이트라이드 화합물 반도체의 구성도.
도 2는 본 발명의 제1 실시예에 있어서 MOCVD법에 의해 성장시킨 시료의 구성도.
도 3은 도 2에 도시한 시료를 MOCVD법에 의해 성장시킬 때의 설명도.
도 4는 본 발명의 실시예로 제작한 시료의 성장면 내에서의 위치와 알루미늄의 조성비의 관계를 나타내는 특성도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 제1층
12 : 제2층

Claims (10)

  1. p형 III족 나이트라이드 화합물 반도체에 있어서,
    상기 p형 III족 나이트라이드 화합물 반도체는, 갈륨, 알루미늄 및 인듐으로 이루어지는 군 중 적어도 한 종류의 III족 원소와, 질소와, 마그네슘, 아연 및 탄소로 이루어지는 군 중 적어도 한 종류의 p형 불순물을 포함하고,
    조성 혹은 함유하는 III족 원소의 종류와 p형 불순물 농도가 서로 다른 제1층과 제2층을 번갈아 복수층 각각 구비하는 것을 특징으로 하는 p형 III족 나이트라이드 화합물 반도체.
  2. 제1항에 있어서,
    상기 p형 III족 나이트라이드 화합물 반도체는 III족 원소 중 적어도 한 종류를 상기 제1층 및 상기 제2층 중 상기 제1층에만 포함하고, 또 p형 불순물 중 적어도 한 종류를 상기 제1층 및 상기 제2층 중 제2층에만 포함하는 것을 특징으로 하는 p형 III족 나이트라이드 화합물 반도체.
  3. 제1항에 있어서,
    상기 p형 III족 나이트라이드 화합물 반도체는 III족 원소로서 적어도 알루미늄을 포함함과 동시에, p형 불순물로서 적어도 마그네슘을 포함하고,
    알루미늄을 상기 제1층 및 상기 제2층 중 상기 제1층에만 혹은 상기 제1층쪽에 많이 포함하고, 또 마그네슘을 상기 제1층 및 상기 제2층 중 제2층에만 혹은 상기 제2층쪽에 많이 포함하는 것을 특징으로 하는 p형 III족 나이트라이드 화합물 반도체.
  4. 갈륨, 알루미늄 및 인듐으로 이루어지는 군 중 적어도 한 종류의 III족 원소와, 질소와, 마그네슘, 아연 및 탄소로 이루어지는 군 중 적어도 한 종류의 p형 불순물을 포함하는 p형 III족 나이트라이드 화합물 반도체의 제조 방법에 있어서,
    III족 원소 중 적어도 한 종류를 제1층 및 제2층 중 제1층에만 포함하고, 또 p형 불순물 중 적어도 한 종류를 제1층 및 제2층 중 제2층에만 포함하는 제1층과 제2층을 번갈아 각각 복수 적층하는 적층 공정을 포함하는 것을 특징으로 하는 p형 III족 나이트라이드 화합물 반도체의 제조 방법.
  5. 제4항에 있어서,
    상기 p형 III족 나이트라이드 화합물 반도체는 III족 원소로서 적어도 알루미늄을 포함함과 동시에, p형 불순물로서 적어도 마그네슘을 포함하고,
    상기 적층 공정에서는, 알루미늄을 제1층 및 제2층 중 제1층에만 포함하고, 또 마그네슘을 제1층 및 제2층 중 제2층에만 포함하는 제1층과 제2층을 적층하는 것을 특징으로 하는 p형 III족 나이트라이드 화합물 반도체의 제조 방법.
  6. p형 나이트라이드 화합물 반도체에 있어서,
    번갈아 적층되는 AlGaN로 구성되는 복수의 제1층 및 GaN로 구성되는 복수의 제2층을 포함하고, 상기 제1층은 오직 알루미늄을 포함하나 마그네슘은 포함하지 않으며, 상기 제2층은 오직 마그네슘은 포함하나 알루미늄은 포함하지 않는 것을 특징으로 하는 p형 나이트라이드 화합물 반도체.
  7. p형 갈륨-나이트라이드 화합물 반도체에 있어서,
    번갈아 적층되는 복수의 제1층 및 복수의 제2층을 포함하고, 상기 제1층 및 상기 제2층은 마그네슘을 포함하는 p형 AlGaN층으로 형성되고, 상기 제1층 각각은 알루미늄을 포함하며, 그 농도는 상기 제2층 각각의 농도보다 높고, 상기 제2층 각각은 마그네슘을 포함하며, 그 농도는 상기 제1층 각각의 농도보다 높은 것을 특징으로 하는 p형 갈륨-나이트라이드 화합물 반도체.
  8. p형 나이트라이드 화합물 반도체에 있어서,
    번갈아 적층되는 AlGaN로 구성되는 복수의 제1층 및 GaN로 구성되는 복수의 제2층을 포함하고, 상기 제1층은 오직 알루미늄을 포함하나 마그네슘은 포함하지 않으며, 상기 제2층은 오직 마그네슘은 포함하나 알루미늄은 포함하지 않으며, 상기 제1층의 AlGaN 혼합 결정과 상기 제2층의 p형 GaN 사이에 제3층의 p형 AlGaN가 배치되는 것을 특징으로 하는 p형 나이트라이드 화합물 반도체.
  9. 제7항의 p형 갈륨-나이트라이드 화합물 반도체를 제조하는 방법에 있어서,
    복수의 상기 제1층 및 복수의 상기 제2층을 번갈아 적층하는 단계; 및
    상기 제1층의 알루미늄과 상기 제2층의 마그네슘이 서로 확산되도록 열처리를 수행하는 단계
    를 포함하는 것을 특징으로 하는 p형 나이트라이드 화합물 반도체를 제조하는 방법.
  10. 제8항의 p형 나이트라이드 화합물 반도체를 제조하는 방법에 있어서,
    열처리를 통하여 상기 제1층의 알루미늄과 상기 제2층의 마그네슘이 층간 범위에서 확산하는 것에 의해, 상기 제1층과 상기 제2층 사이에 상기 제3층이 각각 형성되는 것을 특징으로 하는 p형 나이트라이드 화합물 반도체를 제조하는 방법.
KR1019980018774A 1997-05-26 1998-05-25 P형 ⅲ족 나이트라이드 화합물 반도체 및 그 제조 방법 KR100613814B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-135406 1997-05-26
JP13540697A JP3642157B2 (ja) 1997-05-26 1997-05-26 ｐ型ＩＩＩ族ナイトライド化合物半導体、発光ダイオードおよび半導体レーザ

Publications (2)

Publication Number Publication Date
KR19980087334A KR19980087334A (ko) 1998-12-05
KR100613814B1 true KR100613814B1 (ko) 2006-12-19

Family

ID=15150989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018774A KR100613814B1 (ko) 1997-05-26 1998-05-25 P형 ⅲ족 나이트라이드 화합물 반도체 및 그 제조 방법

Country Status (6)

Country Link
US (1) US6104039A (ko)
EP (1) EP0881666B2 (ko)
JP (1) JP3642157B2 (ko)
KR (1) KR100613814B1 (ko)
DE (1) DE69803721T3 (ko)
TW (1) TW387106B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013157881A1 (ko) * 2012-04-19 2013-10-24 서울반도체 주식회사 반도체 장치 및 이를 제조하는 방법
KR102658784B1 (ko) * 2015-09-30 2024-04-17 산켄덴키 가부시키가이샤 반도체 기체, 반도체 장치, 반도체 기체의 제조 방법, 및, 반도체 장치의 제조 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL183687B1 (pl) * 1997-06-06 2002-06-28 Centrum Badan Sposób wytwarzania półprzewodnikowych związków grupy A-B o przewodnictwie elektrycznym typu p i typu n
JP2000208874A (ja) 1999-01-12 2000-07-28 Sony Corp 窒化物半導体と、窒化物半導体発光装置と、窒化物半導体の製造方法と、半導体発光装置の製造方法
WO2002013245A1 (en) * 2000-08-04 2002-02-14 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US7692182B2 (en) 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US7015515B2 (en) * 2001-06-08 2006-03-21 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device having a superlattice structure
JP2004119513A (ja) 2002-09-24 2004-04-15 Toshiba Corp 半導体装置及びその製造方法
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
JP4519693B2 (ja) * 2005-03-28 2010-08-04 日本電信電話株式会社 窒化物半導体
JP4707712B2 (ja) 2005-04-01 2011-06-22 シャープ株式会社 ｐ型窒化物半導体の製造方法及びその方法を用いて作製された半導体装置
EP1883141B1 (de) 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
EP1883140B1 (de) 2006-07-27 2013-02-27 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht und Dotierungsgradienten
PL1883119T3 (pl) 2006-07-27 2016-04-29 Osram Opto Semiconductors Gmbh Półprzewodnikowa struktura warstwowa z supersiecią
US7769066B2 (en) 2006-11-15 2010-08-03 Cree, Inc. Laser diode and method for fabricating same
US7834367B2 (en) 2007-01-19 2010-11-16 Cree, Inc. Low voltage diode with reduced parasitic resistance and method for fabricating
US8519437B2 (en) 2007-09-14 2013-08-27 Cree, Inc. Polarization doping in nitride based diodes
US9012937B2 (en) 2007-10-10 2015-04-21 Cree, Inc. Multiple conversion material light emitting diode package and method of fabricating same
KR100925164B1 (ko) 2007-12-13 2009-11-05 서울옵토디바이스주식회사 ｐ형 질화물 반도체층 형성 방법 및 그것을 갖는 발광 소자
US8604461B2 (en) 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
US8536615B1 (en) 2009-12-16 2013-09-17 Cree, Inc. Semiconductor device structures with modulated and delta doping and related methods
US8575592B2 (en) 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
CN103236477B (zh) * 2013-04-19 2015-08-12 安徽三安光电有限公司 一种led外延结构及其制备方法
KR101515024B1 (ko) * 2013-10-22 2015-05-04 경북대학교 산학협력단 질화물 반도체 트랜지스터 및 그 제조방법
US9293648B1 (en) 2015-04-15 2016-03-22 Bolb Inc. Light emitter with a conductive transparent p-type layer structure
TWI566430B (zh) * 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
US9401455B1 (en) 2015-12-17 2016-07-26 Bolb Inc. Ultraviolet light-emitting device with lateral tunnel junctions for hole injection
US10276746B1 (en) 2017-10-18 2019-04-30 Bolb Inc. Polarization electric field assisted hole supplier and p-type contact structure, light emitting device and photodetector using the same
JP7181045B2 (ja) * 2018-10-12 2022-11-30 株式会社デンソー 窒化物半導体装置の製造方法
EP3699964B1 (en) 2019-02-22 2023-08-23 Bolb Inc. Polarization electric field assisted hole supplier and p-type contact structure, light emitting device and photodetector using the same
US11107951B2 (en) 2019-03-06 2021-08-31 Bolb Inc. Heterostructure for light emitting device or photodetector and light-emitting device employing the same
US10916680B2 (en) 2019-03-06 2021-02-09 Bolb Inc. Heterostructure and light-emitting device employing the same
CN113707774B (zh) * 2019-03-06 2022-06-14 博尔博公司 异质结构以及采用异质结构的发光器件
US10950750B2 (en) 2019-03-06 2021-03-16 Bolb Inc. Heterostructure and light-emitting device employing the same
US10833221B2 (en) 2019-03-06 2020-11-10 Bolb Inc. Heterostructure and light-emitting device employing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005057A (en) * 1989-04-28 1991-04-02 Kabushiki Kaisha Toshiba Semiconductor light-emitting diode and method of manufacturing the same
US5146465A (en) * 1991-02-01 1992-09-08 Apa Optics, Inc. Aluminum gallium nitride laser

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862471A (en) * 1988-04-22 1989-08-29 University Of Colorado Foundation, Inc. Semiconductor light emitting device
US6346720B1 (en) * 1995-02-03 2002-02-12 Sumitomo Chemical Company, Limited Layered group III-V compound semiconductor, method of manufacturing the same, and light emitting element
US5831277A (en) * 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005057A (en) * 1989-04-28 1991-04-02 Kabushiki Kaisha Toshiba Semiconductor light-emitting diode and method of manufacturing the same
US5146465A (en) * 1991-02-01 1992-09-08 Apa Optics, Inc. Aluminum gallium nitride laser

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Appl.Phys.Lett.69(24).3737(1996.12.09) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013157881A1 (ko) * 2012-04-19 2013-10-24 서울반도체 주식회사 반도체 장치 및 이를 제조하는 방법
KR102658784B1 (ko) * 2015-09-30 2024-04-17 산켄덴키 가부시키가이샤 반도체 기체, 반도체 장치, 반도체 기체의 제조 방법, 및, 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP3642157B2 (ja) 2005-04-27
JPH10326911A (ja) 1998-12-08
TW387106B (en) 2000-04-11
EP0881666B2 (en) 2010-11-24
EP0881666B1 (en) 2002-02-06
EP0881666A2 (en) 1998-12-02
DE69803721T2 (de) 2002-09-12
KR19980087334A (ko) 1998-12-05
US6104039A (en) 2000-08-15
DE69803721D1 (de) 2002-03-21
EP0881666A3 (en) 1999-08-25
DE69803721T3 (de) 2011-06-09

Similar Documents

Publication Publication Date Title
KR100613814B1 (ko) P형 ⅲ족 나이트라이드 화합물 반도체 및 그 제조 방법
KR100424759B1 (ko) 질화 알루미늄 단결정층의 성장 방법 및 상기 방법을 포함하는 ⅲ족 질화물계 화합물 반도체 소자의 제조 방법
US7622398B2 (en) Semiconductor device, semiconductor layer and production method thereof
US6218269B1 (en) Process for producing III-V nitride pn junctions and p-i-n junctions
KR20070095364A (ko) 질화물 반도체 소자, 질화물 반도체 결정층의 성장 방법 및 질화물 반도체 발광 소자의 제법
US8692287B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP2001230447A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN115842075A (zh) 一种高光效发光二极管外延片及其制备方法
KR101232031B1 (ko) 질화갈륨계 화합물 반도체 발광소자
US8957426B2 (en) Laminate substrate and method of fabricating the same
JPH11274083A (ja) 化合物半導体装置およびその製造方法
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JPH05243613A (ja) 発光素子およびその製造方法
CN113410350A (zh) 深紫外发光元件及其制备方法
US7682709B1 (en) Germanium doped n-type aluminum nitride epitaxial layers
CN111128689B (zh) 极性控制方法、氮化物薄膜制备方法和氮化物薄膜
JP2004343137A (ja) ｐ型ＩＩＩ族ナイトライド化合物半導体、発光ダイオードおよび半導体レーザ
JP2005045292A (ja) ｐ型ＩＩＩ族ナイトライド化合物半導体の製造方法、発光ダイオードの製造方法および半導体レーザの製造方法
Barletta Study of gallium nitride-based materials for light-emitting applications
JP2004146852A (ja) ｐ型ＩＩＩ族ナイトライド化合物半導体およびその製造方法
JP2001036137A (ja) エピタキシャルウエハおよび発光ダイオード
KR100581770B1 (ko) 전기전도도가 높고 오믹 접촉 저항이 낮은 ｐ형 ＧａＮ층및 이의 제조방법
JP3698081B2 (ja) 化合物半導体素子、その製造方法、発光素子及びランプ
Prakash Characterization and kinetics of AlxGa1− xAs by organometallic-CVD

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120806

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 12

EXPY Expiration of term