KR101515024B1 - 질화물 반도체 트랜지스터 및 그 제조방법 - Google Patents
질화물 반도체 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR101515024B1 KR101515024B1 KR1020130125867A KR20130125867A KR101515024B1 KR 101515024 B1 KR101515024 B1 KR 101515024B1 KR 1020130125867 A KR1020130125867 A KR 1020130125867A KR 20130125867 A KR20130125867 A KR 20130125867A KR 101515024 B1 KR101515024 B1 KR 101515024B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride layer
- nitride
- layer
- doped
- undoped
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 213
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 48
- 229910002601 GaN Inorganic materials 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 29
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 20
- 229910052799 carbon Inorganic materials 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 description 24
- 239000010408 film Substances 0.000 description 23
- 239000002019 doping agent Substances 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910019899 RuO Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- CKFGINPQOCXMAZ-UHFFFAOYSA-N methanediol Chemical compound OCO CKFGINPQOCXMAZ-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
질화물 반도체 트랜지스터가 개시된다. 본 질화물 반도체 트랜지스터는 제1 질화물층, 제2 질화물층 및 제1 질화물층과 제2 질화물층 사이에 배치되는 채널구조를 포함하며, 채널 구조는, 채널 구조의 하부 면에서부터 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 구조이다.
Description
본 발명은, 질화물 반도체 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 복수 개의 채널층 및 고 저항성 버퍼구조를 갖는 질화물 반도체 트랜지스터 및 그 제조방법에 관한 것이다.
반도체 소자의 가격을 낮추고 성능을 높이기 위해 반도체 소자 크기는 무어의 법칙에 따라 지속적인 축소를 거듭하고 있는 추세이다. 하지만 이와 같은 반도체 소자의 고집적화 경향에 따라, 트랜지스터의 크기가 점점 감소되어 많은 문제점이 대두하고 있었다. 예를 들어, 소스와 드레인 사이의 간격이 가까워짐에 따라 채널영역이 게이트뿐만 아니라 드레인 전압에 의해서도 제어되어, 오프(OFF) 상태임에도 불구하고 소스와 드레인 사이로 전류가 흐르는, 즉 단채널 효과 (short channel effect)에 의한 전류 누설 문제가 있었고, 소자 크기 감소에 따라 전류의 흐름양이 감소된다는 문제도 존재하였다.
특히 높은 전압에서 구동되는 고온, 고주파 및 고출력전력 트랜지스터는 이와 같은 누설 전류의 흐름을 막는 것이 더욱 어려우며, 이에 따라 고온, 고출력전력 트랜지스터의 높은 항복전압과 낮은 온(ON) 저항을 달성하고자 하는 노력이 계속되어 왔다.
이러한 노력의 일환으로, 일반적인 질화물계 트랜지스터 소자는 베이스 기판으로 대략 1k옴(ohm) 이상의 저항값을 갖는 실리콘 기판, 실리콘 카바이드 기판, 스피넬 기판, 그리고 사파이어 기판을 사용해왔다. 그러나, 이와 같은 고저항값을 갖는 기판들을 사용한다 하여도, 누설 전류의 발생을 원천적으로 방지할 수는 없으며 또한 이러한 기판들은 상대적으로 고가여서 질화물계 반도체 소자의 제조 비용을 증가시키는 요인이 되어왔다.
따라서, 기존의 고가의 고저항성 기판을 대체할 수 있는 방안과 동시에 높은 항복 전압 및 낮은 온 저항 특성 및 우수한 전류 특성을가지는 질화물계 트랜지스터의 개발이 요구되었다.
본 발명은 상술한 필요성에 따른 것으로, 본 발명의 목적은 복수 개의 채널층 및 고 저항성 버퍼구조를 갖는 질화물 반도체 트랜지스터 및 그 제조방법에 관한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 질화물 반도체 트랜지스터는 제1 질화물층, 상기 제1 질화물층의 옆면을 둘러싸며 배치된 채널구조 및 상기 채널구조의 옆면을 둘러싸며 배치된 제2 질화물층을 포함하며, 상기 채널구조는, 채널구조의 하부 면에서부터 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 구조이다.
이 경우, 상기 질화물 반도체 트랜지스터는 제1 전극, 상기 제1 전극 및 상기 제2 질화물층 사이에 배치된 복수의 기둥 구조, 상기 복수의 기둥 구조의 측면에 배치된 게이트 전극, 상기 게이트 전극과 상기 복수의 기둥 구조를 절연시키기 위해 상기 게이트 전극과 상기 복수의 기둥 구조 사이에 배치된 게이트 절연층 및 상기 제1 질화물층 상부에 배치된 제2 전극을 더 포함할 수 있다.
한편, 상기 복수 개의 미도핑된 질화물층은, 미도핑된 질화갈륨층이며, 상기 복수 개의 도핑된 저항성 질화물층은, 카본 도핑된 질화갈륨층일 수 있다.
한편, 상기 질화물 반도체 트랜지스터는 상기 제1 질화물층, 상기 제2 질화물층 및 상기 채널구조 하부에 배치된 기판 및 상기 기판과 상기 채널구조 사이에 배치된 고저항성 버퍼구조를 더 포함하며, 상기 고저항성 버퍼구조는, 상기 기판 상부에 배치된 버퍼층 및 상기 버퍼층 상부에 배치된, 적어도 하나 이상의 미도핑된 질화물층과 적어도 하나 이상의 도핑된 저항성 질화물층이 교번적으로 적층된 구조를 포함할 수 있다.
이 경우, 상기 적어도 하나 이상의 미도핑된 질화물층은 미도핑된 질화갈륨층이며, 상기 적어도 하나 이상의 도핑된 저항성 질화물층은 카본 도핑된 질화갈륨층일 수 있다.
한편, 상기 제1 질화물층 및 상기 제2 질화물층은, 고농도 n형 도핑된 질화갈륨층일 수 있다.
한편, 본 발명의 일 실시 예에 따른 질화물 반도체 트랜지스터 제조방법은 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 채널구조를 형성하는 단계 및 상기 채널구조를 사이에 두고 제1 질화물층 및 제2 질화물층을 성장시키는 단계를 포함하며, 상기 채널구조는 상기 채널구조의 하부 면에서부터 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 구조이다.
이 경우, 상기 질화물 반도체 트랜지스터 제조방법은 제1 전극을 형성하는 단계, 상기 제1 전극 및 상기 제2 질화물층 사이에 복수의 기둥 구조를 형성하는 단계, 상기 복수의 기둥 구조의 측면에 게이트 전극을 형성하는 단계, 상기 게이트 전극과 상기 복수의 기둥 구조를 절연시키기 위해 상기 게이트 전극과 상기 복수의 기둥 구조 사이에 게이트 절연층을 형성하는 단계 및 상기 제1 질화물층 상부에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
한편, 상기 채널구조를 형성하는 단계는, 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층을 교번적으로 적층하는 단계 및 교번적으로 적층된 구조의 기설정된 영역을 식각하는 단계를 포함할 수 있다.
한편, 상기 질화물 반도체 트랜지스터 제조방법은 기판 상부에 고저항성 버퍼구조를 형성하는 단계를 더 포함하며, 상기 채널 구조는 상기 고저항성 버퍼구조의 상부에 형성될 수 있다.
한편, 상기 교번적으로 적층된 구조의 기설정된 영역을 식각하는 단계는, 상기 교번적으로 적층된 구조의 높이보다 낮은 높이까지 식각하는 단계일 수 있다.
한편, 상기 복수 개의 미도핑된 질화물층은, 미도핑된 질화갈륨층이며, 상기 복수 개의 도핑된 저항성 질화물층은, 카본 도핑된 질화갈륨층일 수 있다.
한편, 상기 제1 질화물층 및 상기 제2 질화물층은, 고농도 n형 도핑된 질화갈륨층일 수 있다.
상술한 다양한 실시 예에 따른 질화물 반도체 트랜지스터 및 그 제조방법에 의하면, 항복전압 및 높은 전류 특성을 가지며, 누설전류 흐름이 최소화된 질화물 반도체 트랜지스터를 얻을 수 있다.
1은 본 발명의 일 실시 예에 따른 질화물 반도체 트랜지스터를 설명하기 위한 도면,
도 2는 본 발명의 일 실시 예에 따른 질화물 반도체 트랜지스터의 고저항성 버퍼구조를 나타낸 도면, 그리고,
도 3 내지 도 13은 본 발명의 일 실시 예에 따른 질화물 반도체 트랜지스터의 제조방법을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 질화물 반도체 트랜지스터의 고저항성 버퍼구조를 나타낸 도면, 그리고,
도 3 내지 도 13은 본 발명의 일 실시 예에 따른 질화물 반도체 트랜지스터의 제조방법을 설명하기 위한 도면이다.
이하에서는 첨부된 도면을 참고하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 질화물 반도체 트랜지스터를 설명하기 위한 도면이다. 트랜지스터는 전자 회로에서 전류나 전압의 흐름을 조절하여 증폭시키거나, 스위치 역할 등을 할 수 있는 것으로서, 본 질화물 반도체 트랜지스터는 GaN계 화합물을 이용한 것으로서, Si 및 GaAs에 비해 높은 항복 전압 및 높은 전자포화속도를 가지며, 열적, 화학적으로 안정하다는 특성으로 인하여 고출력 RF(Radio Frequency) 전력증폭기와 고전력 스위칭 소자로서 적합하다.
도 1을 참고하면, 본 질화물 반도체 트랜지스터는 기판(110), 고저항성 버퍼구조(120), 제1 질화물층(130), 제2 질화물층(140), 채널구조(150), 제1 전극(160), 제2 전극(170) 및 게이트 올어라운드 구조(180)를 포함할 수 있다.
기판(110)은 상면에 질화물을 격자 성장시킬 수 있는 재질로 구성된다. 본 발명에 따른 다양한 실시 예에서는, 질화물층과 같은 육방정계 격자구조(hexagonal crystal system)를 갖는 사파이어(Al2O3) 기판, 또는 실리콘 카바이드(SiC), 실리콘(Si), 산화아연(ZnO), 비화갈륨(Ga), 질화갈륨(GaN), 스피넬(MgAlO4) 등의 기판을 이용할 수 있다.
기판(110) 상부에 배치되는 고저항성 버퍼구조(120)는 버퍼층(210)과 적어도 하나 이상의 미도핑된 질화물층(221)과 적어도 하나 이상의 도핑된 저항성 질화물층(223)이 교번적으로 적층된 구조를 포함할 수 있는데, 이와 같은 구조를 통해 기판(110)을 향한 누설전류를 방지하고 소자간의 분리를 위해 비교적 높은 저항을 가질 수 있다.
구체적으로 고저항성 버퍼구조(120)의 버퍼층(120)은, 기판(110)과 기판(110) 위에 성장되는 물질의 결정격자가 일치하지 않음으로 발생되는 결정결함을 줄이기 위한 완충층으로서의 역할을 하며, 그 상면에 질화물층을 격자 성장시키기 위한 핵생성 영역(Nucleation site)을 제공하기 위한 것으로, 기판(110)과 성장시키고자 하는 물질 사이에 배치될 수 있는 구성이다. 예를 들어, 버퍼층(120)은 500℃ 부근에서 저온 성장시킨 AlN층, GaN층, AlGaN층, AlN/GaN multi-layer 층, 또는 기판과 격자 불일치에서 발생하는 결정결함을 단계적으로 감소시키기 위한 여러 종류의 핵 생성층으로 이루어진 층 등일 수 있다.
버퍼층(120)의 상부엔 적어도 하나 이상의 미도핑된 질화물층(221)과 적어도 하나 이상의 도핑된 저항성 질화물층(223)이 교번적으로 적층된 구조가 배치될 수 있다. 도 1에선 한 개의 미도핑된 질화물층(221)과 한 개의 도핑된 저항성 질화물층(223)을 도시하였으나, 도 1에서 도시한 갯 수에 한정되는 것은 아니고, 복수 개의 층이 적층된 구조일 수 있다.
상술한 버퍼층(210) 및 미도핑된 질화물층(221)과 도핑된 저항성 질화물층(223)이 교번적으로 적층된 구조로 이루어진 고저항성 버퍼구조(120)는, 질화물을 기반으로한 고전력 소자에서 중요한 역할을 할 수 있다. 예를 들어, 질화물 트랜지스터 또는 질화물 트랜지스터 등의 하부에 고저항성 버퍼구조(120)를 배치함으로써, 적절한 드레인-소스 또는 전극의 전류 포화 상태를 얻을 수 있고, 완벽한 핀치 오프(pinch-off)를 얻을 수 있으며 또한 고 주파에서도 적은 손실을 기대할 수 있으며, 인접한 디바이스들 사이에서 크로스토크(cross-talk)현상을 최소화할 수 있으며, 특히 전류붕괴(current collapse) 현상을 줄일 수 있다. 특히, 미도핑된 질화물층(221)과 도핑된 저항성 질화물층(223)이 교번적으로 적층 된 층 수가 많을수록 상술한 효과가 극대화될 수 있다.
미도핑된 질화물층(221)과 도핑된 저항성 질화물층(223)과 관련한 본 발명의 일 실시 예에 따르면, 미도핑된 질화물층(221)은 미도핑된 질화갈륨(Undoped GaN)층이고, 도핑된 저항성 질화물층(223)은 카본 도핑된 질화갈륨(Carbon-doped GaN)층일 수 있다. 이하 도 2를 통하여, 복수 개의 미도핑된 질화물층(221)과 도핑된 저항성 질화물층(223)이 교번적으로 적층된 구조에 대해서 더 자세히 설명한다.
고저항성 버퍼 구조(120)의 상부에 배치되는 제1 질화물층(130) 및 제2 질화물층(140)은, 채널구조(150)을 사이에 두고 채널구조(150)의 측면에 배치되는데, 즉 제1 질화물층(130)의 옆면을 둘러싸는 형태로 채널구조(150)가 배치되고, 채널구조(150)의 옆면을 둘러싸는 형태로 제2 질화물층이 배치된다. 이 경우, 질화물 반도체 트랜지스터가 온(on)상태 일 때, 채널구조(150)에 생긴 채널층을 통해 제1 질화물층(130) 및 제2 질화물층(140)의 전자가 이동할 수 있게 된다. 또한, 제1 질화물층(130) 및 제2 질화물층(140)은 소자의 온 저항(on-resistance)를 감소시키는 역할을 할 수 있어, 전극과의 저항을 감소시켜 전류의 흐름을 증가시킴으로써, 전류 밀도를 증가시킬 수 있다. 본 발명의 일 실시 예에 따르면, 제1 질화물층(130) 및 제2 질화물층(140)은 전자를 공급하기 위해 고농도 n형 도핑된 질화갈륨층일 수 있는데, n형 불순물의 도핑 농도는 1.0×1017/㎤ ~ 1.0×1020/㎤ 일 수 있다.
제1 질화물층(130) 및 제2 질화물층(140)의 사이에 위치하는 채널구조(150)는 고저항성 버퍼구조(120)의 상부에 배치되고, 채널구조(150)의 하부 면에서부터 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 구조이다. 본 발명의 일 실시 예에 따르면 채널구조(150)는 상술한 고저항성 버퍼구조(120)와 함께 형성될 수 있으므로, 채널구조(150) 역시 고저항성 버퍼구조(120)와 같이 미도핑된 질화갈륨(Undoped GaN)층과 카본 도핑된 질화갈륨(Carbon-doped GaN)층이 교번적으로 적층된 구조일 수 있다. 채널구조(150)와 고저항성 버퍼구조(120)의 형성에 대해선 이하 본 질화물 반도체 트랜지스터의 제조방법 설명시 더 상세히 설명한다.
채널구조(150)는 소자가 온(on) 상태일 때에는 전자가 이동할 수 있는 통로로서 동작하고, 반대로 소자가 오프(off)상태일 때는 전류의 누설을 막기 위해 전하의 이동을 막을 수 있도록 동작하여야 한다. 따라서 n-타입 전도성을 나타내는 채널구조(150)의 미도핑된 질화갈륨층은, 실질적으로 온(on) 상태에서 채널층으로 동작하게 되며, 오프(off) 상태에선 탄소 등의 불순물이 주입된 도핑된 질화갈륨층과의 접합면에서 공핍층을 형성하므로는 노멀리 오프(normally-off) 특성 구현이 가능하게 된다.
구체적으로, 채널구조(150)의 동작에 대해 살펴보면, 고저항성을 가지는 탄소 도핑된 질화갈륨층과 도전성을 가지는 미도핑된 질화갈륨층이 교대로 적층된 구조로 인해, 소자 동작전압 이하 (off 상태) 일 때는 채널구조(150) 전체가 공핍 상태(depletion)가 되어 마치 진성(intrinsic) 특성에 가까워지므로 제1 전극(160)과 제2 전극(170) 사이의 간격이 가까워도 높은 항복전압 특성을 가진다. 즉, 탄소 도핑된 질화갈륨층과 미도핑된 질화갈륨층의 자유전자와 정공이 각각 상대편 쪽으로 확산함에 따라 국부적으로 전위차가 발생하여 평형상태를 이루고, 이러한 평형상태로 인해 캐리어가 없는 공핍층이 형성됨으로써 내전압이 증가한다. 따라서, 역방향 전압 인가시에 항복 전압을 높일 수 있다. 반대로, 소자 동작전압 이상 (on 상태) 일 때에는, 제1 전극(160)과 제2 전극(170) 사이의 전기장(electric field)에 의해 채널구조(150)의 미도핑된 질화갈륨층이 완전 공핍(fully depletion) 되지 않아 채널층 역할을 함에 따라 소자가 동작이 되며, 제1 전극(160)과 제2 전극(170) 사이의 간격이 가깝고 전류가 흐를 수 있는 채널층이 여러 개이므로 고전류(낮은 온저항) 특성을 가진다. 또한, 수직-수평으로 전자를 이동시킬 수 있어 전류 밀도를 높일 수 있다.
제2 질화물층(140) 상부에 배치되는 게이트 올어라운드 구조(180)는 복수의 기둥 구조(181) 게이트 절연층(183) 및 게이트 전극(183)을 포함한다.
도 1을 참고하면, 복수의 기둥 구조(181)는 게이트 절연층(183) 및 게이트 전극(183)을 관통하여 제2 질화물층(140)과 제1 전극(160)을 연결하도록 배치된다.
이와 같은 복수의 기둥 구조(181)는 본 질화물 반도체 트랜지스터가 온(on) 상태일 경우 채널 영역이 형성될 부분으로서, 이와 같이 채널 영역이 복수 개이므로 온 상태에서 이용 가능한 전자의 수가 종래의 트랜지스터에 비하여 상대적으로 많다는 장점이 있다. 즉, 벌크 단위의 전자 채널층 형성이 가능하게 된다. 또한 기둥 구조(181)의 폭을 충분히 작게 제작하면, 전압 바이어스가 인가되지 않을 때에 완전 공핍(depletion)을 이룰 수 있어, 제1 전극(160)으로부터 제2 질화물층(140)으로 전류가 도통되지 않는 노멀리 오프(Normally-Off) 특성의 구현이 가능하다는 장점이 있다. 이와 같이 폭을 작게 하더라도, 채널층으로 이용할 수 있는 기둥 구조가 복수 개 이므로, 폭이 작아짐에 따라 이용가능한 전자의 수가 줄어드는 점도 상쇄할 수 있는 효과가 있다. 따라서, 복수의 기둥 구조(181)은 예를 들어 그 폭이 0 초과 2 ㎛ 이하일 수 있다.
본 발명의 일 실시 예에 따르면, 제2 질화물층(140)이 (고농도) n형 도핑된 질화갈륨층인 경우, 복수의 기둥 구조(181)도 n형 도핑된 질화갈륨 또는 미도핑된 질화갈륨일 수 있다. 복수의 기둥 구조(181)가 미도핑된 질화갈륨인 경우 더 높은 항복 전압특성을 보일 수 있다.
또 다른 실시 예에 따르면, 복수의 기둥 구조(181)는 도 1에 도시된 것처럼 서로 다른 도핑농도를 가지는 질화갈륨층으로 구성될 수 있다. 예를 들어, 복수의 기둥 구조(181)에서 제1 전극(160)과 제2 질화물층(140)이 맞닿는 부분은 n형 도핑된 질화갈륨으로 구성되고, 그 사이 영역은 미도핑 질화갈륨 또는 p형 도핑된 질화갈륨으로 구성될 수 있다. 이와 같은 경우, n/p/n 접합과 유사한 구성을 이룰 수 있어, 오프(off) 상태일 경우 그 접합부분에서 공핍층이 형성되어 노말리 오프(normally-off) 특성 및 높은 항복전압 특성을 얻을 수 있다.
한편, 복수의 기둥 구조(181)의 측면에 배치된 게이트 전극(185)은 소스 전극과 드레인 전극간 전류의 흐름을 게이트 전압으로 제어하는 구성으로서, 본 질화물 반도체 트랜지스터의 게이트 전극(185)은 도 1에 도시된 것과 같이 게이트 올 어라운드(Gate-all-around) 구조이다. 이와 같은 게이트 올 어라운드 구조(GAA)에선 채널 영역이 형성되는 복수의 기둥 구조(181)가 게이트 전극(185)에 의해 360도로 둘러싸인다. 즉, 나노 사이즈인 복수의 기둥 구조(181)가 게이트 전극(185)에모두 둘러싸일 수 있으므로, 이러한 환경에서는 게이트 전압이 가해지지 않는 경우에도 채널영역이 완전 공핍 상태(fully depletion)를 이룰 수 있다. 이에 따라 노말리 오프(Normally Off)상태를 유지할 수 있어 누설전류가 거의 없게 되고, 높은 항복전압을 갖게 된다. 반면 게이트 전압이 온 되었을 때에는, 전류가 누적(accumulation)되어서 전류가 더 많이 흐를 수 있게 된다. 이 같은 게이트 전극(185)은 폴리 실리콘(poly Si) 박막일 수 있으며, 구체적으로, n-타입 도펀트로 도핑된 n-타입 폴리 실리콘 또는 p-타입 도펀트로 도핑된 p-타입 폴리 실리콘 박막일 수 있다.
그리고 게이트 전극(185)과 복수의 기둥 구조(181) 사이에 배치된 게이트 절연층(183)은, 채널층으로 동작하는 복수의 기둥 구조(181)와 게이트 전극(185) 간의 전기적 절연을 위한 구성이다. 게이트 절연층(183)도 게이트 전극(185)과 마찬가지로 복수의 기둥 구조(181)를 둘러싸는 형태로 배치된다. 이 같은 게이트 절연층(183)은 예를 들어, Al2O3일 수 있으며, 알루미늄 옥사이드 외의 다른 옥사이드로 구성될 수 있으며 질화막 등 다른 절연막으로도 구성될 수 있다.
또한, 도 1에 도시된 것처럼 본 질화물 반도체 트랜지스터는 게이트 올어라운드 구조(180) 및 채널구조(150) 등을 전체적으로 보호하는 산화막(191,192)을 더 포함할 수 있다. 이 같은 산화막은 SiO2일 수 있다.
제1 전극(160)은 게이트 올어라운드 구조(180) 상부에 배치되어 복수의 기둥 구조(181)와 전기적으로 접속된다. 제1 전극(160)은 소스 전극 또는 드레인 전극으로 구현될 수 있으며, 제1 전극(160)이 소스 전극인 경우 제2 전극(170)은 드레인 전극으로 구현된다. 그리고 제2 전극(170)은 제1 질화물층(130) 상부에 배치된다.
제1 전극(160)과 제2 전극(170)은 각각 캐리어(전자 또는 홀)를 공급하는 소스 전극 또는 소스 전극으로부터 공급받은 캐리어가 외부 소자로 이동되는 통로역할을 수행하는 드레인 전극일 수 있다. 예를 들어, 제1 전극(160) 및 제2 전극(170)은 Cr, Al, Ta, Mo, W, Tl 및 Au로 이루어진 그룹으로부터 선택되는 물질로 형성될 수 있다.
이상에선 도 1을 참고하여 본 질화물 반도체 트랜지스터의 구성에 대해 살펴보았다. 도 1은 본 발명의 일 실시 예에 따른 질화물 반도체 트랜지스터의 단면을 도시한 것으로서, 전체 구조는 제1 질화물층(130)이 제2 질화물층(140)을 둘러싸는, 예를 들어 원통형 구조일 수 있다. 이와 같은 구조에 의하면, 전류가 소스 전극에서 드레인 전극의 방향으로 넓은 면적을 활용하며 흐를 수 있게 되고, 또한 본 질화물 반도체 트랜지스터는 복수 개의 채널층이 형성된 채널구조(150)를 포함하므로 고전류 특성을 얻는데 유리하다.
따라서, 이와 같은 전류의 흐름을 구현할 수 있는 구조라면 어떠한 구조라도 본 발명의 범주에 속할 수 있을 것이므로, 도 1에 도시된 구조에 본 발명의 사상이 한정되는 것은 아니다.
이하에선 도 2를 통해, 상술한 고저항성 버퍼구조(120)에 대해 더 상세히 설명한다.
도 2를 참고하면, 고저항성 버퍼구조(120)는 기판(110)의 상부에 배치된 버퍼층(210) 및 버퍼층(210) 상부에 배치된 적어도 하나 이상의 미도핑된 질화물층과 적어도 하나 이상의 도핑된 저항성 질화물층이 교번적으로 적층된 구조를 포함할 수 있다.
도 2에는 버퍼층(210) 상부에 도핑된 저항성 질화물층보다 먼저 미도핑된 층이 배치되는 것으로 도시하였으나, 또 다른 실시 예에 따르면, 도핑된 저항성 질화물층이 먼저 배치될 수 있다. 그리고 교대로 적층되는 미도핑된 층과 도핑된 저항성 질화물층의 개수는 도 2에 도시된 것처럼 제한이 없다.
구체적으로, 고저항성 버퍼구조(120)의 도핑된 저항성 질화물층은 도펀트로 도핑된 층으로서, 예를 들어, 도펀트로 도핑된 GaN 또는 AlGaN 등의 질화물층일 수 있다. 이 같은 도핑된 저항성 질화물층은, 질소의 높은 휘발성으로 인해 발생되는 질소공공의 형성과 산소와 같은 불순물의 영향으로 인해 자연적으로 n형 전도 특성을 갖게 되는 질화물 박막에 정공(hole)을 제공해주는 역할을 하는 구성으로서, p-타입 도펀트로 도핑된 질화물층일 수 있고, 도펀트로는 아연(Zn), 마그네슘(Mg), 코발트(Co), 니켈(Ni), 구리(Cu) 또는 철(Fe) 또는 탄소(C) 등을 이용할 수 있다. 특히, 탄소(C)는 기존의 다른 도펀트들보다 확산계수(diffusivity)가 작을 뿐만 아니라 도핑효율이 크므로, 도핑된 저항성 질화물층이 탄소로 도핑되는 경우, 고농도(1019cm- 3이상)의 정공농도를 얻을 수 있다.
그리고, 고저항성 버퍼구조(120)의 미도핑된 층은 도펀트로 도핑되지 않은 질화물층으로서, 미도핑된 GaN 또는 AlGaN 등의 질화물층일 수 있다. 이와 같이 미도핑된 층이 질화물로 구성된 층인 경우, 질소의 높은 휘발성으로 인해 발생되는 질소공공의 형성과 산소와 같은 불순물의 영향으로 인해 자연적으로 n형 전도 특성을 갖게 되므로, 도핑된 저항성 질화물층과 교번적으로 적층되어 높은 저항 특성을 나타내게 된다.
고저항성 버퍼구조(120)는 이 같이 교번적으로 적층된 구조를 통해, 종래의 저항성 박막에 비해 유리한 효과를 나타낼 수 있다. 종래의 방식에 의하면, 고저항 특성을 가지는 박막을 형성하기 위해, 박막에 결함 (defect)을 많이 형성하거나 불순물 도핑을 통한 많은 trap을 형성하였다. 하지만 박막 내에 이러한 결함이나 trap이 존재할 경우, 드레인-소스 간 고전압에서 소자 동작 시에 채널에 있는 전자들이 electric field에 의해 결함(defect)이나 trap에 잡힐 가능성이 크다. 이는 전류붕괴 (current collapse) 등과 같은 전기적 특성 저하 현상으로 나타나 소자 동작 신뢰성에 큰 문제가 된다.
하지만 본 고저항성 버퍼구조(120)는, n형 전도 특성을 가진 미도핑된 질화물층과 도핑된 저항성 질화물층이 교번적으로 적층된 구조를 채용하고 있고, 도핑된 저항성 질화물층에 의해 고저항 특성을 나타냄과 동시에 도핑된 저항성 질화물층 사이에 삽입된 미도핑된 층 내에 존재하는 전자들이 미리 도핑된 저항성 질화물층 내에 존재하는 불필요한 결함(defect)이나 trap에 미리 잡혀 버리게 되므로, 고전압 동작 시에 전류붕괴 (current collapse) 등과 같은 원치 않은 현상을 최소화할 수 있다. 실제 제작된 소자 특성에서도 전류붕괴 현상이 많이 개선되는 것을 확인할 수 있었다.
이상에선 도 1 내지 도 2를 참고하여 본 질화물 반도체 트랜지스터의 동작 방식 또는 구조적인 측면에서의 특징을 설명하였다면, 이하에선 본 질화물 반도체 트랜지스터의 제조 방법에 대해 설명한다.
도 3 내지 도 13은 본 발명의 일 실시 예에 따른 질화물 반도체 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
이하에서 사용하는 "증착", "성장" 등의 용어는 반도체 물질 층을 형성한다는 의미와 같은 의미로 쓰이는 것이고, 본 발명의 다양한 실시 예들을 통해 형성되는 층 혹은 박막들은 유기금속기상증착(metal-organic chamical vapor deposition: MOCVD)법 또는 분자선 성장(molecular beam epitaxy: MBE)법을 이용하여 성장용 챔버(chamber) 내에서 성장될 수 있으며, 이 밖에도 PECVD, APCVD, LPCVD, UHCVD, PVD, 전자빔 방식, 저항 가열방식 등 다양한 방식에 의해 증착되어 형성될 수 있다. 유기금속화학증착(MOCVD) 방식을 이용할 경우, MOCVD 반응 챔버의 용적에 따라, 그 안에 주입되는 기체의 유속을 결정할 수 있으며, 기체의 종류, 유속 반응 챔버 내부의 압력, 온도 조건 등에 따라 성장되는 박막의 두께, 표면 거칠기, 도펀트의 도핑된 농도 등의 특성이 달라질 수 있다. 특히 고온일수록 박막의 우수한 결정성을 얻을 수 있는데, 이는 반응 기체의 물성, 반응이 일어나는 온도 등을 고려하여 제한적으로 결정되어야할 사항이다. 본 발명의 일 실시 예에 따른 질화물 박막 성장 방법에선, 900℃이내의 고온 범위에서 성장이 이루어질 수 있다.
본 발명의 일 실시 예에 따른 질화물 반도체 트랜지스터의 제조를 위한 첫번 째 단계로서 도 3을 참고하면, 먼저 기판 상부에 버퍼층(210)을 형성하고, 버퍼층(210) 상부에 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 채널구조를 형성한다.
구체적으로, 버퍼층(210)은 500℃ 부근에서 AlN 층을 저온 성장시켜 형성할 수 있다. 이 밖에도 GaN층, AlGaN층, AlN/GaN multi-layer 층을 버퍼층으로서 성장시킬 수 있으며, 기판과 격자 불일치에서 발생하는 결정결함을 단계적으로 감소시키기 위해 여러 종류의 층을 차례로 성장시켜 형성할 수도 있다. 버퍼층(210)은 질화물 박막의 성장을 돕기 위해 개재되는 것이므로, 대략 200 ~ 400 Å 정도로 얇게 형성시키면 족하다.
그리고 버퍼층(210)의 상부에 미도핑된 질화물층과 도핑된 저항성 질화물층을 교번적으로 적층한 구조(310)을 형성한다. 도 3에는 먼저 미도핑된 질화물층을 적층한 것으로 나타내었으나, 버퍼층(210)의 상부에에 형성되는 층은 미도핑된 질화물층 또는 도핑된 저항성 질화물층일 수 있다. 다만, 1000℃ 이상에서 형성되는 미도핑된 질화물층을 버퍼층(210) 상부에 바로 성장시키게 되면, 버퍼층(210)에 대한 고온 열처리 효과를 얻을 수 있다는 이점이 있다(도핑된 고저항성 질화물층이 카본으로 도핑되는 층인 경우, 성장온도가 900℃ 부근이므로 미도핑된 질화물층의 성장온도보다 저온임).
버퍼층(210) 상부에 미도핑된 질화물층을 형성하였다면, 그 위에 도핑된 저항성 질화물층을 형성한다. 도펀트로는 아연(Zn), 마그네슘(Mg), 코발트(Co), 니켈(Ni), 구리(Cu) 또는 철(Fe) 또는 탄소(C) 등을 이용할 수 있는데, 특히, 탄소(C)는 기존의 다른 도펀트들보다 확산계수(diffusivity)가 작을 뿐만 아니라 도핑효율이 크므로, 도핑된 고저항성 박막층이 탄소로 도핑되는 경우, 고농도(1019cm- 3이상)의 정공농도를 얻을 수 있다.
본 발명의 일 실시 예에 따라 도펀트가 탄소일 경우, 반응 챔버 내부로 탄소 도펀트 소스를 포함한 기체를 질화물 박막 형성을 위한 소스 기체와 함께 주입할 수 있다. 이때, 성장 조건으로서 반응 챔버 내부를 탄소 함유 종(C-containing species) 분위기로 조성할 수 있는데, 이와 같은 탄소 함유 종 분위기 하에서 탄소 도핑된 질화물 박막을 형성하게 되면, 기체 상의 다른 불순물의 농도는 최소화될 수 있으므로, 탄소 도핑 효율이 높아질 수 있게 된다.
이 경우, 질화물 박막 형성을 위한 소스 기체는 갈륨(Ga)을 포함한 TMGa(trimethyl Gallium)기체 또는 질소(N)를 포함한 암모니아(NH3)기체 등일 수 있고, 탄소 도펀트 소스 기체는 트라이메틸(trimethyl) 금속유기화합물([(CH3)3] of MO)로서, 예를 들어, TMAl, TMGa, TMIn 등일 수 있고, 탄소 분위기를 형성하기 위한 탄소 함유 종은 CBr4 ,CCl4 등 구성 원소로 탄소를 포함하는 화합물일 수 있다.
이 같은 탄소 함유 종은, 질화물 박막의 도핑을 위한 주(主) 도펀트로서 이용되는 것이 아니므로, 본 발명의 실시 예에 따른 질화물 박막의 성장은 탄소 함유 종의 기화점(boiling point) 이상의 고온의 조건하에서도 이루어질 수 있으므로, 성장되는 박막의 높은 결정성을 얻는데 유리하다.
상술한 바와 같이 도핑된 고저항성 질화물층을 미도핑된 질화물층 사이 사이에 배치하여 형성함으로써, 미도핑된 질화물층의 자유전자가 도핑된 고저항성 질화물층에 형성된 딥트랩(deep trap) 준위에 포획되므로, 전체적으로 교번적으로 적층한 구조(310)내에서 활성 캐리어의 수가 감소하게 되므로 고절연성을 가질 수 있게 된다.
이와 같이 미도핑된 질화물층과 도핑된 고저항성 질화물층이 교번적으로 적층된 구조(310)는 이후 식각 공정을 통해, 기 설정된 영역이 제거되고, 구조(310)에서 제거된 영역을 포함하는 부분은 채널구조로 정의되고, 제거되지 않은 영역을 포함하는 부분은 고저항성 버퍼구조로 정의된다.
도 4를 참고하여, 채널구조과 고저항성 버퍼구조를 정의하는 식각공정에 대해 설명한다.
구체적으로, 교번적으로 적층된 구조(310)의 기설정된 영역을 식각하여 트랜치를 형성하는데, 여기서 기설정된 영역이란, 애노드 전극과 캐소드 전극이 형성될 제1 질화물층과 제2 질화물층이 형성될 영역을 의미하는 것이고, 그 식각은 교번적으로 적층된 구조(310)의 높이보다 낮은 높이까지 식각한다. 즉, 고저항성 버퍼구조(120)에 포함될 교번 적층 구조(220)는 남긴 채 그 바로 윗면까지 식각한다. 도 4에서 교번 적층 구조(220)가 미도핑된 질화물층과 도핑된 질화물층만으로 이루어진 것을 도시하였으나, 식각의 깊이는 본 발명의 다양한 실시 예에서 다르게 설정할 수 있으므로, 그러한 다양한 실시 예에 따르면, 교번 적층 구조(220)는 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 질화물층으로 이루어질 수 있다. 그리고식각되지 않은 영역은 채널구조(150)로 정의될 수 있다.
그 다음 공정으로, 도 5를 참고하면, 식각 공정을 통해 형성된 트랜치에서 고저항성 버퍼층(120) 상부에 제1 질화물층(130) 및 제2 질화물층(140)을 형성한다. 예를 들어, 각각의 트랜치에 n형 도펀트의 도핑 농도가 높은 질화물을 성장하여 고농도 n형 도핑된 질화갈륨 층인 제1 질화물층(130) 및 제2 질화물층(140)을 동시에 형성할 수 있다.
이상과 같은 식각공정 및 식각된 영역에 질화물 박막을 재성장시키는 공정에선 별도의 이온주입장치 등을 필요로 하지 않기 때문에 공정 단순화 및 비용 절감을 달성할 수 있다.
그 다음 공정으로 도 6을 참고하면, 복수의 기둥 구조를 구성하게 될 질화물층(610)을 형성하고, 그 위에 제1 산화막(620)을 증착한다. 제1 산화막(620)은 후술할 열처리 단계에서 질화물층(610)을 보호하는 역할이며, 또한 복수의 기둥 구조를 형성하기 위한 마스크로서의 역할을 수행하기 위한 구성으로, SiO2등의 옥사이드로 형성될 수 있다.
그 다음 공정으로 도 7을 참고하면, 제1 산화막(620) 상부에 기설정된 패턴으로 금속 박막(710)을 형성한다. 구체적으로 금속 박막(710)은 니켈(Ni)일 수 있다. 여기서 기설정된 패턴이란, 복수 개의 금속 박막(710)이 1 내지 2 마이크로미터의 간격을 두고, 그 폭은 각각 수 백 나노미터인 패턴일 수 있다.
그 다음 공정으로 금속 박막(710)을 산소 분위기에서 열처리하여 산화 금속막(810)을 형성한다. 금속 박막(710)이 Ni인 경우, 산소 분위기에서 열처리하여 형성된 산화 금속막(810)은 NiO가 되고, 이후의 식각 공정을 위한 마스크 역할을 하게된다. 그 다음 공정으로, 도 8에 도시된 것과 같이 산화 금속막(810)을 마스크로 하여 제1 산화막(620)과 질화물층(610)을 식각하여 복수의 기둥 구조(181)를 형성한다. 식각 공정은 plasma , RIE, MERIE , ICP , TCR 등의 건식 식각공정을 이용할 수 있다.
그 다음 공정으로, 도 9를 참고하면, 복수의 기둥 구조(181)만을 남기고 산화 금속막(810) 및 제1 산화막(620)을 제거한다. 구체적으로 KOH나 TMAH 같은 산성 용액을 이용한 습식 식각 방식을 이용하거나, plasma , RIE, MERIE , ICP , TCR 등의 건식 식각방식을 이용하여 제거할 수 있다.
이상 도 6 내지 도 9를 통하여 복수의 기둥 구조(181)를 형성하는 방법에 대하여 설명하였다. 하지만 상술하였듯이, 복수의 기둥 구조(181)는 그 구조 전체가 같은 물질로 이루어질 수도 있고, 다른 도핑 농도를 가지는 여러 개의 물질로 이루어질 수도 있다. 다른 도핑 농도를 가지는 물질들로 구성되는 경우에는, 도 6 내지 도 9를 통해 설명한 식각 방식이 아닌, 마스크를 통한 재성장 방식으로 도 1에 도시된 것처럼 복수의 기둥 구조(181)를 형성할 수 있고, 이와 같은 형성 방법은 이 분야에 널리 알려진 기술에 해당하므로 자세한 설명은 하지 않는다.
그 다음 공정으로 도 10을 참고하면, 복수의 기둥 구조(181) 및 채널구조(150) 등을 전체적으로 보호하는 산화막(191), 예를 들어 SiO2를 증착한다. 그리고 도 11을 참고하면, 산화막(191) 상부에, 복수의 기둥 구조(181)를 둘러싸는 게이트 절연막(183) 및 게이트 전극 물질(187)을 증착한다. 예를 들어 게이트 절연막(183)은 Al2O3이고, 게이트 전극 물질은 폴리 실리콘, Ni, Al, Ti, TiN, Pt, Au, RuO2, V, W, WN, Hf, HfN, Mo, NiSi, CoSi2, WSi, PtSi, Ir, Zr, Ta, TaN, Cu, Ru, Co 및 이들의 조합으로 이루어진 그룹으로부터 선택되는 물질로 형성될 수 있다.
그 다음 공정으로, 도 12에 도시된 것처럼 게이트 전극(185)과 소스 전극 및 드레인 전극 간의 전기 절연을 위한 산화막(192)을 형성하고, 연마 공정을 통해 복수의 기둥 구조(181)의 윗면에 증착되어 있던 게이트 절연막(183) 및 게이트 전극 물질을 제거한다. 그 이후, 게이트 전극(185)과 제1 전극과의 전기적 절연을 위해 도 12에 도시된 것처럼 게이트 전극 물질을 산화시킨 산화막(189)을 형성한다.
그 다음 공정으로 도 13을 참고하면, 제1 전극(160) 및 제2 전극(170)을 형성한다. 제1 전극(160) 및 제2 전극(170)은 산화막 패턴에 전극 물질을 증착한 후에 리프트 오프(lift-off)공정을 통해 산화막 패턴을 걷어내는 방식으로 형성할 수 있다. 제1 전극(160) 및 제2 전극(170)은 예를 들어 Cr, Al, Ta, Mo, W, Tl 및 Au로 이루어진 그룹으로부터 선택되는 물질로 형성될 수 있다.
결국, 본 발명의 일 실시 예에 따른 질화물 반도체 트랜지스터 제작방법은, 질화물을 성장시키는 방식으로 제작함으로써 결정이 손상되지 않아서 신뢰성을 확보할 수 있고, 별도의 이온 주입 장치 등을 필요로 하지 않고, 식각 및 재성장 과정만을 이용함으로써 공정 단순화 및 비용절감을 달성할 수 있다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 누구든지 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범주 내에서 본 발명의 바람직한 실시 예를 다양하게 변경할 수 있음은 물론이다. 따라서 본 발명은 특허청구범위에서 청구하는 본 발명의 요지를 벗어나지 않는다면 다양한 변형 실시가 가능할 것이며, 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100: 질화물 반도체 트랜지스터 110: 기판
120: 고저항성 버퍼구조 130: 제1 질화물층
140: 제2 질화물층 150: 채널구조
120: 고저항성 버퍼구조 130: 제1 질화물층
140: 제2 질화물층 150: 채널구조
Claims (13)
- 질화물 반도체 트랜지스터에 있어서,
제1 질화물층;
상기 제1 질화물층의 옆면을 둘러싸며 배치된 채널구조;
상기 채널구조의 옆면을 둘러싸며 배치된 제2 질화물층;
제1 전극;
상기 제1 전극 및 상기 제2 질화물층 사이에 배치된 복수의 기둥 구조;
상기 복수의 기둥 구조의 측면에 배치된 게이트 전극;및
상기 제1 질화물층 상부에 배치된 제2 전극;을 포함하며,
상기 채널 구조는,
상기 채널 구조의 하부 면에서부터 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 구조인 질화물 반도체 트랜지스터. - 제1항에 있어서,
상기 게이트 전극과 상기 복수의 기둥 구조를 절연시키기 위해 상기 게이트 전극과 상기 복수의 기둥 구조 사이에 배치된 게이트 절연층;을 더 포함하는 것을 특징으로 하는, 질화물 반도체 트랜지스터. - 제1항에 있어서,
상기 복수 개의 미도핑된 질화물층은, 미도핑된 질화갈륨층이며,
상기 복수 개의 도핑된 저항성 질화물층은, 카본 도핑된 질화갈륨층인 것을 특징으로 하는, 질화물 반도체 트랜지스터. - 제1항에 있어서,
상기 제1 질화물층, 상기 제2 질화물층 및 상기 채널구조 하부에 배치된 기판; 및
상기 기판과 상기 채널구조 사이에 배치된 고저항성 버퍼구조;를 더 포함하며,
상기 고저항성 버퍼구조는,
상기 기판 상부에 배치된 버퍼층; 및
상기 버퍼층 상부에 배치된, 적어도 하나 이상의 미도핑된 질화물층과 적어도 하나 이상의 도핑된 저항성 질화물층이 교번적으로 적층된 구조;를 포함하는 것을 특징으로 하는, 질화물 반도체 트랜지스터. - 제4항에 있어서,
상기 적어도 하나 이상의 미도핑된 질화물층은 미도핑된 질화갈륨층이며,
상기 적어도 하나 이상의 도핑된 저항성 질화물층은 카본 도핑된 질화갈륨층인 것을 특징으로 하는, 질화물 반도체 트랜지스터. - 제3항 또는 제4항에 있어서,
상기 제1 질화물층 및 상기 제2 질화물층은,
고농도 n형 도핑된 질화갈륨층인 것을 특징으로 하는, 질화물 반도체 트랜지스터. - 질화물 반도체 트랜지스터 제조방법에 있어서,
복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 채널구조를 형성하는 단계; 및
상기 채널구조를 사이에 두고 제1 질화물층 및 제2 질화물층을 형성하는 단계;
상기 제2 질화물층 상에 복수의 기둥 구조를 형성하는 단계;
상기 복수의 기둥 구조 상에 제1 전극을 형성하는 단계; 및
상기 복수의 기둥 구조의 측면에 게이트 전극을 형성하는 단계;를 포함하며,
상기 채널구조는,
상기 채널구조의 하부 면에서부터 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 구조인 질화물 반도체 트랜지스터 제조방법. - 제7항에 있어서,
상기 게이트 전극과 상기 복수의 기둥 구조를 절연시키기 위해 상기 게이트 전극과 상기 복수의 기둥 구조 사이에 게이트 절연층을 형성하는 단계; 및
상기 제1 질화물층 상부에 제2 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는, 질화물 반도체 트랜지스터 제조방법. - 제7항에 있어서,
상기 채널구조를 형성하는 단계는,
복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층을 교번적으로 적층하는 단계; 및
교번적으로 적층된 구조의 기설정된 영역을 식각하는 단계;를 포함하는 것을 특징으로 하는, 질화물 반도체 트랜지스터 제조방법. - 제7항에 있어서,
기판 상부에 고저항성 버퍼구조를 형성하는 단계;를 더 포함하며,
상기 채널 구조는 상기 고저항성 버퍼구조의 상부에 형성되고,
상기 고저항성 버퍼구조는,
상기 기판 상부에 배치된 버퍼층; 및
상기 버퍼층 상부에 배치된, 적어도 하나 이상의 미도핑된 질화물층과 적어도 하나 이상의 도핑된 저항성 질화물층이 교번적으로 적층된 구조;를 포함하는 것을 특징으로 하는 질화물 반도체 트랜지스터 제조방법. - 제9항에 있어서,
상기 교번적으로 적층된 구조의 기설정된 영역을 식각하는 단계는,
상기 교번적으로 적층된 구조의 높이보다 낮은 높이까지 식각하는 단계인 것을 특징으로 하는 질화물 반도체 트랜지스터 제조방법. - 제7항 또는 10항에 있어서,
상기 복수 개의 미도핑된 질화물층은, 미도핑된 질화갈륨층이며,
상기 복수 개의 도핑된 저항성 질화물층은, 카본 도핑된 질화갈륨층인 것을 특징으로 하는, 질화물 반도체 트랜지스터 제조방법. - 제7항에 있어서,
상기 제1 질화물층 및 상기 제2 질화물층은,
고농도 n형 도핑된 질화갈륨층인 것을 특징으로 하는, 질화물 반도체 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130125867A KR101515024B1 (ko) | 2013-10-22 | 2013-10-22 | 질화물 반도체 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130125867A KR101515024B1 (ko) | 2013-10-22 | 2013-10-22 | 질화물 반도체 트랜지스터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101515024B1 true KR101515024B1 (ko) | 2015-05-04 |
Family
ID=53393217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130125867A KR101515024B1 (ko) | 2013-10-22 | 2013-10-22 | 질화물 반도체 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101515024B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980087334A (ko) * | 1997-05-26 | 1998-12-05 | 이데이 노부유끼 | p형 Ⅲ족 나이트라이드 화합물 반도체 및 그 제조 방법 |
| JP2010251414A (ja) * | 2009-04-13 | 2010-11-04 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR20130077475A (ko) * | 2011-12-29 | 2013-07-09 | 삼성전자주식회사 | 파워소자 및 이의 제조방법 |
-
2013
- 2013-10-22 KR KR1020130125867A patent/KR101515024B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980087334A (ko) * | 1997-05-26 | 1998-12-05 | 이데이 노부유끼 | p형 Ⅲ족 나이트라이드 화합물 반도체 및 그 제조 방법 |
| JP2010251414A (ja) * | 2009-04-13 | 2010-11-04 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR20130077475A (ko) * | 2011-12-29 | 2013-07-09 | 삼성전자주식회사 | 파워소자 및 이의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5487615B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| US8390091B2 (en) | Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure | |
| JP5578873B2 (ja) | 窒化ガリウム半導体装置及びその製造方法 | |
| JP5841417B2 (ja) | 窒化物半導体ダイオード | |
| JP2009032796A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| TWI641133B (zh) | 半導體單元 | |
| US20120007049A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| JP2011204717A (ja) | 化合物半導体装置 | |
| JP2008210936A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JP2011155221A (ja) | 半導体装置およびその製造方法 | |
| JP2008243881A (ja) | 半導体装置及びその製造方法 | |
| JP5582378B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| TWI569439B (zh) | 半導體單元 | |
| JP2009152353A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| JP2013055224A (ja) | 半導体装置およびその製造方法 | |
| KR101668445B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR20110067512A (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| KR101559753B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| JP5569321B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008205199A (ja) | ＧａＮ系半導体素子の製造方法 | |
| JP2010245240A (ja) | ヘテロ接合型電界効果半導体装置及びその製造方法 | |
| KR101515024B1 (ko) | 질화물 반도체 트랜지스터 및 그 제조방법 | |
| KR101668442B1 (ko) | 반도체 소자 제조방법 | |
| US9236441B2 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| KR101465548B1 (ko) | 핀 전계 효과 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180404 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 5 |