JPH0786572A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】 【構成】半絶縁姓ＩｎＰ基板上にバッファ層とチャネル
層が形成された電界効果トランジスタにおいて、バッフ
ァ層が、高濃度ＦｅドープＩｎＰ層１０２、低濃度Ｆｅ
ドープＩｎＰ層１０３、ノンドープＩｎＰ層１０４を順
次成長することによって形成されている。 【効果】バッファ層を高抵抗化すると同時に、バッファ
層中のＦｅのチャネル層への拡散を防止することがで
き、電界効果トランジスタの特性が向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体基板上に形成され
た電界効果トランジスタに関する。

【０００２】

【従来の技術】半絶縁性ＩｎＰ基板上にチャネル層が形
成された電界効果トランジスタ（ＦＥＴ）が知られてい
る。その一例であるＩｎＧａＡｓ／ＩｎＡｌＡｓ系高電
子移動度トランジスタ（ＨＥＭＴ）を図４に示す。この
製造工程は、先ず有機金属気相成長法（ＭＯＣＶＤ法）
によって、半絶縁性ＩｎＰ基板４０１上に、ノンドープ
ＩｎＰバッファ層４０２、ノンドープＩｎＧａＡｓチャ
ネル層４０３、ノンドープＩｎＡｌＡｓスペーサ層４０
４、ｎ型ＩｎＡｌＡｓ電子供給層４０５、ノンドープＩ
ｎＡｌＡｓショットキーコンタクト層４０６、ｎ型Ｉｎ
ＧａＡｓオーミックコンタクト層４０７を順次格子整合
成長する。その後、ソース電極４０８、ドレイン電極４
０９を形成する。その後、ｎ型ＩｎＧａＡｓオーミック
コンタクト層４０７の一部をエッチングしてノンドープ
ＩｎＡｌＡｓショットキーコンタクト層４０６を露出さ
せ、ゲート電極４１０を形成する。

【０００３】このような従来のＨＥＭＴのウエハをＭＯ
ＣＶＤ法によって成長する際に、ＩｎＰバッファ層４０
２が高抵抗にならないために、デバイス動作時にピンチ
オフしないという問題点があった。ＩｎＰバッファ層４
０２が高抵抗にならない原因は２つある。まず、成長前
のＩｎＰ基板４０１表面に付着していたＣやＳｉなどの
不純物がＩｎＰ基板４０１と成長層であるＩｎＰバッフ
ァ層４０２との界面に混入しドナーになることである。
このドナーがキャリアーを供給しデバイスがピンチオフ
しない原因となっていた。また、ＩｎＰバッファ層４０
２中の残留ドナー濃度が一般的に１×１０¹⁴ｃｍ^-3以上
１×１０¹⁶ｃｍ^-3以下の範囲にあり、抵抗率としては１
０Ωｃｍ以下と高抵抗ではなくこれもデバイスがピンチ
オフしない原因となっていた。

【０００４】この問題点を解決する手段として、ＩｎＰ
中に深いアクセプタ準位を作るＦｅを添加（ドーピン
グ）することによってＩｎＰバッファ層４０２を高抵抗
化するという方法がある。しかし、この方法には次のよ
うな問題点がある。ＩｎＰ基板４０１とＩｎＰバッファ
層４０２との界面のドナーは、基板表面の不純物に起因
するために、基板のロットや成長前の基板処理によって
濃度が大きく変動し、高いときには５×１０¹⁷ｃｍ^-3ま
で達することがある。そのため、界面付近を高抵抗化す
るためにはＩｎＰバッファ層４０２は１×１０¹⁸ｃｍ^-3
程度のＦｅをドーピングする必要がある。ところがＩｎ
Ｐバッファ層４０２中のＦｅの濃度が５×１０¹⁶ｃｍ^-3
以上の高濃度の場合、ＩｎＧａＡｓチャネル層４０３へ
Ｆｅが拡散し、２次元電子ガス（２ＤＥＧ）のシート電
子濃度や電子移動度を低下させ、デバイス特性が劣化す
るという問題があった。

【０００５】これを解決する方法として特開平１−２２
３７７３号公報にＦｅの拡散を防ぐためにノンドープＩ
ｎＰ層をＦｅドープＩｎＰバッファ層４０２上に成長さ
せ２層構造のバッファ層とする方法がある。しかしなが
ら下層のバッファ層に１×１０¹⁷ｃｍ^-3を越える濃度の
Ｆｅをドーピングした場合、チャネル層へのＦｅの拡散
を完全に防ぐためには上層のバッファ層としては１００
ｎｍ以上のノンドープＩｎＰ層が必要となる。ところが
ノンドープＩｎＰ層の膜厚が１００ｎｍを越えた場合ノ
ンドープＩｎＰ層中の残留ドナーのためにこの層が高抵
抗化せず、チャネル層に電流が流れないオフ状態におい
ても前記ノンドープＩｎＰ層にリーク電流が流れてしま
いデバイスの雑音の原因となっていた。

【０００６】

【発明が解決しようとする課題】上述したように従来の
電界効果トランジスターでは、バッファ層を高抵抗化す
るためにＦｅをドーピングすると、Ｆｅがチャネル層に
拡散しチャネル層の電子移動度の低下を招いていた。ま
た、Ｆｅをチャネル層に拡散させないためにバッファ層
をＦｅドープ層とノンドープ層の２層構造にした場合ノ
ンドープ層を１００ｎｍ以上形成する必要が生ずる。ノ
ンドープ層を１００ｎｍ以上の膜厚で形成すると、この
ノンドープ層にリーク電流が流れてしまい装置の雑音の
原因となっていた。本発明は上記問題点を解決し、良好
なピンチオフ特性、半導体装置の低雑音を達成できる電
界効果トランジスタを提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明による電界効果トランジスターは、半導体基板
と、前記半導体基板上に形成され前記基板表面の不純物
ドナー濃度よりも高い濃度のＦｅが添加された第１のバ
ッファ層と、前記第１のバッファ層上に形成され前記第
１のバッファ層のＦｅ濃度よりも低くかつ膜中に含まれ
る残留不純物ドナー濃度よりも高い濃度でＦｅが添加さ
れた第２のバッファ層と、前記第２のバッファ層上に形
成されＦｅが添加されていない第３のバッファ層と、前
記第３のバッファ層上に形成されたチャネル層とを具備
することを特徴とするものである。

【０００８】また、本発明による電界効果トランジスタ
ーは、半導体基板と、前記半導体基板上に形成され前記
基板表面の不純物ドナー濃度よりも高い濃度のＦｅが添
加され該濃度が５×１０¹⁶ｃｍ^-3以上１×１０¹⁹ｃｍ^-3
以下の第１のバッファ層と、前記第１のバッファ層上に
形成され膜中に含まれる不純物ドナー濃度よりも高い濃
度のＦｅが添加され該濃度が１×１０¹⁵ｃｍ^-3以上２×
１０¹⁶ｃｍ^-3以下の第２のバッファ層と、前記第２のバ
ッファ層上に形成されＦｅが添加されていない第３のバ
ッファ層と、前記第３のバッファ層上に形成されたチャ
ネル層とを具備することを特徴とするものである。

【０００９】上記第１及び第２のバッファー層はＦｅを
添加することによって高抵抗化する半導体であれば良く
ＩｎＰ、ＩｎＡｌＡｓが挙げられる。上記チャネル層は
ＩｎＧａＡｓ系、ＧａＡｓ系、ＩｎＧａＰ系、ＩｎＰ系
が挙げられる。

【００１０】上記基板は半絶縁性ＩｎＰ基板、半絶縁性
ＧａＡｓ基板、Ｓｉ基板を用いることができる。この場
合第１のバッファ層と格子整合させるために別のバッフ
ァ層を第１のバッファ層と基板の間に介在させることが
できる。該バッファ層としては、組成を変化させながら
格子整合させるもの、低温成長バッファー層、超格子バ
ッファー層等挙げることができる。

【００１１】本発明において第１のバッファー層は、前
記半導体基板と第２のバッファー層との界面にＦｅをプ
レーナードープすることにより形成できる。これは、特
に前記半導体基板表面に存在するＣやＳｉ等の不純物ド
ナーからのキャリアーを効果的に不活性化させバッファ
ー層を効果的に高抵抗化させることが可能となる。ま
た、上記プレーナドープはＦｅのシート濃度が１×１０
¹¹ｃｍ^-2以上１×１０¹²ｃｍ^-2以下が好ましい。

【００１２】

【作用】本発明の電界効果トランジスタでは、バッファ
層が高濃度（５×１０¹⁶ｃｍ^-3以上１×１０¹⁹ｃｍ^-3以
下）Ｆｅドープの第１のバッファ層、第１のバッファ層
よりは低濃度（１×１０¹⁵ｃｍ^-3以上２×１０¹⁶ｃｍ^-3
以下）Ｆｅドープの第２のバッファ層、Ｆｅノンドープ
の第３のバッファ層の３層構造となっている。

【００１３】基板表面の不純物ドナー濃度は、基板のロ
ット、成長前の基板処理、成膜装置の清浄度などによっ
て大きく変わるが、第１のバッファ層はこの不純物ドナ
ー濃度よりも少なくともＦｅ濃度を高い濃度にする。一
般に基板界面での不純物ドナー濃度は５×１０¹⁵ｃｍ^-3
以上５×１０¹⁷ｃｍ^-3以下であるので、成長の際基板表
面の不純物ドナー濃度を計り、この濃度よりも高い濃度
でＦｅをドーピングする必要がある。Ｆｅ濃度は前記不
純物ドナー濃度の２倍から５倍であればよく５×１０¹⁶
ｃｍ^-3以上１×１０¹⁹ｃｍ^-3以下にドーピングすれば基
板と成長層の界面付近を充分高抵抗化することができ
る。

【００１４】第２のバッファ層は、残留不純物ドナー濃
度が基板表面よりも低い濃度（１×１０¹⁴ｃｍ^-3から１
×１０¹⁶ｃｍ^-3程度）であるので、第２のバッファ層の
Ｆｅ濃度は第１のバッファ層よりも低く形成できる。こ
の場合、第２のバッファ層のＦｅ濃度は残留不純物ドナ
ー濃度よりも高い濃度でドーピングする必要がある。Ｆ
ｅ濃度は前記残留不純物ドナー濃度の２倍から５倍であ
ればよく１×１０¹⁵ｃｍ^-3以上２×１０¹⁶ｃｍ^-3以下に
すれば良い。この濃度範囲にあれば第１のバッファ層か
らのＦｅがチャネル層に拡散することを防ぐことができ
また、充分に高抵抗化できる。

【００１５】第３のバッファ層は、Ｆｅをドーピングせ
ずに成長させる。従ってこの層上のチャネル層に下層の
第２のバッファ層からＦｅが拡散してくるのを防ぐこと
ができる。また、第２のバッファー層のＦｅ濃度が１×
１０¹⁵ｃｍ^-3以上２×１０¹⁶ｃｍ^-3であるので第３のバ
ッファー層は１００ｎｍ未満の厚さで構成できる。した
がって、チャネル層に電流が流れていないオフ時におい
て、この層にリーク電流が流れるのを防ぐことが可能と
なる。第３のバッファー層の膜厚はリーク電流、Ｆｅの
拡散を考慮して１００ｎｍ未満で良好の特性を期待でき
るが、１０ｎｍから５０ｎｍ程度の厚さにするとさらに
効果的である。この膜厚であれば、Ｆｅの拡散は抑えら
れ、リーク電流も防ぐことができる。

【００１６】

【実施例】以下に本発明の実施例を説明する。図１は、
本発明の第１の実施例に係る電界効果トランジスタであ
るＨＥＭＴの断面図である。

【００１７】この製造工程は、ＭＯＣＶＤ法によって行
った。先ず、半絶縁性ＩｎＰ基板１０１上に、第１のバ
ッファ層であるＦｅドープＩｎＰバッファ層１０２をＦ
ｅ濃度５×１０¹⁷ｃｍ^-3、膜厚１０ｎｍ成長させる。

【００１８】次に第２のバッファ層であるＦｅドープＩ
ｎＰバッファ層１０３をＦｅ濃度５×１０¹⁵ｃｍ^-3、膜
厚２００ｎｍ成長させる。次に第３のバッファー層であ
るノンドープＩｎＰバッファ層１０４（膜厚１０ｎ
ｍ）、ノンドープＩｎＧａＡｓチャネル層１０５（膜厚
２０ｎｍ）、ノンドープＩｎＡｌＡｓスペーサ層１０６
（膜厚３ｎｍ）を順次成長させる。

【００１９】次にｎ型ＩｎＡｌＡｓ電子供給層１０７
（ドナー濃度３×１０¹⁸ｃｍ^-3、膜厚２０ｎｍ）、ノン
ドープＩｎＡｌＡｓショットキーコンタクト層１０８
（膜厚２０ｎｍ）、ｎ型ＩｎＧａＡｓオーミックコンタ
クト層１０９（ドナー濃度５×１０¹⁸ｃｍ^-3、膜厚２０
ｎｍ）を順次格子整合成長する。

【００２０】上記各成長の成長条件は、基板温度６５０
℃、反応管圧力７０Ｔｏｒｒで行なった。成長に用いた
原料は、ＩＩＩ族がＩｎ（ＣＨ₃ ）₃ 、Ｇａ（ＣＨ₃ ）
₃ 、Ａｌ（ＣＨ₃ ）₃ 、Ｖ族がＰＨ₃ 、ＡｓＨ₃ 、ｎ型
ドーパントがＳｉ₂ Ｈ₆ 、ＦｅドーパントがＦｅ（Ｃ₅
Ｈ₅ ）₂ である。

【００２１】第１のバッファ層１０２と第２のバッファ
層１０３のＦｅ濃度は２桁も異なるため、一本のソース
から供給するのは難しい。そこでＦｅ（Ｃ₅ Ｈ₅ ）₂ ソ
ースを２本用意し、第１のバッファ層１０２は１８℃に
保ったソースから５０ｃｃｍ、第２のバッファ層は−３
℃に保ったソースから５ｃｃｍ供給した。

【００２２】上記成長がすべて終了した後、ソース電極
１１０、ドレイン電極１１１を蒸着およびアロイ処理に
よって形成する。その後、ｎ型ＩｎＧａＡｓオーミック
コンタクト層１０９の一部をエッチングしてノンドープ
ＩｎＡｌＡｓショットキーコンタクト層１０８を露出さ
せ、ゲート電極１１２を形成する。第１、第２、第３の
バッファ層の合計の膜厚が２００ｎｍ以上であればチャ
ネル層の結晶性を良好にすることができる。

【００２３】第１から第３のバッファ層が設計通り形成
されていることを確かめるために電極形成前のＨＥＭＴ
ウエハのＦｅ濃度の深さ方向分布二次イオン質量分析
（ＳＩＭＳ）によって測定した。合わせて不純物ドナー
であるＣ（炭素）及びＳｉ（シリコン）の濃度も測定し
た。図２はその結果である。Ｆｅ、Ｃ及びＳｉのバック
グラウンドレベルは、それぞれ２×１０¹⁵ｃｍ^-3、２×
１０¹⁶ｃｍ^-3、１×１０¹⁶ｃｍ^-3であり、第３のバッフ
ァー層のＦｅ濃度はこの値以下の不純物濃度である。

【００２４】図２から、バッファー層のＦｅ濃度がほぼ
設計通りであることが分かる。すなわち、第１のバッフ
ァー層のＦｅ濃度は不純物ドナーであるＣ濃度（１×１
０¹⁷ｃｍ^-3）及びＳｉ濃度（２×１０¹⁷ｃｍ^-3）よりも
高い５×１０¹⁷ｃｍ^-3、第２のバッファ層は不純物ドナ
ーであるＣ濃度（２×１０¹⁶ｃｍ^-3）及びＳｉ濃度（１
×１０¹⁶ｃｍ^-3）よりも高い５×１０¹⁵ｃｍ^-3、第３の
バッファー層は検出限界以下のＦｅ濃度である。また、
Ｆｅがチャネル層へ拡散していないことも確かめられ
た。

【００２５】本実施例において用いたＭＯＣＶＤ装置で
は基板表面の不純物ドナーは３×１０¹⁶ｃｍ^-3から３×
１０¹⁷ｃｍ^-3である。第１のバッファ層のＦｅ濃度を５
×１０¹⁶ｃｍ^-3から１×１０¹⁸ｃｍ^-3の間で変えて一枚
のウエハにデバイス５０個作り第１のバッファ層が完全
に高抵抗化しているかどうか調べた。この結果を以下に
示す。

【００２６】 Ｆｅ濃度（ｃｍ^-3） 第１のバッファ層が高抵抗かどうか ｙｅｓ ｎｏ ５×１０¹⁶ ３個 ４７個 １×１０¹⁷ ２７個 ２３個 ５×１０¹⁷ ５０個 ０個 １×１０¹⁸ ５０個 ０個 以上の結果の内Ｆｅ濃度が５×１０¹⁶ｃｍ^-3でバッファ
層が高抵抗化したもの３個について第１のバッファ層と
基板との界面での不純物ドナー濃度を測定した結果、い
ずれも３×１０¹⁶ｃｍ^-3以上４×１０¹⁶ｃｍ^-3以下であ
り、第１のバッファ層のＦｅ濃度である５×１０¹⁶ｃｍ
^-3よりも低い値であることが分かった。また、高抵抗化
しなかった４７個のものについて同様に不純物ドナー濃
度を測定した結果、いずれも５×１０¹⁶ｃｍ^-3以上３×
１０¹⁷ｃｍ^-3以下であり、第１のバッファ層のＦｅ濃度
よりも高い値であることが分かった。ここで、界面での
不純物ドナー濃度は、ＩｎＰ基板の場合ドナーになり得
る不純物は、ほとんどがＳｉとＣであり、その活性化率
はほぼ１００％であるので、ＳＩＭＳ分析によって、Ｓ
ｉとＣの濃度を求めることによって不純物ドナー濃度を
測定することができる。

【００２７】また、Ｆｅ濃度が１×１０¹⁷ｃｍ^-3でバッ
ファ層が高抵抗化したもの２７個について同様に不純物
ドナー濃度を測定した結果、いずれも５×１０¹⁵ｃｍ^-3
以上５×１０¹⁶ｃｍ^-3以下の範囲にあり、Ｆｅ濃度１×
１０¹⁷ｃｍ^-3よりも低い値であることが分かった。ま
た、高抵抗化しなかった２３個について同様に不純物ド
ナー濃度を測定した結果、いずれも１×１０¹⁷ｃｍ^-3以
上３×１０¹⁷ｃｍ^-3以下の範囲にあり第１のバッファ層
のＦｅ濃度よりも高い値であることが分かった。

【００２８】以上の結果より、第１のバッファ層が完全
に高抵抗化するためには基板表面の不純物ドナー濃度よ
りもＦｅ濃度を高く設定する必要があることが分かる。
すなわち基板表面の不純物ドナー濃度を測定し、これよ
りも高くなるようにＦｅ濃度を決定する必要がある。し
かしながら基板表面の不純物ドナー濃度は成長装置、原
料純度等によってばらつくので第１のバッファ層のＦｅ
濃度は最適にはこの場合５×１０¹⁷ｃｍ^-3以上である。

【００２９】また、これらの電界効果トランジスタのｎ
−ＩｎＧａＡｓキャップ層をエッチングで除去した後チ
ャネル層の電子移動度を測定したところ、いずれも１１
０００ｃｍ² ／Ｖｓ以上で、Ｆｅ濃度の依存性はなかっ
た。したがって第１のバッファ層からチャネル層へのＦ
ｅの拡散を防ぐことができた。

【００３０】次に第１のバッファ層の濃度を５×１０¹⁷
ｃｍ^-3に固定し、第２のバッファ層の濃度を変えて上述
したものと同様の評価を行った。ノンドープＩｎＰ中の
残留不純物ドナー濃度は約１×１０¹⁵ｃｍ^-3である。以
下にその結果を示す。

【００３１】 Ｆｅ濃度(cm-3) 移動度(cm2/Vs) 第１のバッファ層が高抵抗かどうか ｙｅｓ ｎｏ １×１０¹⁵ １１２００ ３３個 １７個 ５×１０¹⁵ １１０００ ５０個 ０個 １×１０¹⁶ １１２００ ５０個 ０個 ２×１０¹⁶ １１０００ ５０個 ０個 ５×１０¹⁶ １００００ ５０個 ０個 １×１０¹⁷ ９６００ ５０個 ０個 以上の結果よりＦｅ濃度５×１０¹⁶ｃｍ^-3以上で電子移
動度の低下がみられる。これは第２のバッファ層からチ
ャネル層へのＦｅの拡散によるものである。これを防ぐ
ためにはＦｅ濃度を２×１０¹⁶ｃｍ^-3以下に設定する必
要がある。

【００３２】また、第２のバッファ層が完全に高抵抗化
するためには膜中の残留不純物ドナー濃度よりもＦｅ濃
度を高く設定する必要がある。すなわち基板表面の不純
物ドナー濃度を測定し、これよりも高くなるようにＦｅ
濃度を決定する必要がある。しかしながら基板表面の不
純物ドナー濃度は成長装置、原料純度等によって異なる
ので第２のバッファ層のＦｅ濃度は最適にはこの場合５
×１０¹⁵ｃｍ^-3以上であればよい。

【００３３】膜厚については第１のバッファ層からのＦ
ｅがチャネル層に拡散するのを防ぐために２００ｎｍ以
上であることが望ましい。次に、第１のバッファ層のＦ
ｅ濃度を５×１０¹⁷ｃｍ^-3、第２のバッファ層のＦｅ濃
度を５×１０¹⁵ｃｍ^-3に固定し、第３のバッファ層の膜
厚を変えて電子移動度、この層にリーク電流が流れるか
どうかの評価を行った。以下にその結果を示す。

【００３４】 膜厚（ｎｍ） 電子移動度（ｃｍ² ／Ｖｓ） リーク電流の有無 ０ １０６００ 無 １０ １１０００ 無 ５０ １１２００ 無 １００ １１０００ 有 以上の結果より、第３のバッファ層がない場合（膜厚０
ｎｍ）電子移動度は低くなっていることが分かる。これ
は第２のバッファ層のＦｅがチャネル層に拡散した結果
である。

【００３５】また、第１のバッファ層が１００ｎｍにな
ると第３のバッファ層にリーク電流が流れてしまうこと
が分かる。これは装置の雑音につながり、装置の特性を
著しく損なう要因となる。

【００３６】したがって第３のバッファ層の膜厚は好ま
しくは１０ｎｍ以上１００ｎｍ未満がよい。最適には１
０ｎｍ以上５０ｎｍ以下であればよい。図３は本発明の
第２の実施例に係る電界効果トランジスタであるＨＥＭ
Ｔの断面図である。

【００３７】この製造工程は第１の実施例と同様に、Ｍ
ＯＣＶＤ法によって行った。半絶縁性ＩｎＰ基板３０１
上に、第１のバッファ層であるＦｅのシート濃度５×１
０¹²ｃｍ^-2のＦｅプレーナードープ層からなるバッファ
層３０２、第２のバッファ層であるＦｅドープＩｎＰバ
ッファ層３０３（Ｆｅ濃度５×１０¹⁵ｃｍ^-3、膜厚３０
０ｎｍ）、第３のバッファ層であるノンドープＩｎＰバ
ッファ層３０４（膜厚１０ｎｍ）、ノンドープＩｎＡｌ
Ａｓバッファ層３０５（膜厚２０ｎｍ）、ノンドープＩ
ｎＧａＡｓチャネル層３０６（膜厚２０ｎｍ）、ノンド
ープＩｎＡｌＡｓスペーサ層３０７（膜厚３ｎｍ）、ｎ
型ＩｎＡｌＡｓ電子供給層３０８（ドナー濃度３×１０
¹⁸ｃｍ^-3、膜厚２０ｎｍ）、ノンドープＩｎＡｌＡｓシ
ョットキーコンタクト層３０９（膜厚２０ｎｍ）、ｎ型
ＩｎＧａＡｓオーミックコンタクト層３１０（ドナー濃
度５×１０¹⁸ｃｍ^-3、膜厚２０ｎｍ）を順次格子整合成
長する。その後、ソース電極３１１、ドレイン電極３１
２、ゲート電極３１３を形成する。成長に用いた原料は
第１の実施例と同じである。

【００３８】このＨＥＭＴのバッファ層の高抵抗化は素
子分離工程で確認でき、Ｆｅをプレーナードープした場
合も、高抵抗化についてＩｎＰ中にドーピングした場合
と同様の効果があることが分かった。また、ｎ−ＩｎＧ
ａＡｓオーミックコンタクト層をエッチングによって除
去した後、室温でＨａｌｌ測定を行ったところ、電子移
動度は１２０００ｃｍ² ／Ｖｓであった。第１の実施例
に比べて電子移動度が高くなっているのは、第３のバッ
ファ層の上部をＩｎＡｌＡｓにしたことによって、Ｉｎ
ＧａＡｓチャネル層との電子伝導帯不連続がＩｎＰバッ
ファ層の場合より大きくなったため、電子のチャネル層
への閉じ込め効果が高まった結果である。

【００３９】本発明において第１のバッファ層、第２の
バッファ層にＦｅを添加することによってそれぞれの膜
を高抵抗化したがＦｅの替わりにＣｄを添加することに
よっても同様の効果を期待できるものである。

【００４０】

【発明の効果】以上説明したように本発明による電界効
果トランジスタは、バッファ層をＦｅ濃度の高い第１の
バッファ層、第１のバッファ層よりもＦｅ濃度の低い第
２のバッファ層、Ｆｅを添加していない第３のバッファ
層の３層構造とすることによって、チャネル層にＦｅが
拡散することを防ぎかつ第３のバッファ層にリーク電流
が流れるのを防ぐことができる。従ってピンチオフ特性
が良好であり、ノイズが低い電界効果トランジスタを提
供することができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例に係る電界効果トラン
ジスタの断面図

【図２】 本発明の第１の実施例に係る電界効果トラン
ジスタのＦｅおよびＣ濃度の深さ方向分布をＳＩＭＳ分
析によって測定した結果を示す図

【図３】 本発明の第２の実施例に係る電界効果トラン
ジスタの断面図

【図４】 従来の電界効果トランジスタの断面図

【符号の説明】 １０１ 半絶縁性ＩｎＰ基板 １０２ 第１のバッファ層であるＦｅドープＩｎＰバッ
ファ層 １０３ 第２のバッファ層であるＦｅドープＩｎＰバッ
ファ層 １０４ 第３のバッファ層であるノンドープＩｎＰバッ
ファ層 １０５ ＩｎＧａＡｓチャネル層 １０６ ＩｎＡｌＡｓスペーサ層 １０７ ｎ型ＩｎＡｌＡｓ電子供給層 １０８ ＩｎＡｌＡｓショットキーコンタクト層 １０９ ｎ型ＩｎＧａＡｓオーミックコンタクト層 １１０ ソース電極 １１１ ドレイン電極 １１２ ゲート電極

フロントページの続き (72)発明者 藤田 忍 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板と、 前記半導体基板上に形成され前記基板表面の不純物ドナ
   ー濃度よりも高い濃度のＦｅが添加された第１のバッフ
   ァ層と、 前記第１のバッファ層上に形成され前記第１のバッファ
   層のＦｅ濃度よりも低くかつ膜中に含まれる残留不純物
   ドナー濃度よりも高い濃度でＦｅが添加された第２のバ
   ッファ層と、 前記第２のバッファ層上に形成されＦｅが添加されてい
   ない第３のバッファ層と、 前記第３のバッファ層上に形成されたチャネル層とを具
   備することを特徴とする電界効果トランジスタ。