JPH0817232B2 - ヘテロ接合電界効果トランジスタ - Google Patents
ヘテロ接合電界効果トランジスタInfo
- Publication number
- JPH0817232B2 JPH0817232B2 JP4340062A JP34006292A JPH0817232B2 JP H0817232 B2 JPH0817232 B2 JP H0817232B2 JP 4340062 A JP4340062 A JP 4340062A JP 34006292 A JP34006292 A JP 34006292A JP H0817232 B2 JPH0817232 B2 JP H0817232B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- buffer
- channel
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000969 carrier Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電界効果トランジス
タ、特にＨＥＭＴ，ＨＪＦＥＴなどと称されるヘテロ構
造ＦＥＴに関する。
タ、特にＨＥＭＴ，ＨＪＦＥＴなどと称されるヘテロ構
造ＦＥＴに関する。
【０００２】
【従来の技術】ＨＥＭＴ構造の電界効果トランジスタ
は、通常、半絶縁性基板に分子線エピタキシャル（ＭＢ
Ｅ）などで、順次結晶層を成長して作られる。トランジ
スタの特性を主に決定するのは、チャネル層とキャリア
供給層であり、基板とチャネルとの間のバッファ層は、
基板不純物の拡散防止、短チャネル効果の抑止など２次
的な目的しか持っていなかった。
は、通常、半絶縁性基板に分子線エピタキシャル（ＭＢ
Ｅ）などで、順次結晶層を成長して作られる。トランジ
スタの特性を主に決定するのは、チャネル層とキャリア
供給層であり、基板とチャネルとの間のバッファ層は、
基板不純物の拡散防止、短チャネル効果の抑止など２次
的な目的しか持っていなかった。
【０００３】
【発明が解決しようとする課題】しかし、化合物半導体
では、基板とエピタキシャル成長層との間の界面準位が
存在し、この準位の応答の時定数がマイクロ秒より大き
くトランジスタ本来の速度とくらべ遥かに遅いため、ド
レインコンダクタンスの周波数分散、ヒステリシス、ド
レインラグなどと称される寄生現象が現れる。このよう
な現象は、ＤＣから広帯域までの動作をするデジタルＩ
Ｃでは特に不都合で、設計において大幅な動作速度の低
下を覚悟せねばならなかった。
では、基板とエピタキシャル成長層との間の界面準位が
存在し、この準位の応答の時定数がマイクロ秒より大き
くトランジスタ本来の速度とくらべ遥かに遅いため、ド
レインコンダクタンスの周波数分散、ヒステリシス、ド
レインラグなどと称される寄生現象が現れる。このよう
な現象は、ＤＣから広帯域までの動作をするデジタルＩ
Ｃでは特に不都合で、設計において大幅な動作速度の低
下を覚悟せねばならなかった。
【０００４】同様な現象は、深い準位を含む半絶縁性基
板上に直接チャネルを形成したＭＥＳＦＥＴでも存在し
ていた。ＭＥＳＦＥＴの場合には、チャネル層の下にｐ
型層を形成することで解決していた（文献Ｐ．Ｃａｎｆ
ｉｅｌｄ他、Ｂｕｒｉｅｄ−Ｃｈａｎｎｅｌ ＧａＡｓ
ＭＥＳＦＥＴ’ｓ ｗｉｔｈ Ｆｒｅｑｕｅｎｃｙ−
Ｉｎｄｅｐｅｎｄｅｎｔ Ｏｕｔｐｕｔ Ｃｏｎｄｕｃ
ｔａｎｃｅ“，ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥ ＬＥＴＴＥＲＳ，ＶＯＬ．ＥＤＬ−８，Ｎｏ．
３，ｐ８８−８９（１９８７））。ＭＥＳＦＥＴではｐ
型層の導入によるスレシュホールド電圧の上昇には、チ
ャネルの不純物を増大することで対応していた。ところ
が、キャリア供給層からの電荷を用いるヘテロ接合電界
効果トランジスタ（ＨＪＦＥＴ）では、キャリア供給層
の電子へのアフィニティの大きさに制限があるため、も
ともとチャネル電子の濃度が限られており、ＭＥＳＦＥ
Ｔと同様にｐ型層を導入すると、スレシュホールド電圧
の上昇、ソース，ドレイン電極での抵抗の増大などを招
き、高速性を損なってしまっていた。また、チャネル層
をｎ型層にすると不純物散乱が発生して、高移動度の特
性が失われてしまう問題があった。
板上に直接チャネルを形成したＭＥＳＦＥＴでも存在し
ていた。ＭＥＳＦＥＴの場合には、チャネル層の下にｐ
型層を形成することで解決していた（文献Ｐ．Ｃａｎｆ
ｉｅｌｄ他、Ｂｕｒｉｅｄ−Ｃｈａｎｎｅｌ ＧａＡｓ
ＭＥＳＦＥＴ’ｓ ｗｉｔｈ Ｆｒｅｑｕｅｎｃｙ−
Ｉｎｄｅｐｅｎｄｅｎｔ Ｏｕｔｐｕｔ Ｃｏｎｄｕｃ
ｔａｎｃｅ“，ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥ ＬＥＴＴＥＲＳ，ＶＯＬ．ＥＤＬ−８，Ｎｏ．
３，ｐ８８−８９（１９８７））。ＭＥＳＦＥＴではｐ
型層の導入によるスレシュホールド電圧の上昇には、チ
ャネルの不純物を増大することで対応していた。ところ
が、キャリア供給層からの電荷を用いるヘテロ接合電界
効果トランジスタ（ＨＪＦＥＴ）では、キャリア供給層
の電子へのアフィニティの大きさに制限があるため、も
ともとチャネル電子の濃度が限られており、ＭＥＳＦＥ
Ｔと同様にｐ型層を導入すると、スレシュホールド電圧
の上昇、ソース，ドレイン電極での抵抗の増大などを招
き、高速性を損なってしまっていた。また、チャネル層
をｎ型層にすると不純物散乱が発生して、高移動度の特
性が失われてしまう問題があった。
【０００５】本発明の目的は、上述した問題点を解決
し、ｐ型層を導入して周波数特性を改善し、かつチャネ
ル電荷濃度の低下や移動度の低下を引き起こさないバッ
ファ層をもつヘテロ接合型電界効果トランジスタを提供
することにある。
し、ｐ型層を導入して周波数特性を改善し、かつチャネ
ル電荷濃度の低下や移動度の低下を引き起こさないバッ
ファ層をもつヘテロ接合型電界効果トランジスタを提供
することにある。
【０００６】
【課題を解決するための手段】本発明は、基板上に順に
積層されたバッファ層，チャネル層，キャリア供給層か
らなる第１の導電型のヘテロ接合電界効果トランジスタ
において、前記バッファ層が同一の半導体よりなり、基
板より順に、第２の導電型不純物ドープ層，アンドープ
層，第１の導電型不純物ドープ層の構造を含み、前記２
つのドープ層は単位面積あたりの不純物濃度がほぼ同じ
であり、かつ熱平衡状態でバッファ層全体で第２の導電
型のキャリアが空乏化していることを特徴とする。
積層されたバッファ層，チャネル層，キャリア供給層か
らなる第１の導電型のヘテロ接合電界効果トランジスタ
において、前記バッファ層が同一の半導体よりなり、基
板より順に、第２の導電型不純物ドープ層，アンドープ
層，第１の導電型不純物ドープ層の構造を含み、前記２
つのドープ層は単位面積あたりの不純物濃度がほぼ同じ
であり、かつ熱平衡状態でバッファ層全体で第２の導電
型のキャリアが空乏化していることを特徴とする。
【０００７】
【作用】このように、バッファ層を設定すれば第２の導
電型不純物ドープ層、ｎチャネル電界効果トランジスタ
ではｐ型層を導入することにより、バッファ層や基板で
のエネルギーバンドを高くすると同時に、第２の導電型
不純物ドープ層を導入することにより低下するチャネル
電荷を、第１の導電型不純物ドープ層の電荷により補償
することにより、チャネル電荷の低下を防止することが
できる。しかも、ｐ層とｎ層との不純物濃度を適当にと
れば、キャリアはｎ層を流れずに高移動度のチャネル層
を流れるように設定できる。
電型不純物ドープ層、ｎチャネル電界効果トランジスタ
ではｐ型層を導入することにより、バッファ層や基板で
のエネルギーバンドを高くすると同時に、第２の導電型
不純物ドープ層を導入することにより低下するチャネル
電荷を、第１の導電型不純物ドープ層の電荷により補償
することにより、チャネル電荷の低下を防止することが
できる。しかも、ｐ層とｎ層との不純物濃度を適当にと
れば、キャリアはｎ層を流れずに高移動度のチャネル層
を流れるように設定できる。
【０００８】この効果は、両型不純物の単位面積あたり
の電荷密度が同じであることから達成される。第１の導
電型の不純物密度の方が大きい場合にはキャリアはｎ型
層を流れ、移動度の低下を招いてしまうという問題が起
こる。また、チャネル電荷がバッファ層にまでしみだす
ため、短チャネル効果の増大や、ピンチオフ特性の劣化
に結びつく。一方、第２の導電型不純物が多い場合に
は、チャネルのキャリア密度の低下を招く。あるいは、
第２の導電型のキャリアの発生が起こり、ソース，ドレ
インと基板間の寄生容量の増大につながる。
の電荷密度が同じであることから達成される。第１の導
電型の不純物密度の方が大きい場合にはキャリアはｎ型
層を流れ、移動度の低下を招いてしまうという問題が起
こる。また、チャネル電荷がバッファ層にまでしみだす
ため、短チャネル効果の増大や、ピンチオフ特性の劣化
に結びつく。一方、第２の導電型不純物が多い場合に
は、チャネルのキャリア密度の低下を招く。あるいは、
第２の導電型のキャリアの発生が起こり、ソース，ドレ
インと基板間の寄生容量の増大につながる。
【０００９】本発明のアンドープ層は、バッファ層での
バンドの高さを制御するために挿入したもので、薄い場
合にはバッファ層下部のバンドが高くならずに周波数分
散特性の効果が減るが、大きくしすぎると第２の導電型
のキャリアが発生し、寄生容量の増大、周波数分散特性
の劣化を引き起こすので正確な数値計算による設計と、
エピタキシャル成長において膜厚，不純物濃度の高度の
制御性を要するが、現在のシミュレーション技術、ＭＢ
Ｅ技術で十分可能である。
バンドの高さを制御するために挿入したもので、薄い場
合にはバッファ層下部のバンドが高くならずに周波数分
散特性の効果が減るが、大きくしすぎると第２の導電型
のキャリアが発生し、寄生容量の増大、周波数分散特性
の劣化を引き起こすので正確な数値計算による設計と、
エピタキシャル成長において膜厚，不純物濃度の高度の
制御性を要するが、現在のシミュレーション技術、ＭＢ
Ｅ技術で十分可能である。
【００１０】
【実施例】以下の例ではｎチャネルの電界効果トランジ
スタ（ＦＥＴ）で説明を行うが、ｐチャネルＦＥＴで
も、キャリアや不純物の種類を入れ替えれば機構，効果
は同じである。ここでは主に計算機シミュレーションに
よる結果を用いて判りやすく説明するが、実際の素子に
おいても同様な効果が得られている。
スタ（ＦＥＴ）で説明を行うが、ｐチャネルＦＥＴで
も、キャリアや不純物の種類を入れ替えれば機構，効果
は同じである。ここでは主に計算機シミュレーションに
よる結果を用いて判りやすく説明するが、実際の素子に
おいても同様な効果が得られている。
【００１１】図１は本発明の電界効果トランジスタの結
晶構造を示す断面模式図で、１はゲート電極、２はソー
ス，ドレイン電極のためのｎ+ ＧａＡｓキャップ層、３
はｎ型ＡｌＧａＡｓキャリア供給層、４はアンドープチ
ャネルＧａＡｓ層、５はｎ型ＧａＡｓ層、６はアンドー
プＧａＡｓ層、７はｐ型ＧａＡｓ層、８はアンドープＧ
ａＡｓ層、９は半絶縁性基板、１０はチャネルの２次元
電子ガスである。
晶構造を示す断面模式図で、１はゲート電極、２はソー
ス，ドレイン電極のためのｎ+ ＧａＡｓキャップ層、３
はｎ型ＡｌＧａＡｓキャリア供給層、４はアンドープチ
ャネルＧａＡｓ層、５はｎ型ＧａＡｓ層、６はアンドー
プＧａＡｓ層、７はｐ型ＧａＡｓ層、８はアンドープＧ
ａＡｓ層、９は半絶縁性基板、１０はチャネルの２次元
電子ガスである。
【００１２】比較のために、図２に従来のｐ型層バッフ
ァを持つＦＥＴの断面模式図を、図３はアンドープ層バ
ッファを持つＦＥＴのそれぞれ断面模式図を示す。な
お、図２および図３において、図１の部材と同一の部材
には、同一の参照番号を付して示している。
ァを持つＦＥＴの断面模式図を、図３はアンドープ層バ
ッファを持つＦＥＴのそれぞれ断面模式図を示す。な
お、図２および図３において、図１の部材と同一の部材
には、同一の参照番号を付して示している。
【００１３】図１，図２，図３の各ＦＥＴの結晶構造を
表１に示す。ｎ型の不純物はシリコン、ｐ型の不純物は
ベリリウムを用いた。
表１に示す。ｎ型の不純物はシリコン、ｐ型の不純物は
ベリリウムを用いた。
【００１４】
【表１】
【００１５】図４は、実験に用いた各種バッファ層を持
つ電界効果トランジスタのＶｇ＝０Ｖでの熱平衡ポテン
シャル図で、１１，１４は本発明のバッファ層を持つＦ
ＥＴの伝導帯と充満帯のエネルギー、１２，１５は従来
型のｐ層バッファを持つＦＥＴの伝導帯と充満帯のエネ
ルギ−、１３，１６はアンドープ層バッファを持つＦＥ
Ｔの伝導帯と充満帯のエネルギーである。
つ電界効果トランジスタのＶｇ＝０Ｖでの熱平衡ポテン
シャル図で、１１，１４は本発明のバッファ層を持つＦ
ＥＴの伝導帯と充満帯のエネルギー、１２，１５は従来
型のｐ層バッファを持つＦＥＴの伝導帯と充満帯のエネ
ルギ−、１３，１６はアンドープ層バッファを持つＦＥ
Ｔの伝導帯と充満帯のエネルギーである。
【００１６】図５は、同じく図１，図２，図３に示した
構造を持つＦＥＴのＶｇ＝０Ｖでの熱平衡電子濃度図
で、１７は本発明のバッファ層を持つＦＥＴの、１８は
従来型のｐ層バッファを持つＦＥＴの、１９はアンドー
プ層バッファを持つＦＥＴのそれぞれ電子分布である。
構造を持つＦＥＴのＶｇ＝０Ｖでの熱平衡電子濃度図
で、１７は本発明のバッファ層を持つＦＥＴの、１８は
従来型のｐ層バッファを持つＦＥＴの、１９はアンドー
プ層バッファを持つＦＥＴのそれぞれ電子分布である。
【００１７】図６は、図１，図２，図３に示した構造を
持つＦＥＴの低ドレイン電界での相互コンダクタンスＧ
ｍのＶｇ依存性で、２０は本発明のバッファ層を持つＦ
ＥＴの、２１は従来型のｐ層バッファを持つＦＥＴの、
２２はアンドープ層バッファを持つＦＥＴのそれぞれの
特性である。
持つＦＥＴの低ドレイン電界での相互コンダクタンスＧ
ｍのＶｇ依存性で、２０は本発明のバッファ層を持つＦ
ＥＴの、２１は従来型のｐ層バッファを持つＦＥＴの、
２２はアンドープ層バッファを持つＦＥＴのそれぞれの
特性である。
【００１８】図４において、ｐ型層を導入したバッファ
では１１，１２で示すようにチャネル下５０〜４００ｎ
ｍ付近で、バンドが持ち上がり、図５の１７，１８に示
すように電子濃度が低下していることがわかる。電子濃
度が低下することにより、基板電位変動による電子トラ
ップでの帯電量変化が減少し、トラップの応答に起因す
るトランジスタ特性変動が防止できるというのがｐ層バ
ッファの原理である。
では１１，１２で示すようにチャネル下５０〜４００ｎ
ｍ付近で、バンドが持ち上がり、図５の１７，１８に示
すように電子濃度が低下していることがわかる。電子濃
度が低下することにより、基板電位変動による電子トラ
ップでの帯電量変化が減少し、トラップの応答に起因す
るトランジスタ特性変動が防止できるというのがｐ層バ
ッファの原理である。
【００１９】ところが、図６の低電界での相互コンダク
タンスに示すように、ドレイン電流の立ち上がりである
スレシュホールド電圧は２１で示すようにｐ層のみのバ
ッファで上昇している。２０で示される本発明のバッフ
ァ層を持つＦＥＴは、２２で示されるｉ層バッファとほ
ぼ同じスレシュホールド電圧を持ち、電流の低下はな
い。ここで用いたスレシュホールド電圧は、ＤＸセンタ
の影響の無いＡｌ0.2 Ｇａ0.8 Ａｓのキャリア供給層と
してはほぼ最大のキャリア濃度を持つように設計されて
おり、キャリア濃度の低下はバッファ層の設計以外では
補償できない。
タンスに示すように、ドレイン電流の立ち上がりである
スレシュホールド電圧は２１で示すようにｐ層のみのバ
ッファで上昇している。２０で示される本発明のバッフ
ァ層を持つＦＥＴは、２２で示されるｉ層バッファとほ
ぼ同じスレシュホールド電圧を持ち、電流の低下はな
い。ここで用いたスレシュホールド電圧は、ＤＸセンタ
の影響の無いＡｌ0.2 Ｇａ0.8 Ａｓのキャリア供給層と
してはほぼ最大のキャリア濃度を持つように設計されて
おり、キャリア濃度の低下はバッファ層の設計以外では
補償できない。
【００２０】また、これらいずれのバッファ層でもホー
ルの蓄積はない。しかも、電子はほぼすべてチャネル層
を流れ移動度の低下も無い。
ルの蓄積はない。しかも、電子はほぼすべてチャネル層
を流れ移動度の低下も無い。
【００２１】このようにバッファ層のｐ型不純物とｎ型
不純物の面密度が同じことがチャネルの高移動度を維持
し、ホールの蓄積を防ぎ、かつチャネル電荷密度の低下
を防げることになる。以上の議論から判るように、面密
度がほぼ同じということは、電荷の面密度が特に問題と
ならない範囲での一致で、具体的には±５×１０11／ｃ
ｍ2 の範囲の差の範囲ならよい。本実施例では厚さ１０
０オングストローム、濃度１×１０18／ｃｍ3 を用いて
いたので面密度は１０12／ｃｍ2 であり、ほぼ±５０％
の範囲である。厚さ５００オングストローム、濃度１×
１０17／ｃｍ3を用いていた場合には面密度は５×１０
11／ｃｍ2 であり、ほぼ±１００％の範囲である。
不純物の面密度が同じことがチャネルの高移動度を維持
し、ホールの蓄積を防ぎ、かつチャネル電荷密度の低下
を防げることになる。以上の議論から判るように、面密
度がほぼ同じということは、電荷の面密度が特に問題と
ならない範囲での一致で、具体的には±５×１０11／ｃ
ｍ2 の範囲の差の範囲ならよい。本実施例では厚さ１０
０オングストローム、濃度１×１０18／ｃｍ3 を用いて
いたので面密度は１０12／ｃｍ2 であり、ほぼ±５０％
の範囲である。厚さ５００オングストローム、濃度１×
１０17／ｃｍ3を用いていた場合には面密度は５×１０
11／ｃｍ2 であり、ほぼ±１００％の範囲である。
【００２２】また、ホールの蓄積を防ぐためには両不純
物濃度の制御だけではなく、ｎ層とｐ層との間のｉ層の
厚さの制御も重要で、これが大きすぎればホールが溜
り、少なければ電子濃度が増大し、深い準位の影響が現
れやすくなる。この設定にはｎ−ｉ−ｐ層でのポテンシ
ャルのステップがバンド間隔の半分程度になるように決
めれば良い。
物濃度の制御だけではなく、ｎ層とｐ層との間のｉ層の
厚さの制御も重要で、これが大きすぎればホールが溜
り、少なければ電子濃度が増大し、深い準位の影響が現
れやすくなる。この設定にはｎ−ｉ−ｐ層でのポテンシ
ャルのステップがバンド間隔の半分程度になるように決
めれば良い。
【００２３】本発明のｐ層，ｉ層，ｎ層の位置は、一般
的にはバッファ層中のどこの位置にあっても効果がある
ので、エピタキシャル成長の状況により、この層の前後
に、ｉ型ＧａＡｓ層、ｉ型ヘテロ成長層等を挿入するこ
とができる。ただし、ポテンシャルを上げる効果は電位
の基準であるチャネルに近いほど大きいし、深い準位の
影響を除くためには、ｐ型層と界面準位の存在する場所
に近いほど良く、状況により最適な位置は異なる。
的にはバッファ層中のどこの位置にあっても効果がある
ので、エピタキシャル成長の状況により、この層の前後
に、ｉ型ＧａＡｓ層、ｉ型ヘテロ成長層等を挿入するこ
とができる。ただし、ポテンシャルを上げる効果は電位
の基準であるチャネルに近いほど大きいし、深い準位の
影響を除くためには、ｐ型層と界面準位の存在する場所
に近いほど良く、状況により最適な位置は異なる。
【００２４】本発明の構造は、ｐチャネルＦＥＴでもｎ
型層，ｐ型層を反転した構造で全く同様に実現できる。
型層，ｐ型層を反転した構造で全く同様に実現できる。
【００２５】また、本発明のｐ型層，アンドープ層，ｎ
型層は必ずしも基板と同一結晶である必要はなく、Ａｌ
ＧａＡｓのようなバンド間隔の広い材料を用いれば、ヘ
テロバッファと同様なキャリア濃度の低減の効果がさら
に追加される。
型層は必ずしも基板と同一結晶である必要はなく、Ａｌ
ＧａＡｓのようなバンド間隔の広い材料を用いれば、ヘ
テロバッファと同様なキャリア濃度の低減の効果がさら
に追加される。
【００２６】
【発明の効果】以上述べたように、本発明のバッファ層
を持つヘテロ接合電界効果トランジスタでは基板や、エ
ピタキシャル成長層での深い準位の影響が無くなり、周
波数分散のないドレインコンダクタンスや、ヒステリシ
スのない電流電圧特性が得られる。しかも、チャネル電
荷が減少しないことからＦＥＴの電流値や相互コンダク
タンス、寄生抵抗はｉ層バッファを持つものと同等であ
る。また、バッファ層は空乏化しているので寄生容量の
増加も無く、高速性が維持されている。
を持つヘテロ接合電界効果トランジスタでは基板や、エ
ピタキシャル成長層での深い準位の影響が無くなり、周
波数分散のないドレインコンダクタンスや、ヒステリシ
スのない電流電圧特性が得られる。しかも、チャネル電
荷が減少しないことからＦＥＴの電流値や相互コンダク
タンス、寄生抵抗はｉ層バッファを持つものと同等であ
る。また、バッファ層は空乏化しているので寄生容量の
増加も無く、高速性が維持されている。
【図１】本発明の電界効果トランジスタの結晶構造を示
す断面模式図である。
す断面模式図である。
【図２】従来のｐ型層バッファを持つＦＥＴの断面模式
図である。
図である。
【図３】アンドープ層バッファを持つＦＥＴのそれぞれ
断面模式図である。
断面模式図である。
【図４】図１，図２，図３に示した構造を持つＦＥＴの
Ｖｇ＝０Ｖでの熱平衡ポテンシャル図である。
Ｖｇ＝０Ｖでの熱平衡ポテンシャル図である。
【図５】図１，図２，図３に示した構造を持つＦＥＴの
Ｖｇ＝０Ｖでの熱平衡電子濃度図である。
Ｖｇ＝０Ｖでの熱平衡電子濃度図である。
【図６】図１，図２，図３に示した構造を持つＦＥＴの
低ドレイン電界での相互コンダクタンスのＶｇ依存性を
示す図である。
低ドレイン電界での相互コンダクタンスのＶｇ依存性を
示す図である。
１ ゲート電極 ２ ソース，ドレイン電極のためのｎ+ ＧａＡｓキャッ
プ層 ３ ｎ型ＡｌＧａＡｓキャリア供給層 ４ アンドープチャネルＧａＡｓ層 ５ ｎ型ＧａＡｓ層 ６ アンドープＧａＡｓ層 ７ ｐ型ＧａＡｓ層 ８ アンドープＧａＡｓ層 ９ 半絶縁性基板 １０ チャネルの２次元電子ガス
プ層 ３ ｎ型ＡｌＧａＡｓキャリア供給層 ４ アンドープチャネルＧａＡｓ層 ５ ｎ型ＧａＡｓ層 ６ アンドープＧａＡｓ層 ７ ｐ型ＧａＡｓ層 ８ アンドープＧａＡｓ層 ９ 半絶縁性基板 １０ チャネルの２次元電子ガス
Claims (2)
- 【請求項１】基板上に順に積層されたバッファ層，チャ
ネル層，キャリア供給層からなる第１の導電型のヘテロ
接合電界効果トランジスタにおいて、前記バッファ層が同一の半導体よりなり、 基板より順
に、第２の導電型不純物ドープ層，アンドープ層，第１
の導電型不純物ドープ層の構造を含み、前記２つのドー
プ層は単位面積あたりの不純物濃度がほぼ同じであり、
かつ熱平衡状態でバッファ層全体で第２の導電型のキャ
リアが空乏化していることを特徴とするヘテロ接合電界
効果トランジスタ。 - 【請求項２】前記第１の導電型はｎ型であり、前記第２
の導電型不純物ドープ層はｐ型ＧａＡｓ層であり、前記
アンドープ層はアンドープＧａＡｓ層であり、前記第１
の導電型不純物ドープ層はｎ型ＧａＡｓ層であることを
特徴とする請求項１記載のヘテロ接合電界効果トランジ
スタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4340062A JPH0817232B2 (ja) | 1992-12-21 | 1992-12-21 | ヘテロ接合電界効果トランジスタ |
| US08/170,868 US5389802A (en) | 1992-12-21 | 1993-12-21 | Heterojunction field effect transistor (HJFET) having an improved frequency characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4340062A JPH0817232B2 (ja) | 1992-12-21 | 1992-12-21 | ヘテロ接合電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188272A JPH06188272A (ja) | 1994-07-08 |
| JPH0817232B2 true JPH0817232B2 (ja) | 1996-02-21 |
Family
ID=18333362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4340062A Expired - Fee Related JPH0817232B2 (ja) | 1992-12-21 | 1992-12-21 | ヘテロ接合電界効果トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5389802A (ja) |
| JP (1) | JPH0817232B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2897736B2 (ja) * | 1996-09-30 | 1999-05-31 | 日本電気株式会社 | 化合物半導体電界効果トランジスタ |
| TW468229B (en) * | 1998-08-05 | 2001-12-11 | Nat Science Council | High barrier gate field effect transistor structure |
| JP2001111038A (ja) * | 1999-10-12 | 2001-04-20 | Murata Mfg Co Ltd | 半導体装置 |
| JP2003142492A (ja) * | 2001-10-30 | 2003-05-16 | Sumitomo Chem Co Ltd | ３−５族化合物半導体および半導体装置 |
| JP2005340417A (ja) * | 2004-05-26 | 2005-12-08 | Mitsubishi Electric Corp | ヘテロ接合電界効果型半導体装置 |
| GB2427070A (en) * | 2005-05-09 | 2006-12-13 | Filtronic Plc | Electronic device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797633B2 (ja) * | 1984-01-25 | 1995-10-18 | 富士通株式会社 | 電界効果トランジスタ |
| JPS63170A (ja) * | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | 半導体装置 |
| JPH01173760A (ja) * | 1987-12-28 | 1989-07-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
| JP2650411B2 (ja) * | 1989-04-17 | 1997-09-03 | 日立電線株式会社 | 電界効果トランジスタ |
-
1992
- 1992-12-21 JP JP4340062A patent/JPH0817232B2/ja not_active Expired - Fee Related
-
1993
- 1993-12-21 US US08/170,868 patent/US5389802A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06188272A (ja) | 1994-07-08 |
| US5389802A (en) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471366A (en) | Field effect transistor with high cut-off frequency and process for forming same | |
| KR100542963B1 (ko) | 전계 효과 트랜지스터 | |
| JPH0783107B2 (ja) | 電界効果トランジスタ | |
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| JPH09283746A (ja) | 高電子移動度トランジスタ | |
| JPH0817232B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| EP0200933A1 (en) | Heterojunction transistor having bipolar characteristics | |
| US6049097A (en) | Reliable HEMT with small parasitic resistance | |
| US6121641A (en) | Compound semiconductor field-effect transistor with improved current flow characteristic | |
| US6255673B1 (en) | Hetero-junction field effect transistor | |
| US5389807A (en) | Field effect transistor | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| US4965645A (en) | Saturable charge FET | |
| JP3414262B2 (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
| US4837605A (en) | Indium-phosphide hetero-MIS-gate field effect transistor | |
| JPH0428149B2 (ja) | ||
| JP3054216B2 (ja) | 半導体装置 | |
| KR102382347B1 (ko) | 고전자 이동도 트랜지스터 및 이의 제조 방법 | |
| JPH0786572A (ja) | 電界効果トランジスタ | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JPH0793322B2 (ja) | 半導体装置 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPS6068661A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |