TW201314889A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201314889A
TW201314889A TW101125302A TW101125302A TW201314889A TW 201314889 A TW201314889 A TW 201314889A TW 101125302 A TW101125302 A TW 101125302A TW 101125302 A TW101125302 A TW 101125302A TW 201314889 A TW201314889 A TW 201314889A
Authority
TW
Taiwan
Prior art keywords
layer
high resistance
semiconductor device
thickness
aln
Prior art date
Application number
TW101125302A
Other languages
English (en)
Other versions
TWI482279B (zh
Inventor
Tetsuro Ishiguro
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201314889A publication Critical patent/TW201314889A/zh
Application granted granted Critical
Publication of TWI482279B publication Critical patent/TWI482279B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體裝置包括：一高電阻層，其形成在一基材上，且該高電阻層係以一半導體材料形成，並且該半導體材料摻雜有一使該半導體材料具有高電阻之雜質元素；一多層中間層，其形成在該高電阻層上；一電子傳輸層，其係以一半導體材料形成在該多層中間層上；及一電子供應層，其係以一半導體材料形成在該電子傳輸層上，其中該多層中間層係以一多層薄膜形成，且一GaN層及一AlN層交替地積層在該多層薄膜中。

Description

半導體裝置 領域
在此說明之實施例係有關於一種半導體裝置。
背景
屬氮化物半導體之GaN、AlN、InN，或由其混合晶體形成之材料具有一寬能帶間隙，且作為高輸出電子裝置或短波發光裝置使用。其中，作為高輸出電子裝置，關於場效電晶體(FET)，更特別地，高電子遷移率電晶體(HEMT)發展出多種技術(請參見，例如，日本公開專利公報第2002-359256號)。一使用這種氮化物半導體之HEMT係供高輸出/高效率放大器及高功率開關裝置使用。
使用這種氮化物半導體之一HEMT具有形成在一基材上之一氮化鋁鎵/氮化鎵(AlGaN/GaN)異質結構，且使用一GaN層作為一電子傳輸層。該基材係由，例如，藍寶石、碳化矽(SiC)、氮化鎵(GaN)及矽(Si)製成。
在氮化物半導體中，GaN具有一高飽和電子速度，一寬能帶間隙，及一高抗壓特性，且因此具有一良好電性質。此外，GaN具有一纖鋅礦形態晶體結構，且因此在平行於一c-軸之一(0001)方向上具有一極性。此外，當一AlGaN/GaN之異質結構形成時，在該AlGaN層中，藉由在該AlGaN層中之AlGaN與GaN之晶格畸變激發一壓電極化。
此外，已知的是藉由以一適當量之Fe摻雜一GaN系之 一半導體層，電阻增加。這是因為靠近GaN之共價帶，形成一比Fe深之受體能階。因此，在使用一例如GaN之半導體材料之HEMT中，藉由以Fe摻雜該電子傳輸層之底層，可防止垂直洩漏且改善夾止性質，因此改善該HEMT之性質。
第1圖顯示一使用GaN之HEMT，其具有一以Fe摻雜之高電阻層。詳而言之，在一基材911上，形成一以AlN形成之核層912及一以AlGaN形成之緩衝層913，且接著藉由磊晶成長形成一高電阻層914、一電子傳輸層915及一電子供應層916。該高電阻層914係以摻雜Fe之GaN(Fe摻雜GaN)形成，該電子傳輸層915係以GaN形成，且該電子供應層916係以AlGaN形成。在該電子供應層916上，形成一閘極電極921、一源極電極922及一汲極電極923。在一具有這結構之使用GaN之HEMT中，摻雜在該高電阻層914中之Fe在該表面上偏析，且在該電子傳輸層915成長時依序被吸收，並且因此該Fe進入該電子傳輸層915。當大量Fe進入該電子傳輸層915時，該等通道電子被捕獲，使2DEG之密度減少且由於一雜質散布效應使遷移性減少，這使電性質劣化。
因此，在以Fe摻雜之高電阻層914與該電子傳輸層915之間，一中間層係以對於吸收Fe具有高效率之AlN及AlGaN形成。因此，防止Fe進入該電子傳輸層915(請參見，例如，日本公開專利公報第2010-182872號及日本公開專利公報第2010-232297號)。但是，為了防止Fe進入該電子傳輸層，以AlN或AlGaN形成之中間層會具有某一厚度。此外，當該中間層以AlGaN形成時，Al之組分比率最好是高的。在日 本公開專利公報第2010-182872號中，Al之組分比率是等於或大於0.4，且在日本公開專利公報第2010-232297號中，Al之組分比率是等於或大於0.3。
此外，當使用一相對GaN具有一高晶格失配之基材時，例如一Si基材，由具有比GaN低之一晶格常數之AlN或AlGaN形成之一緩衝層係形成在該Si基材上，且一例如GaN之電子傳輸層係形成在該緩衝層上。藉由如上所述地形成該緩衝層，形成在該Si基材上之例如GaN的半導體積層薄膜及整個基材是平衡的，使得該基材不會彎曲且防止裂縫形成在該半導體積層薄膜中。該中間層係藉由晶體成長形成在該緩衝層上。當該中間層係由具有一相當高Al組分比率之AlN或AlGaN形成時，該中間層係形成在一緩衝層上，且該緩衝層具有一比該中間層高之晶格常數。因此，由於由該緩衝層造成之拉伸畸變，該中間層之晶格間距變成比一無畸變狀態寬。因此，難以在不在該中間層中產生裂縫之情形下獲得所需厚度。AlN之晶格常數沿a軸是3.11Å且沿c軸是4.98Å，並且GaN之晶格常數沿a軸是3.18Å且沿c軸是5.17Å。
概要
因此，本發明之一方面之一目的係提供一種如一場效電晶體之半導體裝置，且該半導體裝置使用一例如GaN之氮化物半導體，其中Fe無法進入該電子傳輸層，且裂縫無法形成在該半導體層中。
依據該實施例之一方面，一種半導體裝置包括：一高電阻層，其形成在一基材上，且該高電阻層係以一半導體材料形成，並且該半導體材料摻雜有一使該半導體材料具有高電阻之雜質元素；一多層中間層，其形成在該高電阻層上；一電子傳輸層，其係以一半導體材料形成在該多層中間層上；及一電子供應層，其係以一半導體材料形成在該電子傳輸層上，其中該多層中間層係以一多層薄膜形成，且一GaN層及一AlN層交替地積層在該多層薄膜中。
圖式簡單說明
第1圖顯示具有一摻雜Fe之層的一半導體裝置；第2A與2B圖顯示一沒有AlN之半導體積層薄膜及一具有AlN之半導體積層薄膜；第3圖顯示在該半導體積層薄膜中藉由SIMS獲得之分析結果；第4A與4B圖顯示依據一第一實施例之一半導體裝置；第5圖顯示一多層中間層；第6圖顯示已進入依據第一實施例之半導體裝置的Fe；第7A與7B圖顯示依據一第二實施例之一半導體裝置；第8圖顯示依據一第三實施例之一半導體裝置；第9圖顯示依據一第四實施例之一半導體裝置；第10圖顯示依據一第五實施例之一獨立封裝半導體裝置；第11圖是依據第五實施例之一電力單元之電路圖；及第12圖顯示依據第五實施例之一高頻放大器。
實施例之說明
以下將參照添附圖式說明多數較佳實施例。相同元件係以相同符號表示且省略重覆部份。
第一實施例
首先，說明在具有一AlN層之情形下及在沒有一AlN層之情形下，進入該電子傳輸層之Fe之量。形成具有一AlN層之一薄膜及沒有一AlN層之一薄膜，作為用以形成第2A與2B圖所示之HEMT之半導體積層薄膜，且藉由SIMS(二次離子微探針質譜儀)進行測量。第3圖顯示藉由SIMS測量，在該等半導體積層薄膜中在深度方向上之Fe密度分布曲線。第2A圖顯示沒有一AlN層之一半導體積層薄膜(沒有AlN之半導體積層薄膜)之結構。在一基材911上，形成一核層912、一緩衝層913、一高電阻層914、一電子傳輸層915及一電子供應層916。第2B圖顯示具有一AlN層之一半導體積層薄膜(具有AlN之半導體積層薄膜)之結構。在一基材911上，形成一核層912、一緩衝層913、一高電阻層914、一中間層930、一電子傳輸層915及一電子供應層916。該高電阻層914以摻雜Fe作為一雜質元素之GaN形成。該高電阻層914具有一大約300nm之厚度，且該摻雜Fe之密度是大約1×1018cm-3。此外，該電子傳輸層915係以具有一大約600nm之厚度的GaN形成，且該電子供應層916係以具有一大約20nm之厚度的AlGaN形成。另外，在第28圖所示之具有AlN之半導體積層薄膜的情形下，該中間層930係以具有一大約 5nm之厚度的AlN形成。第3圖顯示在該電子供應層916與該緩衝層913之間在深度方向上藉由SIMS獲得之測量結果。雖然未在第3圖中顯示，但是在具有AlN之半導體積層薄膜中，該中間層930係形成在該電子傳輸層915與該電子傳輸層915之間。
在沒有AlN之半導體積層薄膜的情形下，Fe已進入靠近該電子供應層916與該電子傳輸層915之間之界面的部份中，且在這部份中Fe之密度大於2×1016cm-3。同時，在具有AlN之半導體積層薄膜的情形下，Fe之密度在該中間層930以AlN形成之區域達到最高，且大量之Fe被吸收在該中間層930中。因此，進入該電子傳輸層915之Fe量小於沒有AlN之半導體積層薄膜之Fe量。如上所述，藉由提供以AlN形成之中間層930，可減少進入該電子傳輸層915之Fe量。
半導體裝置
接著，說明依據一第一實施例之半導體裝置。依此此實施例之半導體裝置是具有一AlGaN/GaN單異質結構之一HEMT。
依據此實施例之半導體裝置係如下地形成。首先，如第4A圖所示，在一基材11上依序積層作為一氮化物半導體層之一核層12、一緩衝層13、一高電阻層14、一多層中間層15、一電子傳輸層16及一電子供應層17。詳而言之，首先，在一氫環境中，在該基材11上實施一加熱程序數分鐘。接著，藉由一MOVPE(金屬有機氣相磊晶)法在該基材11上磊晶成長該核層12、該緩衝層13、該高電阻層14、該多層 中間層15、該電子傳輸層16及該電子供應層17。因此，在該電子傳輸層16中，靠近該電子傳輸層16與電子供應層17之間的界面，形成2DEG16a。此時，使用TMG(三甲基鎵)作為Ga之原料氣體，使用TMA(三甲基鋁)作為Al之原料氣體，且使用NH3(氨)作為N之原料氣體。此外，使用Cp2Fe(環戊二烯亞鐵，通常稱為二茂鐵)作為Fe之原料氣體，且該Fe係用於摻雜作為一雜質元素。上述原料氣體係藉由使用氫(H2)作為載體氣體而供應至一MOVPE裝置之反應爐中。
該基材11係以一例如藍寶石、Si及SiC之材料形成。在此實施例中，例如，該基材11係以Si形成。該基材11宜以一具有高電阻之材料形成以防止電流洩漏至該基材11。
該核層12係以一具有100nm至200nm之厚度之AlN層形成。
該緩衝層13係由多數AlGaN層形成。在此實施例中，積層具有不同組分比率之AlGaN層以形成該緩衝層13。詳而言之，首先，以具有一相對高Al組分比率之Al0.7Ga0.3N形成一層。接著，以具有一相對低Al組分比率之Al0.3Ga0.7N形成一層。該緩衝層13可由三層或三層以上之具有不同組分比率的AlGaN形成。此外，除了上述結構以外，該緩衝層13可以具有一週期結構或一組分傾斜結構之一超晶格緩衝物形成，且GaN與AlN交替地形成在該週期結構中，並且在該組分傾斜結構中Al之組分比率係由AlN變化至GaN。為了減少由該基材11造成之重新配置，該緩衝層13最好是厚的。但是，為了防止形成裂縫，該緩衝層13最好是薄的。 因此，該緩衝層13之較佳厚度是200nm至1000nm。
該高電阻層14具有一100nm至300nm之厚度，且以摻雜Fe作為一變成高電阻之雜質元素的GaN、AlN或AlGaN形成。在該高電阻層14中之Fe之摻雜密度是5×1017cm-3至1×1019cm-3，更佳的是1×1018cm-3。在本申請案中，該變成高電阻之雜質元素表示藉由以該雜質元素摻雜例如GaN、AlN或AlGaN之氮化物半導體，使該氮化物半導體之電阻變高。
如第5圖所示，該多層中間層15係藉由交替地積層一GaN層15a及一AlN層15b而形成，且該多層中間層15之厚度為500nm至1000nm。在該多層中間層15中，為防止包括該基材11之整體應力平衡減少，該GaN層15a之厚度宜大於該AlN層15b之厚度。詳而言之，該GaN層15a之厚度宜為20nm至50nm，且該AlN層15b之厚度宜為2nm至5nm。在此實施例中，該多層中間層15係藉由使交替積層之具有大約20nm之厚度之GaN層15a與具有大約2nm之厚度之AlN層15b成長20次或20次以上而形成。為了有效地防止Fe進入該電子傳輸層16，該AlN層15b之厚度宜大於某一值。依據以往之經驗，該積層AlN層15b之厚度宜等於或大於40nm。
該電子傳輸層16係以GaN形成。為防止因重新配置而使電子濃度及遷移性減少，該電子傳輸層16之厚度宜大於某一值，即，宜為500nm至1000nm。
該電子供應層17係以具有一大約20nm之厚度的AlGaN形成。為避免因晶格失配而使結晶性減少，該電子供應層 17係形成為當以AlXGa1-XN表示時，X之值小於或等於0.3。
接著，如第4B圖所示，在該電子供應層17上，形成一閘極電極21、一源極電極22及一汲極電極23。因此，製成依據此實施例之半導體裝置。
第6圖顯示在依據此實施例之一半導體裝置的HEMT及具有第1圖所示之結構的HEMT中，在該高電阻層與該電子傳輸層之間的Fe密度。如第6圖所示，在依據此實施例之HEMT5A中，大量Fe被吸收在多層中間層15之AlN層15b中。因此，進入該HEMT5A中之電子傳輸層16之Fe的密度低於進入一HEMT5B中之電子傳輸層915之Fe的密度。因此，在依據此實施例之半導體裝置之HEMT中，在不增加該電子傳輸層16之電阻之情形下，可防止電性質劣化。
此外，在此實施例中，具有一多層結構之多層中間層15係藉由交替地積層該GaN層15a與該AlN層15b而形成。因此，應力之程度低，可防止該基材11彎曲，且可防止裂縫在該半導體層中形成。
因此，利用依據此實施例之半導體裝置，可以獲得高產率及良好電性質。
第二實施例
以下，說明依據一第二實施例之一半導體裝置。依據此實施例之半導體裝置是一AlGaN/GaN單異質結構之一HEMT。
依據此實施例之半導體裝置係如下地形成。首先，如第7A圖所示，在該基材11上形成一氮化物半導體層。換言 之，在該基材11上依序積層一核層12、一緩衝層13、一第一高電阻層114、一第一多層中間層115、一第二高電阻層124、一第二多層中間層125、一電子傳輸層16及一電子供應層17。詳而言之，首先，在一氫環境中在該基材11上實施一加熱程序數分鐘。接著，藉由一MOVPE法在該基材11上磊晶成長該核層12、該緩衝層13、該第一高電阻層114、該第一多層中間層115、該第二高電阻層124、該第二多層中間層125、該電子傳輸層16及該電子供應層17。因此，在該電子傳輸層16中，靠近該電子傳輸層16與電子供應層17之間的界面，形成2DEG16a。此時，使用TMG作為Ga之原料氣體，使用TMA作為Al之原料氣體，且使用NH3作為N之原料氣體。此外，使用Cp2Fe作為Fe之原料氣體，且該Fe係用於摻雜作為一雜質元素。上述原料氣體係藉由使用氫作為載體氣體而供應至一MOVPE裝置之反應爐中。
該第一高電阻層114具有一100nm至300nm之厚度，且係以摻雜Fe作為一變成高電阻之雜質元素的GaN、AlN或AlGaN形成。在該第一高電阻層114中之Fe之摻雜密度是5×1017cm-3至1×1019cm-3，更佳的是1×1018cm-3。
如第5圖所示，該第一多層中間層115係藉由交替地積層一GaN層15a及一AlN層15b而形成，且該多層中間層15之厚度為500nm至1000nm。在該第一多層中間層115中，為防止包括該基材11之整體應力平衡減少，該GaN層15a之厚度宜大於該AlN層15b之厚度。詳而言之，該GaN層15a之厚度宜為20nm至50nm，且該AlN層15b之厚度宜為2nm至5nm。 在此實施例中，該第一多層中間層115係藉由使交替積層之具有大約20nm之厚度之GaN層15a與具有大約2nm之厚度之AlN層15b成長20次或20次以上而形成。為了有效地防止Fe進入該電子傳輸層16，該AlN層15b之厚度宜大於某一值。依據以往之經驗，該積層AlN層15b之厚度宜等於或大於40nm。
該第二高電阻層124具有一50nm至10nm之厚度，且以摻雜Fe作為一變成高電阻之雜質元素的GaN、AlN或AlGaN形成。在該第二高電阻層124中之Fe之摻雜密度是1×1017cm-3至1×1018cm-3。在該第二高電阻層124中，該Fe之摻雜密度低於該第一高電阻層114之摻雜密度，以防止由被吸收在該電子傳輸層16中之過量Fe所造成之對該等傳輸電子的不利影響。詳而言之，例如，該電子傳輸層16係形成為使得該Fe之摻雜密度是5×1017cm-3。此外，該第二高電阻層124之厚度宜小於該第一高電阻層114之厚度。
如第5圖所示，該第二多層中間層125係藉由交替地積層一GaN層15a及一AlN層15b而形成，且該第二多層中間層125之厚度為125nm至500nm。在該第二多層中間層125中，該GaN層15a之厚度宜大於該AlN層15b之厚度。詳而言之，該GaN層15a之厚度宜為20nm至50nm，且該AlN層15b之厚度宜為2nm至5nm。在此實施例中，該第二多層中間層125係藉由使交替積層之具有大約30nm之厚度之GaN層15a與具有大約2nm之厚度之AlN層15b成長5至10次而形成。在此實施例中，在該第二高電阻層124中之Fe之密度係低於在該 第一高電阻層114中之Fe之密度，且因此，在第二多層中間層125中之AlN層15b之厚度比率低於在該第一多層中間層115中之AlN層15b之厚度比率。換言之，在該第二多層中間層125中之(該GaN層厚度)/(該AlN層厚度)之厚度比率大於在該第一多層中間層115中之(該GaN層厚度)/(該AlN層厚度)之厚度比率。
該電子傳輸層16係以GaN形成。為防止因重新配置而使電子濃度及遷移性減少，該電子傳輸層16之厚度宜大於某一值，即，宜為500nm至1000nm。在此實施例中，藉由形成該第一多層中間層115及該第二多層中間層125，可明顯地防止重新配置，且因此該電子傳輸層16之厚度小於依據該第一實施例之半導體裝置中之電子傳輸層16之厚度。因此，在依據此實施例之半導體裝置中，該電子傳輸層16之厚度減少同時保持該電子傳輸層16之結晶性，且因此改善夾止性質。
接著，如第7B圖所示，在該電子供應層17上，形成該閘極電極21、該源極電極22及該汲極電極23。因此，製成依據此實施例之半導體裝置。
在此實施例中，藉由提供該第一高電阻層114及該第二高電阻層124，可防止垂直洩漏且可減少電子傳輸層16之厚度，並且因此改善夾止性質。
內容除了以上所述以外係與該第一實施例相同。
第三實施例
以下，說明一第三實施例。依據此實施例之半導體裝 置包括以一AlN與GaN之混合晶體形成之一混合晶體中間層，而不是依據第一實施例之多層中間層15。
請參閱第8圖，說明依據此實施例之一半導體裝置。依據此實施例之半導體裝置係如下地形成。在一基材11上依序積層一核層12、一緩衝層13、一高電阻層14、一混合晶體中間層215、一電子傳輸層16及一電子供應層17。
該混合晶體中間層215係以一具有500nm至1000nm之厚度之AlN與GaN之混合晶體形成。假設該混合晶體中間層215之組分是AlXGa1-XN，該混合晶體中間層215係形成為滿足0<X<0.3，更佳地，0.04X0.25。如果該混合晶體中間層215更包括一小量Al，則可吸收Fe，且可防止Fe進入該電子傳輸層16。此外，如果滿足X<0.3，則可減少應力產生，且因此可防止該基材11彎曲並且可防止裂縫在該積層半導體層中形成。
內容除了以上所述以外係與該第一實施例相同。
第四實施例
以下，參照第9圖說明一第四實施例。在依據此實施例之半導體裝置中，作為一閘極絕緣薄膜之一絕緣薄膜330形成在該電子供應層17。藉由形成絕緣薄膜330，可減少閘極洩漏電流。例如，使用Al2O3(氧化鋁)作為該絕緣薄膜330。
依據此實施例之半導體裝置係藉由在依據第一實施例形成至第4A圖之狀態之半導體裝置之電子供應層17上形成該源極電極22及該汲極電極23而形成，且形成作為一閘極絕緣薄膜之絕緣薄膜330。形成該絕緣薄膜330之方法包括 CVD(化學蒸氣沈積法)，ALD(原子層沈積)及濺鍍。
接著，在該絕緣薄膜330上之一預定區域中，形成該閘極電極21。因此，製成依據此實施例之半導體裝置。此外，具有一凹形狀之一閘極凹部可形成在該閘極電極21欲形成之區域中，且該閘極電極21可形成在一包括該閘極凹部內側之區域中。
內容除了以上所述以外係與該第一實施例相同。此外，此實施例亦可應用於依據該等第二與第三實施例之半導體裝置。
第五實施例
以下，說明一第五實施例。此實施例係有關於一半導體裝置，一電力單元及一高頻放大器。
依據此實施例之半導體裝置係藉由獨立地封裝該半導體裝置而形成。該獨立封裝半導體裝置係參照第10圖說明。第10圖示意地顯示該獨立封裝半導體裝置之內部，其中該等電極之配置係與該等第一至第四實施例之電極配置不同。
首先，依據該等第一至第四實施例製造之半導體裝置係藉由切割來分割，且形成一半導體晶片410，並且該半導體晶片410是由一GaN系製成之HEMT。該半導體晶片410係藉由一例如焊料之diatouch劑430固定在一引線框420上。該半導體晶片410對應於依據該等第一至第四實施例之半導體裝置。
接著，該閘極電極411藉由一接合線431與一閘極引線 421連接，該源極電極412藉由一接合線432與一源極引線422連接，且該汲極電極413藉由一接合線433與一汲極引線423連接。該等接合線431、432與433係藉由一例如Al之金屬材料形成。此外，在此實施例中，該閘極電極411是一閘極電極墊，且該閘極電極墊係與該等第一至第四實施例之半導體裝置之閘極電極21連接。另外，該源極電極412是一源極電極墊，且該源極電極墊係與該等第一至第四實施例之半導體裝置之源極電極22連接。又，該汲極電極413是一汲極電極墊，且該汲極電極墊係與該等第一至第四實施例之半導體裝置之汲極電極23連接。
接著，藉由一轉移模製法以模製樹脂440進行樹脂密封。如上所述，製成一獨立封裝半導體晶片，且該獨立封裝半導體晶片係由一GaN系材料製成之一HEMT。
以下，說明依據此實施例之該電力單元及該高頻放大器。依據此實施例之該電力單元及該高頻放大器使用依據該等第一至第四實施例之半導體裝置之任一半導體裝置。
首先，請參閱第11圖，說明依據此實施例之電力單元。依據此實施例之一電力單元460包括一高電壓一次側電路461，一低電壓二次側電路462，及一設置在該高電壓一次側電路461與該低電壓二次側電路462之間的變壓器463。該高電壓一次側電路461包括一AC(交流)電源464，一所謂橋式整流電路465，多數開關元件(在第11圖之例子中有四個)466，及一開關元件467。該低電壓二次側電路462包括多數開關元件468(在第11圖之例子中有三個)。在第11圖之 例子中，依據該等第一至第四實施例之半導體裝置係作為該高電壓一次側電路461之開關元件466及開關元件467使用。該高電壓一次側電路461之開關元件466與467宜為正常關閉半導體裝置。此外，在該低電壓二次側電路462中使用之開關元件468是由矽製成之典型MISFET(金屬絕緣體半導體場效電晶體)。
接著，請參閱第12圖，說明依據此實施例之高頻放大器。依據此實施例之一高頻放大器470可應用於一行動電話基地台之功率放大器。該高頻放大器470包括一數位預失真電路471，多數混合器472，一功率放大器473及一定向耦合器474。該數位預失真電路471補償該等輸入信號之非直線應變。該等混合器472混合其非直線應變已補償之該等輸入信號與多數AC信號。該功率放大器473放大已與該等AC信號混合之輸入信號。在第12圖之例子中，該功率放大器473包括依據該等第一至第四實施例之半導體裝置。該定向耦合器474監測輸入信號及輸出信號。在第12圖之電路中，該開關可以開關使得該等輸出信號藉由該等混合器472與AC信號混合且傳送至該數位預失真電路471。
依據該等實施例之一方面，在例如一場效電晶體之一半導體裝置中，可防止Fe進入該電子傳輸層，且可防止裂縫在該半導體層中形成，並且因此可獲得高產率及良好電性質。
該半導體裝置不限於在此所述之特定實施例，且在不偏離本發明之範疇之情形下可進行多種變化及修改。
在此所述之所有例子與條件語言是欲達成教學之目的以協助讀者了解本發明及由發明人貢獻之觀念以便促進該技術，且欲被視為不受限於這些特別說明之例子及條件，且在說明書中之這些例子的編排方式也與顯示本發明之優劣性無關。雖然本發明之實施例已詳細說明過了，但是應了解的是在不偏離本發明之精神與範疇的情形下，可對其進行各種變化、取代及更改。
5A,5B‧‧‧HEMT
11‧‧‧基材
12‧‧‧核層
13‧‧‧緩衝層
14‧‧‧高電阻層
15‧‧‧多層中間層
15a‧‧‧GaN層
15b‧‧‧AlN層
16‧‧‧電子傳輸層
16a‧‧‧2DEG
17‧‧‧電子供應層
21‧‧‧閘極電極
22‧‧‧源極電極
23‧‧‧汲極電極
114‧‧‧第一高電阻層
115‧‧‧第一多層中間層
124‧‧‧第二高電阻層
125‧‧‧第二多層中間層
215‧‧‧混合晶體中間層
330‧‧‧絕緣薄膜
410‧‧‧半導體晶片
411‧‧‧閘極電極
412‧‧‧源極電極
413‧‧‧汲極電極
420‧‧‧引線框
421‧‧‧閘極引線
422‧‧‧源極引線
423‧‧‧汲極引線
430‧‧‧diatouch劑
431,432,433‧‧‧接合線
440‧‧‧模製樹脂
460‧‧‧電力單元
461‧‧‧高電壓一次側電路
462‧‧‧低電壓二次側電路
463‧‧‧變壓器
464‧‧‧AC(交流)電源
465‧‧‧橋式整流電路
466,467,468‧‧‧開關元件
470‧‧‧高頻放大器
471‧‧‧數位預失真電路
472‧‧‧混合器
473‧‧‧功率放大器
474‧‧‧定向耦合器
911‧‧‧基材
912‧‧‧核層
913‧‧‧緩衝層
914‧‧‧高電阻層
915‧‧‧電子傳輸層
916‧‧‧電子供應層
921‧‧‧閘極電極
922‧‧‧源極電極
923‧‧‧汲極電極
930‧‧‧中間層
第1圖顯示具有一摻雜Fe之層的一半導體裝置；第2A與2B圖顯示一沒有AlN之半導體積層薄膜及一具有AlN之半導體積層薄膜；第3圖顯示在該半導體積層薄膜中藉由SIMS獲得之分析結果；第4A與4B圖顯示依據一第一實施例之一半導體裝置；第5圖顯示一多層中間層；第6圖顯示已進入依據第一實施例之半導體裝置的Fe；第7A與7B圖顯示依據一第二實施例之一半導體裝置；第8圖顯示依據一第三實施例之一半導體裝置；第9圖顯示依據一第四實施例之一半導體裝置；第10圖顯示依據一第五實施例之一獨立封裝半導體裝置；第11圖是依據第五實施例之一電力單元之電路圖；及第12圖顯示依據第五實施例之一高頻放大器。
11‧‧‧基材
12‧‧‧核層
13‧‧‧緩衝層
14‧‧‧高電阻層
15‧‧‧多層中間層
16‧‧‧電子傳輸層
16a‧‧‧2DEG
17‧‧‧電子供應層
21‧‧‧閘極電極
22‧‧‧源極電極
23‧‧‧汲極電極

Claims (20)

  1. 一種半導體裝置，包含：一高電阻層，其形成在一基材上，且該高電阻層係以一半導體材料形成，並且該半導體材料摻雜有一使該半導體材料具有高電阻之雜質元素；一多層中間層，其形成在該高電阻層上；一電子傳輸層，其係以一半導體材料形成在該多層中間層上；及一電子供應層，其係以一半導體材料形成在該電子傳輸層上，其中該多層中間層係以一多層薄膜形成，且一GaN層及一AlN層交替地積層在該多層薄膜中。
  2. 如申請專利範圍第1項之半導體裝置，其中在該多層中間層中，該GaN層具有大於該AlN層之一厚度的一厚度。
  3. 如申請專利範圍第1或2項之半導體裝置，其中在該多層中間層中，該GaN層具有一20nm至50nm之厚度，且該AlN層具有一2nm至5nm之厚度。
  4. 如申請專利範圍第1或2項之半導體裝置，其中在該多層中間層中，該GaN層及該AlN層係積層20次或20次以上。
  5. 如申請專利範圍第1或2項之半導體裝置，其中該多層中間層具有一500nm至1000nm之厚度。
  6. 一種半導體裝置，包含： 一高電阻層，其形成在一基材上，且該高電阻層係以一半導體材料形成，並且該半導體材料摻雜有一使該半導體材料具有高電阻之雜質元素；一中間層，其形成在該高電阻層上；一電子傳輸層，其係以一半導體材料形成在該中間層上；及一電子供應層，其係以一半導體材料形成在該電子傳輸層上，其中該中間層係以AlGaN形成，且該AlGaN係表示為AlXGa1-XN，並且其中0<X<0.3。
  7. 如申請專利範圍第1、2及6項中任一項之半導體裝置，其中該高電阻層，該多層中間層或該中間層，該電子傳輸層，及該電子供應層係藉由MOVPE(金屬有機氣相磊晶)形成。
  8. 如申請專利範圍第1、2及6項中任一項之半導體裝置，其中該高電阻層係藉由摻雜一包括GaN、AlN及AlGaN中任一者之材料及使該材料具有高電阻之該雜質元素而形成。
  9. 如申請專利範圍第1或2項之半導體裝置，其中該高電阻層是一第一高電阻層，且該多層中間層是一第一多層中間層，該半導體裝置更包含： 一第二高電阻層，其形成在該第一高電阻層上，且該第二高電阻層係以一半導體材料形成，並且該半導體材料摻雜有一使該半導體材料具有高電阻之雜質元素；及一第二多層中間層，其形成在該第二高電阻層上，其中該電子傳輸層係形成在該第二多層中間層上，且該第二多層中間層係以一多層薄膜形成，且一GaN層及一AlN層交替地積層在該多層薄膜中。
  10. 如申請專利範圍第9項之半導體裝置，其中在該第二高電阻層中之該雜質元素之一摻雜密度係比在該第一高電阻層中之該雜質元素之一摻雜密度低。
  11. 如申請專利範圍第10項之半導體裝置，其中該第二高電阻層之一厚度係比該第一高電阻層之一厚度小。
  12. 如申請專利範圍第10或11項之半導體裝置，其中該第二多層中間層之一厚度係比該第一多層中間層之一厚度小。
  13. 如申請專利範圍第10或11項之半導體裝置，其中在該第二多層中間層中之(GaN層之厚度)/(AlN層之厚度)之一厚度比率比在該第一多層中間層中之(GaN層之厚度)/(AlN層之厚度)之一厚度比率大。
  14. 如申請專利範圍第1、2、6、10及11項中任一項之半導 體裝置，其中該雜質元素是Fe。
  15. 如申請專利範圍第1、2、6、10及11項中任一項之半導體裝置，其中一緩衝層係形成在該基材上，該高電阻層係形成在該緩衝層上，且該緩衝層係以AlN或AlGaN形成。
  16. 如申請專利範圍第1、2、6、10及11項中任一項之半導體裝置，其中該電子傳輸層係以一包括GaN之材料形成。
  17. 如申請專利範圍第1、2、6、10及11項中任一項之半導體裝置，其中該電子供應層係以一包括AlGaN之材料形成。
  18. 如申請專利範圍第1、2、6、10及11項中任一項之半導體裝置，其中一閘極電極，一源極，電極，及一汲極電極係形成在該電子供應層上。
  19. 一種電力單元，包含：如申請專利範圍第1、2、6、10及11項中任一項之該半導體裝置。
  20. 一種放大器，包含：如申請專利範圍第1、2、6、10及11項中任一項之該半導體裝置。
TW101125302A 2011-09-28 2012-07-13 半導體裝置 TWI482279B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011213473A JP5987288B2 (ja) 2011-09-28 2011-09-28 半導体装置

Publications (2)

Publication Number Publication Date
TW201314889A true TW201314889A (zh) 2013-04-01
TWI482279B TWI482279B (zh) 2015-04-21

Family

ID=47910295

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101125302A TWI482279B (zh) 2011-09-28 2012-07-13 半導體裝置

Country Status (5)

Country Link
US (2) US20130075786A1 (zh)
JP (1) JP5987288B2 (zh)
KR (1) KR101340142B1 (zh)
CN (1) CN103035698B (zh)
TW (1) TWI482279B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520286B2 (en) 2013-05-31 2016-12-13 Shanken Electric Co., Ltd. Semiconductor substrate, semiconductor device and method of manufacturing the semiconductor device
TWI705506B (zh) * 2015-09-30 2020-09-21 日商三墾電氣股份有限公司 半導體基底、半導體裝置、半導體基底的製造方法、以及半導體裝置的製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6419418B2 (ja) * 2013-05-29 2018-11-07 三菱電機株式会社 半導体装置
JP6385350B2 (ja) * 2013-07-30 2018-09-05 住友化学株式会社 半導体基板および半導体基板の製造方法
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
KR102137743B1 (ko) * 2013-10-07 2020-07-24 엘지이노텍 주식회사 반도체 소자
JP2015185809A (ja) * 2014-03-26 2015-10-22 住友電気工業株式会社 半導体基板の製造方法及び半導体装置
JP6331695B2 (ja) * 2014-05-28 2018-05-30 三菱電機株式会社 半導体素子の製造方法
US9627530B2 (en) * 2014-08-05 2017-04-18 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
CN104600109A (zh) * 2015-01-07 2015-05-06 中山大学 一种高耐压氮化物半导体外延结构及其生长方法
KR102330350B1 (ko) 2015-04-27 2021-11-24 엘지전자 주식회사 냉장고
JP6539128B2 (ja) 2015-06-29 2019-07-03 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP6592524B2 (ja) * 2015-10-21 2019-10-16 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板
DE112016005022T5 (de) 2015-11-02 2018-08-02 Ngk Insulators, Ltd. Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
CN108352327B (zh) 2015-11-02 2021-07-30 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN105702565B (zh) * 2016-04-11 2019-08-23 杭州士兰微电子股份有限公司 用于生长GaN外延材料的衬底结构及其制作方法
CN106206894A (zh) * 2016-07-19 2016-12-07 厦门乾照光电股份有限公司 一种具有高阻值GaN电流阻挡层的发光二极管及其制作方法
JP6615075B2 (ja) 2016-09-15 2019-12-04 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
JP6790682B2 (ja) 2016-09-29 2020-11-25 富士通株式会社 化合物半導体装置、電源装置、及び増幅器
US9818871B1 (en) * 2016-10-20 2017-11-14 Cisco Technology, Inc. Defense layer against semiconductor device thinning
JP6376257B2 (ja) * 2017-09-01 2018-08-22 富士通株式会社 半導体装置
EP3486939B1 (en) * 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
DE102018132263A1 (de) * 2018-12-14 2020-06-18 Aixtron Se Verfahren zum Abscheiden einer Heterostruktur und nach dem Verfahren abgeschiedene Heterostruktur
JP7458904B2 (ja) 2019-07-24 2024-04-01 クアーズテック合同会社 窒化物半導体基板
US11201217B2 (en) 2019-07-24 2021-12-14 Coorstek Kk Nitride semiconductor substrate
CN111477535B (zh) * 2019-12-31 2022-10-11 厦门市三安集成电路有限公司 一种复合硅衬底及其制备方法和应用
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device
CN116235302A (zh) * 2020-08-24 2023-06-06 苏州晶湛半导体有限公司 半导体结构及其制备方法
WO2023176744A1 (ja) * 2022-03-14 2023-09-21 三菱ケミカル株式会社 ＧａＮエピタキシャル基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786572A (ja) * 1993-09-10 1995-03-31 Toshiba Corp 電界効果トランジスタ
JPH07235665A (ja) * 1994-02-22 1995-09-05 Toshiba Corp 電界効果トランジスタ
JPH08236752A (ja) * 1995-02-28 1996-09-13 Nec Corp ヘテロ接合電界効果トランジスタ
CN101834245B (zh) * 2001-06-15 2013-05-22 克里公司 在SiC衬底上形成的GaN基LED
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
KR100616619B1 (ko) 2004-09-08 2006-08-28 삼성전기주식회사 질화물계 이종접합 전계효과 트랜지스터
JP2007250721A (ja) * 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ構造
US7566580B2 (en) * 2006-11-15 2009-07-28 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition
JP4967708B2 (ja) * 2007-02-27 2012-07-04 富士通株式会社 化合物半導体装置及びそれを用いたドハティ増幅器
WO2008112185A1 (en) * 2007-03-09 2008-09-18 The Regents Of The University Of California Method to fabricate iii-n field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
JP2008288474A (ja) * 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ
JP5100413B2 (ja) * 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP5013218B2 (ja) * 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP2010232297A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体装置
JP5631034B2 (ja) * 2009-03-27 2014-11-26 コバレントマテリアル株式会社 窒化物半導体エピタキシャル基板
JP5334057B2 (ja) * 2009-11-04 2013-11-06 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物積層基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520286B2 (en) 2013-05-31 2016-12-13 Shanken Electric Co., Ltd. Semiconductor substrate, semiconductor device and method of manufacturing the semiconductor device
TWI578382B (zh) * 2013-05-31 2017-04-11 Sanken Electric Co Ltd A semiconductor substrate, a semiconductor device, and a semiconductor device
TWI705506B (zh) * 2015-09-30 2020-09-21 日商三墾電氣股份有限公司 半導體基底、半導體裝置、半導體基底的製造方法、以及半導體裝置的製造方法

Also Published As

Publication number Publication date
CN103035698B (zh) 2015-11-25
US20150034967A1 (en) 2015-02-05
JP5987288B2 (ja) 2016-09-07
KR101340142B1 (ko) 2013-12-10
KR20130034582A (ko) 2013-04-05
CN103035698A (zh) 2013-04-10
TWI482279B (zh) 2015-04-21
US20130075786A1 (en) 2013-03-28
JP2013074211A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
TWI482279B (zh) 半導體裝置
US9269799B2 (en) Semiconductor apparatus
US9184241B2 (en) Semiconductor apparatus
US8962409B2 (en) Semiconductor device and fabrication method
US8878248B2 (en) Semiconductor device and fabrication method
US9502525B2 (en) Compound semiconductor device and method of manufacturing the same
TWI557917B (zh) 半導體裝置及其製造方法
US20130257539A1 (en) Compound semiconductor device and method for manufacturing the same
TWI545220B (zh) 半導體結晶基板的製造方法、半導體裝置的製造方法、半導體結晶基板及半導體裝置
US20130248932A1 (en) Manufacturing method of semiconductor device, semiconductor device, and semiconductor crystal growth substrate
US20130248872A1 (en) Semiconductor device, nitride semiconductor crystal, method for manufacturing semiconductor device, and method for manufacturing nitride semiconductor crystal
TWI565060B (zh) 帶有以氮化半導體製成之緩衝層的半導體裝置
JP2012109344A (ja) 窒化物半導体素子および窒化物半導体パッケージ
KR101473577B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20170229566A1 (en) Semiconductor device, power-supply device, and amplifier
JP2012256706A (ja) 半導体装置
JP6205497B2 (ja) 窒化物半導体の製造方法
JP2017168862A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees