JP6419418B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6419418B2
JP6419418B2 JP2013113163A JP2013113163A JP6419418B2 JP 6419418 B2 JP6419418 B2 JP 6419418B2 JP 2013113163 A JP2013113163 A JP 2013113163A JP 2013113163 A JP2013113163 A JP 2013113163A JP 6419418 B2 JP6419418 B2 JP 6419418B2
Authority
JP
Japan
Prior art keywords
layer
buffer layer
semiconductor device
electron supply
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013113163A
Other languages
English (en)
Other versions
JP2014232805A (ja
Inventor
木下 博之
博之 木下
山本 佳嗣
佳嗣 山本
徹郎 國井
徹郎 國井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013113163A priority Critical patent/JP6419418B2/ja
Priority to US14/174,928 priority patent/US9117742B2/en
Publication of JP2014232805A publication Critical patent/JP2014232805A/ja
Application granted granted Critical
Publication of JP6419418B2 publication Critical patent/JP6419418B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、例えば信号の増幅などに用いられる半導体装置に関する。
HEMT(High Electron Mobility Transistor)などの半導体装置は、2次元電子ガスが形成されるチャネル層を有する。特許文献1には、SiC基板の上にバッファ層を介してチャネル層が形成された半導体装置が開示されている。このバッファ層には1×1018〜1×1020/cmの濃度のFeが添加されている。
特開2010−199597号公報 特開2009−059945号公報 特開2012−174697号公報
高木一考「X帯及びKu帯高出力GaN HEMTの現状」電子情報通信学会論文誌 vol.J92−C、No.12、 pp.762−769(2009年)
バッファ層中にFeを添加するとバッファ層中のドナー不純物を不活性化してバッファ層のキャリア濃度を低減することができる。これにより、リカバリ時間(逆回復時間)を短くできる。
高周波出力を遮断してから10秒程度経過するまでにドレイン電流が大きく変化すると、半導体装置を増幅器として使用する場合に線形性が悪化したり、利得の時間変動が大きいことで出力電力が不安定となったりする問題があった。
本発明は、上述のような課題を解決するためになされたもので、半導体装置を増幅器として使用する場合に線形性が悪化したり、利得の時間変動が大きいことで出力電力が不安定となったりする問題を解消できる半導体装置を提供することを目的とする。
本願の発明に係る半導体装置は、基板と、該基板の上に、GaNにFeとCを添加して形成されたバッファ層と、該バッファ層の上にGaNで形成された、電子が走行するチャネル層と、該チャネル層の上に形成された、該チャネル層に2次元電子ガスを形成するための電子供給層と、該電子供給層の上に形成されたゲート電極と、該電子供給層の上に形成されたドレイン電極と、該電子供給層の上に形成されたソース電極と、を備える。そして、該チャネル層の層厚は0.5μm以上であり、該バッファ層の層厚は1〜1.5μmであり、該Feと該Cの添加量の総和は1×1016cm−3以上1×1018cm−3以下であることを特徴とする。

本発明によれば、高周波出力を遮断してから10秒程度経過するまでにドレイン電流が大きく変化しないので、半導体装置を増幅器として使用する場合に線形性が悪化したり、利得の時間変動が大きいことで出力電力が不安定となったりする問題を解消できる。
本発明の実施の形態に係る半導体装置の断面図である。 バッファ層の形成工程を示す断面図である。 チャネル層等の形成工程を示す断面図である。 ソース電極等の形成工程を示す断面図である。 絶縁膜の形成工程を示す断面図である。 ドレイン電流の推移の典型例を示すグラフである。 本発明の実施の形態に係る半導体装置について、高周波出力をオン状態からオフした後のドレイン電流の変化を示すグラフである。 図7の一部を拡大したグラフである。 Ids(10)を基準としたΔIdsratioの時間変化を示したグラフである。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態.
図1は、本発明の実施の形態に係る半導体装置の断面図である。この半導体装置は、例えばサファイア、SiC、Si、又はGaNで形成された基板10を備えている。基板10の上にバッファ層12が形成されている。バッファ層12はGaNに遷移金属元素であるFe又はCを添加して形成されている。Fe又はCの添加量は、1×1016cm−3以上1×1018cm−3以下である。バッファ層12の層厚は例えば1〜1.5μmである。
バッファ層12では、例えばFeによるp型の深い準位で形成されたキャリアが、n型のキャリアを実効的に補償している。これによりバッファ層12はp型の導電型になっている。なお、n型のキャリアの発生原因となるn型の準位は、Si不純物又は意図しない欠陥等で形成される。
バッファ層12の上には、GaNで形成されたチャネル層14が形成されている。チャネル層14は例えば0.5〜2μmの層厚を有している。チャネル層14は電子が走行する電子走行層として機能する。なお、チャネル層14にはFe又はCは添加しない。
チャネル層14の上には、チャネル層14に2次元電子ガスを形成するための電子供給層16が形成されている。電子供給層16は例えばAlGaNで形成されている。電子供給層16の層厚は例えば20〜30nmである。電子供給層16の上にはゲート電極20、ドレイン電極22、及びソース電極24が形成されている。ゲート電極20、ドレイン電極22、及びソース電極24は絶縁膜26により相互に絶縁されている。
図1に示す半導体装置はGaNで形成された高電子移動度トランジスタ(GaN−HEMT)である。この半導体装置の基本的な動作は周知のGaN−HEMTと同様である。つまり、半導体装置をオン状態にすると、チャネル層14の電子供給層16側に2次元電子ガス30(破線で示されている)が形成される。なお、図1では、素子分離領域、及び配線等は省略した。
本発明の実施の形態に係る半導体装置の製造方法を説明する。まず、図2に示すように基板10の上にバッファ層12を形成する。バッファ層12の形成前に、有機金属気相成長(Metal Organic Chemical Vapor Deposition:MOCVD)法により、基板10の上に50nmのAlN核生成層を成長させる。その後、例えば1〜1.5μmの層厚のGaNでバッファ層12を形成する。バッファ層12には1×1016cm−3以上1×1018cm−3以下のFe又はCを添加する。
次いで、図3に示すように、バッファ層12の上にチャネル層14、及び電子供給層16を形成する。前述のバッファ層12、チャネル層14、及び電子供給層16はMOCVD法で形成する。MOCVD法の原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスを用いる。成長する層に応じて、Al源であるトリメチルアルミニウムガス、Ga源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、1〜10LM(Liter/Minute)とする。バッファ層12を成長する際には、成長圧力を100Torr以下、かつ成長温度を900〜1050℃としつつ、他の原料ガスとともにフェロセン等の鉄を含む有機金属原料を供給する。これによりバッファ層12に例えば5×1019cm−3の濃度で鉄を添加することができる。
次いで、図4に示すように、ドレイン電極22とソース電極24を形成する。ドレイン電極22とソース電極24は、リフトオフ法により電子供給層16上の所定領域に形成する。ドレイン電極22とソース電極24は例えばTi/Al膜で形成する。
次いで、図5に示すように、絶縁膜26を形成する。具体的には、まずプラズマCVD法により全面にSiN膜を堆積する。その後、フォトリソグラフィ及びドライエッチングにより電子供給層16に達する開口26aを形成する。
次いで、図1に示すように、図5の開口26aに露出した電子供給層16にゲート電極20を形成する。ゲート電極20は、リフトオフ法により例えばNi/Au膜で形成する。こうして、図1に示すGaN−HEMT(半導体装置)が完成する。
図6は、周知のGaN−HEMTにおいて、RFパワー(高周波出力)をオン状態からオフ状態へ遷移させたときのドレイン電流の推移の典型例を示すグラフである。高周波出力をオフしてから、ドレイン電流が高周波出力をオンする前の待機時のドレイン電流(Idsq)になるまでに一定の時間を要する。この現象をリカバリ現象という。リカバリ現象は、バッファ層中のトラップによるキャリアの捕獲及び放出に時間がかかることが原因で起こる。トラップは、電子又はホールを捕獲又は放出することで、プラス、マイナス又は中性と様々な電荷状態を持つものである。なお、半導体装置の出力ゲインにおいてもドレイン電流と同様のリカバリ現象が見られる。
ここで、高周波出力を遮断してからt秒経過するまでのドレイン電流の、10秒後のドレイン電流Ids(10)を基準にした変化量をΔIds(t)、高周波出力を遮断した直後0秒のドレイン電流の変化量をΔIds(0)と定義する。また、ΔIds(t)がIds(10)の5%に達するときのtをリカバリ時間と定義する。リカバリ時間が長いと、半導体装置を増幅器として使用する場合に線形性が悪化したり、利得の時間変動が大きいことで出力電力が不安定となったりする弊害があった。
本発明の実施の形態に係る半導体装置によれば、バッファ層12にFe又はCが添加されているので、リカバリ時間を短くすることができる。すなわち、バッファ層12に添加されたFe又はCが、バッファ層12の成長中にバッファ層12に取り込まれた不純物又は欠陥による電荷を中性化し、かつバッファ層12に注入されたキャリア及びバッファ層12から放出されたキャリアを深い準位で再捕獲及び再放出する事によりフェルミレベルを安定化させる。これによりリカバリ時間を短くできる。リカバリ時間は5秒以下であることが好ましい。より好ましいリカバリ時間は0.5秒以下である。最も好ましいリカバリ時間はゼロである。このようにリカバリ時間を短くすることで、半導体装置を増幅器として使用する場合に線形性が悪化したり、利得の時間変動が大きいことで出力電力が不安定となったりする問題を解消できる。
図7は、本発明の実施の形態に係る半導体装置について、高周波出力をオン状態からオフした後のドレイン電流の変化を示すグラフである。Aはバッファ層にFe又はCが添加されていない半導体装置の特性を示す。Bはバッファ層に5×1017cm−3のFeを添加した半導体装置の特性を示す。Cはバッファ層に1×1018cm−3のFeを添加した半導体装置の特性を示す。図7から、Feの添加量が多いほど、ドレイン電流が早期に待機電流(Idsq)に収束することが分かる。
図8は、図7の0〜20秒までの区間の拡大図である。GaN−HEMTの実動作上重要となるのは、高周波出力を遮断してから10秒程度までの時間である。Aの場合のΔIds(0)は98mAであり、Bの場合のΔIds(0)は34.3mAであり、Cの場合のΔIds(0)は17.6mAであった。
ΔIds(0)/Ids(10)をΔIdsratio(0)とすると、AのΔIdsratio(0)は20.3%、BのΔIdsratio(0)は5.3%、CのΔIdsratio(0)は2.5%であった。ΔIdsratioの値が低いほどリカバリ時間が短いので、Fe添加量が多いほどリカバリ時間が短いことが分かる。
図9はIds(10)を基準としたΔIdsratioの時間変化を示したグラフである。図9から、Aの場合のリカバリ時間は5.8秒、Bの場合のリカバリ時間は0.38秒、Cの場合のリカバリ時間は0秒であることが分かる。
ところで、バッファ層12におけるFe等のp型キャリアの濃度は、n型のキャリア濃度より大きい必要があるものの、大きくなりすぎるとチャネル層14におけるキャリアの移動度を下げてしまう。そのため、バッファ層12におけるFe又はCの添加量は1×1018cm−3以下であることが好ましく、1×1018cm−3より小さくすることもできる。他方、リカバリ時間を短くするためには、バッファ層12におけるFe又はCの添加量を1×1016cm−3以上とすることが好ましい。従って、リカバリ時間を短くしつつチャネル層14のキャリア移動度の低下を抑制するためには、バッファ層12に1×1016cm−3以上1×1018cm−3以下(又は未満)のFe又はCを添加するとよい。なお、FeとCの両方を添加してもよく、この場合は、FeとCの合計の添加量が1×1016cm−3以上1×1018cm−3以下(又は未満)となるようにするとよい。
チャネル層14の層厚を0.5〜2μmとしたので、チャネル層14に生じる2次元電子ガス30が、バッファ層12に添加されたFe又はCの影響を受けないようにすることができる。なおチャネル層14の層厚が0.5μm以上であればFe又はCの影響を抑制できるので、チャネル層14の層厚は0.5〜2μmの範囲に限定されない。
本発明の実施の形態に係る半導体装置は、例えば単体の増幅器又はMMICを構成するトランジスタとして利用することができる。チャネル層14の結晶性を向上させ、かつ電子をチャネル層14に閉じ込めるために、基板10とバッファ層12の間に歪緩衝層を挿入しても良い。歪緩衝層は例えばAlN、AlGaN、GaN/InGaN、又はAlN/AlGaNで形成する。電子供給層16は多層構造としてもよい。ソース及びドレインにおけるコンタクト抵抗を低減する目的で、ソース電極24及びドレイン電極22の少なくとも一方の下にn+領域を形成しても良い。
10 基板、 12 バッファ層、 14 チャネル層、 16 電子供給層、 20 ゲート電極、 22 ドレイン電極、 24 ソース電極、 26 絶縁膜、 30 2次元電子ガス

Claims (2)

  1. 基板と、
    前記基板の上に、GaNにFeとCを添加して形成されたバッファ層と、
    前記バッファ層の上にGaNで形成された、電子が走行するチャネル層と、
    前記チャネル層の上に形成された、前記チャネル層に2次元電子ガスを形成するための電子供給層と、
    前記電子供給層の上に形成されたゲート電極と、
    前記電子供給層の上に形成されたドレイン電極と、
    前記電子供給層の上に形成されたソース電極と、を備え、
    前記チャネル層の層厚は0.5μm以上であり、
    前記バッファ層の層厚は1〜1.5μmであり、
    前記Feと前記Cの添加量の総和は1×1016cm−3以上1×1018cm−3以下であることを特徴とする半導体装置。
  2. 前記バッファ層はp型の導電型となっていることを特徴とする請求項1に記載の半導体装置。
JP2013113163A 2013-05-29 2013-05-29 半導体装置 Active JP6419418B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013113163A JP6419418B2 (ja) 2013-05-29 2013-05-29 半導体装置
US14/174,928 US9117742B2 (en) 2013-05-29 2014-02-07 High electron mobility transistor with shortened recovery time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013113163A JP6419418B2 (ja) 2013-05-29 2013-05-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2014232805A JP2014232805A (ja) 2014-12-11
JP6419418B2 true JP6419418B2 (ja) 2018-11-07

Family

ID=51984133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013113163A Active JP6419418B2 (ja) 2013-05-29 2013-05-29 半導体装置

Country Status (2)

Country Link
US (1) US9117742B2 (ja)
JP (1) JP6419418B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201217B2 (en) 2019-07-24 2021-12-14 Coorstek Kk Nitride semiconductor substrate
JPWO2022259651A1 (ja) * 2021-06-08 2022-12-15

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917156B1 (en) * 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
JP6993562B2 (ja) 2017-07-13 2022-02-03 富士通株式会社 化合物半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
US6639255B2 (en) 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
JP5095253B2 (ja) * 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2008288474A (ja) * 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ
JP4584293B2 (ja) 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
JP5578873B2 (ja) 2010-02-08 2014-08-27 古河電気工業株式会社 窒化ガリウム半導体装置及びその製造方法
JP5328704B2 (ja) * 2010-03-24 2013-10-30 日立電線株式会社 窒化物半導体エピタキシャルウェハおよび電界効果型トランジスタ素子
JP5343910B2 (ja) 2010-04-09 2013-11-13 富士通株式会社 化合物半導体装置の製造方法
JP5696392B2 (ja) * 2010-07-29 2015-04-08 住友電気工業株式会社 半導体装置
JP5711001B2 (ja) 2011-02-17 2015-04-30 新日本無線株式会社 窒化物半導体装置の製造方法
JP5987288B2 (ja) * 2011-09-28 2016-09-07 富士通株式会社 半導体装置
JP2014027253A (ja) * 2012-06-22 2014-02-06 Toshiba Corp 整流回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201217B2 (en) 2019-07-24 2021-12-14 Coorstek Kk Nitride semiconductor substrate
JPWO2022259651A1 (ja) * 2021-06-08 2022-12-15
WO2022259651A1 (ja) * 2021-06-08 2022-12-15 信越半導体株式会社 窒化物半導体基板及びその製造方法
JP7334869B2 (ja) 2021-06-08 2023-08-29 信越半導体株式会社 窒化物半導体基板及びその製造方法

Also Published As

Publication number Publication date
US20140353674A1 (en) 2014-12-04
JP2014232805A (ja) 2014-12-11
US9117742B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
US7956383B2 (en) Field effect transistor
JP5566618B2 (ja) GaN系半導体素子
JP4967708B2 (ja) 化合物半導体装置及びそれを用いたドハティ増幅器
JP5577681B2 (ja) 半導体装置
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP2009059945A (ja) 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
JP5641821B2 (ja) ヘテロ接合電界効果トランジスタの製造方法
US20060220039A1 (en) Semiconductor device, method of manufacturing the same, and substrate for manufacturing the same
JP2013077635A (ja) 半導体装置およびその製造方法
JP5202897B2 (ja) 電界効果トランジスタおよびその製造方法
US20160133738A1 (en) High electron mobility transistor and manufacturing method thereof
JP5546104B2 (ja) GaN系電界効果トランジスタ
JP2010232610A (ja) 半導体装置及びその製造方法
JP6419418B2 (ja) 半導体装置
JP5870574B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2010206125A (ja) 窒化ガリウム系高電子移動度トランジスタ
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP5509544B2 (ja) 半導体装置及びその製造方法
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
US9437725B2 (en) Semiconductor device and semiconductor substrate
JP2015073073A (ja) 半導体装置およびその製造方法
JP5732228B2 (ja) 窒化物半導体装置の製造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
JP4947877B2 (ja) 高電子移動度トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170801

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170809

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181010

R150 Certificate of patent or registration of utility model

Ref document number: 6419418

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250