JP2013145821A - ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ - Google Patents

ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ Download PDF

Info

Publication number
JP2013145821A
JP2013145821A JP2012005945A JP2012005945A JP2013145821A JP 2013145821 A JP2013145821 A JP 2013145821A JP 2012005945 A JP2012005945 A JP 2012005945A JP 2012005945 A JP2012005945 A JP 2012005945A JP 2013145821 A JP2013145821 A JP 2013145821A
Authority
JP
Japan
Prior art keywords
superlattice
layer
buffer layer
layer structure
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012005945A
Other languages
English (en)
Other versions
JP2013145821A5 (ja
JP5785103B2 (ja
Inventor
Nobuyuki Hoteida
暢行 布袋田
Nobuaki Teraguchi
信明 寺口
Daisuke Honda
大輔 本田
Nobuyuki Ito
伸之 伊藤
Masakazu Matsubayashi
雅和 松林
Haruhiko Matsukasa
治彦 松笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012005945A priority Critical patent/JP5785103B2/ja
Priority to PCT/JP2013/050519 priority patent/WO2013108733A1/ja
Priority to US14/372,366 priority patent/US9111839B2/en
Priority to CN201380005634.XA priority patent/CN104054166A/zh
Publication of JP2013145821A publication Critical patent/JP2013145821A/ja
Publication of JP2013145821A5 publication Critical patent/JP2013145821A5/ja
Application granted granted Critical
Publication of JP5785103B2 publication Critical patent/JP5785103B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ヘテロ接合型FET用のエピタキシャルウエハにおける反りと刃状転位密度を低減させる。
【解決手段】ヘテロ接合型FET用エピタキシャルウエハは、Si基板1上に順次積層されたAlN下地層2、段階的組成傾斜バッファ層構造6、超格子バッファ層構造7、GaNチャネル層8、および窒化物半導体の電子供給層9を含み、段階的組成傾斜バッファ層構造6はAl組成比が順次低減されるように積層された複数のAlGaNバッファ層を含み、その最上層はAlGa1-xN(0<x)の組成を有し、超格子バッファ層構造7内ではAlGa1−yN(y≦1)超格子構成層とAlGa1−zN(0<z<y)超格子構成層のいずれかから開始してそれらが交互に複数回積層されており、AlGa1-xNバッファ層とAlGa1−zN超格子構成層とがx−0.05≦z≦x+0.05の条件を満たす。
【選択図】図1

Description

本発明は、2次元電子ガス(2DEG)を生じ得る複数の窒化物系半導体層を含むヘテロ接合型電界効果トランジスタを作製するためのエピタキシャルウエハに関し、特にそのウエハにおける反りと転位密度の低減に関する。
窒化物系半導体からなる例えばAlGaN層/GaN層のヘテロ接合構造の形成においては、GaN基板が高価であることから、サファイア基板やSi基板の上におけるそれらの層のエピタキシャル結晶成長が従来から行なわれている。
Si基板上の窒化物系半導体層の結晶成長に関しては、Si基板に対する窒化物系半導体層の結晶構造の相違、格子不整合、熱膨張係数差などに基づく歪みを緩和するために、さまざまなバッファ層構造が検討されている。より具体的には、2種の超格子構成層の繰返しを含む超格子バッファ層構造に関して、多くの特許公報が存在している。
例えば、特許文献1では、格子定数および熱膨張率が大きく異なる基板上に表面が平滑でクラックを含まない窒化物半導体層を形成することを目的として、シリコン基板上にAlGa1−xN(0.5≦x≦1)の第1超格子構成層とAlGa1−yN(0.01≦y≦0.2)の第2超格子構成層とを交互に繰返し積層してAlGaN系超格子バッファ層構造を形成することが記載されている。
また、特許文献2では、バッファ層を介する電極間の電流リークを抑制することを目的として、シリコン基板上のAlNバッファ層と、その上に交互に積層された高Al組成比のH−AlGaN超格子構成層と低Al組成比のL−AlGaN超格子構成層を含む超格子バッファ層構造とを有する半導体素子が記載されている。
さらに、特許文献3では、Si基板上またはこの上に形成した中間層上に、Al組成比が厚さ方向に連続または段階的に減少させられた組成傾斜バッファ層構造を形成し、その上に交互に積層された高Al組成比のAlGaN超格子構成層と低Al組成比のAlGaN超格子構成層と含む超格子バッファ層構造を形成し、その上にチャネル層となる窒化物層が形成されている。このような積層構造を利用することによって、クラックおよびピットの発生が少なくかつ結晶性に優れた窒化物半導体層を有する半導体素子が得られることが述べられている。
特開2007−67077号公報 特開2010−232377号公報 特開2009−158804号公報
特許文献1から3に開示された窒化物系半導体エピタキシャルウエハは、電子デバイスであるパワーデバイス用のウエハとして用いることができることが記載または示唆されている。しかしながら、そのようなエピタキシャルウエハを用いてパワーデバイスを製造するためには、そのウエハに対してフォトリソグラフィやエッチングなどの工程を通して、電極形成、素子分離、表面保護膜形成、内部配線形成などの半導体処理プロセスを経る必要がある。したがって、ウエハに反りがある場合にはデバイスの歩留まりの低下を招き、反りがひどい場合にはウエハを半導体製造装置で処理できないという問題を生じる。特に、600Vから1200Vまでの耐電圧が求められるパワーデバイスの場合には、窒化物半導体層自体の膜厚を増大させる必要があり、その膜厚の増大に伴ってウエハの反りが大きくなる傾向にある。
このようなウエハの反りの問題から、パワーデバイスを製造するに適したエピタキシャルウエハは、未だ市場に出ていないのが現状である。
上述のような先行技術における課題に鑑み、本発明は、段階的組成傾斜バッファ層構造とその上の超格子バッファ層構造との関係を調整することによって、ヘテロ接合型FET用のエピタキシャルウエハにおける反りと刃状転位密度を低減させることを目的としている。
本発明によれば、ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハは、Si基板上に順次積層されたAlN下地層、段階的組成傾斜バッファ層構造、超格子バッファ層構造、GaNチャネル層、および窒化物系半導体の電子供給層を含み、段階的組成傾斜バッファ層構造はAl組成比が段階的に順次低減されるように積層された複数のAlGaNバッファ層を含み、最上のAlGaNバッファ層はAlGa1-xN(0<x)の組成を有し、超格子バッファ層構造内ではAlGa1−yN(y≦1)超格子構成層とAlGa1−zN(0<z<y)超格子構成層のいずれかから開始してそれらの超格子構成層が交互に複数回積層されており、AlGa1-xNバッファ層とAlGa1−zN超格子構成層とがほぼ同じAl組成比を有していてx−0.05≦z≦x+0.05の条件を満たすことを特徴としている。
なお、超格子バッファ層構造内の最下の超格子構成層は、AlNの組成を有することが好ましい。
上述のような本発明による段階的組成傾斜バッファ層構および超格子バッファ層構造の組合せを利用することよって、窒化物系半導体エピタキシャルウエハの反りを大幅に低減させることができ、また刃状転位密度も低減された窒化物系半導体エピタキシャルウエハを得ることが可能となる。
本発明の実施例1による窒化物系半導体エピタキシャルウエハの積層構造を示す模式的断面図である。 比較例1による窒化物系半導体エピタキシャルウエハの積層構造を示す模式的断面図である。 比較例2による窒化物系半導体エピタキシャルウエハの積層構造を示す模式的断面図である。 段階的組成傾斜バッファ層構造中の最上層に対する超格子バッファ層構造中で相対的に小さなバンドギャップを有する超格子構成層のAl組成差(%)に依存するエピタキシャルウエハの反り量(μm)を示すグラフである。
本発明者達は、ヘテロ接合型FET用のエピタキシャルウエハにおける反りと刃状転位密度の低減を図るために望まれる段階的組成傾斜バッファ層構と超格子バッファ層構造との関係を解明するために、以下に述べるような実施例と比較例によるウエハにおける反り量と刃状転位密度を測定し、その結果について考察して本発明を導き出した。
(実施例1)
図1は、本発明の実施例1によるヘテロ接合型FET用エピタキシャルウエハの積層構造を示す模式的断面図である。
この図1のウエハの作製においては、4インチ径で厚さ625μmのSi基板1が用いられた。窒化物系半導体層の結晶成長に先立って、フッ酸系のエッチャントでSi基板1の表面酸化膜を除去した後に、MOCVD(有機金属気相堆積)装置内にその基板がセットされた。MOCVD装置内では基板が1100℃に加熱され、チャンバ内圧力13.3kPaの水素雰囲気にて基板表面のクリーニングが行なわれた。その後、基板温度とチャンバ内圧力を維持しつつ、アンモニアNH(12.5slm)を流すことによって、Si基板表面の窒化が行なわれた。
Si基板表面の窒化に引き続いて、TMA(トリメチルアルミニウム)流量=117μmol/minとNH流量=12.5slmの条件下で、AlN下地層2が200nmの厚さに堆積された。
その後、基板温度を1150℃に上昇させ、下記条件下で段階的組成傾斜バッファ層構造6が形成された。すなわち、TMG(トリメチルガリウム)流量=57μmol/min、TMA流量=97μmol/minおよびNH流量=12.5slmの条件下で、Al0.7Ga0.3N層3が200nmの厚さに堆積された。続いて、TMG流量=99μmol/min、TMA流量=55μmol/minおよびNH流量=12.5slmの条件下で、Al0.4Ga0.6N層4が400nmの厚さに堆積され、さらにTMG流量=137μmol/min、TMA流量=18μmol/minおよびNH流量=12.5slmの条件下で、Al0.1Ga0.9N層5が400nmの厚さに堆積された。こうして、段階的組成傾斜バッファ層構造6が形成された。
その後に、基板温度を1150℃に維持したままで、厚さ10nmのAlN超格子構成層と厚さ20nmのAl0.1Ga0.9N超格子構成層とを70周期積層することによって、厚さ2.1μmの超格子(SL)バッファ層構造7が形成された。このとき、AlN超格子構成層はTMA流量=102μmol/minおよびNH流量=12.5slmの条件下で堆積され、Al0.1Ga0.9N超格子構成層はTMG流量=720μmol/min、TMA流量=80μmol/minおよびNH流量=12.5slmの条件下で堆積された。
その後に基板温度が1100℃に下げられ、TMG流量=224μmol/minおよびNH流量=12.5slmの条件下で、GaNチャネル層8が1000nmに堆積された。
なお、本実施例1では単一のGaNチャネル層8が堆積されたが、形成されるFETの耐電圧を向上させるために、相対的に低い反応ガス圧下で堆積される厚さ0.3μmのGaN層と相対的に高い反応ガス圧下で堆積される厚さ0.7μmのGaN層を含む2層構造のチャネル層が形成されてもよい。この場合に、反応ガス圧が低いときにはTMGに含まれる炭素がGaNチャネル層内にドープされやすく、逆に反応ガス圧が高いとき合にはGaNチャネル層内に炭素がドープされにくい傾向を利用することによってFETの耐電圧の向上が図られる。
GaNチャネル層8上には、TMG流量=46μmol/min、TMA流量=7μmol/minおよびNH流量=12.5slmの条件下で、13.3kPaの圧力の下で、Al0.2Ga0.8N障壁層9(20nm厚)からなる電子供給層が堆積された。
なお、電子供給層としては、GaNチャネル層8とAl0.2Ga0.8N障壁層9との間に極めて薄いAlN特性改善層(1nm厚)を付加することによってGaNチャネル層中の2DEG濃度を高める工夫をしてもよいし、Al0.2Ga0.8N障壁層9の表面を保護する目的でその上にGaNキャップ層(1nm厚)を設けることも好ましい。
(比較例1)
図2は、比較例1によるヘテロ接合型FET用のエピタキシャルウエハの積層構造を示す模式的断面図である。
図2のウエハの作製では、超格子(SL)バッファ層構造72に含まれる層以外の層は、実施例1の場合と同じ条件で堆積された。
本比較例1の超格子バッファ層構造72の形成においては、基板温度を1150℃に設定して、厚さ10nmのAlN超格子構成層と厚さ20nmのGaN超格子構成層とが70周期積層された。このとき、AlN超格子構成層はTMA流量=102μmol/minおよびNH流量=12.5slmの条件下で堆積され、GaN層はTMG流量=800μmol/minおよびNH流量=12.5slmの条件下で堆積された。
その後、実施例1の場合と同様に、GaNチャネル層8(1000nm厚)およびAl0.2Ga0.8N障壁層9(20nm厚)の電子供給層が堆積された。
(比較例2)
図3は、比較例2によるヘテロ接合型FET用のエピタキシャルウエハの積層構造を示す模式的断面図である。
図3のウエハの作製においは、超格子(SL)バッファ層構造73に含まれる層以外の層は、実施例1の場合と同じ条件で堆積された。
本比較例2の超格子バッファ層構造73の形成においては、基板温度を1150℃に設定し、厚さ10nmのAlN超格子構成層と厚さ20nmのAl0.2Ga0.8N超格子構成層とが70周期積層された。このとき、AlN超格子構成層はTMA流量=102μmol/minおよびNH流量=12.5slmの条件下で堆積され、Al0.2Ga0.8N超格子構成層はTMG流量=640μmol/min、TMA流量=160μmol/minおよびNH流量=12.5slmの条件下で堆積された。
その後、実施例1の場合と同様に、GaNチャネル層8(1000nm厚)およびAl0.2Ga0.8N障壁層9(20nm厚)の電子供給層が堆積された。
(評価および考察)
以上のような実施例および比較例によるエピタキシャルウエハにおいて反りと刃状転位密度が評価された。
なお、4インチ径のウエハの反りは、下に凸の中央部の反り量をプラスとして測定されている。また、刃状転位密度は、GaNチャネル層8中の転位密度として測定されている。より具体的には、刃状転位密度は、X線回折測定によるロッキングカーブの(1−100)面回折ピークの半値全幅(FWHM)を用いる下記の実験式(1)から見積もられている。
刃状転位密度=(FWHM/9.0)/3.189Å ・・・(1)
ここで、FWHMと刃状転位密度とは、カソードルミネッセンス(CL)による観察によって関係付けられた。式(1)中の数値「9.0」は、FWHMと刃状転位密度とをCL観察に基づいて関係付けるフィティングパラメータであり、3.189ÅはGaN結晶中の刃状転位のバーガスベクトルの長さである。
図4のグラフにおいては、超格子バッファ層構造中で相対的に小さなバンドギャップ(小さなAl組成比)を有する超格子構成層に対する段階的組成傾斜バッファ層構造中の最上層のAl組成差(%)に依存するエピタキシャルウエハの反り(μm)が、上述の実施例1および比較例1と2に基づいて示されている。
すなわち、段階的組成傾斜バッファ層構造中の最上層の組成をAlGa1-xN(0<x)とし、超格子バッファ層構造中で相対的に大きなバンドギャップを有する超格子構成層の組成をAlGa1-yN(y≦1)しかつ相対的に小さなバンドギャップを有する超格子構成層の組成をAlGa1-zN(0<z<y)とした場合に、図4のグラフの横軸は(z−x)×100%を表している。
このグラフに示されているように、実施例1においては、超格子バッファ層構造7内の小さなバンドギャップのAl0.1Ga0.9N超格子構成層に対する段階的組成傾斜バッファ層構造中6の最上層のAl0.1Ga0.9N層5のAl組成差は0%であって、この場合にウエハの反り量は2.0μmであった。また、そのウエハにおける刃状転位密度は2.44×10cm−2であった。
他方、比較例1においては、超格子バッファ層構造71内の小さなバンドギャップのGaN超格子構成層に対する段階的組成傾斜バッファ層構造中6の最上層のAl0.1Ga0.9N層5のAl組成差は−10%であって、この場合にウエハの反り量は44.8μmであった。また、そのウエハにおける刃状転位密度は6.15×10cm−2であった。
さらに、比較例2においては、超格子バッファ層構造72内の小さなバンドギャップのAl0.2Ga0.8N超格子構成層に対する段階的組成傾斜バッファ層構造中6の最上層のAl0.1Ga0.9N層5に対するAl組成差は+10%であって、この場合にウエハの反り量は67.4μmであった。また、そのウエハにおける刃状転位密度は3.45×10cm−2であった。
以上の結果から、超格子バッファ層構造中の小さなAl組成比の超格子構成層と組成傾斜バッファ層構造中の最上層との間のAl組成差(%)が小さいほど、エピタキシャルウエハにおける反りと刃状転位密度の両方が顕著に減少することが分かる。
ここで、エピタキシャルウエハの反りが20μm以下の場合には、半導体製造プロセスにおいてそのウエハを容易に取扱うことができ、例えばGaN系の低オン抵抗の小型パワーデバイスを容易に作製することができる。したがって、−0.05≦z−x≦0.05の組成比差であれば、実用的なエピタキシャルウエハとして利用可能である。
なお、以上の実施例と比較例においては組成傾斜バッファ層構造中6の最上層としてAl0.1Ga0.9N層5が用いられたが、その最上層としてAl0.2Ga0.8N層が用いられた場合でも、図4と同様の傾向が確認された。
以上のような結果となる理由として、以下のような事項が関係していると推察される。まず、比較的大きな厚さを有するGaNチャネル層を直接Si基板上にエピタキシャル成長させた場合、エピタキシャル成長時の高温状態から室温にウエハを冷却するときに、Si基板に比べて大きな熱膨張係数を有するGaN層はSi基板より冷却収縮度が大きくなる。したがって、Si基板の上面はGaN層から圧縮力を受け(GaN層はSi基板から引張り力を受け)、ウエハ全体が下に凸に反ることになる。
このような状況において、段階的組成傾斜バッファ層構造によって格子定数差による歪を利用してGaN層に圧縮力を順次与えることによって、結果としてウエハ全体の下に凸の反りを軽減させることができる。なお、AlGaN層は、GaN層およびAlN層に比べてそれらの中間の格子定数を有している。
さらに、超格子バッファ層構造中でバンドギャップの小さい方の超格子構成層のAl組成を段階的傾斜バッファ層中の最上層のAl組成とほぼ同じにすることによって、超格子バッファ層構造と段階的傾斜バッファ層構造との間の歪を最小限とすることができ、ウエハに生じる反りをさらにミニマイズできると考えられる。
なお、高い耐電圧を有するFETを作製するために本発明のエピタキシャルウエハを使用する場合には、超格子バッファ層構造はなるべく大きなバンドギャップのAlN超格子構成層を含むことが好ましい。
以上のように、本発明による段階的組成傾斜バッファ層構と超格子バッファ層構造の組合せを利用することよって、窒化物系半導体エピタキシャルウエハの反りを大幅に低減させることができ、また刃状転位密度も低減された窒化物系半導体エピタキシャルウエハを提供することが可能となる。
1 Si基板、2 AlN下地層、3 Al0.7Ga0.3Nバッファ層、4 Al0.4Ga0.6Nバッファ層、5 Al0.1Ga0.9Nバッファ層、6 段階的組成傾斜バッファ層構造、7、72、73 超格子バッファ層構造、8 GaNチャネル層、9 Al0.2Ga0.8N障壁層。

Claims (2)

  1. ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハであって、
    Si基板上に順次積層されたAlN下地層、段階的組成傾斜バッファ層構造、超格子バッファ層構造、GaNチャネル層、および窒化物系半導体の電子供給層を含み、
    前記段階的組成傾斜バッファ層構造は、Al組成比が段階的に順次低減されるように積層された複数のAlGaNバッファ層を含み、最上のAlGaNバッファ層はAlGa1-xN(0<x)の組成を有し、
    前記超格子バッファ層構造内ではAlGa1−yN(y≦1)超格子構成層とAlGa1−zN(0<z<y)超格子構成層のいずれかから開始してそれらの超格子構成層が交互に複数回積層されており、
    前記AlGa1-xNバッファ層とAlGa1−zN超格子構成層とがほぼ同じAl組成比を有していてx−0.05≦z≦x+0.05の条件を満たすことを特徴とするエピタキシャルウエハ。
  2. 前記超格子バッファ層構造内の最下の超格子構成層がAlNの組成を有することを特徴とする請求項1に記載のエピタキシャルウエハ。
JP2012005945A 2012-01-16 2012-01-16 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ Active JP5785103B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012005945A JP5785103B2 (ja) 2012-01-16 2012-01-16 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
PCT/JP2013/050519 WO2013108733A1 (ja) 2012-01-16 2013-01-15 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US14/372,366 US9111839B2 (en) 2012-01-16 2013-01-15 Epitaxial wafer for heterojunction type field effect transistor
CN201380005634.XA CN104054166A (zh) 2012-01-16 2013-01-15 异质结型场效应晶体管用的外延晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012005945A JP5785103B2 (ja) 2012-01-16 2012-01-16 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ

Publications (3)

Publication Number Publication Date
JP2013145821A true JP2013145821A (ja) 2013-07-25
JP2013145821A5 JP2013145821A5 (ja) 2014-09-04
JP5785103B2 JP5785103B2 (ja) 2015-09-24

Family

ID=48799158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012005945A Active JP5785103B2 (ja) 2012-01-16 2012-01-16 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ

Country Status (4)

Country Link
US (1) US9111839B2 (ja)
JP (1) JP5785103B2 (ja)
CN (1) CN104054166A (ja)
WO (1) WO2013108733A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037287A (zh) * 2014-06-10 2014-09-10 广州市众拓光电科技有限公司 生长在Si衬底上的LED外延片及其制备方法
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
WO2015156504A1 (ko) * 2014-04-07 2015-10-15 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
JP2018088502A (ja) * 2016-11-30 2018-06-07 住友化学株式会社 半導体基板
JP2018174234A (ja) * 2017-03-31 2018-11-08 エア・ウォーター株式会社 化合物半導体基板

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220407A (ja) * 2013-05-09 2014-11-20 ローム株式会社 窒化物半導体素子
JP6121806B2 (ja) * 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
TWI574407B (zh) * 2013-08-16 2017-03-11 晶元光電股份有限公司 半導體功率元件
CN103500763B (zh) * 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
GB2519338A (en) * 2013-10-17 2015-04-22 Nanogan Ltd Crack-free gallium nitride materials
CN104201196B (zh) * 2014-08-13 2017-07-28 中国电子科技集团公司第五十五研究所 表面无微裂纹的Si基III族氮化物外延片
JP2016100471A (ja) * 2014-11-21 2016-05-30 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
US10109736B2 (en) * 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
JP2016207715A (ja) * 2015-04-16 2016-12-08 株式会社豊田中央研究所 半導体ウエハ及び半導体装置
US20160359004A1 (en) * 2015-06-03 2016-12-08 Veeco Instruments, Inc. Stress control for heteroepitaxy
US9577042B1 (en) * 2015-08-13 2017-02-21 Globalfoundries Inc. Semiconductor structure with multilayer III-V heterostructures
JP6730301B2 (ja) * 2015-11-02 2020-07-29 日本碍子株式会社 半導体素子用エピタキシャル基板の製造方法
JP6653750B2 (ja) * 2016-02-26 2020-02-26 サンケン電気株式会社 半導体基体及び半導体装置
US9842900B2 (en) 2016-03-30 2017-12-12 International Business Machines Corporation Graded buffer layers with lattice matched epitaxial oxide interlayers
CN106098749A (zh) * 2016-06-30 2016-11-09 中国电子科技集团公司第五十五研究所 一种硅衬底上AlGaN/GaN异质结构及其生长方法
JP6859084B2 (ja) * 2016-11-30 2021-04-14 住友化学株式会社 半導体基板
US10192959B2 (en) 2017-01-23 2019-01-29 Imec Vzw III-N based substrate for power electronic devices and method for manufacturing same
CN112820773B (zh) * 2019-11-18 2024-05-07 联华电子股份有限公司 一种高电子迁移率晶体管
CN111009599A (zh) * 2020-01-02 2020-04-14 江西乾照光电有限公司 一种led外延片及其制备方法
CN112768512A (zh) * 2021-01-13 2021-05-07 西安电子科技大学 基于凹槽阳极结构的AlGaN基双沟道肖特基二极管及制备方法
CN113380930B (zh) * 2021-06-11 2022-08-19 厦门士兰明镓化合物半导体有限公司 深紫外发光二极管及其制造方法
CN114361302B (zh) * 2022-03-17 2022-06-17 江西兆驰半导体有限公司 一种发光二极管外延片、发光二极管缓冲层及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー インコーポレイテッド へテロ接合トランジスタ及びその製造方法
JP2006100501A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体素子の形成に使用するための板状基体及びその製造方法
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US20090008647A1 (en) * 2007-07-06 2009-01-08 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2011023642A (ja) * 2009-07-17 2011-02-03 Sharp Corp エピタキシャルウェハ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
JP2007067077A (ja) 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
CN101971308B (zh) * 2008-03-12 2012-12-12 日本电气株式会社 半导体器件
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5634681B2 (ja) 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
JP5708187B2 (ja) * 2011-04-15 2015-04-30 サンケン電気株式会社 半導体装置
JP2013026321A (ja) * 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー インコーポレイテッド へテロ接合トランジスタ及びその製造方法
JP2006100501A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体素子の形成に使用するための板状基体及びその製造方法
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US20090008647A1 (en) * 2007-07-06 2009-01-08 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2011023642A (ja) * 2009-07-17 2011-02-03 Sharp Corp エピタキシャルウェハ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
WO2015156504A1 (ko) * 2014-04-07 2015-10-15 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
US9911901B2 (en) 2014-04-07 2018-03-06 Lg Innotek Co., Ltd. Light emitting device having buffer layer with graded composition
CN104037287A (zh) * 2014-06-10 2014-09-10 广州市众拓光电科技有限公司 生长在Si衬底上的LED外延片及其制备方法
CN104037287B (zh) * 2014-06-10 2017-01-11 广州市众拓光电科技有限公司 生长在Si衬底上的LED外延片及其制备方法
JP2018088502A (ja) * 2016-11-30 2018-06-07 住友化学株式会社 半導体基板
WO2018101367A1 (ja) * 2016-11-30 2018-06-07 住友化学株式会社 半導体基板
US11011630B2 (en) 2016-11-30 2021-05-18 Sumitomo Chemical Company, Limited Semiconductor wafer
JP2018174234A (ja) * 2017-03-31 2018-11-08 エア・ウォーター株式会社 化合物半導体基板
US11316018B2 (en) 2017-03-31 2022-04-26 Air Water Inc. Compound semiconductor substrate including electron transition layer and barrier layer

Also Published As

Publication number Publication date
JP5785103B2 (ja) 2015-09-24
WO2013108733A1 (ja) 2013-07-25
US9111839B2 (en) 2015-08-18
US20140353587A1 (en) 2014-12-04
CN104054166A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP6318474B2 (ja) 半導体装置の製造方法
JP5634681B2 (ja) 半導体素子
WO2013008461A1 (ja) Iii族窒化物エピタキシャル基板およびその製造方法
WO2009119356A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2013026321A (ja) 窒化物系半導体層を含むエピタキシャルウエハ
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2018538686A (ja) 薄いケイ素基板の応力制御
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2014222730A (ja) 窒化物半導体エピタキシャルウェハ
JP6239017B2 (ja) 窒化物半導体基板
JP5817283B2 (ja) 半導体装置の製造方法
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP5914999B2 (ja) 半導体装置の製造方法
JP5776344B2 (ja) 半導体装置
JP2014192226A (ja) 電子デバイス用エピタキシャル基板
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP7535399B2 (ja) Iii族窒化物積層物、半導体素子およびiii族窒化物積層物の製造方法
JP2013069935A (ja) 半導体基板の製造方法
US9401420B2 (en) Semiconductor device
WO2016039178A1 (ja) 窒化物半導体積層構造及びそれを用いた電子デバイス
WO2016152106A1 (ja) 半導体ウエハ、半導体装置及び半導体ウエハの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140717

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150723

R150 Certificate of patent or registration of utility model

Ref document number: 5785103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350