WO2016039178A1 - 窒化物半導体積層構造及びそれを用いた電子デバイス - Google Patents

窒化物半導体積層構造及びそれを用いた電子デバイス Download PDF

Info

Publication number
WO2016039178A1
WO2016039178A1 PCT/JP2015/074364 JP2015074364W WO2016039178A1 WO 2016039178 A1 WO2016039178 A1 WO 2016039178A1 JP 2015074364 W JP2015074364 W JP 2015074364W WO 2016039178 A1 WO2016039178 A1 WO 2016039178A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
lattice constant
buffer
thickness
Prior art date
Application number
PCT/JP2015/074364
Other languages
English (en)
French (fr)
Inventor
伸之 伊藤
淳 小河
雅之 田尻
学 遠崎
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2016039178A1 publication Critical patent/WO2016039178A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Definitions

  • the present invention relates to a nitride semiconductor multilayer structure and an electronic device using the same.
  • An electronic device using a nitride semiconductor generally has a structure using a heterojunction made of AlGaN and GaN.
  • this electronic device is made of a nitride semiconductor buffer layer formed on a substrate such as sapphire or Si, a GaN channel layer made of GaN, and AlGaN formed on the GaN channel layer.
  • a nitride semiconductor buffer layer formed on a substrate such as sapphire or Si
  • GaN channel layer made of GaN
  • AlGaN formed on the GaN channel layer.
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-59948
  • Patent Document 2 Japanese Patent Laid-Open No. 2005-85852
  • buffer layers in which AlGaN layers are alternately grown.
  • an object of the present invention is to provide a nitride semiconductor multilayer structure capable of preventing a reduction in breakdown voltage and an increase in leakage current characteristics.
  • the present inventor has found that it is necessary to suppress dislocations, which is a problem when using a superlattice buffer layer.
  • the nitride semiconductor multilayer structure of the present invention is based on the above knowledge, At least a substrate, a buffer layer, a channel layer and an electron supply layer;
  • the buffer layer is Compositional formula Al (x1) In (y1) Ga (1- (x1)-(y1)) As (u1) P (v1) N (1- (u1)-(v1)) (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, x1 + y1 ⁇ 1, 0 ⁇ u1 ⁇ 1, 0 ⁇ v1 ⁇ 1, u1 + v1 ⁇ 1), Compositional formula Al (x2) In (y2) Ga (1- (x2)-(y2)) As (u2) P (v2) N (1- (u2)-(v2)) (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, x2 + y2 ⁇ 1, 0 ⁇ u2 ⁇ 1, 0 ⁇ v2 ⁇ 1, u2 + v2 ⁇ 1),
  • composition gradient buffer layer composed of a plurality of layers in which the Al composition is decreased stepwise from the substrate side toward the multilayer buffer layer.
  • the multilayer buffer layer includes a second layer on the first layer, a third layer on the second layer, an nth layer on the (n ⁇ 1) th layer, an nth layer A first layer on the layer, a second layer on the first layer,...
  • the lattice constant of each of the first to nth layers is The lattice constant of the first layer> the lattice constant of the second layer> the lattice constant of the third layer>;> the lattice constant of the (n ⁇ 1) th layer> the lattice constant of the nth layer .
  • the multilayer buffer layer includes a second layer on the first layer, a third layer on the second layer, an nth layer on the (n ⁇ 1) th layer, an nth layer A first layer on the layer, a second layer on the first layer,...
  • the lattice constant of each of the nth to first layers is The lattice constant of the nth layer> the lattice constant of the (n-1) th layer>...
  • the n is an integer that satisfies n ⁇ 4.
  • the composition gradient buffer layer includes a first layer, a second layer,..., An mth layer from the substrate side, where m is an integer satisfying m ⁇ 2.
  • the composition of the kth layer is Compositional formula Al (xk) In (yk) Ga (1- (xk)-(yk)) As (uk) P (vk) N (1- (uk)-(vk)) (0 ⁇ xk ⁇ 1, 0 ⁇ yk ⁇ 1, xk + yk ⁇ 1, 0 ⁇ uk ⁇ 1, 0 ⁇ vk ⁇ 1, uk + vk ⁇ 1)
  • the lattice constant of each of the first to m-th layers of the composition gradient buffer layer is There is a relationship of lattice constant of the first layer ⁇ lattice constant of the second layer ⁇ ...
  • the composition gradient buffer layer includes a first layer, a second layer,..., An mth layer from the substrate side, where m is an integer satisfying m ⁇ 2.
  • the composition of the kth layer is Compositional formula Al (xk) In (yk) Ga (1- (xk)-(yk)) As (uk) P (vk) N (1- (uk)-(vk)) (0 ⁇ xk ⁇ 1, 0 ⁇ yk ⁇ 1, xk + yk ⁇ 1, 0 ⁇ uk ⁇ 1, 0 ⁇ vk ⁇ 1, uk + vk ⁇ 1)
  • the lattice constants of the first to m-th layers of the composition gradient buffer layer sequentially increase except for the inversion layer that is at least one of the first to m-th layers.
  • the nitride semiconductor multilayer structure of the present invention includes: At least a substrate, a buffer layer, a channel layer and an electron supply layer;
  • the buffer layer is Compositional formula Al (x1) In (y1) Ga (1- (x1)-(y1)) As (u1) P (v1) N (1- (u1)-(v1)) (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, x1 + y1 ⁇ 1, 0 ⁇ u1 ⁇ 1, 0 ⁇ v1 ⁇ 1, u1 + v1 ⁇ 1), Compositional formula Al (x2) In (y2) Ga (1- (x2)-(y2)) As (u2) P (v2) N (1- (u2)-(v2)) (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, x2 + y2 ⁇ 1, 0 ⁇ u2
  • the multilayer buffer layer includes a second layer on the first layer, a third layer on the second layer, an nth layer on the (n ⁇ 1) th layer, an nth layer 1st layer on the layer, 2nd layer on the 1st layer, 3rd layer on the 2nd layer, ... nth layer on the (n-1) th layer ...
  • the lattice constant of each of the first to nth layers is The lattice constant of the first layer ⁇ the lattice constant of the second layer ⁇ the lattice constant of the third layer ⁇ ... ⁇ The lattice constant of the (n ⁇ 1) th layer ⁇ the lattice constant of the nth layer. .
  • the nitride semiconductor multilayer structure of the present invention includes: At least a substrate, a buffer layer, a channel layer and an electron supply layer;
  • the buffer layer is a composition gradient buffer layer located between the substrate and the channel layer,
  • This composition gradient buffer layer is characterized by comprising a plurality of layers in which the Al composition is decreased stepwise from the substrate side.
  • the electronic device of the present invention is The above-described nitride semiconductor multilayer structure is included.
  • the present invention it is possible to prevent the breakdown voltage from being reduced and the leakage current characteristics from being increased, thereby improving the yield of electronic devices.
  • FIG. 1 is a diagram showing the leakage current characteristics in the vertical direction between the surface of the nitride semiconductor epitaxial wafer structure of the first embodiment and the substrate.
  • FIG. 2 is a diagram showing a leakage current characteristic in the vertical direction between the surface of the nitride semiconductor epitaxial wafer structure of the comparative example and the substrate. It is sectional drawing of the nitride semiconductor epitaxial wafer structure of 1st Embodiment as an example of the nitride semiconductor laminated structure of this invention. It is sectional drawing of the nitride semiconductor epitaxial wafer structure of 2nd Embodiment as an example of the nitride semiconductor laminated structure of this invention.
  • nitride semiconductor epitaxial wafer structure of 12th Embodiment As an example of the nitride semiconductor laminated structure of this invention. It is sectional drawing of the nitride semiconductor epitaxial wafer structure of 13th Embodiment as an example of the nitride semiconductor laminated structure of this invention. It is sectional drawing of the nitride semiconductor epitaxial wafer structure of 14th Embodiment as an example of the nitride semiconductor laminated structure of this invention. It is sectional drawing of the heterojunction field effect transistor (HFET) of 15th Embodiment as an example of the electronic device of this invention.
  • HFET heterojunction field effect transistor
  • FIG. 3 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the first embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • this nitride semiconductor epitaxial wafer structure has an initial growth layer 2 made of AlN having a thickness of 100 nm and an Al 0.7 thickness of 200 nm on a boron-doped CZSi substrate 1 having a resistivity of 0.01 ⁇ ⁇ cm.
  • a Ga 0.3 N layer 3, an Al 0.4 Ga 0.6 N layer 4 having a thickness of 400 nm, and an Al 0.1 Ga 0.9 N layer 5 having a thickness of 400 nm are sequentially stacked, and then an AlN layer 6a (thickness) as a first layer is formed.
  • a multilayer buffer layer 6 made of GaN, a channel layer 7 made of GaN having a thickness of 1 ⁇ m, and a 20 nm Al 0.2 Ga 0.8 N barrier layer 8 as an example of an electron supply layer are sequentially laminated.
  • the multilayer buffer layer 6 is a superlattice layer.
  • the lattice constants of the first to third layers 6a, 6b, and 6c of the multilayer buffer layer 6 are sequentially decreased.
  • the lattice constants of the first to third layers 6a, 6b, and 6c may be sequentially increased by changing the composition ratio.
  • the Al 0.7 Ga 0.3 N layer 3, Al 0.4 Ga 0.6 N layer 4 and Al 0.1 Ga 0.9 N layer 5 constitute a composition gradient buffer layer 121, and are positioned between the substrate 1 and the multilayer buffer layer 6. Then, the Al composition is gradually reduced from the substrate 1 side toward the multilayer buffer layer 6.
  • composition gradient buffer layer 121 composed of the Al 0.7 Ga 0.3 N layer 3, the Al 0.4 Ga 0.6 N layer 4 and the Al 0.1 Ga 0.9 N layer 5 and the multilayer buffer layer 6 are included in the buffer layer.
  • the film thickness and composition of each layer are not limited to the numerical values of the first embodiment, and can be changed according to the warpage adjustment of the wafer.
  • the growth method of each layer is an example, but is grown as follows.
  • the surface oxide film of the Si substrate 1 is removed with a hydrofluoric acid-based etchant, and then the Si substrate 1 is set in a metal organic chemical vapor deposition (MOCVD) apparatus.
  • MOCVD metal organic chemical vapor deposition
  • the surface of the Si substrate 1 is cleaned at a substrate temperature of 1100 ° C. and a chamber pressure of 13.3 kPa.
  • the substrate temperature and the chamber pressure are kept constant, and ammonia NH 3 (12.5 slm) is allowed to flow to nitride the surface of the Si substrate 1.
  • the AlN layer 6a (thickness 3 nm) as the first layer / Al 0.4 Ga 0.6 N layer 6b (thickness 5 nm) as the second layer / Al 0.1 Ga 0.9 N layer 6c (third layer) 30 nm) is repeatedly grown a plurality of times in this order to grow a multilayer buffer layer 6.
  • this multilayer buffer layer is formed as an AlN layer (thickness). 3 nm) / Al 0.1 Ga 0.9 N layer (thickness 30 nm) / Al 0.4 Ga 0.6 N layer (5 nm) was prepared from the substrate side in this order several times in this order to produce a sample of a nitride semiconductor epitaxial wafer structure.
  • FIG. 1 shows the leakage current characteristics in the vertical direction between the surface of the nitride semiconductor epitaxial wafer structure of the first embodiment and the substrate 1.
  • FIG. 2 shows the leakage current characteristics in the vertical direction between the surface of the nitride semiconductor epitaxial wafer structure of the comparative example and the substrate.
  • the nitride semiconductor epitaxial wafer structure of the first embodiment has significantly improved vertical leakage current characteristics as compared with the nitride semiconductor epitaxial wafer structure of the comparative example. ing.
  • the yield of the leakage characteristics was 100% in the nitride semiconductor epitaxial wafer structure of the first embodiment, whereas it was 22.2% in the nitride semiconductor epitaxial wafer structure of the comparative example.
  • the multilayer buffer layer 6 includes an AlN layer 6a as a first layer, an Al 0.4 Ga 0.6 N layer 6b as a second layer, and an Al 0.1 Ga 0.9 as a third layer.
  • the N layer 6c is repeatedly laminated in this order a plurality of times, but is not limited thereto.
  • the multilayer buffer layer is expressed by a composition formula, Compositional formula Al (x1) In (y1) Ga (1- (x1)-(y1)) As (u1) P (v1) N (1- (u1)-(v1)) (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, x1 + y1 ⁇ 1, 0 ⁇ u1 ⁇ 1, 0 ⁇ v1 ⁇ 1, u1 + v1 ⁇ 1), Compositional formula Al (x2) In (y2) Ga (1- (x2)-(y2)) As (u2) P (v2) N (1- (u2)-(v2)) (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, x2 + y2 ⁇ 1, 0 ⁇ u2 ⁇ 1, 0 ⁇ v2 ⁇ 1, u2 + v2 ⁇ 1), n is an integer satisfying n ⁇ 3, k is an integer from 3 to n, Compositional formula Al (xk) In (yk) In
  • FIG. 4 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the second embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • this nitride semiconductor epitaxial wafer structure has an initial growth layer 12 made of AlN having a thickness of 100 nm and an Al 0.7 thickness of 200 nm on a boron-doped CZSi substrate 11 having a resistivity of 0.01 ⁇ ⁇ cm.
  • a Ga 0.3 N layer 13, an Al 0.4 Ga 0.6 N layer 14 having a thickness of 400 nm, and an Al 0.1 Ga 0.9 N layer 15 having a thickness of 400 nm are sequentially stacked, and then an AlN layer 16a (thickness) as a first layer is formed.
  • a multilayer buffer layer (superlattice layer) 16 16, a channel layer 17 made of GaN with a thickness of 1 ⁇ m, an AlN intermediate layer 18 as an AlN characteristic improving layer with a thickness of 1 nm, and an A with a thickness of 20 nm.
  • 0.2 Ga 0.8 N barrier layer 19 formed by sequentially stacking a GaN cap layer 20 having a thickness of 1 nm.
  • the Al 0.7 Ga 0.3 N layer 13, Al 0.4 Ga 0.6 N layer 14, and Al 0.1 Ga 0.9 N layer 15 constitute a composition gradient buffer layer 122, and are positioned between the substrate 11 and the multilayer buffer layer 16. Then, the Al composition is gradually decreased from the substrate 11 side toward the multilayer buffer layer 16.
  • the AlN intermediate layer 18, the Al 0.2 Ga 0.8 N barrier layer 19 and the GaN cap layer 20 as the AlN characteristic improving layer constitute an electron supply layer.
  • the film thickness and composition of each layer are not limited to the numerical values in the second embodiment, and can be changed according to the warpage adjustment of the wafer.
  • the growth method of each layer is an example, but is grown as follows.
  • the surface oxide film of the Si substrate 11 is removed with a hydrofluoric acid-based etchant, and then the Si substrate 11 is set in a metal organic chemical vapor deposition (MOCVD) apparatus.
  • MOCVD metal organic chemical vapor deposition
  • the substrate temperature is set to 1100 ° C., and the substrate surface is cleaned at a chamber pressure of 13.3 kPa.
  • the substrate temperature and the chamber pressure are kept constant, and the surface of the Si substrate 11 is nitrided by flowing ammonia NH 3 (12.5 slm).
  • the AlN layer 16a (thickness 3 nm) as the first layer / Al 0.6 Ga 0.4 N layer 16b (thickness 5 nm) as the second layer / Al 0.1 Ga 0.9 N layer 16a (third layer)
  • a multilayer buffer layer 16 is grown by repeatedly growing a thickness of 30 nm in this order a plurality of times.
  • the yield of the leakage characteristics was 100% in the nitride semiconductor epitaxial wafer structure of the second embodiment, and 16.6% in the case of the conventional example not using the multilayer buffer layer 16 of the second embodiment. .
  • FIG. 5 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the third embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • an initial growth layer 22 made of AlN and having a thickness of 120 nm is grown on a boron-doped CZSi substrate 21 having a resistivity of 0.01 ⁇ ⁇ cm.
  • the AlN layer 23a (thickness 5 nm) as the first layer / Al 0.5 Ga 0.5 N layer 23b (thickness 5 nm) as the second layer / Al 0.2 Ga 0.8 N layer 23c as the third layer
  • a multilayer buffer layer (superlattice layer) 23 formed by repeatedly growing (thickness 30 nm) a plurality of times, a 1.5 ⁇ m thick channel layer 24 made of GaN, and 25 nm Al 0.22 Ga as an electron supply layer A 0.78 N barrier layer 25 is grown.
  • the yield of leakage characteristics was 100% in the nitride semiconductor epitaxial wafer structure of the third embodiment, and 33.3% in the case of the conventional example not using the multilayer buffer layer 23 of the third embodiment. .
  • FIG. 6 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the fourth embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • this nitride semiconductor epitaxial wafer structure has an initial growth layer 32 of GaN made of GaN grown at a low temperature on an SiC substrate 31 and an AlN layer 33a (first layer). (Thickness 3 nm) / Al 0.4 Ga 0.6 N layer 33b (thickness 5 nm) as the second layer / Al 0.2 Ga 0.8 N layer 33c (thickness 25 nm) as the third layer is repeatedly grown multiple times.
  • a multilayer buffer layer (superlattice layer) 33 is stacked.
  • the AlN characteristic improving layer, the Al 0.2 Ga 0.8 N barrier layer 35 and the GaN cap layer constitute an electron supply layer.
  • the film thickness and composition of each layer are not limited to the values in the first to fourth embodiments, and can be changed in accordance with wafer warpage adjustment or the like.
  • the yield of the leakage characteristics was 100% in the nitride semiconductor epitaxial wafer structure of the fourth embodiment, and 18.0% in the case of the conventional example not using the multilayer buffer layer 33 of the fourth embodiment. .
  • SiC substrate 31 a substrate made of Si, GaN, sapphire or the like can be used and is not limited to SiC.
  • FIG. 7 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the fifth embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • this nitride semiconductor epitaxial wafer structure has a 100 nm-thick initial growth layer 42 made of AlN and a 200 nm-thick Al 0.7 layer on a boron-doped CZSi substrate 41 having a resistivity of 0.01 ⁇ ⁇ cm.
  • a Ga 0.3 N layer 43, an Al 0.5 Ga 0.5 N layer 44 having a thickness of 200 nm, an Al 0.3 Ga 0.7 N layer 45 having a thickness of 300 nm, and an Al 0.1 Ga 0.9 N layer 46 having a thickness of 400 nm are sequentially arranged in this order. grow up.
  • the Al 0.7 Ga 0.3 N layer 43, Al 0.5 Ga 0.5 N layer 44, Al 0.3 Ga 0.7 N layer 45 and Al 0.1 Ga 0.9 N layer 46 constitute a composition gradient buffer layer 123.
  • an AlN layer 47a (thickness 3 nm) as a first layer / Al 0.6 Ga 0.4 N layer 47b (thickness 5 nm) as a second layer / third
  • a multilayer buffer layer (superlattice layer) 47 formed by repeatedly growing a GaN layer 47c (thickness 30 nm) as a layer in this order, a channel layer 48 made of GaN with a thickness of 1 ⁇ m, and an electron supply layer
  • the Al 0.2 Ga 0.8 N barrier layer 49 is grown.
  • the film thickness and composition of each layer are not limited to the numerical values in the fifth embodiment, and can be changed according to the warpage adjustment of the wafer.
  • the yield of the leakage characteristics was 100% in the nitride semiconductor epitaxial wafer structure of the fifth embodiment, and 36.6% in the case of the conventional example not using the multilayer buffer layer 47 of the fifth embodiment. .
  • FIG. 8 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the sixth embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • this nitride semiconductor epitaxial wafer structure has a 100 nm thick initial growth layer 52 made of AlN and a 200 nm thick Al 0.7 layer on a boron-doped CZSi substrate 51 having a resistivity of 0.01 ⁇ ⁇ cm.
  • a composition gradient buffer layer 124 composed of a Ga 0.3 N layer 53, an Al 0.4 Ga 0.6 N layer 54 having a thickness of 400 nm and an Al 0.1 Ga 0.9 N layer 55 having a thickness of 400 nm is grown.
  • an AlN layer 56a (thickness 3 nm) as the first layer / Al 0.3 Ga 0.7 N layer 56b (thickness 3 nm) as the second layer / third layer is formed on the composition gradient buffer layer 124.
  • a multilayer buffer layer (super-layer) formed by repeatedly growing the Al 0.6 Ga 0.4 N layer 56c (thickness 5 nm) of the fourth layer and the Al 0.1 Ga 0.9 N layer 56d (thickness 25 nm) as the fourth layer a plurality of times in this order.
  • (Lattice layer) 56 a channel layer 57 made of GaN having a thickness of 1 ⁇ m, and a 1 nm AlN characteristic improving layer 58/20 nm as an AlN intermediate layer 58/20 nm Al 0.2 Ga 0.8 N barrier layer 59/1 nm GaN cap layer 60.
  • Growing electron supply layer .
  • the film thickness and composition of each layer are not limited to the numerical values of the sixth embodiment, and can be changed according to the warpage adjustment of the wafer.
  • the lattice constants of the first to fourth layers 56a, 56b, 56c, and 56d of the multilayer buffer layer 56 are sequentially decreased.
  • the lattice constants of the first to fourth layers 56a, 56b, 56c, and 56d may be increased sequentially by changing the composition ratio.
  • the yield of the leakage characteristics is 100% in the nitride semiconductor epitaxial wafer structure of the sixth embodiment, and 24.6% in the case of the conventional example that does not use the multilayer buffer layer 56 of the sixth embodiment. .
  • FIG. 9 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the seventh embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • an initial growth layer 62 made of AlN and having a thickness of 120 nm is grown on a boron-doped CZSi substrate 61 having a resistivity of 0.01 ⁇ ⁇ cm.
  • an AlN layer 63a (5 nm) as the first layer / Al 0.4 Ga 0.6 N layer 63b (5 nm) as the second layer / Al 0.2 as the third layer.
  • a multilayer buffer layer (superlattice layer) 63 obtained by repeatedly growing a Ga 0.8 N layer 63c (25 nm) in this order a plurality of times, a channel layer 64 made of GaN having a thickness of 1.5 ⁇ m, and an electron supply layer A 25 nm Al 0.22 Ga 0.78 N barrier layer 65 is grown.
  • the film thickness and composition of each layer are not limited to the values in the seventh embodiment, and can be changed according to the warpage adjustment of the wafer.
  • the yield of the leakage characteristics is 100% in the nitride semiconductor epitaxial wafer structure of the seventh embodiment, and 31.6% in the case of the conventional example not using the multilayer buffer layer 63 of the seventh embodiment. .
  • FIG. 10 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the eighth embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • this nitride semiconductor epitaxial wafer structure has a 100 nm thick initial growth layer 72 made of AlN and a 200 nm thick Al 0.7 layer on a boron-doped CZSi substrate 71 having a resistivity of 0.01 ⁇ ⁇ cm.
  • an AlN layer 76a (3 nm) as the first layer / Al 0.5 Ga 0.5 N layer 76b (4 nm) as the second layer / Al 0.6 Ga as the third layer on the composition gradient buffer layer 125.
  • Multilayer buffer layer (superlattice layer) 76 obtained by repeatedly growing N layer 76c (4 nm) in this order a plurality of times, channel layer 77 of GaN thickness of 1 ⁇ m, and thickness as an electron supply layer A 20 nm Al 0.2 Ga 0.8 N barrier layer 78 is grown.
  • the film thickness and composition of each layer are not limited to the numerical values of the eighth embodiment, and can be changed according to the warpage adjustment of the wafer.
  • the yield of the leakage characteristics is 100% in the nitride semiconductor epitaxial wafer structure of the eighth embodiment, and 16.6% in the case of the conventional example not using the multilayer buffer layer 76 of the eighth embodiment. .
  • FIG. 11 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the ninth embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • this nitride semiconductor epitaxial wafer structure has a 100 nm-thick initial growth layer 82 made of AlN and a 200 nm-thick Al 0.7 layer on a boron-doped CZSi substrate 81 having a resistivity of 0.01 ⁇ ⁇ cm.
  • a compositionally graded buffer layer 126 composed of a Ga 0.3 N layer 83, an Al 0.4 Ga 0.6 N layer 84 having a thickness of 400 nm and an Al 0.1 Ga 0.9 N layer 85 having a thickness of 400 nm is grown.
  • an AlN layer 86a (thickness 3 nm) as the first layer / Al 0.3 Ga 0.7 N layer 76b (thickness 3 nm) as the second layer / third layer is formed on the composition gradient buffer layer 126.
  • a multilayer buffer layer (super-layer) formed by repeatedly growing the Al 0.1 Ga 0.9 N layer 76c (thickness 25 nm) / Al 0.6 Ga 0.4 N layer 86d (thickness 5 nm) as the fourth layer in this order several times. (Grating layer) 86, a channel layer 87 made of GaN having a thickness of 1 ⁇ m, and an Al 0.2 Ga 0.8 N barrier layer 88 having a thickness of 25 nm as an electron supply layer are grown.
  • the film thickness and composition of each layer are not limited to the numerical values in the ninth embodiment, and can be changed according to the warpage adjustment of the wafer.
  • the yield of the leakage characteristics is 100% in the nitride semiconductor epitaxial wafer structure of the ninth embodiment, and 21.0% in the case of the conventional example not using the multilayer buffer layer 86 of the ninth embodiment. .
  • the nitride semiconductor epitaxial wafer structure of the first to ninth embodiments is provided with a drain electrode and a source electrode that lead to a channel layer, and a gate electrode that is located on the channel layer via an insulating film.
  • Nitride field effect transistors can be fabricated.
  • the nitride field effect transistor is described as the electronic device, but the electronic device may be a nitride IGBT (Insulated Gate Bipolar Transistor) or the like.
  • IGBT Insulated Gate Bipolar Transistor
  • the number of repetitive layers in the multilayer buffer layer was confirmed up to 6, but the change in the critical film thickness due to the difference in lattice constant caused the occurrence of dislocations or leakage. Considering the model that affects the characteristics, it can reasonably be inferred that the effect is effective even with seven or more layers.
  • the composition of the first to nth layers (n is an arbitrary integer of 3 or more) of the multilayer buffer layer is adjusted as appropriate so that the lattice constants of the first to nth layers are set.
  • the lattice constant of the first to nth layers may be increased stepwise.
  • FIG. 12 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the eleventh embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • this nitride semiconductor epitaxial wafer structure has a 100 nm-thick initial growth layer 102 made of AlN and a multilayer film on a B (boron) -doped Si substrate 101 having a resistivity of 0.015 ⁇ ⁇ cm.
  • a buffer layer (superlattice layer) 106 is formed.
  • the multilayer buffer layer 106 includes an AlN layer 106a (thickness 3 nm) as a first layer / Al 0.8 Ga 0.2 N layer 106b (thickness 5 nm) as a second layer / AlN layer as a third layer.
  • 106c thickness 3 nm
  • Al 0.25 Ga 0.75 N layer 106d thickness 25 nm
  • a GaN cap layer 109 having a thickness of 1 nm are grown. is doing.
  • the film thickness and composition of each layer are not limited to the numerical values of the eleventh embodiment, and can be changed according to wafer warpage adjustment or the like.
  • the growth method of each layer is an example, but is grown as follows.
  • the surface oxide film of the Si substrate 101 is removed with a hydrofluoric acid-based etchant, and then the Si substrate 101 is set in a metal organic chemical vapor deposition (MOCVD) apparatus.
  • MOCVD metal organic chemical vapor deposition
  • the surface of the Si substrate 101 is cleaned at a substrate temperature of 1100 ° C. and a chamber pressure of 13.3 kPa.
  • the substrate temperature and the chamber pressure are kept constant, and ammonia NH 3 (12.5 slm) is allowed to flow to nitride the surface of the Si substrate 101.
  • the AlN layer 106a (thickness 3 nm) as the first layer / Al 0.8 Ga 0.2 N layer 106b (thickness 5 nm) as the second layer / AlN layer 106c (3 nm) as the third layer / first
  • the Al 0.25 Ga 0.75 N layer 106d (thickness 25 nm) as the fourth layer is repeatedly grown 40 times in this order.
  • an electron supply layer made of an Al 0.2 Ga 0.8 N barrier layer 108 (20 nm) is further grown, and a GaN cap is further formed.
  • Layer 109 is grown.
  • the AlN layer 106a (thickness 3 nm) as the first layer and the Al 0.8 Ga 0.2 N as the second layer.
  • a pair ⁇ composed of a layer 106b (thickness 5 nm) and a pair ⁇ composed of an AlN layer 106c (3 nm) as a third layer and an Al 0.25 Ga 0.75 N layer 106d (thickness 25 nm) as a fourth layer.
  • the lattice constant difference between the first layer (AlN layer) 106a and the second layer (Al 0.8 Ga 0.2 N layer) 106b of the pair ⁇ becomes the third layer of the pair ⁇ .
  • This is smaller than the lattice constant difference between the (AlN layer) 106c and the fourth layer (Al 0.25 Ga 0.75 N layer) 106d, and in the pair ⁇ , the dislocation caused by the lattice constant difference can be suppressed, resulting in the dislocation.
  • Suppresses leakage current Can, in pairs beta, a leakage current due to band gap difference is small can be suppressed. The reason for this will be described in more detail.
  • the lattice constant difference is caused by the pair ⁇ composed of the first layer (AlN layer) 106a and the second layer (Al 0.8 Ga 0.2 N layer) 106b having a relatively small lattice constant difference.
  • the third layer (AlN layer) 106c and the fourth layer (Al 0.25 Ga 0.75 N layer) 106d having a relatively large difference in lattice constant.
  • the leakage current resulting from the small band gap difference is suppressed.
  • the yield of leakage characteristics is 87.1%.
  • the leakage characteristics are The yield was 21.2%. Thereby, it can be seen that in the nitride semiconductor epitaxial wafer structure of the eleventh embodiment, the leakage characteristics are greatly improved.
  • the multilayer buffer layer although not shown, if a plurality of layers of four or more layers serving as repeating units are sequentially stacked in the increasing or decreasing direction of the lattice constant, the strain caused by the difference in lattice constant can be alleviated. And dislocation can be suppressed.
  • the pair ⁇ and the pair ⁇ can be appropriately adopted.
  • the multilayer buffer layer 106 includes an AlN layer 106a as a first layer, an Al 0.4 Ga 0.6 N layer 106b as a second layer, and an AlN layer as a third layer.
  • the multilayer buffer layer is expressed by a composition formula, Compositional formula Al (x1) In (y1) Ga (1- (x1)-(y1)) As (u1) P (v1) N (1- (u1)-(v1)) (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, x1 + y1 ⁇ 1, 0 ⁇ u1 ⁇ 1, 0 ⁇ v1 ⁇ 1, u1 + v1 ⁇ 1), Compositional formula Al (x2) In (y2) Ga (1- (x2)-(y2)) As (u2) P (v2) N (1- (u2)-(v2)) (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, x2 + y2 ⁇ 1, 0 ⁇ u2 ⁇ 1, 0 ⁇ v2 ⁇ 1, u2 + v2 ⁇ 1), Compositional formula Al (x2) In (y2) Ga (1- (x2)-(y2)) As (u2) P (v2) N (1- (u2)
  • FIG. 13 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the twelfth embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • a B (boron) -doped Si substrate 101 an initial growth layer 102 made of AlN, a multilayer buffer layer (superlattice layer) 106, a GaN channel layer 107, an Al 0.2 Ga 0.8 N barrier layer 108, and a GaN cap layer 109
  • a B (boron) -doped Si substrate 101 an initial growth layer 102 made of AlN
  • a multilayer buffer layer (superlattice layer) 106 a GaN channel layer 107
  • an Al 0.2 Ga 0.8 N barrier layer 108 an Al 0.2 Ga 0.8 N barrier layer 108
  • a GaN cap layer 109 are the same as the constituent elements of the eleventh embodiment shown in FIG. 12, and therefore, the same reference numerals as those of the constituent elements are attached and detailed description thereof is
  • an Al 0.7 Ga 0.3 N layer 103 with a thickness of 200 nm, an Al 0.4 Ga 0.6 N layer 104 with a thickness of 400 nm, and an Al 0.2 with a thickness of 600 nm are formed on the AlN initial growth layer 102 on the Si substrate 101.
  • Ga 0.8 N layers 105 are sequentially stacked.
  • the Al 0.7 Ga 0.3 N layer 103, Al 0.4 Ga 0.6 N layer 104, and Al 0.2 Ga 0.8 N layer 105 have an Al composition that gradually decreases from the Si substrate 101 side to the multilayer buffer layer 106 side.
  • the composition gradient buffer layer 130 is configured.
  • the nitride semiconductor epitaxial wafer structure of the twelfth embodiment having the above configuration, since it has the multilayer buffer layer (superlattice layer) 106, the same effect as the nitride semiconductor epitaxial wafer structure of the eleventh embodiment can be obtained.
  • the composition gradient buffer layer 130 is provided between the AlN initial growth layer 102 and the multilayer buffer layer 106 on the Si substrate 101, the AlN It is possible to suppress a sudden change in the lattice constant from the initial growth layer 102 to the multilayer buffer layer 106, and to reduce the occurrence of dislocations due to strain, such as leakage current using dislocations as paths.
  • the composition gradient buffer layer 130 includes an Al 0.7 Ga 0.3 N layer 103, an Al 0.4 Ga 0.6 N layer 104, and an Al 0.2 Ga 0.8 N layer 105, and the multilayer buffer layer 106 from the Si substrate 101 side.
  • the Al composition is gradually decreasing toward the side, this is not the only case.
  • the composition gradient buffer layer is expressed by a composition formula: The composition gradient buffer layer includes a first layer, a second layer,..., An mth layer from the substrate side, where m is an integer satisfying m ⁇ 2.
  • the composition of the kth layer is Compositional formula Al (xk) In (yk) Ga (1- (xk)-(yk)) As (uk) P (vk) N (1- (uk)-(vk)) (0 ⁇ xk ⁇ 1, 0 ⁇ yk ⁇ 1, xk + yk ⁇ 1, 0 ⁇ uk ⁇ 1, 0 ⁇ vk ⁇ 1, uk + vk ⁇ 1)
  • the lattice constant of each of the first to m-th layers of the composition gradient buffer layer is There may be a relationship of lattice constant of the first layer ⁇ lattice constant of the second layer ⁇ ...
  • FIG. 14 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the thirteenth embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • a B (boron) -doped Si substrate 101 an initial growth layer 102 made of AlN, an Al 0.7 Ga 0.3 N layer 103 having a thickness of 200 nm, an Al 0.4 Ga 0.6 N layer 104 having a thickness of 400 nm, and an Al having a thickness of 600 nm.
  • the 0.2 Ga 0.8 N layer 105, the multilayer buffer layer (superlattice layer) 106, the GaN channel layer 107, the Al 0.2 Ga 0.8 N barrier layer 108, and the GaN cap layer 109 are the same as the constituent elements of the twelfth embodiment shown in FIG. Since they are the same, the same reference numerals as those of the constituent elements are attached and detailed description is omitted.
  • an Al 0.5 Ga 0.5 N layer 115 having a thickness of 100 nm is provided between the Al 0.2 Ga 0.8 N layer 105 and the multilayer buffer layer (superlattice layer) 106. .
  • the Al 0.7 Ga 0.3 N layer 103, the Al 0.4 Ga 0.6 N layer 104, the Al 0.2 Ga 0.8 N layer 105 and the Al 0.5 Ga 0.5 N layer 115 are from the Si substrate 101 side to the multilayer buffer layer 106 side.
  • the composition gradient buffer layer 140 in which the Al composition decreases stepwise is formed except for one place (Al 0.5 Ga 0.5 N layer 115).
  • the multilayer buffer layer (superlattice layer) 106 that is the same as that of the twelfth embodiment is provided, and the composition gradient buffer layer of the twelfth embodiment is included. Since the composition gradient buffer layer 140 including the Al 0.7 Ga 0.3 N layer 103, the Al 0.4 Ga 0.6 N layer 104, and the Al 0.2 Ga 0.8 N layer 105 constituting the layer 130 is included, generation of dislocation caused by strain can be reduced, and Has the same effect as that of the nitride semiconductor epitaxial wafer structure of the twelfth embodiment, in which the leakage current and the like through dislocations can be suppressed and the electrical characteristics can be improved.
  • an Al 0.5 Ga 0.5 N layer 115 having a thickness of 100 nm is provided in the composition gradient buffer layer 140, and the Al 0.7 Ga 0.3 N layer 103, Al Al Al is changed from 0.4 Ga 0.6 N layer 104 and Al 0.2 Ga 0.8 N layer 105 from a layer having a small lattice constant to a large layer, and the lattice constant is decreased from the Al 0.2 Ga 0.8 N layer 105 having a large lattice constant.
  • 0.5 Ga 0.5 N layer 115 is provided, and at least one layer 115 in the composition gradient buffer layer 140 (that is, Al 0.5 Ga 0.5 N layer 115 which is an inversion layer) is arranged in the lattice constant.
  • the dislocation generated in the crystal can be greatly bent, and the electrical characteristics such as leakage can be improved.
  • the leakage characteristic yield is 93.2%, whereas the multilayer buffer layer 106 is not provided.
  • the yield of leakage characteristics was 21.2%.
  • the Al 0.5 Ga 0.5 N layer 115 whose lattice constant is reversed, when the film thickness is 200 nm or more, the model is unknown, but the function as a dislocation occurrence factor works more strongly, and as a whole Yield tended to decline. Specifically, when the thickness of the Al 0.5 Ga 0.5 N layer 115 is 25 nm or more and less than 200 nm, the leakage characteristic yield is in the range of 90 to 95%, but from 215 nm to 85% or less. The characteristics were degraded.
  • the Al 0.5 Ga 0.5 N layer 115 whose lattice constant is reversed preferably has a film thickness of 40 nm or more and 200 nm or less.
  • the layer 115 farthest from the substrate 101 is the reverse layer (Al 0.5 Ga 0.5 N layer 115), but is not limited thereto.
  • the composition gradient buffer layer includes a first layer, a second layer,..., An mth layer from the substrate 101 side, where m is an integer satisfying m ⁇ 2.
  • the composition of the kth layer is Compositional formula Al (xk) In (yk) Ga (1- (xk)-(yk)) As (uk) P (vk) N (1- (uk)-(vk)) (0 ⁇ xk ⁇ 1, 0 ⁇ yk ⁇ 1, xk + yk ⁇ 1, 0 ⁇ uk ⁇ 1, 0 ⁇ vk ⁇ 1, uk + vk ⁇ 1)
  • the lattice constants of the first layer to the m-th layer of the composition gradient buffer layer sequentially increase except for the reverse layer that is at least one of the first layer to the m-th layer.
  • FIG. 15 is a cross-sectional view of the nitride semiconductor epitaxial wafer structure of the fourteenth embodiment as an example of the nitride semiconductor multilayer structure of the present invention.
  • a B (boron) -doped Si substrate 101 an initial growth layer 102 made of AlN, an Al 0.7 Ga 0.3 N layer 103 with a thickness of 200 nm, an Al 0.4 Ga 0.6 N layer 104 with a thickness of 400 nm, a GaN channel layer 107, Since the Al 0.2 Ga 0.8 N barrier layer 108 and the GaN cap layer 109 are the same as the constituent elements of the twelfth embodiment shown in FIG. 13, the same reference numerals are assigned to those constituent elements, and detailed description thereof is omitted. .
  • the multilayer buffer layer (superlattice layer) 106 provided in the twelfth embodiment is not provided.
  • the Al 0.7 Ga 0.3 N layer 103 constitutes an Al 0.4 Ga 0.6 N layer 104 and a composition gradient buffer layer 150 in which the Al composition gradually decreases as the distance from the substrate 101 increases.
  • the composition gradient buffer layer 150 since it has the composition gradient buffer layer 150 as in the twelfth embodiment, it is possible to reduce the occurrence of dislocations due to strain, Leakage current or the like that uses dislocations as paths can be suppressed, and electrical characteristics can be improved. (Fifteenth embodiment) FIG.
  • FIG. 16 is a cross-sectional view of an HFET (Hetero-junction Field Effect Transistor) which is an example of a nitride semiconductor device as an example of the electronic device of the present invention.
  • This HFET is manufactured using the nitride semiconductor epitaxial wafer structure of the twelfth embodiment shown in FIG. Therefore, in FIG. 16, a B (boron) -doped Si substrate 101, an initial growth layer 102 made of AlN, a composition gradient buffer layer 130, a multilayer buffer layer (superlattice layer) 106, a GaN channel layer 107, Al 0.2 Ga 0.8 N Since the barrier layer 108 and the GaN cap layer 109 are the same as the constituent elements of the twelfth embodiment shown in FIG.
  • HFET Hetero-junction Field Effect Transistor
  • this HFET is formed on a nitride semiconductor epitaxial wafer structure on an opening 206 for forming a gate electrode 208 and a first nitride film 205 through a photolithography process, thereby forming a gate insulating film.
  • a second nitride film 207 to be a film, a gate electrode 208, a first oxide film 212, an ohmic contact portion 209, a source ohmic electrode 210, and a drain ohmic electrode 211 are provided, and a second oxide film ( (Not shown), a source wiring electrode 213, and a drain wiring electrode 214.
  • the source ohmic electrode 210 and the drain ohmic electrode 211 are ohmic electrodes made of a Ti / Al alloy.
  • the gate electrode 208 is an electrode having a W / WN stacked structure. Since the HFET of the fifteenth embodiment having the above-described configuration includes the nitride semiconductor epitaxial wafer structure of the twelfth embodiment, it is possible to suppress a leakage current or the like having a dislocation as a path, and to improve electrical characteristics. Regarding the present invention, the number of repeating layers in the multilayer buffer layer (superlattice layer) was confirmed to be up to 6, but the change in the critical film thickness due to the difference in lattice constant affects the occurrence of dislocations and the leakage characteristics.
  • the nitride semiconductor multilayer structure of the present invention is At least substrate 1, 11, 21, 31, 41, 51, 61, 71, 81, 101, buffer layer, channel layer 7, 17, 24, 34, 48, 57, 64, 77, 87, 107 and electron supply Layers 8, 18, 19, 20, 25, 35, 49, 58, 59, 60, 65, 78, 88, 108, 109;
  • the buffer layer is Compositional formula Al (x1) In (y1) Ga (1- (x1)-(y1)) As (u1) P (v1) N (1- (u1)-(v1)) (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, x1 + y1 ⁇ 1, 0 ⁇ u1 ⁇ 1, 0 ⁇ v1 ⁇ 1, u1 + v1 ⁇ 1), Compositional formula Al (x2) In (y2) Ga (1- (x2)-(y2)) As (u2) P (v2) N (1- (u2)-(v2)) (0 ⁇ x2
  • the buffer layer includes the multilayer buffer layers 6, 16, 23, 33, 47, 56, 63, 76, 86, and 106. An increase in leakage current characteristics can be prevented.
  • composition gradient buffer layers 121, 122, 123, 124, 125, 126, 130, 140, 150 composition gradient buffer layers 121, 122, 123, 124, 125, 126, 130, 140, 150.
  • the Al composition is stepwise from the substrate 1, 11, 41, 51, 71, 81 side toward the multilayer buffer layers 6, 16, 47, 56, 76, 86, 106.
  • the action reduces the occurrence of dislocations extending in the surface direction from the substrates 1, 11, 41, 51, 71, 81, 101, so The breakdown breakdown voltage in the direction can be reduced and the leakage current characteristics can be prevented from increasing.
  • the multilayer buffer layers 6, 16, 23, 33, 47, 56, 63, 76, 86, 106 are a second layer on the first layer, a third layer on the second layer,. ... having a repetitive structure of the structure of the nth layer on the (n-1) th layer, the first layer on the nth layer, the second layer on the first layer, ...
  • the lattice constant of each of the first to nth layers is The lattice constant of the first layer> the lattice constant of the second layer> the lattice constant of the third layer> whil> the lattice constant of the (n ⁇ 1) th layer> the lattice constant of the nth layer .
  • the layers in the multilayer buffer layers 6, 16, 23, 33, 47, 56, 63, 76, 86, and 106 are stacked in the order of the lattice constant, distortion due to the difference in the lattice constant is reduced. It can be relaxed to suppress dislocations. In other words, it is possible to suppress a sudden change in the lattice constants of the first to nth layers in the multilayer buffer layers 6, 16, 23, 33, 47, 56, 63, 76, 86, and 106. Thickness increases and the occurrence of dislocations can be reduced. As a result, electrical characteristics such as leakage current characteristics can be improved.
  • the multilayer buffer layers 6, 16, 23, 33, 47, 56, 63, 76, 86, 106 are a second layer on the first layer, a third layer on the second layer,. ... having a repetitive structure of the structure of the nth layer on the (n-1) th layer, the first layer on the nth layer, the second layer on the first layer, ...
  • the lattice constant of each of the nth to first layers is The lattice constant of the nth layer> the lattice constant of the (n-1) th layer>...
  • the layers in the multilayer buffer layers 6, 16, 23, 33, 47, 56, 63, 76, 86, and 106 are stacked in the order of the lattice constant, distortion due to the difference in the lattice constant is reduced. It can be relaxed to suppress dislocations. In other words, it is possible to suppress a sudden change in the lattice constants of the first to nth layers in the multilayer buffer layers 6, 16, 23, 33, 47, 56, 63, 76, 86, and 106. Thickness increases and the occurrence of dislocations can be reduced. As a result, electrical characteristics such as leakage current characteristics can be improved.
  • the electronic device of the present invention includes the nitride semiconductor multilayer structure described above.
  • the n is an integer that satisfies n ⁇ 4.
  • n is an integer that satisfies n ⁇ 4.
  • Dislocations can be suppressed by relieving distortion caused by the difference in lattice constant.
  • the multilayer buffer layers 6, 16, 23, 33, 47, 56, 63, 76, 86, and 106 have a repeating structure of four or more layers.
  • the first layer and the second layer have a lattice constant difference.
  • the relatively close pair ⁇ , the third layer, and the fourth layer are pair ⁇ with a relatively large lattice constant difference to compensate for the dislocation caused by the lattice constant difference and the leak due to the small band gap difference. it can. That is, in the pair ⁇ , “dislocation caused by a lattice constant difference” can be suppressed, and in the pair ⁇ , “leak caused by a small band gap difference” can be suppressed.
  • the composition gradient buffer layers 121, 122, 123, 124, 125, 126, 130, 150 have a first layer, a second layer, etc.
  • the composition of the kth layer is Compositional formula Al (xk) In (yk) Ga (1- (xk)-(yk)) As (uk) P (vk) N (1- (uk)-(vk)) (0 ⁇ xk ⁇ 1, 0 ⁇ yk ⁇ 1, xk + yk ⁇ 1, 0 ⁇ uk ⁇ 1, 0 ⁇ vk ⁇ 1, uk + vk ⁇ 1)
  • the lattice constants of the first to m-th layers of the composition gradient buffer layers 121, 122, 123, 124, 125, 126, 130, 140, and 150 are as follows: There is a relationship of lattice constant of the first layer ⁇ lattice constant of the second layer ⁇ ...
  • the composition gradient buffer layers 121, 122, 123, 124, 125, 126, 130, and 150 can suppress a sudden change in lattice constant from the substrate side, thereby generating dislocations. In this case, electrical characteristics such as leakage can be improved.
  • the composition gradient buffer layer 140 includes a first layer, a second layer,..., An mth layer from the substrate 101 side, where m is an integer satisfying m ⁇ 2.
  • the composition of the kth layer is Compositional formula Al (xk) In (yk) Ga (1- (xk)-(yk)) As (uk) P (vk) N (1- (uk)-(vk)) (0 ⁇ xk ⁇ 1, 0 ⁇ yk ⁇ 1, xk + yk ⁇ 1, 0 ⁇ uk ⁇ 1, 0 ⁇ vk ⁇ 1, uk + vk ⁇ 1)
  • the lattice constants of the first layer to the m-th layer of the composition gradient buffer layer 140 are sequentially excluding the inversion layer 115 that is at least one of the first to m-th layers. It is increasing.
  • the layer that reverses from a layer having a large lattice constant to a layer having a small lattice constant at one or more points as a whole changes from a layer having a small lattice constant to a large layer. Since 115 is introduced, dislocations generated in the crystal can be bent, and as a result, electrical characteristics such as leakage can be improved.
  • the thickness of the reverse layer 115 is 40 nm or more and 200 nm or less. According to the embodiment, since the film thickness of the reverse layer 115 is 40 nm or more, the dislocations can be sufficiently bent to obtain a leakage suppressing effect, and the film thickness of the reverse layer 115 is 200 nm.
  • the nitride semiconductor multilayer structure of the present invention includes: At least the substrate 21, 31, 61, 101, the buffer layer, the channel layer 24, 34, 64, 107 and the electron supply layer 25, 35, 65, 108, 109,
  • the buffer layer is Compositional formula Al (x1) In (y1) Ga (1- (x1)-(y1)) As (u1) P (v1) N (1- (u1)-(v1)) (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, x1 + y1 ⁇ 1, 0 ⁇ u1 ⁇ 1, 0 ⁇ v1 ⁇ 1, u1 + v1 ⁇ 1), Compositional formula Al (x2) In (y2) Ga (1- (x2)-(y2)) As (u2) P (v2) N (1- (u2)-(v2)) (0 ⁇ x2 ⁇ 1, 0 ⁇ y
  • the buffer layer is the multilayer buffer layer 23, 33, 63, 106, it is possible to prevent the breakdown voltage from being reduced and the leakage current characteristic from being increased.
  • the multilayer buffer layers 23, 33, 63, and 106 are a second layer on the first layer, a third layer on the second layer,... On the (n ⁇ 1) th layer. n layer, first layer on the nth layer, second layer on the first layer, third layer on the second layer,... on the (n ⁇ 1) th layer n layers ...
  • the lattice constant of each of the first to nth layers is The lattice constant of the first layer ⁇ the lattice constant of the second layer ⁇ the lattice constant of the third layer ⁇ ...
  • the lattice constant of the (n ⁇ 1) th layer ⁇ the lattice constant of the nth layer. .
  • the nitride semiconductor multilayer structure of the present invention includes: At least a substrate 101, a buffer layer, a channel layer 107, and electron supply layers 108 and 109;
  • the buffer layer is a composition gradient buffer layer 150 located between the substrate 101 and the channel layer 107,
  • This composition gradient buffer layer 150 is characterized by comprising a plurality of layers in which the Al composition is decreased stepwise from the substrate 101 side.
  • the buffer layer is the composition gradient buffer layer 150 composed of a plurality of layers in which the Al composition is decreased stepwise, the occurrence of dislocations extending from the substrate 101 in the surface direction is reduced, and the surface and It is possible to prevent a reduction in the vertical breakdown voltage between the substrates and an increase in leakage current characteristics.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　窒化物半導体積層構造は、組成式Ａｌ(ｘ１)Ｉｎ(ｙ１)Ｇａ（1－(ｘ１)－(ｙ１)）Ａｓ(ｕ１)Ｐ(ｖ１)Ｎ（1－(ｕ１)－(ｖ１)）（０≦ｘ１≦１、０≦ｙ１≦１、ｘ１＋ｙ１≦１、０≦ｕ１＜１、０≦ｖ１＜１、ｕ１＋ｖ１＜１）からなる第１の層と、　組成式Ａｌ(ｘ２)Ｉｎ(ｙ２)Ｇａ（1－(ｘ２)－(ｙ２)）Ａｓ(ｕ２)Ｐ(ｖ２)Ｎ（１－(ｕ２)－(ｖ２)）（０≦ｘ２≦１、０≦ｙ２≦１、ｘ２＋ｙ２≦１、０≦ｕ２＜１、０≦ｖ２＜１、ｕ２＋ｖ２＜１）からなる第２の層と、ｎは、ｎ≧３を満たす整数として、ｋは３からｎまでの各整数をとるとして、　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）からなる第ｋの層とを有する多層膜バッファ層を含む。

Description

窒化物半導体積層構造及びそれを用いた電子デバイス
　本発明は、窒化物半導体積層構造及びそれを用いた電子デバイスに関するものである。
　窒化物半導体を用いた電子デバイスは、一般的にＡｌＧａＮとＧａＮからなるヘテロ接合を用いた構造が用いられている。
　この電子デバイスは、具体的には、サファイアやＳｉなどの基板の上に形成された窒化物半導体からなるバッファ層、ＧａＮからなるＧａＮチャネル層、このＧａＮチャネル層の上に形成されたＡｌＧａＮからなるＡｌＧａＮ障壁層、このＡｌＧａＮ障壁層とＧａＮチャネル層との界面に形成された２次元電子ガスとオーミック接触を形成するソース電極及びドレイン電極と、ソース・ドレイン電極のあいだに形成されたゲート電極とからなっている。
　前記サファイア基板やＳｉＣ基板上に窒化物半導体を形成する際は、あまり大きな問題とならないが、熱膨張係数が窒化物半導体よりも小さいＳｉ基板を用いた場合、成長後には下凸の形状に反ってしまい、さらには結晶そのものに応力によってクラックが形成され、電子デバイスの形成に適さない。
　従来、この熱膨張係数の差を緩和する方法として、特許文献１（特開２００３－５９９４８号公報）及び特許文献２（特開２００５－８５８５２公報）に記載されているように、異なる組成を持つＡｌＧａＮ層を交互に成長したバッファ層を有する窒化物半導体積層構造がある。
特開２００３－５９９４８号公報 特開２００５－８５８５２号公報
　しかしながら、特許文献１及び２のように、バンドギャップ差が大きい２層を交互に成長したバッファ層を用いると、２層の格子定数差が大きく異なるため、基板から表面方向に延びる転位が発生しやすい。この転位は、表面と基板の間の縦方向の破壊耐圧の低減、リーク電流特性の増大とを引き起こし、半導体表面に形成する素子の歩留りに大きく影響を及ぼすという問題がある。
　一方、バンドギャップ差が小さく、格子定数差が小さい２層を交互に成長したバッファ層を用いると、表面から基板へのリーク電流特性が大きくなってしまうという問題がある。
　そこで、この発明の課題は、破壊耐圧の低減と、リーク電流特性の増大とを防止できる窒化物半導体積層構造を提供することにある。
　本発明者は、超格子バッファ層を用いた時に課題となる転位を抑制する必要があることを見出した。
　本発明の窒化物半導体積層構造は、前記の知見に立脚するもので、
　少なくとも、基板、バッファ層、チャネル層及び電子供給層を有し、
　前記バッファ層は、
　組成式Ａｌ(ｘ１)Ｉｎ(ｙ１)Ｇａ（1－(ｘ１)－(ｙ１)）Ａｓ(ｕ１)Ｐ(ｖ１)Ｎ（1－(ｕ１)－(ｖ１)）（０≦ｘ１≦１、０≦ｙ１≦１、ｘ１＋ｙ１≦１、０≦ｕ１＜１、０≦ｖ１＜１、ｕ１＋ｖ１＜１）からなる第１の層と、
　組成式Ａｌ(ｘ２)Ｉｎ(ｙ２)Ｇａ（1－(ｘ２)－(ｙ２)）Ａｓ(ｕ２)Ｐ(ｖ２)Ｎ（１－(ｕ２)－(ｖ２)）（０≦ｘ２≦１、０≦ｙ２≦１、ｘ２＋ｙ２≦１、０≦ｕ２＜１、０≦ｖ２＜１、ｕ２＋ｖ２＜１）からなる第２の層と、
　ｎは、ｎ≧３を満たす整数として、ｋは３からｎまでの各整数をとるとして、
　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）からなる第ｋの層と
を有する多層膜バッファ層
を含むことを特徴としている。
　１実施形態では、
　前記基板と前記多層膜バッファ層との間に、前記基板側から前記多層膜バッファ層に向けて、Ａｌ組成を段階的に減少させた複数の層からなる組成傾斜バッファ層を有する。
　１実施形態では、
　前記多層膜バッファ層は、前記第１の層上に第２の層、第２の層上に第３の層、……第（ｎ－１）の層上に第ｎの層、第ｎの層上に第１の層、第１の層上に第２の層、……という構成の繰返し構造を有し、
　前記第１から第ｎの層の各層の格子定数が、
第１の層の格子定数＞第２の層の格子定数＞第３の層の格子定数＞……＞第（ｎ－１）の層の格子定数＞第ｎの層の格子定数
の関係がある。
　１実施形態では、
　前記多層膜バッファ層は、前記第１の層上に第２の層、第２の層上に第３の層、……第（ｎ－１）の層上に第ｎの層、第ｎの層上に第１の層、第１の層上に第２の層、……という構成の繰返し構造を有し、
　前記第ｎから第１の層の各層の格子定数が、
第ｎの層の格子定数＞第（ｎ－１）の層の格子定数＞……第３の層の格子定数＞第２の層の格子定数＞第１の層の格子定数
の関係がある。
　１実施形態では、
　前記ｎは、ｎ≧４を満たす整数である。
　１実施形態では、
　前記組成傾斜バッファ層は、ｍを、ｍ≧２を満たす整数として、前記基板側から、第１の層、第２の層、・・・・、第ｍの層を含み、
　ｋは１からｍまでの各整数をとるとして、第ｋの層の組成は、
　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）で表されて、
　前記組成傾斜バッファ層の第１から第ｍの層の各層の格子定数が、
第１の層の格子定数＜第２の層の格子定数＜……＜第ｍの層の格子定数
の関係がある。
　１実施形態では、
　前記組成傾斜バッファ層は、ｍを、ｍ≧２を満たす整数として、前記基板側から、第１の層、第２の層、・・・・、第ｍの層を含み、
　ｋは１からｍまでの各整数をとるとして、第ｋの層の組成は、
　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）で表されて、
　前記組成傾斜バッファ層の第１の層から第ｍの層の格子定数は、上記第１の層から第ｍの層のうちの少なくとも１つの層である逆転する層を除いて、順次、増大している。
　１実施形態では、
　前記逆転する層の膜厚が４０ｎｍ以上、かつ、２００ｎｍ以下である。
　別のアスペクトによると、本発明の窒化物半導体積層構造は、
　少なくとも、基板、バッファ層、チャネル層及び電子供給層を有し、
　前記バッファ層は、
　組成式Ａｌ(ｘ１)Ｉｎ(ｙ１)Ｇａ（1－(ｘ１)－(ｙ１)）Ａｓ(ｕ１)Ｐ(ｖ１)Ｎ（1－(ｕ１)－(ｖ１)）（０≦ｘ１≦１、０≦ｙ１≦１、ｘ１＋ｙ１≦１、０≦ｕ１＜１、０≦ｖ１＜１、ｕ１＋ｖ１＜１）からなる第１の層と、
　組成式Ａｌ(ｘ２)Ｉｎ(ｙ２)Ｇａ（1－(ｘ２)－(ｙ２)）Ａｓ(ｕ２)Ｐ(ｖ２)Ｎ（１－(ｕ２)－(ｖ２)）（０≦ｘ２≦１、０≦ｙ２≦１、ｘ２＋ｙ２≦１、０≦ｕ２＜１、０≦ｖ２＜１、ｕ２＋ｖ２＜１）からなる第２の層と、
　組成式Ａｌ(ｘ３)Ｉｎ(ｙ３)Ｇａ（1－(ｘ３)－(ｙ３)）Ａｓ(ｕ３)Ｐ(ｖ３)Ｎ（１－(ｕ３)－(ｖ３)）（０≦ｘ３≦１、０≦ｙ３≦１、ｘ３＋ｙ３≦１、０≦ｕ３＜１、０≦ｖ３＜１、ｕ３＋ｖ３＜１）からなる第３の層と、
　ｎは、ｎ≧４を満たす整数として、ｋは４からｎまでの各整数をとるとして、
　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）からなる第ｋの層と
を有する多層膜バッファ層
であることを特徴としている。
　１実施形態では、
　前記多層膜バッファ層は、前記第１の層上に第２の層、第２の層上に第３の層、……第（ｎ－１）の層上に第ｎの層、第ｎの層上に第１の層、第１の層上に第２の層、第２の層上に第３の層、……第（ｎ－１）の層上に第ｎの層……という構成を有し、
　前記第１から第ｎの層の各層の格子定数が、
　第１の層の格子定数＜第２の層の格子定数＜第３の層の格子定数＜……＜第（ｎ－１）の層の格子定数＜第ｎの層の格子定数
の関係がある。
　別のアスペクトによると、本発明の窒化物半導体積層構造は、
　少なくとも、基板、バッファ層、チャネル層及び電子供給層を有し、
　前記バッファ層は、前記基板と前記チャネル層との間に位置する組成傾斜バッファ層であり、
　この組成傾斜バッファ層は、基板側から、Ａｌ組成を段階的に減少させた複数の層からなることを特徴としている。
　本発明の電子デバイスは、
　上述の窒化物半導体積層構造を含むことを特徴としている。
　本発明によれば、破壊耐圧の低減とリーク電流特性の増大とを防止できて、電子デバイスの歩留まりを向上することができる。
図１は、第１実施形態の窒化物半導体エピタキシャルウェハ構造の表面と基板との間の縦方向のリーク電流特性を示す図である。 図２は、比較例の窒化物半導体エピタキシャルウェハ構造の表面と基板との間の縦方向のリーク電流特性を示す図である。 本発明の窒化物半導体積層構造の一例としての第１実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の窒化物半導体積層構造の一例としての第２実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の窒化物半導体積層構造の一例としての第３実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の窒化物半導体積層構造の一例としての第４実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の窒化物半導体積層構造の一例としての第５実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の窒化物半導体積層構造の一例としての第６実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の窒化物半導体積層構造の一例としての第７実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の窒化物半導体積層構造の一例としての第８実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の窒化物半導体積層構造の一例としての第９実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の窒化物半導体積層構造の一例としての第１１実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の窒化物半導体積層構造の一例としての第１２実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の窒化物半導体積層構造の一例としての第１３実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の窒化物半導体積層構造の一例としての第１４実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。 本発明の電子デバイスの一例としての第１５実施形態のヘテロ接合電界効果トランジスタ（ＨＦＥＴ）の断面図である。
　以下、本発明を図示の実施形態により詳細に説明する。
　（第１実施形態）
　図３は、本発明の窒化物半導体積層構造の一例としての第１実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図３に示すように、この窒化物半導体エピタキシャルウェハ構造は、抵抗率０．０１Ω・ｃｍのボロンドープＣＺＳｉ基板１上に、ＡｌＮからなる厚さ１００ｎｍの初期成長層２と、厚さ２００ｎｍのＡｌ0.7Ｇａ0.3Ｎ層３と、厚さ４００ｎｍのＡｌ0.4Ｇａ0.6Ｎ層４と、厚さ４００ｎｍのＡｌ0.1Ｇａ0.9Ｎ層５とを順次積層し、その後、第１の層としてのＡｌＮ層６ａ（厚さ３ｎｍ）／第２の層としてのＡｌ0.4Ｇａ0.6Ｎ層６ｂ（厚さ５ｎｍ）／第３の層としてのＡｌ0.1Ｇａ0.9Ｎ層６ｃ（厚さ３０ｎｍ）をこの順序で複数回繰り返し成長してなる多層膜バッファ層６と、ＧａＮからなる厚さ１μｍのチャネル層７と、電子供給層の一例としての２０ｎｍのＡｌ0.2Ｇａ0.8Ｎ障壁層８とを順次積層してなる。
　前記多層膜バッファ層６は、超格子層である。前記多層膜バッファ層６の第１から第３の層６ａ，６ｂ，６ｃの格子定数は、順次、減少している。あるいは、前記第１から第３の層６ａ，６ｂ，６ｃの格子定数は、上述とは組成比を変えて、順次、増大するようにしてもよい。
　前記Ａｌ0.7Ｇａ0.3Ｎ層３、Ａｌ0.4Ｇａ0.6Ｎ層４及びＡｌ0.1Ｇａ0.9Ｎ層５は、組成傾斜バッファ層１２１を構成し、前記基板１と前記多層膜バッファ層６との間に位置して、前記基板１側から前記多層膜バッファ層６に向けて、Ａｌ組成を段階的に減少させている。
　前記Ａｌ0.7Ｇａ0.3Ｎ層３、Ａｌ0.4Ｇａ0.6Ｎ層４及びＡｌ0.1Ｇａ0.9Ｎ層５とからなる組成傾斜バッファ層１２１と、前記多層膜バッファ層６とは、バッファ層に含まれる。
　前記各層の膜厚、組成は、本第１実施形態の数値に限定されるわけではなく、ウェハの反り調整等に応じて変化させることが可能である。
　前記各層の成長方法としては、一例であるが以下のようにして成長させられる。
　成長に先立ち、フッ酸系のエッチャントでＳｉ基板１の表面酸化膜を除去した後に、有機金属気相成長（ＭＯＣＶＤ）装置にＳｉ基板１をセットする。基板温度を１１００℃に設定し、チャンバー圧力１３．３ｋＰａにてＳｉ基板１の表面のクリーニングを行なう。
　次に、基板温度・チャンバー圧力を一定とし、アンモニアＮＨ３（１２．５ｓｌｍ）を流すことで、Ｓｉ基板１の表面の窒化を行ない、引き続いて、ＡｌＮ層２を厚さ２００ｎｍ（ＴＭＡ流量＝１１７μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍ）、基板温度１１５０℃でＡｌ0.7Ｇａ0.3Ｎ層３を厚さ４００ｎｍ（ＴＭＧ流量＝５７μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝９７μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍ）、Ａｌ0.4Ｇａ0.6Ｎ層４を厚さ４００ｎｍ（ＴＭＧ流量＝９９μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝５５μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍ）、Ａｌ0.1Ｇａ0.9Ｎ層５を厚さ４００ｎｍ（ＴＭＧ流量＝１３７μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝１８μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍ）まで成長する。
　その後、第１の層としてのＡｌＮ層６ａ（厚さ３ｎｍ）／第２の層としてのＡｌ0.4Ｇａ0.6Ｎ層６ｂ（厚さ５ｎｍ）／第３の層としてのＡｌ0.1Ｇａ0.9Ｎ層６ｃ（３０ｎｍ）をこの順序で複数回繰り返し成長してなる多層膜バッファ層６を成長する。引き続き、１μｍ厚のＧａＮ７（ＴＭＧ流量＝５０μｍｏｌ、ＮＨ３流量＝１２．５ｓｌｍ）を成長し、さらにＡｌ0.2Ｇａ0.8Ｎ障壁層８（２０ｎｍ）からなる電子供給層を成長する。
　一方、比較例として、上述の第１実施形態の窒化物半導体エピタキシャルウェハ構造に対して、図示しないが、多層膜バッファ層の構成のみを変えて、この多層膜バッファ層を、ＡｌＮ層（厚さ３ｎｍ）／Ａｌ0.1Ｇａ0.9Ｎ層（厚さ３０ｎｍ）／Ａｌ0.4Ｇａ0.6Ｎ層（５ｎｍ）を基板側からこの順序で複数回繰返してなる窒化物半導体エピタキシャルウェハ構造のサンプルを作製した。
　図１は、前記第１実施形態の窒化物半導体エピタキシャルウェハ構造の表面と基板１との間の縦方向のリーク電流特性を示す。一方、図２は、前記比較例の窒化物半導体エピタキシャルウェハ構造の表面と基板との間の縦方向のリーク電流特性を示す。
　この図１と図２を比較すると分かるように、第１実施形態の窒化物半導体エピタキシャルウェハ構造は、比較例の窒化物半導体エピタキシャルウェハ構造に比べて、縦方向のリーク電流特性が大幅に改善されている。
　リーク特性の歩留りとして、第１実施形態の窒化物半導体エピタキシャルウェハ構造では１００％であり、一方、比較例の窒化物半導体エピタキシャルウェハ構造では、２２.２％であった。
　この原因の推定モデルとしては、第１実施形態では、多層膜バッファ層６において、格子定数差による臨界膜厚が大きくなり、リークの発生要因の一つである転位が減少しているためであると考えられる。
　この第１実施形態では、多層膜バッファ層６は、第１の層としてのＡｌＮ層６ａと、第２の層としてのＡｌ0.4Ｇａ0.6Ｎ層６ｂと、第３の層としてのＡｌ0.1Ｇａ0.9Ｎ層６ｃをこの順序で複数回繰り返して積層してなるが、これに限らない。
　例えば、多層膜バッファ層は、組成式で表して、
　組成式Ａｌ(ｘ１)Ｉｎ(ｙ１)Ｇａ（1－(ｘ１)－(ｙ１)）Ａｓ(ｕ１)Ｐ(ｖ１)Ｎ（1－(ｕ１)－(ｖ１)）（０≦ｘ１≦１、０≦ｙ１≦１、ｘ１＋ｙ１≦１、０≦ｕ１＜１、０≦ｖ１＜１、ｕ１＋ｖ１＜１）からなる第１の層と、
　組成式Ａｌ(ｘ２)Ｉｎ(ｙ２)Ｇａ（1－(ｘ２)－(ｙ２)）Ａｓ(ｕ２)Ｐ(ｖ２)Ｎ（１－(ｕ２)－(ｖ２)）（０≦ｘ２≦１、０≦ｙ２≦１、ｘ２＋ｙ２≦１、０≦ｕ２＜１、０≦ｖ２＜１、ｕ２＋ｖ２＜１）からなる第２の層と、
　ｎは、ｎ≧３を満たす整数として、ｋは３からｎまでの各整数をとるとして、
　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）からなる第ｋの層と
からなっていてもよい。以下の実施形態でも、同様である。
　（第２実施形態）
　図４は、本発明の窒化物半導体積層構造の一例としての第２実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図４に示すように、この窒化物半導体エピタキシャルウェハ構造は、抵抗率０．０１Ω・ｃｍのボロンドープＣＺＳｉ基板１１上に、ＡｌＮからなる厚さ１００ｎｍの初期成長層１２と、厚さ２００ｎｍのＡｌ0.7Ｇａ0.3Ｎ層１３と、厚さ４００ｎｍのＡｌ0.4Ｇａ0.6Ｎ層１４と、厚さ４００ｎｍのＡｌ0.1Ｇａ0.9Ｎ層１５とを順次積層し、その後、第１の層としてのＡｌＮ層１６ａ（厚さ３ｎｍ）／第２の層としてのＡｌ0.6Ｇａ0.4Ｎ層１６ｂ（厚さ５ｎｍ）／第３の層としてのＡｌ0.1Ｇａ0.9Ｎ層１６ａ（厚さ３０ｎｍ）をこの順序で複数回繰り返して成長してなる多層膜バッファ層（超格子層）１６と、ＧａＮからなる厚さ１μｍのチャネル層１７と、厚さ１ｎｍのＡｌＮ特性改善層としてのＡｌＮ中間層１８と、厚さ２０ｎｍのＡｌ0.2Ｇａ0.8Ｎ障壁層１９と、厚さ１ｎｍのＧａＮキャップ層２０とを順次積層してなる。
　前記Ａｌ0.7Ｇａ0.3Ｎ層１３、Ａｌ0.4Ｇａ0.6Ｎ層１４及びＡｌ0.1Ｇａ0.9Ｎ層１５は、組成傾斜バッファ層１２２を構成し、前記基板１１と前記多層膜バッファ層１６との間に位置して、前記基板１１側から前記多層膜バッファ層１６に向けて、Ａｌ組成を段階的に減少させている。
　また、前記ＡｌＮ特性改善層としてのＡｌＮ中間層１８、Ａｌ0.2Ｇａ0.8Ｎ障壁層１９及びＧａＮキャップ層２０は、電子供給層を構成している。
　前記各層の膜厚、組成は、本第２実施形態の数値に限定されるわけではなく、ウェハの反り調整等に応じて変化させることが可能である。
　前記各層の成長方法としては、一例であるが以下のようにして成長させられる。
　成長に先立ち、フッ酸系のエッチャントでＳｉ基板１１の表面酸化膜を除去した後に、有機金属気相成長（ＭＯＣＶＤ）装置にＳｉ基板１１をセットする。
　基板温度を１１００℃に設定し、チャンバー圧力１３．３ｋＰａにて基板表面のクリーニングを行なう。
　次に、基板温度・チャンバー圧力を一定とし、アンモニアＮＨ３（１２．５ｓｌｍ）を流すことでＳｉ基板１１の表面の窒化を行ない、引き続いて、ＡｌＮ層１２を２００ｎｍ（ＴＭＡ流量＝１１７μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍ）、基板温度１１５０℃でＡｌ０．７Ｇａ０．３Ｎ層１３を厚さ４００ｎｍ（ＴＭＧ流量＝５７μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝９７μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍ）、Ａｌ０．４Ｇａ０．６Ｎ層１４を厚さ４００ｎｍ（ＴＭＧ流量＝９９μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝５５μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍ）、Ａｌ０．１Ｇａ０．９Ｎ層１５を厚さ４００ｎｍ（ＴＭＧ流量＝１３７μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝１８μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍ）を成長する。
　その後、第１の層としてのＡｌＮ層１６ａ（厚さ３ｎｍ）／第２の層としてのＡｌ0.6Ｇａ0.4Ｎ層１６ｂ（厚さ５ｎｍ）／第３の層としてのＡｌ0.1Ｇａ0.9Ｎ層１６ａ（厚さ３０ｎｍ）をこの順序で複数回繰り返し成長してなる多層膜バッファ層１６を成長する。引き続き、１μｍ厚のＧａＮ層１７（ＴＭＧ流量＝５０μｍｏｌ、ＮＨ３流量＝１２．５ｓｌｍ）を成長し、さらにＡｌＮ特性改善層としてのＡｌＮ中間層１８（１ｎｍ）、Ａｌ0.2Ｇａ0.8Ｎ障壁層１９（２０ｎｍ）及びＧａＮキャップ層２０（１ｎｍ）からなる電子供給層を成長する。
　リーク特性の歩留りとして、第２実施形態の窒化物半導体エピタキシャルウェハ構造では１００％であり、第２実施形態の多層膜バッファ層１６を使用していない従来例の場合は１６．６％であった。
　本第２実施形態の構成要素は、他の実施形態と適合できる範囲で適宜組み合わせることが可能である。
　（第３実施形態）
　図５は、本発明の窒化物半導体積層構造の一例としての第３実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図５に示すように、この窒化物半導体エピタキシャルウェハ構造は、抵抗率０．０１Ω・ｃｍのボロンドープＣＺＳｉ基板２１上に、ＡｌＮからなる厚さ１２０ｎｍの初期成長層２２を成長する。
　次に、第１の層としてのＡｌＮ層２３ａ（厚さ５ｎｍ）／第２の層としてのＡｌ0.5Ｇａ0.5Ｎ層２３ｂ（厚さ５ｎｍ）／第３の層としてのＡｌ0.2Ｇａ0.8Ｎ層２３ｃ（厚さ３０ｎｍ）を複数回繰り返し成長することからなる多層膜バッファ層（超格子層）２３と、ＧａＮからなる厚さ１．５μｍのチャネル層２４と、電子供給層としての２５ｎｍのＡｌ0.22Ｇａ0.78Ｎ障壁層２５とを成長する。
　前記各層の膜厚、組成、形成プロセスは、第１及び第２実施形態と同様であるので、詳細な説明は省略する。
　尤も、第１～第３実施形態の数値に限定されるわけではなく、ウェハの反り調整等に応じて変化させることが可能である。
　リーク特性の歩留りとして、第３実施形態の窒化物半導体エピタキシャルウェハ構造では１００％であり、第３実施形態の多層膜バッファ層２３を使用していない従来例の場合は３３．３％であった。
　本第３実施形態の構成要素は、他の実施形態と適合できる範囲で適宜組み合わせることが可能である。
　（第４実施形態）
　図６は、本発明の窒化物半導体積層構造の一例としての第４実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図６に示すように、この窒化物半導体エピタキシャルウェハ構造は、ＳｉＣ基板３１上に、低温で成長を行ったＧａＮからなる厚さ５０ｎｍの初期成長層３２、第１の層としてのＡｌＮ層３３ａ（厚さ３ｎｍ）／第２の層としてのＡｌ0.4Ｇａ0.6Ｎ層３３ｂ（厚さ５ｎｍ）／第３の層としてのＡｌ0.2Ｇａ0.8Ｎ層３３ｃ（厚さ２５ｎｍ）を複数回繰り返し成長してなる多層膜バッファ層（超格子層）３３とを積層している。さらに、この多層膜バッファ層３３上に、ＧａＮからなる厚さ１．５μｍのチャネル層３４と、図示しない厚さ１ｎｍのＡｌＮ特性改善層と、厚さ２０ｎｍのＡｌ0.2Ｇａ0.8Ｎ障壁層３５と、図示しない厚さ１ｎｍのＧａＮキャップ層とを積層している。
　前記ＡｌＮ特性改善層、Ａｌ0.2Ｇａ0.8Ｎ障壁層３５及びＧａＮキャップ層は、電子供給層を構成する。
　前記各層の膜厚、組成、形成プロセスは、第１～第３実施形態と同様であるので、詳細な説明は省略する。
　尤も、前記各層の膜厚、組成は、第１～第４実施形態の数値に限定されるわけではなく、ウェハの反り調整等に応じて変化させることが可能である。
　リーク特性の歩留りとして、第４実施形態の窒化物半導体エピタキシャルウェハ構造では１００％であり、第４実施形態の多層膜バッファ層３３を使用していない従来例の場合は１８．０％であった。
　前記ＳｉＣ基板３１に代えて、Ｓｉ、ＧａＮ、サファイア等からなる基板を使用できて、ＳｉＣに限定されるわけではない。
　本第４実施形態の構成要素は、他の実施形態と適合できる範囲で適宜組み合わせることが可能である。
　（第５実施形態）
　図７は、本発明の窒化物半導体積層構造の一例としての第５実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図７に示すように、この窒化物半導体エピタキシャルウェハ構造は、抵抗率０．０１Ω・ｃｍのボロンドープＣＺＳｉ基板４１上に、ＡｌＮからなる厚さ１００ｎｍの初期成長層４２と、厚さ２００ｎｍのＡｌ0.7Ｇａ0.3Ｎ層４３と、厚さ２００ｎｍのＡｌ0.5Ｇａ0.5Ｎ層４４と、厚さ３００ｎｍのＡｌ0.3Ｇａ0.7Ｎ層４５と、厚さ４００ｎｍのＡｌ0.1Ｇａ0.9Ｎ層４６とをこの順序で順次成長する。
　前記Ａｌ0.7Ｇａ0.3Ｎ層４３、Ａｌ0.5Ｇａ0.5Ｎ層４４、Ａｌ0.3Ｇａ0.7Ｎ層４５及びＡｌ0.1Ｇａ0.9Ｎ層４６は、組成傾斜バッファ層１２３を構成する。
　その後、前記Ａｌ0.1Ｇａ0.9Ｎ層４６上に、第１の層としてのＡｌＮ層４７ａ（厚さ３ｎｍ）／第２の層としてのＡｌ0.6Ｇａ0.4Ｎ層４７ｂ（厚さ５ｎｍ）／第３の層としてのＧａＮ層４７ｃ（厚さ３０ｎｍ）を複数回この順序で繰り返し成長してなる多層膜バッファ層（超格子層）４７と、ＧａＮからなる厚さ１μｍのチャネル層４８と、電子供給層としてのＡｌ0.2Ｇａ0.8Ｎ障壁層４９とを成長している。
　各層の膜厚、組成は、第５実施形態の数値に限定されるわけではなく、ウェハの反り調整等に応じて変化させることが可能である。
　前記各層の膜厚、組成、形成プロセスは、第１～第４実施形態と同様であるので、詳細な説明は省略する。
　リーク特性の歩留りとして、第５実施形態の窒化物半導体エピタキシャルウェハ構造では１００％であり、第５実施形態の多層膜バッファ層４７を使用していない従来例の場合は３６．６％であった。
　本第５実施形態の構成要素は、他の実施形態と適合できる範囲で適宜組み合わせることが可能である。
　（第６実施形態）
　図８は、本発明の窒化物半導体積層構造の一例としての第６実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図８に示すように、この窒化物半導体エピタキシャルウェハ構造は、抵抗率０．０１Ω・ｃｍのボロンドープＣＺＳｉ基板５１上に、ＡｌＮからなる厚さ１００ｎｍの初期成長層５２と、厚さ２００ｎｍのＡｌ0.7Ｇａ0.3Ｎ層５３、厚さ４００ｎｍのＡｌ0.4Ｇａ0.6Ｎ層５４および厚さ４００ｎｍのＡｌ0.1Ｇａ0.9Ｎ層５５からなる組成傾斜バッファ層１２４とを成長する。その後、この組成傾斜バッファ層１２４上に、第１の層としてのＡｌＮ層５６ａ（厚さ３ｎｍ）／第２の層としてのＡｌ0.3Ｇａ0.7Ｎ層５６ｂ（厚さ３ｎｍ）／第３の層としてのＡｌ0.6Ｇａ0.4Ｎ層５６ｃ（厚さ５ｎｍ）／第４の層としてのＡｌ0.1Ｇａ0.9Ｎ層５６ｄ（厚さ２５ｎｍ）を複数回この順序で繰り返して成長してなる多層膜バッファ層（超格子層）５６と、ＧａＮからなる厚さ１μｍのチャネル層５７と、ＡｌＮ中間層としての１ｎｍのＡｌＮ特性改善層５８／２０ｎｍのＡｌ0.2Ｇａ0.8Ｎ障壁層５９／１ｎｍのＧａＮキャップ層６０からなる電子供給層とを成長している。
　各層の膜厚、組成は、第６実施形態の数値に限定されるわけではなく、ウェハの反り調整等に応じて変化させることが可能である。前記多層膜バッファ層５６の第１から第４の層５６ａ，５６ｂ，５６ｃ，５６ｄの格子定数は、順次、減少している。あるいは、前記第１から第４の層５６ａ，５６ｂ，５６ｃ，５６ｄの格子定数は、上述とは組成比を変えて、順次、増大するようにしてもよい。
　前記各層の膜厚、組成、形成プロセスは、第１～第５実施形態と同様であるので、詳細な説明は省略する。
　リーク特性の歩留りとして、第６実施形態の窒化物半導体エピタキシャルウェハ構造では１００％であり、第６実施形態の多層膜バッファ層５６を使用していない従来例の場合は２４．６％であった。
　本第６実施形態の構成要素は、他の実施形態と適合できる範囲で適宜組み合わせることが可能である。
　（第７実施形態）
　図９は、本発明の窒化物半導体積層構造の一例としての第７実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図９に示すように、この窒化物半導体エピタキシャルウェハ構造は、抵抗率０．０１Ω・ｃｍのボロンドープＣＺＳｉ基板６１上に、ＡｌＮからなる厚さ１２０ｎｍの初期成長層６２を成長する。
　次に、この初期成長層６２の上に、第１の層としてのＡｌＮ層６３ａ（５ｎｍ）／第２の層としてのＡｌ0.4Ｇａ0.6Ｎ層６３ｂ（５ｎｍ）／第３の層としてのＡｌ0.2Ｇａ0.8Ｎ層６３ｃ（２５ｎｍ）をこの順序で複数回繰り返して成長してなる多層膜バッファ層（超格子層）６３と、ＧａＮからなる厚さ１．５μｍのチャネル層６４と、電子供給層としての２５ｎｍのＡｌ0.22Ｇａ0.78Ｎ障壁層６５とを成長する。
　各層の膜厚、組成は、第７実施形態の数値に限定されるわけではなく、ウェハの反り調整等に応じて変化させることが可能である。
　前記各層の膜厚、組成、形成プロセスは、第１～第６実施形態と同様であるので、詳細な説明は省略する。
　リーク特性の歩留りとして、第７実施形態の窒化物半導体エピタキシャルウェハ構造では１００％であり、第７実施形態の多層膜バッファ層６３を使用していない従来例の場合は３１．６％であった。
　本第７実施形態の構成要素は、他の実施形態と適合できる範囲で適宜組み合わせることが可能である。
　（第８実施形態）
　図１０は、本発明の窒化物半導体積層構造の一例としての第８実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図１０に示すように、この窒化物半導体エピタキシャルウェハ構造は、抵抗率０．０１Ω・ｃｍのボロンドープＣＺＳｉ基板７１上に、ＡｌＮからなる厚さ１００ｎｍの初期成長層７２と、厚さ２００ｎｍのＡｌ0.7Ｇａ0.3Ｎ層５３、厚さ４００ｎｍのＡｌ0.4Ｇａ0.6Ｎ層７４および厚さ４００ｎｍのＡｌ0.1Ｇａ0.9Ｎ層７５からなる組成傾斜バッファ層１２５とを成長している。その後、この組成傾斜バッファ層１２５上に、第１の層としてのＡｌＮ層７６ａ（３ｎｍ）／第２の層としてのＡｌ0.5Ｇａ0.5Ｎ層７６ｂ（４ｎｍ）／第３の層としてのＡｌ0.6Ｇａ0.4Ｎ層７６ｃ（４ｎｍ）を複数回この順序で繰り返して成長してなる多層膜バッファ層（超格子層）７６と、ＧａＮからなる厚さ１μｍのチャネル層７７と、電子供給層としての厚さ２０ｎｍのＡｌ0.2Ｇａ0.8Ｎ障壁層７８とを成長している。
　各層の膜厚、組成は、第８実施形態の数値に限定されるわけではなく、ウェハの反り調整等に応じて変化させることが可能である。
　前記各層の膜厚、組成、形成プロセスは、第１～第７実施形態と同様であるので、詳細な説明は省略する。
　リーク特性の歩留りとして、第８実施形態の窒化物半導体エピタキシャルウェハ構造では１００％であり、第８実施形態の多層膜バッファ層７６を使用していない従来例の場合は１６．６％であった。
　本第８実施形態の構成要素は、他の実施形態と適合できる範囲で適宜組み合わせることが可能である。
　（第９実施形態）
　図１１は、本発明の窒化物半導体積層構造の一例としての第９実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図１１に示すように、この窒化物半導体エピタキシャルウェハ構造は、抵抗率０．０１Ω・ｃｍのボロンドープＣＺＳｉ基板８１上に、ＡｌＮからなる厚さ１００ｎｍの初期成長層８２と、厚さ２００ｎｍのＡｌ0.7Ｇａ0.3Ｎ層８３、厚さ４００ｎｍのＡｌ0.4Ｇａ0.6Ｎ層８４および厚さ４００ｎｍのＡｌ0.1Ｇａ0.9Ｎ層８５からなる組成傾斜バッファ層１２６とを成長している。その後、この組成傾斜バッファ層１２６上に、第１の層としてのＡｌＮ層８６ａ（厚さ３ｎｍ）／第２の層としてのＡｌ0.3Ｇａ0.7Ｎ層７６ｂ（厚さ３ｎｍ）／第３の層としてのＡｌ0.1Ｇａ0.9Ｎ層７６ｃ（厚さ２５ｎｍ）／第４の層としてのＡｌ0.6Ｇａ0.4Ｎ層８６ｄ（厚さ５ｎｍ）を複数回この順序で繰り返して成長してなる多層膜バッファ層（超格子層）８６と、ＧａＮからなる厚さ１μｍのチャネル層８７と、電子供給層としての厚さ２５ｎｍのＡｌ0.2Ｇａ0.8Ｎ障壁層８８とを成長している。
　各層の膜厚、組成は、第９実施形態の数値に限定されるわけではなく、ウェハの反り調整等に応じて変化させることが可能である。
　前記各層の膜厚、組成、形成プロセスは、第１～第８実施形態と同様であるので、詳細な説明は省略する。
　リーク特性の歩留りとして、第９実施形態の窒化物半導体エピタキシャルウェハ構造では１００％であり、第９実施形態の多層膜バッファ層８６を使用していない従来例の場合は２１．０％であった。
　本第９実施形態の構成要素は、他の実施形態と適合できる範囲で適宜組み合わせることが可能である。
　（第１０実施形態）
　第１～第９実施形態の窒化物半導体エピタキシャルウェハ構造に、チャネル層に通じるドレイン電極及びソース電極を設け、チャネル層上に絶縁膜を介して位置するゲート電極を設けて、電子デバイスの一例としての窒化物電界効果トランジスタを作製することができる。
　この第１０実施形態では、電子デバイスとして、窒化物電界効果トランジスタを述べたが、電子デバイスは、窒化物ＩＧＢＴ（Insulated Gate Bipolar Transistor）等であってもよいことは勿論である。
　前記第１～第９実施形態において、多層膜バッファ層（超格子層）における繰返し層数は、６層まで確認したが、格子定数差による臨界膜厚の変化が転位の発生、しいてはリーク特性に影響を与えているモデルを考えると7層以上でも効果があると合理的に推認できる。
　また、第１～第９実施形態において、多層膜バッファ層の第１～第ｎ層（ｎは３以上の任意の整数）の組成を適宜調整して、第１～第ｎ層の格子定数を段階的に減少させてもよく、あるいは、第１～第ｎ層の格子定数を段階的に増大させてもよい。
　こうすれば、多層膜バッファ層における格子定数の急激な変化を抑制することが可能となり、臨界膜厚が伸び、転位の発生を低減できる。この結果、リーク電流特性等の電気特性を改善することができる。
　第１～第１０実施形態および変形例で述べた構成要素は、適宜、組み合わせてもよく、また、適宜、選択、置換、あるいは、削除してもよいのは、勿論である。
　（第１１実施形態）
　図１２は、本発明の窒化物半導体積層構造の一例としての第１１実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図１２に示すように、この窒化物半導体エピタキシャルウェハ構造は、抵抗率０．０１５Ω・ｃｍのＢ（ボロン）ドープＳｉ基板１０１上に、ＡｌＮからなる厚さ１００ｎｍの初期成長層１０２と、多層膜バッファ層（超格子層）１０６を形成している。この多層膜バッファ層１０６は、第１の層としてのＡｌＮ層１０６ａ（厚さ３ｎｍ）／第２の層としてのＡｌ0.8Ｇａ0.2Ｎ層１０６ｂ（厚さ５ｎｍ）／第３の層としてのＡｌＮ層１０６ｃ（厚さ３ｎｍ）／第４の層としてのＡｌ0.25Ｇａ0.75Ｎ層１０６ｄ（厚さ２５ｎｍ）を複数回、例えば、４０回この順序で繰り返して成長してなる。
　この多層膜バッファ層１０６上に、ＧａＮからなる厚さ１μｍのチャネル層１０７と、電子供給層としての厚さ２０ｎｍのＡｌ0.2Ｇａ0.8Ｎ障壁層１０８と、厚さ１ｎｍのＧａＮキャップ層１０９を成長している。
　前記各層の膜厚、組成は、本第１１実施形態の数値に限定されるわけではなく、ウェハの反り調整等に応じて変化させることが可能である。
　前記各層の成長方法としては、一例であるが以下のようにして成長させられる。
　成長に先立ち、フッ酸系のエッチャントでＳｉ基板１０１の表面酸化膜を除去した後に、有機金属気相成長（ＭＯＣＶＤ）装置にＳｉ基板１０１をセットする。基板温度を１１００℃に設定し、チャンバー圧力１３．３ｋＰａにてＳｉ基板１０１の表面のクリーニングを行なう。
　次に、基板温度・チャンバー圧力を一定とし、アンモニアＮＨ３（１２．５ｓｌｍ）を流すことで、Ｓｉ基板１０１の表面の窒化を行ない、引き続いて、ＡｌＮ層１０２を厚さ２００ｎｍ（ＴＭＡ流量＝１１７μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍ）まで成長する。
　その後、第１の層としてのＡｌＮ層１０６ａ（厚さ３ｎｍ）／第２の層としてのＡｌ0.8Ｇａ0.2Ｎ層１０６ｂ（厚さ５ｎｍ）／第３の層としてのＡｌＮ層１０６ｃ（３ｎｍ）／第４の層としてのＡｌ0.25Ｇａ0.75Ｎ層１０６ｄ（厚さ２５ｎｍ）を４０回この順序で繰り返して成長する。
　引き続き、１μｍ厚のＧａＮチャネル層１０７（ＴＭＧ流量＝５０μｍｏｌ、ＮＨ３流量＝１２．５ｓｌｍ）を成長し、さらにＡｌ0.2Ｇａ0.8Ｎ障壁層１０８（２０ｎｍ）からなる電子供給層を成長し、さらにＧａＮキャップ層１０９を成長する。
　前記第１１実施形態の窒化物半導体エピタキシャルウェハ構造によれば、前記多層膜バッファ層１０６において、第１の層としてのＡｌＮ層１０６ａ（厚さ３ｎｍ）と第２の層としてのＡｌ0.8Ｇａ0.2Ｎ層１０６ｂ（厚さ５ｎｍ）とからなるペアαと、第３の層としてのＡｌＮ層１０６ｃ（３ｎｍ）と第４の層としてのＡｌ0.25Ｇａ0.75Ｎ層１０６ｄ（厚さ２５ｎｍ）とからなるペアβの繰り返し構造となっていることによって、ペアαの第１の層（ＡｌＮ層）１０６ａと第２の層（Ａｌ0.8Ｇａ0.2Ｎ層）１０６ｂとの格子定数差が、ペアβの第３の層（ＡｌＮ層）１０６ｃと第４の層（Ａｌ0.25Ｇａ0.75Ｎ層）１０６ｄとの格子定数差よりも小さくなって、ペアαでは、格子定数差が起因の転位を抑制できて、転位に起因するリーク電流を抑制でき、ペアβでは、バンドギャップ差が小さいことに起因するリーク電流を抑制できる。
　この理由をより詳細に説明する。バンドギャップ差が大きい２層を交互に成長したバッファ層を用いる場合、例えば、ＡｌxＧａ(1-x)Ｎ層／ＡｌyＧａ(1-y)Ｎ層の場合では、バンドギャップ差が大きいことは、すなわち２層の格子定数差、熱膨張係数差が大きいことを意味している。
　このとき、格子定数差、熱膨張係数差を起因として、基板の表面方向にのびる転位が発生しやすい。この転位は、表面と基板の間の縦方向の破壊耐圧の低減と、リーク電流特性の増大とを引き起こし、半導体表面に形成する素子の歩留りに大きく影響を及ぼす。
　逆に、格子定数差が小さい２層を交互に成長したバッファ層の場合、例えば、ＡｌxＧａ(1-x)Ｎ層／ＡｌyＧａ(1-y)Ｎ層の場合では、格子定数差が小さいことは、すなわち２層のバンドギャップ差が小さいことを意味する。つまり、バンドギャップ差が小さい２層を用いると、キャリアをブロックする効果が抑制されるので、表面から基板へのリーク電流特性が大きくなってしまう。
　そこで、この第１１実施形態では、格子定数差が比較的小さい第１の層（ＡｌＮ層）１０６ａと第２の層（Ａｌ0.8Ｇａ0.2Ｎ層）１０６ｂからなるペアαで、格子定数差が起因の転位を抑制して、転位に起因するリーク電流を抑制し、格子定数差が比較的大きい第３の層（ＡｌＮ層）１０６ｃと第４の層（Ａｌ0.25Ｇａ0.75Ｎ層）１０６ｄとからなるペアβで、バンドギャップ差が小さいことに起因するリーク電流を抑制している。
　この第１１実施形態の窒化物半導体エピタキシャルウェハ構造によれば、リーク特性の歩留が８７．１％であって、これに対して、多層膜バッファ層１０６を有さない比較例ではリーク特性の歩留が２１.２％であった。
　これにより、第１１実施形態の窒化物半導体エピタキシャルウェハ構造では、リーク特性が大幅に改善されたことが分かる。
　また、前記多層膜バッファ層において、図示しないが、繰り返し単位となる４層以上の複数の層を格子定数の増大方向または減少方向に順次積層すると、格子定数差に起因する歪みを緩和することができて、転位を抑制することができる。
　なお、前記第１乃至第１０実施形態の窒化物半導体積層構造でも、第１１実施形態と同様に、ペアαとペアβを適宜、採用できることは勿論である。
　また、この第１1実施形態では、多層膜バッファ層１０６は、第１の層としてのＡｌＮ層１０６ａと、第２の層としてのＡｌ0.4Ｇａ0.6Ｎ層１０６ｂと、第３の層としてのＡｌＮ層１０６ｃ、第４の層としてのＡｌ0.25Ｇａ0.75Ｎ層１０６ｄをこの順序で複数回繰り返して積層してなるが、これに限らない。
　例えば、多層膜バッファ層は、組成式で表して、
　組成式Ａｌ(ｘ１)Ｉｎ(ｙ１)Ｇａ（1－(ｘ１)－(ｙ１)）Ａｓ(ｕ１)Ｐ(ｖ１)Ｎ（1－(ｕ１)－(ｖ１)）（０≦ｘ１≦１、０≦ｙ１≦１、ｘ１＋ｙ１≦１、０≦ｕ１＜１、０≦ｖ１＜１、ｕ１＋ｖ１＜１）からなる第１の層と、
　組成式Ａｌ(ｘ２)Ｉｎ(ｙ２)Ｇａ（1－(ｘ２)－(ｙ２)）Ａｓ(ｕ２)Ｐ(ｖ２)Ｎ（１－(ｕ２)－(ｖ２)）（０≦ｘ２≦１、０≦ｙ２≦１、ｘ２＋ｙ２≦１、０≦ｕ２＜１、０≦ｖ２＜１、ｕ２＋ｖ２＜１）からなる第２の層と、
　ｎは、ｎ≧３を満たす整数として、ｋは３からｎまでの各整数をとるとして、
　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）からなる第ｋの層と
からなっていてもよい。
　（第１２実施形態）
　図１３は、本発明の窒化物半導体積層構造の一例としての第１２実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図１３において、Ｂ（ボロン）ドープＳｉ基板１０１、ＡｌＮからなる初期成長層１０２、多層膜バッファ層（超格子層）１０６、ＧａＮチャネル層１０７、Ａｌ0.2Ｇａ0.8Ｎ障壁層１０８、ＧａＮキャップ層１０９は、図１２に示す第１１実施形態の構成要素と同一であるので、それらの構成要素と同一参照番号を付して詳しい説明は、省略する。
　図１３に示すように、前記Ｓｉ基板１０１上のＡｌＮ初期成長層１０２上に、厚さ２００ｎｍのＡｌ0.7Ｇａ0.3Ｎ層１０３、厚さ４００ｎｍのＡｌ0.4Ｇａ0.6Ｎ層１０４、厚６００ｎｍのＡｌ0.2Ｇａ0.8Ｎ層１０５を順次積層している。前記Ａｌ0.7Ｇａ0.3Ｎ層１０３、Ａｌ0.4Ｇａ0.6Ｎ層１０４およびＡｌ0.2Ｇａ0.8Ｎ層１０５は、Ｓｉ基板１０１側から多層膜バッファ層１０６側に向けてＡｌ組成が段階的に減少していて、組成傾斜バッファ層１３０を構成している。
　前記構成の第１２実施形態の窒化物半導体エピタキシャルウェハ構造によれば、前記多層膜バッファ層（超格子層）１０６を有するから、第１１実施形態の窒化物半導体エピタキシャルウェハ構造と同様の作用効果を有する。
　さらに、前記第１２実施形態の窒化物半導体エピタキシャルウェハ構造では、Ｓｉ基板１０１上のＡｌＮ初期成長層１０２と多層膜バッファ層１０６との間に、組成傾斜バッファ層１３０が設けられているので、ＡｌＮ初期成長層１０２から多層膜バッファ層１０６への格子定数の急激な変化を抑制することが可能となって、歪起因の転位の発生を低減でき、しいては、転位をパスとするリーク電流等を抑制できて電気特性を改善することができる。
　この第１２実施形態では、組成傾斜バッファ層１３０は、Ａｌ0.7Ｇａ0.3Ｎ層１０３、Ａｌ0.4Ｇａ0.6Ｎ層１０４およびＡｌ0.2Ｇａ0.8Ｎ層１０５からなり、Ｓｉ基板１０１側から多層膜バッファ層１０６側に向けてＡｌ組成が段階的に減少していが、これにかぎらない。
　例えば、組成傾斜バッファ層は、組成式で表して、
　前記組成傾斜バッファ層は、ｍを、ｍ≧２を満たす整数として、前記基板側から、第１の層、第２の層、・・・・、第ｍの層を含み、
　ｋは１からｍまでの各整数をとるとして、第ｋの層の組成は、
　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）で表されて、
　前記組成傾斜バッファ層の第１から第ｍの層の各層の格子定数が、
第１の層の格子定数＜第２の層の格子定数＜……＜第ｍの層の格子定数
の関係があってもよい。以下、同様。
　（第１３実施形態）
　図１４は、本発明の窒化物半導体積層構造の一例としての第１３実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図１４において、Ｂ（ボロン）ドープＳｉ基板１０１、ＡｌＮからなる初期成長層１０２、厚さ２００ｎｍのＡｌ0.7Ｇａ0.3Ｎ層１０３、厚さ４００ｎｍのＡｌ0.4Ｇａ0.6Ｎ層１０４、厚さ６００ｎｍのＡｌ0.2Ｇａ0.8Ｎ層１０５、多層膜バッファ層（超格子層）１０６、ＧａＮチャネル層１０７、Ａｌ0.2Ｇａ0.8Ｎ障壁層１０８、ＧａＮキャップ層１０９は、図１３に示す第１２実施形態の構成要素と同一であるので、それらの構成要素と同一参照番号を付して詳しい説明は、省略する。
　図１４に示すように、前記Ａｌ0.2Ｇａ0.8Ｎ層１０５と多層膜バッファ層（超格子層）１０６との間に、厚さ１００ｎｍのＡｌ0.５Ｇａ0.５Ｎ層１１５を設けている。
　前記Ａｌ0.7Ｇａ0.3Ｎ層１０３、Ａｌ0.4Ｇａ0.6Ｎ層１０４、Ａｌ0.2Ｇａ0.8Ｎ層１０５およびはＡｌ0.５Ｇａ0.５Ｎ層１１５は、Ｓｉ基板１０１側から多層膜バッファ層１０６側に向けて、１カ所（Ａｌ0.５Ｇａ0.５Ｎ層１１５）を除いて、Ａｌ組成が段階的に減少する組成傾斜バッファ層１４０を構成している。
　前記構成の第１３実施形態の窒化物半導体エピタキシャルウェハ構造によれば、前記第１２実施形態と同じ多層膜バッファ層（超格子層）１０６を有し、かつ、第１２実施形態の組成傾斜バッファ層１３０を構成するＡｌ0.7Ｇａ0.3Ｎ層１０３、Ａｌ0.4Ｇａ0.6Ｎ層１０４、Ａｌ0.2Ｇａ0.8Ｎ層１０５を含む組成傾斜バッファ層１４０を有するから、歪起因の転位の発生を低減でき、しいては、転位をパスとするリーク電流等を抑制できて電気特性を改善することができるという第１２実施形態の窒化物半導体エピタキシャルウェハ構造と同様の作用効果を有する。
　さらに、この第１３実施形態では、組成傾斜バッファ層１４０中に、厚さ１００ｎｍのＡｌ0.５Ｇａ0.５Ｎ層１１５を設けて、基板１０１側から、Ａｌ0.7Ｇａ0.3Ｎ層１０３、Ａｌ0.4Ｇａ0.6Ｎ層１０４、Ａｌ0.2Ｇａ0.8Ｎ層１０５へと格子定数が小さい層から大きい層へ変化させると共に、かつ、格子定数が大きいＡｌ0.2Ｇａ0.8Ｎ層１０５層から格子定数が小さくなるＡｌ0.５Ｇａ0.５Ｎ層１１５を設けて、格子定数の配列を組成傾斜バッファ層１４０中の少なくとも１つの層１１５（つまり逆転する層であるＡｌ0.５Ｇａ0.５Ｎ層１１５）で逆転させたから、結晶中に発生した転位を大きく曲げることが可能になって、リーク等の電気特性を改善できる。
　具体的には、この第１３実施形態の窒化物半導体エピタキシャルウェハ構造によれば、リーク特性の歩留が９３．２％であって、これに対して、多層膜バッファ層１０６を有さない第１１実施形態の比較例ではリーク特性の歩留が２１.２％であった。
　これにより、第１３実施形態の窒化物半導体エピタキシャルウェハ構造では、リーク特性が大幅に改善されたことが分かり、第１２実施形態と比べても、リーク特性が改善されたことが分かる。
　なお、格子定数が逆転するＡｌ0.５Ｇａ0.５Ｎ層１１５に関して、膜厚を２００ｎｍ以上にした場合、モデルは不明であるが、転位発生要因としての機能の方が強く働き、全体としての歩留は低下する傾向となった。具体的には、Ａｌ0.５Ｇａ0.５Ｎ層１１５の層厚が２５ｎｍ以上、２００ｎｍ未満では、リーク特性の歩留が９０～９５％の範囲であるが、２１５ｎｍから８５％以下となり、特性は低下した。
　また、格子定数が逆転するＡｌ0.５Ｇａ0.５Ｎ層１１５の膜厚が４０ｎｍ以下では、転位が充分に曲がりきらないために、リーク抑制効果としては好ましくない。
　したがって、格子定数の逆転するＡｌ0.５Ｇａ0.５Ｎ層１１５は、膜厚が４０ｎｍ以上、かつ、２００ｎｍ以下であるのが好ましい。
　この第１３実施形態では、組成傾斜バッファ層１４０中で、最も基板１０１から離れた層１１５を逆転する層（Ａｌ0.５Ｇａ0.５Ｎ層１１５）としているが、これに限らない。
　例えば、組成傾斜バッファ層は、ｍを、ｍ≧２を満たす整数として、前記基板１０１側から、第１の層、第２の層、・・・・、第ｍの層を含み、
　ｋは１からｍまでの各整数をとるとして、第ｋの層の組成は、
　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）で表されて、
　前記組成傾斜バッファ層の第１の層から第ｍの層の格子定数は、上記第１の層から第ｍの層のうちの少なくとも１つの層である逆転する層を除いて、順次、増大するようにしてもよい。
　（第１４実施形態）
　図１５は、本発明の窒化物半導体積層構造の一例としての第１４実施形態の窒化物半導体エピタキシャルウェハ構造の断面図である。
　図１５において、Ｂ（ボロン）ドープＳｉ基板１０１、ＡｌＮからなる初期成長層１０２、厚さ２００ｎｍのＡｌ0.7Ｇａ0.3Ｎ層１０３、厚さ４００ｎｍのＡｌ0.4Ｇａ0.6Ｎ層１０４、ＧａＮチャネル層１０７、Ａｌ0.2Ｇａ0.8Ｎ障壁層１０８、ＧａＮキャップ層１０９は、図１３に示す第１２実施形態の構成要素と同一であるので、それらの構成要素と同一参照番号を付して詳しい説明は、省略する。
　この第１４実施形態では、図１５から分かるように、第１２実施形態では設けた多層膜バッファ層（超格子層）１０６は設けていない。前記Ａｌ0.7Ｇａ0.3Ｎ層１０３はＡｌ0.4Ｇａ0.6Ｎ層１０４、基板１０１から遠ざかるにつれてＡｌ組成が段階的に減少する組成傾斜バッファ層１５０を構成している。
　前記構成の第１５実施形態の窒化物半導体エピタキシャルウェハ構造によれば、前記第１２実施形態と同様に、組成傾斜バッファ層１５０を有するから、歪起因の転位の発生を低減でき、しいては、転位をパスとするリーク電流等を抑制できて電気特性を改善することができる。
　（第１５実施形態）
　図１６は、本発明の電子デバイスの一例としての窒化物半導体装置の一例であるＨＦＥＴ(Hetero-junction Field Effect Transistor：ヘテロ接合電界効果トランジスタ)の断面図である。このＨＦＥＴは、図１３に示す第１２実施形態の窒化物半導体エピタキシャルウェハ構造を使用して作製されている。
　したがって、図１６において、Ｂ（ボロン）ドープＳｉ基板１０１、ＡｌＮからなる初期成長層１０２、組成傾斜バッファ層１３０、多層膜バッファ層（超格子層）１０６、ＧａＮチャネル層１０７、Ａｌ0.2Ｇａ0.8Ｎ障壁層１０８、ＧａＮキャップ層１０９は、図１３に示す第１２実施形態の構成要素と同一であるので、それらの構成要素と同一参照番号を付して詳しい説明は、省略する。
　図１６に示すように、このＨＦＥＴは、フォトリソグラフィープロセスを経て、窒化物半導体エピタキシャルウェハ構造に、ゲート電極２０８を形成するための開口部２０６と、第１窒化膜２０５上に形成されてゲート絶縁膜となる第２窒化膜２０７と、ゲート電極２０８と、第１酸化膜２１２と、オーミックコンタクト部２０９と、ソースオーミック電極２１０と、ドレインオーミック電極２１１とを備え、その上に第２酸化膜(図示せず)とソース配線電極２１３とドレイン配線電極２１４とを備えている。
　上記ソースオーミック電極２１０およびドレインオーミック電極２１１は、Ｔi／Ａl合金からなるオーミック電極である。また、ゲート電極２０８は、Ｗ／ＷＮ積層構造からなる電極である。
　前記構成の第１５実施形態のＨＦＥＴは、第１２実施形態の窒化物半導体エピタキシャルウェハ構造を含むので、転位をパスとするリーク電流等を抑制できて電気特性を改善することができる。
　本発明に関して、多層膜バッファ層（超格子層）中の繰返し層数は、６層まで確認したが、格子定数差による臨界膜厚の変化が転位の発生、しいてはリーク特性に影響を与えているモデルを考えると、７層以上でも効果があると推定できる。
　また、図面を参照して本発明に係る第１～第１５実施形態について説明したが、本発明は、以上の例示および説明の内容によって何ら限定されるものではない。
　各層の膜厚、組成は、実施例の数値に限定されるわけではなく、ウェハの反り調整等に応じて変化させることが可能である。
　第１～第１５実施形態および変形例で述べた構成要素は、適宜、組み合わせてもよく、また、適宜、選択、置換、あるいは、削除してもよいのは、勿論である。
　本発明および実施形態を纏めると、次のようになる。
　本発明の窒化物半導体積層構造は、
　少なくとも、基板１，１１，２１，３１，４１，５１，６１，７１，８１，１０１、バッファ層、チャネル層７，１７，２４，３４，４８，５７，６４，７７，８７，１０７及び電子供給層８，１８，１９，２０，２５，３５，４９，５８，５９，６０，６５，７８，８８，１０８，１０９を有し、
　前記バッファ層は、
　組成式Ａｌ(ｘ１)Ｉｎ(ｙ１)Ｇａ（1－(ｘ１)－(ｙ１)）Ａｓ(ｕ１)Ｐ(ｖ１)Ｎ（1－(ｕ１)－(ｖ１)）（０≦ｘ１≦１、０≦ｙ１≦１、ｘ１＋ｙ１≦１、０≦ｕ１＜１、０≦ｖ１＜１、ｕ１＋ｖ１＜１）からなる第１の層と、
　組成式Ａｌ(ｘ２)Ｉｎ(ｙ２)Ｇａ（1－(ｘ２)－(ｙ２)）Ａｓ(ｕ２)Ｐ(ｖ２)Ｎ（１－(ｕ２)－(ｖ２)）（０≦ｘ２≦１、０≦ｙ２≦１、ｘ２＋ｙ２≦１、０≦ｕ２＜１、０≦ｖ２＜１、ｕ２＋ｖ２＜１）からなる第２の層と、
　ｎは、ｎ≧３を満たす整数として、ｋは３からｎまでの各整数をとるとして、
　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）からなる第ｋの層と
を有する多層膜バッファ層６，１６，２３，３３，４７，５６，６３，７６，８６，１０６を含むことを特徴としている。
　前記構成の窒化物半導体積層構造によれば、前記バッファ層は前記多層膜バッファ層６，１６，２３，３３，４７，５６，６３，７６，８６，１０６を含むので、破壊耐圧の低減と、リーク電流特性の増大とを防止できる。
　１実施形態では、
　前記基板１，１１，４１，５１，７１，８１，１０１と前記多層膜バッファ層６，１６，４７，５６，７６，８６，１０６との間に、前記基板１，１１，４１，５１，７１，８１，１０１側から前記多層膜バッファ層６，１６，４７，５６，７６，８６，１０６に向けて、Ａｌ組成を段階的に減少させた複数の層からなる組成傾斜バッファ層１２１，１２２，１２３，１２４，１２５，１２６，１３０，１４０，１５０を有する。
　前記実施形態によれば、前記基板１，１１，４１，５１，７１，８１側から前記多層膜バッファ層６，１６，４７，５６，７６，８６，１０６に向けて、Ａｌ組成を段階的に減少させた複数の層からなる組成傾斜バッファ層１２１，１２２，１２３，１２４，１２５，１２６，１３０，１４０，１５０と多層膜バッファ層６，１６，４７，５６，７６，８６，１０６との相乗作用によって、基板１，１１，４１，５１，７１，８１，１０１から表面方向に延びる転位の発生を低減して、表面と基板１，１１，４１，５１，７１，８１，１０１の間の縦方向の破壊耐圧の低減及びリーク電流特性の増大を防止できる。
　１実施形態では、
　前記多層膜バッファ層６，１６，２３，３３，４７，５６，６３，７６，８６，１０６は、前記第１の層上に第２の層、第２の層上に第３の層、……第（ｎ－１）の層上に第ｎの層、第ｎの層上に第１の層、第１の層上に第２の層、……という構成の繰返し構造を有し、
　前記第１から第ｎの層の各層の格子定数が、
第１の層の格子定数＞第２の層の格子定数＞第３の層の格子定数＞……＞第（ｎ－１）の層の格子定数＞第ｎの層の格子定数
の関係がある。
　前記実施形態によれば、多層膜バッファ層６，１６，２３，３３，４７，５６，６３，７６，８６，１０６中の各層を格子定数順に積層しているので、格子定数の差による歪みを緩和して、転位を抑制することができる。つまり、多層膜バッファ層６，１６，２３，３３，４７，５６，６３，７６，８６，１０６における第１～第ｎの層の格子定数の急激な変化を抑制することが可能となり、臨界膜厚が伸び、転位の発生を低減できる。この結果、リーク電流特性等の電気特性を改善することができる。
　１実施形態では、
　前記多層膜バッファ層６，１６，２３，３３，４７，５６，６３，７６，８６，１０６は、前記第１の層上に第２の層、第２の層上に第３の層、……第（ｎ－１）の層上に第ｎの層、第ｎの層上に第１の層、第１の層上に第２の層、……という構成の繰返し構造を有し、
　前記第ｎから第１の層の各層の格子定数が、
第ｎの層の格子定数＞第（ｎ－１）の層の格子定数＞……第３の層の格子定数＞第２の層の格子定数＞第１の層の格子定数
の関係がある。
　前記実施形態によれば、多層膜バッファ層６，１６，２３，３３，４７，５６，６３，７６，８６，１０６中の各層を格子定数順に積層しているので、格子定数の差による歪みを緩和して、転位を抑制することができる。つまり、多層膜バッファ層６，１６，２３，３３，４７，５６，６３，７６，８６，１０６における第１～第ｎの層の格子定数の急激な変化を抑制することが可能となり、臨界膜厚が伸び、転位の発生を低減できる。この結果、リーク電流特性等の電気特性を改善することができる。
　本発明の電子デバイスは、上述の窒化物半導体積層構造を含む。
　本発明の電子デバイスは、前記窒化物半導体積層構造を用いているので、破壊耐圧を増大でき、リーク電流を低減することができる。
　１実施形態では、
　前記ｎは、ｎ≧４を満たす整数である。
　前記実施形態のように、ｎ≧４を満たす整数とすることによって、多層膜バッファ層６，１６，２３，３３，４７，５６，６３，７６，８６，１０６を格子定数順に積層することによって、格子定数の差による歪みを緩和して、転位を抑制することができる。


　また、多層膜バッファ層６，１６，２３，３３，４７，５６，６３，７６，８６，１０６を４層以上の繰返し構造として、例えば、第１の層、第２の層は格子定数差が比較的近いペアα、第３の層、第４の層は格子定数差が比較的大きいペアβとすることで、格子定数差が起因の転位、バンドギャップ差が小さいことに起因するリークを補完できる。
　すなわち、ペアαでは、「格子定数差が起因の転位」を抑制し、ペアβでは、「バンドギャップ差が小さいことに起因するリーク」を抑制できる。
　１実施形態では、
　前記組成傾斜バッファ層１２１，１２２，１２３，１２４，１２５，１２６，１３０，１５０は、ｍを、ｍ≧２を満たす整数として、前記基板側から、第１の層、第２の層、・・・・、第ｍの層を含み、
　ｋは１からｍまでの各整数をとるとして、第ｋの層の組成は、
　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）で表されて、
　前記組成傾斜バッファ層１２１，１２２，１２３，１２４，１２５，１２６，１３０，１４０，１５０の第１から第ｍの層の各層の格子定数が、
第１の層の格子定数＜第２の層の格子定数＜……＜第ｍの層の格子定数
の関係がある。
　前記実施形態によれば、組成傾斜バッファ層１２１，１２２，１２３，１２４，１２５，１２６，１３０，１５０によって、基板側から格子定数の急激な変化を抑制することが可能となって、転位の発生を抑制でき、しいては、リーク等の電気特性を改善できる。
　１実施形態では、
　前記組成傾斜バッファ層１４０は、ｍを、ｍ≧２を満たす整数として、前記基板１０１側から、第１の層、第２の層、・・・・、第ｍの層を含み、
　ｋは１からｍまでの各整数をとるとして、第ｋの層の組成は、
　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）で表されて、
　前記組成傾斜バッファ層１４０の第１の層から第ｍの層の格子定数は、上記第１の層から第ｍの層のうちの少なくとも１つの層である逆転する層１１５を除いて、順次、増大している。
　前記実施形態によれば、組成傾斜バッファ層１４０において、全体的には、格子定数が小さい層から大きい層へ変化する中で、１箇所以上に、格子定数が大きい層から小さい層に逆転する層１１５を導入しているので、結晶中に発生した転位を曲げることが可能となって、結果としてリーク等の電気特性を改善できる。
　１実施形態では、
　前記逆転する層１１５の膜厚が４０ｎｍ以上、かつ、２００ｎｍ以下である。
　前記実施形態によれば、前記逆転する層１１５の膜厚が４０ｎｍ以上であるので、転位を充分に曲げて、リーク抑制効果を得ることができ、かつ、前記逆転する層１１５の膜厚が２００ｎｍ以下であるので、転位発生要因を抑制できて、歩留りを向上できる。
　別のアスペクトによると、本発明の窒化物半導体積層構造は、
　少なくとも、基板２１，３１，６１，１０１、バッファ層、チャネル層２４，３４，６４，１０７及び電子供給層２５，３５，６５，１０８，１０９を有し、
　前記バッファ層は、
　組成式Ａｌ(ｘ１)Ｉｎ(ｙ１)Ｇａ（1－(ｘ１)－(ｙ１)）Ａｓ(ｕ１)Ｐ(ｖ１)Ｎ（1－(ｕ１)－(ｖ１)）（０≦ｘ１≦１、０≦ｙ１≦１、ｘ１＋ｙ１≦１、０≦ｕ１＜１、０≦ｖ１＜１、ｕ１＋ｖ１＜１）からなる第１の層と、
　組成式Ａｌ(ｘ２)Ｉｎ(ｙ２)Ｇａ（1－(ｘ２)－(ｙ２)）Ａｓ(ｕ２)Ｐ(ｖ２)Ｎ（１－(ｕ２)－(ｖ２)）（０≦ｘ２≦１、０≦ｙ２≦１、ｘ２＋ｙ２≦１、０≦ｕ２＜１、０≦ｖ２＜１、ｕ２＋ｖ２＜１）からなる第２の層と、
　組成式Ａｌ(ｘ３)Ｉｎ(ｙ３)Ｇａ（1－(ｘ３)－(ｙ３)）Ａｓ(ｕ３)Ｐ(ｖ３)Ｎ（１－(ｕ３)－(ｖ３)）（０≦ｘ３≦１、０≦ｙ３≦１、ｘ３＋ｙ３≦１、０≦ｕ３＜１、０≦ｖ３＜１、ｕ３＋ｖ３＜１）からなる第３の層と、
　ｎは、ｎ≧４を満たす整数として、ｋは４からｎまでの各整数をとるとして、
　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）からなる第ｋの層と
を有する多層膜バッファ層２３，３３，６３，１０６であることを特徴としている。
　この発明によれば、バッファ層が多層膜バッファ層２３，３３，６３，１０６であるので、破壊耐圧の低減と、リーク電流特性の増大とを防止できる。
　１実施形態では、
　前記多層膜バッファ層２３，３３，６３，１０６は、前記第１の層上に第２の層、第２の層上に第３の層、……第（ｎ－１）の層上に第ｎの層、第ｎの層上に第１の層、第１の層上に第２の層、第２の層上に第３の層、……第（ｎ－１）の層上に第ｎの層……という構成を有し、
　前記第１から第ｎの層の各層の格子定数が、
　第１の層の格子定数＜第２の層の格子定数＜第３の層の格子定数＜……＜第（ｎ－１）の層の格子定数＜第ｎの層の格子定数
の関係がある。
　前記実施形態によれば、多層膜バッファ層２３，３３，６３，７６，１０６における第１～第ｎの層の格子定数の急激な変化を抑制することが可能となり、臨界膜厚が伸び、転位の発生を低減できる。この結果、リーク電流特性等の電気特性を改善することができる。
　別のアスペクトによると、本発明の窒化物半導体積層構造は、
　少なくとも、基板１０１、バッファ層、チャネル層１０７及び電子供給層１０８，１０９を有し、
　前記バッファ層は、前記基板１０１と前記チャネル層１０７との間に位置する組成傾斜バッファ層１５０であり、
　この組成傾斜バッファ層１５０は、基板１０１側から、Ａｌ組成を段階的に減少させた複数の層からなることを特徴としている。
　この発明によれば、バッファ層が、Ａｌ組成を段階的に減少させた複数の層からなる組成傾斜バッファ層１５０であるので、基板１０１から表面方向に延びる転位の発生を低減して、表面と基板の間の縦方向の破壊耐圧の低減及びリーク電流特性の増大を防止できる。
　１，１１，２１，３１，４１，５１，６１，７１，８１，１０１　基板
　３，４，５，１３，１４，１５，４３，４４，４５，４６，５３，５４，５５，７３，７４，７５，８３，８４，８５　ＡｌＧａＮ層
　１２１，１２２，１２３，１２４，１２５，１２６，１３０，１４０，１５０　組成傾斜バッファ層
　６，１６，２３，３３，４７，５６，６３，７６，８６，１０６　多層膜バッファ層
　７，１７，２４，３４，４８，５７，６４，７７，８７　チャネル層
　８，１８，１９，２０，２５，３５，４９，５８，５９，６０，６５，７８，８８，１０８，１０９　電子供給層

Claims (12)

  1. 　少なくとも、基板、バッファ層、チャネル層及び電子供給層を有し、
    　前記バッファ層は、
    　組成式Ａｌ(ｘ１)Ｉｎ(ｙ１)Ｇａ（1－(ｘ１)－(ｙ１)）Ａｓ(ｕ１)Ｐ(ｖ１)Ｎ（1－(ｕ１)－(ｖ１)）（０≦ｘ１≦１、０≦ｙ１≦１、ｘ１＋ｙ１≦１、０≦ｕ１＜１、０≦ｖ１＜１、ｕ１＋ｖ１＜１）からなる第１の層と、
    　組成式Ａｌ(ｘ２)Ｉｎ(ｙ２)Ｇａ（1－(ｘ２)－(ｙ２)）Ａｓ(ｕ２)Ｐ(ｖ２)Ｎ（１－(ｕ２)－(ｖ２)）（０≦ｘ２≦１、０≦ｙ２≦１、ｘ２＋ｙ２≦１、０≦ｕ２＜１、０≦ｖ２＜１、ｕ２＋ｖ２＜１）からなる第２の層と、
    　ｎは、ｎ≧３を満たす整数として、ｋは３からｎまでの各整数をとるとして、
    　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）からなる第ｋの層と
    を有する多層膜バッファ層
    を含むことを特徴とする窒化物半導体積層構造。
  2. 　請求項１に記載の窒化物半導体積層構造において、
    　前記基板と前記多層膜バッファ層との間に、前記基板側から前記多層膜バッファ層に向けて、Ａｌ組成を段階的に減少させた複数の層からなる組成傾斜バッファ層を有することを特徴とする窒化物半導体積層構造。
  3. 　請求項１または２に記載の窒化物半導体積層構造において、
    　前記多層膜バッファ層は、前記第１の層上に第２の層、第２の層上に第３の層、……第（ｎ－１）の層上に第ｎの層、第ｎの層上に第１の層、第１の層上に第２の層、……という構成の繰返し構造を有し、
    　前記第１から第ｎの層の各層の格子定数が、
    第１の層の格子定数＞第２の層の格子定数＞第３の層の格子定数＞……＞第（ｎ－１）の層の格子定数＞第ｎの層の格子定数
    の関係があることを特徴とする窒化物半導体積層構造。
  4. 　請求項１または２に記載の窒化物半導体積層構造において、
    　前記多層膜バッファ層は、前記第１の層上に第２の層、第２の層上に第３の層、……第（ｎ－１）の層上に第ｎの層、第ｎの層上に第１の層、第１の層上に第２の層、……という構成の繰返し構造を有し、
    　前記第ｎから第１の層の各層の格子定数が、
    第ｎの層の格子定数＞第（ｎ－１）の層の格子定数＞……第３の層の格子定数＞第２の層の格子定数＞第１の層の格子定数
    の関係があることを特徴とする窒化物半導体積層構造。
  5. 　請求項１から４のいずれか１つに記載の窒化物半導体積層構造において、
    　前記ｎは、ｎ≧４を満たす整数であることを特徴とする窒化物半導体積層構造。
  6. 　請求項２に記載の窒化物半導体積層構造において、
    　前記組成傾斜バッファ層は、ｍを、ｍ≧２を満たす整数として、前記基板側から、第１の層、第２の層、・・・・、第ｍの層を含み、
    　ｋは１からｍまでの各整数をとるとして、第ｋの層の組成は、
    　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）で表されて、
    　前記組成傾斜バッファ層の第１から第ｍの層の各層の格子定数が、
    第１の層の格子定数＜第２の層の格子定数＜……＜第ｍの層の格子定数
    の関係があることを特徴とする窒化物半導体積層構造。
  7. 　請求項２に記載の窒化物半導体積層構造において、
    　前記組成傾斜バッファ層は、ｍを、ｍ≧２を満たす整数として、前記基板側から、第１の層、第２の層、・・・・、第ｍの層を含み、
    　ｋは１からｍまでの各整数をとるとして、第ｋの層の組成は、
    　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）で表されて、
    　前記組成傾斜バッファ層の第１の層から第ｍの層の格子定数は、上記第１の層から第ｍの層のうちの少なくとも１つの層である逆転する層を除いて、順次、増大していることを特徴とする窒化物半導体積層構造。
  8. 　請求項７に記載の窒化物半導体積層構造において、
    　前記逆転する層の膜厚が４０ｎｍ以上、かつ、２００ｎｍ以下であることを特徴とする窒化物半導体積層構造。
  9. 　少なくとも、基板、バッファ層、チャネル層及び電子供給層を有し、
    　前記バッファ層は、
    　組成式Ａｌ(ｘ１)Ｉｎ(ｙ１)Ｇａ（1－(ｘ１)－(ｙ１)）Ａｓ(ｕ１)Ｐ(ｖ１)Ｎ（1－(ｕ１)－(ｖ１)）（０≦ｘ１≦１、０≦ｙ１≦１、ｘ１＋ｙ１≦１、０≦ｕ１＜１、０≦ｖ１＜１、ｕ１＋ｖ１＜１）からなる第１の層と、
    　組成式Ａｌ(ｘ２)Ｉｎ(ｙ２)Ｇａ（1－(ｘ２)－(ｙ２)）Ａｓ(ｕ２)Ｐ(ｖ２)Ｎ（１－(ｕ２)－(ｖ２)）（０≦ｘ２≦１、０≦ｙ２≦１、ｘ２＋ｙ２≦１、０≦ｕ２＜１、０≦ｖ２＜１、ｕ２＋ｖ２＜１）からなる第２の層と、
    　組成式Ａｌ(ｘ３)Ｉｎ(ｙ３)Ｇａ（1－(ｘ３)－(ｙ３)）Ａｓ(ｕ３)Ｐ(ｖ３)Ｎ（１－(ｕ３)－(ｖ３)）（０≦ｘ３≦１、０≦ｙ３≦１、ｘ３＋ｙ３≦１、０≦ｕ３＜１、０≦ｖ３＜１、ｕ３＋ｖ３＜１）からなる第３の層と、
    　ｎは、ｎ≧４を満たす整数として、ｋは４からｎまでの各整数をとるとして、
    　組成式Ａｌ(ｘｋ)Ｉｎ(ｙｋ)Ｇａ（1－(ｘｋ)－(ｙｋ））Ａｓ(ｕｋ)Ｐ(ｖｋ)Ｎ（１―(ｕｋ)―(ｖｋ)）（０≦ｘｋ≦１、０≦ｙｋ≦１、ｘｋ＋ｙｋ≦１、０≦ｕｋ＜１、０≦ｖｋ＜１、ｕｋ＋ｖｋ＜１）からなる第ｋの層と
    を有する多層膜バッファ層
    であることを特徴とする窒化物半導体積層構造。
  10. 　請求項９に記載の窒化物半導体積層構造において、
    　前記多層膜バッファ層は、前記第１の層上に第２の層、第２の層上に第３の層、……第（ｎ－１）の層上に第ｎの層、第ｎの層上に第１の層、第１の層上に第２の層、第２の層上に第３の層、……第（ｎ－１）の層上に第ｎの層……という構成を有し、
    　前記第１から第ｎの層の各層の格子定数が、
    　第１の層の格子定数＜第２の層の格子定数＜第３の層の格子定数＜……＜第（ｎ－１）の層の格子定数＜第ｎの層の格子定数
    の関係があることを特徴とする窒化物半導体積層構造。
  11. 　少なくとも、基板、バッファ層、チャネル層及び電子供給層を有し、
    　前記バッファ層は、前記基板と前記チャネル層との間に位置する組成傾斜バッファ層であり、
    　この組成傾斜バッファ層は、基板側から、Ａｌ組成を段階的に減少させた複数の層からなることを特徴とする窒化物半導体積層構造。
  12. 　請求項１から１１のいずれか１つ記載の窒化物半導体積層構造を含むことを特徴とする電子デバイス。
PCT/JP2015/074364 2014-09-10 2015-08-28 窒化物半導体積層構造及びそれを用いた電子デバイス WO2016039178A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014184423A JP2017199701A (ja) 2014-09-10 2014-09-10 窒化物半導体積層構造及びそれを用いた電子デバイス
JP2014-184423 2014-09-10

Publications (1)

Publication Number Publication Date
WO2016039178A1 true WO2016039178A1 (ja) 2016-03-17

Family

ID=55458932

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/074364 WO2016039178A1 (ja) 2014-09-10 2015-08-28 窒化物半導体積層構造及びそれを用いた電子デバイス

Country Status (2)

Country Link
JP (1) JP2017199701A (ja)
WO (1) WO2016039178A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233105A (zh) * 2019-06-20 2019-09-13 江苏能华微电子科技发展有限公司 一种翘曲可调的SiC基HEMT结构的制备方法及结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296717A (ja) * 2003-03-26 2004-10-21 Toshimasa Suzuki 窒化物系半導体を含む積層体およびそれを用いた電子素子
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2012084662A (ja) * 2010-10-08 2012-04-26 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012243871A (ja) * 2011-05-17 2012-12-10 Advanced Power Device Research Association 半導体素子及びその製造方法
JP2012243868A (ja) * 2011-05-17 2012-12-10 Advanced Power Device Research Association 半導体素子及びその製造方法
JP2013070013A (ja) * 2011-09-08 2013-04-18 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2013145782A (ja) * 2012-01-13 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296717A (ja) * 2003-03-26 2004-10-21 Toshimasa Suzuki 窒化物系半導体を含む積層体およびそれを用いた電子素子
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2012084662A (ja) * 2010-10-08 2012-04-26 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012243871A (ja) * 2011-05-17 2012-12-10 Advanced Power Device Research Association 半導体素子及びその製造方法
JP2012243868A (ja) * 2011-05-17 2012-12-10 Advanced Power Device Research Association 半導体素子及びその製造方法
JP2013070013A (ja) * 2011-09-08 2013-04-18 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2013145782A (ja) * 2012-01-13 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233105A (zh) * 2019-06-20 2019-09-13 江苏能华微电子科技发展有限公司 一种翘曲可调的SiC基HEMT结构的制备方法及结构
CN110233105B (zh) * 2019-06-20 2022-07-08 江苏能华微电子科技发展有限公司 一种翘曲可调的SiC基HEMT结构的制备方法及结构

Also Published As

Publication number Publication date
JP2017199701A (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5572976B2 (ja) 半導体装置
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JP5706102B2 (ja) 窒化物半導体素子
JP6318474B2 (ja) 半導体装置の製造方法
JP5634681B2 (ja) 半導体素子
JPWO2011102044A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
JPWO2011136051A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP2014053639A (ja) 半導体素子用エピタキシャル基板の作製方法
JP5159858B2 (ja) 窒化ガリウム系化合物半導体基板とその製造方法
KR102211209B1 (ko) 질화알루미늄 기반 트랜지스터의 제조 방법
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
US20170323960A1 (en) Epitaxial wafer, semiconductor device, method for producing epitaxial wafer, and method for producing semiconductor device
JP6126906B2 (ja) 窒化物半導体エピタキシャルウェハ
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP2019169572A (ja) 半導体装置及びその製造方法
JP5817283B2 (ja) 半導体装置の製造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5776344B2 (ja) 半導体装置
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
WO2016039178A1 (ja) 窒化物半導体積層構造及びそれを用いた電子デバイス
JP6174253B2 (ja) 窒化物系化合物半導体
US9401420B2 (en) Semiconductor device
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15840669

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15840669

Country of ref document: EP

Kind code of ref document: A1