JP2013070013A - 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 - Google Patents

窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 Download PDF

Info

Publication number
JP2013070013A
JP2013070013A JP2011269872A JP2011269872A JP2013070013A JP 2013070013 A JP2013070013 A JP 2013070013A JP 2011269872 A JP2011269872 A JP 2011269872A JP 2011269872 A JP2011269872 A JP 2011269872A JP 2013070013 A JP2013070013 A JP 2013070013A
Authority
JP
Japan
Prior art keywords
intermediate layer
layer
algan
aln
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011269872A
Other languages
English (en)
Other versions
JP5127978B1 (ja
Inventor
Michiya Shioda
倫也 塩田
Hung Hung
洪 洪
Jong-Il Huang
鐘日 黄
Gakushi Yoshida
学史 吉田
Naoji Sugiyama
直治 杉山
Shinya Nunoue
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011269872A priority Critical patent/JP5127978B1/ja
Priority to US13/407,169 priority patent/US8785943B2/en
Application granted granted Critical
Publication of JP5127978B1 publication Critical patent/JP5127978B1/ja
Publication of JP2013070013A publication Critical patent/JP2013070013A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】シリコン基板上に形成したクラックおよび転位が少ない高品位の窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を提供する。
【解決手段】実施態様によれば、下地層と、第１積層中間層と、機能層と、を備えた窒化物半導体素子が提供される。前記下地層は、基板の上に形成されたＡｌＮバッファ層を含む。前記第１積層中間層は、前記下地層の上に設けられた第１ＡｌＮ中間層と、前記第１ＡｌＮ中間層の上に設けられた第１ＡｌＧａＮ中間層と、前記第１ＡｌＧａＮ中間層の上に設けられた第１ＧａＮ中間層と、を含む。前記機能層は、前記第１積層中間層の上に設けられている。前記第１ＡｌＧａＮ中間層は、前記第１ＡｌＮ中間層に接する第１ステップ層を含む。前記第１ステップ層におけるＡｌ組成比は、前記第１ＡｌＮ中間層から前記第１ステップ層に向かう積層方向において、ステップ状に減少している。
【選択図】図１

Description

本発明の実施形態は、窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法に関する。
窒化物半導体を用いた半導体発光素子である発光ダイオード（ＬＥＤ）は、例えば、表示装置や照明などに用いられている。また、窒化物半導体を用いた電子デバイスは高速電子デバイスやパワーデバイスに利用されている。
このような窒化物半導体素子を、量産性に優れるシリコン（Ｓｉ）基板上に形成すると、格子定数または熱膨張係数の違いに起因した欠陥、及び、クラックが発生しやすい。シリコン基板上に高品質な結晶を作製する技術が望まれている。
特開２０１１−２３６４２号公報
本発明の実施形態は、シリコン基板上に形成したクラックおよび転位が少ない高品位の窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を提供する。
本発明の実施態様によれば、下地層と、第１積層中間層と、機能層と、を備えた窒化物半導体素子が提供される。前記下地層は、基板の上に形成されたＡｌＮバッファ層を含む。前記第１積層中間層は、前記下地層の上に設けられた第１ＡｌＮ中間層と、前記第１ＡｌＮ中間層の上に設けられた第１ＡｌＧａＮ中間層と、前記第１ＡｌＧａＮ中間層の上に設けられた第１ＧａＮ中間層と、を含む。前記機能層は、前記第１積層中間層の上に設けられている。前記第１ＡｌＧａＮ中間層は、前記第１ＡｌＮ中間層に接する第１ステップ層を含む。前記第１ステップ層におけるＡｌ組成比は、前記第１ＡｌＮ中間層から前記第１ステップ層に向かう積層方向において、ステップ状に減少している。
図１（ａ）〜図１（ｄ）は、第１の実施形態に係る窒化物半導体素子を例示する模式図である。 図２（ａ）〜図２（ｄ）は、第１の実施形態に係る他の窒化物半導体素子を例示する模式図である。 図３（ａ）〜図３（ｄ）は、第１の実施形態に係るさらに他の窒化物半導体素子を例示する模式図である。 図４（ａ）〜図４（ｄ）は、第１の実施形態に係るさらに他の窒化物半導体素子を例示する模式図である。 ＡｌＧａＮ中間層の厚さＴＡｌＧａＮと転位密度Ｄｄとの関係の一例を例示するグラフ図である。 図６（ａ）〜図６（ｄ）は、ＧａＮ中間層の表面の一例を例示するノマルスキ顕微鏡像である。 図７（ａ）および図７（ｂ）は、ＧａＮ機能層の表面の一例を例示する原子間力顕微鏡像である。 Ａｌの組成比ＣＰＡｌとＸ線ロッキングカーブＸＲＣ測定の半値全幅との関係の一例を例示するグラフ図である。 Ａｌの組成比ＣＰＡｌと転位密度Ｄｄとの関係の一例を例示するグラフ図である。 図１０（ａ）〜図１０（ｄ）は、ＧａＮ中間層の表面の一例を例示するノマルスキ顕微鏡像である。 Ｘ線回折法により結晶構造解析を行った結果の一例を例示するグラフ図である。 図１２（ａ）および図１２（ｂ）は、実施形態に係る積層中間層の一例を例示する透過型電子顕微鏡像である。 図１３（ａ）および図１３（ｂ）は、参考例に係る積層中間層の一例を例示する透過型電子顕微鏡像である。 図１４（ａ）〜図１４（ｃ）は、試料の表面の一例を例示する電子顕微鏡像である。 本実験例においてＸ線逆格子マッピング測定を行った結果の一例である。 図１６（ａ）〜図１６（ｄ）は、第２の実施形態に係る窒化物半導体ウェーハを例示する模式図である。 第３の実施形態に係る窒化物半導体層の製造方法を例示するフローチャート図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
本実施形態は、窒化物半導体素子に係る。実施形態に係る窒化物半導体素子は、半導体発光素子、半導体受光素子、及び、電子デバイスなどの半導体装置を含む。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
図１（ａ）〜図１（ｄ）は、第１の実施形態に係る窒化物半導体素子を例示する模式図である。
図１（ａ）は、第１の実施形態に係る窒化物半導体素子の構成を例示する模式的断面図である。図１（ｂ）は、積層中間層におけるＡｌの組成比（ＣＰＡｌ）を例示するグラフ図である。図１（ｃ）は、積層中間層における成長温度ＧＴを例示するグラフ図である。図１（ｄ）は、積層中間層におけるａ軸格子定数ＬＣを例示するグラフ図である。
図１に表したように、実施形態に係る窒化物半導体素子１１０は、機能層１０を備える。機能層１０の厚さは、例えば約２．１マイクロメートル（μｍ）である。機能層１０は、積層中間層５０の上に設けられる。積層中間層５０は、シリコン基板４０の上に形成された下地層６０の上に設けられる。シリコン基板４０は、例えば、Ｓｉ（１１１）基板である。ただし、実施形態において、シリコン基板４０の面方位は、（１１１）面でなくてもよい。また、シリコン基板４０は、酸化物層を含む基板であってもよい。例えば、シリコン基板４０は、シリコンオンインシュレータ（ＳＯＩ：silicon on insulator）基板などでもよい。更には、シリコン基板４０は、格子定数が機能層１０の格子定数とは異なる材料あるいは熱膨張係数が機能層１０の熱膨張係数とは異なる材料を含む基板であればよい。例えば、シリコン基板４０は、サファイア、スピネル、ＧａＡｓ、ＩｎＰ、ＺｎＯ、Ｇｅ、ＳｉＧｅ、ＳｉＣ基板であってもよい。実施形態に係る窒化物半導体素子１１０は、シリコン基板４０と、下地層６０と、積層中間層５０と、機能層１０の一部と、が除去された状態で使用される場合がある。窒化物半導体素子１１０が発光素子である場合には、機能層１０は、例えば、ｎ形半導体層と、発光層と、ｐ形半導体層と、を含む。
下地層６０は、ＡｌＮバッファ層６２と、ＧａＮ下地層６１と、を有する。
ＡｌＮバッファ層６２の厚さは、例えば約３０ナノメートル（ｎｍ）である。シリコン基板４０と化学的反応が生じにくいＡｌＮをＳｉに接するＡｌＮバッファ層６２として用いることで、メルトバックエッチングなどの問題を解決しやすい。
ＧａＮ下地層６１の厚さは、例えば約３００ｎｍである。ＡｌＮバッファ層６２の上にＧａＮ下地層６１を設けることで、積層中間層５０の結晶成長中に圧縮歪みが生じやすい。これにより、クラックの発生を抑制することができる。なお、ＧａＮ下地層６１は、必要に応じて設けられ、場合によっては省略してもよい。
積層中間層５０は、ＧａＮ中間層５１と、ＡｌＧａＮ系中間層と、を有する。ＡｌＧａＮ系中間層は、ＡｌＮ中間層５２と、ＡｌＧａＮ中間層５３と、を含む。ＧａＮ中間層５１は、ＡｌＧａＮ中間層５３の上に設けられる。ＡｌＧａＮ中間層５３は、ＡｌＮ中間層５２の上に設けられる。すなわち、ＡｌＧａＮ中間層５３は、ＧａＮ中間層５１と、ＡｌＮ中間層５２と、の間に設けられる。
ここで、積層中間層５０から機能層１０に向かう方向をＺ軸方向とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な方向をＹ軸とする。機能層１０は、積層中間層５０とＺ軸に沿って積層される。
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
実施形態の積層中間層５０では、積層方向（Ｚ軸方向）に対して平行方向の格子間隔は、積層方向に進むにつれて、歪み（strain）の影響を受けない状態のＡｌＮの格子間隔からＧａＮの格子間隔へ変化する。
すなわち、図１（ａ）に表したように、ＡｌＮ中間層５２がＧａＮ下地層６１の上に形成されている。ＡｌＮ中間層５２の結晶成長温度は、例えば５００℃以上、１０５０℃以下であることが好ましい。ＡｌＮ中間層５２の成長温度（形成温度）が５００℃よりも低いと、不純物が取り込まれ易い。また、立方晶ＡｌＮなどが成長され、結晶転位が過度に生じてしまう。そして、ＡｌＮ中間層５２の結晶品質が過剰に劣化してしまう。一方、ＡｌＮ中間層５２の形成温度が１０５０℃よりも高いと、格子緩和が生じにくい。そのため、歪みが緩和されず、シリコン基板４０に引っ張り歪みが導入され易くなる。さらに、ＡｌＧａＮ中間層５３やＧａＮ中間層５１の結晶をＡｌＮ中間層５２の上に成長するときに、圧縮応力を適切にかけられず、結晶成長後の降温時に、クラックが発生しやすい。
これに対して、図１（ｃ）に表したように、ＡｌＮ中間層５２の形成温度が例えば８００℃である場合には、ＡｌＮ中間層５２は、格子緩和し易くなる。これにより、ＡｌＮ中間層５２の形成の初期から、下地となるＧａＮ下地層６１からの引っ張り歪みを受けにくくなる。その結果、下地となるＧａＮ下地層６１からの歪みの影響を受けないよう、ＡｌＮ中間層５２を形成することができる。このようにして、格子緩和したＡｌＮ中間層５２がＧａＮ下地層６１の上に形成される。
また、ＡｌＮ中間層５２の厚さは、例えば５ナノメートル（ｎｍ）以上、１００ｎｍ以下であることが好ましい。ＡｌＮ中間層５２の厚さが５ｎｍよりも薄いと、ＡｌＮが十分に緩和し難い。ＡｌＮ中間層５２の厚さが１００ｎｍよりも厚いと、ＡｌＮ中間層５２の結晶品質が劣化しやすい。例えば、格子緩和による転位が増大してしまう。ＡｌＮ中間層５２の厚さは、更に好ましくは５０ｎｍ以下である。ＡｌＮ中間層５２の厚さが５０ｎｍ以下のときには、更に結晶品質の劣化が抑えられる。ＡｌＮ中間層５２の厚さは、例えば約１２ｎｍである。
続いて、ＡｌＮよりも格子定数の大きいＡｌＧａＮ中間層５３がＡｌＮ中間層５２の上に形成されている。ＡｌＧａＮ中間層５３の厚さは、例えば５ｎｍ以上、２０００ｎｍ以下であることが好ましい。ＡｌＧａＮ中間層５３の厚さが５ｎｍよりも薄いと、クラックの発生を抑制する効果および転位を低減させる効果が得られにくい。ＡｌＧａＮ中間層５３の厚さが２０００ｎｍよりも厚いと、転位を低減させる効果が飽和するだけでなく、クラックが生じやすくなる。ＡｌＧａＮ中間層５３の厚さは、より好ましくは１００ｎｍ未満である。ＡｌＧａＮ中間層５３の厚さを１００ｎｍ未満にすることで、転位密度を効果的に低減することができる。ＡｌＧａＮ中間層５３の厚さは、例えば約１３ｎｍである。
ＡｌＸＧａ１−ＸＮは、厚さが薄い状態すなわち成長の初期では、ＡｌＮの格子定数に格子整合するように形成され、圧縮歪みを受けながら成長する。そして、ＡｌＸＧａ１−ＸＮの成長が進むにつれて徐々に歪みが緩和し、ＡｌＸＧａ１−ＸＮは、歪みを受けない状態のＡｌＸＧａ１−ＸＮの格子間隔を有するようになる。ＡｌＸＧａ１−ＸＮが圧縮歪みを受けながら成長したときに、圧縮歪みが基板表面に蓄えられることで、基板には上に凸状の反りが生じる。圧縮歪みを結晶成長中に予め蓄えておくことで、成長終了後の降温時に熱膨張係数差によって生じるクラックの発生を抑制することができる。圧縮歪みの大きさを反映するＡｌの組成比と、膜厚を制御することで、クラックと転位とを低減することができる。
図１（ｂ）に表したように、ＡｌＧａＮ中間層５３におけるＡｌの組成比ＣＰＡｌ（Ｘ）は、例えば０．５である。つまり、ＡｌＧａＮ中間層５３として、例えばＡｌ０．５Ｇａ０．５Ｎ層が用いられる。ただし、実施形態において、ＡｌＧａＮ中間層５３におけるＡｌの組成比ＣＰＡｌは、これだけに限定されず、例えば０．７５であってもよい。ＡｌＧａＮ中間層５３におけるＡｌの組成比ＣＰＡｌについては、後に詳述する。
実施形態では、図１（ｂ）に表したように、積層中間層５０におけるＡｌの組成比は、段階的に変化している。また、図１（ｄ）に表したように、積層中間層５０におけるａ軸格子定数ＬＣは、段階的に変化している。但し、積層中間層５０におけるＡｌの組成比は、段階的に変化することだけに限定されるわけではない。ＡｌＧａＮ中間層５３は、Ａｌの組成比がＡｌＮからＧａＮへ向かって連続的に漸減あるいは減少する傾斜層を含んでいてもよい。
すなわち、図１（ａ）に表したように、ＡｌＧａＮ中間層５３は、ＡｌＮ中間層５２に接するステップ層５４を含む。図１（ｂ）に表したように、ステップ層５４におけるＡｌの組成比は、積層方向においてステップ状に減少している。そして、ＡｌＧａＮ中間層５３は、図１（ｂ）に表した二点鎖線のようにＡｌの組成比が積層方向において漸減する傾斜層５５を含んでいてもよい。傾斜層５５は、ステップ層５４の上に設けられている。
傾斜層５５が設けられていない場合には、積層中間層５０におけるＡｌの組成比ＣＰＡｌは、積層方向において段階的に減少する。この場合において、ステップ層５４の形成数は、１つに限定されるわけではなく、複数であってもよい。例えば、ＡｌＧａＮ中間層５３は、Ａｌ０．７５Ｇａ０．２５Ｎ層と、Ａｌ０．５Ｇａ０．５Ｎ層と、Ａｌ０．２５Ｇａ０．７５Ｎ層と、を含んでいてもよい。このとき、Ａｌの組成比が積層方向においてステップ状に減少するように、Ａｌ０．７５Ｇａ０．２５Ｎ層と、Ａｌ０．５Ｇａ０．５Ｎ層と、Ａｌ０．２５Ｇａ０．７５Ｎ層と、が積層方向においてこの順に積層されている。それぞれの層の膜厚は、層間で一定であってもよいし、異なっていてもよい。例えば、３３ｎｍのＡｌ０．７５Ｇａ０．２５Ｎ層と、３３ｎｍのＡｌ０．５Ｇａ０．５Ｎ層と、３３ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ層と、がこの順に積層されていてもよいし、１３ｎｍのＡｌ０．７５Ｇａ０．２５Ｎ層と、３３ｎｍのＡｌ０．５Ｇａ０．５Ｎ層と、５３ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ層と、がこの順で積層されていてもよい。このようにすることで、それぞれのＡｌの組成比や膜厚に対応した転位低減効果を組み合わせることができる。
図１（ｃ）に表したように、ＡｌＧａＮ中間層５３の形成温度は、例えば約１１３０℃である。ＡｌＧａＮ中間層５３の形成温度がＡｌＮ中間層５２の形成温度よりも８０℃以上高いと、ＡｌＮの格子定数に格子整合するように成長する効果がより大きく得られる。例えば、ＡｌＧａＮ中間層５３の形成温度が１０５０℃以上のときには、格子整合するように成長する厚さが増大する。その結果、圧縮歪みがかかりやすくなり、クラックの発生が抑制されやすい。また、転位を低減する効果がより大きく得られる。
続いて、歪みが緩和された状態のＡｌＧａＮ中間層５３の上に、ＡｌＧａＮ中間層５３よりも格子定数の大きいＧａＮ中間層５１が形成されている。ＧａＮ中間層５１は、成長の初期では、ＡｌＸＧａ１−ＸＮの格子定数に格子整合するように形成され、圧縮歪みを受けながら成長する。そして、ＧａＮの成長が進むにつれて徐々に歪みが緩和し、ＧａＮの格子定数は、歪みを受けない状態のＧａＮの格子定数に戻る。
図１（ｃ）に表したように、ＧａＮ中間層５１の形成温度は、例えば約１１３０℃である。ＧａＮ中間層５１の形成温度がＡｌＮ中間層５２の形成温度よりも８０℃以上高いと、ＡｌＸＧａ１−ＸＮの格子定数に格子整合するように成長する厚さが増大する。例えば、ＧａＮ中間層５１の形成温度が１０５０℃以上のときには、格子整合するように成長する厚さが増大する。そのため、ＧａＮ中間層５１の結晶成長時に、圧縮応力がかかり易くなる。これにより、クラックの発生を抑制する効果がより大きく得られる。ＧａＮ中間層５１の厚さは、例えば約２６０ｎｍである。
ＡｌＮ中間層５２と、ＡｌＧａＮ中間層５３と、ＧａＮ中間層５１と、の厚さの合計は、例えば５０ｎｍ以上、２０００ｎｍ以下であることが好ましい。ＡｌＮ中間層５２と、ＡｌＧａＮ中間層５３と、ＧａＮ中間層５１と、の厚さの合計が５０ｎｍ未満であると、一定の積層中間層の厚さを得るための、成長温度の昇温過程および降温過程が過度に増える。そのため、生産性が悪化する。一方、ＡｌＮ中間層５２と、ＡｌＧａＮ中間層５３と、ＧａＮ中間層５１と、の厚さの合計が２０００ｎｍよりも厚いと、圧縮歪みの蓄積が不十分となり、クラックが発生しやすい。ＡｌＮ中間層５２と、ＡｌＧａＮ中間層５３と、ＧａＮ中間層５１と、の厚さの合計は、より好ましくは３００ｎｍ以上、１０００ｎｍ未満である。ＡｌＮ中間層５２と、ＡｌＧａＮ層５３と、ＧａＮ層５１と、厚さの合計を３００ｎｍ以上、１０００ｎｍ未満とすることで、平坦な表面が得られやすく、クラックと、転位と、を低減する効果が発揮されやすい。
なお、ＧａＮ中間層５１のうちで機能層１０との境界近傍を除く部分に、図示しないＳｉのδドープ層が設けられていてもよい。あるいは、ＡｌＧａＮ中間層５３の一部に、図示しないＳｉのδドープ層が設けられていてもよい。これらによれば、シリコン基板上に形成したクラックが少ない高品位の窒化物半導体素子を提供することができる。
このように、本実施形態に係る窒化物半導体素子１１０においては、機能層１０は、積層中間層５０の上に設けられる。積層中間層５０は、シリコン基板４０の上に形成された下地層６０の上に設けられる。積層中間層５０は、ＡｌＮ中間層５２と、ＡｌＧａＮ中間層５３と、ＧａＮ中間層５１と、がこの順に積層された構造を有する。ＡｌＧａＮ中間層５３は、積層方向へ向かって、すなわちＡｌＮ中間層５２からＧａＮ中間層５１へ向かって、Ａｌの組成比がステップ状に減少するステップ層５４を含む。これにより、結晶成長時に圧縮応力をかけクラックの発生を抑制する効果が得られる。また、転位を低減する効果が得られる。そのため、機能層１０におけるクラックおよび転位などが低減される。
図２（ａ）〜図２（ｄ）は、第１の実施形態に係る他の窒化物半導体素子を例示する模式図である。
図２（ａ）は、第１の実施形態に係る他の窒化物半導体素子の構成を例示する模式的断面図である。図２（ｂ）〜図２（ｄ）は、図１（ｂ）〜図１（ｄ）に関して前述した如くである。
図２（ａ）に表したように、実施形態に係る窒化物半導体素子１２０においては、図１に関して前述した窒化物半導体素子１１０と比較して、ＡｌＧａＮ下地層６３がさらに設けられている。ＡｌＧａＮ下地層６３は、ＧａＮ下地層６１と、ＡｌＮバッファ層６２と、の間に設けられている。つまり、下地層６０は、ＡｌＮバッファ層６２と、ＡｌＧａＮ下地層６３と、ＧａＮ下地層６１と、を有する。その他の構造は、図１に関して前述した窒化物半導体素子１１０の構造と同様である。
ＡｌＧａＮ下地層６３におけるＡｌの組成比ＣＰＡｌは、例えば０．７５である。つまり、ＡｌＧａＮ下地層６３として、例えばＡｌ０．７５Ｇａ０．２５Ｎ層が用いられる。ＡｌＧａＮ下地層６３の厚さは、例えば約１３ｎｍである。これによれば、下地層６０の結晶成長時に圧縮応力をかけクラックの発生を抑制する効果が得られる。また、転位を低減する効果が得られる。これにより、クラックおよび転位が少ない下地層６０を形成することができる。
図３（ａ）〜図３（ｄ）は、第１の実施形態に係るさらに他の窒化物半導体素子を例示する模式図である。
図３（ａ）は、第１の実施形態に係るさらに他の窒化物半導体素子の構成を例示する模式的断面図である。図３（ｂ）〜図３（ｄ）は、図１（ｂ）〜図１（ｄ）に関して前述した如くである。
図３（ａ）に表したように、実施形態に係る窒化物半導体素子１３０においては、積層中間層５０は、複数のＧａＮ中間層５１と、複数のＡｌＮ中間層５２と、複数のＡｌＧａＮ中間層５３と、を有する。複数のＧａＮ中間層５１のそれぞれは、図１に関して前述したＧａＮ中間層５１と同様である。複数のＡｌＮ中間層５２のそれぞれは、図１に関して前述したＡｌＮ中間層５２と同様である。複数のＡｌＧａＮ中間層５３は、図１に関して前述したＡｌＧａＮ中間層５３と同様である。
実施形態に係る窒化物半導体素子１３０においては、ＧａＮ中間層５１と、ＡｌＮ中間層５２と、ＡｌＧａＮ中間層５３と、のそれぞれの数（すなわち、周期数）は、２である。言い換えれば、１つのＡｌＮ中間層５２と、そのＡｌＮ中間層５２の上に形成された１つのＡｌＧａＮ中間層５３と、そのＡｌＧａＮ中間層５３の上に形成された１つのＧａＮ中間層５１と、を含む積層体を１周期としたとき、実施形態に係る窒化物半導体素子１３０においては、積層体の周期数は、２である。但し、実施形態はこれだけに限定されず、その積層体の周期数は、例えば３以上であってもよい。すなわち、実施形態に係る窒化物半導体素子１３０においては、積層中間層５０は、ＡｌＮ中間層５２と、ＡｌＧａＮ中間層５３と、ＧａＮ中間層５１と、がこの順に周期的に複数回積層された構造を有する。
より具体的に説明すると、第１積層中間層５０ａがＧａＮ下地層６１の上に形成されている。第２積層中間層５０ｂが第１積層中間層５０ａの上に設けられている。そして、機能層１０が第２積層中間層５０ｂの上に設けられている。つまり、第２積層中間層５０ｂは、第１積層中間層５０ａと機能層１０との間に設けられている。
第１積層中間層５０ａは、図１に関して前述した積層中間層５０と同様である。すなわち、第１積層中間層５０ａは、第１ＧａＮ中間層５１ａと、第１ＡｌＧａＮ系中間層と、を有する。第１ＡｌＧａＮ系中間層は、第１ＡｌＮ中間層５２ａと、第１ＡｌＧａＮ中間層５３ａと、を含む。第１ＧａＮ中間層５１ａ、第１ＡｌＮ中間層５２ａ、および第１ＡｌＧａＮ中間層５３ａは、図１に関して前述したＧａＮ中間層５１、ＡｌＮ中間層５２、およびＡｌＧａＮ中間層５３とそれぞれ同様である。第１ＡｌＧａＮ中間層５３ａは、Ａｌの組成比が積層方向においてステップ状に減少している第１ステップ層５４ａを含む。第１ＡｌＧａＮ中間層５３ａは、Ａｌの組成比が積層方向において漸減する第１傾斜層５５ａを含んでいてもよい。
第２積層中間層５０ｂは、第２ＧａＮ中間層５１ｂと、第２ＡｌＧａＮ系中間層と、を有する。第２ＡｌＧａＮ系中間層は、第２ＡｌＮ中間層５２ｂと、第２ＡｌＧａＮ中間層５３ｂと、を含む。第２ＡｌＧａＮ中間層５３ｂは、第１ＡｌＧａＮ中間層５３ａと同様に、Ａｌの組成比が積層方向においてステップ状に減少している第２ステップ層５４ｂを含む。第２ＡｌＧａＮ中間層５３ｂは、Ａｌの組成比が積層方向において漸減する第２傾斜層５５ｂを含んでいてもよい。実施形態に係る窒化物半導体素子１３０のその他の構造は、図１に関して前述した窒化物半導体素子１１０の構造と同様である。第２積層中間層５０ｂは、図１に関して前述した積層中間層５０の設計指針の範囲内であれば、第１積層中間層５０ａと同じでなくてもよい。例えば、第２ＧａＮ中間層５１ｂの厚さが、第１ＧａＮ中間層５１ａの厚さよりも厚くなっていてもよい。このようにすることで、積層に伴って蓄えられる歪みの量の変化に対応して構造を変化させることで、よりクラックや転位を低減する効果が得られる。
実施形態に係る窒化物半導体素子１３０の第１積層中間層５０ａおよび第２積層中間層５０ｂにおいても、積層方向に対して平行方向の格子間隔は、積層方向に進むにつれて、歪みの影響を受けない状態のＡｌＮの格子間隔からＧａＮの格子間隔へ変化する。
すなわち、第１積層中間層５０ａにおける第１ＡｌＮ中間層５２ａ、第１ＡｌＧａＮ中間層５３ａ、および第１ＧａＮ中間層５１ａの形成条件や作用や効果などは、図１に関して前述した積層中間層５０におけるＡｌＮ中間層５２、ＡｌＧａＮ中間層５３、ＧａＮ中間層５１と同様である。
続いて、第１積層中間層５０ａの第１ＧａＮ中間層５１ａの上に、第２積層中間層５０ｂの第２ＡｌＮ中間層５２ｂが形成されている。第２ＡｌＮ中間層５２ｂの厚さは、例えば約１２ｎｍである。
第２ＡｌＮ中間層５２ｂの結晶成長温度は、例えば５００℃以上、１０５０℃以下であることが好ましい。図３（ｃ）に表したように、第２ＡｌＮ中間層５２ｂの形成温度は、例えば８００℃である。そのため、第２ＡｌＮ中間層５２ｂは、格子緩和し易くなる。これにより、図３（ｄ）に表したように、ＡｌＮの格子定数は、ＡｌＧａＮの格子定数およびＧａＮの格子定数と比較して、歪みを受けない状態のＡｌＮの格子定数に急激に戻る。そのため、第２ＡｌＮ中間層５２ｂの形成の初期から、下地となる第１ＧａＮ中間層５１ａからの引っ張り歪みを受けにくくなる。その結果、下地となる第１ＧａＮ中間層５１ａからの歪みの影響を受けないよう、第２ＡｌＮ中間層５２ｂを形成することができる。このようにして、急激に格子緩和した第２ＡｌＮ中間層５２ｂが第１ＧａＮ中間層５１ａの上に形成される。
続いて、ＡｌＮよりも格子定数の大きい第２ＡｌＧａＮ中間層５３ｂが第２ＡｌＮ中間層５２ｂの上に形成されている。第２ＡｌＧａＮ中間層５３ｂの厚さは、例えば５ｎｍ以上、２０００ｍ以下であることが好ましい。第２ＡｌＧａＮ中間層５３ｂの厚さは、より好ましくは１００ｎｍ未満である。第２ＡｌＧａＮ中間層５３ｂの厚さを１００ｎｍ未満にすることで、転位密度を効果的に低減することができる。第２ＡｌＧａＮ中間層５３ｂの厚さは、例えば約１３ｎｍである。
図１に関して前述したように、ＡｌＸＧａ１−ＸＮは、厚さが薄い状態すなわち成長の初期では、ＡｌＮの格子定数に格子整合するように形成され、圧縮歪みを受けながら成長する。そして、ＡｌＸＧａ１−ＸＮの成長が進むにつれて徐々に歪みが緩和し、ＡｌＸＧａ１−ＸＮは、歪みを受けない状態のＡｌＸＧａ１−ＸＮの格子間隔を有するようになる。
図３（ｂ）に表したように、第２ＡｌＧａＮ中間層５３ｂにおけるＡｌの組成比ＣＰＡｌは、例えば０．５である。つまり、第２ＡｌＧａＮ中間層５３ｂとして、例えばＡｌ０．５Ｇａ０．５Ｎ層が用いられる。
図３（ｃ）に表したように、第２ＡｌＧａＮ中間層５３ｂの形成温度は、例えば約１１３０℃である。第２ＡｌＧａＮ中間層５３ｂの形成温度が第２ＡｌＮ中間層５２ｂの形成温度よりも８０℃以上高いと、ＡｌＮの格子定数に格子整合するように成長する効果がより大きく得られる。また、転位を低減する効果がより大きく得られる。例えば、第２ＡｌＧａＮ中間層５３ｂの形成温度が１０５０℃以上のときには、格子整合するように成長する厚さが増大する。
続いて、歪みが緩和された状態の第２ＡｌＧａＮ中間層５３ｂの上に、第２ＡｌＧａＮ中間層５３ｂよりも格子定数の大きい第２ＧａＮ中間層５１ｂが形成されている。図１に関して前述したように、第２ＧａＮ中間層５１ｂは、成長の初期では、ＡｌＸＧａ１−ＸＮの格子定数に格子整合するように形成され、圧縮歪みを受けながら成長する。そして、ＧａＮの成長が進むにつれて徐々に歪みが緩和し、ＧａＮの格子定数は、歪みを受けない状態のＧａＮの格子定数に戻る。
図３（ｃ）に表したように、第２ＧａＮ中間層５１ｂの形成温度は、例えば約１１３０℃である。第２ＧａＮ中間層５１ｂの形成温度が第２ＡｌＮ中間層５２ｂの形成温度よりも８０℃以上高いと、ＡｌＸＧａ１−ＸＮの格子定数に格子整合するように成長する厚さが増大する。例えば、第２ＧａＮ中間層５１ｂの形成温度が１０５０℃以上のときには、格子整合するように成長する厚さが増大する。そのため、第２ＧａＮ中間層５１ｂの結晶成長時に、圧縮応力がかかり易くなる。これにより、クラックの発生を抑制する効果がより大きく得られる。第２ＧａＮ中間層５１ｂの厚さは、例えば約２６０ｎｍである。
このように、ＡｌＮ中間層５２と、ＡｌＧａＮ中間層５３と、ＧａＮ中間層５１と、がこの順に周期的に複数回積層された構造を積層中間層５０が有すると、結晶成長時に圧縮応力をかけクラックの発生を抑制する効果がより大きく得られる。また、転位を低減する効果がより大きく得られる。そのため、機能層１０におけるクラックおよび転位などがより低減される。
図４（ａ）〜図４（ｄ）は、第１の実施形態に係るさらに他の窒化物半導体素子を例示する模式図である。
図４（ａ）は、第１の実施形態に係るさらに他の窒化物半導体素子の構成を例示する模式的断面図である。図４（ｂ）〜図４（ｄ）は、図１（ｂ）〜図１（ｄ）に関して前述した如くである。
図４（ａ）に表したように、実施形態に係る窒化物半導体素子１４０においては、図３に関して前述した窒化物半導体素子１３０と比較して、ＡｌＧａＮ下地層６３がさらに設けられている。ＡｌＧａＮ下地層６３は、ＧａＮ下地層６１と、ＡｌＮバッファ層６２と、の間に設けられている。つまり、下地層６０は、ＡｌＮバッファ層６２と、ＡｌＧａＮ下地層６３と、ＧａＮ下地層６１と、を有する。その他の構造は、図３に関して前述した窒化物半導体素子１１０の構造と同様である。
ＡｌＧａＮ下地層６３におけるＡｌの組成比ＣＰＡｌは、例えば０．７５である。つまり、ＡｌＧａＮ下地層６３として、例えばＡｌ０．７５Ｇａ０．２５Ｎ層が用いられる。ＡｌＧａＮ下地層６３の厚さは、例えば約１３ｎｍである。これによれば、図２に関して前述したように、下地層６０の結晶成長時に圧縮応力をかけクラックの発生を抑制する効果が得られる。また、転位を低減する効果が得られる。これにより、クラックおよび転位が少ない下地層６０を形成することができる。
次に、本実施形態の窒化物半導体素子の特性について図面を参照しつつ説明する。
図５は、ＡｌＧａＮ中間層の厚さＴＡｌＧａＮと転位密度Ｄｄとの関係の一例を例示するグラフ図である。
発明者は、以下の試料を作製した。
すなわち、ＧａＮ下地層６１としてのＧａＮ層の上に、厚さが１２ｎｍのＡｌＮ層を８００℃で形成した。このＡｌＮ層は、ＡｌＮ中間層５２に相当する。
続いて、ＡｌＮ層の上に、厚さが０ｎｍ、１３ｎｍ、２０ｎｍ、３３ｎｍのＡｌ０．５Ｇａ０．５Ｎ層を１１３０℃で形成した。つまり、発明者は、Ａｌ０．５Ｇａ０．５Ｎ層の厚さが異なる４つの試料を作製し、Ａｌ０．５Ｇａ０．５Ｎ層の厚さの違いに基づいた効果の違いについて検討を行った。Ａｌ０．５Ｇａ０．５Ｎ層は、ＡｌＧａＮ中間層５３に相当する。Ａｌ０．５Ｇａ０．５Ｎ層の厚さが０ｎｍの試料は、すなわち本実施形態に係る窒化物半導体素子の参考例としての試料である。
続いて、Ａｌ０．５Ｇａ０．５Ｎ層の上に、厚さが２６０ｎｍのＧａＮ層を１１３０℃で形成した。続いて、これらのＡｌＮ層と、Ａｌ０．５Ｇａ０．５Ｎ層と、ＧａＮ層と、の積層体を１周期としてさらに２周期分の積層体を形成した。つまり、発明者が作製した４つ試料の積層体のそれぞれの周期数は、３である。
図５に表したように、らせん転位（screw dislocation）ＳＣの密度は、ＡｌＧａＮ層の厚さＴＡｌＧａＮが０ｎｍから厚くなるにつれて徐々に低くなる。そして、らせん転位ＳＣの密度は、ＡｌＧａＮ層の厚さＴＡｌＧａＮが約２０ｎｍよりも厚くなると高くなる。また、刃状転位（edge dislocation）ＥＤの密度は、ＡｌＧａＮ層の厚さＴＡｌＧａＮが０ｎｍから厚くなるにつれて低くなる。そして、刃状転位ＥＤの密度は、ＡｌＧａＮ層の厚さＴＡｌＧａＮが約２０ｎｍよりも厚くなると高くなる。
このように、らせん転位ＳＣの密度および刃状転位ＥＤの密度は、ＡｌＧａＮ層の厚さＴＡｌＧａＮとの相関を有することが分かった。これによれば、ＡｌＧａＮ中間層５３の厚さを適宜設定することにより、ＡｌＧａＮ中間層５３は、らせん転位ＳＣおよび刃状転位ＥＤを低減させる効果を有することが分かった。また、ＡｌＧａＮ中間層５３の厚さが約２０ｎｍの場合に、らせん転位ＳＣおよび刃状転位ＥＤを低減させる効果が得られやすいことが分かった。
図６（ａ）〜図６（ｄ）は、ＧａＮ中間層の表面の一例を例示するノマルスキ顕微鏡像である。
図６（ａ）は、図５に関して前述したＡｌ０．５Ｇａ０．５Ｎ層の厚さが０ｎｍの試料のＧａＮ中間層５１の表面の一例を例示するノマルスキ顕微鏡像である。図６（ｂ）は、図５に関して前述したＡｌ０．５Ｇａ０．５Ｎ層の厚さが１３ｎｍの試料のＧａＮ中間層５１の表面の一例を例示するノマルスキ顕微鏡像である。図６（ｃ）は、図５に関して前述したＡｌ０．５Ｇａ０．５Ｎ層の厚さが２０ｎｍの試料のＧａＮ中間層５１の表面の一例を例示するノマルスキ顕微鏡像である。図６（ｄ）は、図５に関して前述したＡｌ０．５Ｇａ０．５Ｎ層の厚さが３３ｎｍの試料のＧａＮ中間層５１の表面の一例を例示するノマルスキ顕微鏡像である。
図６（ａ）に表したように、Ａｌ０．５Ｇａ０．５Ｎ層の厚さが０ｎｍの試料のＧａＮ中間層５１の表面には、約数十μｍ程度の大きさの等方的なモフォロジが形成されている。これに対して、図６（ｂ）〜図６（ｄ）に表したように、Ａｌ０．５Ｇａ０．５Ｎ層の厚さが１３ｎｍ、２０ｎｍ、３３ｎｍの試料のＧａＮ中間層５１の表面には、異方的なモフォロジがそれぞれ形成されている。これにより、ＡｌＧａＮ中間層５３は、異方的なパターンを有するモフォロジを形成し、転位を低減させる効果を有することが分かった。また、図６（ｂ）〜図６（ｄ）に表したノマルスキ顕微鏡像により、ＡｌＧａＮ中間層５３は、クラックの発生を抑制する効果を有することが分かった。
図７（ａ）および図７（ｂ）は、ＧａＮ機能層の表面の一例を例示する原子間力顕微鏡像である。
図７（ａ）は、図６（ａ）に表した試料の最表面を原子間力顕微鏡像で測定した像である。図７（ｂ）は、図６（ｃ）に表した試料の最表面を原子間力顕微鏡像で測定した像である。
図７（ａ）に表したように、Ａｌ０．５Ｇａ０．５Ｎ層の厚さが０ｎｍの試料のＧａＮ中間層５１の表面には、等方的なモフォロジが形成されている。形成されたモフォロジの高さの最大値と最低値との差は、約２〜３ｎｍ程度である。これに対して、図７（ｂ）に表したように、Ａｌ０．５Ｇａ０．５Ｎ層の厚さが２０ｎｍの試料のＧａＮ中間層５１の表面には、異方的なモフォロジが形成されている。発明者の検討結果により、このような異方的なモフォロジは、刃状転位ＥＤの密度が低く、シリコン基板４０を除去した後にも残存していることが分かった。
図８は、Ａｌの組成比ＣＰＡｌとＸ線ロッキングカーブＸＲＣ測定の半値全幅との関係の一例を例示するグラフ図である。
また、図９は、Ａｌの組成比ＣＰＡｌと転位密度Ｄｄとの関係の一例を例示するグラフ図である。
発明者は、以下の試料を作製した。
すなわち、ＧａＮ下地層６１としてのＧａＮ層の上に、厚さが１２ｎｍのＡｌＮ層を８００℃で形成した。このＡｌＮ層は、ＡｌＮ中間層５２に相当する。
続いて、ＡｌＮ層の上に、厚さが１３ｎｍのＡｌＸＧａ１−ＸＮ層を１１３０℃で形成した。このとき、Ａｌの組成比ＣＰＡｌを０、０．２５、０．５、０．７５とした。つまり、発明者は、ＡｌＧａＮ中間層５３におけるＡｌの組成比ＣＰＡｌが異なる４つの試料を作製し、Ａｌの組成比ＣＰＡｌの違いに基づいた効果の違いについて検討を行った。ＡｌＸＧａ１−ＸＮ層は、ＡｌＧａＮ中間層５３に相当する。ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌが０の試料は、すなわち本実施形態に係る窒化物半導体素子の参考例としての試料である。
続いて、ＡｌＸＧａ１−ＸＮ層の上に、厚さが２６０ｎｍのＧａＮ層を１１３０℃で形成した。続いて、これらのＡｌＮ層と、ＡｌＸＧａ１−ＸＮ層と、ＧａＮ層と、の積層体を１周期としてさらに２周期分の積層体を形成した。つまり、発明者が作製した４つ試料の積層体のそれぞれの周期数は、３である。
図８に表したように、対称面である（００２）面のＸ線ロッキングカーブの半値全幅および（００４）面のＸ線ロッキングカーブの半値全幅は、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌを変化させてもほとんど変化しない。以下の説明では、「Ｘ線ロッキングカーブの半値全幅」を、単に「Ｘ線半値幅」と表すこととする。一方で、非対称面である（１０１）面のＸ線半値幅および（２０２）面のＸ線半値幅は、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌを０から大きくするにつれて小さくなり、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌを０．７５よりも大きくすると大きくなる。
これにより、（１０１）面のＸ線半値幅および（２０２）面のＸ線半値幅と、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌと、の相関は、（００２）面のＸ線半値幅および（００４）面のＸ線半値幅と、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌと、の相関よりも強いことが分かった。言い換えれば、（００２）面のＸ線半値幅および（００４）面のＸ線半値幅と、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌと、の相関は、（１０１）面のＸ線半値幅および（２０２）面のＸ線半値幅と、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌと、の相関よりも弱いことが分かった。
また、図９に表したように、らせん転位ＳＣの密度は、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌを変化させてもほとんど変化しない。らせん転位ＳＣの密度は、（００２）面のＸ線半値幅および（００４）面のＸ線半値幅から導かれる。一方で、刃状転位ＥＤの密度は、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌを０から大きくするにつれて低くなり、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌを０．７５よりも大きくすると高くなる。刃状転位ＥＤの密度は、（１０１）面のＸ線半値幅および（２０２）面のＸ線半値幅から導かれる。
これにより、刃状転位ＥＤの密度と、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌと、の相関は、らせん転位ＳＣの密度と、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌと、の相関よりも強いことが分かった。言い換えれば、らせん転位ＳＣの密度と、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌと、の相関は、刃状転位ＥＤの密度と、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌと、の相関よりも弱いことが分かった。図９に表したように、刃状転位ＥＤの密度は、らせん転位ＳＣの密度の十倍程度であることから、総合した転位の数にとっては、刃状転位ＥＤの数の影響が大きい。従って、刃状転位ＥＤを低減させる効果が結晶品質を向上させる効果に与える影響は大きい。
このように、刃状転位ＥＤの密度は、ＡｌＸＧａ１−ＸＮ層におけるＡｌの組成比ＣＰＡｌとより強い相関を有することが分かった。これによれば、ＡｌＧａＮ中間層５３におけるＡｌの組成比を適宜設定することにより、ＡｌＧａＮ中間層５３は、刃状転位ＥＤを低減させる効果を有することが分かった。すなわち、ＡｌＧａＮ中間層５３におけるＡｌの組成比を適宜設定することにより、結晶品質が向上する。また、ＡｌＧａＮ中間層５３を設けた場合は、設けなかった場合に対して、いずれのＣＰＡｌにおいても刃状転位ＥＤを低減させる効果があるが、ＡｌＧａＮ中間層５３におけるＡｌの組成比ＣＰＡｌが０．７５の場合に、刃状転位ＥＤを低減させる効果が得られやすいことが分かった。
図１０（ａ）〜図１０（ｄ）は、ＧａＮ中間層の表面の一例を例示するノマルスキ顕微鏡像である。
図１０（ａ）は、ＡｌＧａＮ中間層５３におけるＡｌの組成比ＣＰＡｌが０の場合のＧａＮ中間層５１の表面の一例を例示するノマルスキ顕微鏡像である。つまり、図１０（ａ）は、本実施形態に係る窒化物半導体素子の参考例を例示するノマルスキ顕微鏡像である。 図１０（ｂ）は、ＡｌＧａＮ中間層５３におけるＡｌの組成比ＣＰＡｌが０．２５の場合のＧａＮ中間層５１の表面の一例を例示するノマルスキ顕微鏡像である。図１０（ｃ）は、ＡｌＧａＮ中間層５３におけるＡｌの組成比ＣＰＡｌが０．５の場合のＧａＮ中間層５１の表面の一例を例示するノマルスキ顕微鏡像である。図１０（ｄ）は、ＡｌＧａＮ中間層５３におけるＡｌの組成比ＣＰＡｌが０．７５の場合のＧａＮ中間層５１の表面の一例を例示するノマルスキ顕微鏡像である。
図７（ａ）に表したように、Ａｌの組成比ＣＰＡｌが０の試料のＧａＮ中間層５１の表面には、約数十マイクロメートル（μｍ）程度の大きさの等方的なモフォロジが形成されている。これに対して、図７（ｂ）〜図７（ｄ）に表したように、Ａｌの組成比ＣＰＡｌが０．２５、０．５、０．７５の試料では、異方的なモフォロジがそれぞれ形成されており、その異方性はＡｌの組成比ＣＰＡｌによって変化することがわかった。これにより、ＡｌＧａＮ中間層５３は、異方性を持つ表面を形成させ、転位を低減させる効果を有することが分かった。
図１１は、Ｘ線回折法により結晶構造解析を行った結果の一例を例示するグラフ図である。
図１１に表したグラフ図では、ＡｌＮ中間層５２を８００℃で形成した実施形態に係るデータＤｅと、ＡｌＮ中間層５２を１０００℃よりも高い温度で形成した参考例に係るデータＤｒと、が表されている。
図１１に表したように、実施形態に係るデータＤｅおよび参考例に係るデータＤｒでは、ＧａＮのピークが出現している。
参考例に係るデータＤｒでは、ＧａＮとＡｌＮ（００２）との間にピークが出現している。これは、ＡｌＮ中間層５２を１０００℃よりも高い温度で形成したことにより、ＡｌＮ中間層５２の格子緩和が生じにくいためであると考えられる。すなわち、ＡｌＮ中間層５２の格子緩和が生じにくいため、ＧａＮ中間層５１の上に形成されたＡｌＮ中間層５３の一部は、ＧａＮ中間層５１の格子定数に格子整合するように形成される。そして、ＡｌＮ中間層５３が所定の厚さだけ成長しても、ＡｌＮ中間層５３の格子定数は、ＡｌＮの格子定数には戻らない。そのため、参考例に係るデータＤｒでは、格子緩和したＧａＮとＡｌＮ（００２）との間にピークが出現したと考えられる。
これに対して、実施形態に係るデータＤｅでは、ＡｌＮ（００２）のピークが格子緩和したＡｌＮ（００２）に対応した回折角に出現している。これは、ＡｌＮ中間層５２を８００℃で形成したことにより、ＡｌＮ中間層５２の格子緩和が生じ易いためであると考えられる。すなわち、ＡｌＮ中間層５２の格子緩和が生じ易いため、ＡｌＮ中間層５３の格子定数は、歪みを受けない状態のＡｌＮの格子定数に戻ることができる。そのため、実施形態に係るデータＤｅでは、ＡｌＮ（００２）のピークが出現したと考えられる。
また、実施形態に係るデータＤｅでは、ＡｌＮ（１０１）のピークが出現している。発明者の検討の結果、ＡｌＮ中間層５２を１０００℃よりも低い温度で形成した場合には、ＡｌＮ（１０１）のピークが出現し易いことが分かった。これにより、ＡｌＮ（１０１）のピークが出現した場合には、ＡｌＮ中間層５２を１０００℃よりも低い温度で形成したとみなすこともできる。
図１２（ａ）および図１２（ｂ）は、実施形態に係る積層中間層の一例を例示する透過型電子顕微鏡像である。
また、図１３（ａ）および図１３（ｂ）は、参考例に係る積層中間層の一例を例示する透過型電子顕微鏡像である。
図１２（ｂ）および図１３（ｂ）は、図１２（ａ）および図１３（ａ）に表した透過型電子顕微鏡像の拡大像である。
図１３（ｂ）に表したように、参考例に係る積層中間層５０には、ＡｌＧａＮ中間層が設けられていない。これに対して、図１２（ｂ）に表したように、実施形態に係る積層中間層５０には、ＡｌＧａＮ中間層が設けられている。実施形態に係る積層中間層５０に発生した貫通転位ＴＤの数は、参考例に係る積層中間層５０に発生した貫通転位ＴＤの数よりも少ないことが分かった。これにより、積層中間層５０に設けられたＡｌＧａＮ層（ＡｌＧａＮ中間層５３）は、貫通転位ＴＤの発生を抑制する効果を有することが分かった。即ち、適度な周期でＡｌＮ中間層と、ＡｌＧａＮ中間層と、ＧａＮ中間層と、を含む周期構造を有することで、貫通転位ＴＤが大幅に低減される効果が得られることがわかった。
本発明者らは、以下の試料も作成した。実施形態に係る構造において、ＡｌＧａＮ中間層の形成におけるＮＨ３流量を６ｓｌｍから１．２ｓｌｍへと変更し、ＡｌＧａＮ中間層を形成した。このときに形成されたＡｌＧａＮ中間層のＡｌの組成比ＣＰＡｌは０．８であり、膜厚は２０ｎｍであった。また、ＡｌＧａＮ中間層５３上のＧａＮ中間層の厚さを３００ｎｍから４５０ｎｍへと変更した。その他は、前述した積層中間層５０の構造と同一である。
この試料に対し、Ｘ線ロッキングカーブ測定を行った。そうすると、（００２）面のＸ線半値幅は４４９秒であり、（００４）面のＸ線半値幅は４３８秒であり、（１０１）面のＸ線半値幅は４８１秒であり、（２０２）面のＸ線半値幅は４０７秒であった。ここから導出されるらせん転位ＳＣの密度は、３．７６×１０８ｃｍ−２であり、刃状転位ＥＤの密度は、６．９４×１０８ｃｍ−２であった。これにより、発光特性に大きな影響を持つ刃状転位ＥＤの密度を更に低減することができた。
本発明者らは、転位が低減されている効果を調べるため鋭意実験及び解析を行った。その結果、本発明者らが透過型電子顕微鏡の断面像（以下、「断面ＴＥＭ像」ともいう）からの結果と転位密度との相関を調べたところ、刃状転位ＥＤの密度が小さい試料ほど、断面ＴＥＭ像から観察されるＡｌＧａＮ中間層とＧａＮ中間層との界面が平坦であることがわかった。
例えば、図１３（ｂ）に表した参考例の断面ＴＥＭ像では、ＡｌＮ中間層とＧａＮ中間層との界面ＢＳにおいて、ＡｌＮ中間層の高さには、中間層の厚さとほぼ等しい１２ｎｍの高低差がある。つまり、ＡｌＮ中間層とＧａＮ中間層との境界ＢＳにおいて、ＡｌＮ層は、平坦でない。ＡｌＮ中間層の上のＧａＮ中間層の側で転位が横方向に伸び、ＡｌＮ中間層の上の高さ１５ｎｍの範囲で転位が消滅していく傾向がある。一方、図１２（ｂ）に表した実験例の断面ＴＥＭ像では、ＡｌＧａＮ中間層とＧａＮ中間層との界面ＢＳにおいて、ＡｌＧａＮ中間層は、平坦である。ＡｌＧａＮ中間層の上のＧａＮ中間層の側で転位が横に伸びて、ＡｌＧａＮ中間層の上の高さ５ｎｍの範囲で転位が消滅している傾向がある。実験例に係るＡｌＧａＮ中間層の表面の平坦性は、参考例に係るＡｌＮ中間層の表面の平坦性よりも良い。また、実験例に係る貫通転位ＴＤは、参考例と比較すると、より狭い膜厚範囲で消滅している。その結果、刃状転位ＥＤの密度が小さいことがわかった。
なお、図１２（ｂ）においても、ＡｌＮ中間層およびＡｌＧａＮ中間層の凹部ＤＰから貫通転位ＴＤが伝搬している様子が伺える。ＡｌＮ中間層およびＡｌＧａＮ中間層の凹凸が、貫通転位ＴＤの伝搬に起因している、または、貫通転位ＴＤが新しく生じていると考えることもできる。このことからも、ＡｌＧａＮ中間層によって表面が平坦化する過程を含むことで、貫通転位ＴＤを低減する効果を有すると考えられる。
図１４（ａ）〜図１４（ｃ）は、試料の表面の一例を例示する電子顕微鏡像である。
ＡｌＮ中間層およびＡｌＧａＮ中間層の平坦性と、転位密度と、の関係を調べるために、本発明者らは次の実験も行った。まず、本発明者らは、ＡｌＮ中間層の平坦性を調べるために、参考例において、第１周期のＡｌＮ中間層を８００℃にて形成し、ＧａＮ中間層を開始する温度まで昇温し、そのまま成長を終了した試料を作成した。この場合において、試料の表面を電子顕微鏡で観察した像は、図１４（ａ）に表した如くである。下地となるＧａＮ層の上に、ＡｌＮ中間層がある溝（境界）ＤＩによって各ドメインに区切られ成長している。ドメイン径は、約１００ｎｍ以上３００ｎｍ以下程度である。このようなドメインが形成される現象は、歪みが緩和する過程で一般的にみられる現象である。また、この試料の表面を原子間力顕微鏡で測定すると、表面高さのＲＭＳ値は、１．４３ｎｍであった。この表面形態を有するＡｌＮ中間層の上にＧａＮ中間層を設けた場合、参考例となり、刃状転位ＥＤの密度は、４．７２×１０９ｃｍ−２と大きい。
次に、ＡｌＮ中間層を観察した前述した実験において、ＡｌＮ中間層以外の層構造および作成条件を同一として、ＡｌＮ中間層の成長温度を１０００℃に変更（設定）して試料を作成した。同様に、表面を電子顕微鏡で観察した。その結果（像）は、図１４（ｂ）に表した如くである。図１４（ａ）に表した試料と比較すると、ＡｌＮ中間層の各ドメインサイズが小さくなっている。ドメイン径は、約５０ｎｍ以上１５０ｎｍ以下程度である。また、この試料の表面を原子間力顕微鏡で測定すると、表面高さのＲＭＳ値は、１．７１ｎｍであり、図１４（ａ）に表した試料の表面高さのＲＭＳ値よりも大きい。この表面形態を有するＡｌＮ中間層の上にＧａＮ中間層を設け、参考例と同じ構造を形成した試料の刃状転位ＥＤの密度は、１．８５×１０１０ｃｍ−２であり、非常に大きい。即ち、ドメインサイズが小さいほど、言い換えれば、ドメイン境界の溝ＤＩが増えるほど、転位密度が高い。
次に、実験例のように、ＡｌＮ中間層の上に厚さが２０ｎｍのＡｌＧａＮ中間層が形成された試料を作成した。ＡｌＧａＮ中間層の表面を電子顕微鏡で観察した像は、図１４（ｃ）に表した如くである。表面にドメインが形成されておらず、平坦な表面が得られていることがわかる。原子間力顕微鏡で測定した表面高さのＲＭＳ値は、０．６２ｎｍであり、図１４（ａ）〜図１４（ｃ）に表した試料のうちで最も平坦である。このような平坦な表面上にＧａＮ中間層を更に設け、周期的に繰り返すことで得られる実験例における刃状転位ＥＤの密度は、前述の通り、６．９４×１０８ｃｍ−２である。この刃状転位ＥＤの密度は、図１４（ａ）〜図１４（ｃ）に表した試料における刃状転位ＥＤの密度のうちで最も小さい。
このように、平坦なＡｌＧａＮ中間層の上にＧａＮ層を形成することで、貫通転位ＴＤの密度が低減される。ＡｌＮ中間層によって表面に凹凸が形成され、次にＡｌＧａＮ中間層を設けることで、平坦な表面を得ることが可能となる。例えば、ＡｌＮ中間層によって生じた最大１２ｎｍのドメイン境界における溝ＤＩを、比較的薄い２０ｎｍという膜厚のＡｌＧａＮ中間層で埋め込むことが可能となる。これにより、ＡｌＧａＮ中間層は、溝を埋めこむ効果を有する。このように、表面高さのＲＭＳ値が１ｎｍよりも小さいＡｌＧａＮ系中間層の上にＧａＮ中間層を成長することで、刃状転位ＥＤを低減する効果が得られやすい。
図１５は、本実験例においてＸ線逆格子マッピング測定を行った結果の一例である。
横軸Ｑｘは、成長方向と垂直の＜１１−２０＞方向の格子間隔の逆数である。つまり、横軸Ｑｘは、ａ軸格子定数とみなすことができる。縦軸Ｑｚは、成長方向と平行の＜０００４＞方向の格子間隔の逆数である。つまり、縦軸Ｑｘは、ｃ軸格子定数とみなすことができる。ＧａＮ中間層のピークＰＧａＮの右上側にＡｌＧａＮ中間層のピークＰＡｌＧａＮが存在する。ＡｌＧａＮ中間層のピークＰＡｌＧａＮにおけるｃ軸長およびａ軸長は、ＧａＮ中間層のピークＰＧａＮにおけるｃ軸長およびａ軸長よりもそれぞれ小さい。また、横軸Ｑｘにおいて、ＡｌＧａＮ中間層のピークＰＡｌＧａＮは、ＧａＮ中間層のピークＰＧａＮよりもＡｌＮ中間層のピークＰＡｌＮに近い。言い換えれば、ＡｌＧａＮ中間層のａ軸格子定数とＧａＮ中間層のａ軸格子定数との差の絶対値は、ＡｌＧａＮ中間層のａ軸格子定数とＡｌＮ中間層のａ軸格子定数との差の絶対値よりも大きい。
このように、ＡｌＧａＮ中間層のａ軸格子定数とＧａＮ中間層のａ軸格子定数との差の絶対値が、ＡｌＧａＮ中間層のａ軸格子定数とＡｌＮ中間層のａ軸格子定数との差の絶対値よりも大きいときには、クラックを抑制する効果が大きく得られやすい。また、ここでは、ＡｌＧａＮ系中間層の平均のａ軸格子定数は、ＡｌＮ中間層のピークＰＡｌＮとＡｌＧａＮ中間層のピークＰＡｌＧａＮとのそれぞれのａ軸格子定数をそれぞれの膜厚で重みを加味した加重平均値である。ＡｌＧａＮ系中間層のａ軸格子定数とＧａＮ中間層のａ軸格子定数との差の絶対値は、ＡｌＧａＮ系中間層のａ軸格子定数とＡｌＮ中間層のａ軸格子定数との差の絶対値よりも大きい。このように、ＡｌＧａＮ系中間層のａ軸格子定数が、ＧａＮのａ軸格子定数よりもＡｌＮのａ軸格子定数に近いときに、クラックを抑制する効果が大きく得られやすい。
なお、図１５に表した直線（二点鎖線）Ｌ１は、横軸Ｑｘの方向にみたときのＧａＮ中間層のピークＰＧａＮとＡｌＮ中間層のピークＰＡｌＮとの中間線を表している。
このようなＡｌＧａＮ中間層の上に格子定数が比較的大きいＧａＮ中間層を成長することで、ＧａＮ中間層は圧縮歪みを受ける。そして、成長層に圧縮歪みを設けることで、結晶成長後の降温時に生じる引っ張り歪みを相殺し、クラックを抑制する効果も持ち合わせることができる。ＡｌＧａＮ中間層のａ軸格子定数が、ＧａＮのａ軸格子定数よりもＡｌＮのａ軸格子定数に近いときに、クラックを抑制する効果が大きく得られやすい。
このように、クラックの抑制と転位密度の低減との両方の効果を得るためには、ＧａＮ中間層よりも小さいａ軸格子間隔を有し、かつ表面が平坦なＡｌＧａＮ系中間層を用意することが好ましい。本実施形態によれば、このような構造を形成することが可能となる。
（第２の実施形態）
本実施形態は、窒化物半導体ウェーハに係る。このウェーハには、例えば、半導体装置の少なくとも一部、または、半導体装置の少なくとも一部となる部分が設けられている。この半導体装置は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。
図１６（ａ）〜図１６（ｄ）は、第２の実施形態に係る窒化物半導体ウェーハを例示する模式図である。
図１６（ａ）は、第２の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。図１６（ｂ）は、積層中間層におけるＡｌの組成比（ＣＰＡｌ）を例示するグラフ図である。図１６（ｃ）は、積層中間層における成長温度ＧＴを例示するグラフ図である。図１６（ｄ）は、積層中間層におけるａ軸格子定数ＬＣを例示するグラフ図である。
図１６（ａ）に表したように、本実施形態に係る窒化物半導体ウェーハ２１０は、シリコン基板４０と、下地層６０と、積層中間層５０と、機能層１０と、を備える。下地層６０および積層中間層５０のそれぞれには、第１の実施形態に関して説明した構成を適用することができる。
すなわち、下地層６０は、ＡｌＮバッファ層６２と、ＧａＮ下地層６１と、を有する。あるいは、下地層６０は、ＡｌＧａＮ下地層６３をさらに有していてもよい。
積層中間層５０は、ＧａＮ中間層５１と、ＡｌＮ中間層５２と、ＡｌＧａＮ中間層５３と、を有する。あるいは、積層中間層５０は、ＡｌＮ中間層５２と、ＡｌＧａＮ中間層５３と、ＧａＮ中間層５１と、がこの順に周期的に複数回積層された構造を有していてもよい。
実施形態の積層中間層５０では、積層方向に対して平行方向の格子間隔は、積層方向に進むにつれて、歪みの影響を受けない状態のＡｌＮの格子間隔からＧａＮの格子間隔へ変化する。
すなわち、ＡｌＮ中間層５２がＧａＮ下地層６１の上に形成されている。ＡｌＮ中間層５２の厚さは、例えば約１２ｎｍである。ＡｌＮ中間層５２の結晶成長温度は、例えば５００℃以上、１０５０℃以下であることが好ましい。図１６（ｃ）に表したように、ＡｌＮ中間層５２の形成温度は、例えば８００℃である。そのため、ＡｌＮ中間層５２は、格子緩和し易くなる。これにより、ＡｌＮ中間層５２の形成の初期から、下地となるＧａＮ下地層６１からの引っ張り歪みを受けにくくなる。その結果、下地となるＧａＮ下地層６１からの歪みの影響を受けないよう、ＡｌＮ中間層５２を形成することができる。このようにして、格子緩和したＡｌＮ中間層５２がＧａＮ下地層６１の上に形成される。
続いて、ＡｌＮよりも格子定数の大きいＡｌＧａＮ中間層５３がＡｌＮ中間層５２の上に形成されている。ＡｌＧａＮ中間層５３の厚さは、例えば５ｎｍ以上、２０００ｎｍ以下であることが好ましい。ＡｌＧａＮ中間層５３の厚さが５ｎｍよりも薄いと、クラックの発生を抑制する効果および転位を低減させる効果が得られにくい。ＡｌＧａＮ中間層５３の厚さが２０００ｎｍよりも厚いと、転位を低減させる効果が飽和するだけでなく、クラックが生じやすくなる。ＡｌＧａＮ中間層５３の厚さは、より好ましくは１００ｎｍ未満である。ＡｌＧａＮ中間層５３の厚さを１００ｎｍ未満にすることで、転位密度を効果的に低減することができる。ＡｌＧａＮ中間層５３の厚さは、例えば約１３ｎｍである。
ＡｌＸＧａ１−ＸＮは、厚さが薄い状態すなわち成長の初期では、ＡｌＮの格子定数に格子整合するように形成され、圧縮歪みを受けながら成長する。即ち、ＡｌｘＧａ１−ｘＮのａ軸の格子間隔は、ＧａＮのａ軸の格子間隔と比較すると、ＡｌＮのａ軸の格子間隔に近い。そして、ＡｌＸＧａ１−ＸＮの成長が進むにつれて徐々に歪みが緩和し、ＡｌＸＧａ１−ＸＮは、歪みを受けない状態のＡｌＸＧａ１−ＸＮの格子間隔を有するようになる。
ＡｌＧａＮ中間層５３の形成温度は、例えば約１１３０℃である。ＡｌＧａＮ中間層５３の形成温度がＡｌＮ中間層５２の形成温度よりも８０℃以上高いと、ＡｌＮの格子定数に格子整合するように成長する効果がより大きく得られる。即ち、圧縮歪みがかかり、クラックを低減する効果が得られやすい。また、転位を低減する効果がより大きく得られる。
続いて、歪みが緩和された状態のＡｌＧａＮ中間層５３の上に、ＡｌＧａＮ中間層５３よりも格子定数の大きいＧａＮ中間層５１が形成されている。ＧａＮ中間層５１は、成長の初期では、ＡｌＸＧａ１−ＸＮの格子定数に格子整合するように形成され、圧縮歪みを受けながら成長する。そして、ＧａＮの成長が進むにつれて徐々に歪みが緩和し、ＧａＮの格子定数は、歪みを受けない状態のＧａＮの格子定数に戻る。
図１６（ｃ）に表したように、ＧａＮ中間層５１の形成温度は、例えば約１１３０℃である。ＧａＮ中間層５１の形成温度がＡｌＮ中間層５２の形成温度よりも２００℃以上高いと、ＡｌＸＧａ１−ＸＮの格子定数に格子整合するように成長する厚さが増大する。そのため、ＧａＮ中間層５１の結晶成長時に、圧縮応力がかかり易くなる。これにより、クラックの発生を抑制する効果がより大きく得られる。ＧａＮ中間層５１の厚さは、例えば約２６０ｎｍである。
このような窒化物半導体ウェーハ２１０により、シリコン基板上に形成したクラックおよび転位が少ない高品位の窒化物半導体素子のための窒化物半導体ウェーハを提供することができる。
（第３の実施形態）
図１７は、第３の実施形態に係る窒化物半導体層の製造方法を例示するフローチャート図である。
図１７に表したように、本製造方法においては、シリコン基板４０の上に下地層６０を形成する（ステップＳ１１０）。続いて、下地層６０の上に、積層中間層５０を形成する（ステップＳ１２０）。続いて、積層中間層５０の上に、機能層１０を形成する（ステップＳ１３０）。
下地層６０の形成は、厚さが約３０ｎｍのＡｌＮバッファ層６２を形成すること、および厚さが約３００ｎｍのＧａＮ下地層６１をＡｌＮバッファ層６２の上に形成することを含む。あるいは、下地層６０の形成は、厚さが約３０ｎｍのＡｌＮバッファ層６２を形成すること、厚さが約４０ｎｍのＡｌＧａＮ下地層６３をＡｌＮバッファ層６２の上に形成すること、および厚さが約３００ｎｍのＧａＮ下地層６１をＡｌＧａＮ下地層６３の上に形成することを含む。
積層中間層５０の形成は、厚さが５ｎｍ以上、１００ｎｍ以下のＡｌＮ中間層５２を５００℃以上、１０５０℃以下の形成温度でＧａＮ下地層６１の上に形成することを含む。積層中間層５０の形成は、厚さが５ｎｍ以上、２０００ｎｍ以下のＡｌＧａＮ中間層５３をＡｌＮ中間層５２の形成温度よりも８０℃以上高い形成温度でＡｌＮ中間層５２の上に形成することを含む。積層中間層５０の形成は、厚さ約２６０ｎｍのＧａＮ中間層５１をＡｌＮ中間層５２の形成温度よりも８０℃以上高い形成温度でＡｌＧａＮ中間層５３の上に形成することを含む。
あるいは、積層中間層５０の形成は、ＡｌＮ中間層５２と、ＡｌＧａＮ中間層５３と、ＧａＮ中間層５１と、をこの順に周期的に複数回積層することを含む。
このような製造方法により、シリコン基板上に形成したクラックおよび転位が少ない高品位の窒化物半導体層を製造することができる。
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(ＨＶＰＥ)法などを用いることができる。
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。Ｓｉの原料としては、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）などを用いることができる。
実施形態によれば、シリコン基板上に形成したクラックおよび転位が少ない高品位の窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を提供することができる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
また、本願明細書において、「格子定数」及び「格子間隔」は、厳密な材料特有の格子間隔だけに限定されるわけではない。例えば「歪みの影響を受けていない状態のＡｌＮの格子定数」は、例えば下地となるＧａＮ層から完全にコヒーレントに成長していないことを意味している。１００％の格子緩和でなくとも、実質的な格子緩和が起きていればよい。
また、ＡｌＮ中間層、ＡｌＧａＮ中間層、およびＧａＮ中間層のような薄膜の層においては、形成後に意図せず隣接層間において原子が拡散し、本発明の効果を逸脱しない範囲で組成が変化することがある。この場合においても、本発明の要旨を包含する限り、本発明の範囲に属する。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、窒化物半導体素子及びウェーハに含まれる基板、ＡｌＮバッファ層、ＡｌＧａＮ下地層、ＧａＮ下地層、ＡｌＮ中間層、ＡｌＧａＮ中間層、ＧａＮ中間層および機能層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 機能層、 ４０ シリコン基板、 ５０ 積層中間層、 ５０ａ 第１積層中間層、 ５０ｂ 第２積層中間層、 ５１ ＧａＮ中間層、 ５１ａ 第１ＧａＮ中間層、 ５１ｂ 第２ＧａＮ中間層、 ５２ ＡｌＮ中間層、 ５２ａ 第１ＡｌＮ中間層、 ５２ｂ 第２ＡｌＮ中間層、 ５３ ＡｌＧａＮ中間層、 ５３ａ 第１ＡｌＧａＮ中間層、 ５３ｂ 第２ＡｌＧａＮ中間層、 ５４ ステップ層、 ５４ａ 第１ステップ層、 ５４ｂ 第２ステップ層、 ５５ 傾斜層、 ５５ａ 第１傾斜層、 ５５ｂ 第２傾斜層、 ６０ 下地層、 ６１ ＧａＮ下地層、 ６２ ＡｌＮバッファ層、 ６３ ＡｌＧａＮ下地層、 １１０、１２０、１３０、１４０ 窒化物半導体素子、 ２１０ 窒化物半導体ウェーハ
本発明の実施態様によれば、下地層と、第１積層中間層と、機能層と、を備えた窒化物半導体素子が提供される。前記下地層は、シリコン基板の上に形成されたＡｌＮバッファ層と前記ＡｌＮバッファ層の上に設けられたＧａＮ下地層とを含む。前記第１積層中間層は、前記ＧａＮ下地層の上に接して設けられた第１ＡｌＮ中間層と、前記第１ＡｌＮ中間層の上に接して設けられた第１ＡｌＧａＮ中間層と、前記第１ＡｌＧａＮ中間層の上に接して設けられた第１ＧａＮ中間層と、を含む。前記機能層は、前記第１積層中間層の上に設けられている。前記第１ＡｌＧａＮ中間層は、前記第１ＡｌＮ中間層に接する第１ステップ層を含む。前記第１ステップ層におけるＡｌ組成比は、前記第１ＡｌＮ中間層から前記第１ステップ層に向かう積層方向において、ステップ状に減少している。
図１０（ａ）に表したように、Ａｌの組成比ＣＰＡｌが０の試料のＧａＮ中間層５１の表面には、約数十マイクロメートル（μｍ）程度の大きさの等方的なモフォロジが形成されている。これに対して、図１０（ｂ）〜図１０（ｄ）に表したように、Ａｌの組成比ＣＰＡｌが０．２５、０．５、０．７５の試料では、異方的なモフォロジがそれぞれ形成されており、その異方性はＡｌの組成比ＣＰＡｌによって変化することがわかった。これにより、ＡｌＧａＮ中間層５３は、異方性を持つ表面を形成させ、転位を低減させる効果を有することが分かった。
図１１に表したように、実施形態に係るデータＤｅおよび参考例に係るデータＤｒでは、ＧａＮのピークが出現している。
参考例に係るデータＤｒでは、ＧａＮとＡｌＮ（００２）との間にピークが出現している。これは、ＡｌＮ中間層５２を１０００℃よりも高い温度で形成したことにより、ＡｌＮ中間層５２の格子緩和が生じにくいためであると考えられる。すなわち、ＡｌＮ中間層５２の格子緩和が生じにくいため、ＧａＮ中間層５１の上に形成されたＡｌＮ中間層５２の一部は、ＧａＮ中間層５１の格子定数に格子整合するように形成される。そして、ＡｌＮ中間層５２が所定の厚さだけ成長しても、ＡｌＮ中間層５２の格子定数は、ＡｌＮの格子定数には戻らない。そのため、参考例に係るデータＤｒでは、格子緩和したＧａＮとＡｌＮ（００２）との間にピークが出現したと考えられる。
これに対して、実施形態に係るデータＤｅでは、ＡｌＮ（００２）のピークが格子緩和したＡｌＮ（００２）に対応した回折角に出現している。これは、ＡｌＮ中間層５２を８００℃で形成したことにより、ＡｌＮ中間層５２の格子緩和が生じ易いためであると考えられる。すなわち、ＡｌＮ中間層５２の格子緩和が生じ易いため、ＡｌＮ中間層５２の格子定数は、歪みを受けない状態のＡｌＮの格子定数に戻ることができる。そのため、実施形態に係るデータＤｅでは、ＡｌＮ（００２）のピークが出現したと考えられる。

Claims (25)

  1. 基板の上に形成されたＡｌＮバッファ層を含む下地層と、
    前記下地層の上に設けられた第１積層中間層であって、
    前記下地層の上に設けられた第１ＡｌＮ中間層と、
    前記第１ＡｌＮ中間層の上に設けられた第１ＡｌＧａＮ中間層と、
    前記第１ＡｌＧａＮ中間層の上に設けられた第１ＧａＮ中間層と、
    を含む第１積層中間層と、
    前記第１積層中間層の上に設けられた機能層と、
    を備え、
    前記第１ＡｌＧａＮ中間層は、前記第１ＡｌＮ中間層に接する第１ステップ層を含み、
    前記第１ステップ層におけるＡｌ組成比は、前記第１ＡｌＮ中間層から前記第１ステップ層に向かう積層方向において、ステップ状に減少していることを特徴とする窒化物半導体素子。
  2. 前記第１ＡｌＧａＮ中間層は、前記第１ステップ層の上に設けられた傾斜層をさらに含み、
    前記傾斜層におけるＡｌ組成比は、前記積層方向において漸減していることを特徴とする請求項１記載の窒化物半導体素子。
  3. 前記第１積層中間層と前記機能層との間に設けられた第２積層中間層をさらに備え、
    前記第２積層中間層は、
    前記第１ＧａＮ中間層の上に設けられた第２ＡｌＮ中間層と、
    前記第２ＡｌＮ中間層の上に設けられた第２ＡｌＧａＮ中間層と、
    前記第２ＡｌＧａＮ中間層の上に設けられた第２ＧａＮ中間層と、
    を含み、
    前記第２ＡｌＧａＮ中間層は、前記第２ＡｌＮ中間層に接する第２ステップ層を含み、
    前記第２ステップ層におけるＡｌ組成比は、前記積層方向において、ステップ状に減少していることを特徴とする請求項１または２に記載の窒化物半導体素子。
  4. 前記ＡｌＧａＮ中間層の厚さは、５ナノメートル以上、２０００ナノメートル以下であることを特徴とする請求項１〜３のいずれか１つに記載の窒化物半導体素子。
  5. 前記ＡｌＮ中間層の厚さは、５ナノメートル以上、１００ナノメートル以下であることを特徴とする請求項１〜４のいずれか１つに記載の窒化物半導体素子。
  6. 前記ＡｌＮ中間層は、前記ＧａＮ中間層が形成される温度よりも８０℃以上低い温度で形成されたことを特徴とする請求項１〜５のいずれか１つに記載の窒化物半導体素子。
  7. 基板の上に形成されたＡｌＮバッファ層を含む下地層と、
    前記下地層の上に設けられた第１積層中間層であって、
    前記下地層の上に設けられた第１ＡｌＧａＮ系中間層と、
    前記第１ＡｌＧａＮ系中間層の上に設けられた第１ＧａＮ中間層と、
    を含む第１積層中間層と、
    前記第１積層中間層の上に設けられた機能層と、
    を備え、
    前記第１ＡｌＧａＮ系中間層のａ軸格子定数とＧａＮのａ軸格子定数との差の絶対値は、前記第１ＡｌＧａＮ系中間層のａ軸格子定数とＡｌＮのａ軸格子定数との差の絶対値よりも大きいことを特徴とする窒化物半導体素子。
  8. 前記第１ＡｌＧａＮ系中間層は、
    ５ナノメートル以上、１００ナノメートル以下の厚さを有する第１ＡｌＮ中間層と、 ５ナノメートル以上、２０００ナノメートル以下の厚さを有する第１ＡｌＧａＮ中間層と、
    を含むことを特徴とする請求項７記載の窒化物半導体素子。
  9. 前記第１積層中間層と前記機能層との間に設けられた第２積層中間層をさらに備え、
    前記第２積層中間層は、
    前記第１ＧａＮ中間層の上に設けられた第２ＡｌＧａＮ系中間層と、
    前記第２ＡｌＧａＮ系中間層の上に設けられた第２ＧａＮ中間層と、
    を含み、
    前記第２ＡｌＧａＮ系中間層のａ軸格子定数と前記ＧａＮのａ軸格子定数との差の絶対値は、前記第２ＡｌＧａＮ系中間層のａ軸格子定数と前記ＡｌＮのａ軸格子定数との差の絶対値よりも大きく、
    前記第２ＡｌＧａＮ系中間層の表面高さのＲＭＳ値は、１ナノメートル以下であることを特徴とする請求項７または８に記載の窒化物半導体素子。
  10. 前記第１ＡｌＧａＮ中間層の表面は、前記第１ＡｌＮ中間層の表面よりも平坦であることを特徴とする請求項１〜６、８、および９のいずれか１つに記載の窒化物半導体素子。
  11. 前記第１ＡｌＧａＮ中間層の表面高さのＲＭＳ値は、１ナノメートル以下であることを特徴とする請求項１〜６、８、および９のいずれか１つに記載の窒化物半導体素子。
  12. 基板と、
    前記基板の上に設けられたＡｌＮバッファ層を含む下地層と、
    前記下地層の上に設けられた積層中間層であって、
    前記下地層の上に設けられたＡｌＮ中間層と、
    前記ＡｌＮ中間層の上に設けられたＡｌＧａＮ中間層と、
    前記ＡｌＧａＮ中間層の上に設けられたＧａＮ中間層と、
    を含む積層中間層と、
    前記積層中間層の上に設けられた機能層と、
    を備え、
    前記ＡｌＧａＮ中間層は、前記ＡｌＮ中間層に接するステップ層を含み、
    前記ステップ層におけるＡｌ組成比は、前記ＡｌＮ層から前記ステップ層に向かう積層方向において、ステップ状に減少していることを特徴とする窒化物半導体ウェーハ。
  13. 前記ＡｌＧａＮ中間層は、前記ステップ層の上に設けられた傾斜層をさらに含み、
    前記傾斜層におけるＡｌ組成比は、前記積層方向において漸減していることを特徴とする請求項１２記載の窒化物半導体ウェーハ。
  14. 前記ＡｌＮ中間層は、前記ＧａＮ中間層が形成される温度よりも８０℃以上低い温度で形成されたことを特徴とする請求項１２または１３に記載の窒化物半導体ウェーハ。
  15. 基板と、
    前記基板の上に形成されたＡｌＮバッファ層を含む下地層と、
    前記下地層の上に設けられた積層中間層であって、
    前記下地層の上に設けられたＡｌＧａＮ系中間層と、
    前記ＡｌＧａＮ系中間層の上に設けられたＧａＮ中間層と、
    を含む積層中間層と、
    前記積層中間層の上に設けられた機能層と、
    を備え、
    前記ＡｌＧａＮ系中間層のａ軸格子定数とＧａＮのａ軸格子定数との差の絶対値は、前記ＡｌＧａＮ系中間層のａ軸格子定数とＡｌＮのａ軸格子定数との差の絶対値よりも大きいことを特徴とする窒化物半導体ウェーハ。
  16. 前記ＡｌＧａＮ系中間層は、
    ５ナノメートル以上、１００ナノメートル以下の厚さを有するＡｌＮ中間層と、
    ５ナノメートル以上、２０００ナノメートル以下の厚さを有するＡｌＧａＮ中間層と、
    を含むことを特徴とする請求項１５記載の窒化物半導体ウェーハ。
  17. 前記ＡｌＧａＮ中間層の表面は、前記ＡｌＮ中間層の表面よりも平坦であることを特徴とする請求項１６記載の窒化物半導体ウェーハ。
  18. 前記ＡｌＧａＮ中間層の表面高さのＲＭＳ値は、１ナノメートル以下であることを特徴とする請求項１６記載の窒化物半導体ウェーハ。
  19. ＡｌＮバッファ層を含む下地層をシリコン基板の上に形成する第１工程と、
    前記下地層の上に、５００℃以上、１０５０℃以下で、ＡｌＮ中間層を形成し、
    前記ＡｌＮ中間層の上に、前記ＡｌＮ中間層を形成する温度よりも８０℃以上高い温度で前記ＡｌＮ層に接するステップ層を含むＡｌＧａＮ中間層を形成し、
    前記ＡｌＧａＮ中間層に上に、前記ＡｌＮ中間層を形成する温度よりも８０℃以上高い温度でＧａＮ中間層を形成して積層中間層を形成する第２工程と、
    前記積層中間層の上に機能層を形成する第３工程と、
    を備え、
    前記ＡｌＮ中間層から前記ステップ層に向かう積層方向において、前記ステップ層におけるＡｌ組成比をステップ状に減少させることを特徴とする窒化物半導体層の製造方法。
  20. 前記第２工程において、前記ステップ層と前記ＧａＮ中間層とのあいだに傾斜層をさらに形成し、前記傾斜層におけるＡｌ組成比を前記積層方向において漸減させることを特徴とする請求項１９記載の窒化物半導体層の製造方法。
  21. ＡｌＮバッファ層を含む下地層をシリコン基板の上に形成する第１工程と、
    前記下地層の上にＡｌＮ中間層を形成し、
    前記ＡｌＮ中間層の上に前記ＡｌＮ層に接するステップ層を含むＡｌＧａＮ中間層を形成し、
    前記ＡｌＧａＮ中間層に上にＧａＮ中間層を形成して積層中間層を形成する第２工程と、
    前記積層中間層の上に機能層を形成する第３工程と、
    を備え、
    前記ＡｌＧａＮ中間層のａ軸格子定数とＧａＮのａ軸格子定数との差の絶対値を、前記ＡｌＧａＮ中間層のａ軸格子定数とＡｌＮのａ軸格子定数との差の絶対値よりも大きくすることを特徴とする窒化物半導体層の製造方法。
  22. 前記ＡｌＮ中間層の厚さを５ナノメートル以上、１００ナノメートル以下とし、
    前記ＡｌＧａＮ中間層の厚さを５ナノメートル以上、２０００ナノメートル以下とすることを特徴とする請求項２１記載の窒化物半導体層の製造方法。
  23. 前記ＡｌＧａＮ中間層の表面を、前記ＡｌＮ中間層の表面よりも平坦とすることを特徴とする請求項２１または２２に記載の窒化物半導体層の製造方法。
  24. 前記ＡｌＧａＮ中間層の表面高さのＲＭＳ値を、１ナノメートル以下とすることを特徴とする請求項２１または２２に記載の窒化物半導体層の製造方法。
  25. 前記第１工程と前記第３工程との間において、前記第２工程を複数回繰り返すことを特徴とする請求項１９〜２４のいずれか１つに記載の窒化物半導体層の製造方法。
JP2011269872A 2011-09-08 2011-12-09 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 Active JP5127978B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011269872A JP5127978B1 (ja) 2011-09-08 2011-12-09 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US13/407,169 US8785943B2 (en) 2011-09-08 2012-02-28 Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011196341 2011-09-08
JP2011196341 2011-09-08
JP2011269872A JP5127978B1 (ja) 2011-09-08 2011-12-09 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012234208A Division JP5944294B2 (ja) 2011-09-08 2012-10-23 窒化物半導体素子および窒化物半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP5127978B1 JP5127978B1 (ja) 2013-01-23
JP2013070013A true JP2013070013A (ja) 2013-04-18

Family

ID=47692953

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011269872A Active JP5127978B1 (ja) 2011-09-08 2011-12-09 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2012234208A Active JP5944294B2 (ja) 2011-09-08 2012-10-23 窒化物半導体素子および窒化物半導体素子の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012234208A Active JP5944294B2 (ja) 2011-09-08 2012-10-23 窒化物半導体素子および窒化物半導体素子の製造方法

Country Status (2)

Country Link
US (1) US8785943B2 (ja)
JP (2) JP5127978B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140133086A (ko) * 2013-05-09 2014-11-19 엘지이노텍 주식회사 반도체 소자
JP2015029042A (ja) * 2013-06-27 2015-02-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
KR20150140025A (ko) * 2014-06-05 2015-12-15 엘지이노텍 주식회사 발광소자
WO2016039178A1 (ja) * 2014-09-10 2016-03-17 シャープ株式会社 窒化物半導体積層構造及びそれを用いた電子デバイス
JP2016048776A (ja) * 2014-08-25 2016-04-07 株式会社東芝 半導体発光素子及びその製造方法
JP2016100508A (ja) * 2014-11-25 2016-05-30 サンケン電気株式会社 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
WO2017069087A1 (ja) * 2015-10-21 2017-04-27 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板
WO2018092689A1 (ja) * 2016-11-18 2018-05-24 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板
JP2020100539A (ja) * 2018-12-25 2020-07-02 エア・ウォーター株式会社 化合物半導体基板

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
TWI544628B (zh) 2011-05-16 2016-08-01 Renesas Electronics Corp Field effect transistor and semiconductor device
EP2642503B1 (en) * 2012-03-23 2022-09-28 Sanken Electric Co., Ltd. Semiconductor photocathode and method for manufacturing the same
JP5425284B1 (ja) 2012-09-21 2014-02-26 株式会社東芝 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
DE112014000633B4 (de) 2013-01-31 2020-03-26 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
KR20140133085A (ko) * 2013-05-09 2014-11-19 엘지이노텍 주식회사 반도체 소자 및 그의 제조 방법
JP6126906B2 (ja) * 2013-05-14 2017-05-10 シャープ株式会社 窒化物半導体エピタキシャルウェハ
DE112014002779B8 (de) 2013-06-11 2022-12-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
US20150137179A1 (en) * 2013-11-19 2015-05-21 Huga Optotech Inc. Power device
JP6302254B2 (ja) * 2014-01-15 2018-03-28 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
EP2983195A1 (en) * 2014-08-04 2016-02-10 EpiGan NV Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure
US9711683B2 (en) * 2014-09-26 2017-07-18 Epistar Corporation Semiconductor device and the method of manufacturing the same
JP2016171196A (ja) 2015-03-12 2016-09-23 株式会社東芝 半導体装置の製造方法
US9680056B1 (en) * 2016-07-08 2017-06-13 Bolb Inc. Ultraviolet light-emitting device with a heavily doped strain-management interlayer
US20180151714A1 (en) * 2016-11-30 2018-05-31 Coorstek Kk Nitride semiconductor substrate
CN108172501A (zh) * 2017-12-22 2018-06-15 北京大学 一种异质衬底上GaN连续厚膜的外延生长方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296717A (ja) * 2003-03-26 2004-10-21 Toshimasa Suzuki 窒化物系半導体を含む積層体およびそれを用いた電子素子
JP2008159621A (ja) * 2006-12-20 2008-07-10 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2008218479A (ja) * 2007-02-28 2008-09-18 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2009289956A (ja) * 2008-05-29 2009-12-10 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2011023642A (ja) * 2009-07-17 2011-02-03 Sharp Corp エピタキシャルウェハ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
JP3960815B2 (ja) 2002-02-12 2007-08-15 シャープ株式会社 半導体発光素子
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
JP4525894B2 (ja) * 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP2007067077A (ja) 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
JP5116977B2 (ja) * 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子
JP5383974B2 (ja) 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
JP5668339B2 (ja) * 2010-06-30 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296717A (ja) * 2003-03-26 2004-10-21 Toshimasa Suzuki 窒化物系半導体を含む積層体およびそれを用いた電子素子
JP2008159621A (ja) * 2006-12-20 2008-07-10 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2008218479A (ja) * 2007-02-28 2008-09-18 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2009289956A (ja) * 2008-05-29 2009-12-10 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2011023642A (ja) * 2009-07-17 2011-02-03 Sharp Corp エピタキシャルウェハ

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140133086A (ko) * 2013-05-09 2014-11-19 엘지이노텍 주식회사 반도체 소자
KR102066616B1 (ko) * 2013-05-09 2020-01-16 엘지이노텍 주식회사 반도체 소자
JP2015029042A (ja) * 2013-06-27 2015-02-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
KR20150140025A (ko) * 2014-06-05 2015-12-15 엘지이노텍 주식회사 발광소자
KR102182021B1 (ko) * 2014-06-05 2020-11-23 엘지이노텍 주식회사 발광소자
JP2016048776A (ja) * 2014-08-25 2016-04-07 株式会社東芝 半導体発光素子及びその製造方法
WO2016039178A1 (ja) * 2014-09-10 2016-03-17 シャープ株式会社 窒化物半導体積層構造及びそれを用いた電子デバイス
JP2016100508A (ja) * 2014-11-25 2016-05-30 サンケン電気株式会社 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
WO2016084311A1 (ja) * 2014-11-25 2016-06-02 サンケン電気株式会社 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
US10354864B2 (en) 2015-10-21 2019-07-16 Air Water Inc. Compound semiconductor substrate with SiC layer
KR20180067507A (ko) * 2015-10-21 2018-06-20 에어 워터 가부시키가이샤 SiC층을 구비한 화합물 반도체 기판
JPWO2017069087A1 (ja) * 2015-10-21 2018-08-09 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板
WO2017069087A1 (ja) * 2015-10-21 2017-04-27 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板
KR102679758B1 (ko) 2015-10-21 2024-07-02 에어 워터 가부시키가이샤 SiC층을 구비한 화합물 반도체 기판
JP2018082121A (ja) * 2016-11-18 2018-05-24 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板
WO2018092689A1 (ja) * 2016-11-18 2018-05-24 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板
US11476115B2 (en) 2016-11-18 2022-10-18 Air Water Inc. Compound semiconductor substrate comprising a SiC layer
JP2020100539A (ja) * 2018-12-25 2020-07-02 エア・ウォーター株式会社 化合物半導体基板

Also Published As

Publication number Publication date
JP5944294B2 (ja) 2016-07-05
US8785943B2 (en) 2014-07-22
JP2013070065A (ja) 2013-04-18
US20130062612A1 (en) 2013-03-14
JP5127978B1 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
JP5127978B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5228122B1 (ja) 窒化物半導体素子及び窒化物半導体ウェーハ
JP5319810B2 (ja) 窒化物半導体層の製造方法
JP5456783B2 (ja) 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP5425284B1 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
US9105755B2 (en) Method of manufacturing a nitride semiconductor epitaxial substrate
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6270536B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5421442B1 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6302254B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6001124B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP5925708B2 (ja) 窒化物半導体素子及びウェーハ
JP5996489B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6437083B2 (ja) 半導体ウェーハ及び半導体素子
JP5892971B2 (ja) 窒化物半導体層の製造方法
JP6503049B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5833202B2 (ja) 窒化物半導体素子及びウェーハ
JP6264628B2 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2014063988A (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2014068018A (ja) 半導体発光素子及び半導体発光素子の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R151 Written notification of patent or utility model registration

Ref document number: 5127978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3