JP2016048776A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2016048776A
JP2016048776A JP2015075647A JP2015075647A JP2016048776A JP 2016048776 A JP2016048776 A JP 2016048776A JP 2015075647 A JP2015075647 A JP 2015075647A JP 2015075647 A JP2015075647 A JP 2015075647A JP 2016048776 A JP2016048776 A JP 2016048776A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor
thickness
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015075647A
Other languages
English (en)
Other versions
JP6430317B2 (ja
Inventor
学史 吉田
Hisashi Yoshida
学史 吉田
年輝 彦坂
Toshiki Hikosaka
年輝 彦坂
重哉 木村
Shigeya Kimura
重哉 木村
名古 肇
Hajime Nago
肇 名古
布上 真也
Shinya Nunoue
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015075647A priority Critical patent/JP6430317B2/ja
Priority to US14/714,500 priority patent/US20160056329A1/en
Publication of JP2016048776A publication Critical patent/JP2016048776A/ja
Application granted granted Critical
Publication of JP6430317B2 publication Critical patent/JP6430317B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】高発光効率の半導体発光素子及びその製造方法を提供する。【解決手段】実施形態によれば、半導体発光素子は、第1導電形の第1半導体層と、第2導電形の第2半導体層と、第1、第2半導体層の間に設けられた発光層と、第1半導体層と発光層との間に設けられた第1中間部と、を含む。発光層は、井戸層を含む。井戸層は、Inを含む窒化物半導体を含む。第1中間部は、複数の積層体を含む。複数の積層体のそれぞれは、Inx1Ga1−x1N(0<x1<1)の第1層と、第1層と発光層との間に設けられ第1層に接しAly1Ga1−y1N(0<y1<1)の第2層と、第2層と発光層との間に設けられ第2層に接しAly2Ga1−y2N(0≦y2<y1)の第3層と、を含み、第1半導体層におけるらせん転位密度は、1?108/cm2以上である。【選択図】図1

Description

本発明の実施形態は、半導体発光素子及びその製造方法に関する。
例えば窒化物半導体を用いた半導体発光素子(例えば、発光ダイオード)において、効率の向上が求められている。
特開2012−222362号公報
本発明の実施形態は、高発光効率の半導体発光素子及びその製造方法を提供する。
本発明の実施形態によれば、半導体発光素子は、第1導電形の第1半導体層と、前記第1半導体層と第1方向において離間した第2導電形の第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、前記第1半導体層と前記発光層との間に設けられた第1中間部と、を含む。前記発光層は、井戸層を含む。前記井戸層は、Inを含む窒化物半導体を含む。前記第1中間部は、複数の積層体を含む。前記複数の積層体は、前記第1方向に並ぶ。前記複数の積層体のそれぞれは、Inx1Ga1−x1N(0<x1<1)の第1層と、前記第1層と前記発光層との間に設けられ前記第1層に接しAly1Ga1−y1N(0<y1<1)の第2層と、前記第2層と前記発光層との間に設けられ前記第2層に接しAly2Ga1−y2N(0≦y2<y1)の第3層と、を含み、前記第1半導体層におけるらせん転位密度は、1×10/cm以上である。
第1の実施形態に係る半導体発光素子を示す模式的断面図である。 第1の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 第1の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 図4(a)〜図4(c)は、第1参考例の半導体発光素子を示す原子間力顕微鏡像である。 図5(a)〜図5(f)は、第1参考例の半導体発光素子を示す顕微鏡像である。 図6(a)〜図6(d)は、半導体発光素子の特性を示す模式図である。 図7(a)〜図7(d)は、半導体発光素子の特性を示す模式図である。 図8(a)〜図8(e)は、半導体発光素子の特性を示すグラフ図である。 第2の実施形態に係る半導体発光素子を示す模式的断面図である。 第3の実施形態に係る半導体発光素子の製造方法を示すフローチャート図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1は、第1の実施形態に係る半導体発光素子を例示する模式的断面図である。
図1に示すように、実施形態に係る半導体発光素子110は、第1半導体層10と、第2半導体層20と、発光層30と、第1中間部40と、を含む。
第1半導体層10は、第1導電形である。第2半導体層20は、第2導電形である。例えば、第1導電形はn形であり、第2導電形はp形である。第1導電形がp形であり、第2導電形がn形でも良い。以下では、第1導電形がn形であり、第2導電形がp形とする。
第2半導体層20は、第1半導体層10と第1方向において離間する。
第1方向をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向とX軸方向とに対して垂直な方向をY軸方向とする。
第1半導体層10及び第2半導体層20には、例えば、窒化物半導体が用いられる。
第1半導体層10には、例えば、n形不純物を含むGaN層が用いられる。n形不純物には、Si、Ge、Te及びSnの少なくともいずれかが用いられる。第1半導体層10は、例えば、n側コンタクト層を含む。
第2半導体層20には、例えば、p形不純物を含むGaN層が用いられる。p形不純物には、Mg、Zn及びCの少なくともいずれかが用いられる。第2半導体層20は、例えば、p側コンタクト層を含む。
発光層30は、第1半導体層10と第2半導体層20との間に設けられる。発光層30は、井戸層32を含む。井戸層32は、Inを含む窒化物半導体を含む。井戸層32は、例えば、Inw1Ga1−w1N(0<w1<1)を含む。
第1半導体層10と第2半導体層20とを介して、発光層30に電流が供給される。発光層30から光が放出される。発光層30から放出される光(発光光)のピーク波長は、例えば、435ナノメートル(nm)以上460nm以下である。発光光は、例えば青色である。発光光の強度は、ピーク波長において最高である。実施形態において、ピーク波長は任意である。
第1中間部40は、第1半導体層10と発光層30との間に設けられる。第1中間部40は、複数の積層体SL(積層体SL1〜SLn)を含む。積層体SLの数nは、例えば、2以上60以下である。数nは、例えば、16以上である。数nは、例えば、30程度である。数nは、例えば、30以下である。
複数の積層体SLのそれぞれは、第1層41と、第2層42と、第3層43と、を含む。
第1層41には、Inx1Ga1−x1N(0<x1<1)が用いられる。第1層41には、例えばInGaNが用いられる。例えば、In組成比x1は、0.02以上0.15以下である。
第2層42は、第1層41と発光層30との間に設けられ、第1層41に接する。第2層42には、Aly1Ga1−y1N(0<y1<1)が用いられる。第2層42には、例えばAlGaNが用いられる。例えば、Al組成比y1は、0.005以上0.02以下である。
第3層43は、第2層42と発光層30との間に設けられ、第2層42に接する。第3層43には、Aly2Ga1−y2N(0≦y2<y1)が用いられる。第3層43におけるAl組成比は、第2層42におけるAl組成比よりも低い。例えば、Al組成比y2は、0以上0.005未満である。第3層43には、例えば、GaNが用いられる。以下では、第3層43にGaNが用いられる場合として説明する。
このように、第1中間部40に設けられる複数の積層体SLのそれぞれにおいて、第1層41、第2層42及び第3層43の積層構造が用いられる。複数の積層体SLのなかで、第1層41の材料は実質的に同じである。すなわち、複数の積層体SLのなかで、In組成比x1は、実質的に一定である。複数の積層体SLのなかで、Al組成比y1は、実質的に一定である。複数の積層体SLのなかで、Al組成比y2は、実質的に一定である。例えば、複数の積層体SLにおいて、第3層43には、GaNが用いられる。
例えば、第1層41におけるIn組成比x1の、複数の積層体SLにおける平均値をax1とする。In組成比x1の、複数の積層体SLの間における変動をdx1とする。変動dx1は、複数の積層体SLにおける、In組成比x1の最高値と最低値との差の絶対値である。変動dx1は、例えば、平均値のax1のプラスマイナス15%以下である。望ましくは、プラスマイナス10%以下である。さらに望ましくは、プラスマイナス5%以下である。
第2層42におけるAl組成比y1の、複数の積層体SLにおける平均値をay1とする。Al組成比y1の、複数の積層体SLの間における変動をdy1とする。変動dy1は、複数の積層体SLにおける、Al組成比y1の最高値と最低値との差の絶対値である。変動dy1は、例えば、平均値ay1のプラスマイナス15%以下である。望ましくは、プラスマイナス10%以下である。さらに望ましくは、プラスマイナス5%以下である。
第3層43におけるAl組成比y2の、複数の積層体SLにおける平均値をay2とする。Al組成比y2の、複数の積層体SLの間における変動をdy2とする。変動dy2は、複数の積層体SLにおける、Al組成比y2の最高値と最低値との差の絶対値である。変動dy2は、例えば、平均値ay2のプラスマイナス15%以下である。望ましくは、プラスマイナス10%以下である。さらに望ましくは、プラスマイナス5%以下である。
複数の積層体SLのなかで、第1層41、第2層42及び第3層43のそれぞれの厚さは、実質的に一定である。厚さは、Z軸方向に沿った長さである。
第1層41の厚さt1の、複数の積層体SLにおける平均値をat1とする。厚さt1の、複数の積層体SLの間における変動をdt1とする。変動dt1は、複数の積層体SLにおける、厚さt1の最大値と最小値との差の絶対値である。変動dt1は、例えば、平均値at1のプラスマイナス15%以下である。望ましくは、プラスマイナス10%以下である。さらに望ましくは、プラスマイナス5%以下である。
第2層42の厚さt2の、複数の積層体SLにおける平均値をat2とする。厚さt2の、複数の積層体SLの間における変動をdt2とする。変動dt2は、複数の積層体SLにおける、厚さt2の最大値と最小値との差の絶対値である。変動dt2は、例えば、平均値at2のプラスマイナス15%以下である。望ましくは、プラスマイナス10%以下である。さらに望ましくは、プラスマイナス5%以下である。
第3層43の厚さt3の、複数の積層体SLにおける平均値をat3とする。厚さt3の、複数の積層体SLの間における変動をdt3とする。変動dt3は、複数の積層体SLにおける、厚さt3の最大値と最小値との差の絶対値である。変動dt3は、例えば、平均値at3のプラスマイナス15%以下である。望ましくは、プラスマイナス10%以下である。さらに望ましくは、プラスマイナス5%以下である。
実施形態において、第2層42の厚さt2は、第1層41の厚さt1以下であることが好ましい。第2層42の厚さt2は、第3層43の厚さt3よりも薄いことが好ましい。 これにより、第1中間部40及び発光層30において、らせん成長が抑制され、発光分布の不均一性が改善される。
第1層41の厚さt1は、例えば、0.9ナノメートル以上1.1ナノメートル以下である。
第2層42の厚さt2は、例えば、0.9ナノメートル以上1.1ナノメートル以下である。
第3層43の厚さt3は、例えば、1.8ナノメートル以上2.2ナノメートル以下である。
上記の第1半導体層10、第1中間部40、発光層30及び第2半導体層20は、例えば、シリコン基板80の上に形成される。シリコン基板80の面方位は、例えば(111)面である。ただし、実施形態において、面方位は任意である。
例えば、シリコン基板80の上に、バッファ層50が設けられる。バッファ層50の上に、低不純物濃度層10iが設けられる。低不純物濃度層10iの上に、第1半導体層10、第1中間部40、発光層30及び第2半導体層20が、この順で設けられる。低不純物濃度層10iにおける不純物の濃度は、第1半導体層10における不純物の濃度よりも低い。低不純物濃度層10iには、例えばアンドープGaNが用いられる。低不純物濃度層10iは、必要に応じて設けられ、省略されても良い。
これらの層は、シリコン基板80の上にエピタキシャル成長により形成される。
例えば、半導体発光素子110は、シリコン基板80の上に形成された第1導電形の第1半導体層10と、第1半導体層10の上に設けられた第1中間部40と、第1中間部40の上に設けられた発光層30と、発光層30の上に設けられた第2導電形の第2半導体層20と、を含む。発光層30は、井戸層32を含み、井戸層32は、Inを含む窒化物半導体を含む。第1中間部40は、上記の複数の積層体SL1〜SLnを含む。複数の積層体SL1〜SLnは、第1半導体層10から第2半導体層20に向かう第1方向(Z軸方向)に並ぶ。複数の積層体SLのそれぞれは、上記の、第1層41、第2層42及び第3層43を含む。
以下、バッファ層50の例について説明する。
図2は、第1の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。 図2に示すように、シリコン基板80の上に、バッファ層50が設けられ、その上に、第1半導体層10(または低不純物濃度層10i)が設けられる。
バッファ層50は、AlN層51、AlGaNバッファ層52、GaN層53及びAl含有層54を含む。
AlN層51は、シリコン基板80の上に設けられる。AlN層51は、高温成長AlN層である。AlN層51を設けることで、その上の層とシリコン基板80との反応が抑制される。
AlN層51の上に、AlGaNバッファ層52が設けられる。AlGaNバッファ層52の上に、GaN層53が設けられる。GaN層53の上に、Al含有層54が設けられる。この例では、GaN層53とAl含有層54との組み合わせが、複数セット設けられる。例えば、シリコン基板80と窒化物半導体層との間の熱膨張係数の差などの原因により、窒化物半導体層に過度の応力が加わることがある。GaN層53とAl含有層54との組み合わせにより、例えば、この応力が調整される。Al含有層54は、例えば、AlGaN層と、AlN層と、の積層構造を有する。このAlN層は低温成長される。
以下、発光層30の例について説明する。
図3は、第1の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。 図3に示すように、発光層30は、井戸層32に加えて、障壁層31をさらに含む。2つの障壁層31の間に、井戸層32が配置される。この例では、発光層30は、多重量子井戸(MQW:Multi Quantum Well)構成を有する。すなわち、発光層30は、複数の井戸層32と、複数の障壁層31と、を含む。障壁層31どうしのそれぞれの間に、複数の井戸層32のそれぞれが配置される。実施形態において、発光層30は、単一量子井戸(SQW:Single Quantum Well)構成を有しても良い。このとき、井戸層32の数は1である。
障壁層31におけるバンドギャップエネルギーは、井戸層32におけるバンドギャップエネルギーよりも大きい。既に説明したように、井戸層は、Inw1Ga1−w1N(0<w1<1)を含み、障壁層31には、例えば、GaNまたはAlGaNなどが用いられる。
図3に例示した半導体発光素子111においては、障壁層31は、複数の層の積層構造を有している。すなわち、1つの障壁層31は、組成の異なる複数の領域を含む。
すなわち、発光層30は、例えば、第1障壁領域31aと、第2障壁領域31bと、を含む。
第1障壁領域31aは、井戸層32と第2半導体層20との間に設けられ、井戸層32に接する。第1障壁領域31aは、Alb1Ga1−b1N(0<b1≦1)を含む。第1障壁領域31aは、例えば、AlGaNを含む。
第2障壁領域31bは、第1障壁領域31aと第2半導体層20との間に設けられ、第1障壁領域31aに接する、第2障壁領域31bは、Alb2Ga1−b2N(0≦b2<b1)を含む。第2障壁領域31bは、例えば、GaNを含む。以下では、第2障壁領域31bとしてGaNが用いられる場合として説明する。
第1障壁領域31a及び第2障壁領域31bが、1つの障壁層31に含まれる。実施形態において、1つの障壁層31において組成が実質的に一定でも良い。
実施形態に係る半導体発光素子110においては、1つの障壁層31において組成が実質的に一定である。半導体発光素子110においては、障壁層31として、GaNが用いられる。このとき、発光層30においては、InGaN層(井戸層32)/GaN層(障壁層31)の2層の積層構造が採用される。このような積層構造が、複数設けられる。
一方、実施形態に係る半導体発光素子111においては、1つの障壁層31に、第1障壁領域31a及び第2障壁領域31bが設けられる。このとき、発光層30においては、InGaN層(井戸層32)/AlGaN層(第1障壁領域31a)/GaN層(第2障壁領域31b)の3層の積層構造が採用される。このような積層構造が、複数設けられる。
実施形態に係る半導体発光素子110及び111においては、上記の第1中間部40が設けられる。第1中間部40に含まれる複数の積層体SLのそれぞれは、InGaN層(第1層41)/AlGaN層(第2層42)/GaN層(第3層43)の3層の積層構造が採用されている。第1中間部40は、例えば、超格子構造を有する。
一般の超格子構造においては、2種類の膜が交互に配置される。これに対して、本実施形態においては、InGaN層/AlGaN層/GaN層の3層の積層構造を用いることで、発光効率を向上することができる。
例えば、実施形態においては、InGaN層を含む第1中間部40において生じるらせん状の成長が抑制される。第1中間部40における結晶粒界が減少する。これによりInGaN層を含む発光層30における結晶粒界が減少する。実施形態によれば、発光効率を向上することができる。
例えば、Inを含む窒化物半導体は、原子ステップをらせん状に巻き込みながら二次元的に成長する。すなわち、らせん成長が生じる。らせん成長した結晶同士が衝突することで、多くの結晶粒界が生じる。後述するように、結晶粒界は、らせん転位密度が高い場合に顕著に生じる。
結晶粒界には、欠陥が存在する。結晶粒界は、半導体発光素子の発光効率の低下の原因となる。らせん成長により、Inを含む窒化物半導体層の一部が消失し、消失領域が生じる場合がある。消失領域が生じると、半導体発光素子の発光効率が低い領域が生じる。発光輝度分布において、50μm程度のサイズの輝度が低い部分(暗点)が生じる。これにより、発光効率が低下する。
本実施形態においては、InGaN層/AlGaN層/GaN層の3層の積層構造を用いることで、らせん成長を抑制し、Inを含む窒化物半導体層の消失領域を抑制し、暗点を抑制する。これにより、発光効率を向上することができる。
以下、半導体発光素子の結晶粒界についての実験結果の例について説明する。
実験では、シリコン基板80の上に、バッファ層50、低不純物濃度層10i、第1半導体層10、第1中間部40、発光層30及び第2半導体層20が順次エピタキシャル成長される。これらの層の形成の条件は、以下である。
まず、バッファ層50として、1070℃にて210nmのAlN層、1050℃にて200nmのAl0.5Ga0.5N層、250nmのAl0.3Ga0.7N層、及び、350nmのAl0.15Ga0.85N層がこの順で形成される。
続けて、低不純物濃度層10iとして、1060℃にて1000nmのGaN層が形成される。
さらに続けて、第1半導体層10として、1060℃にて1000nmのSiドープGaN層が形成される。
次に、第1中間部40として、1.0nmのInGaN層と、1.0nmのAlGaN層と、2.0nmのGaN層と、の組み合わせを1周期として、30周期の組み合わせが形成される。形成の温度は、840℃である。成長速度は、約1.75nm/minである。このInGaN層におけるIn組成比は、8%である。このAlGaN層におけるAl組成比は、1.5%である。
第1中間部40を成長したのち、発光層30として、井戸層32と障壁層31とが形成される。すなわち、井戸層32となる3.5nmのInGaN層を800℃で形成する。その上に、障壁層31の一部となる1.0nmの第1のGaN層を800℃で形成する。さらに、その上に、障壁層31の別の一部となる1.5nmの第2のGaN層を850℃で形成する。さらにその上に、障壁層31の別の一部となる0.5nmの第3のGaN層を800℃で形成する。1つの障壁層31の厚さは、3.0nmである。上記の、井戸層32及び障壁層31の組み合わせの形成を、8回繰り返す。これにより、発光層30が形成される。
発光層30の上に、第2半導体層20として、5nmのMgドープAlGaN層、80nmのMgドープGaN層、及び、5nmのMgドープGaNコンタクト層がこの順で形成される。これにより、半導体発光素子110が得られる。
上記において、発光層30の形成条件を変えることで、半導体発光素子111が得られる。すなわち、半導体発光素子111においては、障壁層31として、AlGaN層とGaN層との積層膜が用いられる。この場合には、井戸層32となるInGaN層を800℃で形成した後、障壁層31の一部となる1.0nmのAlGaN層を800℃で形成し、さらに障壁層31の別の一部となる1.5nmのGaN層を850℃で形成し、さらに障壁層31の別の一部となる0.5nmのGaN層を800℃で形成する。この実験においては、この井戸層32及び障壁層31の形成の組み合わせを、8回繰り返す。成長速度は、約1.30nm/minである。井戸層32となるInGaN層において、In組成比は、14%である。障壁層31の一部となる上記のAlGaN層において、Al組成比は、15%である。この他の条件は、半導体発光素子110と同様である。
実験では、実施形態に係る半導体発光素子に加えて、参考例の半導体発光素子も作製される。上記のように、実施形態に係る半導体発光素子においては、第1中間部40として、上記のInGaN層/AlGaN層/GaN層の3層の積層構造が形成される。一方、参考例の半導体発光素子においては、第1中間部40の代わりに、InGaN層/GaN層の2層の積層構造を有する中間部が形成される。InGaN層/GaN層の2層の積層構造の形成条件は、上記の3層の積層構造の形成条件において、AlGaN層を形成しないことを除いて同様である。
図4(a)〜図4(c)は、第1参考例の半導体発光素子を例示する原子間力顕微鏡像である。
これらの図は、第1参考例の半導体発光素子119の原子間力顕微鏡(AFM:Atomic Force Microscope)像である。第1参考例において、発光層30には、InGaN層/GaN層の2層の積層構造が形成される。図4(a)は、第1半導体層10の表面のAFM像である。図4(b)は、中間部40x(InGaN層/GaN層)の表面のAFM像である。図4(c)は、発光層30(InGaN層/GaN層)の表面のAFM像である。
図4(b)及び図4(c)から分かるように、InGaN層を含む中間部40x及び発光層30においては、円形状(楕円形状)の多数の領域(小ドメイン85)が観察される。この小ドメイン85のサイズ(例えば直径)は、約2μm程度である。
図4(a)に示すように、GaNの第1半導体層10においては、小ドメイン85は観察されない。このことから、この小ドメイン85は、InGaN層において特有に生じるものであると、考えられる。この小ドメイン85は、InGaN層におけるらせん成長により生じていると考えられる。小ドメイン85どうしの境界は、結晶粒界に相当する。結晶粒のサイズ(例えば直径)は、約2μm程度である。
図4(b)及び図4(c)を比べると、発光層30では、らせん成長がより強調されている。発光層30の成長モードは、中間部40xにおいてらせん成長により形成した小ドメイン85の影響を強く受けている。中間部40xにおけるらせん成長を抑制することで、発光層30におけるらせん成長が抑制できると考えられる。
図5(a)〜図5(f)は、第1参考例の半導体発光素子を例示する顕微鏡像である。 これらの図は、第1参考例の半導体発光素子119に対応する。図5(a)は、顕微フォトルミネッセンス像である。図5(b)は、半導体発光素子119の断面を示す透過型電子顕微鏡(Transmission Electron Microscope)写真像である。図5(a)には、領域r1及び領域r2が示されている。図5(c)は、図5(a)に示す領域r1に対応するAFM像である。図5(d)は、図5(c)に示す領域r3を拡大して示すAFM像である。図5(e)は、領域r1を含む領域の蛍光顕微鏡像である。図5(f)は、図5(d)に示すAFM像に、粒界を示す破線を記入したものである。
図5(b)に示すように、発光層30中において、InGaNの井戸層32の一部が消失していることが分かる。すなわち、InGaN層において、非形成領域86(消失領域)が生じている。この非形成領域86は、図5(a)に示す暗点86aに対応する。
図5(c)、図5(d)、図5(f)及び図5(e)を比較すると、図5(c)、図5(d)及び図5(f)のAFM像で観察される結晶粒界87は、図5(e)の蛍光顕微鏡で観察される暗線87aと対応することが分かる。結晶粒界87は、小ドメイン85の境界に対応する。図5(c)に示すように、複数の小ドメイン85は、大ドメイン88を形成する。大ドメイン88のサイズは、30μm〜50μm程度である。大ドメイン88は、図5(a)に示す顕微フォトルミネッセンス像の発光分布と対応している。
このように、第1参考例の半導体発光素子119においては、顕微フォトルミネッセンス像(図5(a))において、発光分布が不均一である。そして、顕微フォトルミネッセンス像において発光効率が著しく低い領域(暗点86a)においては、InGaN層(井戸層32)の消失が観察される。すなわち、非形成領域86が生じている。非形成領域86は、らせん成長により生じると考えられる。
既に説明したように、小ドメイン85の境界(AFM像で観察される結晶粒界87)は、蛍光顕微鏡で観察される暗線87aと対応する。結晶粒界87が多いと、その部分において、発光輝度が低下する。すなわち、蛍光顕微鏡像で観察される暗線87aが少ないことが、高い発光輝度に繋がる。そして、暗線87aが少ないことが、低輝度の領域が少ないことに対応し、発光分布が均一なことに対応する。
図6(a)〜図6(d)は、半導体発光素子の特性を例示する模式図である。
これらの図は、蛍光顕微鏡像である。図5(a)は、実施形態に係る半導体発光素子110に対応する。図5(b)は、実施形態に係る半導体発光素子111に対応する。図5(c)は、第1参考例の半導体発光素子119に対応する。図5(d)は、第2参考例の半導体発光素子119aに対応する。
半導体発光素子110においては、第1中間部40は、InGaN層/AlGaN層/GaN層の3層の積層構造を有する。第1中間部40において、InGaN層(In組成比0.08)の厚さは、約1nmである。第1中間部40において、AlGaN層(Al組成比0.015)の厚さは、約1nmである。第1中間部40において、GaN層の厚さは、2nmである。第1中間部40において、InGaN層/AlGaN層/GaN層のセットの数は、30である。発光層30は、InGaN層/GaN層の2層の積層構造を有する。発光層30において、InGaN層(In組成比0.14)の厚さは、約3.5nmである。発光層30において、GaN層の厚さは、約3nmである。発光層30において、InGaN層/GaN層のセットの数は、8である。
半導体発光素子111においては、第1中間部40の構成は、半導体発光素子110と同じである。半導体発光素子111においては、発光層30は、InGaN層/AlGaN層/GaN層の3層の積層構造を有する。発光層30において、InGaN層(In組成比0.14)の厚さは、約3.5nmである。発光層30において、AlGaN層(Al組成比0.15)の厚さは、約1nmである。発光層30において、GaN層の厚さは、約2nmである。発光層30において、InGaN層/AlGaN層/GaN層のセットの数は、8である。
第1参考例の半導体発光素子119においては、中間部40xは、InGaN層/GaN層の2層の積層構造を有する。中間部40xにおいて、InGaN層(In組成比0.08)の厚さは、約1nmである。第1中間部40において、GaN層の厚さは、3nmである。中間部40xにおいて、InGaN層/GaN層のセットの数は、30である。半導体発光素子119においては、発光層30の構成は、半導体発光素子110と同じである。
第2参考例の半導体発光素子119aにおいて、第1中間部40の構成は、半導体発光素子119と同じである。半導体発光素子119aにおいて、発光層30の構成は、半導体発光素子111と同じである。
図6(c)及び図6(d)に示すように、第1、第2参考例の半導体発光素子119及び119aにおいては、多くの暗線87aが観察される。これは、小ドメイン85の境界(AFM像で観察される結晶粒界87)が多いことに対応する。
図6(a)及び図6(b)に示すように、実施形態に係る半導体発光素子110及び111においては、暗線87aは少ない。特に、半導体発光素子111においては、暗線87aは非常に少ない。このことは、小ドメイン85の境界(AFM像で観察される結晶粒界87)が少ないことに対応する。
らせん成長したInGaN層上にAlGaN層を成長させることで、AlGaN層上に成長させたGaN層の成長モードが変化したと考えられる。GaN層において、らせん成長が抑制されたと考えられる。これにより、暗線87aが減少したと考えられる。
図7(a)〜図7(d)は、半導体発光素子の特性を例示する模式図である。
これらの図は、顕微フォトルミネッセンス像である。図5(a)〜図5(d)のそれぞれは、半導体発光素子110、111、119及び119aのそれぞれに対応する。
図7(c)に示すように、第1参考例の半導体発光素子119においては、顕微フォトルミネッセンス像における発光効率が低い。そして、輝度が著しく低い領域があり、発光効率の面内分布のばらつきが大きい。面内における強度(輝度)の中心値は約480(任意単位)であり、面内における強度の最大値は約780(任意単位)であり、面内における強度の最低値は約180(任意単位)である。
図7(d)に示すように、第2参考例の半導体発光素子119aにおいては、半導体発光素子119に比べて発光効率が改善しているが、面内分布のばらつきが大きい。面内における強度(輝度)の中心値は約530(任意単位)であり、面内における強度の最大値は約730(任意単位)であり、面内における強度の最低値は約390(任意単位)である。
図7(a)に示すように、実施形態に係る半導体発光素子110においては、半導体発光素子119に比べて発光効率が改善しており、面内分布のばらつきも小さい。面内における強度(輝度)の中心値は約530(任意単位)であり、面内における強度の最大値は約650(任意単位)であり、面内における強度の最低値は約400(任意単位)である。
図7(b)に示すように、実施形態に係る半導体発光素子111においては、半導体発光素子110よりもさらに発光効率が改善しており、面内分布のばらつきも小さい。面内における強度(輝度)の中心値は約570(任意単位)であり、面内における強度の最大値は約670(任意単位)であり、面内における強度の最低値は約480(任意単位)である。
このように、第1中間部40として、InGaN層/AlGaN層/GaN層の3層の積層構造を適用することで、発光効率が改善し、面内分布も均一になる。そして、さらに、発光層30にも、InGaN層/AlGaN層/GaN層の3層の積層構造を適用することで、さらに、発光効率が向上する。
実施形態において、第1中間部40の複数の積層体SLにおいて、InGaNの第1層41の上に、AlGaNの第2層42が形成される。そして、第2層42の上に、GaNの第3層43が形成される。InGaNの第1層41のらせん成長が生じていても、AlGaNの第2層42を設けることで、第3層43において、らせん成長が引き継がれることが抑制される。これにより、らせん成長に起因した暗点86a、すなわち、InGaN層の消失が抑制される。
上記の実験で説明した暗点86aは、サファイア基板上にInを含む窒化物半導体層を成長させたときには、観察されない。暗点86aは、シリコン基板80上にInを含む窒化物半導体層を成長させたときに特異的に観察される。すなわち、らせん成長による欠陥は、らせん転位密度が高い場合に、顕著に生じると考えられる。
以下、らせん転位密度について、説明する。
図8(a)〜図8(e)は、半導体発光素子の特性を例示するグラフ図である。
図8(a)〜図8(e)は、(0002)面、(0004)面、(10−11)面、(20−22)面及び(10−12)面のX線ロッキングカーブをそれぞれ示している。これらの図の横軸は、X線回折解析における角度θ(度)である。縦軸は、検出強度counts(arcsec)である。
らせん転位密度および刃状転位密度は、(0002)面、(0004)面、(10−11)面および(20−22)面のX線ロッキングカーブの半値全幅を用いて、以下の第1〜第4式により求められる。

上記において、各パラメータは、以下である。
screwは、らせん転位密度(1/cm)である。
β(tilt)は、らせん成分に対応するGaNのチルト角度(°、度)である。
screwは、GaNのらせん転位のバーガースベクトルであり、例えば、0.519nmである。
β(0002)は、(0002)面における半値全幅(°)である。
β(0004)は、(0004)面における半値全幅(°)である。
0002は、GaNの(0002)面における格子面間隔であり、例えば、2.597オングストロームである。
0004は、GaNの(0004)面における格子面間隔であり、例えば、1.299オングストロームである。
2π/d0002は、GaNの(0002)面の逆格子空間における格子面間隔であり、例えば、2.4192(1/オングストローム)である。
2π/d0004は、GaNの(0004)面の逆格子空間における格子面間隔であり、例えば、4.8384(1/オングストローム)である。

上記において、各パラメータは、以下である。
edgeは、刃状転位密度(1/cm)である。
β(twist)は、刃状成分に対応するGaNのツイスト角度(°、度)である。 bedgeは、GaNの刃状転位のバーガースベクトルであり、例えば、0.319nmである。
β(10−11)は、(10−11)面における半値全幅(°)である。
β(20−22)は、(20−22)面における半値全幅(°)である。
10−11は、GaNの(10−11)面における格子面間隔であり、例えば、2.437オングストロームである。
20−22は、GaNの(20−22)面における格子面間隔であり、例えば、1.218オングストロームである。
2π/d10−11は、GaNの(10−11)面の逆格子空間における格子面間隔であり、例えば、2.5785(1/オングストローム)である。
2π/d20−22は、GaNの(20−22)面の逆格子空間における格子面間隔であり、例えば、5.1571(1/オングストローム)である。
Xは、層の表面の法線方向と、(10−11)面と、の間の角度であり、例えば、62.02387°である。Xは、層の表面の法線方向と、(20−22)面と、の間の角度に対応する。
(0002)面及び(0004)面のX線ロッキングカーブの半値幅から、らせん転位密度が算出される。半導体発光素子110及び111において、第1半導体層10における刃状転位密度は、4.6×10/cm以上5.9×10/cm以下程度である。半導体発光素子119及び119aにおいては、4.4×10/cm以上5.3×10/cm以下程度である。
一方、(0002)面、(0004)面、(10−11)面及び(20−22)面のX線ロッキングカーブの半値幅から、刃状転位密度が算出される。半導体発光素子110及び111において、第1半導体層10におけるらせん転位密度は、1.3×10/cm以上1.5×10/cm以下である。半導体発光素子119及び119aにおいては、1.4×10/cm程度である。
本実験においては、シリコン基板80の上に、各層が成長されている。すなわち、上記のらせん転位密度の値、及び、刃状転位密度の値は、シリコン基板80上に窒化物半導体層を成長させた試料の転位密度の値である。
一方、サファイア基板上に成長したGaNにおける刃状転位密度は、一般に、1×10/cm〜9×10/cm程度である。そして、サファイア基板上に成長したGaNにおけるらせん転位密度は、1×10/cm〜9×10/cm程度である。すなわち、サファイア基板上に成長したGaNにおいては、らせん転位密度は、刃状転位密度の約1/10程度である。
これに対して、シリコン基板80の上に成長された試料においては、上記のように、らせん転位密度が1.3×10/cm以上1.5×10/cm以下であり、サファイア基板上に成長させた場合に比べて、著しく高い。一方、シリコン基板80上に成長させた場合は、刃状転位密度は、サファイア基板上に成長させた場合に比べて、大きな差異は無い。
すなわち、シリコン基板80上に窒化物半導体層を成長させたときには、らせん転位密度が非常に高いことが分かる。このことは、シリコン基板80上に成長させた半導体発光素子において、特有の現象であると、考えられる。
上記のように、暗点86aが、Inを含む窒化物半導体層をサファイア基板上に成長させたときには観察されず、シリコン基板80上に成長させたときに特有に観察されることから、暗点86aは、らせん転位密度が高い場合に、特有に生じると考えられる。
例えば、シリコン基板80を用いたときには、らせん転位密度は1.3×10/cm以上1.5×10/cm以下であり、平均値は、1.4×10/cmである。一方、刃状転位密度は4.4×10/cm以上5.9×10/cm以下程度であり、平均値は、5.1×10/cmである。すなわち、らせん転位密度の刃状転位密度に対する比は、約0.27程度である。ばらつきを含めると、らせん転位密度の刃状転位密度に対する比は、約0.2以上である。らせん転位密度の刃状転位密度に対する比は、0.4以下である。
一方、サファイア基板上を用いたときには、らせん転位密度は1×10/cm〜9×10/cm程度であり、平均値は約5×10/cmである。刃状転位密度は1×10/cm〜9×10/cm程度であり、平均値は約5×10/cmである。すなわち、らせん転位密度の刃状転位密度に対する比は、約0.1である。ばらつきを含めると、らせん転位密度の刃状転位密度に対する比は、約0.02以上0.2未満である。
らせん転位密度が高く、らせん転位密度の刃状転位密度に対する比が約0.2以上0.4以下のような場合に、上記の暗点86aが特異的に生じる。従って、実施形態に係る第1中間部40は、らせん転位密度の刃状転位密度に対する比が約0.2以上0.4以下のようにらせん転位密度が高い場合に実施することが好ましい。これにより、発光効率の向上効果が特に高くなる。
例えば、サファイア基板を用いた時に、発光層30において、シリコン基板80を用いたときに特有に生じる暗点86aは発生しない。これは、らせん成長に起因する暗点86aが元々生じていないためと考えられる。
実施形態においては、InGaN層とGaN層との間にAlGaN層を設けることで、InGaN層におけるらせん成長が、GaN層において引き続いて生じることを抑制する。実施形態においては、シリコン基板80を用いた時に特異的に生じる暗点86aなどの現象を抑制する。
例えば、本実施形態においては、第1半導体層10におけるらせん転位密度は、1×10/cm以上である。例えば、第1半導体層10におけるらせん転位密度は、1.3×10/cm以上である。第1半導体層10におけるらせん転位密度は、5×10/cm以下である。例えば、第1半導体層10におけるらせん転位密度は、第1半導体層10における刃状転位密度の0.2倍以上である。このように、らせん転位密度が高い場合に、発光効率の向上効果が特に高くなる。
このとき、刃状転位密度は例えば、6.0×10/cm以下である。刃状転位密度が過度に高いと、第1中間部40を設ける効果は比較的小さくなる。
上記のらせん転位密度は、第1半導体層10のX線回折のロッキングカーブ半値幅から得られる値である。そして、刃状転位密度も、第1半導体層10におけるX線回折のロッキングカーブ半値幅から得られる値である。
実施形態に係る第1中間部40において、InGaN層と、AlGaN層と、GaN層と、の組み合わせの周期の数は、16以上であることが望ましい。周期の数が15よりも少ないと、第1中間部40での面内方向の格子の拡張が小さく、発光層30が第1中間部40に対して面内方向に格子緩和し、発光層30に欠陥が導入される場合がある。このため、発光特性が劣化する。周期の数を16以上とすることで、欠陥が抑制され、高い発光特性が得られる。
上記の実験の半導体発光素子110の記載において、発光層30の第1のGaN層(800℃での形成)の厚さは1.0nmであり、第2のGaN層(850℃での形成)の厚さが1.5nmであり、第3のGaN層(800℃での形成)の厚さが0.5nmである。実施形態において、第2のGaN層の厚さは、1.5nmよりも厚くても良い。このとき、第1のGaN層の厚さは1.0nmでも良く、第3のGaN層の厚さは0.5nmでも良い。
実施形態に係る第1中間部40において、InGaN層と、AlGaN層と、GaN層と、の組み合わせの周期の数が大きいと、第1中間部40における面内(X−Y平面内)の格子長が拡張する。これにより、第1中間部40と発光層30との間において、面内の格子長の差を小さくすることができる。第1中間部40における組み合わせの周期の数が少ないと、第1中間部40における面内の格子長の拡張が小さくなる。このとき、発光層30における面内の格子長が、第1中間部40における面内の格子長に対して、面内方向に格子緩和し易い。このため、発光層30に欠陥が導入される傾向にある。このため、第1中間部40における組み合わせの周期の数は、第1中間部40の結晶性を維持できる範囲で大きいことが望ましい。例えば、周期の数は、特性向上の観点から、16以上60以下であることが望ましい。生産の観点からは、積層数が小さい方が望ましい。このため、第1中間部40における組み合わせの周期の数は、16以上30以下が望ましい。
(第2の実施形態)
図9は、第2の実施形態に係る半導体発光素子を例示する模式的断面図である。
図9に示すように、実施形態に係る半導体発光素子120は、第1半導体層10、第2半導体層20、発光層30及び第1中間部40に加えて、第2中間部70をさらに含む。これ以外は、半導体発光素子110と同様なので、説明を省略する。例えば、半導体発光素子120においても、発光層30は、上記の第1障壁領域31a及び第2障壁領域31bを含んでも良い。半導体発光素子120においても、1つの障壁層31において、組成は実質的に一定でも良い。
第2中間部70と第1中間部40との間に第1半導体層10が配置される。例えば、シリコン基板80の上に、バッファ層50が設けられ、バッファ層50の上に第2中間部70が設けられる。この例では、第2中間部70の上に低不純物濃度層10iが設けられ、その上に、第1半導体層10、発光層30及び第2半導体層20がこの順で設けられる。
第2中間部70は、シリコン、マグネシウム及びボロンのいずれかを含む窒化物を含む。第2中間部70は、シリコン、マグネシウム及びボロンのいずれかを含む窒化物を含む窒化物領域を含む。この窒化物領域は、例えば窒化物半導体ではない。第2中間部70は、例えば、SiN、MgN及びBNの少なくともいずれかを含む。
第2中間部70の窒化物領域の厚さ(Z軸方向の長さ)は、0.2原子層厚以上3ナノメートル以下である。0.2原子層厚は、例えば、約0.05ナノメートルに対応する。
第2中間部70を設けることで、転位密度を低くでき、結晶品質を向上できる。シリコン基板80を用いる場合において、第2中間部70を用いた場合にも、らせん転位密度は、サファイア基板を用いた場合に比べて高い。このため、実施形態に係る第1中間部40を用いて、らせん成長に起因する欠陥を抑制する。
第2中間部70は、例えば、窒化物領域(シリコン、マグネシウム及びボロンのいずれかを含む窒化物を含む領域)と、窒化物半導体層(例えばGaN層)と、の積層構造を有しても良い。例えば、第2中間部70は、SiNの窒化物領域と、GaN層と、の積層構造を有しても良い。さらに、第2中間部70は、交互に配置された、複数のSiNの窒化物領域と、複数のGaN層と、を含んでも良い。
(第3の実施形態)
本実施形態は、半導体発光素子の製造方法に係る。
図10は、第3の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
図10に示すように、シリコン基板80の上に第1導電形の第1半導体層10を形成する(ステップS110)。第1半導体層10の上に、第1中間部40を形成する(ステップS120)。第1中間部40の上に、Inを含む窒化物半導体を含む井戸層32を含む発光層30を形成する(ステップS130)。発光層30の上に第2導電形の第2半導体層20を形成する(ステップS140)。
第1中間部40の形成(ステップS120)は、複数の積層体SLを形成することを含む。複数の積層体SLは、シリコン基板80の主面に対して交差する方向(第1半導体層10から第2半導体層20に向かうZ軸方向)に並ぶ。
複数の積層体SLのそれぞれは、第1層41、第2層42及び第3層43を含む。第1層41は、Inx1Ga1−x1N(0<x1<1)を含む。第2層42は、第1層41の上において第1層41に接して設けられる。第2層42は、Aly1Ga1−y1N(0<y1<1)を含む。第3層43は、第2層42の上において第2層42に接して設けられる。第3層43は、Aly2Ga1−y2N(0≦y2<y1)を含む。
本実施形態によれば、高発光効率の半導体発光素子の製造方法が提供できる。
本実施形態において、例えば、第2層42の厚さt2は、第1層41の厚さt1以下である。第2層42の厚さt2は、第3層43の厚さt3よりも薄い。
例えば、第1層41の厚さt1の複数の積層体SLの間における変動dt1は、第1層41の厚さt1の複数の積層体SLにおける平均値at1のプラスマイナス15%以下である。第2層42の厚さt2の複数の積層体SLの間における変動dt2は、第2層42の厚さt2の複数の積層体SLにおける平均値at2のプラスマイナス15%以下である。第3層43の厚さt3の複数の積層体SLの間における変動dt3は、第3層43の厚さt3の複数の積層体SLにおける平均値at3のプラスマイナス15%以下である。
本実施形態において、第1層41の厚さt1は、0.9ナノメートル以上1.1ナノメートル以下である。第2層42の厚さt2は、0.9ナノメートル以上1.1ナノメートル以下である。第3層43の厚さt3は、1.8ナノメートル以上2.2ナノメートル以下である。
第1層41におけるIn組成比x1の複数の積層体SLの間における変動dx1は、In組成比x1の複数の積層体SLにおける平均値ax1のプラスマイナス15%以下である。第2層42におけるAl組成比y1の複数の積層体SLの間における変動dy1は、Al組成比y1の複数の積層体SLにおける平均値ay1のプラスマイナス15%以下である。第3層43におけるAl組成比y2の複数の積層体SLの間における変動dy2は、Al組成比y2の複数の積層体SLにおける平均値ay2のプラスマイナス15%以下である。
実施形態に係る半導体発光素子及び半導体発光素子の製造方法において、半導体層の成長方法には、例えば、有機金属気相堆積(Metal-Organic Chemical Vapor Deposition:MOCVD)法、有機金属気相成長(Metal-Organic Vapor Phase Epitaxy:MOVPE)法、分子線エピタキシー(Molecular Beam Epitaxy:MBE)法、及び、ハライド気相エピタキシー(Halide Vapor Phase Epitaxy:HVPE)法などを用いることができる。
例えば、MOCVD法またはMOVPE法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Gaの原料として、例えばTMGa(トリメチルガリウム)及びTEGa(トリエチルガリウム)を用いることができる。Inの原料として、例えば、TMIn(トリメチルインジウム)及びTEIn(トリエチルインジウム)などを用いることができる。Alの原料として、例えば、TMAl(トリメチルアルミニウム)などを用いることができる。Nの原料として、例えば、NH(アンモニア)、MMHy(モノメチルヒドラジン)及びDMHy(ジメチルヒドラジン)などを用いることができる。Siの原料としては、SiH(モノシラン)、Si(ジシラン)などを用いることができる。
実施形態によれば、高発光効率の半導体発光素子及びその製造方法が提供できる。
なお、本明細書において「窒化物半導体」は、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる半導体層、発光層、中間部、バッファ層及び基板などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1半導体層、 10i…低不純物濃度層、 20…第2半導体層、 30…発光層、 31…障壁層、 31a…第1障壁領域、 31b…第2障壁領域、 32…井戸層、 40…第1中間部、 40x…中間部、 41〜43…第1〜第3層、 50…バッファ層、 51…AlN層、 52…AlGaNバッファ層、 53…GaN層、 54…Al含有層、 70…第2中間部、 80…シリコン基板、 85…小ドメイン、 86…非形成領域、 86a…暗点、 87…結晶粒界、 87a…暗線、 88…大ドメイン、 110、111、119、119a…半導体発光素子、 SL、SL1〜SLn…積層体、 r1〜r3…領域、 t1〜t3…第1〜第3厚さ

Claims (20)

  1. 第1導電形の第1半導体層と、
    前記第1半導体層と第1方向において離間した第2導電形の第2半導体層と、
    前記第1半導体層と前記第2半導体層との間に設けられた発光層であって、Inを含む窒化物半導体を含む井戸層を含む発光層と、
    前記第1半導体層と前記発光層との間に設けられた第1中間部と、
    を備え、
    前記第1中間部は、複数の積層体を含み、
    前記複数の積層体は、前記第1方向に並び、
    前記複数の積層体のそれぞれは、
    Inx1Ga1−x1N(0<x1<1)の第1層と、
    前記第1層と前記発光層との間に設けられ前記第1層に接しAly1Ga1−y1N(0<y1<1)の第2層と、
    前記第2層と前記発光層との間に設けられ前記第2層に接しAly2Ga1−y2N(0≦y2<y1)の第3層と、
    を含み、
    前記第1半導体層におけるらせん転位密度は、1×10/cm以上である半導体発光素子。
  2. 前記らせん転位密度は、前記第1半導体層における刃状転位密度の0.2倍以上0.4倍以下である請求項1記載の半導体発光素子。
  3. 前記らせん転位密度は、前記第1半導体層のX線回折のロッキングカーブ半値幅から得られる値である請求項1または2に記載の半導体発光素子。
  4. 前記刃状転位密度は、前記第1半導体層における前記X線回折の前記ロッキングカーブ半値幅から得られ、6.0×10/cm以下である請求項2または3に記載の半導体発光素子。
  5. シリコン基板の上に形成された第1導電形の第1半導体層と、
    前記第1半導体層の上に設けられた第1中間部と、
    前記第1中間部の上に設けられた発光層であって、Inを含む窒化物半導体を含む井戸層を含む発光層と、
    前記発光層の上に設けられた第2導電形の第2半導体層と、
    を備え、
    前記第1中間部は、複数の積層体を含み、
    前記複数の積層体は、前記第1半導体層から前記第2半導体層に向かう第1方向に並び、
    前記複数の積層体のそれぞれは、
    Inx1Ga1−x1N(0<x1<1)の第1層と、
    前記第1層と前記発光層との間に設けられ前記第1層に接しAly1Ga1−y1N(0<y1<1)の第2層と、
    前記第2層と前記発光層との間に設けられ前記第2層に接しAly2Ga1−y2N(0≦y2<y1)の第3層と、
    を含む半導体発光素子。
  6. 前記第2層の厚さは、前記第1層の厚さ以下であり、
    前記第2層の前記厚さは、前記第3層の厚さよりも薄い請求項1〜5のいずれか1つに記載の半導体発光素子。
  7. 前記第1層の前記厚さの前記複数の積層体の間における変動は、前記第1層の前記厚さの前記複数の積層体における平均値のプラスマイナス15%以下であり、
    前記第2層の前記厚さの前記複数の積層体の間における変動は、前記第2層の前記厚さの前記複数の積層体における平均値のプラスマイナス15%以下であり、
    前記第3層の前記厚さの前記複数の積層体の間における変動は、前記第3層の前記厚さの前記複数の積層体における平均値のプラスマイナス15%以下である請求項6記載の半導体発光素子。
  8. 前記第1層の前記厚さは、0.9ナノメートル以上1.1ナノメートル以下であり、
    前記第2層の前記厚さは、0.9ナノメートル以上1.1ナノメートル以下であり、
    前記第3層の前記厚さは、1.8ナノメートル以上2.2ナノメートル以下である請求項6または7に記載の半導体発光素子。
  9. 前記第1層におけるIn組成比x1の前記複数の積層体の間における変動は、前記x1の前記複数の積層体における平均値のプラスマイナス15%以下である請求項1〜8のいずれか1つに記載の半導体発光素子。
  10. 前記第2層におけるAl組成比y1の前記複数の積層体の間における変動は、前記y1の前記複数の積層体における平均値のプラスマイナス15%以下である請求項1〜9のいずれか1つに記載の半導体発光素子。
  11. 前記複数の積層体の数は、16以上である請求項1〜10のいずれか1つに記載の半導体発光素子。
  12. 前記井戸層は、Inw1Ga1−w1N(0<w1<1)を含み、
    前記発光層は、
    前記井戸層と前記第2半導体層との間に設けられ前記井戸層に接しAlb1Ga1−b1N(0<b1≦1)の第1障壁領域と、
    前記第1障壁領域と前記第2半導体層との間に設けられ前記第1障壁領域に接しAlb2Ga1−b2N(0≦b2<b1)の第2障壁領域と、
    を含む請求項1〜11のいずれか1つに記載の半導体発光素子。
  13. 第2中間部をさらに備え、
    前記第2中間部と前記第1中間部との間に前記第1半導体層が配置され、
    前記第2中間部は、シリコン、マグネシウム及びボロンのいずれかを含む窒化物を含む請求項1〜12のいずれか1つに記載の半導体発光素子。
  14. 前記第2中間部の厚さは、3ナノメートル以下である請求項13記載の半導体発光素子。
  15. シリコン基板の上に第1導電形の第1半導体層を形成し、
    前記第1半導体層の上に第1中間部を形成し、
    前記第1中間部の上に、Inを含む窒化物半導体を含む井戸層を含む発光層を形成し、
    前記発光層の上に第2導電形の第2半導体層を形成し、
    を備え、
    前記第1中間部の形成は、複数の積層体を形成することを含み、
    前記複数の積層体は、前記シリコン基板に対して交差する方向に並び、
    前記複数の積層体のそれぞれは、
    Inx1Ga1−x1N(0<x1<1)の第1層と、
    前記第1層の上において前記第1層に接して設けられたAly1Ga1−y1N(0<y1<1)の第2層と、
    前記第2層の上において前記第2層に接して設けられたAly2Ga1−y2N(0≦y2<y1)の第3層と、
    を含む半導体発光素子の製造方法。
  16. 前記第2層の厚さは、前記第1層の厚さ以下であり、
    前記第2層の前記厚さは、前記第3層の厚さよりも薄い請求項15記載の半導体発光素子の製造方法。
  17. 前記第1層の前記厚さの前記複数の積層体の間における変動は、前記第1層の前記厚さの前記複数の積層体における平均値のプラスマイナス15%以下であり、
    前記第2層の前記厚さの前記複数の積層体の間における変動は、前記第2層の前記厚さの前記複数の積層体における平均値のプラスマイナス15%以下であり、
    前記第3層の前記厚さの前記複数の積層体の間における変動は、前記第3層の前記厚さの前記複数の積層体における平均値のプラスマイナス15%以下である請求項16記載の半導体発光素子の製造方法。
  18. 前記第1層の前記厚さは、0.9ナノメートル以上1.1ナノメートル以下であり、
    前記第2層の前記厚さは、0.9ナノメートル以上1.1ナノメートル以下であり、
    前記第3層の前記厚さは、1.8ナノメートル以上2.2ナノメートル以下である請求項16または17に記載の半導体発光素子の製造方法。
  19. 前記第1層におけるIn組成比x1の前記複数の積層体の間における変動は、前記x1の前記複数の積層体における平均値のプラスマイナス15%以下である請求項15〜18のいずれか1つに記載の半導体発光素子の製造方法。
  20. 前記第2層におけるAl組成比y1の前記複数の積層体の間における変動は、前記y1の前記複数の積層体における平均値のプラスマイナス15%以下である請求項15〜19のいずれか1つに記載の半導体発光素子の製造方法。
JP2015075647A 2014-08-25 2015-04-02 半導体発光素子及びその製造方法 Active JP6430317B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015075647A JP6430317B2 (ja) 2014-08-25 2015-04-02 半導体発光素子及びその製造方法
US14/714,500 US20160056329A1 (en) 2014-08-25 2015-05-18 Semiconductor light emitting element and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014170147 2014-08-25
JP2014170147 2014-08-25
JP2015075647A JP6430317B2 (ja) 2014-08-25 2015-04-02 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016048776A true JP2016048776A (ja) 2016-04-07
JP6430317B2 JP6430317B2 (ja) 2018-11-28

Family

ID=55349011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015075647A Active JP6430317B2 (ja) 2014-08-25 2015-04-02 半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US20160056329A1 (ja)
JP (1) JP6430317B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021190684A (ja) * 2020-05-27 2021-12-13 日亜化学工業株式会社 発光素子及び発光素子の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477727A (zh) * 2020-04-30 2020-07-31 厦门乾照光电股份有限公司 一种改善电流扩展层的led芯片及制作方法
JP7462544B2 (ja) * 2020-12-11 2024-04-05 株式会社東芝 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07157390A (ja) * 1993-12-02 1995-06-20 Fujitsu Ltd 単結晶製造方法
JP2008270805A (ja) * 2007-04-16 2008-11-06 Samsung Electro-Mechanics Co Ltd 窒化物半導体発光素子
WO2009078482A1 (ja) * 2007-12-19 2009-06-25 Rohm Co., Ltd. 半導体発光素子
JP2011228646A (ja) * 2010-03-31 2011-11-10 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子
US8124989B2 (en) * 2007-08-31 2012-02-28 Huga Optotech Inc. Light optoelectronic device and forming method thereof
JP2012222362A (ja) * 2011-04-13 2012-11-12 Samsung Led Co Ltd 窒化物半導体発光素子
JP2012244092A (ja) * 2011-05-24 2012-12-10 Toshiba Corp 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
JP2013070013A (ja) * 2011-09-08 2013-04-18 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2013084819A (ja) * 2011-10-11 2013-05-09 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2013141017A (ja) * 2013-03-19 2013-07-18 Toshiba Corp 半導体発光素子の製造方法
WO2013125822A1 (en) * 2012-02-24 2013-08-29 Seoul Opto Device Co., Ltd. Gallium nitride-based light emitting diode
JP2013187427A (ja) * 2012-03-08 2013-09-19 Toshiba Corp 窒化物半導体素子及び窒化物半導体ウェーハ
JP2014063903A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2014103377A (ja) * 2013-06-14 2014-06-05 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2014130897A (ja) * 2012-12-28 2014-07-10 Toshiba Corp 半導体発光素子及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP2002076522A (ja) * 2000-09-01 2002-03-15 Nec Corp 窒化物半導体レーザ
CN102544281A (zh) * 2012-01-20 2012-07-04 厦门市三安光电科技有限公司 具有多层势垒结构的氮化镓基发光二极管

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07157390A (ja) * 1993-12-02 1995-06-20 Fujitsu Ltd 単結晶製造方法
JP2008270805A (ja) * 2007-04-16 2008-11-06 Samsung Electro-Mechanics Co Ltd 窒化物半導体発光素子
US8124989B2 (en) * 2007-08-31 2012-02-28 Huga Optotech Inc. Light optoelectronic device and forming method thereof
WO2009078482A1 (ja) * 2007-12-19 2009-06-25 Rohm Co., Ltd. 半導体発光素子
JP2011228646A (ja) * 2010-03-31 2011-11-10 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子
JP2012222362A (ja) * 2011-04-13 2012-11-12 Samsung Led Co Ltd 窒化物半導体発光素子
JP2012244092A (ja) * 2011-05-24 2012-12-10 Toshiba Corp 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
JP2013070013A (ja) * 2011-09-08 2013-04-18 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2013084819A (ja) * 2011-10-11 2013-05-09 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
WO2013125822A1 (en) * 2012-02-24 2013-08-29 Seoul Opto Device Co., Ltd. Gallium nitride-based light emitting diode
JP2013187427A (ja) * 2012-03-08 2013-09-19 Toshiba Corp 窒化物半導体素子及び窒化物半導体ウェーハ
JP2014063903A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2014130897A (ja) * 2012-12-28 2014-07-10 Toshiba Corp 半導体発光素子及びその製造方法
JP2013141017A (ja) * 2013-03-19 2013-07-18 Toshiba Corp 半導体発光素子の製造方法
JP2014103377A (ja) * 2013-06-14 2014-06-05 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021190684A (ja) * 2020-05-27 2021-12-13 日亜化学工業株式会社 発光素子及び発光素子の製造方法
JP7328558B2 (ja) 2020-05-27 2023-08-17 日亜化学工業株式会社 発光素子及び発光素子の製造方法

Also Published As

Publication number Publication date
US20160056329A1 (en) 2016-02-25
JP6430317B2 (ja) 2018-11-28

Similar Documents

Publication Publication Date Title
JP5372045B2 (ja) 半導体発光素子
JP4390007B2 (ja) Iii族窒化物半導体素子及びエピタキシャルウエハ
US8071986B2 (en) Nitride semiconductor light-emitting element
JP6408344B2 (ja) Iii族窒化物半導体エピタキシャル基板およびその製造方法、ならびにiii族窒化物半導体発光素子
US8692287B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US8759851B2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
JP5861947B2 (ja) 半導体発光素子及びその製造方法
JP5911727B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP6430317B2 (ja) 半導体発光素子及びその製造方法
JP6925141B2 (ja) 半導体基板、半導体発光素子および灯具
JP2012204540A (ja) 半導体装置およびその製造方法
JP6483566B2 (ja) 半導体発光素子
JP2014096396A (ja) 窒化物半導体層の形成方法
JP5123414B2 (ja) 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
WO2020075849A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP5120350B2 (ja) Iii族窒化物半導体素子及びエピタキシャルウエハ
JP2010021360A (ja) Iii族窒化物発光素子を製造する方法、及びiii族窒化物発光素子
JP2008227103A (ja) GaN系半導体発光素子
JP6649693B2 (ja) 窒化物半導体発光素子及びその製造方法
JP5837642B2 (ja) 半導体素子、及び、窒化物半導体ウェーハ
JP2004083359A (ja) エピタキシャル基板及び半導体積層構造
JP6010088B2 (ja) 半導体発光素子
JP5651758B2 (ja) 半導体発光素子
JP2013141017A (ja) 半導体発光素子の製造方法
JP5597663B2 (ja) 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170816

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181031

R150 Certificate of patent or registration of utility model

Ref document number: 6430317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250