JP5123414B2 - 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 - Google Patents
半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 Download PDFInfo
- Publication number
- JP5123414B2 JP5123414B2 JP2011109783A JP2011109783A JP5123414B2 JP 5123414 B2 JP5123414 B2 JP 5123414B2 JP 2011109783 A JP2011109783 A JP 2011109783A JP 2011109783 A JP2011109783 A JP 2011109783A JP 5123414 B2 JP5123414 B2 JP 5123414B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- semiconductor
- semiconductor layer
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 258
- 150000004767 nitrides Chemical class 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 230000004888 barrier function Effects 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 239000000203 mixture Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 21
- 239000010410 layer Substances 0.000 description 357
- 235000012431 wafers Nutrition 0.000 description 17
- 230000006378 damage Effects 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000002994 raw material Substances 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- 238000001000 micrograph Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000000927 vapour-phase epitaxy Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000000635 electron micrograph Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- DIIIISSCIXVANO-UHFFFAOYSA-N 1,2-Dimethylhydrazine Chemical compound CNNC DIIIISSCIXVANO-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HDZGCSFEDULWCS-UHFFFAOYSA-N monomethylhydrazine Chemical compound CNN HDZGCSFEDULWCS-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- OTRPZROOJRIMKW-UHFFFAOYSA-N triethylindigane Chemical compound CC[In](CC)CC OTRPZROOJRIMKW-UHFFFAOYSA-N 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
本発明の実施形態は、半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法に関する。
ＬＤ(Laser Diode）やＬＥＤ（Light Emitting Diode)、ＨＥＭＴ（High electron mobility transistor）などの窒化物半導体を用いた半導体発光素子において、結晶成長から実装にわたる工程のなかでおこる窒化物半導体層の劣化、破壊の抑制が求められている。
例えば、窒化物半導体層をシリコン基板上に成長させる場合に、組成が連続的に傾斜する構造や組成の異なる２層を交互に積層した超格子構造など種々の構成が提案されている。しかしながら、従来の手法は、窒化物半導体層の劣化、破壊の抑制の点で不十分であり、改良の余地がある。
本発明の実施形態は、半導体層の劣化及び破壊を抑制した半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を提供する。
本発明の実施形態によれば、第１半導体層と、発光部と、第２半導体層と、Ｉｎ含有中間層と、を備えた半導体発光素子が提供される。前記第１半導体層は、シリコン基板の上に交互に積層された複数のＧａＮ層と複数のＡｌＮ層とを含む下地層を介して形成され、窒化物半導体を含み、第１導電形である。前記発光部は、前記第１半導体層の上に設けられ、複数の障壁層と、前記複数の障壁層どうしの間に設けられＧａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む井戸層と、を含む。前記第２半導体層は、前記発光部の上に設けられ、窒化物半導体を含み、前記第１導電形とは異なる第２導電形である。前記Ｉｎ含有中間層は、前記第１半導体層と前記発光部との間、及び、前記第２半導体層と前記発光部との間の少なくともいずれかに設けられ、前記井戸層に含まれるＩｎ組成比ｚ１とは異なる組成比でＩｎを含む窒化物半導体を含み、１０ナノメートル以上１０００ナノメートル以下の厚さを有する。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
本実施形態は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などの半導体発光素子に係る。
本実施形態は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などの半導体発光素子に係る。
図１は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 図１に表したように、本実施形態に係る半導体発光素子１１０は、第１半導体層１０と、発光部３０と、第２半導体層２０と、Ｉｎ含有中間層６０と、を備える。
第１半導体層１０は、シリコン基板４０の上に下地層５０を介して形成される。第１半導体層１０は、窒化物半導体を含み第１導電形である。
発光部３０は、第１半導体層１０の上に設けられる。発光部３０は、例えば、第１半導体層１０の［０００１］方向の側に設けられる。発光部３０の例については後述する。
第２半導体層２０は、発光部３０の上に設けられる。第２半導体層２０は、窒化物半導体を含み、第２導電形である。第２導電形は、第１導電形とは異なる導電形である。
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。または、第１導電形がｐ形で、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形であり、第２導電形がｐ形である場合として説明する。
Ｉｎ含有中間層６０は、第１半導体層１０と発光部３０との間、及び、第２半導体層２０と発光部３０との間の少なくともいずれかに設けられる。この例では、Ｉｎ含有中間層６０は、第１半導体層１０と発光部３０との間に設けられている。
ここで、第１半導体層１０から発光部３０に向かう方向をＺ軸方向とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な方向をＹ軸とする。
半導体発光素子１１０の機能部１０ｓに含まれる第１半導体層１０、発光部３０、第２半導体層２０及びＩｎ含有中間層６０が、Ｚ軸に沿って積層される。
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
シリコン基板４０は、例えば、Ｓｉ（１１１）基板である。ただし、実施形態において、シリコン基板４０の面方位は、（１１１）面でなくても良い。シリコン基板４０の主面（下地層５０が形成される面）の面方位は、（１１１）、（１１０）及び（１００）と、それらの面方位から傾斜した面など、種々の面方位とすることができる。
シリコン基板４０は、シリコン基板４０上に機能部１０ｓを形成した後に、任意の手法によって除去（剥離）されても良い。シリコン基板４０を剥離する位置は、例えば、下地層５０内、または、機能部１０ｓ内である。また、シリコン基板４０の少なくとも一部が、残っても良い。
図２は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図２に表したように、発光部３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を含む。複数の井戸層３２のそれぞれは、Ｇａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む。障壁層３１は、例えばＧａＮを含む。すなわち、井戸層３２はＩｎを含み、障壁層３１はＩｎを実質的に含まない。または、障壁層３１は、井戸層３２に含まれるＩｎ組成比よりも低い組成比でＩｎを含む。障壁層３１におけるバンドギャップエネルギーは、井戸層３２におけるバンドギャップエネルギーよりも大きい。
図２に表したように、発光部３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を含む。複数の井戸層３２のそれぞれは、Ｇａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む。障壁層３１は、例えばＧａＮを含む。すなわち、井戸層３２はＩｎを含み、障壁層３１はＩｎを実質的に含まない。または、障壁層３１は、井戸層３２に含まれるＩｎ組成比よりも低い組成比でＩｎを含む。障壁層３１におけるバンドギャップエネルギーは、井戸層３２におけるバンドギャップエネルギーよりも大きい。
例えば、複数の障壁層３１と、複数の井戸層３２と、がＺ軸に沿って交互に積層される。
発光部３０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構成を有することができる。このとき、発光部３０は、２つの障壁層３１と、その障壁層３１の間に設けられた井戸層３２と、を含む。または、発光部３０は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構成を有することができる。このとき、発光部３０は、３つ以上の障壁層３１と、障壁層３１どうしのそれぞれの間に設けられた井戸層３２と、を含む。
すなわち、発光部３０は、（ｎ＋１）個の障壁層３１と、ｎ個の井戸層３２と、を含む（ｎは、２以上の整数）。第（ｉ＋１）障壁層ＢＬ（ｉ＋１）は、第ｉ障壁層ＢＬｉと第２半導体層２０との間に配置される（ｉは、１以上（ｎ−１）以下の整数）。第（ｉ＋１）井戸層ＷＬ（ｉ＋１）は、第ｉ井戸層ＷＬｉと第２半導体層２０との間に配置される。第１障壁層ＢＬ１は、第１半導体層１０と第１井戸層ＷＬ１との間に設けられる。第ｎ井戸層ＷＬｎは、第ｎ障壁層ＢＬｎと第（ｎ＋１）障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）障壁層ＢＬ（ｎ＋１）は、第ｎ井戸層ＷＬｎと第２半導体層２０との間に設けられる。
発光部３０から放出される光のエネルギーは、例えば、０．４エレクトロンボルト（ｅＶ）以上６．５ｅＶ以下の範囲を含む。発光部３０から放出される光（発光光）のピーク波長は、例えば３８０ナノメートル（ｎｍ）以上６５０ｎｍ以下である。ただし、実施形態において、ピーク波長は任意である。
Ｉｎ含有中間層６０は、井戸層３２に含まれるＩｎ組成比ｚ１とは異なる組成比でＩｎを含む窒化物半導体を含む。Ｉｎ含有中間層６０は、１０ｎｍ以上１０００ｎｍ以下の厚さを有する。
図３は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
すなわち、同図は、Ｉｎ含有中間層６０の構成を例示している。
図３に表したように、Ｉｎ含有中間層６０は、交互に積層された複数の第１層６１と、複数の第２層６２と、を含む。第１層６１は、例えば、Ｇａ１−Ｘ２ＩｎＸ２Ｎ（０＜ｘ２≦１）を含む。第２層６２は、Ｇａ１−Ｘ３ＩｎＸ３Ｎ（０≦ｘ３≦１、ｘ３＜ｘ２）を含む。
すなわち、同図は、Ｉｎ含有中間層６０の構成を例示している。
図３に表したように、Ｉｎ含有中間層６０は、交互に積層された複数の第１層６１と、複数の第２層６２と、を含む。第１層６１は、例えば、Ｇａ１−Ｘ２ＩｎＸ２Ｎ（０＜ｘ２≦１）を含む。第２層６２は、Ｇａ１−Ｘ３ＩｎＸ３Ｎ（０≦ｘ３≦１、ｘ３＜ｘ２）を含む。
例えば、第１層６１及び第２層６２の数（例えばペア数）は、例えば２０である。例えば、第１層６１には、厚さが１ｎｍのＩｎ０．０８Ｇａ０．９２Ｎ層が用いられる。第２層６２には、例えば、厚さが３ｎｍのＧａＮ層が用いられる。第２層６２は、ｎ形不純物を含むことができる。
なお、Ｉｎ含有中間層６０は、上記のような複数の層が交互に積層された多層構造体でなくても良い。Ｉｎ含有中間層６０は、後述するように、場合によっては単層でも良い。
なお、Ｉｎ含有中間層６０は、上記のような複数の層が交互に積層された多層構造体でなくても良い。Ｉｎ含有中間層６０は、後述するように、場合によっては単層でも良い。
図４は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 図４に表したように、本実施形態に係る具体例の半導体発光素子１１１においては、下地層５０は、シリコン基板４０の上に形成されたＡｌＮバッファ層５５と、ＡｌＮバッファ層５５の上に形成されたＡｌＧａＮバッファ層５４と、ＡｌＧａＮバッファ層５４の上に設けられた多層バッファ層５３と、を含む。
多層バッファ層５３は、Ｚ軸に沿って交互に積層された複数のＧａＮ層５１と、複数のＡｌＮ層５２と、を含む。
このような下地層５０の上に、機能部１０ｓが積層される。この例では、Ｉｎ含有層６０は、図３に例示した、第１層６１と第２層６２との多層構造を有する。
このような下地層５０の上に、機能部１０ｓが積層される。この例では、Ｉｎ含有層６０は、図３に例示した、第１層６１と第２層６２との多層構造を有する。
このような構成を有する実施形態に係る半導体発光素子１１０及び１１１により、半導体層の劣化及び破壊を抑制した半導体発光素子が提供できる。
以下、半導体発光素子１１１を作製し、その特性について評価した結果を、参考例と共に説明する。半導体発光素子１１１は、以下のようにして作製された。
以下の半導体層の結晶成長には、ＭＯＶＰＥ（有機金属気相成長）法を用いた。
まず、Ｓｉ（１１１）のシリコン基板４０をＨ２Ｏ２とＨ２ＳＯ４との１：１の混合液で１３分間洗浄した。次に、２％のＨＦを用いて１０分間、シリコン基板４０を洗浄した。洗浄後、シリコン基板４０をＭＯＶＰＥ反応炉内に導入した。
サセプタを水素雰囲気下で７２０℃に昇温し、ＴＭＡを８秒間供給した。その後、ＮＨ３を更に供給することで、ＡｌＮバッファ層５５となる、厚さが４０ｎｍのＡｌＮ層を形成した。
続いて、サセプタを１０３０℃に昇温し、ＡｌＧａＮバッファ層５４となる、厚さが４０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ層を形成した。
次に、サセプタを１０８０℃に昇温し、ＧａＮ層５１となる、厚さが３００ｎｍのＧａＮ層を形成した。
次に、サセプタを８００℃に降温し、総流量に占めるＮＨ３、Ｈ２、Ｎ２の割合をそれぞれ２０％、８０％、０％にて、ＡｌＮ層５２となる、厚さ１２ｎｍのＡｌＮ層を形成した。
さらに、総流量に占めるＮＨ３、Ｈ２、Ｎ２の割合をそれぞれ６３％、１９％、１８％に変更した後、サセプタを１０８０℃に昇温し、ＧａＮ層５１となる、厚さが３００ｎｍのＧａＮ層の形成と、上記のＡｌＮ層５２の形成と、を交互に３回繰り返した。
次に、サセプタを８００℃に降温し、総流量に占めるＮＨ３、Ｈ２、Ｎ２の割合をそれぞれ２０％、８０％、０％にて、ＡｌＮ層５２となる、１２ｎｍのＡｌＮ層を形成した。
これにより、複数のＧａＮ層５１と、複数のＡｌＮ層５２と、が交互に積層された下地層５０が形成される。
これにより、複数のＧａＮ層５１と、複数のＡｌＮ層５２と、が交互に積層された下地層５０が形成される。
次に、サセプタを１１２０℃に昇温し、第１半導体層１０となる、厚さが１．２μｍのｎ形ＧａＮ層を形成した。
次に、サセプタを８１０℃に降温し、第１層６１となる、厚さが１ｎｍのＩｎ０．０８Ｇａ０．９２Ｎ層の形成と、第２層６２となる、厚さが３ｎｍのｎ形ＧａＮ層の形成と、を交互に２０回繰り返した。これにより、Ｉｎ含有中間層６０が形成される。
次に、ＬＥＤの発光部３０を形成した。さらに、第２半導体層２０となるｐ形ＧａＮ層を形成した。これにより、半導体発光素子１１１が形成される。
一方、第１比較例の半導体発光素子１９１（図示しない）においては、Ｉｎ含有中間層６０が設けられない。すなわち、第１半導体層１０に接して発光部３０が形成される。これ以外は、半導体発光素子１１１と同様である。
このようにして作製された、実施形態に係る半導体発光素子１１１及び第１参考例の半導体発光素子１９１をノマルスキ顕微鏡で観察した。
図５（ａ）及び図５（ｂ）は、半導体発光素子の特性を例示するノマルスキ顕微鏡像である。
図５（ａ）に示したように、実施形態に係る半導体発光素子１１１においては、クラックが観察されなかった。
図５（ｂ）に示したように、第１参考例においては、多数のクラックＣＲが観察された。
図５（ａ）及び図５（ｂ）は、半導体発光素子の特性を例示するノマルスキ顕微鏡像である。
図５（ａ）に示したように、実施形態に係る半導体発光素子１１１においては、クラックが観察されなかった。
図５（ｂ）に示したように、第１参考例においては、多数のクラックＣＲが観察された。
このように、本実施形態においては、Ｉｎ含有中間層６０を設けることで、クラックＣＲが実質的に発生せず、半導体層の劣化及び破壊を抑制される。
例えば、基板の上に半導体層（ＧａＮ層など）を形成した際に、熱膨張係数の差異によって半導体層に引っ張り応力が働き、基板が下に凸状に反ることがある。このように、半導体層に応力がはたらくと、クラックＣＲが発生する。これに対して、応力を調整する層を設け、半導体層の成長の過程では基板が上に凸状にそり、室温に戻したときに、基板がフラットになるようにする構成がある。しかしながら、シリコン基板４０上に、窒化物半導体層を形成する構成においては、このような応力を調整する層の導入だけでは、クラックＣＲの発生を十分に抑制することができないことが分かった。
すなわち、応力を調整する層においては、格子緩和層などが用いられるが、このため、転位が発生し易くなる。
これに対して、実施形態に係る構成によれば、クラックＣＲの発生を抑制しつつ、転位の発生も抑制できる。
図６は、第１の実施形態に係る半導体発光素子の特性を例示する電子顕微鏡写真像である。
同図は、半導体発光素子１１１の機能部１０ｓの断面の透過型電子顕微鏡写真像である。図６から分かるように、第１半導体層１０内の下面から第１半導体層１０内の上面に向けて、転位が次第に少なくなっている。このように、本実施形態に係る構成により、クラックＣＲの発生を抑制しつつ、転位の発生も抑制できる。
同図は、半導体発光素子１１１の機能部１０ｓの断面の透過型電子顕微鏡写真像である。図６から分かるように、第１半導体層１０内の下面から第１半導体層１０内の上面に向けて、転位が次第に少なくなっている。このように、本実施形態に係る構成により、クラックＣＲの発生を抑制しつつ、転位の発生も抑制できる。
図７（ａ）及び図７（ｂ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図７（ａ）に表したように、本実施形態に係る別の半導体発光素子１２１においては、Ｉｎ含有中間層６０は、第２半導体層２０と発光部３０との間に設けられる。
図７（ａ）に表したように、本実施形態に係る別の半導体発光素子１２１においては、Ｉｎ含有中間層６０は、第２半導体層２０と発光部３０との間に設けられる。
図７（ｂ）に表したように、本実施形態に係る別の半導体発光素子１２２においては、Ｉｎ含有中間層６０は、第１半導体層１０と発光部３０との間、及び、第２半導体層２０と発光部３０との間の両方に設けられる。
例えば、半導体発光素子１１０、１２１及び１２２において、Ｉｎ含有中間層６０には、Ｇａ１−ｘ１Ｉｎｘ１Ｎ層（０＜ｘ１≦１）を用いることができる。すなわち、Ｉｎ含有中間層６０は、単層でも良い。
また、図３に例示したように、Ｉｎ含有中間層６０が、交互に積層された複数の第１層６１と、複数の第２層６２と、を含む場合において、Ｉｎ含有中間層６０は、第１半導体層１０と発光部３０との間、及び、第２半導体層２０と発光部３０との間の少なくともいずれかに設けることができる。
図８（ａ）及び図８（ｂ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図８（ａ）及び図８（ｂ）に表したように、本実施形態に係る別の半導体発光素子１３１及び１３２においては、下地層５０は、Ａｌ含有中間層５６を含む。Ａｌ含有中間層５６は、Ａｌを含む窒化物半導体を含む。なお、Ａｌ含有中間層５６は、Ｂ及びＩｎの少なくともいずれかをさらに含んでも良い。Ａｌ含有中間層５６は、例えば、Ｇａ１−ｙ１Ａｌｙ１Ｎ（０＜ｙ１≦１）を含む。Ａｌ含有中間層５６は、２ｎｍ以上１００ｎｍ以下の厚さを有する。
図８（ａ）及び図８（ｂ）に表したように、本実施形態に係る別の半導体発光素子１３１及び１３２においては、下地層５０は、Ａｌ含有中間層５６を含む。Ａｌ含有中間層５６は、Ａｌを含む窒化物半導体を含む。なお、Ａｌ含有中間層５６は、Ｂ及びＩｎの少なくともいずれかをさらに含んでも良い。Ａｌ含有中間層５６は、例えば、Ｇａ１−ｙ１Ａｌｙ１Ｎ（０＜ｙ１≦１）を含む。Ａｌ含有中間層５６は、２ｎｍ以上１００ｎｍ以下の厚さを有する。
半導体発光素子１３１及び１３２のように、Ａｌ含有中間層５６が設けられる場合において、Ｉｎ含有中間層６０は、第１半導体層１０と発光部３０との間、及び、第２半導体層２０と発光部３０との間の少なくともいずれかに設けることができる。
また、Ｉｎ含有中間層６０が、交互に積層された複数の第１層６１と、複数の第２層６２と、を含む場合において、Ａｌ含有中間層５６を設けても良い。
なお、半導体発光素子に含まれる各層の厚さは、断面の電子顕微鏡写真などから求めることができる。また、各層に含まれる例えばＩｎ及びＡｌなどの元素の濃度は、例えば、ＴＥＭ−ＥＤＸ（透過電子顕微鏡−エネルギー分散型Ｘ線分光法）ＳＩＭＳ（２次イオン質量分析法）などによる分析結果から求めることができる。
（第２の実施形態）
図９は、第２の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図９に表したように、本実施形態に係る半導体発光素子１４０は、シリコン基板４０の上に形成された下地層５０と、下地層５０の上に設けられ、窒化物半導体を含み第１導電形の第１半導体層１０と、第１半導体層１０の上に設けられた発光部３０と、発光部３０の上に設けられ、窒化物半導体を含み第２導電形の第２半導体層２０と、を備える。この場合も、発光部３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられＧａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む井戸層３２と、を含む。
図９は、第２の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図９に表したように、本実施形態に係る半導体発光素子１４０は、シリコン基板４０の上に形成された下地層５０と、下地層５０の上に設けられ、窒化物半導体を含み第１導電形の第１半導体層１０と、第１半導体層１０の上に設けられた発光部３０と、発光部３０の上に設けられ、窒化物半導体を含み第２導電形の第２半導体層２０と、を備える。この場合も、発光部３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられＧａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む井戸層３２と、を含む。
下地層５０は、２ｎｍ以上１００ｎｍ以下の厚さを有し、Ａｌを含む窒化物半導体を含むＡｌ含有中間層５６を含む。Ａｌ含有中間層５６は、第１半導体層１０の側の面に設けられた凹凸部５６ｄを有する。凹凸部５６ｄの表面粗さＲａは、１ｎｍ以上１０ｎｍ以下である。例えば、表面粗さＲａは、約３ｎｍである。
このような構成により、半導体層の劣化及び破壊を抑制した半導体発光素子が得られる。
図１０は、第２の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図１０に表したように、本実施形態に係る具体例の半導体発光素子１４１においては、図４に関して説明したＡｌＮバッファ層５５及びＡｌＧａＮバッファ層５４が設けられ、その上に、多層バッファ層５３が設けられる。そして、多層バッファ層５３は、Ｚ軸に沿って交互に積層された複数のＧａＮ層５１と、複数のＡｌＮ層５２と、を含む。
図１０に表したように、本実施形態に係る具体例の半導体発光素子１４１においては、図４に関して説明したＡｌＮバッファ層５５及びＡｌＧａＮバッファ層５４が設けられ、その上に、多層バッファ層５３が設けられる。そして、多層バッファ層５３は、Ｚ軸に沿って交互に積層された複数のＧａＮ層５１と、複数のＡｌＮ層５２と、を含む。
この例では、ＡｌＮ層５２は、第１半導体層１０の側の面に設けられた凹凸部５６ｄを有する。すなわち、ＡｌＮ層５２が、凹凸部５６ｄを有するＡｌ含有中間層５６に相当する。
また、半導体発光素子１４１においては、Ｉｎ含有中間層６０が設けられていない。これ以外は、半導体発光素子１１１と同様なので説明を省略する。
以下、半導体発光素子１４１を作製し、その特性について評価した結果を、参考例と共に説明する。半導体発光素子１４１は、以下のようにして作製された。
以下の半導体層の結晶成長には、ＭＯＶＰＥ（有機金属気相成長）法を用いた。
まず、Ｓｉ（１１１）のシリコン基板４０をＨ２Ｏ２とＨ２ＳＯ４との１：１の混合液で１３分間洗浄した。次に、２％のＨＦを用いて１０分間、シリコン基板４０を洗浄した。洗浄後、シリコン基板４０をＭＯＶＰＥ反応炉内に導入した。
サセプタを水素雰囲気下で７２０℃に昇温し、ＴＭＡを８秒間供給した。その後、ＮＨ３を更に供給することで、ＡｌＮバッファ層５５となる、厚さが４０ｎｍのＡｌＮ層を形成した。
続いて、サセプタを１０３０℃に昇温し、ＡｌＧａＮバッファ層５４となる、厚さが４０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ層を形成した。
次に、サセプタを１０８０℃に昇温し、ＧａＮ層５１となる、厚さが３００ｎｍのＧａＮ層を形成した。
次に、サセプタを８００℃に降温し、総流量に占めるＮＨ３、Ｈ２、Ｎ２の割合をそれぞれ２０％、８０％、０％にて、ＡｌＮ層５２となる、厚さが２ｎｍのＡｌＮ層を形成した。
さらに、総流量に占めるＮＨ３、Ｈ２、Ｎ２の割合をそれぞれ３２％、５２％、１６％に変更したのち、サセプタを１１２０℃に昇温し、ＧａＮ層５１となる、厚さが３００ｎｍのＧａＮ層を形成した。この、ＡｌＮ層５２の形成とＧａＮ層５１の形成とを交互に３回繰り返した。
次に、サセプタを８００℃に降温し、総流量に占めるＮＨ３、Ｈ２、Ｎ２の割合をそれぞれ２０％、８０％、０％にて、ＡｌＮ層５２となる、厚さが１２ｎｍのＡｌＮ層を形成した。これにより、多層バッファ層５３が形成される。
上記の条件により、ＡｌＮ層５２に凹凸部５６ｄが形成される。すなわち、ＡｌＮ層５２は、ドット状に形成される。凹凸部５６ｄの表面粗さＲａは、約３ｎｍであった。
この後、第１半導体層１０を形成し、Ｉｎ含有中間層６０を形成せずに発光部３０を形成し、第２半導体層２０を形成した。これにより、半導体発光素子１４１が形成された。
一方、第２比較例の半導体発光素子１９２（図示しない）においては、多層バッファ層５３の形成条件を半導体発光素子１１１と同様に設定した。この場合には、ＡｌＮ層５２には、凹凸部５６ｄは形成されず、ＡｌＮ層５２の上面は実質的に平坦である。そして、Ｉｎ含有中間層６０を形成しないで、第１半導体層１０、発光部３０及び第２半導体層２０を形成した。
このようにして作製された、実施形態に係る半導体発光素子１４１及び第２参考例の半導体発光素子１９２をノマルスキ顕微鏡で観察した。
図１１（ａ）及び図１１（ｂ）は、半導体発光素子の特性を例示するノマルスキ顕微鏡像である。
図１１（ａ）に示したように、実施形態に係る半導体発光素子１４１においては、クラックが観察されなかった。
図１１（ｂ）に示したように、第２参考例においては、多数のクラックＣＲが観察された。
図１１（ａ）及び図１１（ｂ）は、半導体発光素子の特性を例示するノマルスキ顕微鏡像である。
図１１（ａ）に示したように、実施形態に係る半導体発光素子１４１においては、クラックが観察されなかった。
図１１（ｂ）に示したように、第２参考例においては、多数のクラックＣＲが観察された。
このように、本実施形態においては、凹凸部５６ｄを有するＡｌ含有中間層５６（ＡｌＮ層５２）を下地層５０中に設けることで、クラックＣＲの発生が非常に効果的に抑制される。この例のように、凹凸部５６ｄを有するＡｌ含有中間層５６を用いる場合には、第１の実施形態に関して説明したＩｎ含有中間層６０を設けなくても、クラックＣＲの発生が抑制できる。ただし、Ｉｎ含有中間層６０を設けつつ、さらに、Ａｌ含有中間層５６を設けても良い。これにより、さらに、クラックＣＲが発生し難くなる。
図１２（ａ）及び図１２（ｂ）は、第２の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図１２（ａ）に表したように、本実施形態に係る別の半導体発光素子１５１においては、Ｉｎ含有中間層６０が、第１半導体層１０と発光部３０との間に設けられ、さらに、凹凸部５６ｄを有するＡｌ含有中間層５６が設けられる。
図１２（ａ）に表したように、本実施形態に係る別の半導体発光素子１５１においては、Ｉｎ含有中間層６０が、第１半導体層１０と発光部３０との間に設けられ、さらに、凹凸部５６ｄを有するＡｌ含有中間層５６が設けられる。
図１２（ｂ）に表したように、本実施形態に係る別の半導体発光素子１５２においては、Ｉｎ含有中間層６０が、第２半導体層２０と発光部３０との間に設けられ、さらに、凹凸部５６ｄを有するＡｌ含有中間層５６が設けられる。
さらに、凹凸部５６ｄを有するＡｌ含有中間層５６を設けつつ、Ｉｎ含有中間層６０を、第１半導体層１０と発光部３０との間、及び、第２半導体層２０と発光部３０との間の両方に設けても良い。
凹凸部５６ｄを有するＡｌ含有中間層５６（この例では、多層バッファ層５３内のＡｌＮ層５２）の下側に、ＧａＮを含む層（この例では、多層バッファ層５３内のＧａＮ層５１）を設けることは、半導体層の劣化及び破壊の抑制に効果的である。
凹凸部５６ｄを有するＡｌ含有中間層５６は、下地層５０内だけでなく、下地層５０から上の任意の位置に設けても良い。また、半導体発光素子１４１においては、凹凸部５６ｄを有するＡｌ含有中間層５６（ＡｌＮ層５２）と、ＧａＮを含む層（ＧａＮ層５１）と、が交互に積層されているが、凹凸部５６ｄを有するＡｌ含有中間層５６が１層（例えば１ペア）でも良い。
（第３の実施形態）
図１３（ａ）及び図１３（ｂ）は、第３の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図１３（ａ）及び図１３（ｂ）に表したように、本実施形態に係る窒化物半導体ウェーハ２１０及び２１１は、シリコン基板４０と、シリコン基板４０の上に設けられた下地層５０と、下地層５０の上に設けられ、窒化物半導体を含み第１導電形の第１半導体層１０と、第１半導体層１０の上に設けられた発光部３０と、発光部３０の上に設けられ、窒化物半導体を含み第２導電形の第２半導体層２０と、Ｉｎ含有中間層６０と、を備える。
図１３（ａ）及び図１３（ｂ）は、第３の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図１３（ａ）及び図１３（ｂ）に表したように、本実施形態に係る窒化物半導体ウェーハ２１０及び２１１は、シリコン基板４０と、シリコン基板４０の上に設けられた下地層５０と、下地層５０の上に設けられ、窒化物半導体を含み第１導電形の第１半導体層１０と、第１半導体層１０の上に設けられた発光部３０と、発光部３０の上に設けられ、窒化物半導体を含み第２導電形の第２半導体層２０と、Ｉｎ含有中間層６０と、を備える。
発光部３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられＧａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む井戸層３２と、を含む。
窒化物半導体ウェーハ２１０においては、Ｉｎ含有中間層６０は、第１半導体層１０と発光部３０との間に設けられている。窒化物半導体ウェーハ２１１においては、Ｉｎ含有中間層６０は、第２半導体層２０と発光部３０との間に設けられている。Ｉｎ含有中間層６０は、第１半導体層１０と発光部３０との間、及び、第２半導体層２０と発光部３０との間に設けられても良い。
Ｉｎ含有中間層６０は、井戸層３２に含まれるＩｎ組成比ｚ１とは異なる組成比でＩｎを含む窒化物半導体を含む。Ｉｎ含有中間層６０は、１０ｎｍ以上１０００ｎｍ以下の厚さを有する。
図１４は、第３の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。
図１４に表したように、本実施形態に係る別の窒化物半導体ウェーハ２４０は、シリコン基板４０と、シリコン基板４０の上に設けられた下地層５０と、下地層５０の上に設けられ、窒化物半導体を含み第１導電形の第１半導体層１０と、第１半導体層１０の上に設けられた発光部３０と、発光部３０の上に設けられ、窒化物半導体を含み第２導電形の第２半導体層２０と、を備える。発光部３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられＧａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む井戸層３２と、を含む。
図１４に表したように、本実施形態に係る別の窒化物半導体ウェーハ２４０は、シリコン基板４０と、シリコン基板４０の上に設けられた下地層５０と、下地層５０の上に設けられ、窒化物半導体を含み第１導電形の第１半導体層１０と、第１半導体層１０の上に設けられた発光部３０と、発光部３０の上に設けられ、窒化物半導体を含み第２導電形の第２半導体層２０と、を備える。発光部３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられＧａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む井戸層３２と、を含む。
下地層５０は、２ｎｍ以上１００ｎｍ以下の厚さを有し、Ａｌを含む窒化物半導体を含むＡｌ含有中間層５６を含む。Ａｌ含有中間層５６は、第１半導体層１０の側の面に設けられた凹凸部５６ｄを有する。凹凸部５６ｄの表面粗さＲａは１ｎｍ以上１０ｎｍ以下である。
窒化物半導体ウェーハ２１０、２１１及び２４０によれば、半導体層の劣化及び破壊を抑制した半導体発光素子のための窒化物半導体ウェーハを提供できる。
（第４の実施形態）
図１５（ａ）及び図１５（ｂ）は、第４の実施形態に係る窒化物半導体層の製造方法を例示するフローチャート図である。
図１５（ａ）及び図１５（ｂ）に表したように、本実施形態に係る窒化物半導体層の製造方法は、シリコン基板４０の上に設けられた下地層５０の上に、窒化物半導体を含み第１導電形の第１半導体層１０を形成する工程（ステップＳ１１０）を含む。
図１５（ａ）及び図１５（ｂ）は、第４の実施形態に係る窒化物半導体層の製造方法を例示するフローチャート図である。
図１５（ａ）及び図１５（ｂ）に表したように、本実施形態に係る窒化物半導体層の製造方法は、シリコン基板４０の上に設けられた下地層５０の上に、窒化物半導体を含み第１導電形の第１半導体層１０を形成する工程（ステップＳ１１０）を含む。
さらに、本製造方法は、第１半導体層１０の上に、複数の障壁層３１と、複数の障壁層３１どうしの間に配置されるＧａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む井戸層３２と、を含む発光部３０を形成する工程（ステップＳ１２０）を含む。
さらに、本製造方法は、発光部３０の上に、窒化物半導体を含み第１導電形とは異なる第２導電形の第２半導体層２０を形成する工程（ステップＳ１３０）を含む。
さらに、本製造方法は、第１半導体層１０と発光部３０との間、及び、第２半導体層と発光部３０との間の少なくともいずれかにＩｎ含有中間層６０を形成する工程（ステップＳ１４０）を含む。Ｉｎ含有中間層６０は、井戸層３２に含まれるＩｎ組成比ｚ１とは異なる組成比でＩｎを含む窒化物半導体を含む。Ｉｎ含有中間層６０は、１０ｎｍ以上１０００ｎｍ以下の厚さを有する。
図１６は、第４の実施形態に係る別の窒化物半導体層の製造方法を例示するフローチャート図である。
図１６に表したように、本実施形態係る窒化物半導体層の製造方法は、シリコン基板４０の上に、Ａｌ含有中間層５６を含む下地層５０を形成する工程（ステップＳ１５０）を含む。Ａｌ含有中間層５６は、２ｎｍ以上１００ｎｍ以下の厚さを有し、Ａｌを含む窒化物半導体を含む。
図１６に表したように、本実施形態係る窒化物半導体層の製造方法は、シリコン基板４０の上に、Ａｌ含有中間層５６を含む下地層５０を形成する工程（ステップＳ１５０）を含む。Ａｌ含有中間層５６は、２ｎｍ以上１００ｎｍ以下の厚さを有し、Ａｌを含む窒化物半導体を含む。
さらに、本製造方法は、下地層５０の上に、窒化物半導体を含み第１導電形の第１半導体層１０を形成する工程（ステップＳ１１０）を含む。
さらに、本製造方法は、第１半導体層１０の上に、複数の障壁層３１と、複数の障壁層３１どうしの間に配置されるＧａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む井戸層３２と、を含む発光部３０を形成する工程（ステップＳ１２０）を含む。
さらに、本製造方法は、発光部３０の上に、窒化物半導体を含み第１導電形とは異なる第２導電形の第２半導体層２０を形成する工程（ステップＳ１３０）を含む。
Ａｌ含有中間層５６は、第１半導体層１０の側の面（上面）に設けられた凹凸部５６ｄを有し、凹凸部５６ｄの表面粗さＲａは１ｎｍ以上１０ｎｍ以下である。
図１５（ａ）、図１５（ｂ）及び図１６に関して説明した製造方法により、半導体層の劣化及び破壊を抑制した窒化物半導体層が製造できる。
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(ＨＶＰＥ)法などを用いることができる。
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。Ｓｉの原料としては、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）などを用いることができる。
実施形態によれば、半導体層の劣化及び破壊を抑制した半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子及び窒化物半導体ウェーハに含まれる基板、ＡｌＮバッファ層、ＡｌＧａＮバッファ層、下地層、多層バッファ層、ＡｌＮ層、ＧａＮ層、Ｉｎ含有中間層、Ａｌ含有中間層、半導体層、発光部、及び機能部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体層、 １０ｓ…機能部、 ２０…第２半導体層、 ３０…発光部、 ３１…障壁層、 ３２…井戸層、 ４０…シリコン基板、 ５０…下地層、 ５１…ＧａＮ層、 ５２…ＡｌＮ層、 ５３…多層バッファ層、 ５４…ＡｌＧａＮバッファ層、 ５５…ＡｌＮバッファ層、 ５６…Ａｌ含有中間層、 ５６ｄ…凹凸部、 ６０…Ｉｎ含有中間層、 ６１…第１層、 ６２…第２層、 １１０、１１１、１２１、１２２、１３１、１３２、１４０、１４１、１５１、１５２、１９１、１９２…半導体発光素子、 ２１０、２１１、２４０…窒化物半導体ウェーハ、 ＢＬ…障壁層、 ＷＬ…井戸層
Claims (9)
- シリコン基板の上に交互に積層された複数のＧａＮ層と複数のＡｌＮ層とを含む下地層を介して形成され、窒化物半導体を含み第１導電形の第１半導体層と、
前記第１半導体層の上に設けられた発光部であって、複数の障壁層と、前記複数の障壁層どうしの間に設けられＧａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む井戸層と、を含む発光部と、
前記発光部の上に設けられ、窒化物半導体を含み前記第１導電形とは異なる第２導電形の第２半導体層と、
前記第１半導体層と前記発光部との間、及び、前記第２半導体層と前記発光部との間の少なくともいずれかに設けられ、前記井戸層に含まれるＩｎ組成比ｚ１とは異なる組成比でＩｎを含む窒化物半導体を含み、１０ナノメートル以上１０００ナノメートル以下の厚さを有するＩｎ含有中間層と、
を備えたことを特徴とする半導体発光素子。 - 前記Ｉｎ含有中間層は、交互に積層された、Ｇａ１−Ｘ２ＩｎＸ２Ｎ（０＜ｘ２≦１）を含む複数の第１層と、Ｇａ１−Ｘ３ＩｎＸ３Ｎ（０≦ｘ３≦１、ｘ３＜ｘ２）を含む複数の第２層と、を含むことを特徴とする請求項１記載の半導体発光素子。
- 前記Ｉｎ含有中間層は、前記第１半導体層と前記発光部との間に配置されることを特徴とする請求項１または２に記載の半導体発光素子。
- シリコン基板と、
前記シリコン基板の上に設けられ交互に積層された複数のＧａＮ層と複数のＡｌＮ層とを含む下地層と、
前記下地層の上に設けられ、窒化物半導体を含み第１導電形の第１半導体層と、
前記第１半導体層の上に設けられた発光部であって、複数の障壁層と、前記複数の障壁層どうしの間に設けられＧａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む井戸層と、を含む発光部と、
前記発光部の上に設けられ、窒化物半導体を含み前記第１導電形とは異なる第２導電形の第２半導体層と、
前記第１半導体層と前記発光部との間、及び、前記第２半導体層と前記発光部との間の少なくともいずれかに設けられ、前記井戸層に含まれるＩｎ組成比ｚ１とは異なる組成比でＩｎを含む窒化物半導体を含み、１０ナノメートル以上１０００ナノメートル以下の厚さを有するＩｎ含有中間層と、
を備えたことを特徴とする窒化物半導体ウェーハ。 - 前記Ｉｎ含有中間層は、交互に積層された、Ｇａ１−Ｘ２ＩｎＸ２Ｎ（０＜ｘ２≦１）を含む複数の第１層と、Ｇａ１−Ｘ３ＩｎＸ３Ｎ（０≦ｘ３≦１、ｘ３＜ｘ２）を含む複数の第２層と、を含むことを特徴とする請求項４記載の窒化物半導体ウェーハ。
- 前記Ｉｎ含有中間層は、前記第１半導体層と前記発光部との間に配置されることを特徴とする請求項４または５に記載の窒化物半導体ウェーハ。
- シリコン基板の上に設けられ交互に積層された複数のＧａＮ層と複数のＡｌＮ層とを含む下地層の上に、窒化物半導体を含み第１導電形の第１半導体層を形成する工程と、
前記第１半導体層の上に、複数の障壁層と、前記複数の障壁層どうしの間に配置されるＧａ１−ｚ１Ｉｎｚ１Ｎ（０＜ｚ１≦１）を含む井戸層と、を含む発光部を形成する工程と、
前記発光部の上に、窒化物半導体を含み前記第１導電形とは異なる第２導電形の第２半導体層を形成する工程と、
前記第１半導体層と前記発光部との間、及び、前記第２半導体層と前記発光部との間の少なくともいずれかに、前記井戸層に含まれるＩｎ組成比ｚ１とは異なる組成比でＩｎを含む窒化物半導体を含み、１０ナノメートル以上１０００ナノメートル以下の厚さを有するＩｎ含有中間層を形成する工程と、
を備えたことを特徴とする窒化物半導体層の製造方法。 - 前記Ｉｎ含有中間層を形成する前記工程は、交互に積層された、Ｇａ１−Ｘ２ＩｎＸ２Ｎ（０＜ｘ２≦１）を含む複数の第１層と、Ｇａ１−Ｘ３ＩｎＸ３Ｎ（０≦ｘ３≦１、ｘ３＜ｘ２）を含む複数の第２層と、を形成する工程を含むことを特徴とする請求項７記載の窒化物半導体層の製造方法。
- 前記Ｉｎ含有中間層を形成する前記工程は、前記第１半導体層と前記発光部との間に前記Ｉｎ含有中間層を形成することを特徴とする請求項７または８に記載の窒化物半導体層の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011109783A JP5123414B2 (ja) | 2011-05-16 | 2011-05-16 | 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
| US13/218,909 US8809101B2 (en) | 2011-05-16 | 2011-08-26 | Semiconductor light emitting device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer |
| US14/326,065 US9478706B2 (en) | 2011-05-16 | 2014-07-08 | Semiconductor light emitting device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011109783A JP5123414B2 (ja) | 2011-05-16 | 2011-05-16 | 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012053347A Division JP5597663B2 (ja) | 2012-03-09 | 2012-03-09 | 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012243814A JP2012243814A (ja) | 2012-12-10 |
| JP5123414B2 true JP5123414B2 (ja) | 2013-01-23 |
Family
ID=47174265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011109783A Active JP5123414B2 (ja) | 2011-05-16 | 2011-05-16 | 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8809101B2 (ja) |
| JP (1) | JP5123414B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9337023B1 (en) * | 2014-12-15 | 2016-05-10 | Texas Instruments Incorporated | Buffer stack for group IIIA-N devices |
| CN105374912B (zh) * | 2015-10-28 | 2017-11-21 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
| EP4231365A1 (en) * | 2022-02-18 | 2023-08-23 | Epinovatech AB | A device for emitting light and a method for producing a light-emitting device |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3622562B2 (ja) * | 1998-03-12 | 2005-02-23 | 日亜化学工業株式会社 | 窒化物半導体発光ダイオード |
| JP2001093834A (ja) * | 1999-09-20 | 2001-04-06 | Sanyo Electric Co Ltd | 半導体素子および半導体ウエハならびにその製造方法 |
| JP3864735B2 (ja) * | 2000-12-28 | 2007-01-10 | ソニー株式会社 | 半導体発光素子およびその製造方法 |
| JP2003178976A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP3909605B2 (ja) * | 2003-09-25 | 2007-04-25 | 松下電器産業株式会社 | 窒化物半導体素子およびその製造方法 |
| US7915626B1 (en) * | 2006-08-15 | 2011-03-29 | Sandia Corporation | Aluminum nitride transitional layer for reducing dislocation density and cracking of AIGan epitaxial films |
| JP2008103665A (ja) * | 2006-09-22 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 窒化物半導体デバイス及びその製造方法 |
| KR100835116B1 (ko) * | 2007-04-16 | 2008-06-05 | 삼성전기주식회사 | 질화물 반도체 발광 소자 |
| JP2009064978A (ja) | 2007-09-06 | 2009-03-26 | Sharp Corp | ＧａＮ系化合物半導体発光装置およびその製造方法 |
| JP4592742B2 (ja) | 2007-12-27 | 2010-12-08 | Ｄｏｗａエレクトロニクス株式会社 | 半導体材料、半導体材料の製造方法及び半導体素子 |
| WO2009120975A2 (en) * | 2008-03-27 | 2009-10-01 | Nitek, Inc. | Superlattice free ultraviolet emitter |
| US8421058B2 (en) * | 2008-11-21 | 2013-04-16 | Agency For Science, Technology And Research | Light emitting diode structure having superlattice with reduced electron kinetic energy therein |
| JP2010251390A (ja) * | 2009-04-13 | 2010-11-04 | Oki Electric Ind Co Ltd | 発光ダイオード及びその製造方法 |
| WO2011016304A1 (ja) | 2009-08-07 | 2011-02-10 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子 |
| DE102009060747A1 (de) * | 2009-12-30 | 2011-07-07 | OSRAM Opto Semiconductors GmbH, 93055 | Halbleiterchip |
| TWI489652B (zh) * | 2010-05-12 | 2015-06-21 | Epistar Corp | 半導體磊晶結構及其裝置 |
| US20120126239A1 (en) * | 2010-11-24 | 2012-05-24 | Transphorm Inc. | Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers |
| US8362458B2 (en) * | 2010-12-27 | 2013-01-29 | Industrial Technology Research Institute | Nitirde semiconductor light emitting diode |
-
2011
- 2011-05-16 JP JP2011109783A patent/JP5123414B2/ja active Active
- 2011-08-26 US US13/218,909 patent/US8809101B2/en active Active
-
2014
- 2014-07-08 US US14/326,065 patent/US9478706B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140319457A1 (en) | 2014-10-30 |
| US9478706B2 (en) | 2016-10-25 |
| US20120292592A1 (en) | 2012-11-22 |
| JP2012243814A (ja) | 2012-12-10 |
| US8809101B2 (en) | 2014-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5023230B1 (ja) | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 | |
| JP6121806B2 (ja) | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 | |
| US20090121214A1 (en) | Iii-nitride semiconductor light-emitting device and manufacturing method thereof | |
| US8969891B2 (en) | Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer | |
| JP4670055B2 (ja) | 半導体基板及び半導体装置 | |
| JP5911727B2 (ja) | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 | |
| JP2008103665A (ja) | 窒化物半導体デバイス及びその製造方法 | |
| JP2008028121A (ja) | 半導体発光素子の製造方法 | |
| JP6430317B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP5123414B2 (ja) | 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 | |
| JP2012204540A (ja) | 半導体装置およびその製造方法 | |
| TW201310701A (zh) | 三族氮化物半導體發光元件之製造方法 | |
| JP6483566B2 (ja) | 半導体発光素子 | |
| JP5597663B2 (ja) | 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 | |
| JP6649693B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP2016082200A (ja) | 結晶積層構造体及びその製造方法、並びに半導体素子 | |
| KR101850537B1 (ko) | 반도체 소자 | |
| JP5337272B2 (ja) | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 | |
| JP4844596B2 (ja) | Ｉｉｉ族窒化物系発光素子を作製する方法、及びエピタキシャルウエハを作製する方法 | |
| JP4057473B2 (ja) | 化合物半導体発光素子及びその製造方法 | |
| JP2008047940A (ja) | 化合物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121001 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5123414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |