JP6483566B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP6483566B2
JP6483566B2 JP2015156288A JP2015156288A JP6483566B2 JP 6483566 B2 JP6483566 B2 JP 6483566B2 JP 2015156288 A JP2015156288 A JP 2015156288A JP 2015156288 A JP2015156288 A JP 2015156288A JP 6483566 B2 JP6483566 B2 JP 6483566B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
well
concentration region
well layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015156288A
Other languages
English (en)
Other versions
JP2017037873A (ja
Inventor
学史 吉田
学史 吉田
年輝 彦坂
年輝 彦坂
重哉 木村
重哉 木村
布上 真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2015156288A priority Critical patent/JP6483566B2/ja
Publication of JP2017037873A publication Critical patent/JP2017037873A/ja
Application granted granted Critical
Publication of JP6483566B2 publication Critical patent/JP6483566B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の実施形態は、半導体発光素子に関する。
例えば、窒化物半導体を用いた半導体発光素子(例えば、発光ダイオード)がある。半導体発光素子において、発光効率の向上が求められている。
特開2012−114328号公報
本発明の実施形態は、発光効率を向上できる半導体発光素子を提供する。
本発明の実施形態によれば、半導体発光素子は、第1導電形の第1半導体層と、第2導電形の第2半導体層と、第1井戸層と、第2井戸層と、第3井戸層と、第1障壁層と、第2障壁層と、第3障壁層と、p側障壁層と、n側井戸層と、n側障壁層と、を含む。前記第1井戸層は、前記第1半導体層と前記第2半導体層との間に設けられInw1Ga1−w1N(0<w1<1)を含む。前記第2井戸層は、前記第1井戸層と前記第2半導体層との間に設けられInw2Ga1−w2N(0<w2<1)を含む。前記第3井戸層は、前記第2井戸層と前記第2半導体層との間に設けられIn w3 Ga 1−w3 N(0<w3<1)を含む。前記第1障壁層は、前記第1半導体層と前記第1井戸層との間に設けられる。前記第1障壁層は、前記第1井戸層と接しAlx1Ga1−x1N(0<x1<1)を含む高Al濃度領域と、前記高Al濃度領域と前記第1半導体層との間において前記高Al濃度領域と接しAly1Ga1−y1N(0≦y1<x1)を含む低Al濃度領域と、を含む。前記第2障壁層は、前記第1井戸層と前記第2井戸層との間に設けられ前記第1井戸層及び前記第2井戸層と接しGaNからなる前記第3障壁層は、前記第2井戸層と前記第3井戸層との間に設けられ前記第2井戸層及び前記第3井戸層と接しGaNからなる。前記p側障壁層は、前記第3井戸層と前記第2半導体層との間に設けられ前記第3井戸層及び前記第2半導体層と接しGaNからなる。前記n側井戸層は、前記第1半導体層と前記第1井戸層との間に設けられIn wn Ga 1−wn N(0<wn<1)を含む。前記n側障壁層は、前記第1半導体層と前記n側井戸層との間に設けられる。前記n側障壁層は、前記n側井戸層と接しAl xn Ga 1−xn N(0<xn<1)を含むn側高Al濃度領域と、前記n側高Al濃度領域と前記第1半導体層との間において前記n側高Al濃度領域と接しAl yn Ga 1−yn N(0≦yn<xn)を含むn側低Al濃度領域と、を含む。前記n側井戸層は、複数設けられる。前記n側障壁層は、複数設けられる。前記複数のn側井戸層と前記複数のn側障壁層とは、前記第1半導体層から前記第2半導体層に向かう方向に沿って交互に並ぶ。前記複数のn側井戸層の数は、3以上9以下である。
本発明の実施形態によれば、半導体発光素子は、第1導電形の第1半導体層と、第2導電形の第2半導体層と、第1井戸層と、第2井戸層と、第1障壁層と、第2障壁層と、p側障壁層と、n側井戸層と、n側障壁層と、を含む。前記第1井戸層は、前記第1半導体層と前記第2半導体層との間に設けられIn w1 Ga 1−w1 N(0<w1<1)を含む。前記第2井戸層は、前記第1井戸層と前記第2半導体層との間に設けられIn w2 Ga 1−w2 N(0<w2<1)を含む。前記第1障壁層は、前記第1半導体層と前記第1井戸層との間に設けられる。前記第1障壁層は、前記第1井戸層と接しAl x1 Ga 1−x1 N(0<x1<1)を含む高Al濃度領域と、前記高Al濃度領域と前記第1半導体層との間において前記高Al濃度領域と接しAl y1 Ga 1−y1 N(0≦y1<x1)を含む低Al濃度領域と、を含む。前記第2障壁層は、前記第1井戸層と前記第2井戸層との間に設けられ前記第1井戸層及び前記第2井戸層と接しGaNからなる。前記p側障壁層は、前記第2井戸層と前記第2半導体層との間に設けられ前記第2井戸層及び前記第2半導体層と接しGaNからなる。前記n側井戸層は、前記第1半導体層と前記第1井戸層との間に設けられIn wn Ga 1−wn N(0<wn<1)を含む。前記n側障壁層は、前記第1半導体層と前記n側井戸層との間に設けられる。前記n側障壁層は、前記n側井戸層と接しAl xn Ga 1−xn N(0<xn<1)を含むn側高Al濃度領域と、前記n側高Al濃度領域と前記第1半導体層との間において前記n側高Al濃度領域と接しAl yn Ga 1−yn N(0≦yn<xn)を含むn側低Al濃度領域と、を含む。前記n側井戸層は、複数設けられる。前記n側障壁層は、複数設けられる。前記複数のn側井戸層と前記複数のn側障壁層とは、前記第1半導体層から前記第2半導体層に向かう方向に沿って交互に並ぶ。前記複数のn側井戸層の数は、3以上9以下である。
図1(a)及び図1(b)は、実施形態に係る半導体発光素子を例示する模式的断面図である。 図2(a)及び図2(b)は、参考例の半導体発光素子を例示する模式的断面図である。 図3(a)〜図3(f)は、半導体発光素子を例示する模式図である。 図4(a)〜図4(c)は、半導体発光素子を例示する模式図である。 図5(a)及び図5(b)は、半導体発光素子の特性を例示するグラフ図である。 図6(a)及び図6(b)は、半導体発光素子の特性を例示するグラフ図である。 図7は、実施形態に係る別の半導体発光素子を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(実施形態)
図1(a)及び図1(b)は、実施形態に係る半導体発光素子を例示する模式的断面図である。
図1(a)に示すように、実施形態に係る半導体発光素子110は、第1半導体層10と、第2半導体層20と、第1井戸層WL1と、第2井戸層WL2と、第1障壁層BL1と、第2障壁層BL2と、を含む。
第1半導体層10は、第1導電形である。第2半導体層20は、第2導電形である。第1導電形は、n形である。第2導電形は、p形である。第1半導体層10から第2半導体層20に向かう方向をZ軸方向(第1方向)とする。第1半導体層10には、例えば、n形の窒化物半導体(例えばn形のGaNなど)が用いられる。第2半導体層20には、例えば、p形の窒化物半導体(例えばp形のGaNなど)が用いられる。第2半導体層20は、Alを含む窒化物半導体(例えばp形のAlGaNなど)を含んでも良い。
第1井戸層WL1は、第1半導体層10と第2半導体層20との間に設けられる。第1井戸層WL1は、Inw1Ga1−w1N(0<w1<1)を含む。
第2井戸層WL2は、第1井戸層WL1と第2半導体層20との間に設けられる。第2井戸層WL2は、Inw2Ga1−w2N(0<w2<1)を含む。
第1障壁層BL1は、第1半導体層10と第1井戸層WL1との間に設けられ。第1障壁層BL1は、第1井戸層WL1と接する。第1障壁層BL1は、高Al濃度領域31xと、低Al濃度領域31yと、を含む。
高Al濃度領域31xは、第1井戸層WL1と接する。高Al濃度領域31xは、Alx1Ga1−x1N(0<x1<1)を含む。
低Al濃度領域31yは、高Al濃度領域31xと第1半導体層10との間において高Al濃度領域31xと接する。低Al濃度領域31yは、Aly1Ga1−y1N(0≦y1<x1)を含む。
第2障壁層BL2は、第1井戸層WL1と第2井戸層WL2との間に設けられ、第1井戸層WL1及び第2井戸層WL2と接する。第2障壁層BL2は、Inz2Ga1−z2N(0≦z2<x1)を含む。
第1井戸層WL1は、InGaNを含む。第2井戸層WL2は、InGaNを含む。第1障壁層BL1の高Al濃度領域31xは、AlGaNを含む。第1障壁層BL1の低Al濃度領域31yは、例えば、GaNを含む。第2障壁層BL2は、例えば、GaNを含む。
半導体発光素子110においては、第1半導体層10から第2半導体層20に向かう方向に沿って、例えば、GaN層(低Al濃度領域31y)、AlGaN層(高Al濃度領域31x)、InGaN層(第1井戸層WL1)、GaN層(第2障壁層BL2)、及び、InGaN層(第2井戸層WL2)が、この順で、互いと接して設けられる。
半導体発光素子110においては、第1半導体層10と第2半導体層20との間に発光部30が、設けられる。上記の井戸層及び障壁層は、発光部30に含まれる。発光部30は、複数の井戸層32と、複数の障壁層31と、を含む。複数の井戸層32と、複数の障壁層31と、は、Z軸方向に沿って交互に並ぶ。
複数の井戸層32の1つと、複数の障壁層31の1つと、を1つのペアとする。複数の障壁層31のその1つは、複数の井戸層32のその1つと、第1半導体層10と、の間において、複数の井戸層32のその1つと、第1半導体層10と、と接する。
半導体発光素子110においては、複数のペアのうちで第1半導体層10に近いペアに含まれる障壁層31は、高Al濃度領域31xを含む。そして、複数のペアのうちで第2半導体層20に近いペアに含まれる障壁層31は、高Al濃度領域31xを含まない。
例えば、この例では、複数のペアのうちで第2半導体層20に近いペアとして、第3障壁層BL3が設けられている。この第3障壁層BL3は、低Al濃度領域31yを含み、高Al濃度領域31xを含まない。
すなわち、半導体発光素子110は、第3井戸層WL3と、第3障壁層BL3と、をさらに含む。
第3井戸層WL3は、第2井戸層WL2と第2半導体層20との間に設けられる。第3井戸層WL3は、Inw3Ga1−w3N(0<w3<1)を含む。第3井戸層WL3は、例えば、InGaNを含む。
第3障壁層BL3は、第2井戸層WL2と第3井戸層WL3との間に設けられ、第2井戸層WL2と第3井戸層WL2と接する。第3障壁層BL3は、Alz3Ga1−z3N(0≦z3<x1)を含む。第3障壁層BL3は、例えばGaNを含む。
実施形態において、第4井戸層と、第4障壁層と、をさらに設けても良い。第4井戸層は、第3井戸層WL3と第2半導体層20との間に設けられる。第4井戸層は、例えば、InGaNを含む。第4障壁層は、第3井戸層WL3と第4井戸層との間に設けられ、第3井戸層WL3と第4井戸層と接する。第4障壁層は、例えばGaNを含む。後述するように、実施形態において、第1井戸層WL1と第2半導体層20との間に設けられる井戸層32の数は1、または、2が望ましい。
実施形態において、複数の井戸層32の内で最も第2半導体層20に近い井戸層32と、第2半導体層20と、の間に障壁層31(p側障壁層BLp)を設けても良い。p側障壁層BLpは、例えば、低Al濃度領域31yである。すなわち、半導体発光素子110は、p側障壁層BLpをさらに含む。p側障壁層BLpは、第3井戸層WL3と第2半導体層20との間に設けられる。p側障壁層BLpは、AlzpGa1−zpN(0≦zp<x1)を含む。p側障壁層BLpは、例えば、GaNを含む。
一方、半導体発光素子110において、第1井戸層WL1と第1半導体層10との間に、別の井戸層32が設けられている。この別の井戸層32をn側井戸層WLnと呼ぶ。そして、n側障壁層BLnが設けられる。n側障壁層BLnは、n側井戸層WLnとペアを形成する。
すなわち、半導体発光素子110は、n側井戸層WLnと、n側障壁層BLnと、をさらに含む。n側井戸層WLnは、第1半導体層10と第1井戸層WL1との間に設けられる。n側井戸層WLnは、InwnGa1−wnN(0<wn<1)を含む。
n側障壁層BLnは、第1半導体層10とn側井戸層WLnとの間に設けられる。n側障壁層BLnは、n側井戸層WLnと接する。
n側障壁層BLnは、n側高Al濃度領域31xnと、n側低Al濃度領域31ynと、を含む。n側高Al濃度領域31xnは、n側井戸層WLnと接する。n側高Al濃度領域31xnは、AlxnGa1−xnN(0<xn<1)を含む。n側高Al濃度領域31xnは、例えば、AlGaNを含む。
n側低Al濃度領域31ynは、n側高Al濃度領域31xnと第1半導体層10との間においてn側高Al濃度領域31xnと接する。n側低Al濃度領域31ynは、AlynGa1−ynN(0≦yn<xn)を含む。n側低Al濃度領域31ynは、例えば、GaNを含む。
上記のn側井戸層WLnは、第1障壁層BL1と接する。
この例では、n側井戸層WLnは、複数設けられ、n側障壁層BLnは、複数設けられている。複数のn側井戸層WLnと複数のn側障壁層BLnとは、第1半導体層10から第2半導体層20に向かう方向(Z軸方向)に沿って、交互に並ぶ。
この例では、複数のn側井戸層WLnの数は、5である。実施形態において、この数は、3以上9以下であることが好ましい。
この例では、複数のn側障壁層BLnの全てが、n側高Al濃度領域31xnとn側低Al濃度領域31ynとを含んでいる。実施形態において、複数のn側障壁層BLnの少なくとも1つが、n側高Al濃度領域31xnとn側低Al濃度領域31ynとを含んでいても良い。複数のn側障壁層BLnの少なくとも1つが、n側低Al濃度領域31ynを含み、n側高Al濃度領域31xnを含まなくても良い。すなわち、複数のn側障壁層BLnの少なくともいずれかは、AlGaN層とGaN層とを含んでも良い。複数のn側障壁層BLnの少なくともいずれかは、AlGaN層を含まず、GaN層を含んでも良い。
半導体発光素子110は、例えば、基板の上に半導体結晶層を形成することにより作製できる。
図1(b)は、半導体発光素子110の作製の例を示している。
図1(b)に示すように、基板50sが用意される。基板50sは、例えば、シリコン基板である。シリコン基板の面方位は、例えば(111)面である。実施形態において、面方位は任意である。
基板50sの上に、バッファ層50が設けられる。この例では、バッファ層50の上に、低不純物濃度層10iが設けられる。低不純物濃度層10iの上に、第1半導体層10、発光部30及び第2半導体層20が、この順で設けられる。低不純物濃度層10iにおける不純物の濃度は、第1半導体層10における不純物の濃度よりも低い。低不純物濃度層10iには、例えばアンドープGaNが用いられる。低不純物濃度層10iは、必要に応じて設けられ、省略されても良い。これらの層は、基板50sの上にエピタキシャル成長により形成される。
バッファ層50は、例えば、AlN層51、AlGaNバッファ層52、低Al組成層53及び高Al組成層54を含む。
AlN層51は、基板50sの上に設けられる。AlN層51は、高温成長AlN層である。AlN層51を設けることで、その上の層と基板50s(例えばシリコン基板)との反応が抑制される。
AlN層51の上に、AlGaNバッファ層52が設けられる。AlGaNバッファ層52の上に、低Al組成層53が設けられる。低Al組成層53の上に、高Al組成層54が設けられる。この例では、低Al組成層53と高Al組成層54との組み合わせが、複数セット設けられる。例えば、基板50s(例えばシリコン基板)と窒化物半導体層との間の熱膨張係数の差などの原因により、窒化物半導体層に過度の応力が加わることがある。低Al組成層53と高Al組成層54との組み合わせにより、例えば、この応力が調整される。高Al組成層54は、例えば、AlGaN領域と、AlN領域と、の積層構造を有しても良い。このAlN領域は低温成長される。
バッファ層50の上に、低不純物濃度層10iを形成し、その上に、第1半導体層10、発光部30及び第2半導体層20が、この順で形成することで、半導体発光素子110が得られる。第1半導体層10と電気的に接続された電極と、第2半導体層20と電気的に接続された電極と、の間に電圧を加えると、発光部30に電流が供給される。発光部30から光が放出される。発光部30から放出される光(発光光)のピーク波長は、例えば、435ナノメートル(nm)以上460nm以下である。発光光は、例えば青色である。
既に説明したように、半導体発光素子110においては、複数のペアのうちで第1半導体層10に近いペアに含まれる障壁層31は、高Al濃度領域31xを含む。そして、複数のペアのうちで第2半導体層20に近いペアに含まれる障壁層31は、高Al濃度領域31xを含まない。これにより、発光効率を向上することができる。
以下、このような構成を有する半導体発光素子110の特性の評価結果の例について説明する。以下、試料の作成条件について、説明する。
シリコンの基板50sの上に、バッファ層50、低不純物濃度層10i、第1半導体層10、発光部30及び第2半導体層20が順次エピタキシャル成長される。これらの層の形成の条件は、以下である。
バッファ層50として、1070℃にて210nmのAlN層(AlN層51)、1050℃にて200nmのAl0.5Ga0.5N層(AlGaNバッファ層52の一部)、250nmのAl0.3Ga0.7N層(AlGaNバッファ層52の別の一部)、及び、350nmのAl0.15Ga0.85N層(AlGaNバッファ層52の別の一部)、及び、GaN層(低Al組成層53)がこの順で形成される。
必要に応じて、GaN層(低Al組成層53)の上に、高Al組成層54が設けられる。この例では、低Al組成層53と高Al組成層54とを含む組み合わせが、複数セット設けられる。
バッファ層50の上に、低不純物濃度層10iとして、1060℃にて1000nmのGaN層が形成される。
低不純物濃度層10iの上に、第1半導体層10として、1060℃にて1000nmのSiドープGaN層が形成される。
n側障壁層BLnの一部となるn側低Al濃度領域31ynとして、4.0nmのGaN層が形成される。このとき、GaN層のうちの1.0nmの下層の形成は、800℃で行われ、GaN層のうちの3.0nmの上層の形成は、850℃で行われる。
n側低Al濃度領域31ynの上に、n側障壁層BLnの別の一部となるn側高Al濃度領域31xnとして、1.0nmのAlGaN層が800℃で形成される。
n側障壁層BLnの上に、井戸層32として、3.5nmのInGaN層が、800℃で形成される。
n側障壁層BLnとn側井戸層WLnとのペアが、5組形成される。
最も上層のn側井戸層WLnの上に、第1障壁層BL1が形成される。第1障壁層BL1の一部の低Al濃度領域31yとして、4.0nmのGaN層が形成される。このとき、GaN層のうちの1.0nmの下層の形成は、800℃で行われ、GaN層のうちの3.0nmの上層の形成は、850℃で行われる。
低Al濃度領域31yの上に、第1障壁層BL1の別の一部の高Al濃度領域31xとして、1.0nmのAlGaN層が800℃で形成される。
第1障壁層BL1の上に、第1井戸層WL1として、3.5nmのInGaN層が、800℃で形成される。
第1井戸層WL1の上に、第2障壁層BL2として、5.0nmのGaN層が形成される。このとき、GaN層のうちの1.0nmの下層の形成は、800℃で行われ、GaN層のうちの3.5nmの中層の形成は、850℃で行われ、GaN層のうちの0.5nmの上層の形成は、800℃で行われる。
第2障壁層BL2の上に、第2井戸層WL2が形成される。第2井戸層WL2の上に、第3障壁層BL3が形成される。第3障壁層BL3の上に第3井戸層WL3が形成される。第3井戸層WL3の上に、p側障壁層BLpが形成される。第2井戸層WL2及び第3井戸層WL3の形成条件は、第1井戸層WL1の形成条件と同じである。第3障壁層BL3及びp側障壁層BLpの形成の条件は、第2障壁層BL2の形成条件と同じである。
これにより、発光部30が形成される。発光部30の上に、第2半導体層20として、5nmのMgドープAlGaN層、80nmのMgドープGaN層、及び、5nmのMgドープGaNコンタクト層がこの順で形成される。これにより、半導体発光素子110が得られる。
実験においては、井戸層32(第1井戸層WL1、第2井戸層WL2、n側井戸層WLnなど)となるInGaNにおいて、In組成比は、0.15である。
高Al濃度領域31x及びn側高Al濃度領域31xnにおけるAl組成比は、0.075,0.15及び0.3と変更されている。
低Al濃度領域31y及びn側低Al濃度領域31ynにおけるAl組成比は、0である。すなわち、低Al濃度領域31y及びn側低Al濃度領域31ynは、GaN層である。
実験においては、以下の参考例の試料がさらに作製された。
図2(a)及び図2(b)は、参考例の半導体発光素子を例示する模式的断面図である。
図2(a)に示す第1参考例の半導体発光素子119aにおいては、障壁層31において、高Al濃度領域31xが設けられていない。障壁層31は、低Al濃度領域31y(GaN層)だけを有する。これ以外は、半導体発光素子110と同様である。
図2(b)に示す第2参考例の半導体発光素子119bにおいては、全ての障壁層31において、高Al濃度領域31x及び低Al濃度領域31y(GaN層)が設けられている。これ以外は、半導体発光素子110と同様である。すなわち、半導体発光素子119bにおいては、半導体発光素子110と比較して、GaNの第2障壁層BL2及び第3障壁層BL3が設けられていない。
図3(a)〜図3(f)は、半導体発光素子を例示する模式図である。
図3(a)〜図3(c)は、第2参考例の半導体発光素子119bにおいて、高Al濃度領域31xのAl組成比xが0.15の試料に対応する。図3(a)〜図3(c)は、第2参考例の半導体発光素子119bにおいて、高Al濃度領域31xのAl組成比xが0.3の試料に対応する。図3(a)及び図3(d)は、HAADF−STEM(高角散乱環状暗視野走査透過顕微鏡)である。図3(b)及び図3(e)は、TEM−EDX(透過型電子顕微鏡エネルギー分散型X線分光法)であり、In組成分布を示している。図3(b)及び図3(e)において、明るい領域において、Inが多い。図3(c)及び図3(f)は、TEM−EDXであり、Al組成分布を示している。図3(c)及び図3(f)において、明るい領域において、Alが多い。
図4(a)〜図4(c)は、半導体発光素子を例示する模式図である。
これらの図は、試料の3次元アトムプローブによる評価結果を示している。図4(a)は、半導体発光素子119aに対応する。図4(b)は、半導体発光素子119bにおいて、高Al濃度領域31xのAl組成比xが0.15の試料に対応する。図4(c)は、半導体発光素子119bにおいて、高Al濃度領域31xのAl組成比xが0.3の試料に対応する。これらの図において、横軸は、Z軸方向における位置Pzである。縦軸は、Inの組成比CIn、または、Alの組成比CAlを示す。
図4(a)に示すように、半導体発光素子119aにおいては、複数のInのピークが観察される。これらのピークは、複数の井戸層32に対応する。
図4(b)に示すように、半導体発光素子119b(x=0.15)においては、複数のInのピーク(複数の井戸層32)に加えて、複数のAlのピークが観察される。複数のAlのピークは、高Al濃度領域31xに対応する。複数のAlのピークの高さは、0.15に対応する。
図4(c)に示すように、半導体発光素子119b(x=0.3)においても、複数のInのピーク(複数の井戸層32)、及び、複数のAlのピーク(高Al濃度領域 31x)が観察される。複数のAlのピークの高さは、0.3に対応する。
このように、TEM−EDX及び3次元アトムプローブにより、In含有領域(井戸層32)、及び、Al含有領域(高Al濃度領域31xなど)が観察される。
半導体発光素子110においては、第1半導体層10に近い一部の障壁層31において、Al含有領域(高Al濃度領域31xなど)が観察され、第2半導体層20に近い一部の障壁層31において、Al含有領域(高Al濃度領域31xなど)が観察されない。
図5(a)及び図5(b)は、半導体発光素子の特性を例示するグラフ図である。
これらの図は、半導体発光素子119a及び半導体発光素子119bの試料の特性の測定結果を示している。半導体発光素子119bについては、高Al濃度領域31yにおけるAl組成比xが0.75、0.15及び0.3の3つの試料の結果が示されている。これらのグラフの横軸は、電流密度J(A/cm)である。縦軸は、外部量子効率Ex1である。図5(a)においては、縦軸は対数で表示されている。
図5(a)及び図5(b)に示すように、Al組成比xが0.3の半導体発光素子119bにおいては、外部量子効率Ex1が低い。
Al組成比xが0.075または0.15の半導体発光素子119bにおいては、低電流密度において、外部量子効率Ex1が、半導体発光素子119aよりも高い。しかしながら、Al組成比xが0.075または0.15の半導体発光素子119bにおいては、高電流密度において、外部量子効率Ex1が、半導体発光素子119aよりも低い。すなわち、Al組成比xが0.075または0.15の場合、半導体発光素子119bにおいては、低電流密度においては効率が向上できるが、ドループにより、高電流密度においては効率が低くなる。
図6(a)及び図6(b)は、半導体発光素子の特性を例示するグラフ図である。
これらの図は、半導体発光素子110、半導体発光素子119a及び半導体発光素子119bの試料の特性の測定結果を示している。半導体発光素子110及び半導体発光素子119bにおいては、高Al濃度領域31yにおけるAl組成比xは0.15の例である。これらのグラフの横軸は、電流密度J(A/cm)であり、縦軸は、外部量子効率Ex1である。
図6(a)及び図6(b)から分かるように、半導体発光素子110においては、低電流密度において、外部量子効率Ex1は、半導体発光素子119bよりもさらに高い。半導体発光素子110においては、高電流密度において、外部量子効率Ex1は、半導体発光素子119aと同じ程度の高い外部量子効率Ex1を維持している。すなわち、A半導体発光素子110においては、低電流密度において効率が向上しつつ、ドループが抑制され、高電流密度においても高い効率が得られる。実施形態によれば、発光効率を向上できる半導体発光素子が提供できる。
窒化物半導体を用いた半導体発光素子において、発光効率のピーク値(比較的低い電流密度の領域における発光効率)の向上に加えて、高電流密度時における発光効率の向上が求められている。一般に、電流密度の増加により、発光効率が低下する。ドループの抑制が求められている。
発光効率のピーク値を向上するためには、発光層の欠陥の低減と、発光層の構造の改善と、の試みがある。発光層の欠陥の低減のために、例えば、発光層の厚さを薄くすることが考えられる。発光層の厚さを薄くすることで、正孔と電子との重なり積分値が大きくなる。しかしながら、これらの構造において、ドループが悪化しやすい。
発光層のキャリア密度を低減することで、ドループを抑制することができる。しかしながら、発光層のキャリア密度を低減するために、発光層の厚さを厚くすると、発光層に欠陥が導入され、特に発光効率のピーク値が低下する。
このように、従来の技術においては、発光効率のピーク値(比較的低い電流密度の領域における発光効率)の向上と、ドループの抑制と、を行うことは困難である。
これに対して、図6(a)及び図6(b)から分かるように、実施形態に係る半導体発光素子110においては、低電流密度において効率が向上しつつ、ドループを抑制することができる。
実施形態においては、第1半導体層10の側の障壁層31(第1障壁層BL1及びn側障壁層BLnなど)に、高Al濃度領域31x(及びn側高Al濃度領域31xn)を設けることで、発光層における正孔密度が上昇し、発光効率が向上する。
そして、第2半導体層20の側の障壁層31(第2障壁層BL2及び第3障壁層BL3など)においては、高Al濃度領域31xを設けず低Al濃度領域31yだけを設けることで、高い結晶性が得られる。
実施形態において、第2半導体層20に近い領域において、高Al濃度領域31xを含まず低Al濃度領域31yだけを有する障壁層31の数を2以上とする。これにより、キャリア密度が低減され、ドループが抑制される。
例えば、全ての障壁層31に高Al濃度領域31xを設ける半導体発光素子119bと比べて、第2半導体層20に近い側に、高Al濃度領域31xを含まず低Al濃度領域31yだけを有する障壁層31を設けることで、ドループが改善される。
例えば、半導体発光素子119bでは、全ての障壁層31に、高Al濃度領域31xが設けられている。この構成においては、正孔は、第1井戸層WL1に集中していると考えられる。すなわち、第2井戸層WL2及び第3井戸層WL3において、正孔密度が低いと考えられる。
これに対して、第2半導体層20に近い側に、高Al濃度領域31xを含まず低Al濃度領域31yだけを有する障壁層31を設け、第2半導体層20から離れた位置に、高Al濃度領域31x及び低Al濃度領域31yを含む障壁層31(第1障壁層BL1など)を設けることで、半導体発光素子119bにおいて第1井戸層WL1に集中していると考えられる正孔を、第2井戸層WL2及び第3井戸層WL3に分散することができる。これにより、ドループが抑制される。
例えば、第2半導体層20から離れた井戸層32においては、正孔の注入が悪くなる。実施形態において、例えば、第1井戸層WL1と第2半導体層20との間に設けられる井戸層32の数1、または、2である。これにより、例えば、正孔の注入が悪い井戸層32が増えることが抑制できる。
図7は、実施形態に係る別の半導体発光素子を例示する模式的断面図である。
図7に示すように、実施形態に係る半導体発光素子111においても、第1半導体層10、第2半導体層20、第1井戸層WL1、第2井戸層WL2、第1障壁層BL1及び第2障壁層BL2が設けられる。これらについては、半導体発光素子110と同様である。半導体発光素子111においては、n側障壁層BLnにおいて、n側高Al濃度領域31xnが設けられず、n側低Al濃度領域31ynが設けられる。
既に説明したように、高Al濃度領域31xを含む1つの障壁層31(第1障壁層BL1)を設け、その1つの障壁層31と第2半導体層20との間に、高Al濃度領域31xを含まない障壁層31(第2障壁層BL2など)を設けることで、低電流密度における効率の向上とともに、ドループを抑制することができる。半導体発光素子111のように、第1障壁層BL1に高Al濃度領域31xを設け、n側障壁層BLnにおいて、n側高Al濃度領域31xnを設けなくても良い。
高Al濃度領域31xのように、Alを含む窒化物半導体の領域が多いと、例えば、結晶性が低くなることがある。Alを含む窒化物半導体の領域を少なくしつつ、高Al濃度領域31xを設ける(すなわち、第1障壁層BL1を設ける)ことで、高い結晶性が維持できる。これにより、高い効率が得やすくなる。
実施形態において、第1障壁層BL1は、低Al濃度領域31y(例えばGaN層)と、その上に設けられた高Al濃度領域31x(AlGaN層)と、を有している。そして、この高Al濃度領域31x(AlGaN層)に接して第1井戸層WL1(InGaN層)が設けられる。AlGaNとInGaNとの間において、格子定数の差が大きい。このように格子定数の差が大きいAlGaN層の上に、AlGaN層に接してInGaN層を設けることは、一般的には困難である。例えば、InGaN層の結晶性が低くなる。
実施形態においては、高Al濃度領域31x(AlGaN層)の下に、低Al濃度領域31y(例えばGaN層)を設ける。この低Al濃度領域31y(例えばGaN層)により、平坦な表面が得られる。平坦な表面の上に、高Al濃度領域31x(AlGaN層)を設けることで、高Al濃度領域31x(AlGaN層)に接して第1井戸層WL1を設けた場合においても、高い結晶性が維持できる。例えば、表現が平坦な高Al濃度領域31x(AlGaN層)が得られる。この上に、第1井戸層WL1を形成することで、第1井戸層WL1において、高い結晶性が得られる。
実施形態において、第1障壁層BL1の高Al濃度領域31xにおけるAl組成比x1は、0.05以上0.3以下であることが好ましい。x1が0.05未満のときは、例えば、正孔密度を高めることによる低電流密度での発光効率の向上が、不十分の場合がある。x1が、0.3を超えると、例えば、結晶性が劣化し、発光効率が低下する。
実施形態において、n側障壁層BLnのn側高Al濃度領域31xnにおけるAl組成比xnは、0.3以下であることが好ましい。xnが、0.3を超えると、例えば、結晶性が劣化し、発光効率が低下する。n側障壁層BLnのn側高Al濃度領域31xnにおけるAl組成比xnは、0よりも高い。n側障壁層BLnのn側高Al濃度領域31xnにおけるAl組成比xnは、0.05以上でも良い。
実施形態において、第1障壁層BL1の低Al濃度領域31yにおけるAl組成比y1は、0以上、0.01以下であることが好ましい。y1が0.01を超えると、例えば、結晶性が劣化し、発光効率が低下する。低Al濃度領域31yは、例えば、GaNである。
実施形態において、n側障壁層BLnのn側低Al濃度領域31ynにおけるAl組成比ynは、0以上、0.01以下であることが好ましい。ynが0.01を超えると、例えば、結晶性が劣化し、発光効率が低下する。n側低Al濃度領域31ynは、例えば、GaNである。
実施形態において、第2障壁層BL2におけるAl組成比z2は、例えば、0以上0.01以下である。第3障壁層BL3におけるAl組成比z3は、例えば、0以上0.01以下である。第2障壁層BL2及び第3障壁層BL3は、例えば、GaN層である。
第1障壁層BL1において、高Al濃度領域31xの厚さは、低Al濃度領域31yの厚さの0.2倍以上0.5倍以下である。高Al濃度領域31xの厚さが低Al濃度領域31yの厚さの0.2倍未満のときは、例えば、高Al濃度領域31xが薄く、正孔密度を高める効果が小さくなる。高Al濃度領域31xの厚さが低Al濃度領域31yの厚さの0.5倍を超えると、例えば、高Al濃度領域31xにおいて平坦性が劣化し易い。そのため、InGaN層における平坦性が劣化し易く、GaN層における平坦性の回復効果が低下し易い。このため、結晶性が劣化し易い。
n側障壁層BLnにおいて、n側高Al濃度領域31xnの厚さは、n側低Al濃度領域31ynの厚さの0.5倍以下である。n側高Al濃度領域31xnの厚さがn側低Al濃度領域31ynの厚さの0.5倍を超えると、例えば、n側低Al濃度領域31xnにおいて平坦性が劣化し易い。そのため、InGaN層における平坦性が劣化し易く、GaN層における平坦性の回復効果が低下し易い。このため、結晶性が劣化し易い。
第1障壁層BL1の厚さは、例えば、3ナノメートル以上5.5ナノメートル以下である。第1障壁層BL1の厚さが、3nm未満のときは、例えば、GaN層における平坦性の回復効果が低下し易い。そのため、高Al濃度領域31xにおいて平坦性が劣化し易く、InGaN層における平坦性が劣化し易い。このため、結晶性が劣化し易い。第1障壁層BL1の厚さが、5.5nmを超えると、例えば、動作電圧が上昇する。
第2障壁層BL2の厚さは、例えば、3ナノメートル以上5.5ナノメートル以下である。第2障壁層BL2の厚さが、3nm未満のときは、例えば、発光層の平均In組成比が高くなり、発光層に欠陥が導入され易くなる。第2障壁層BL2の厚さが、3nm未満のときは、例えば、発光層の平坦性が劣化し易くなる。第2障壁層BL2の厚さが、5.5nmを超えると、例えば、正孔の注入効果が減少し、発光効率が低下する。第2障壁層BL2の厚さが、5.5nmを超えると、動作電圧が上昇する。
井戸層32におけるIn組成比は、第2半導体層20に近い領域と、遠い領域と、で、変更しても良い。井戸層32の厚さは、第2半導体層20に近い領域と、遠い領域と、で、変更しても良い。
例えば、In組成比w1は、In組成比w2(第2井戸層WL2におけるIn組成比)よりも高くても良い。
例えば、第3井戸層WL3の厚さは、第1井戸層WL1の厚さよりも厚くても良い。第2井戸層WL2の厚さは、第1井戸層WL1の厚さよりも厚くても良い。このような厚さの設定により、例えば、キャリア密度が低減され、ドループが低減し易い。
例えば、第3井戸層WL3の厚さを、第1井戸層WL1よりも厚くする場合、In組成比w3(第1井戸層WL3におけるIn組成比)は、In組成比w1(第1井戸層WL1におけるIn組成比)よりも低くても良い。例えば、第2井戸層WL2の厚さを、第1井戸層WL1よりも厚くする場合、In組成比w2(第1井戸層WL2におけるIn組成比)は、In組成比w1(第1井戸層WL1におけるIn組成比)よりも低くても良い。例えば、同じIn組成比で厚さを厚くすると、長波長化する。In組成比を低くすることで、実質的に同じ波長が得られる。
例えば、In組成比w1及びw2の少なくともいずれかは、0.12以上0.16以下である。例えば、In組成比wnは、0.14以上0.16以下である。
同じIn組成比で厚さを厚くすると、長波長化する。In組成比を低くすることで、同じ波長が得られる。例えば、InGaNの井戸層の厚さが3.5nmでIn組成比が0.14のときに、波長は440nmとなる(フォトルミネッセンス測定)。一方、InGaNの井戸層の厚さが4.5nmで、In組成比が0.125のときに、波長は440nmとなる(フォトルミネッセンス測定)。
n側井戸層WLnの数(第1井戸層WL1と第1半導体層10との間に設けられる井戸層32の数:第1の数)は、第1井戸層WL1と第2半導体層20との間に設けられる井戸層32の数(第2の数)よりも大きいことが好ましい。第1の数を第2の数よりも大きくすることで、例えば、n側井戸層WLnにおいて格子緩和が生じ、第1井戸層WLと第2半導体層20との間に設けられる井戸層32の格子緩和が抑制され、欠陥の導入が抑制される。
実施形態において、井戸層32の数は、12以下であることが好ましい。井戸層32の数が12を超えると、例えば、格子緩和により井戸層32に欠陥が導入されやすくなり、発光効率が低下する。
実施形態において、第1半導体層10は、n形不純物を含む。n形不純物には、Si、Ge、Te及びSnの少なくともいずれかが用いられる。第1半導体層は、例えば、n側コンタクト層を含む。
第2半導体層20は、p形不純物を含む。p形不純物には、Mg、Zn及びCの少なくともいずれかが用いられる。第2半導体層は、例えば、p側コンタクト層を含む。
実施形態において、発光部30と第1半導体層10の間に、多層膜の中間部(例えば超格子層など)を設けても良い。
実施形態に係る半導体発光素子及び半導体発光素子の製造方法において、半導体層の成長方法には、例えば、有機金属気相堆積(Metal-Organic Chemical Vapor Deposition:MOCVD)法、有機金属気相成長(Metal-Organic Vapor Phase Epitaxy:MOVPE)法、分子線エピタキシー(Molecular Beam Epitaxy:MBE)法、及び、ハライド気相エピタキシー(Halide Vapor Phase Epitaxy:HVPE)法などを用いることができる。
例えば、MOCVD法またはMOVPE法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Gaの原料として、例えばTMGa(トリメチルガリウム)及びTEGa(トリエチルガリウム)を用いることができる。Inの原料として、例えば、TMIn(トリメチルインジウム)及びTEIn(トリエチルインジウム)などを用いることができる。Alの原料として、例えば、TMAl(トリメチルアルミニウム)などを用いることができる。Nの原料として、例えば、NH(アンモニア)、MMHy(モノメチルヒドラジン)及びDMHy(ジメチルヒドラジン)などを用いることができる。Siの原料としては、SiH(モノシラン)、Si(ジシラン)などを用いることができる。
実施形態によれば、発光効率を向上できる半導体発光素子が提供できる。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる半導体層、発光部、井戸層及び障壁層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1半導体層、 10i…低不純物濃度層、 20…第2半導体層、 30…発光部、 31…障壁層、 31x…高Al濃度領域、 31xn…n側高Al濃度領域、 31y…低Al濃度領域、 31yn…n側低Al濃度領域、 32…井戸層、 50…バッファ層、 50s…基板、 51…AlN層、 52…AlGaNNバッファ層、 53…低Al組成層、 54…高Al組成層、 110、111、119a、119b…半導体発光素子、 BL1〜BL3…第1障壁層、 BLn…n側障壁層、 BLp…p側障壁層、 CAl…Al組成比、 CIn…In組成比、 Ex1…外部量子効率、 J…電流密度、 Pz…位置、 WL1〜WL3…第1〜第3井戸層、 WLn…n側井戸層

Claims (13)

  1. 第1導電形の第1半導体層と、
    第2導電形の第2半導体層と、
    前記第1半導体層と前記第2半導体層との間に設けられInw1Ga1−w1N(0<w1<1)を含む第1井戸層と、
    前記第1井戸層と前記第2半導体層との間に設けられInw2Ga1−w2N(0<w2<1)を含む第2井戸層と、
    前記第2井戸層と前記第2半導体層との間に設けられIn w3 Ga 1−w3 N(0<w3<1)を含む第3井戸層と、
    前記第1半導体層と前記第1井戸層との間に設けられた第1障壁層であって、
    前記第1井戸層と接しAlx1Ga1−x1N(0<x1<1)を含む高Al濃度領域と、
    前記高Al濃度領域と前記第1半導体層との間において前記高Al濃度領域と接しAly1Ga1−y1N(0≦y1<x1)を含む低Al濃度領域と、
    を含む前記第1障壁層と、
    前記第1井戸層と前記第2井戸層との間に設けられ前記第1井戸層及び前記第2井戸層と接しGaNからなる第2障壁層と、
    前記第2井戸層と前記第3井戸層との間に設けられ前記第2井戸層及び前記第3井戸層と接しGaNからなる第3障壁層と、
    前記第3井戸層と前記第2半導体層との間に設けられ前記第3井戸層及び前記第2半導体層と接しGaNからなるp側障壁層と、
    前記第1半導体層と前記第1井戸層との間に設けられIn wn Ga 1−wn N(0<wn<1)を含むn側井戸層と、
    前記第1半導体層と前記n側井戸層との間に設けられたn側障壁層と、
    を備え
    前記n側障壁層は、
    前記n側井戸層と接しAl xn Ga 1−xn N(0<xn<1)を含むn側高Al濃度領域と、
    前記n側高Al濃度領域と前記第1半導体層との間において前記n側高Al濃度領域と接しAl yn Ga 1−yn N(0≦yn<xn)を含むn側低Al濃度領域と、
    を含み、
    前記n側井戸層は、複数設けられ、
    前記n側障壁層は、複数設けられ、
    前記複数のn側井戸層と前記複数のn側障壁層とは、前記第1半導体層から前記第2半導体層に向かう方向に沿って交互に並び、
    前記複数のn側井戸層の数は、3以上9以下である、半導体発光素子。
  2. 前記第3井戸層の厚さは、前記第1井戸層の厚さよりも厚い、請求項記載の半導体発光素子。
  3. 第1導電形の第1半導体層と、
    第2導電形の第2半導体層と、
    前記第1半導体層と前記第2半導体層との間に設けられInw1Ga1−w1N(0<w1<1)を含む第1井戸層と、
    前記第1井戸層と前記第2半導体層との間に設けられInw2Ga1−w2N(0<w2<1)を含む第2井戸層と、
    前記第1半導体層と前記第1井戸層との間に設けられた第1障壁層であって、
    前記第1井戸層と接しAlx1Ga1−x1N(0<x1<1)を含む高Al濃度領域と、
    前記高Al濃度領域と前記第1半導体層との間において前記高Al濃度領域と接しAly1Ga1−y1N(0≦y1<x1)を含む低Al濃度領域と、
    を含む前記第1障壁層と、
    前記第1井戸層と前記第2井戸層との間に設けられ前記第1井戸層及び前記第2井戸層と接しGaNからなる第2障壁層と、
    前記第2井戸層と前記第2半導体層との間に設けられ前記第2井戸層及び前記第2半導体層と接しGaNからなるp側障壁層と、
    前記第1半導体層と前記第1井戸層との間に設けられIn wn Ga 1−wn N(0<wn<1)を含むn側井戸層と、
    前記第1半導体層と前記n側井戸層との間に設けられたn側障壁層と、
    を備え
    前記n側障壁層は、
    前記n側井戸層と接しAl xn Ga 1−xn N(0<xn<1)を含むn側高Al濃度領域と、
    前記n側高Al濃度領域と前記第1半導体層との間において前記n側高Al濃度領域と接しAl yn Ga 1−yn N(0≦yn<xn)を含むn側低Al濃度領域と、
    を含み、
    前記n側井戸層は、複数設けられ、
    前記n側障壁層は、複数設けられ、
    前記複数のn側井戸層と前記複数のn側障壁層とは、前記第1半導体層から前記第2半導体層に向かう方向に沿って交互に並び、
    前記複数のn側井戸層の数は、3以上9以下である、半導体発光素子。
  4. 前記x1は、0.05以上0.3以下である、請求項1〜3のいずれか1つに記載の半導体発光素子。
  5. 前記ynは、0.01以下である、請求項1〜4のいずれか1つに記載の半導体発光素子。
  6. 前記xnは、0.05以上0.3以下である、請求項1〜5のいずれか1つに記載の半導体発光素子。
  7. 前記wnは、0.14以上0.16以下である、請求項のいずれか1つに記載の半導体発光素子。
  8. 前記w1は、前記w2よりも高い、請求項1〜のいずれか1つに記載の半導体発光素子。
  9. 前記w1及びw2の少なくともいずれかは、0.12以上0.16以下である、請求項1〜のいずれか1つに記載の半導体発光素子。
  10. 前記第2井戸層の厚さは、前記第1井戸層の厚さよりも厚い、請求項1〜のいずれか1つに記載の半導体発光素子。
  11. 前記y1は、0.01以下である、請求項1〜1のいずれか1つに記載の半導体発光素子。
  12. 前記第1障壁層の厚さは、3ナノメートル以上5.5ナノメートル以下である、請求項1〜1のいずれか1つに記載の半導体発光素子。
  13. 前記高Al濃度領域の厚さは、前記低Al濃度領域の厚さの0.2倍以上0.5倍以下である、請求項1〜1のいずれか1つに記載の半導体発光素子。
JP2015156288A 2015-08-06 2015-08-06 半導体発光素子 Active JP6483566B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015156288A JP6483566B2 (ja) 2015-08-06 2015-08-06 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015156288A JP6483566B2 (ja) 2015-08-06 2015-08-06 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2017037873A JP2017037873A (ja) 2017-02-16
JP6483566B2 true JP6483566B2 (ja) 2019-03-13

Family

ID=58048603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015156288A Active JP6483566B2 (ja) 2015-08-06 2015-08-06 半導体発光素子

Country Status (1)

Country Link
JP (1) JP6483566B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305920B (zh) * 2018-03-09 2024-02-09 南昌大学 一种氮化物发光二极管
JP7388357B2 (ja) * 2018-08-16 2023-11-29 ソニーグループ株式会社 発光デバイス
JP7328558B2 (ja) * 2020-05-27 2023-08-17 日亜化学工業株式会社 発光素子及び発光素子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977665B2 (en) * 2006-07-26 2011-07-12 Lg Electronics Inc. & Lg Innotek Co., Ltd. Nitride-based light emitting device
JP5060637B1 (ja) * 2011-05-13 2012-10-31 株式会社東芝 半導体発光素子及びウェーハ
JP5912564B2 (ja) * 2012-01-23 2016-04-27 スタンレー電気株式会社 GaN系半導体発光素子
JP5509275B2 (ja) * 2012-08-13 2014-06-04 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
JP2017037873A (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
JP5372045B2 (ja) 半導体発光素子
JP5175918B2 (ja) 半導体発光素子
US8692287B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP6472459B2 (ja) オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ
JP5383880B1 (ja) 窒化物半導体層の製造方法及び半導体発光素子の製造方法
US20130306981A1 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
TWI666790B (zh) Iii族氮化物半導體發光元件的製造方法及iii族氮化物半導體發光元件
JP6483566B2 (ja) 半導体発光素子
JP5911727B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5388967B2 (ja) 半導体発光素子
JP2012204540A (ja) 半導体装置およびその製造方法
JP6430317B2 (ja) 半導体発光素子及びその製造方法
US9601654B2 (en) Method of producing group III nitride semiconductor light-emitting device
JP2014096396A (ja) 窒化物半導体層の形成方法
JP5123414B2 (ja) 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5889981B2 (ja) 半導体発光素子
JP2006186005A (ja) 窒化物系化合物半導体、その製造方法及びその用途
JP2009266963A (ja) 窒化物系発光素子、及び半導体発光素子を製造する方法
WO2020122137A1 (ja) Iii族窒化物半導体発光素子及びその製造方法
TW202107734A (zh) 發光二極體及其製造方法
JP6649693B2 (ja) 窒化物半導体発光素子及びその製造方法
JP5837642B2 (ja) 半導体素子、及び、窒化物半導体ウェーハ
JP6010088B2 (ja) 半導体発光素子
JP6437083B2 (ja) 半導体ウェーハ及び半導体素子
JP5651758B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190214

R150 Certificate of patent or registration of utility model

Ref document number: 6483566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250