KR102211209B1 - 질화알루미늄 기반 트랜지스터의 제조 방법 - Google Patents

질화알루미늄 기반 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR102211209B1
KR102211209B1 KR1020190062672A KR20190062672A KR102211209B1 KR 102211209 B1 KR102211209 B1 KR 102211209B1 KR 1020190062672 A KR1020190062672 A KR 1020190062672A KR 20190062672 A KR20190062672 A KR 20190062672A KR 102211209 B1 KR102211209 B1 KR 102211209B1
Authority
KR
South Korea
Prior art keywords
layer
gan channel
channel layer
composition
aln buffer
Prior art date
Application number
KR1020190062672A
Other languages
English (en)
Other versions
KR20200066141A (ko
Inventor
남옥현
최의호
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to US17/297,659 priority Critical patent/US11978629B2/en
Priority to PCT/KR2019/016510 priority patent/WO2020111789A2/ko
Priority to EP19890469.0A priority patent/EP3890029A4/en
Publication of KR20200066141A publication Critical patent/KR20200066141A/ko
Application granted granted Critical
Publication of KR102211209B1 publication Critical patent/KR102211209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 질화알루미늄 기반 트랜지스터의 제조 방법에 관한 것으로서, 본 발명의 질화알루미늄(AlN) 기반의 HEMT 소자는, AlN 버퍼층을 사용하되 GaN/AlN 계면에 AlGaN 조성변화층을 삽입하여 2DHG(이차원정공가스)의 생성 정도를 제거 또는 억제해 2DEG(이차원전자가스) 층에 쿨롱끌림(Coulomb drag)의 영향을 감소시키고 2DEG(이차원전자가스)의 이동도를 향상시킬 수 있다.

Description

질화알루미늄 기반 트랜지스터의 제조 방법{Method for Manufacturing AlN Based Transistor}
본 발명은 질화알루미늄(AlN) 기반 트랜지스터에 관한 것으로서, 특히, 이동도 특성을 향상시킬 수 있는 AlN 버퍼층 기반의 HEMT(High Electron Mobility Transistor, 고전자이동도 트랜지스터)에 관한 것이다.
일반적으로 질화물 기반 HEMT는 AlxInyGa1-x-yN/GaN or AlxInyGa1-x-yN/AlN/GaN 구조로 실리콘(Si) 기판 등을 이용하여 그 위에 구현되며, AlxInyGa1-x-yN/GaN 혹은 AlN/GaN 계면에서 발생하는 2DEG(Two Dimensional Electron Gas, 이차원전자가스)의 고이동도의 고전자농도 특성을 이용하여 고출력 및 고주파 전자소자에 활용되고 있다.
한편, 차세대 고성능 질화물 기반 HEMT 구현을 위해, 도 1과 같이 높은 밴드갭, 열전도율, 우수한 물성을 가지는 AlN을 버퍼(buffer)층으로 하는 Al1-x-yGaxInyN /GaN/AlN 구조의 HEMT가 제안되었으나 GaN/AlN 계면의 큰 음의 분극전하(Negative polarization charge)로 인하여 높은 밀도의 2DHG(Two Dimensional Hole Gas, 이차원정공가스)이 발생함으로써, 2DEG 층에 쿨롱끌림(Coulomb drag)의 영향을 주어 2DEG 층의 이동도를 저하시키는 문제점이 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, AlN 버퍼층을 사용하되 GaN/AlN 계면에 AlGaN 조성변화층을 삽입하여 2DHG(이차원정공가스)의 생성 정도를 제거 또는 억제해 2DEG(이차원전자가스) 층에 쿨롱끌림(Coulomb drag)의 영향을 감소시키고 2DEG(이차원전자가스)의 이동도를 향상시킬 수 있는, 질화알루미늄(AlN) 기반의 HEMT 소자를 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 상기의 목적을 달성하기 위한 본 발명의 일면에 따른 고전자이동도 트랜지스터(HEMT)의 제조 방법은, 반도체 기판 상에 AlN 버퍼층, 조성변화층, GaN 채널층, AlxInyGa1-x-yN 베리어층(x,y는 0과 1사이의 실수)을 순차 적층한 구조를 형성하되, 상기 조성변화층은, 상기 AlN 버퍼층으로부터 상기 GaN 채널층의 위치까지 Al 조성이 변화되는 AlmGa1-mN층으로서, m은 상기 AlN 버퍼층 에지에서 상기 GaN 채널층 에지까지 감소하는 실수값이 되도록 형성된 층인 것을 특징으로 한다.
상기 m은 상기 AlN 버퍼층 에지에서 0.8~1.0, 상기 GaN 채널층 에지에서 0.0~0.2일 수 있다.
상기 반도체 기판은, SiC, 사파이어(Sapphire), Si, GaN, 또는 AlN의 단결정 기판을 포함할 수 있다.
상기 순차 적층한 구조는, MOCVD(Metal-Organic Chemical Vapour Deposition) 또는 MBE(Molecular Beam Epitaxy) 장비에서 인시추 공정으로 진행되어 획득될 수 있다.
상기 조성변화층의 형성에서, 반응로의 온도, 압력, 분위기 가스의 유량, 또는 Al, Ga, N 소스 간의 비율을 포함하는 반응로 조건을 변화시켜서 상기 AlN 버퍼층 에지에서 상기 GaN 채널층 에지 사이의 상기 Al 조성의 변화를 획득할 수 있다.
상기 m은 상기 AlN 버퍼층 에지에서 상기 GaN 채널층 에지까지, 선형적 감소, 상기 AlN 버퍼층 에지 쪽에서 변화율이 더 큰 비선형적 감소, 또는 상기 GaN 채널층 에지 쪽에서 변화율이 더 큰 비선형적 감소하는 값으로 변하도록 제조될 수 있다.
상기 선형적 감소 또는 상기 비선형적 감소는 상기 AlN 버퍼층 에지에서 상기 GaN 채널층 에지까지 상기 Al 조성의 변화가 연속적인 형태, 불연속적인 형태 또는 이들의 조합으로 이루어지도록 반응로 조건을 시간적으로 연속 또는 불연속으로 변경하여 상기 조성변화층을 형성할 수 있다.
상기 고전자이동도 트랜지스터(HEMT)의 제조 방법은, 상기 AlxInyGa1-x-yN 베리어층이 AlN가 아닌 경우에, 상기 GaN 채널층과 상기 AlxInyGa1-x-yN 베리어층 사이에 AlN 삽입층을 더 적층하는 단계를 포함할 수 있다. 상기 AlN 삽입층의 두께는 5~20Å일 수 있다.
상기 고전자이동도 트랜지스터(HEMT)의 제조 방법은, 상기 GaN 채널층과 상기 AlxInyGa1-x-yN 베리어층 사이에 자발 및 압전 분극으로 인해 형성된 2DEG(이차원전자가스)를 소스 단자와 드레인 단자 간의 전자 흐름에 이용하여 트랜지스터를 동작시키도록 적용하기 위한 것을 특징으로 한다.
상기 조성변화층의 형성에 의해, 상기 AlN 버퍼층과 상기 GaN 채널층 사이의 2DHG(이차원정공가스)의 생성 정도를 제거 또는 억제해, 상기 GaN 채널층과 상기 AlxInyGa1-x-yN 베리어층 사이의 2DEG(이차원전자가스) 층에 쿨롱끌림(Coulomb drag)의 영향을 감소시켜서, 2DEG(이차원전자가스)의 이동도를 향상시키며, 상기 조성변화층이 상기 AlN 버퍼층과 상기 GaN 채널층 사이에서 발생하는 압축응력으로 인한 상기 GaN 채널층의 품질 저하를 방지해 고품질의 상기 GaN 채널층이 형성되도록 하기 위한 것을 특징으로 한다.
그리고, 본 발명의 다른 일면에 따라, 상기 고전자이동도 트랜지스터(HEMT)의 제조 방법을 이용해, 상기 순차 적층한 구조의 고전자이동도 트랜지스터 소자를 제안하며, 이와 같은 HEMT 구조의 소자는, 고이동도의 고전자농도 특성을 이용하여 고출력의 고주파 전자소자나 광검출용 전자소자 등에 활용될 수 있다.
본 발명에 따른 질화알루미늄(AlN)기반의 HEMT 소자는, AlN 버퍼층을 사용하되 GaN/AlN 계면에 AlGaN 조성변화층이 삽입된 구조로서, 2DHG(이차원정공가스)의 생성 정도를 제거 또는 억제해 2DEG(이차원전자가스) 층에 쿨롱끌림(Coulomb drag)의 영향을 감소시키고 2DEG(이차원전자가스)의 이동도를 향상시킬 수 있다.
또한, 본 발명에 따른 질화알루미늄(AlN)기반의 HEMT 소자는, 삽입된 AlGaN 조성변화층에 의해 GaN/AlN 구조에서 발생하는 압축응력으로 인한 GaN의 품질 저하를 방지하고 고품질의 GaN 박막이 형성되도록 한다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는 첨부도면은, 본 발명에 대한 실시예를 제공하고 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 종래의 HEMT(고전자이동도 트랜지스터)의 구조이다.
도 2a는 본 발명의 일 실시예에 따른 HEMT(고전자이동도 트랜지스터) 제조 방법을 설명하기 위한 도면이다.
도 2b는 본 발명의 AlGaN 조성변화층의 특성을 설명하기 위한 깊이에 따른 밴드갭 및 캐리어 농도 관련 도면이다.
도 3은 본 발명의 AlGaN 조성변화층을 연속적 Al 조성으로 형성하는 시간에 따른 Al 조성 프로파일의 예시를 보여준다.
도 4는 본 발명의 AlGaN 조성변화층을 불연속적 Al 조성으로 형성하는 시간에 따른 Al 조성 프로파일의 예시를 보여준다.
도 5는 본 발명의 AlGaN 조성변화층의 유무를 보여주는 HEMT 구조에 대한 X선 회절 분석 결과의 예이다.
도 6은 본 발명의 AlGaN 조성변화층의 유무에 따른 GaN 채널층의 결정성 품질을 설명하기 위한 도면이다.
도 7은 본 발명의 AlGaN 조성변화층의 X선 회절 역격자 지도의 예이다.
도 8은 종래의 HEMT 구조와 본 발명의 HEMT 구조에 대한 홀효과 측정의 비교 결과의 예이다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 대해서 자세히 설명한다. 이때, 각각의 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타낸다. 또한, 이미 공지된 기능 및/또는 구성에 대한 상세한 설명은 생략한다. 이하에 개시된 내용은, 다양한 실시 예에 따른 동작을 이해하는데 필요한 부분을 중점적으로 설명하며, 그 설명의 요지를 흐릴 수 있는 요소들에 대한 설명은 생략한다. 또한 도면의 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니며, 따라서 각각의 도면에 그려진 구성요소들의 상대적인 크기나 간격에 의해 여기에 기재되는 내용들이 제한되는 것은 아니다.
본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시 예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 2a는 본 발명의 일 실시예에 따른 HEMT(고전자이동도 트랜지스터) 제조 방법을 설명하기 위한 도면이다.
도 2a를 참조하면, 본 발명의 일 실시예에 따른 HEMT는, MOCVD(Metal-Organic Chemical Vapour Deposition) 또는 MBE(Molecular Beam Epitaxy) 장비 등의 반응로에서 인시추(In Situ) 공정으로, SiC, 사파이어(Sapphire), Si, GaN, 또는 AlN의 단결정 기판 등의 반도체 기판(10) 상에 AlN 버퍼층(20), AlGaN 조성변화층(30), GaN 채널층(40), AlxInyGa1-x-yN 베리어층(50)(x,y는 0과 1사이의 실수)을 순차 적층하여 획득될 수 있다.
이와 같은 순차 적층 공정에서 각각의 공정 마다, 반응로에 온도, 압력, 분위기 가스 유량, 소스 간의 비율을 적절히 맞추어 실시될 수 있다. AlN 버퍼층(20)은 0.5 μm 이상의 두께로 형성될 수 있으며, 예를 들어, 0.5~5.0μm 정도로 형성될 수 있다. 조성변화층(30)은 0.005 μm 이상의 두께로 형성될 수 있으며, 예를 들어, 0.005~1.0μm 정도로 형성될 수 있다. GaN 채널층(40)은 0.01 μm 이상의 두께로 형성될 수 있으며, 예를 들어, 0.01~1.0μm 정도로 형성될 수 있다. AlxInyGa1-x-yN 베리어층(50)은 0.01 μm 이상의 두께로 형성될 수 있으며, 예를 들어, 0.01~1.0μm 정도로 형성될 수 있다.
이와 같은 HEMT 구조는, GaN 채널층(40)과 AlxInyGa1-x-yN 베리어층(50) 사이에 자발 및 압전 분극으로 인해 형성된 2DEG(이차원전자가스)를 소스 단자와 드레인 단자 간의 전자 흐름에 이용하여 트랜지스터를 동작시키도록 적용될 수 있다.
도면에 도시하지 않았지만, 이와 같은 HEMT 구조는, AlxInyGa1-x-yN 베리어층(50) 상에 게이트 단자, 소스 단자와 드레인 단자를 적절히 형성함으로써, MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조로 제작되어 트랜지스터 동작이 이루어지도록 소자 형태로 제조될 수 있다. 예를 들어, 이와 같은 HEMT 구조는, 고이동도의 고전자농도 특성을 이용하여 고출력의 고주파 전자소자나 광검출용 전자소자 등에 활용될 수 있다.
이외에도, 상기 2DEG(이차원전자가스)의 고전자이동도 특성을 향상시키기 위하여, 경우에 따라서는, AlxInyGa1-x-yN 베리어층(50)이 AlN가 아닌 경우에(예, (x=1, y=0) 아닌 경우), GaN 채널층(40)과 AlxInyGa1-x-yN 베리어층(50) 사이에 이원계 AlN 삽입층(41), 즉, AlN를 5~20 Å 두께 더 적층할 수도 있다.
특히, 본 발명에서, 조성변화층(30)은, AlN 버퍼층(20)으로부터 GaN 채널층(40)의 위치까지 Al 조성이 변화되는 AlmGa1-mN층으로서, m은 AlN 버퍼층(20) 에지에서 GaN 채널층(40) 에지까지 감소하는 실수값이 되도록 형성된 층이다. 예를 들어, m은 AlN 버퍼층(20) 에지에서 0.8~1.0(예, 1.0)일 수 있고, GaN 채널층(40) 에지에서 0.0~0.2(예, 0.0)일 수 있다.
이와 같은 조성변화층(30)의 형성은, 도 2b와 같이, AlN 버퍼층(20)과 GaN 채널층(40) 사이의 2DHG(이차원정공가스)의 생성 정도를 제거 또는 억제해(도 1의 (b)에 비교하여 2DHG 농도가 매우 낮아짐), GaN 채널층(40)과 AlxInyGa1-x-yN 베리어층(50) 사이의 2DEG(이차원전자가스) 층에 쿨롱끌림(Coulomb drag)의 영향을 감소시켜서(전자의 끌림이 감소함), 2DEG(이차원전자가스)의 이동도를 향상시키며, 조성변화층(30)이 AlN 버퍼층(20)과 GaN 채널층(40) 사이에서 발생하는 압축응력으로 인한 GaN 채널층(40)의 품질 저하를 방지해 고품질의 GaN 채널층(40)이 형성되도록 할 수 있다. 즉, AlN 버퍼층(20)과 GaN 채널층(40) 사이에서 격자 상수 차이(도 7참조)에 의해 발생하는 압축응력으로 결정성이 떨어지거나 결함 등이 발생하여 GaN 채널층(40)의 품질을 저하시킬 수 있지만, 조성변화층(30)은 격자 상수 차이를 스무드하게 변화시켜서 도 6과 같이 고품질의 GaN 채널층(40)이 형성되도록 할 수 있다.
조성변화층(30)의 형성에서, 반응로의 온도, 압력, 분위기 가스의 유량, 또는 Al, Ga, N 소스 간의 비율을 포함하는 반응로 조건을 변화시켜서 AlN 버퍼층(20) 에지에서 GaN 채널층(40) 에지 사이의 Al 조성의 변화를 일으킬 수 있다.
도 3은 본 발명의 AlGaN 조성변화층(30)을 연속적 Al 조성으로 형성하는 시간에 따른 Al 조성 프로파일의 예시를 보여준다.
도 3과 같이, AlmGa1-mN 조성변화층(30)을 위한 AlN 버퍼층(20) 에지에서 GaN 채널층(40) 에지까지의 m의 값의 변화(Al 조성 변화)는, 선형적 감소, AlN 버퍼층(20) 에지 쪽(그래프의 좌측)에서 변화율이 더 큰 비선형적 감소, 또는 GaN 채널층(40) 에지 쪽(그래프의 우측)에서 변화율이 더 크게 비선형적으로 감소하도록 이루어질 수 있다. 이와 같은 m의 값의 선형적 감소 또는 비선형적 감소는 시간에 따라 어느 한 형태를 유지할 수도 있고, 그 조합한 형태를 갖도록 이루어질 수도 있다.
도 4는 본 발명의 AlGaN 조성변화층(30)을 불연속적 Al 조성으로 형성하는 시간에 따른 Al 조성 프로파일의 예시를 보여준다. 도 4는, 도 3에서 m의 값의 변화(Al 조성 변화)가 선형적 감소인 경우에 대한 불연속적 Al 조성 변화에 대하여 도시하였으나, 도 3의 비선형적 감소에 대한 2가지 예에 대하여도 유사하게 불연속적 Al 조성 변화가 이루어지도록 할 수도 있고, 이들 선형적 감소와 비선형적 감소가 조합되도록 할 수도 있다. 또한, 도 3의 연속적 Al 조성 변화와 도 4의 불연속적 Al 조성 변화를 조합하여 AlGaN 조성변화층(30)을 형성할 수도 있다.
즉, 이와 같은 AlmGa1-mN 조성변화층(30)의 적층 공정 중의 m의 값의 선형적 감소 또는 비선형적 감소 변화를 위하여, AlN 버퍼층(20) 에지에서 GaN 채널층(40) 에지까지 Al 조성의 변화가 연속적인 형태, 불연속적인 형태 또는 이들의 조합으로 이루어지도록 반응로 조건(예, 온도, 압력, 분위기 가스의 유량, 소스 유량 등)을 시간적으로 연속 또는 불연속으로 변경하여 조성변화층(30)을 형성할 수 있다.
이와 같은 조성변화층(30)에 대한 MOCVD에서의 공정을 예로 들어 설명하면, 온도 1000~1200℃, 압력 10~200 Torr, 분위기 가스(예, N2, H2 또는 N2와 H2의 혼합)의 유량, 소스 간의 비율(예, Al/(Al+Ga) 소스 비율=0~1, N/III족 소스 비율=300~2000) 등에 대한 반응로 조건을 변화시켜서 AlN 버퍼층(20) 에지에서 GaN 채널층(40) 에지 사이의 Al 조성의 변화를 일으킬 수 있다. 여기서, III족은 Al 또는 Ga 등 3족 원소이다. 이와 같은 예에서 온도를 1000℃부터 1200℃까지 올릴 때 Al 조성이 100%에서 0%로 형성될 수 있으며, 압력을 10 Torr 부터 200 Torr까지 올릴 때 Al 조성이 100%에서 0%로 형성될 수 있으며, 또한, Al/(Al+Ga) 소스 비율을 1부터 0까지 내릴 때 Al 조성이 100%에서 0%로 형성될 수 있으며, N/III족 소스 비율을 300부터 2000까지 올릴 때 Al 조성이 100%에서 0%로 형성될 수 있다. 또한, 분위기 가스의 유량이나 분위기 가스로서 N2, H2 또는 N2와 H2의 혼합 등 어떤 분위기 인가에 따라서도 Al 조성이 어느정도 변화될 수 있다. 좀 더 구체적으로 예를 들면, Al/(Al+Ga) 소스비율을 0~1 사이에서 적절히 고정하고, Al/(Al+Ga) 소스비율을 제외한 온도, 압력, 분위기 가스 등 다른 증착 변수의 변화들을 통해서 Al 조성의 변화가 도 3과 같이 위로 볼록한 비선형감소, 선형감소, 또는 아래로 볼록한 비선형감소 등의 경향을 갖도록 조성변화층(30)을 형성할 수 있다.
위의 예에서, 예를 들어, 조성변화층(30)의 적층 동안 시간에 따라 다른 조건을 고정하고 온도를 감소시키는 경우에, 도 3과 같이 AlN 버퍼층(20) 에지에서 GaN 채널층(40) 에지까지 Al 조성의 변화가 위로 볼록한 비선형 감소에서 -> 선형 감소 -> 아래로 볼록한 비선형 감소의 경향을 보일 수 있다. 또한, 도 4와 같이, 조성변화층(30)이 불연속적인(단계적인) 조성의 변화를 갖도록 소스의 공급을 중단시키고 성장변수를 조절한 뒤 소스를 재공급하여 성장할 수 있으며, 이러한 단계적 변화의 경향은 도 3의 연속적인 변화의 경우와 마찬가지로 위 혹은 아래로 볼록한 단계적 변화를 가지도록 할 수도 있음은 당연하다.
도 5는 본 발명의 AlGaN 조성변화층(30)의 유무를 보여주는 HEMT 구조에 대한 X선 회절 분석 결과의 예이다.
위와 같은 본 발명의 일 실시예에 따른 HEMT 구조를 제작하여 X선 회절 분석한 결과, 도 5와 같이, AlGaN 조성변화층(30)이 있는 경우(w AlGaN graded layer)에는, 해당 층이 없는 경우(w/o AlGaN graded layer)에 비교하여, AlN 버퍼층(20)과 GaN 채널층(40) 사이에서 해당 X선 회절 피크(AlGaN graded layer (002))가 나타남을 확연히 구별할 수 있었다.
도 6은 본 발명의 AlGaN 조성변화층의 유무에 따른 GaN 채널층의 결정성 품질을 설명하기 위한 도면이다.
위와 같은 본 발명의 일 실시예에 따른 HEMT 구조를 제작하여 XRD(X-ray diffraction) 강도를 측정한 결과, 도 6과 같이, AlGaN 조성변화층(30)이 있는 경우(w AlGaN graded layer)에는, 해당 층이 없는 경우(w/o AlGaN graded layer)에 비교하여, GaN 채널층(40)의 (002)/(102) 각 평면에서, FWHM(full width at half maximum, 반치폭)이 감소하여 결정성 품질이 확연히 향상되었음을 확인하였다.
도 7은 본 발명의 AlGaN 조성변화층(30)의 X선 회절 역격자 지도의 예이다.
AlGaN 조성변화층(30)이 없는 경우의 AlN 버퍼층(20)과 GaN 채널층(40) 사이의, 격자 상수 차이에 의한 압축응력으로 GaN 채널층(40)의 품질 저하가 일어날 수 있지만, 도 7과 같이, 본 발명의 AlGaN 조성변화층(30)이 AlN 버퍼층(20)과 GaN 채널층(40) 사이에서 위치에 따른 격자 상수의 변화를 서서히 변화시킴으로써, 고품질의 GaN 채널층(40)이 형성되도록 할 수 있다. 즉, AlGaN 조성변화층(30)이 없는 경우에, AlN 버퍼층(20)과 GaN 채널층(40) 사이에서 격자 상수 차이에 의해 발생하는 압축응력으로 결정성이 떨어지거나 결함 등이 발생하여 GaN 채널층(40)의 품질을 저하시킬 수 있지만, 조성변화층(30)은 격자 상수 차이를 스무드하게 변화시켜서 도 6과 같이 고품질의 GaN 채널층(40)이 형성되도록 할 수 있다.
도 8은 종래의 HEMT 구조와 본 발명의 HEMT 구조에 대한 홀효과 측정의 비교 결과의 예이다. 종래의 HEMT 구조에서 GaN층과 본 발명의 조성변화층(30)에 대하여 비교하였다.
위와 같은 본 발명의 일 실시예에 따른 HEMT 구조를 제작하여 측정한 결과, 도 8과 같이, 쉬트 저항의 감소(예, 471.8->377.8), 이동도의 증가(1.57e+03->1.81e+03), 전자 농도(쉬트 농도)의 증가(8.419e+12->9.134e+12) 등 특성이 확연히 향상됨을 확인하였다. 따라서, 이와 같은 조성변화층(30)의 형성은, 도 2b와 같이, AlN 버퍼층(20)과 GaN 채널층(40) 사이의 2DHG(이차원정공가스)의 생성 정도를 제거 또는 억제해(도 1의 (b)에 비교하여 2DHG 농도가 매우 낮아짐), GaN 채널층(40)과 AlxInyGa1-x-yN 베리어층(50) 사이의 2DEG(이차원전자가스) 층에 쿨롱끌림(Coulomb drag)의 영향을 감소시켜서(전자의 끌림이 감소함), 2DEG(이차원전자가스)의 이동도를 향상시킬 수 있음을 알 수 있다.
상술한 바와 같이, 본 발명에 따른 질화알루미늄(AlN)기반의 HEMT 소자는, AlN 버퍼층을 사용하되 GaN/AlN 계면에 AlGaN 조성변화층(30)이 삽입된 구조로서, 2DHG(이차원정공가스)의 생성 정도를 제거 또는 억제해 2DEG(이차원전자가스) 층에 쿨롱끌림(Coulomb drag)의 영향을 감소시키고 2DEG(이차원전자가스)의 이동도를 향상시킬 수 있다. 또한, 본 발명에 따른 질화알루미늄(AlN)기반의 HEMT 소자는, 삽입된 AlGaN 조성변화층(30)에 의해 GaN/AlN 구조에서 발생하는 압축응력으로 인한 GaN의 품질 저하를 방지하고 고품질의 GaN 박막이 형성되도록 한다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
반도체 기판(10)
AlN 버퍼층(20)
AlGaN 조성변화층(30)
GaN 채널층(40)
AlN 삽입층(41)
AlxInyGa1-x-yN 베리어층(50)

Claims (12)

  1. 반도체 기판 상에 AlN 버퍼층, 조성변화층, GaN 채널층, AlxInyGa1-x-yN 베리어층(x,y는 0과 1사이의 실수)을 순차 적층한 구조를 형성하되,
    상기 조성변화층은, 상기 AlN 버퍼층으로부터 상기 GaN 채널층의 위치까지 Al 조성이 변화되는 AlmGa1-mN층으로서,
    m은 상기 AlN 버퍼층 에지에서 상기 GaN 채널층 에지까지 감소하는 실수값으로서, 상기 m은, 상기 AlN 버퍼층 에지 쪽에서 변화율이 더 큰 비선형적 감소, 또는 상기 GaN 채널층 에지 쪽에서 변화율이 더 큰 비선형적 감소하는 값으로 변하며, 상기 비선형적 감소는 상기 Al 조성의 변화가 연속적인 형태, 불연속적인 형태 또는 이들의 조합으로 이루어지도록 반응로 조건을 시간적으로 연속 또는 불연속으로 변경하여 획득되며,
    상기 조성변화층의 형성에 의해, 상기 AlN 버퍼층과 상기 GaN 채널층 사이의 2DHG(이차원정공가스)의 생성 정도를 제거 또는 억제하되, 상기 GaN 채널층과 상기 조성변화층의 계면에 2DHG(이차원정공가스)를 집중시키지 않고 상기 AlN 버퍼층과 상기 GaN 채널층 사이의 상기 조성변화층 내에 2DHG(이차원정공가스)를 깊이 방향으로 분포시켜서, 상기 GaN 채널층과 상기 AlxInyGa1-x-yN 베리어층 사이의 2DEG(이차원전자가스) 층에 쿨롱끌림(Coulomb drag)의 영향을 감소시킴으로써, 2DEG(이차원전자가스)의 이동도를 향상시키며,
    상기 조성변화층의 형성을 위한 상기 반응로 조건으로서, 온도 1000~1200℃, 압력 10~200 Torr, H2 또는 N2를 포함하는 분위기 가스, 소스 비율로서 (Al+Ga)에 대한 Al의 비율 0~1, 소스 비율로서 Al, In, 또는 Ga을 포함하는 III족 원소에 대한 N의 비율 300~2000을 포함하며,
    고전자이동도 트랜지스터 소자의 제작을 위하여, 상기 GaN 채널층과 상기 AlxInyGa1-x-yN 베리어층 사이에 AlN 삽입층을 두께 5~20Å 로 더 적층하며, 상기 AlN 버퍼층은 0.5~5.0μm의 두께, 상기 조성변화층은 0.005~1.0μm의 두께, 상기 GaN 채널층은 0.01~1.0μm의 두께, 상기 AlxInyGa1-x-yN 베리어층은 0.01~1.0μm의 두께로 형성되는, 고전자이동도 트랜지스터의 제조 방법.
  2. 제1항에 있어서,
    상기 m은 상기 AlN 버퍼층 에지에서 0.8~1.0, 상기 GaN 채널층 에지에서 0.0~0.2인 것을 특징으로 하는 고전자이동도 트랜지스터의 제조 방법.
  3. 제1항에 있어서,
    상기 반도체 기판은, SiC, 사파이어(Sapphire), Si, GaN, 또는 AlN의 단결정 기판을 포함하는 것을 특징으로 하는 고전자이동도 트랜지스터의 제조 방법.
  4. 제1항에 있어서,
    상기 순차 적층한 구조는, MOCVD(Metal-Organic Chemical Vapour Deposition) 또는 MBE(Molecular Beam Epitaxy) 장비에서 인시추 공정으로 진행되어 획득되는 것을 특징으로 하는 고전자이동도 트랜지스터의 제조 방법.
  5. 제1항에 있어서,
    상기 조성변화층의 형성에서, 반응로의 온도, 압력, 분위기 가스의 유량, 또는 Al, Ga, N 소스 간의 비율을 포함하는 반응로 조건을 변화시켜서 상기 AlN 버퍼층 에지에서 상기 GaN 채널층 에지 사이의 상기 Al 조성의 변화를 획득하는 것을 특징으로 하는 고전자이동도 트랜지스터의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 GaN 채널층과 상기 AlxInyGa1-x-yN 베리어층 사이에 자발 및 압전 분극으로 인해 형성된 2DEG(이차원전자가스)를 소스 단자와 드레인 단자 간의 전자 흐름에 이용하여 트랜지스터를 동작시키도록 적용하기 위한 것을 특징으로 하는 고전자이동도 트랜지스터의 제조 방법.
  11. 제1항에 있어서,
    상기 조성변화층이 상기 AlN 버퍼층과 상기 GaN 채널층 사이에서 발생하는 압축응력으로 인한 상기 GaN 채널층의 품질 저하를 방지해 고품질의 상기 GaN 채널층이 형성되도록 하기 위한 것을 특징으로 하는 고전자이동도 트랜지스터의 제조 방법.
  12. 제1항의 고전자이동도 트랜지스터의 제조 방법으로 제조된 상기 순차 적층한 구조의 고전자이동도 트랜지스터 소자.
KR1020190062672A 2018-11-30 2019-05-28 질화알루미늄 기반 트랜지스터의 제조 방법 KR102211209B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/297,659 US11978629B2 (en) 2018-11-30 2019-11-27 Method for manufacturing aluminum nitride-based transistor
PCT/KR2019/016510 WO2020111789A2 (ko) 2018-11-30 2019-11-27 질화알루미늄 기반 트랜지스터의 제조 방법
EP19890469.0A EP3890029A4 (en) 2018-11-30 2019-11-27 PROCESS FOR MANUFACTURING A TRANSISTOR BASED ON ALUMINUM NITRIDE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180152578 2018-11-30
KR20180152578 2018-11-30

Publications (2)

Publication Number Publication Date
KR20200066141A KR20200066141A (ko) 2020-06-09
KR102211209B1 true KR102211209B1 (ko) 2021-02-03

Family

ID=71082674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190062672A KR102211209B1 (ko) 2018-11-30 2019-05-28 질화알루미늄 기반 트랜지스터의 제조 방법

Country Status (3)

Country Link
US (1) US11978629B2 (ko)
EP (1) EP3890029A4 (ko)
KR (1) KR102211209B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023085524A1 (ko) * 2021-11-15 2023-05-19 엘앤디전자 주식회사 반도체 능동소자

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240097016A1 (en) * 2020-12-02 2024-03-21 Analog Devices, Inc. Compound semiconductor devices with a conductive component to control electrical characteristics
CN113594021A (zh) * 2021-07-21 2021-11-02 东莞市中镓半导体科技有限公司 硅基GaN-HEMT外延结构的制作方法
CN116646248B (zh) * 2023-06-25 2024-02-09 江西兆驰半导体有限公司 一种外延片制备方法及其外延片、高电子迁移率晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030102482A1 (en) * 2001-12-03 2003-06-05 Saxler Adam William Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2018067712A (ja) * 2017-10-19 2018-04-26 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1978550A4 (en) * 2005-12-28 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR USE IN THE MANUFACTURE OF A FIELD EFFECT TRANSISTOR
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置
JP2014003056A (ja) 2012-06-15 2014-01-09 Nagoya Institute Of Technology 半導体積層構造およびこれを用いた半導体素子
JP6265328B2 (ja) 2013-07-29 2018-01-24 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030102482A1 (en) * 2001-12-03 2003-06-05 Saxler Adam William Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2018067712A (ja) * 2017-10-19 2018-04-26 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023085524A1 (ko) * 2021-11-15 2023-05-19 엘앤디전자 주식회사 반도체 능동소자

Also Published As

Publication number Publication date
KR20200066141A (ko) 2020-06-09
US11978629B2 (en) 2024-05-07
EP3890029A4 (en) 2022-01-05
EP3890029A2 (en) 2021-10-06
US20220051888A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
KR102211209B1 (ko) 질화알루미늄 기반 트랜지스터의 제조 방법
CN105229207B (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
US7253454B2 (en) High electron mobility transistor
US8872233B2 (en) Semiconductor structure
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
JP3960957B2 (ja) 半導体電子デバイス
US20100243989A1 (en) Semiconductor device
WO2011099097A1 (ja) 窒化物半導体装置及びその製造方法
JP2013145821A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
JP2006261642A (ja) 電界効果トランジスタおよびその製造方法
WO2011024754A1 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
US9431526B2 (en) Heterostructure with carrier concentration enhanced by single crystal REO induced strains
CN105304783A (zh) 半导体装置
WO2019106843A1 (ja) 半導体装置の製造方法、半導体装置
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP4888537B2 (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP2015070091A (ja) Ｉｉｉ族窒化物半導体基板
WO2020111789A2 (ko) 질화알루미늄 기반 트랜지스터의 제조 방법
JP2006032524A (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
US11973137B2 (en) Stacked buffer in transistors
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
US20160118486A1 (en) Semiconductor device
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant