JP2016207715A - 半導体ウエハ及び半導体装置 - Google Patents

半導体ウエハ及び半導体装置 Download PDF

Info

Publication number
JP2016207715A
JP2016207715A JP2015084187A JP2015084187A JP2016207715A JP 2016207715 A JP2016207715 A JP 2016207715A JP 2015084187 A JP2015084187 A JP 2015084187A JP 2015084187 A JP2015084187 A JP 2015084187A JP 2016207715 A JP2016207715 A JP 2016207715A
Authority
JP
Japan
Prior art keywords
layer
buffer layer
group iii
nitride semiconductor
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015084187A
Other languages
English (en)
Inventor
紘子 井口
Hiroko Iguchi
紘子 井口
哲生 成田
Tetsuo Narita
哲生 成田
伊藤　健治
Kenji Ito
健治 伊藤
嘉代 近藤
Kayo Kondo
嘉代 近藤
伸幸 大竹
Nobuyuki Otake
伸幸 大竹
真一 星
Shinichi Hoshi
真一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2015084187A priority Critical patent/JP2016207715A/ja
Priority to PCT/JP2016/001896 priority patent/WO2016166949A1/ja
Publication of JP2016207715A publication Critical patent/JP2016207715A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】III族窒化物半導体層の表面が平滑な半導体ウエハを実現する。【解決手段】半導体ウエハ１は、基板２上に多層バッファ層８を介してIII族窒化物半導体層１０が設けられている。多層バッファ層８は、少なくとも、III族窒化物半導体層１０に接する第１バッファ層８ａと、第１バッファ層８ａに接しているとともに第１バッファ層８ａとは組成が異なる第２バッファ層８ｂを含んでいる。多層バッファ層８の平均格子定数は、III族窒化物半導体層１０より小さい。半導体ウエハ１では、III族窒化物半導体層１０と第１バッファ層８ａとの界面におけるIII族窒化物半導体層１０の界面格子歪みが、第１バッファ層８ａと第２バッファ層８ｂの界面における第１バッファ層８ａの界面格子歪みより小さい。【選択図】図１

Description

本明細書は、半導体ウエハ及び半導体装置を開示する。
基板上にIII族窒化物半導体層を気相成長させて半導体ウエハを製造する技術の研究が行われている。特許文献１には、シリコン基板上に多層バッファ層を成長させ、多層バッファ層上にIII族窒化物半導体層（機能層）を成長する技術が開示されている。特許文献１は、組成が異なる第１単位層と第２単位層を繰り返し積層した組成変調層と、組成変調層上に成長させた終端層と、終端層上に成長させた中間層（歪強化層）とを単位積層構造とし、複数の単位積層構造を備える多層バッファ層を開示している。III族窒化物半導体層を成長させる基板としてIII族窒化物半導体より熱膨張係数が小さい材料を用いると、III族窒化物半導体が高温（気相成長中）から低温（典型的に室温）に冷却されるときに、内部に引張歪みが生じる。多層バッファ層は、圧縮歪みを有している。特許文献１は、III族窒化物半導体層と接する部分に中間層（歪強化層）を設けることにより、多層バッファ層の圧縮歪みを強め、III族窒化物半導体層の引張歪みを相殺している。
特表２０１１−１５５４９６号公報
しかしながら、III族窒化物半導体層と接する部分において多層バッファ層の圧縮歪みが強いと、III族窒化物半導体層は、圧縮歪みを内在したまま成長する。その結果、III族窒化物半導体層に歪み誘因ステップバンチングが発生しやすくなり、III族窒化物半導体層の表面を平滑にすることができない。本明細書では、III族窒化物半導体層の表面が平滑な半導体ウエハを実現する技術を提供する。
本明細書で開示する半導体ウエハは、基板上に多層バッファ層を介してIII族窒化物半導体層が設けられている。多層バッファ層は、平均格子定数がIII族窒化物半導体層より小さい。多層バッファ層は、少なくとも第１バッファ層と第２バッファ層を含んでいる。第１バッファ層は、III族窒化物半導体層に接している。第２バッファ層は、第１バッファ層に接している。第１バッファ層と第２バッファ層は組成が異なる。本明細書で開示する半導体ウエハでは、III族窒化物半導体層と第１バッファ層との界面におけるIII族窒化物半導体層の界面格子歪みが、第１バッファ層と第２バッファ層の界面における第１バッファ層の界面格子歪みより小さい。
上記半導体ウエハでは、III族窒化物半導体層と第１バッファ層との界面におけるIII族窒化物半導体層の界面格子歪み（以下、III族窒化物半導体層の界面格子歪みという）が、第１バッファ層と第２バッファ層の界面における第１バッファ層の界面格子歪み（以下、第１バッファ層の界面格子歪みという）より小さい。そのため、III族窒化物半導体層は、第１バッファ層の圧縮歪みを内在したまま成長することが抑制される。III族窒化物半導体層の界面格子歪みを第１バッファ層の界面格子歪みより小さくすることにより、III族窒化物半導体層に歪み誘因ステップバンチングが発生することを抑制することができる。上記の半導体ウエハは、III族窒化物半導体層の表面を平滑にすることができる。
なお、本明細書でいう「多層バッファ層」とは、基板と半導体素子層の間の格子定数差を緩和するための所謂「低温バッファ層」を意味するものではなく、III族窒化物半導体層に面方向の力を加え、III族窒化物半導体層が成膜後に高温から低温に変化するときにIII族窒化物半導体層に生じる熱歪みを緩和するためのものである。また、「歪み誘因ステップバンチング」とは、Ｔｅｒｓｏｆｆらが発見し、提唱したステップバンチング発生のメカニズムであり、「Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ Ｖｏｌｕｍｅ ７５ ２７３０（１９９５）」に開示されている。そのメカニズムは、周期的なステップ・テラスで形成される半導体表面に歪みが発生すると、歪みの２乗に比例し、ステップ間の距離に反比例したステップ間引力が働くというものである。ステップ間引力がステップの束（ステップバンチング）を次々と形成し、半導体ウエハの表面に段差が形成され、半導体ウエハの表面平滑性が低下する。そのため、半導体表面の歪みを小さくすることにより、ステップバンチングの発生を抑制することができる。
また、歪み誘因ステップバンチングは、成長面の垂線に対して主軸が微傾斜したウエハ（所謂オフ角を有するウエハ）において、より顕著となる。例えばIII族窒化物半導体の場合、一般的にｃ軸が主軸となる。そのため、III族窒化物半導体の場合、ｃ軸が成長面の垂線に対して傾斜している状態がオフ角を有するといえる。典型的に、オフ角を設けることにより、成長表面をステップ・テラスが規則的に繰り返す周期構造となり、ウエハ表面の平坦性を向上させることができる。また、オフ角を設けることにより、急峻なヘテロ接合を実現したり、ウエハ上に形成する半導体素子の界面特性が向上するといった利点も得られる。しかしながら、歪み誘因ステップ間引力が働く状況下では、オフ角を有するウエハ表面のステップ間距離が小さい。よって、オフ角を有するウエハにおいては、ステップ間引力が無視できない働きをする。そのため、歪み誘因ステップ間引力が働く状況下では、半導体ウエハの表面にステップバンチングが発生しやすい。
また、窒化物半導体層における歪み誘因ステップバンチングは、III族元素としてガリウムを主成分とするIII族窒化物半導体でより顕著である。ステップバンチングは、テラス上のIII族原子種が表面拡散してステップ端に取り込まれる過程で起こる。そのため、ステップバンチングは、「ステップ間平均距離×（１/２）≦III族原子種の表面拡散長」の条件を満足する環境下で起こりやすい。III族原子種において、ガリウムは、アルミニウムやインジウムと比較して表面拡散長が長いことが知られている。そのため、歪み誘因ステップバンチングは、ガリウムを主成分とするIII族窒化物半導体、特に窒化ガリウムで発生しやすい。なお、本明細書でいう「窒化ガリウム」には、１％未満の不純物（Ｂ，Ａｌ，Ｉｎ，Ｃ，Ｓｉ，Ｇｅ，Ｍｇ，Ｓ，Ｆｅ，Ａｓ，Ｓｂ等）を含有している窒化ガリウムも含まれる。
また、「多層バッファ層は、III族窒化物半導体層より格子定数が小さい」とは、多層バッファ層の全体とIII族窒化物半導体層の全体を比較したときに、多層バッファ層の格子定数（平均格子定数）が、III族窒化物半導体層の格子定数（平均格子定数）より小さいことを意味する。そのため、多層バッファ層の一部分とIII族窒化物半導体層の一部分とを比較したときに、多層バッファ層の一部分の格子定数が、III族窒化物半導体層の一部分の格子定数より大きくなることもある。
なお、本明細書では、「平均格子歪み」と「界面格子歪み」という用語が用いられている。ここで、「平均格子歪み」と「界面格子歪み」について、第１層が第２層の表面に積層されている場合について説明する。第１層の面方向（結晶成長する方向と直交する方向）の理想格子定数（理論上の格子定数）をａ１、実際の格子定数をａ１’とし、第２層の面方向の理想格子定数をａ２、実際の格子定数をａ２’とする。第１層の平均格子歪みε１、第２層の平均格子歪みε２、第１層と第２層の界面における第１層の界面格子歪みεＩｆ１、第１層の第２層に対する歪み緩和率Ｒ１は、以下の式で示される。
ε１＝（ａ１’−ａ１）／ａ１
ε２＝（ａ２’−ａ２）／ａ２
εＩｆ１＝（ａ２’−ａ１）／ａ１
Ｒ１＝（ａ１’−ａ２’）／（ａ１−ａ２’）
本明細書で開示する半導体装置は、基板上に多層バッファ層を介してIII族窒化物半導体層が設けられており、そのIII族窒化物半導体層の表面側に半導体素子が形成されている。多層バッファ層は、少なくとも第１バッファ層と第２バッファ層を含んでいる。第１バッファ層は、III族窒化物半導体層に接している。第２バッファ層は、第１バッファ層に接している。第１バッファ層と第２バッファ層は組成が異なる。多層バッファ層は、平均格子定数がIII族窒化物半導体層より小さい。III族窒化物半導体層と第１バッファ層との界面におけるIII族窒化物半導体層の界面格子歪みが、第１バッファ層と第２バッファ層の界面における第１バッファ層の界面格子歪みより小さい。
第１実施例の半導体ウエハの断面図を模式的に示す。 第１実施例の半導体ウエハの特性を示す。 第２実施例の半導体ウエハの断面図を模式的に示す。 第２実施例の半導体ウエハの特性を示す。 第３実施例の半導体ウエハの特性を示す。 比較例１の半導体ウエハの特性を示す。 比較例２の半導体ウエハの特性を示す。 実施例及び比較例について、半導体ウエハの表面粗さの結果を示す。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
半導体ウエハは、基板と、基板上に設けられている多層バッファ層と、多層バッファ層上に設けられているIII族窒化物半導体層を備えている。基板は、III族窒化物半導体層より熱膨張係数が小さい。具体的には、基板は、３００〜１３００Ｋの線膨張係数の温度積分値が、III族窒化物半導体層を構成する材料のａ軸方向の３００〜１３００Ｋの線膨張係数の温度積分値より小さい。より具体的には、基板の材料は、シリコン（Ｓｉ）、シリコンカーバード（ＳｉＣ）である。基板の厚みは０．１〜２ｍｍである。好ましくは、基板と多層バッファ層の間に、界面層、窒化アルミニウム（ＡｌＮ）層を設ける。界面層の材料は、Ａｌ２Ｏ３，ＡｌＯＮ等を用いることができる。界面層を設けることにより、窒化アルミニウム層の配向性が向上し、多層バッファ層，III族窒化物半導体層の結晶性を向上させることができる。なお、界面層は省略することもできる。窒化アルミニウム層の厚みは１０〜５００ｎｍである。なお、基板がシリコンの場合、窒化アルミニウム層の厚みは５０〜５００ｎｍであることが好ましい。基板がシリコンカーバイドの場合、窒化アルミニウム層の厚みは１０〜１００ｎｍであることが好ましい。窒化アルミニウムは、III族窒化物半導体の中で最も格子定数が小さい。そのため、窒化アルミニウム層を設けることにより、後述する多層バッファ層に必要な量の圧縮歪みを与えることができる。なお、上記したように、界面層，窒化アルミニウム層を省略し、基板の表面に直接多層バッファ層を形成することもできる。
多層バッファ層は、少なくとも、III族窒化物半導体層に接する第１バッファ層と、第１バッファ層に接する第２バッファ層を含んでいる。なお、多層バッファ層は、第２バッファ層に接する第３バッファ層、第３バッファ層に接する第４バッファ層等を含むこともある。すなわち、多層バッファ層は、２層以上の層を備える多層構造である。第１バッファ層は、多層バッファ層を構成する層のうち、最も表面側（III族窒化物半導体層側）に位置する層である。第１バッファ層と第２バッファ層は組成が異なっている。また、第１バッファ層は、第２バッファ層に対してコヒーレントではない。具体的には、第１バッファ層の平均格子定数と第２バッファ層の平均格子定数とをオングストローム単位で小数点以下３桁まで比較したときに、両者が異なっている。第１バッファ層が第２バッファ層に対してコヒーレントでないことにより、第１バッファ層内で歪み緩和が起こる。そのため、第２バッファ層の歪みがIII族窒化物半導体層にそのまま引き継がれることを防止することができる。すなわち、第１バッファ層が第２バッファ層に対してコヒーレントでないことにより、III族窒化物半導体層の歪みを低減し、歪み誘因ステップバンチングを抑制することができる。好ましくは、第１バッファ層の第２バッファ層に対する歪み緩和率（Ｒ１）は０．８以上である。歪み緩和率（Ｒ１）を０．８以上とすることにより、第１バッファ層で十分な歪み緩和が起こり、III族窒化物半導体層の歪みを効果的に低減することができる。
第１バッファ層の厚みは、０．０５μｍ以上とすることにより、第１バッファ層が第２バッファ層に対してコヒーレントに成長することを防止することができる。より好ましくは、第１バッファ層の厚みは、０．２μｍ以上である。第１バッファ層の厚みを０．２μｍ以上とすることにより、第１バッファ層の界面格子歪みの大きさ、第１バッファ層の成長条件に係らず、より確実に第１バッファ層が第２バッファ層に対してコヒーレントに成長することを防止することができる。
多層バッファ層の全体とIII族窒化物半導体層の全体を比較したときに、多層バッファ層の平均格子定数が、III族窒化物半導体層の平均格子定数より小さい。また、多層バッファ層の全体と窒化アルミニウムを比較したときに、多層バッファ層の平均格子定数が、窒化アルミニウムの格子定数より大きい。なお、多層バッファ層は、全体として、圧縮歪みを有していることが好ましい。多層バッファ層が圧縮歪みを有していることにより、III族窒化物半導体層の温度が成膜後に成長温度（高温）から室温（低温）に変化するときに、III族窒化物半導体層に生じる引張歪みを相殺することができる。第１バッファ層には、引張歪みが残留していないことが好ましい。換言すると、第１バッファ層は、歪みが残留していないか、圧縮歪みが残留している。より好ましくは、第１バッファ層は、圧縮歪みが残留している。なお、「第１バッファ層に圧縮歪みが残留している」とは、第１バッファ層の平均格子歪みが負の値であることに相当する。本明細書で開示する半導体ウエハでは、多層バッファ層を構成している多層構造の各層において、平均格子歪みの絶対値が最も大きい層は、第１バッファ層以外の層である。すなわち、第１バッファ層の平均格子歪みの絶対値は、多層バッファ層を構成している多層構造の各層のうち、最大ではない。
多層バッファ層の材料は、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で示される窒化物半導体を用いることができる。また、第１バッファ層は、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜０．５）で示される窒化物半導体であることが好ましい。より好ましくは、第１バッファ層は、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜０．２）で示される窒化物半導体である。第１バッファ層の平均格子定数がＡｌＮよりもＧａＮ（窒化物半導体）に近くなるので、III族窒化物半導体層と第１バッファ層の平均格子定数の差が小さくなり、III族窒化物半導体層の界面格子歪みを小さくすることができる。
多層バッファ層がＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で示される窒化物半導体の場合、多層バッファ層の各層は「ｘ」の値が異なることがある。なお、「ｘ」の値は、表面（III族窒化物半導体層側）に向かうに従って小さくなっていることが好ましい。すなわち、多層バッファ層は、表面に向かうに従ってＡｌ組成が小さくなる多層構造であることが好ましい。あるいは、多層バッファ層は、異なる材料を繰り返し積層した構造とすることもできる。例えば、多層バッファ層は、ＡｌＮとＧａＮの積層構造が繰り返し設けられている構造とすることができる。あるいは、多層バッファ層は、ＡｌＮとＡｌＧａＮの積層構造が繰り返し設けられている構造とすることもできる。多層バッファ層の厚みは０．５〜１０μｍとすることができる。
III族窒化物半導体層は、単層であってもよいし、複層であってもよい。なお、単層のIII族窒化物半導体層とは、III族窒化物半導体層の表面から裏面までの組成が同一であることを意味する。また、複層のIII族窒化物半導体層とは、III族窒化物半導体層がIII族元素の組成が異なる複数の層を備えていることを意味する。単層のIII族窒化物半導体層の場合、III族窒化物半導体層の材料は、ガリウム（Ｇａ）を主体とするIII族窒化物半導体であることが好ましい。また、複層のIII族窒化物半導体層の場合、複数の層のうち、少なくとも第１バッファ層に接する層の材料がガリウムを主体とするIII族窒化物半導体であることが好ましい。なお、「ガリウムを主体とするIII族窒化物半導体」とは、典型的には窒化ガリウム（ＧａＮ）を意味し、不純物としてＧａＮに対して１％未満の原子％のオーダーでＢ，Ａｌ，Ｉｎ，Ｃ，Ｓｉ，Ｇｅ，Ｍｇ，Ｓ，Ｆｅ，Ａｓ，Ｓｂ等の元素を含有している窒化ガリウムも含まれる。
III族窒化物半導体層は、炭素を含んでいることが好ましい。III族窒化物半導体層が炭素を含むことにより、半導体装置がオフ状態のときにリーク電流が流れることを抑制することができる。III族窒化物半導体層は、機能層（半導体素子を構成する層）として利用することができる。単層のIII族窒化物半導体層を機能層として利用することもできる。また、複層のIII族窒化物半導体層のうちの、第１バッファ層に接する層より表面側に設けられたIII族窒化物半導体層を機能層として利用することもできる。本明細書で開示する半導体ウエハでは、III族窒化物半導体層と第１バッファ層との界面における窒化物半導体素子の界面格子歪み（窒化物半導体素子の界面格子歪み）が、第１バッファ層と第２バッファ層の界面における第１バッファ層の界面格子歪み（第１バッファ層の界面格子歪み）より小さい。窒化物半導体素子の界面格子歪みが第１バッファ層の界面格子歪みより小さいことにより、III族窒化物半導体層に歪み誘因ステップバンチングが発生することを抑制することができる。
（第１実施例）
図１を参照し、半導体ウエハ１について説明する。半導体ウエハ１は、シリコン基板２と、シリコン基板２上に形成された界面層４と、界面層４上に形成されたＡｌＮ層６と、ＡｌＮ層６上に形成された多層バッファ層８と、多層バッファ層８上に形成されたIII族窒化物半導体層１０と、III族窒化物半導体層１０に形成された窒化物半導体機能層１２を備えている。シリコン基板２の厚みＴ２は６７５μｍである。界面層４の材料はＡｌ２Ｏ３である。界面層４の厚みＴ４は３ｎｍ未満になるように調整されている。ＡｌＮ層６の厚みＴ６は０．３μｍに調整されている。多層バッファ層８の材料はＡｌｘＧａ１−ｘＮである。多層バッファ層８の厚みＴ８は２．５μｍに調整されている。
多層バッファ層８は、第１バッファ層８ａ，第２バッファ層８ｂ，第３バッファ層８ｃ及び第４バッファ層８ｄを備えた４層構造である。第１バッファ層８ａがIII族窒化物半導体層１０に接しており、第４バッファ層８ｄがＡｌＮ層６に接している。なお、第１バッファ層８ａから第４バッファ層８ｄに向かうに従ってＡｌｘＧａ１−ｘＮの「ｘ」の値が大きくなっている。第１バッファ層８ａの厚みは０．８μｍに調整されており、第２バッファ層８ｂの厚みは０．２μｍに調整されており、第３バッファ層８ｃの厚みは０．５μｍに調整されており、第４バッファ層８ｄの厚みは１．０μｍに調整されている。なお、界面層４は、原子層堆積法（ＡＬＤ法）を用いて形成されている。界面層４の原料として、Ａｌ原料はトリメチルアルミニウム、Ｏ原料はオゾンが用いられている。また、ＡｌＮ層６及び多層バッファ層８は、有機金属気相成長法（ＭＯＣＶＤ法）を用いて形成されている。ＡｌＮ層６及び多層バッファ層８の原料として、Ａｌ原料はトリメチルアルミニウム、Ｇａ原料はトリメチルガリウム、Ｎ原料はアンモニアが用いられている。なお、成長温度はおよそ１０００℃である。
III族窒化物半導体層１０の材料は、窒化ガリウム（ＧａＮ）である。III族窒化物半導体層１０の厚みは０．６μｍに調整されており、窒化物半導体機能層１２の厚みは０．４μｍに調整されている。III族窒化物半導体層１０は、炭素を２×１０１８ｃｍ−３含んでいる。III族窒化物半導体層１０に導入されている炭素は、窒化物半導体機能層１２に作りこまれた半導体素子とシリコン基板２の間にリーク電流が流れることを防止する。窒化物半導体機能層１２は、不純物を含まないｉ型である（不可避の炭素を含んでいることはある）。窒化物半導体機能層１２を用いて半導体素子を形成することができる。
図２は、半導体ウエハ１について、ＡｌＮ層６，多層バッファ層８及びIII族窒化物半導体層１０の特性を示している。なお、Ａｌ組成（ｘ）は、各層をＡｌｘＧａ１−ｘＮで示したときの「ｘ」の値に相当する。以下、各層の特性の算出方法について説明する。なお、以下の計算式では、III族窒化物半導体層１０をＧａＮと示し、第１バッファ層８ａをＴＯＰと示し、第１バッファ層８ａから「ｉ」番目のバッファ層をｉと示す。例えば、第２バッファ層８ｂは「ｉ＝１」であり、第３バッファ層８ｃは「ｉ＝２」である。
各層の平均格子定数は、Ｘ線逆格子マッピングによって測定した。具体的には、１１４回折と００４回折の逆格子マッピングのピークから、ＧａＮ，ＴＯＰ，「ｉ」の１１４面の面間隔ｄ１１４ｊと００４面の面間隔ｄ００４ｊを求めた（ｊ＝ＧａＮ，ＴＯＰ，ｉ）。面間隔ｄ１１４ｊとｄ００４ｊを用いて、ａ軸方向の平均格子定数ａ’ｊとｃ軸方向の平均格子定数ｃ’ｊを下記式（１），（２）より算出した。図２には、下記式（１）により算出した平均格子定数ａ’ｊを示している。
式（１）：ａ’ｊ＝２×ｄ１１０ｊ＝２×｛（１／ｄ１１４ｊ ２）−（１／ｄ００４ｊ ２）｝−０．５
式（２）：ｃ’ｊ＝４×ｄ００４ｊ
次に、Ａｌ組成（ｘ）について説明する。Ａｌ組成（ｘ）は、Ｘ線逆格子マッピングによって得られた面間隔ｄ１１４ｊ，ｄ００４ｊ，上記式（１），（２）で得られた結果を用いて、下記式（３）の「ｘ」を求めることにより算出した。なお、ａＡｌＮはＡｌＮのａ軸の理想格子定数であり、ｃＡｌＮはＡｌＮのｃ軸の理想格子定数である。ＡｌＮの理想格子定数ａＡｌＮ，ｃＡｌＮは、各々３．１１２Å，４．９８０Åである。また、ＧａＮの理想格子定数ａＧａＮ，ｃＧａＮは、各々３．１８９Å，５．１８５Åである。なお、ポアソン比としてσ＝０．３８を用いた。ポアソン比については、「Ｔ.Ｄｅｔｃｈｐｒｏｈｍ ｅｔ.ａｌ．, Ｊｐｎ.Ｊ.Ａｐｐｌ.ｐｈｙｓ.３１, Ｌ４５４（１９９２）」に開示されている。
式（３）：（１＋σ）×（ａＧａＮ−ａＡｌＮ）×（ｃＧａＮ−ｃＡｌＮ）×ｘ２−｛[（１＋σ）×ｃＧａＮ]−ｃ’ｊ｝×（ａＧａＮ−ａＡｌＮ）＋[（１＋σ）×ａＧａＮ−σ×ａ’ｊ]×（ｃＧａＮ−ｃＡｌＮ）｝×ｘ＋σ×ｃＧａＮ×（ａＧａＮ−ａ’ｊ）＋ａＧａＮ×（ｃＧａＮ−ｃ’ｊ）＝０
次に、バッファ層のａ軸の理想格子定数の算出方法について説明する。上記したように、ＧａＮの理想格子定数ａＧａＮは、３．１８９Åであり、ＡｌＮの理想格子定数ａＡｌＮは、３．１１２Åである。バッファ層の各層（ＴＯＰ，ｉ）の理想格子定数ａｊは、各層をＡｌｘＧａ１−ｘＮで示したときの各層の「ｘ」の値を変数として下記式（４）より算出した。
式（４）：ａｊ＝３．１１２×ｘ＋３．１８９×（１−ｘ）
次に、平均格子歪みεｊ（ｊ＝ＧａＮ，ＴＯＰ，ｉ）と、III族窒化物半導体層の界面格子歪みεＩｆ＿ＧａＮと、第１バッファ層の界面格子歪みεＩｆ＿ＴＯＰと、歪み緩和率Ｒｊ（ｊ＝ＧａＮ，ＴＯＰ，ｉ）について説明する。εｊ，εＩｆ＿ＧａＮ，εＩｆ＿ＴＯＰ，Ｒｊは、上記式（１）〜（４）で得られた結果を用いて、下記式（５）〜（８）より算出した。なお、平均格子歪み，界面格子歪みは、正の値の場合は引張歪みであり、負の値の場合は圧縮歪みである。そのため、格子歪みの大小関係は、実際の数値を比較するのではなく、絶対値を比較する。また、下記式（８）において、ｊ＝ＧａＮの場合、ｊ+１はＴＯＰに相当する。同様に、ｊ＝ＴＯＰの場合、ｊ+１はｉ＝１に相当する。
式（５）：εｊ（ｊ＝ＧａＮ，ＴＯＰ，ｉ）＝（ａ’ｊ−ａｊ）／ａｊ
式（６）：εＩｆ＿ＧａＮ＝（ａ’ＴＯＰ−ａＧａＮ）／ａＧａＮ
式（７）：εＩｆ＿ＴＯＰ＝（ａ’１−ａＴＯＰ）／ａＴＯＰ
式（８）：Ｒｊ（ｊ＝ＧａＮ，ＴＯＰ，ｉ）＝（ａｊ’−ａｊ+１’）／（ａｊ−ａｊ+１’）
図２に示すように、半導体ウエハ１では、III族窒化物半導体層１０の界面格子歪み（εＩｆ＿ＧａＮ）が、第１バッファ層８ａの界面格子歪み（εＩｆ＿ＴＯＰ）より小さい。また、第２バッファ層８ｂの平均格子歪みε’１が、バッファ層８ａ〜８ｄの平均格子歪みのなかで最大である。すなわち、第１バッファ層８ａの平均格子歪み（εＴＯＰ）は、多層バッファ層８を構成する層の平均格子歪み（ε１〜３）のなかで最大ではない。なお、第１バッファ層８ａの平均格子定数が３．１８１５Åであり、第２バッファ層８ｂの平均格子定数が３．１３７８Åである。そのため、第１バッファ層８ａは、第２バッファ層８ｂに対してコヒーレントではないといえる。なお、Ｘ線逆格子マッピング測定における誤差（Ｘ線逆格子マッピング測定の精度）によって、第１バッファ層と第２バッファ層がコヒーレントな状態であっても、両者の平均格子定数が異なることもある。しかしながら、Ｘ線逆格子マッピング測定の精度を考慮しても、オングストローム（Å）の単位で平均格子定数の小数点以下３桁までを比較したときに第１バッファ層と第２バッファ層の平均格子定数に相違が見られれば、第１バッファ層と第２バッファ層はコヒーレントではないといえる。
（第２実施例）
図３を参照し、半導体ウエハ１１について説明する。半導体ウエハ１１は、半導体ウエハ１の変形例である。半導体ウエハ１１は、多層バッファ層１８を構成する層の数が半導体ウエハ１よりも多い。半導体ウエハ１１について、半導体ウエハ１と実質的に同じ構造については、半導体ウエハ１と同じ参照番号を付すことにより説明を省略することがある。
半導体ウエハ１１では、多層バッファ層１８が、第１バッファ層１８ａ，第２バッファ層１８ｂ，第３バッファ層１８ｃ，第４バッファ層１８ｄ及び第５バッファ層１８ｅを備えた５層構造である。なお、第１バッファ層１８ａは、Ａｌ組成（ｘ）が０．０８〜０．０３の組成傾斜層である。第１バッファ層１８ａの平均Ａｌ組成（ｘ）は、０．０３３である。なお、図４では、小数点第３以下を四捨五入した値（すなわち、ｘ＝０．０３）を示している。多層バッファ層１８の厚みＴ１８は、２．４３μｍである。第１バッファ層１８ａの厚みＴ１８ａは０．６３μｍに調整されている。第２〜第５バッファ層１８ｂ〜１８ｅの厚みＴ１８ｂ〜Ｔ１８ｅは、各々０．１，０．２，０．５，１．０μｍに調整されている。
図４に、半導体ウエハ１１について、ＡｌＮ層６，多層バッファ層１８及びIII族窒化物半導体層１０の特性を示す。図４に示すように、III族窒化物半導体層１０の界面格子歪み（εＩｆ＿ＧａＮ）が、第１バッファ層１８ａの界面格子歪み（εＩｆ＿ＴＯＰ）より小さい。また、第２バッファ層１８ｂの平均格子歪みε’１が、バッファ層１８ａ〜１８ｅの平均格子歪み（絶対値）のなかで最大である。すなわち、第１バッファ層１８ａの平均格子歪み（εＴＯＰ）は、多層バッファ層１８を構成する層の平均格子歪み（ε１〜４）のなかで最大ではない。なお、第１バッファ層１８ａの平均格子定数が３．１８０４Åであり、第２バッファ層１８ｂの平均格子定数が３．１４２１Åである。そのため、第１バッファ層１８ａは、第２バッファ層１８ｂに対してコヒーレントではないといえる。
なお、半導体ウエハ１１では、III族窒化物半導体層１０は、厚みが０．７５μｍに調整されており、炭素を４×１０１９ｃｍ−３含んでいる。窒化物半導体機能層１２は、厚みが０．４８μｍに調整されており、ｉ型である。一例として、半導体ウエハ１１では、窒化物半導体機能層１２の表面に、ＡｌＧａＮ障壁層２０ｎｍ、ＧａＮキャップ層５ｎｍが形成される。それにより、ヘテロ接合の２次元電子ガスとチャネルとして動作するＨＥＭＴ構造を備える半導体装置を製造することができる。
なお、上記した半導体ウエハ１，１１を用いて種々の半導体装置を製造することができる。一例として、半導体ウエハ１，１１の表面にゲート電極，ソース電極及びドレイン電極を形成し、電界効果トランジスタを製造することができる。この場合、ゲート電極は、絶縁膜を介して窒化物半導体機能層１２に対向させる。また、ソース電極及びドレイン電極は、窒化物半導体機能層１２にオーミック接触させる。窒化物半導体機能層１２は、電界効果トランジスタのチャネル層として機能する。また、他の一例として、半導体ウエハ１，１１の表面にショットキー電極とオーミック電極を形成し、ショットキーダイオードを製造することもできる。この場合、窒化物半導体機能層１２は、ショットキーダイオードの通電層として機能する。
（第３実施例）
第３実施例の半導体ウエハについて説明する。本実施例の半導体ウエハの構造は、第１実施例の半導体ウエハ１と実質的に同じである。しかしながら、本実施例の半導体ウエハは、各層の特性が異なる。以下、図５を参照し、半導体ウエハ１との相違点を説明する。
本実施例の半導体ウエハは、第１バッファ層８ａの平均格子歪みε’ＴＯＰが、バッファ層８ａ〜８ｄの平均格子歪み（絶対値）のなかで最大である点が、第１実施例の半導体ウエハ１と異なる。すなわち、バッファ層のIII族窒化物半導体層１０と接する部分が、最も高い圧縮歪みを有している。この相違は、製造条件（バッファ層の成長条件）を調整することで生じさせることができる。なお、本実施例の半導体ウエハにおいても、III族窒化物半導体層１０の界面格子歪み（εＩｆ＿ＧａＮ）が第１バッファ層８ａの界面格子歪み（εＩｆ＿ＴＯＰ）より小さいという点において、第１実施例の半導体ウエハ１と共通の特性を有している。
（実験例）
実施例１から３の半導体ウエハについて、表面粗さの測定を実施した。結果を、図８に示す。表面粗さは、５０μｍ角領域における原子間力顕微鏡（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）の二乗平均面粗さ（ＲＭＳ）である。併せて、比較例１，２の半導体ウエハの表面粗さの測定も実施した。まず、比較例１，２の半導体ウエハの特徴を説明する。
比較例１の半導体ウエハの特性を図６に示す。比較例１の半導体ウエハは、Ａｌ組成（ｘ）が異なる４層のバッファ層を備えている。第１バッファ層の厚みは、０．５μｍである。III族窒化物半導体層は、炭素が４×１０１８ｃｍ−３含まれており、厚みは０．４μｍである。比較例１では、III族窒化物半導体層の表面にｉ型の窒化物半導体機能層が積層されている。窒化物半導体機能層の厚みは０．６μｍである。比較例１の半導体ウエハは、第１バッファ層の平均格子歪みε’ＴＯＰが、第１〜第４バッファ層の平均格子歪み（絶対値）のなかで最大である。また、III族窒化物半導体層の界面格子歪み（εＩｆ＿ＧａＮ）が、第１バッファ層の界面格子歪み（εＩｆ＿ＴＯＰ）より大きい。
比較例２の半導体ウエハの特性を図７に示す。比較例１の半導体ウエハは、Ａｌ組成（ｘ）が異なる４層のバッファ層を備えている。第１バッファ層の厚みは、０．４４μｍである。III族窒化物半導体層は、炭素が１．５×１０１８ｃｍ−３含まれており、厚みは０．６６μｍである。比較例２では、III族窒化物半導体層の表面にｉ型の窒化物半導体機能層が積層されている。窒化物半導体機能層の厚みは０．３３μｍである。また、比較例２では、ｉ型の窒化物半導体機能層の表面に、ＡｌＧａＮ障壁層２０ｎｍ、ＧａＮキャップ層５ｎｍが形成されている。比較例２の半導体ウエハは、第１バッファ層の平均格子歪みε’ＴＯＰが、第１〜第４バッファ層の平均格子歪み（絶対値）のなかで最大である。また、III族窒化物半導体層の界面格子歪み（εＩｆ＿ＧａＮ）が、第１バッファ層の界面格子歪み（εＩｆ＿ＴＯＰ）より大きい。
実施例１から３，比較例１及び２について、Ｘ線回折によりIII族窒化物半導体層のｃ軸の成長面に対する傾斜角を測定した。実施例１から３のIII族窒化物半導体層のｃ軸は、成長面の垂線に対してｍ軸方向に各々０．２２度、０．３１度、０．３０度傾斜していた。また、比較例１及び２のIII族窒化物半導体層のｃ軸は、成長面の垂線に対してｍ軸方向に各々０．２６度、０．３３度傾斜していた。
図８では、III族窒化物半導体層の界面格子歪み（εＩｆ＿ＧａＮ）が、第１バッファ層ａの界面格子歪み（εＩｆ＿ＴＯＰ）より小さいという条件（条件１）を満足する実験例に○を記し、満足しない実験例に×を記している。また、第１バッファ層の平均格子歪み（絶対値，｜εＴＯＰ｜）が多層バッファ層を構成する層のなかで最大でないという条件（条件２）を満足する実験例に○を記し、満足しない実験例に×を記している。また、ＲＭＳの値が５．０以下の実験例に◎を記し、１０．０以下の実験例に○を記し、１０．０以上の実験例に×を記している。
図８に示すように、条件１を満足すると、ＲＭＳ値が小さくなり、表面が平滑な半導体ウエハが得られることが確認できる（実施例１〜３）。特に、条件１と条件２の双方を満足すると、ＲＭＳ値が５．０以下となり、半導体ウエハの表面が極めて平滑であることが確認できる。なお、実施例の半導体ウエハは、III族窒化物半導体層の平均格子歪み（絶対値）が３．９７×１０−４〜１．０３×１０−３であり、比較例のIII族窒化物半導体層の平均格子歪み（２．４４×１０−３，２．０４×１０−３）の半分以下である。III族窒化物半導体層の界面格子歪み（εＩｆ＿ＧａＮ）を第１バッファ層ａの界面格子歪み（εＩｆ＿ＴＯＰ）より小さくすることにより、III族窒化物半導体層の歪が低減され、歪み誘因ステップバンチングが抑制されることを示している。なお、実施例１〜３の半導体ウエハは、第１バッファ層の第２バッファ層に対する歪み緩和率（ＲＴＯＰ）が、各々０．９７４，０．８６３，０．８３７である（図２，４及び５を参照）。すなわち、実施例１〜３の半導体ウエハは、歪み緩和率（ＲＴＯＰ）が０．８以上である。それに対して、比較例１及び２の半導体ウエハは、歪み緩和率（ＲＴＯＰ）が、各々０．４６４，０．４３１であり、実施例１〜３の半導ウエハと比較して小さい（図６及び７を参照）。
また、実施例１及び２のIII族窒化物半導体層の平均格子歪み（３．９７×１０−４，４．９６×１０−４）は、条件１と条件２の双方を満足することにより、比較例のIII族窒化物半導体層の平均格子歪みの４分の１以下である。このことは、第１バッファ層の平均格子歪みを小さくすることにより、III族窒化物半導体層が歪みを内在したまま成長することを抑制し、歪み誘因ステップバンチングの発生を抑制することができることを示している。すなわち、第１バッファ層の平均格子歪みが多層バッファ層のなかで最大であると、III族窒化物半導体層が歪みを引き継いだ状態で成長し易くなる。
上記したように、実施例１と３は、III族窒化物半導体層より上層の構造が等しい。実施例１と３は、条件２を満足するか否かが相違している。実施例１と３についてＸ線半値幅の比較を行ったところ、螺旋成分転位に関係する００４回折半値幅は、各々３９０ｓｅｃ（実施例１），４７０ｓｅｃ（実施例３）であった。また、刃状成分転位の情報を含む１１４回折半値幅は、各々５４０ｓｅｃ（実施例１）、７４０ｓｅｃ（実施例３）であった。条件１と２の双方を満足することにより、Ｘ線半値幅が狭く、結晶性が良くなることを示している。特に、刃状転位密度は、実施例１は実施例３の１／２〜１／３程度に抑制されていた。このことは、条件１と２の双方を満足することにより、界面格子歪みは大きいが、平均格子歪みの小さい第１バッファ層が形成され、第１バッファ層内で大きな歪み緩和が起こり、その過程で逆極性のバーガースベクトルを有する刃状転位が対消滅したためと考えられる。条件１と２の双方を満足することにより、転位密度の低減効果があることも示された。なお、逆極性のバーガースベクトルを有する転位の対消滅が起こる場合、第１バッファ層は成長温度で圧縮歪みであり、室温において残留する歪みは圧縮または無歪みである。すなわち、室温において、第１バッファ層には、少なくとも引っ張り歪みは残留していない。
半導体ウエハの反りは、III族窒化物半導体層の「歪み」と「膜厚」の積に応じて変化する。すなわち、III族窒化物半導体層の歪みが大きいと、僅かな膜厚の変化によって半導体ウエハの反り量が大きく変化する。そのため、III族窒化物半導体層が歪みを内在したまま成長すると、半導体ウエハの反り量を制御することが困難になる。本明細書で開示する技術によると、III族窒化物半導体層が歪みを内在したまま成長することを抑制されるので、膜厚に誤差が生じても、バッチ間の反り量のばらつきを抑制することができる。半導体ウエハ１は、反り量の制御のロバスト性を向上させることもできる。
なお、上記実施例では、式２及び式３を用いて多層バッファ層の各層のＡｌ組成（ｘ）を算出した。しかしながら、Ａｌ組成（ｘ）は、バッファ層の断面についてカソードルミネッセンス測定（ＣＬ測定）を行い、バンド端発光ピークＥＧａｐ （ｅＶ）から光学的に求めることもできる。すなわち、バンド端発光ピークＥＧａｐ（ｅＶ）を測定し、下記式（８）の「ｘ」を算出することにより、Ａｌ組成（ｘ）を求めることができる。なお、下記式の「ｂ」は、ボーイングパラメータと呼ばれ、例えばｂ＝０．８２ｅＶが用いられる。ボーイングパラメータについては、（Ｔ.Ｏｎｕｍａ ｅｔ.ａｌ., Ｊ.Ａｐｐｌ.Ｐｈｙｓ.９５, ２４９５ （２００４））に開示されている。
式（８）：ＥＧａｐ （ｘ）＝３．４×（１−ｘ）＋６．２×ｘ−ｂ×ｘ×（１−ｘ）
また、多層バッファ層にＡｌＮ／ＧａＮ等の多層周期構造を用いる場合の平均組成ｘは、ＡｌＮ／ＧａＮの膜厚比を断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）等で求めることによって算出することができる。また、ＡｌＮ／ＡｌＧａＮ、ＡｌｘＧａ１−ｘＮ／ＡｌｙＧａ１−ｙＮを含む多層周期構造の場合、ＣＬ測定により各層のＡｌ組成（ｘ）を算出し、断面ＴＥＭによる膜厚測定を組み合わせることにより平均Ａｌ組成（ｘ）に換算することができる。
また、上記実施例では、多層バッファ層が４層又は５層の半導体ウエハについて説明した。しかしながら、多層バッファ層は、少なくとも２層（III族窒化物半導体層に接する第１バッファ層と、第１バッファ層に接する第２バッファ層）存在すればよい。また、多層バッファ層が６層以上である構造も取り得る。なお、多層バッファ層にＡｌＮ／ＧａＮ等の多層周期構造が用いられている場合であって、多層バッファ層内において層の周期・膜厚比が異なる場合、周期・膜厚比が一定の領域ごとに多層バッファ層を仮想的に分割し、仮想的に分割した層における平均格子定数ａ’ｊ（ｊ＝ＴＯＰ，ｉ）を各バッファ層ｊ（ｊ＝ＴＯＰ，ｉ）とすることができる。また、上記したように、バッファ層内の一部の層が組成傾斜層である場合、その組成傾斜層内の平均格子定数でａ’ｊ（ｊ＝ＴＯＰ，ｉ）を決定することができる。
上記実施例では、III族窒化物半導体層の表面にｉ型の半導体機能層を設ける例について説明したが、さらに、ｎ型又はｐ型の不純物を含む層を設けることもできる。また、ヘテロ接合を構成する場合、ＩｎＮとの混晶のヘテロ接合が含まれる構造も取り得る。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１：半導体ウエハ
２：基板
８：多層バッファ層
８ａ：第１バッファ層
８ｂ：第２バッファ層
１０：III族窒化物半導体層

Claims (10)

  1. 基板上に多層バッファ層を介してIII族窒化物半導体層が設けられている半導体ウエハであって、
    前記多層バッファ層は、少なくとも第１バッファ層と第２バッファ層を含んでおり、
    前記第１バッファ層は、前記III族窒化物半導体層に接しており、
    前記第２バッファ層は、前記第１バッファ層に接しており、前記第１バッファ層とは組成が異なり、
    前記多層バッファ層の平均格子定数が、前記III族窒化物半導体層より小さく、
    前記III族窒化物半導体層と前記第１バッファ層との界面における前記III族窒化物半導体層の界面格子歪みが、前記第１バッファ層と前記第２バッファ層の界面における前記第１バッファ層の界面格子歪みより小さい、半導体ウエハ。
  2. 前記多層バッファ層の各層において、平均格子歪みが最も大きい層が前記第１バッファ層以外の層である請求項１に記載の半導体ウエハ。
  3. 前記第１バッファ層は、前記第２バッファ層に対してコヒーレントではない状態である請求項１又は２に記載の半導体ウエハ。
  4. 前記第１バッファ層の前記第２バッファ層に対する歪み緩和率が、０．８以上である請求項３に記載の半導体ウエハ。
  5. 前記第１バッファ層は、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜０．２）で示される窒化物半導体である請求項１から４のいずれか一項に記載の半導体ウエハ。
  6. 前記III族窒化物半導体層のｃ軸が、成長面の垂線に対して傾斜している請求項１から５のいずれか一項に記載の半導体ウエハ。
  7. 前記III族窒化物半導体層は単層であり、その材料が窒化ガリウムである請求項１から６のいずれか一項に記載の半導体ウエハ。
  8. 前記III族窒化物半導体層は、III族元素の組成が異なる複数の層を備えており、
    前記複数の層のうち、前記第１バッファ層に接する層の材料が窒化ガリウムである請求項１から６のいずれか一項に記載の半導体ウエハ。
  9. 前記基板の材料が、シリコンである請求項１から８のいずれか一項に記載の半導体ウエハ。
  10. 基板上に多層バッファ層を介してIII族窒化物半導体層が設けられており、そのIII族窒化物半導体層の表面側に半導体素子が形成されている半導体装置であって、
    前記多層バッファ層は、少なくとも第１バッファ層と第２バッファ層を含んでおり、
    前記第１バッファ層は、前記III族窒化物半導体層に接しており、
    前記第２バッファ層は、前記第１バッファ層に接しており、前記第１バッファ層とは組成が異なり、
    前記多層バッファ層の平均格子定数が、前記III族窒化物半導体層より小さく、
    前記III族窒化物半導体層と前記第１バッファ層との界面における前記III族窒化物半導体層の界面格子歪みが、前記第１バッファ層と前記第２バッファ層の界面における前記第１バッファ層の界面格子歪みより小さい半導体装置。
JP2015084187A 2015-04-16 2015-04-16 半導体ウエハ及び半導体装置 Pending JP2016207715A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015084187A JP2016207715A (ja) 2015-04-16 2015-04-16 半導体ウエハ及び半導体装置
PCT/JP2016/001896 WO2016166949A1 (ja) 2015-04-16 2016-04-04 半導体ウエハ及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015084187A JP2016207715A (ja) 2015-04-16 2015-04-16 半導体ウエハ及び半導体装置

Publications (1)

Publication Number Publication Date
JP2016207715A true JP2016207715A (ja) 2016-12-08

Family

ID=57126050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015084187A Pending JP2016207715A (ja) 2015-04-16 2015-04-16 半導体ウエハ及び半導体装置

Country Status (2)

Country Link
JP (1) JP2016207715A (ja)
WO (1) WO2016166949A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176260A1 (ja) * 2022-03-15 2023-09-21 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067077A (ja) * 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
JP5665676B2 (ja) * 2011-07-11 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2014192226A (ja) * 2013-03-26 2014-10-06 Sharp Corp 電子デバイス用エピタキシャル基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176260A1 (ja) * 2022-03-15 2023-09-21 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法
JP7422271B1 (ja) 2022-03-15 2024-01-25 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2016166949A1 (ja) 2016-10-20

Similar Documents

Publication Publication Date Title
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
CN102714162B (zh) 第iii族氮化物外延层压基板
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP5804768B2 (ja) 半導体素子及びその製造方法
US20130020581A1 (en) Epitaxial wafer including nitride-based semiconductor layers
WO2011136052A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
US8823055B2 (en) REO/ALO/A1N template for III-N material growth on silicon
JPWO2011102044A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP2019110344A (ja) 窒化物半導体装置および窒化物半導体基板
JP5159858B2 (ja) 窒化ガリウム系化合物半導体基板とその製造方法
JP2019208022A (ja) Ｉｉｉ−ｎ半導体構造およびｉｉｉ−ｎ半導体構造の形成方法
CN107845712A (zh) 含氮半导体元件
US8823025B1 (en) III-N material grown on AIO/AIN buffer on Si substrate
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
TWI717679B (zh) 具有緩衝層的異質結構及其製造方法
WO2016166949A1 (ja) 半導体ウエハ及び半導体装置
WO2015115126A1 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
WO2016152106A1 (ja) 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
JP6290321B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP6001124B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP2014039034A (ja) 半導体発光素子