CN102714162B - 第iii族氮化物外延层压基板 - Google Patents

第iii族氮化物外延层压基板 Download PDF

Info

Publication number
CN102714162B
CN102714162B CN201080060505.7A CN201080060505A CN102714162B CN 102714162 B CN102714162 B CN 102714162B CN 201080060505 A CN201080060505 A CN 201080060505A CN 102714162 B CN102714162 B CN 102714162B
Authority
CN
China
Prior art keywords
layer
aln
iii
thickness
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080060505.7A
Other languages
English (en)
Other versions
CN102714162A (zh
Inventor
生田哲也
清水成
柴田智彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Publication of CN102714162A publication Critical patent/CN102714162A/zh
Application granted granted Critical
Publication of CN102714162B publication Critical patent/CN102714162B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Abstract

公开一种外延层压的第III族氮化物基板，其中可改进第III族氮化物半导体的结晶性而不增加基板翘曲量。具体公开一种包括以下的外延层压的第III族氮化物基板：基板、在基板上形成的缓冲层和通过在缓冲层上外延生长第III族氮化物层而在缓冲层上形成的主层压体。所述基板特征在于：缓冲层包括与基板接触的初始膜生长层、在初始膜生长层上形成的第一超晶格层压体和在第一超晶格层压体上形成的第二超晶格层压体，所述第一超晶格层压体通过以交替方式层压5-20层包括AlN材料的第一AlN层和相同数量的包括GaN材料的第二GaN层来生产，一对所述第一AlN层和所述第二GaN层具有小于44nm的厚度，所述第二超晶格层压体通过以交替方式层压多组包括AlN材料或AlGaN材料的第一层和具有与第一层带隙不同带隙的包括AlGaN材料的第二层来生产。

Description

第III族氮化物外延层压基板
技术领域
本发明涉及第III族氮化物外延层压基板，特别涉及具有良好结晶品质与较少基板翘曲的第III族氮化物外延层压基板。
背景技术
近来，通常，由Al、Ga、In等和N的化合物制成的第III族氮化物半导体广泛地用于发光元件和电子器件用元件等。此类器件的特性极大地依赖于第III族氮化物半导体的结晶性；因此，需要生长高度结晶的第III族氮化物半导体的技术。
第III族氮化物半导体通常通过在蓝宝石基板上外延生长而形成。然而，蓝宝石基板由于低导热系数而具有不良的散热，这不适于制造高能量输出器件。
因此，近年来，已提出使用硅基板作为用于第III族氮化物半导体晶体生长的基板的技术。硅基板具有比上述蓝宝石基板更好的散热，以致它们适于制造高能量输出器件。此外，因为大的硅基板便宜，它们在减少生产成本方面是有利的。然而，与蓝宝石基板一样，硅基板具有与第III族氮化物半导体不同的晶格常数。因此，不期望第III族氮化物半导体直接在该硅基板上生长，以提供高度结晶的第III族氮化物半导体。
此外，第III族氮化物半导体与硅相比具有显著高的热膨胀系数。因此，在该第III族氮化物半导体直接在硅基板上生长的情况下，在从晶体生长过程的高温冷却至室温的过程中在第III族氮化物半导体中出现大的拉伸应变。这导致在硅基板侧为凸起侧的情况下第III族氮化物外延层压基板的翘曲和其中生成高密度裂纹的问题。
相应地，JP 2007-67077A(专利文献1)公开了一种通过在硅基板和第III族氮化物半导体之间设置AlN-类超晶格缓冲层来生产高结晶性和防止裂纹生成的第III族氮化物半导体的技术。
这里，JP 2007-67077A(专利文献1)是指通过使氮化物半导体层的表面以原子水平来平滑而改进结晶性和防止裂纹生成。然而，没有提及基板翘曲。
另一方面，关于该缓冲层的厚度，其上要形成的第III族氮化物半导体的结晶性可随着厚度越大而改进，而由于第III族氮化物半导体和硅之间的热膨胀系数差异，基板翘曲趋于增加。换言之，当缓冲层厚时，很可能提高结晶性，与之相反，在该情况下，会出现更多的基板翘曲。
现有技术文献
专利文献
[专利文献1]JP2007-67077A
发明内容
发明要解决的问题
鉴于上述问题，本发明的目的在于提供第III族氮化物外延层压基板，其能够改进第III族氮化物半导体的结晶性而不增加基板翘曲，换言之，所述第III族氮化物外延层压基板能够实现结晶性的改进和基板翘曲的抑制二者。
用于解决问题的方案
为了实现上述目的，本发明主要包括以下组成。
(1)一种第III族氮化物外延层压基板，其包括：基板、在所述基板上形成的缓冲层、和通过在所述缓冲层上外延生长第III族氮化物层而形成的主层压体。所述缓冲层包括与所述基板接触的初始生长层、在所述初始生长层上形成的第一超晶格层压体，和在所述第一超晶格层压体上形成的第二超晶格层压体。所述第一超晶格层压体包括5-20组由AlN材料制成的第一AlN层和由GaN材料制成的第二GaN层，所述第一AlN层和所述第二GaN层交替堆叠，并且每一组所述第一AlN层和所述第二GaN层具有小于44nm的厚度。所述第二超晶格层压体包括多组由AlN材料或AlGaN材料制成的第一层和具有与所述第一层不同带隙的由AlGaN材料制成的第二层，所述第一层和所述第二层交替堆叠。
(2)根据上述(1)所述的第III族氮化物外延层压基板，其中在所述第一超晶格层压体中每一组所述第一AlN层和所述第二GaN层具有24nm以下的厚度，并且各所述第一AlN层具有4nm以下的厚度。
(3)根据上述(2)所述的第III族氮化物外延层压基板，其中在所述第一超晶格层压体中每一组所述第一AlN层和所述第二GaN层具有小于10.5nm的厚度，并且各所述第一AlN层具有小于4nm的厚度。
(4)根据上述(1)-(3)任一项所述的第III族氮化物外延层压基板，其中在所述第二超晶格层压体中的所述第一层由AlN材料制成，所述第二层由AlxGayN(0<x<1,0<y<1,x+y=1)材料制成。
(5)根据上述(1)-(4)任一项所述的第III族氮化物外延层压基板，其中在所述第二超晶格层压体中所述第一层和所述第二层的组数在40-300的范围内。
(6)根据上述(1)-(5)任一项所述的第III族氮化物外延层压基板，其中所述缓冲层是电绝缘性的，并且横向方向是电流流动方向。
(7)根据上述(1)-(6)任一项所述的第III族氮化物外延层压基板，其中所述第二超晶格层压体的平均C浓度是1×1018/cm3以上。
(8)根据上述(1)-(7)任一项所述的第III族氮化物外延层压基板，其中所述基板是Si单晶基板。
发明的效果
按照本发明，缓冲层包括在初始生长层和第二超晶格层压体之间的第一超晶格层压体，以致能够改进在缓冲层上生长的第III族氮化物层的结晶性而不增加基板翘曲。
附图说明
图1为根据本发明的第III族氮化物外延层压基板的示意性截面图。
图2为示出关于实验例1-5，在GaN沟道层的(0002)面和(10-12)面上x-射线摇摆曲线(ω扫描)的测量结果图的图。
图3为示出关于实验例1、2和6-9，在水平轴表示第一超晶格层压体的第二GaN层厚度的情况下和在垂直轴表示翘曲的测量量和翘曲的初始量之间差的情况下，Si单晶基板中翘曲量的测量结果图的图。
图4为示出关于实验例1和2，当改变在第二超晶格层压体中的组数时半值宽度改变的图。
附图标记说明
1：第III族氮化物外延层压基板
2：基板
3：缓冲层
4：主层压体
4a：沟道层
4b：电子供给层
5：初始生长层
6：第一超晶格层压体
6a：第一AlN层
6b：第二GaN层
7：第二超晶格层压体
7a：第一层
7b：第二层
具体实施方式
接下来，将参考附图描述本发明的第III族氮化物外延层压基板的实施方案。图1示意性示出按照本发明的电子器件用第III族氮化物外延层压基板的截面结构。注意为了方便解释图1中的外延层压基板沿厚度方向放大。
如图1中所示，本发明的第III族氮化物外延层压基板1包括基板2、在该基板2上形成的缓冲层3、通过在缓冲层3上外延生长第III族氮化物层而形成的主层压体4。缓冲层3包括与基板2接触的初始生长层5、在该初始生长层5上形成的第一超晶格层压体6和在该第一超晶格层压体6上形成的第二超晶格层压体7。
所述第一超晶格层压体6包括多组交替堆叠的由AlN材料制成的第一AlN层6a和由GaN材料制成的第二GaN层6b。注意这里AlN材料和GaN材料优选为AlN和GaN；可选择地，它们可包含总共5％以下的其它第III族元素(对于AlN材料为B、Ga或In，对于GaN材料为B、Al或In)。此外，它们可包含微量杂质如Si、H、O、C、B、Mg、As或P。
所述第二超晶格层压体7包括多组交替堆叠的由AlN材料或AlGaN材料制成的第一层7a和具有与这些第一层7a不同带隙的由AlGaN材料制成的第二层7b。注意这里"AlGaN材料"优选为AlGaN，但可包含总共5％以下的其它第III族元素(B或In)。此外，其可包含微量杂质如Si、H、O、C、Mg、As或P。
本发明第III族氮化物外延层压基板的特征之一是如上所述在第二超晶格层压体下方设置第一超晶格层压体。采用具有此类前所未有的层结构的缓冲层，可改进在缓冲层上要生长的第III族氮化物层的结晶性而不增加基板翘曲。换言之，在常规缓冲层结构的情况下，当缓冲层厚度大时，基板翘曲不可避免地相应增加。在上述层结构的情况下，可比以往更抑制基板翘曲。
此外，在结晶性方面，第一超晶格层压体也优选具有上述结构。形成第二GaN层的GaN材料的横向生长速率高，并且在弯曲和消失位错(bending and annihilating dislocations)方面高度有效。此外，形成第一AlN层的AlN材料可增加GaN中的应变，并且可最大化GaN材料的效果。
另外，在如上所述的第二超晶格层压体中，在增加垂直击穿电压方面，还优选具有较大带隙和较高电阻率的AlN材料或AlGaN材料(第一层)，其与AlGaN材料(第二层)组合。
如在以下实验例中描述的，本发明中的结晶性用在GaN沟道层的(10-12)面上的x-射线摇摆曲线(ω扫描)的半值宽度(FMHW)来评价。此外，如在以下实验例中描述的，基板翘曲用在所有层的生长之后Si单晶基板的翘曲量和初始翘曲量之间的差来评价。本发明中，半值宽度可小于1200和翘曲量可为50μm以下，更优选地，半值宽度可为1150以下和翘曲量可为40μm以下，仍更优选地，半值宽度可为1100以下和翘曲量可为35μm以下。
基板2优选为Si单晶基板。在这方面，Si单晶基板的晶面不特别限定，可使用(111)、(100)或(110)面等。为了生长第III族氮化物的(0001)面，优选(110)、(111)面。此外，为了在生长后实现良好的表面平坦性，优选使用(111)面。偏差角(off-angle)视需要设为1°以下，以致不损害单晶生长。此外，可使用p-型或n-型传导型，并且0.001Ω·cm-100000Ω·cm的任何电阻率值是可用的。电阻率不必要在整个Si单晶基板中是均匀的。这里，Si基板可包含为了除了控制导电性以外的目的而添加的杂质(C、O、N、Ge等)。此外，"Si单晶基板"通常是指在生长层侧具有单晶基板的基板，并且包括其中在生长层的相对侧上连接另一基板或形成由其它材料制成的膜如氧化物膜或氮化物膜的此类基板。基板厚度考虑到单晶生长之后的翘曲量等视需要确定。
用于形成初始生长层5的典型材料的实例包括AlxGa1-xN(0.9≤x≤1.0)。此外，当接近基板的初始生长层5的部分由AlN材料制成时，可抑制与Si单晶基板的反应从而增加垂直击穿电压。注意Si的氮化物、氧化物或碳化物等薄膜，或通过AlN与此类膜反应而获得的薄膜可插入在AlN和Si单晶基板之间的界面部分处。此外，对于初始生长层5，例如，无定形层或多晶层如低温缓冲层可形成有不损害结晶品质的厚度。注意初始生长层5不必要沿厚度方向具有均一组成，并且当其接近基板的部分由AlN材料制成时，初始生长层5可为具有不同组成的多层的层压体或其组成可呈梯度的(graded)。
作为本发明中层的生长方法，优选使用使得容易确保表面陡峭性(steepness)的MOCVD或MBE。特别地，在MOCVD情况下可期望本发明改进结晶品质的效果。在MOCVD情况下，因为与MBE的情况相比横向生长速率高，所以第一超晶格层压体中位错的重组和消失的概率高，这使得结晶品质得以进一步改进。
第一超晶格层压体6中每一组第一AlN层6a和第二GaN层6b的厚度(一层第一AlN层6a和一层第二GaN层6b的厚度总和)为小于44nm、优选24nm以下、更优选小于10.5nm。各第一AlN层6a的厚度优选为4nm以下、更优选小于4nm。当一组第一AlN层6a和第二GaN层6b的厚度或一层第一AlN层6a的厚度超过上述厚度时，翘曲量的绝对值会增加。注意在确保充分的垂直击穿电压方面，第二超晶格层压体优选比预定厚度更厚。因而，如上所述在本发明中限定第一超晶格层压体的厚度。
在本发明的第III族氮化物外延层压基板1中，第一超晶格层压体6中第一AlN层6a和第二GaN层6b的组数在5-20的范围内。当组数大于20时，翘曲会增加；另一方面，当组数小于5时，通过插入层压体而改进结晶品质的效果不会充分地实现。
此外，第二超晶格层压体7的第一层7a优选由AlN材料制成，和其第二层7b优选由AlxGayN(0<x<1,0<y<1,x+y=1)材料制成。这使得可以降低由于当AlN或AlGaN材料包含B时除了六方晶系以外的晶体结构生成的可能性而劣化结晶品质的可能性。这也使得当AlN或AlGaN材料包含In时，由于In金属沉积而可以降低劣化结晶品质的可能性。此外，为了通过超晶格层压体的应变缓冲效果而抑制裂纹，第一层7a和第二层7b要求其间具有组成差；因此，优选满足0.1≤x≤0.5。更优选地，满足0.1≤x≤0.2。
第二超晶格层压体7中第一层7a和第二层7b的组数优选在40-300范围内。当组数大于300时，会产生裂纹。另一方面，当组数小于40时，下文中描述的绝缘性将不能充分地确保。
此外，形成缓冲层3的第一和第二超晶格层压体6和7的各层(第一AlN层6a、第二GaN层6b、第一层7a和第二层7b)优选具有0.5nm以上的厚度。小于0.5nm的厚度对应于小于一层原子层厚度的厚度。
此外，优选缓冲层3是电绝缘性的，并且横向方向是电流流动方向。这里，"横向方向是电流流动方向"是指其中电流主要沿层压体的宽度方向流动的状态。该状态不同于例如电流主要沿垂直方向(即如在其中半导体夹置在一对电极之间的结构中层压体的厚度方向)流动的状态。
注意第二超晶格层压体7的平均C浓度优选为1×1018/cm3以上。第二超晶格层压体7的平均C浓度为1×1018/cm3以上改进垂直击穿电压。此外，在该情况下，为了确保绝缘性，和还为了有效进行C的混合，第二层7b的Al组成比"x"优选大于0.1。此外，当在第二超晶格层压体中充分确保绝缘性时，第一超晶格层压体的平均C浓度不特别限定。为了进一步改进垂直击穿电压，第一超晶格层压体的平均C浓度也优选为1×1018/cm3以上。这里，"平均C浓度"此处是指在其中第一层7a和第二层7b交替堆叠的层压体内碳的厚度加权平均浓度(thickness-weighted averageconcentration)，这基于通过SIMS测量在膜蚀刻期间沿深度方向碳浓度分布的结果而计算。
本发明的第III族氮化物外延层压基板1能够用于任何电子器件，但特别用于HEMT。图1中示出的主层压体4可包括由Ba1Alb1Gac1Ind1N(0≤a1≤1,0≤b1≤1,0≤c1≤1,0≤d1≤1,a1+b1+c1+d1=1)材料制成的沟道层4a和具有比沟道层4a大的带隙的由Ba2Alb2Gac2Ind2N(0≤a2≤1,0≤b2≤1,0≤c2≤1,0≤d2≤1,a2+b2+c2+d2=1)材料制成的电子供给层4b。在这方面，任一层可由单一组成或多种组成构成。特别地，为防止合金飞散和为降低在电流流动部分处的电阻，至少与电子供给层4b接触的沟道层4a部分优选由GaN材料制成。
在与缓冲层相对侧上的沟道层4a部分具有低C浓度，并且该浓度优选设定在3×1016/cm3以下。这是因为由于该部分对应于电子器件的电流流动部分，优选该部分不包含阻碍导电性或引起电流崩溃的杂质。
注意图1仅示出代表性实施方案的实例，并且本发明不限于该实施方案。例如，不会不利影响本发明效果的中间层或其它超晶格层可插入至各层之间，或者组成可呈梯度的。此外，氮化物膜、碳化物膜或Al层等可形成在基板表面上。
实施例
(实施例1)
(实验例1)
在3英寸(111)面n-型Si单晶基板(Sb-掺杂，比电阻：0.015Ω·cm，nm厚度：600mm)上，将其中AlN和Al0.25Ga0.75N顺序堆叠的初始生长层(AlN厚度：100nm，Al0.25Ga0.75N厚度：40nm)、第一超晶格层压体(20组AlN/GaN，AlN厚度：2nm，GaN厚度：6.5nm)和第二超晶格层压体(100组AlN/Al0.15Ga0.85N，AlN厚度：4nm，AlGaN厚度：25nm)外延生长作为缓冲层。在该第二超晶格层压体上，GaN沟道层(厚度：1.5μm)和Al0.25Ga0.75N电子供给层(厚度：30nm)外延生长作为主层压体，从而生产具有HEMT结构的第III族氮化物外延层压基板。作为生长方法，采用使用TMA(三甲基铝)、TMG(三甲基镓)和氨水作为原料的MOCVD。氮气和氢气用于载气。各层的生长条件(压力、温度)如表1中所示。
[表1]
(实验例2)
除了不形成上述第一超晶格层压体以外，具有HEMT结构的第III族氮化物外延层压基板通过与实验例1类似的方法制作。
(实验例3)
在3英寸(111)面n-型Si单晶基板(nm厚度：600mm)上，将由AlN材料制成的初始生长层(厚度：100nm)、第二超晶格层压体(50组AlN/Al0.15Ga0.85N，AlN厚度：4nm，AlGaN厚度：25nm)、第一超晶格层压体(20组AlN/GaN，AlN厚度：2nm，GaN厚度：6.5nm)和第二超晶格层压体(50组AlN/Al0.15Ga0.85N，AlN厚度：4nm，AlGaN厚度：25nm)外延生长作为缓冲层。在该第二超晶格层压体上，GaN沟道层(厚度：1.5μm)和Al0.25Ga0.75N电子供给层(厚度：30nm)外延生长作为主层压体，从而生产具有HEMT结构的第III族氮化物外延层压基板。
(实验例4)
在3英寸(111)面n-型Si单晶基板(nm厚度：600mm)上，将由AlN材料制成的初始生长层(厚度：100nm)、第二超晶格层压体(100组AlN/Al0.15Ga0.85N，AlN厚度：4nm，AlGaN厚度：25nm)和第一超晶格层压体(20组AlN/GaN，AlN厚度：2nm，GaN厚度：6.5nm)外延生长作为缓冲层。在该第一超晶格层压体上，GaN沟道层(厚度：1.5μm)和Al0.25Ga0.75N电子供给层(厚度：30nm)外延生长作为主层压体，从而生产具有HEMT结构的第III族氮化物外延层压基板。
(实验例5)
在3英寸(111)面n-型Si单晶基板(nm厚度：600mm)上，将由AlN材料制成的初始生长层(厚度：100nm)、第一超晶格层压体(10组AlN/GaN，AlN厚度：2nm，GaN厚度：6.5nm)、第二超晶格层压体(100组AlN/Al0.15Ga0.85N，AlN厚度：4nm，AlGaN厚度：25nm)和第一超晶格层压体(10组AlN/GaN，AlN厚度：2nm，GaN厚度：6.5nm)外延生长作为缓冲层。在该第一超晶格层压体上，GaN沟道层(厚度：1.5μm)和Al0.25Ga0.75N电子供给层(厚度：30nm)外延生长作为主层压体，从而生产具有HEMT结构的第III族氮化物外延层压基板。
(实验例6)
除了上述第一超晶格层压体的AlN具有4nm厚度以外，具有HEMT结构的第III族氮化物外延层压基板通过与实验例1类似的方法制作。
(实验例7)
除了上述第一超晶格层压体的AlN具有4nm厚度和其GaN具有20nm厚度以外，具有HEMT结构的第III族氮化物外延层压基板通过与实验例1类似的方法制作。
(实验例8)
除了上述第一超晶格层压体的AlN具有4nm厚度和其GaN具有40nm厚度以外，具有HEMT结构的第III族氮化物外延层压基板通过与实验例1类似的方法制作。
(实验例9)
除了上述第一超晶格层压体的AlN具有6nm厚度和其GaN具有40nm厚度以外，具有HEMT结构的第III族氮化物外延层压基板通过与实验例1类似的方法制作。
(实验例10)
除了第一超晶格层压体中AlN/GaN组数为5以外，具有HEMT结构的第III族氮化物外延层压基板通过与实验例1类似的方法制作。
(实验例11)
除了第一超晶格层压体中AlN/GaN组数为40以外，具有HEMT结构的第III族氮化物外延层压基板通过与实验例1类似的方法制作。
(实验例12)
除了第一超晶格层压体中AlN/GaN组数为100以外，具有HEMT结构的第III族氮化物外延层压基板通过与实验例1类似的方法制作。
(评价)
关于实验例1-12，使用x-射线衍射仪(D8，由Bruker制造)对GaN沟道层的(0002)面和(10-12)面进行x-射线摇摆曲线(ω扫描)测量。在(10-12)面的上x-射线摇摆曲线半值宽度(FMHW)是用于评价第III族氮化物层结晶性的标准。
结晶性的评价如下。
++：1100以下
+：1200-1100
-：1200以上
此外，关于实验例1-12，在所有层生长之后Si单晶基板的翘曲量使用利用光学干涉分析法的翘曲测量系统来测量，并且计算测量值和初始翘曲量之间的差用于评价。
结果示于表2。
注意关于任何实验例没有观察到裂纹。
[表2]
(评价1)
图2示出实验例1-5的结果的图。图2表明实验例1中(10-12)面的结晶性比实验例2-5的结晶性更好。这证明仅在缓冲层具有其中在基板上依次顺序形成初始生长层、第一超晶格层压体和第二超晶格层压体的层结构的情况下，可实现改进在缓冲层上形成的第III族氮化物层的结晶性的效果。因此，不仅在不设置第一超晶格层压体的情况下(实验例2)而且在第一和第二超晶格层压体的层压顺序相反的情况(实验例4)以及其它超晶格层压体加入至本发明的结构的情况下(实验例3和5)，都不能实现充分的结晶性。
(评价2)
图3示出实验例1、2和6-9的结果的图。
如表2中所示，与实验例2中(10-12)面的结晶性相比，实验例6和7中(10-12)面的结晶性是有利的。此外，图3示出实验例8和9中第一超晶格层压体的厚度比实验例6和7中的厚度大，以致不能充分地抑制翘曲。换言之，当第一超晶格层压体中AlN厚度较小时，发现Si单晶基板的翘曲量较小。
(评价3)
如表2中所示，与实验例2相比，实验例10-12中(10-12)面的结晶性是有利的。因此，当第一超晶格层压体具有5对(组)以上时，根据本发明能够实现结晶性的改进。另一方面，第一超晶格层压体中的组数在实验例11和12中是大的，以致不能充分抑制基板翘曲。因此，证明第一超晶格层压体中组数越少会减少Si单晶基板的翘曲量。
(评价4)
此外，关于实验例1和2中的第III族氮化物外延层压基板，沟道部分的电气特性通过霍尔效应测量来评价；在晶片中心处的片电阻为410Ω/□，和迁移率为1480cm2/Vs。
(评价5)
此外，关于所有实验例的各外延层压体基板，第一超晶格层压体、第二超晶格层压体、GaN沟道层在超晶格层压体侧的部分和GaN沟道层在电子供给层侧的部分的C浓度通过SIMS(二次离子质谱仪)来评价，分别为8×1018/cm3、8×1018/cm3、1×1019/cm3和2×1016/cm3，从而证明垂直击穿电压为700V以上。
(实施例2)
图4示出除了从实验例1和2中改变第二超晶格层压体中组数以外，以与实验例1(具有第一超晶格层压体)和实验例2(没有任何第一超晶格层压体)类似的方式来评价(10-12)面的结晶性的结果。当第二超晶格层压体中的对(组)数在具有或没有任何第一超晶格层压体的情况下增加时，半值宽度趋于降低。同时，第二超晶格层压体中的任何对数在具有任何第一超晶格层压体的情况下得到比在没有任何第一超晶格层压体的情况下更小的半值宽度。此外，当从实验例1(具有第一超晶格层压体)中改变第二超晶格层压体中组数时(图4中黑圈)，翘曲量比实验例1的翘曲量(26μm)降低±5μm的范围。同时，当从实验例2(没有任何第一超晶格层压体)中改变第二超晶格层压体中组数时(图4中黑三角)，翘曲量超过实验例2中翘曲量(25μm)5μm。
(实施例3)
除了改变第二超晶格层压体的Al组成之外，(10-12)面的结晶性以与实验例1相似的方式评价。AlN/Al0.05Ga0.95N(x=0.05)的第二超晶格层压体得到与实验例1中一样良好的有利的半值宽度(10-12)值和有利的翘曲量，半值宽度(10-12)为结晶性的评价标准；然而，在半导体层表面上产生一些裂纹。AlN/Al0.2Ga0.8N(x=0.2)的第二超晶格层压体得到与实验例1中一样良好的有利的半值宽度(10-12)值和有利的翘曲量，半值宽度(10-12)为结晶性的评价标准，并且在半导体层表面上没有产生裂纹。
产业上的可利用性
根据本发明，缓冲层包括在初始生长层和第二超晶格层压体之间的第一超晶格层压体，以致可改进在缓冲层上要形成的第III族氮化物层的结晶性而不增加基板翘曲。

Claims (7)

1.一种第III族氮化物外延层压基板，其包括：
基板；
在所述基板上形成的缓冲层；和
通过在所述缓冲层上外延生长第III族氮化物层形成的主层压体，
其中所述缓冲层包括与所述基板接触的初始生长层，在所述初始生长层上形成的第一超晶格层压体，和在所述第一超晶格层压体上形成的第二超晶格层压体，
所述第一超晶格层压体包括5-20组由AlN材料制成的第一AlN层和由GaN材料制成的第二GaN层，所述第一AlN层和所述第二GaN层交替堆叠，并且每一组所述第一AlN层和所述第二GaN层具有小于44nm的厚度，
所述第二超晶格层压体包括多组由AlN材料或AlGaN材料制成的第一层和具有与所述第一层不同带隙的由AlGaN材料制成的第二层，所述第一层和所述第二层交替堆叠，
所述缓冲层是电绝缘性的，和
所述第二超晶格层压体的平均C浓度是1×1018/cm3以上。
2.根据权利要求1所述的第III族氮化物外延层压基板，其中在所述第一超晶格层压体中每一组所述第一AlN层和所述第二GaN层具有24nm以下的厚度，并且各所述第一AlN层具有4nm以下的厚度。
3.根据权利要求2所述的第III族氮化物外延层压基板，其中在所述第一超晶格层压体中每一组所述第一AlN层和所述第二GaN层具有小于10.5nm的厚度，并且各所述第一AlN层具有小于4nm的厚度。
4.根据权利要求1-3任一项所述的第III族氮化物外延层压基板，其中在所述第二超晶格层压体中的所述第一层由AlN材料制成，所述第二层由AlxGayN材料制成，其中0＜x＜1,0＜y＜1,x+y＝1。
5.根据权利要求1-3任一项所述的第III族氮化物外延层压基板，其中在所述第二超晶格层压体中所述第一层和所述第二层的组数在40-300的范围内。
6.根据权利要求1-3任一项所述的第III族氮化物外延层压基板，其中横向方向是电流流动方向。
7.根据权利要求1-3任一项所述的第III族氮化物外延层压基板，其中所述基板是Si单晶基板。
CN201080060505.7A 2009-11-04 2010-11-04 第iii族氮化物外延层压基板 Expired - Fee Related CN102714162B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009253009 2009-11-04
JP2009-253009 2009-11-04
JP2010247432A JP5576771B2 (ja) 2009-11-04 2010-11-04 Ｉｉｉ族窒化物エピタキシャル積層基板
JP2010-247432 2010-11-04
PCT/JP2010/006504 WO2011055543A1 (ja) 2009-11-04 2010-11-04 Iii族窒化物エピタキシャル積層基板

Publications (2)

Publication Number Publication Date
CN102714162A CN102714162A (zh) 2012-10-03
CN102714162B true CN102714162B (zh) 2015-04-29

Family

ID=43969785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080060505.7A Expired - Fee Related CN102714162B (zh) 2009-11-04 2010-11-04 第iii族氮化物外延层压基板

Country Status (6)

Country Link
US (1) US8847203B2 (zh)
EP (1) EP2498282A4 (zh)
JP (1) JP5576771B2 (zh)
KR (1) KR101358633B1 (zh)
CN (1) CN102714162B (zh)
WO (1) WO2011055543A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5545781B2 (ja) * 2010-02-16 2014-07-09 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5689245B2 (ja) * 2010-04-08 2015-03-25 パナソニック株式会社 窒化物半導体素子
EP2565906A4 (en) * 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
JP5911727B2 (ja) * 2011-05-16 2016-04-27 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2013008836A (ja) * 2011-06-24 2013-01-10 Sharp Corp 窒化物半導体装置
JP5891650B2 (ja) 2011-08-18 2016-03-23 富士通株式会社 化合物半導体装置及びその製造方法
JP2013128103A (ja) * 2011-11-17 2013-06-27 Sanken Electric Co Ltd 窒化物半導体装置及び窒化物半導体装置の製造方法
JP6239499B2 (ja) * 2012-03-16 2017-11-29 古河電気工業株式会社 半導体積層基板、半導体素子、およびその製造方法
CN103828030B (zh) * 2012-08-10 2017-11-10 日本碍子株式会社 半导体元件、hemt元件、以及半导体元件的制造方法
JP5425284B1 (ja) 2012-09-21 2014-02-26 株式会社東芝 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
KR101901932B1 (ko) * 2012-11-02 2018-09-27 엘지전자 주식회사 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
US10256368B2 (en) 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
WO2014098321A1 (ko) * 2012-12-18 2014-06-26 주식회사 엘지실트론 반도체 기판 및 그 제조 방법
JP5892971B2 (ja) * 2013-04-09 2016-03-23 株式会社東芝 窒化物半導体層の製造方法
JP6108609B2 (ja) * 2013-04-25 2017-04-05 クアーズテック株式会社 窒化物半導体基板
RU2643931C2 (ru) 2013-06-28 2018-02-06 Интел Корпорейшн Устройства, основанные на избирательно эпитаксиально выращенных материалах iii-v групп
DE112014003533T5 (de) * 2013-07-30 2016-04-14 Sumitomo Chemical Company, Limited Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP6214978B2 (ja) 2013-09-17 2017-10-18 株式会社東芝 半導体装置
JP2015070064A (ja) 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015176936A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
FR3028670B1 (fr) 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
US9337023B1 (en) 2014-12-15 2016-05-10 Texas Instruments Incorporated Buffer stack for group IIIA-N devices
US10109736B2 (en) * 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
TWI566430B (zh) * 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
FR3041470B1 (fr) 2015-09-17 2017-11-17 Commissariat Energie Atomique Structure semi-conductrice a tenue en tension amelioree
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
US20180151714A1 (en) * 2016-11-30 2018-05-31 Coorstek Kk Nitride semiconductor substrate
CN108346694B (zh) 2017-01-23 2020-10-02 Imec 非营利协会 用于电力电子器件的基于iii-n的基材及其制造方法
US10535739B2 (en) 2017-04-24 2020-01-14 Enkris Semiconductor, Inc Semiconductor structure and method of preparing semiconductor structure
TWI683372B (zh) * 2017-06-29 2020-01-21 環球晶圓股份有限公司 半導體元件及其形成方法
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
CN108550518B (zh) * 2018-05-10 2020-03-24 南京大学 采用分子束外延技术生长用于缓解/消除铝镓氮薄膜表面裂纹的超晶格插入层的方法
CN111146269A (zh) * 2018-11-06 2020-05-12 世界先进积体电路股份有限公司 高电子迁移率晶体管装置及其制造方法
WO2020149730A1 (en) * 2019-01-17 2020-07-23 Collaborative Research In Engineering, Science And Technology Center A method for growing a semi-polar gallium nitride epitaxial layer using aluminum nitride / gallium nitride superlattices
WO2020149729A1 (en) * 2019-01-17 2020-07-23 Collaborative Research In Engineering, Science And Technology Center A method for growing a non-polar a-plane gallium nitride using aluminum nitride / gallium nitride superlattices
CN110643962A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
CN112820773B (zh) * 2019-11-18 2024-05-07 联华电子股份有限公司 一种高电子迁移率晶体管
FR3107051B1 (fr) * 2020-02-12 2022-10-14 Centre Nat Rech Scient Procédé de fabrication de nanostructures de nitrure d’aluminium et de gallium (AlGaN)
TWI735212B (zh) 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
CN112928162B (zh) * 2021-01-14 2023-06-09 华灿光电（浙江）有限公司 高电子迁移率晶体管外延片及其制备方法
CN113161451B (zh) * 2021-04-20 2023-02-28 湘能华磊光电股份有限公司 一种led外延结构及其生长方法
JP2023019611A (ja) * 2021-07-29 2023-02-09 信越半導体株式会社 半導体デバイス用基板及びその製造方法
CN113990940B (zh) * 2021-08-30 2023-06-09 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900071A (en) * 1993-01-12 1999-05-04 Massachusetts Institute Of Technology Superlattice structures particularly suitable for use as thermoelectric materials
US6479836B1 (en) * 1999-08-19 2002-11-12 Kabushiki Kaisha Toshiba Semiconductor light emitting device
CN1692499A (zh) * 2002-12-04 2005-11-02 昂科公司 基于氮化镓的装置和制造方法
US7119372B2 (en) * 2003-10-24 2006-10-10 Gelcore, Llc Flip-chip light emitting diode

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3709437B2 (ja) * 2002-03-07 2005-10-26 独立行政法人産業技術総合研究所 ＧａＮ系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法
JP4530171B2 (ja) 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
JP4826703B2 (ja) 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
JP2007067077A (ja) * 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
JP2007080996A (ja) * 2005-09-13 2007-03-29 Sony Corp ＧａＮ系半導体発光素子及びその製造方法
US7501299B2 (en) 2005-11-14 2009-03-10 Palo Alto Research Center Incorporated Method for controlling the structure and surface qualities of a thin film and product produced thereby
US20090053845A1 (en) 2005-11-14 2009-02-26 Palo Alto Research Center Incorporated Method For Controlling The Structure And Surface Qualities Of A Thin Film And Product Produced Thereby
JP5255759B2 (ja) * 2005-11-14 2013-08-07 パロ・アルト・リサーチ・センター・インコーポレーテッド 半導体デバイス用超格子歪緩衝層
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP5309452B2 (ja) 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5631034B2 (ja) 2009-03-27 2014-11-26 コバレントマテリアル株式会社 窒化物半導体エピタキシャル基板
WO2010131451A1 (ja) * 2009-05-11 2010-11-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900071A (en) * 1993-01-12 1999-05-04 Massachusetts Institute Of Technology Superlattice structures particularly suitable for use as thermoelectric materials
US6479836B1 (en) * 1999-08-19 2002-11-12 Kabushiki Kaisha Toshiba Semiconductor light emitting device
CN1692499A (zh) * 2002-12-04 2005-11-02 昂科公司 基于氮化镓的装置和制造方法
US7119372B2 (en) * 2003-10-24 2006-10-10 Gelcore, Llc Flip-chip light emitting diode

Also Published As

Publication number Publication date
WO2011055543A1 (ja) 2011-05-12
KR20120098689A (ko) 2012-09-05
US8847203B2 (en) 2014-09-30
EP2498282A4 (en) 2014-06-25
JP5576771B2 (ja) 2014-08-20
EP2498282A1 (en) 2012-09-12
CN102714162A (zh) 2012-10-03
JP2011119715A (ja) 2011-06-16
KR101358633B1 (ko) 2014-02-04
US20120223328A1 (en) 2012-09-06

Similar Documents

Publication Publication Date Title
CN102714162B (zh) 第iii族氮化物外延层压基板
KR102171509B1 (ko) n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스
US8426893B2 (en) Epitaxial substrate for electronic device and method of producing the same
US10727303B2 (en) Group III nitride epitaxial substrate and method for manufacturing the same
US20130020581A1 (en) Epitaxial wafer including nitride-based semiconductor layers
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US20120126239A1 (en) Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
EP2357661A1 (en) Epitaxial substrate for electronic device and manufacturing method thereof
TWI657578B (zh) 半導體基板及半導體基板的檢查方法
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
JP5543866B2 (ja) Ｉｉｉ族窒化物エピタキシャル基板
TW202013433A (zh) Iii-n半導體結構及形成iii-n半導體結構的方法
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
KR20140022136A (ko) 반도체 발광소자
WO2019156121A1 (ja) 半導体ウエハー
WO2016166949A1 (ja) 半導体ウエハ及び半導体装置
TWI728498B (zh) 氮化物半導體基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150429

Termination date: 20161104