TWI717679B - 具有緩衝層的異質結構及其製造方法 - Google Patents

具有緩衝層的異質結構及其製造方法 Download PDF

Info

Publication number
TWI717679B
TWI717679B TW108101517A TW108101517A TWI717679B TW I717679 B TWI717679 B TW I717679B TW 108101517 A TW108101517 A TW 108101517A TW 108101517 A TW108101517 A TW 108101517A TW I717679 B TWI717679 B TW I717679B
Authority
TW
Taiwan
Prior art keywords
layer
distribution
aluminum content
region
layer distribution
Prior art date
Application number
TW108101517A
Other languages
English (en)
Other versions
TW201939751A (zh
Inventor
劉嘉哲
黃彥綸
莊志遠
劉哲銘
徐文慶
林嫚萱
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Publication of TW201939751A publication Critical patent/TW201939751A/zh
Application granted granted Critical
Publication of TWI717679B publication Critical patent/TWI717679B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/0251Graded layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

本發明提供一種異質結構及其製造方法。該異質結構包括:一基板;以及一緩衝層,包括具有組成AlxInyGa1-x-yN的多層,其中x
Figure 108101517-A0101-11-0001-92
1且y

Description

具有緩衝層的異質結構及其製造方法
本發明是關於一種半導體異質結構及其製造方法,特別是關於一種具有改進氮化物半導體的新穎緩衝層的異質結構及其製造方法。
氮化物半導體被用於創造例如新的固態照明、用於無線通信的高效放大器、具有新型低損耗的先進電力電子設備、以及大量新型高性能器件。
諸如氮化鎵(GaN)或其他III-族氮化物材料(例如,包括氮和元素週期表第III族中的至少一種元素的半導體化合物)的III-V族半導體被用於許多需要高功率密度和高效率開關的微電子實施中。這種實施的示例包括場效應電晶體(FET)和高電子遷移率電晶體(HEMT)。
本發明內容不意圖確定所要求保護的主題的關鍵或基本特徵,也不意圖用來限制所要求保護的主題的範圍。
在一個方面,本發明的實施例涉及一種異質結構,其包括一基板;以及一緩衝層,該緩衝層包括具有組成AlxInyGa1-x-yN的多層,其中x
Figure 108101517-A0101-12-0001-91
1且y
Figure 108101517-A0101-12-0001-19
0;其中該緩衝層具有第一區域,該第一區域包括至少兩層,一層具有 第一層分佈(first layer profile),另一層具有第二層分佈(second layer profile),其中第一層分佈具有比第二層分佈更高的鋁含量;其中該緩衝層具有第二區域,該第二區域包括至少兩層,一層具有第三層分佈,另一層具有第四層分佈,其中第三層分佈具有比第四層分佈更高的鋁含量,並且第四層分佈具有比第一區域的第二層分佈更低的鋁含量;並且其中該緩衝層具有第三區域,其包括至少兩層,一層具有第五層分佈,另一層具有第六層分佈,其中第五層分佈具有比第六層分佈更高的鋁含量,並且第六層分佈具有比第二區域的第四層分佈更低的鋁含量。
在另一個方面,本發明的實施例涉及一種異質結構,其包括一基板;和一緩衝層,該緩衝層具有組成AlxInyGa1-x-yN,其中x
Figure 108101517-A0101-12-0002-87
1且y
Figure 108101517-A0101-12-0002-88
0;其中鋁含量在該緩衝層的整個厚度上連續變化,並且包括沿著該緩衝層的生長方向、鋁含量連續增加的至少一層和鋁含量連續降低的至少一層。
在又一方面,本發明的實施例涉及一種異質結構的製造方法,該製造方法包括在基板上沉積一緩衝層,該緩衝層包括具有組成AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0002-89
1且y
Figure 108101517-A0101-12-0002-90
0)的多層;其中該緩衝層具有第一區域,第一區域包括至少兩層,一層具有第一層分佈,另一層具有第二層分佈,其中第一層分佈具有比第二層分佈更高的鋁含量;其中該緩衝層具有第二區域,第二區域包括至少兩層,一層具有第三層分佈,另一層具有第四層分佈,其中第三層分佈具有比第四層分佈更高的鋁含量,並且第四層分佈具有比第一區域的第二層分佈更低的鋁含量;並且其中所訴緩衝層具有第三區域,第三區域包括至少兩層,一層具有第五層分佈,另一層具有第六層分佈,其中第五層分佈具有比第六層分佈更高的鋁含量,並且第六層分佈 具有比第二區域的第四層分佈更低的鋁含量。
在又一方面,本發明的實施例涉及一種異質結構的製造方法,該製造方法包括沉積具有組成AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0003-84
1且y
Figure 108101517-A0101-12-0003-85
0)的一緩衝層;其中鋁含量在該緩衝層的整個厚度上連續變化,並且包括沿著該緩衝層的生長方向、鋁含量連續增加的至少一層和鋁含量連續降低的至少一層。
所請求保護的主題的其他方面和優點將從以下描述和所附請求項中顯而易見。
100‧‧‧半導體異質結構
102‧‧‧基板
104‧‧‧緩衝層
106‧‧‧III-V族半導體工作層
20、30、40、50、60、70、80‧‧‧第一區域
22、32、42、52、62、72、82‧‧‧第二區域
24、34、44、54、64、74、84‧‧‧第三區域
1002、112、122‧‧‧第一區域
1004、114、124‧‧‧第二區域
1006、116、126‧‧‧第三區域
第1圖示出了根據本發明的半導體異質結構的實施例。
第2圖示出了根據本發明的緩衝層的組成的實施例。
第3圖示出了根據本發明的緩衝層的組成的實施例。
第4圖示出了根據本發明的緩衝層的組成的實施例。
第5圖示出了根據本發明的緩衝層的組成的實施例。
第6圖示出了根據本發明的緩衝層的組成的實施例。
第7圖示出了根據本發明的緩衝層的組成的實施例。
第8圖示出了根據本發明的緩衝層的組成的實施例。
第9圖示出了根據本發明的緩衝層的組成的實施例。
第10圖示出了根據本發明的緩衝層的組成的實施例。
第11圖示出了根據本發明的緩衝層的組成的實施例。
第12圖示出了根據本發明的緩衝層的組成的實施例。
本發明的實施例一般涉及半導體異質結構組成和製造該異質結構組成的方法。更具體地,本發明的實施例總體上涉及半導體異質結構,該半導體異質結構包括基板和緩衝層,該緩衝層包括具有組成AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0004-82
1且y
Figure 108101517-A0101-12-0004-83
0)的多層,其中鋁含量在整個多層中變化。下面將詳細討論鋁含量變化的更多細節和實施例。
III-V族半導體包括由氮化鎵(GaN)和/或其合金形成的III-氮化物材料,例如鋁鎵氮化物(AlGaN)、銦鎵氮化物(InGaN)和鋁銦鎵氮化物(AlInGaN)。這些材料是半導體化合物,具有相對寬的直接帶隙和強壓電極化,並且能夠產生高擊穿場和二維電子氣體(2DEG)。因此,III-氮化物材料,特別是GaN,被用於許多需要高功率密度和高效率開關的微電子實施中。這種實施的示例包括場效應電晶體(FET)、高電子遷移率電晶體(HEMT)和二極體。
然而,III-V族半導體在基板(例如矽)上的直接外延生長可能遭受兩層材料之間的顯著晶格間距失配。這種晶格間距失配在冷卻材料後產生高應力介面,而應力介面可導致層的分離、開裂或對異質結構的其他損壞。在基板和III-V族半導體層之間包括緩衝層是用於最小化應力的一種策略。常用的緩衝層材料包括III-V族半導體(例如GaN、AlN和AlGaN,所有這些都可以摻雜有硼和/或銦),它們在組成上不同於III-V族半導體工作層(working group III-V semiconductor layer)。第1圖示出了包括基板102、緩衝層104和III-V族半導體工作層106的半導體異質結構100。在一個或多個實施例中,異質結構的基板可以由矽(Si)、碳化矽(SiC)、氮化鎵(GaN)或藍寶石(Al2O3)之一形成。在一個或多個實施例中,在沉積根據本發明的緩衝 層之前,基板可以具有沉積在其表面上的成核層(即,第1圖的102和104之間的不同層)。在一個或多個實施例中,成核層的組成可以是AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0005-29
1且y
Figure 108101517-A0101-12-0005-30
0),其中成核層具有與緩衝層不同的組成。
在一個或多個實施例中,根據本發明,半導體異質結構包括基板和緩衝層,其中緩衝層由具有組成AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0005-31
1且y
Figure 108101517-A0101-12-0005-32
0)的多層構成,其中鋁含量在整個緩衝層中變化,並且在一些實施例中在構成緩衝層的一個或多個層中變化。在一個或多個實施例中,緩衝層可以具有漸變結構(graded structure)和/或超晶格結構(superlattice structure)。更具體地,漸變結構是指該緩衝層包括至少一個在整個結構中具有含量變化的層(例如,AlxGa1-xN中的X值在整個層中連續變化),而超晶格結構是片層結構(laminated structure),其包括至少兩個組成不同的層,該兩個組成不同的層在整個結構中以一致且重複的方式重複多次。
舉個簡單的示例,緩衝層的第一層可以沉積在基板上,並且第一層可以具有高於緩衝層的第二層(第二層沉積在第一層上)的鋁含量。可能有許多這樣的層順序沉積以產生最終的緩衝層結構,III-V族半導體工作層可能最終沉積在其上,並且鋁含量可以在構成緩衝層的所有層中以多種不同的方式變化。術語“鋁含量”是指AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0005-80
1且y
Figure 108101517-A0101-12-0005-81
0)緩衝層運算式中“x”的值。一個特定的層可以具有固定的鋁含量(即,“x”固定),或者它可以具有在整個層中連續變化的鋁含量(即,“x”隨著層的沉積而連續變化)。通常,“層分佈”可以被定義為特定層的鋁含量及其在該層內的變化。根據本發明,緩衝層內可以有多個不同的層,它們具有相同的層分佈,並且兩種不同的層分佈可以在緩衝層內以順序的方式重複。在下面的描述 中,將嘗試描述各種分層(layering)的實施例,這些分層的實施例被可以被用來製作根據本發明的緩衝層結構。然而,本發明並不意圖在僅局限於所描述的那些實施例,並且還可以包括鋁含量固定、鋁含量變化、或者鋁含量固定和變化的組合。在這些實施例中,可能提到了“生長方向”,該術語意在表示垂直於基板上表面、順序沉積構成緩衝層的層的方向。此外,特定層的厚度可以是該層在生長方向上的尺寸的量度。在一個或多個實施例中,每個特定層的厚度可以獨立地在大約1nm和50nm之間,或者在大約2nm和30nm之間,或者在大約5nm和15nm之間。在一個或多個實施例中,具有更高鋁含量百分比的特定層可以比具有更低鋁含量百分比的特定層薄。相反,在一個或多個實施例中,具有更低鋁含量百分比的特定層可以比具有更高鋁含量百分比的特定層厚。在一個或多個實施例中,由許多單獨層構成的緩衝層可以具有不受特別限制的總厚度,但是在一些情況下,總厚度可以在大約100nm和1000nm之間或者在大約200nm和500nm之間。在一個或多個實施例中,緩衝層可具有大於1000nm的總厚度。
第2圖示出了根據本發明的緩衝層的組成的實施例。如圖所示,具有運算式AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0006-35
1且y
Figure 108101517-A0101-12-0006-36
0)的緩衝層中的鋁含量可以在整個緩衝層的厚度上變化,使得緩衝層具有第一區域20,第一區域20包括至少兩層,一層具有第一層分佈,另一層具有第二層分佈,其中第一層分佈具有比第二層分佈更高的鋁含量;其中緩衝層具有第二區域22,第二區域22包括至少兩層,一層具有第三層分佈,另一層具有第四層分佈,其中第三層分佈具有比第四層分佈更高的鋁含量,並且第四層分佈具有比第一區域的第二層分佈更低的鋁含量;並且其中緩衝層具有第三區域24,第三 區域24包括至少兩層,一層具有第五層分佈,另一層具有第六層分佈,其中第五層分佈具有比第六層分佈更高的鋁含量,並且第六層分佈具有比第二區域的第四層分佈更低的鋁含量。
鋁含量在第2圖中顯示為y軸並且表示AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0007-37
1且y
Figure 108101517-A0101-12-0007-38
0)緩衝層運算式中的“x”值。此外,在2中每個層在其整個厚度上具有恒定的鋁含量(即,每個層中的鋁含量的值平行於x軸)。第2圖示出了第一區域20中的緩衝層重複第一層分佈和第二層分佈三次。然而,在一個或多個實施例中,緩衝層可以在第一區域20中重複第一層分佈和第二層分佈至少5次或至少10次並且最多20次。類似地,第2圖中示出了第二區域22中的緩衝層重複第三層分佈和第四層分佈三次,然而,在一個或多個實施例中,緩衝層可以在第二區域22中重複第三層分佈和第四層分佈至少5次或至少10次並且最多20次。最後,第2圖所示的第三區域24中的緩衝層重複第五層分佈和第六層分佈三次,然而,在一個或多個實施例中,緩衝層可以在第三區域24中重複第五層分佈和第六層分佈至少5次或至少10次並且最多20次。
在具有緩衝層使用與第2圖所示相似的層分佈的實施例中,第一層分佈、第三層分佈和第五層分佈的鋁含量可以在0.91和1之間,第二層分佈的鋁含量可以在0.51和0.9之間,第四層分佈的鋁含量可以在0.26和0.5之間,以及第六層分佈的鋁含量可以在0.01和0.25之間。在本發明的一個或多個實施例中,緩衝層的終端層(terminal layer,即在沉積III-V族半導體工作層之前沉積的最後一層)可以具有鋁含量等於或小於0.5,或等於或小於0.35,或等於或小於0.25。
圖3示出了根據本發明的緩衝層的組成的實施例。如圖所示,具有運算式AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0008-39
1且y
Figure 108101517-A0101-12-0008-40
0)的緩衝層中的鋁含量可以在整個緩衝層的厚度上變化,使得緩衝層具有第一區域30,第一區域30包括至少兩層,一層具有第一層分佈,另一層具有第二層分佈,其中第一層分佈具有比第二層分佈更高的鋁含量;其中緩衝層具有第二區域32,第二區域32包括至少兩層,一層具有第三層分佈,另一層具有第四層分佈,其中第三層分佈具有比第四層分佈更高的鋁含量,並且第四層分佈具有比第一區域的第二層分佈更低的鋁含量;並且其中緩衝層具有第三區域34,第三區域34包括至少兩層,一層具有第五層分佈,另一層具有第六層分佈,其中第五層分佈具有比第六層分佈更高的鋁含量,並且第六層分佈具有比第二區域的第四層分佈更低的鋁含量。
鋁含量在第3圖中顯示為y軸且表示AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0008-41
1且y
Figure 108101517-A0101-12-0008-42
0)緩衝層運算式中的“x”值。此外,在第3圖中奇數層分佈(odd numbered layer profile)的每個層在其整個厚度上具有恒定的鋁含量(即,每個層中的鋁含量的值平行於x軸),而偶數層分佈(even numbered layer profile)的每個層具有變化的鋁含量,鋁含量沿生長方向在其整個厚度上連續增加。第3圖示出了第一區域30中的緩衝層重複第一層分佈和第二層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第一區域30中重複第一層分佈和第二層分佈至少5次或至少10次並且最多20次。類似地,第3圖中示出了第二區域32中的緩衝層重複第三層分佈和第四層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第二區域32中重複第三層分佈和第四層分佈至少5次或至少10次並且最多20次。最後,第3圖所示的第三區域34中的 緩衝層重複第五層分佈和第六層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第三區域34中重複第五層分佈和第六層分佈至少5次或至少10次並且最多20次。
在緩衝層使用與第3圖所示相似的層分佈的實施例中,第一層分佈、第三層分佈和第五層分佈的鋁含量可以在0.91和1之間,第二層分佈的鋁含量可以在0.7和0.9之間變化,第四層分佈的鋁含量可以在0.5和0.69之間變化,第六層分佈的鋁含量可以在0.01和0.49之間。在本發明的一個或多個實施例中,緩衝層的終端層(即在沉積III-V族半導體工作層之前沉積的最後一層)的至少一部分的鋁含量等於或小於0.5,或等於或小於0.35,或等於或小於0.25。
第4圖示出了根據本發明的緩衝層的組成的實施例。如圖所示,具有運算式AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0009-43
1且y
Figure 108101517-A0101-12-0009-44
0)的緩衝層中的鋁含量可以在整個緩衝層的厚度上變化,使得緩衝層具有第一區域40,第一區域40包括至少兩層,一層具有第一層分佈,另一層具有第二層分佈,其中第一層分佈具有比第二層分佈更高的鋁含量;其中緩衝層具有第二區域42,包括至少兩層,一層具有第三層分佈,另一層具有第四層分佈,其中第三層分佈具有比第四層分佈更高的鋁含量,並且第四層分佈具有比第一區域的第二層分佈更低的鋁含量;並且其中緩衝層具有第三區域44,包括至少兩層,一層具有第五層分佈,另一層具有第六層分佈,其中第五層分佈具有比第六層分佈更高的鋁含量,並且第六層分佈具有比第二區域的第四層分佈更低的鋁含量。
鋁含量在第4圖中顯示為y軸且表示AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0009-45
1 且y
Figure 108101517-A0101-12-0010-46
0)緩衝層運算式中的“x”值。此外,在第4圖中奇數層分佈的每個層具有變化的鋁含量,該變化的鋁含量沿生長方向在其整個厚度上連續減小,而偶數層分佈的每個層具有變化的鋁含量,該變化的鋁含量沿生長方向在其整個厚度上連續增大。第4圖示出了第一區域40中的緩衝層重複第一層分佈和第二層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第一區域40中重複第一層分佈和第二層分佈至少5次或至少10次並且最多20次。類似地,第4圖中示出了第二區域42中的緩衝層重複第三層分佈和第四層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第二區域42中重複第三層分佈和第四層分佈至少5次或至少10次並且最多20次。最後,第4圖所示的第三區域44中的緩衝層重複第五層分佈和第六層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第三區域44中重複第五層分佈和第六層分佈至少5次或至少10次並且最多20次。
在緩衝層使用與第4圖所示相似的層分佈的實施例中,第一層分佈、第三層分佈和第五層分佈的鋁含量可以在0.91和1之間,第二層分佈的鋁含量可以在0.7和0.9之間變化,第四層分佈的鋁含量可以在0.5和0.69之間變化,第六層分佈的鋁含量可以在0.01和0.49之間。在本發明的一個或多個實施例中,緩衝層的終端層(即在沉積III-V族半導體工作層之前沉積的最後一層)的至少一部分的鋁含量等於或小於0.5,或等於或小於0.35,或等於或小於0.25。
第5圖示出了根據本發明的緩衝層的組成的實施例。如圖所示,具有運算式AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0010-47
1且y
Figure 108101517-A0101-12-0010-48
0)的緩衝層中的鋁含量可以在整個緩衝層的厚度上變化,使得緩衝層具有第一區域50,第一區域50包括 至少兩層,一層具有第一層分佈,另一層具有第二層分佈,其中第一層分佈具有比第二層分佈更高的鋁含量;其中緩衝層具有第二區域52,第二區域52包括至少兩層,一層具有第三層分佈,另一層具有第四層分佈,其中第三層分佈具有比第四層分佈更高的鋁含量,並且第四層分佈具有比第一區域的第二層分佈更低的鋁含量;並且其中緩衝層具有第三區域54,第三區域54包括至少兩層,一層具有第五層分佈,另一層具有第六層分佈,其中第五層分佈具有比第六層分佈更高的鋁含量,並且第六層分佈具有比第二區域的第四層分佈更低的鋁含量。
鋁含量在第5圖中顯示為y軸且表示AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0011-49
1且y
Figure 108101517-A0101-12-0011-50
0)緩衝層運算式中的“x”值。此外,在第5圖中具有第一層分佈和第五層分佈的層具有變化的鋁含量,該變化的鋁含量沿生長方向在其整個厚度上連續減小,而具有第三層分佈、第二層分佈、第四層分佈和第六層分佈的層具有變化的鋁含量,該變化的鋁含量沿生長方向在其整個厚度上連續增加。第5圖示出了第一區域50中的緩衝層重複第一層分佈和第二層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第一區域50中重複第一層分佈和第二層分佈至少5次或至少10次並且最多20次。類似地,第5圖中示出了第二區域52中的緩衝層重複第三層分佈和第四層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第二區域52中重複第三層分佈和第四層分佈至少5次或至少10次並且最多20次。最後,第5圖所示的第三區域54中的緩衝層重複第五層分佈和第六層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第三區域54中重複第五層分佈和第六層分佈至少5次或至少10次並且最多20次。
在緩衝層使用與第5圖所示相似的層分佈的實施例中,第一層分佈、第三層分佈和第五層分佈的鋁含量可以在0.91和1之間,第二層分佈的鋁含量可以在0.7和0.9之間變化,第四層分佈的鋁含量可以在0.5和0.69之間變化,第六層分佈的鋁含量可以在0.01和0.49之間。在本發明的一個或多個實施例中,緩衝層的終端層(即在沉積III-V族半導體工作層之前沉積的最後一層)的至少一部分的鋁含量等於或小於0.5,或等於或小於0.35,或等於或小於0.25。
第6圖示出了根據本發明的緩衝層的組成的實施例。如圖所示,具有運算式AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0012-51
1且y
Figure 108101517-A0101-12-0012-52
0)的緩衝層中的鋁含量可以在整個緩衝層的厚度上變化,使得緩衝層具有第一區域60,第一區域60包括至少兩層,一層具有第一層分佈,另一層具有第二層分佈,其中第一層分佈具有比第二層分佈更高的鋁含量;其中緩衝層具有第二區域62,第二區域62包括至少兩層,一層具有第三層分佈,另一層具有第四層分佈,其中第三層分佈具有比第四層分佈更高的鋁含量,並且第四層分佈具有比第一區域的第二層分佈更低的鋁含量;並且其中緩衝層具有第三區域64,第三區域64包括至少兩層,一層具有第五層分佈,另一層具有第六層分佈,其中第五層分佈具有比第六層分佈更高的鋁含量,並且第六層分佈具有比第二區域的第四層分佈更低的鋁含量。
鋁含量在第6圖中顯示為y軸並且表示AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0012-53
1且y
Figure 108101517-A0101-12-0012-54
0)緩衝層運算式中的“x”值。此外,在第6圖中具有第一層分佈、第二層分佈、第四層分佈、第五層分佈和第六層分佈的層具有變化的鋁含量,該變化的鋁含量沿生長方向在其整個厚度上連續降低,而具有第三層 分佈的層具有變化的鋁含量,該變化的鋁含量沿生長方向在其整個厚度上連續增加。第6圖示出了第一區域60中的緩衝層重複第一層分佈和第二層分佈三次,然而,在一個或多個實施例中,緩衝層可以在第一區域60中重複第一層分佈和第二層分佈至少5次或至少10次並且最多20次。類似地,第6圖中示出了第二區域62中的緩衝層重複第三層分佈和第四層分佈三次,然而,在一個或多個實施例中,緩衝層可以在第二區域62中重複第三層分佈和第四層分佈至少5次或至少10次並且最多20次。最後,第6圖中示出了第三區域64中的緩衝層重複第五層分佈和第六層分佈三次,然而,在一個或多個實施例中,緩衝層可以在第三區域64中重複第五層分佈和第六層分佈至少5次或至少10次並且最多20次。
在緩衝層使用與第6圖所示相似的層分佈的實施例中,第一層分佈、第三層分佈和第五層分佈的鋁含量可以在0.91和1之間,第二層分佈的鋁含量可以在0.7和0.9之間變化,第四層分佈的鋁含量可以在0.5和0.69之間變化,第六層分佈的鋁含量可以在0.01和0.49之間。在本發明的一個或多個實施例中,緩衝層的終端層(即在沉積III-V族半導體工作層之前沉積的最後一層)的至少一部分的鋁含量等於或小於0.5,或等於或小於0.35,或等於或小於0.25。
第7圖示出了根據本發明的緩衝層的組成的實施例。如圖所示,具有運算式AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0013-55
1且y
Figure 108101517-A0101-12-0013-56
0)的緩衝層中的鋁含量可以在整個緩衝層的厚度上變化,使得緩衝層具有第一區域70,第一區域70包括至少兩層,一層具有第一層分佈,另一層具有第二層分佈,其中第一層分佈具有比第二層分佈更高的鋁含量;其中緩衝層具有第二區域72,第二區 域72包括至少兩層,一層具有第三層分佈,另一層具有第四層分佈,其中第三層分佈具有比第四層分佈更高的鋁含量,並且第四層分佈的層的至少一部分具有比第一區域的第二層分佈更低的鋁含量;並且其中緩衝層具有第三區域74,第三區域74包括至少兩層,一層具有第五層分佈,另一層具有第六層分佈,其中第五層分佈具有比第六層分佈更高的鋁含量,並且第六層分佈具有比第二區域的第四層分佈更低的鋁含量。
鋁含量在第7圖中顯示為y軸並且表示AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0014-58
1且y
Figure 108101517-A0101-12-0014-59
0)緩衝層運算式中的“x”值。此外,在第7圖中,具有第一層分佈和第五層分的層具有變化的鋁含量,該變化的鋁含量沿生長方向在其整個厚度上連續降低,而具有第二層分佈、第三層分佈、第四層分佈和第六層分佈的層具有變化的鋁含量,該變化的鋁含量沿生長方向在其整個厚度上連續增加。第7圖示出了第一區域70中的緩衝層重複第一層分佈和第二層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第一區域70中重複第一層分佈和第二層分佈至少5次或至少10次並且最多20次。類似地,第7圖中示出了第二區域72中的緩衝層重複第三層分佈和第四層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第二區域72中重複第三層分佈和第四層分佈至少5次或至少10次並且最多20次。最後,第7圖中示出了第三區域74中的緩衝層重複第五層分佈和第六層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第三區域74中重複第五層分佈和第六層分佈至少5次或至少10次並且最多20次。
在緩衝層使用與第7圖所示相似的層分佈的實施例中,第一層分佈、第三層分佈和第五層分佈的鋁含量可以在0.91和1之間,第二層分 佈的鋁含量可以在0.7和0.9之間變化,第四層分佈的鋁含量可以在0.5和0.75之間變化,對於第六層分佈,它可以在0.01和0.49之間。在本發明的一個或多個實施例中,緩衝層的終端層(即在沉積III-V族半導體工作層之前沉積的最後一層)的至少一部分的鋁含量等於或小於0.5,或等於或小於0.35,或等於或小於0.25。
第8圖示出了根據本發明的緩衝層的組成的實施例。如圖所示,具有運算式AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0015-60
1且y
Figure 108101517-A0101-12-0015-61
0)的緩衝層中的鋁含量可以在整個緩衝層的厚度上變化,使得緩衝層具有第一區域80,第一區域80包括至少兩層,一層具有第一層分佈,另一層具有第二層分佈,其中第一層分佈具有比第二層分佈更高的鋁含量;其中緩衝層具有第二區域82,第二區域82包括至少兩層,一層具有第三層分佈,另一層具有第四層分佈,其中第三層分佈具有比第四層分佈更高的鋁含量,並且第四層分佈的層的至少一部分具有比第一區域的第二層分佈更低的鋁含量;並且其中緩衝層具有第三區域84,第三區域84包括至少兩層,一層具有第五層分佈,另一層具有第六層分佈,其中第五層分佈具有比第六層分佈更高的鋁含量,並且第六層分佈的層的至少一部分具有比第二區域的第四層分佈更低的鋁含量。
鋁含量在第8圖中顯示為y軸且表示AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0015-62
1且y
Figure 108101517-A0101-12-0015-63
0)緩衝層運算式中的“x”值。此外,在第8圖中具有第一層分佈、第二層分佈、第四層分佈、第五層分佈和第六層分佈的層具有變化的鋁含量,該變化的鋁含量沿生長方向在其整個厚度上連續降低,而具有第三層分佈的層具有變化的鋁含量,該變化的鋁含量沿生長方向在其整個厚度上連續增加。第8圖示出了第一區域80中的緩衝層重複第一層分佈和第二層分佈三 次;然而,在一個或多個實施例中,緩衝層可以在第一區域80中重複第一層分佈和第二層分佈至少5次或至少10次並且最多20次。類似地,第8圖中示出了第二區域82中的緩衝層重複第三層分佈和第四層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第二區域82中重複第三層分佈和第四層分佈至少5次或至少10次並且最多20次。最後,第8圖中示出了第三區域84中的緩衝層重複第五層分佈和第六層分佈三次;然而,在一個或多個實施例中,緩衝層可以在第三區域84中重複第五層分佈和第六層分佈至少5次或至少10次並且最多20次。
在緩衝層使用與第8圖所示相似的層分佈的實施例中,第一層分佈、第三層分佈和第五層分佈的鋁含量可以在0.91和1之間,第二層分佈的鋁含量可以在0.7和0.9之間變化,第四層分佈的鋁含量可以在0.45和0.75之間變化,並且第六層分佈的鋁含量可以在0.01和0.55之間。在本發明的一個或多個實施例中,緩衝層的終端層(即在沉積III-V族半導體工作層之前沉積的最後一層)的至少一部分的鋁含量等於或小於0.5,或等於或小於0.35,或等於或小於0.25。
第9圖示出了根據本發明的緩衝層的組成的實施例。如圖所示,具有運算式AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0016-64
1且y
Figure 108101517-A0101-12-0016-65
0)的緩衝層中的鋁含量,可以在整個緩衝層的厚度上變化,並且其中鋁含量在整個緩衝層的厚度上連續變化,並且包括沿著緩衝層的生長方向、鋁含量連續增加的重複層和鋁含量連續降低的重複層。特別地,在第9圖所示的實施例中鋁含量增加的層都終止於基本上相同的鋁含量,其範圍可以從大約0.9到1。鋁含量降低的層終止於鋁含量低於先前沉積的鋁含量降低的層。在一個或多個實施例中,鋁 含量降低的層可包括約1和0.01之間的鋁含量。
第10圖示出了根據本發明的緩衝層的組成的實施例。如圖所示,具有運算式AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0017-66
1且y
Figure 108101517-A0101-12-0017-67
0)的緩衝層中的鋁含量,可以在整個緩衝層的厚度上變化,並且其中鋁含量在整個緩衝層的厚度上連續變化,並且包括沿著緩衝層的生長方向、鋁含量連續增加的重複層和鋁含量連續降低的重複層。特別地,在第10圖所示的實施例中鋁含量增加的層都終止於相同的鋁含量,其範圍可以從大約0.9到1變動。第10圖還示出了具有第一區域1002、第二區域1004和第三區域1006的緩衝層。第一區域1002中鋁含量降低的層終止於基本相同的鋁含量,第二區域1004中鋁含量降低的層終止於基本相同的鋁含量,第三區域1006中鋁含量降低的層終止於基本相同的鋁含量。此外,第三區域1006中鋁含量降低的層終止於比第一區域1002和第二區域1004中鋁含量降低的層的終止點更低的鋁含量。此外,在第二區域1004中鋁含量降低的層終止於比第一區域1002更低的鋁含量。在一個或多個實施例中,第一區域1002中鋁含量降低的層可包括約1和0.75之間的鋁含量,第二區域1004中鋁含量降低的層可包括約1和0.5之間的鋁含量,並且第三區域1006中鋁含量降低的層可以包括大約1和0.01之間的鋁含量。具有類似於第10圖所示重複結構(即,在連續降低和連續增加的鋁含量之間的迴圈)的實施例,可以在任何特定的單個區域內重複至少5次或至少10次並且最多20次。然而,緩衝層中的終端層分佈應該終止於鋁含量等於或小於0.5,或等於或小於0.35,或等於或小於0.25。
第11圖示出了根據本發明的緩衝層的組成的實施例。如圖所示,具有運算式AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0017-68
1且y
Figure 108101517-A0101-12-0017-69
0)的緩衝層中的鋁含量,可以 在整個緩衝層的厚度上變化,並且其中鋁含量在整個緩衝層的厚度上連續變化,並且包括沿著緩衝層的生長方向、鋁含量連續增加的重複層和鋁含量連續降低的重複層。特別地,在第11圖所示的實施例中鋁含量增加的層都終止於相同的鋁含量,其範圍可以從大約0.9到1變動。第11圖還示出了具有第一區域112、第二區域114和第三區域116的緩衝層。當在生長方向上前進時、第一區域112中鋁含量降低的層終止於比初始降低的層逐漸更高的鋁含量,當在生長方向上前進時、第二區域114中鋁含量降低的層終止於比先前降低的層更高的鋁含量,並且當在生長方向上前進時、第三區域116中鋁含量降低的層終止於比先前降低的層更高的鋁含量。此外,第三區域116中鋁含量降低的層終止於比第一區域112和第二區域114中鋁含量降低的層的終止點更低的鋁含量。此外,在第二區域114中鋁含量降低的層終止於比第一區域112更低的鋁含量或基本相同的鋁含量。在一個或多個實施例中,第一區域112中鋁含量降低的層可包括約1至0.75之間的鋁含量,第二區域114中鋁含量降低的層可包括約1至0.5之間的鋁含量,並且在第三區域116中鋁含量降低的層可以包括大約1到0.01之間的鋁含量。具有類似於第11圖所示重複結構(即,在不斷降低和不斷增加的鋁含量之間的迴圈)的實施例,可以在任何特定的單個區域內重複至少5次或至少10次並且最多20次。然而,緩衝層中的終端層分佈應該終止於鋁含量等於或小於0.5,或等於或小於0.35,或等於或小於0.25。
第12圖示出了根據本發明的緩衝層的組成的實施例。如圖所示,具有運算式AlxInyGa1-x-yN(其中x
Figure 108101517-A0101-12-0018-70
1且y
Figure 108101517-A0101-12-0018-71
0)的緩衝層中的鋁含量,可以在整個緩衝層的厚度上變化,並且其中鋁含量在整個緩衝層的厚度上連續 變化,並且包括沿著緩衝層的生長方向、鋁含量連續增加的重複層和鋁含量連續降低的重複層。特別地,在第12圖所示的實施例中鋁含量增加的層都終止於相同的鋁含量,其範圍可以從大約0.9到1變動。第12圖還示出了具有第一區域122、第二區域124和第三區域126的緩衝層。當在生長方向上前進時,第一區域122中鋁含量降低的層終止於比先前降低的層逐漸更低的鋁含量;當在生長方向上前進時,第二區域124中鋁含量降低的層終止於比先前降低的層逐漸更低的鋁含量;並且當在生長方向上前進時、第三區域126中鋁含量降低的層終止於比先前降低的層逐漸更低的鋁含量。此外,第三區域126中鋁含量降低的層,除了初始降低的層之外,終止於比第一區域122和第二區域124中鋁含量降低的層的終止點更低的鋁含量。另外,第二區域124中鋁含量降低的層,除了初始降低的層之外,終止於比第一區域122更低或基本相同的鋁含量。在一個或多個實施例中,第一區域122中鋁含量降低的層可包括約1和0.75之間的鋁含量,第二區域124中鋁含量降低的層可包括約1和0.5之間的鋁含量,並且在第三區域126中鋁含量降低的層可以包括約1和0.01之間的鋁含量。具有類似於第12圖所示重複結構(即,在鋁含量連續降低和連續增加之間的迴圈)的實施例,可以在任何特定的單個區域內重複至少5次或至少10次並且最多20次。然而,緩衝層中的終端層分佈應該終止於鋁含量等於或小於0.5,或等於或小於0.35,或等於或小於0.25。
通常,緩衝層和III-V族工作層的層可以通過使用氨(NH3)作為氮源、三甲基鋁(TMAl)或三乙基鋁(TEAl)作為鋁源、三甲基鎵(TMGa)或三乙基鎵(TEGa)作為鎵源、三甲基銦(TMIn)作為銦源而外延沉積在基板上。這些反應物可以在氣相中反應,並且在反應過程中調節它們的相對 比例,以產生具有所需層分佈的緩衝層。例如,對於具有恒定組成的層,反應物的比例可以在該層的整個反應/沉積過程中保持基本相同,而具有持續增加的鋁含量的層可以在反應/沉積過程中調節反應物,使得鋁含量持續增加。可以被調節以影響沉積的層的組成的沉積工藝的其他方面可以包括在緩衝層的製造期間的生長速率、壓力和/或生長溫度。在一個或多個實施例中,上述因素中可以只有一個被操縱以在緩衝層生長期間調節/調整鋁含量,或者在其他實施例中,這些因素中的兩個或多個可以被操縱以調節/調整鋁含量。
儘管上面僅詳細描述了一些示例性實施例,但是本領域技術人員將容易地認識到,在實質上不脫離本發明的情況下,在示例性實施例中可以進行許多修改。因此,所有這樣的修改將被包括在本申請請求項所限定的本發明的範圍內。
100‧‧‧半導體異質結構
102‧‧‧基板
104‧‧‧緩衝層
106‧‧‧III-V族半導體工作層

Claims (21)

  1. 一種異質結構,包括:一基板;和一緩衝層,包括具有組成AlxInyGa1-x-yN的多層,其中x
    Figure 108101517-A0305-02-0024-3
    1且y
    Figure 108101517-A0305-02-0024-2
    0;其中該緩衝層具有第一區域,該第一區域包括至少兩層,一層根據第一層分佈,另一層根據第二層分佈,其中該第一層分佈具有比該第二層分佈更高的鋁含量;其中該緩衝層具有第二區域,該第二區域包括至少兩層,一層根據第三層分佈,另一層根據第四層分佈,其中該第三層分佈具有比該第四層分佈更高的鋁含量,並且該第四層分佈具有比該第一區域的該第二層分佈更低的鋁含量;以及其中該緩衝層具有第三區域,該第三區域包括至少兩層,一層根據第五層分佈,另一層根據第六層分佈,其中該第五層分佈具有比該第六層分佈更高的鋁含量,並且該第六層分佈具有比該第二區域的該第四層分佈更低的鋁含量,其中選自該第一層分佈和該第二層分佈、該第三層分佈和該第四層分佈、以及該第五層分佈和該第六層分佈的至少一對層分佈在對應的第一區域、第二區域或第三區域內重複至少一次。
  2. 根據申請專利範圍第1項所述的異質結構,其中在每個單獨層的整個厚度上,鋁含量固定。
  3. 根據申請專利範圍第1項所述的異質結構,其中在奇數層分佈的每個層的整個厚度上,鋁含量固定。
  4. 根據申請專利範圍第1項所述的異質結構,其中在每個單獨層的整個厚度上,鋁含量連續變化。
  5. 根據申請專利範圍第4項所述的異質結構,其中,該第一區域和該第三區域中的奇數層分佈終止於比該第二區域中的奇數層分佈的終止處更低的鋁含量。
  6. 根據申請專利範圍第3項所述的異質結構,其中在偶數層分佈的整個厚度上,鋁含量連續變化。
  7. 根據申請專利範圍第2項所述的異質結構,其中在奇數層分佈的整 個厚度上,鋁含量相同。
  8. 根據申請專利範圍第1項所述的異質結構,其中在奇數層分佈的整個厚度上,鋁含量在相同的含量值之間連續變化。
  9. 根據申請專利範圍第1項所述的異質結構,其中,在生長方向上測量,該緩衝層具有至少1微米的厚度。
  10. 根據申請專利範圍第1項所述的異質結構,其中,在生長方向上測量,每個單獨的層獨立地具有約1納米和50納米之間的厚度。
  11. 根據申請專利範圍第1項所述的異質結構,其中具有奇數層分佈的層的厚度相同和/或具有偶數層分佈的層的厚度相同。
  12. 根據申請專利範圍第11項所述的異質結構,其中具有奇數層分佈的層的厚度不同於具有偶數層分佈的層的厚度。
  13. 一種異質結構,包括:一基板;和一緩衝層,具有組成AlxInyGa1-x-yN,其中x
    Figure 108101517-A0305-02-0025-4
    1且y
    Figure 108101517-A0305-02-0025-5
    0;其中在該緩衝層的整個厚度上,鋁含量連續變化,並且沿該緩衝層的生長方向,該緩衝層包括鋁含量連續增加的至少一層和鋁含量連續降低的至少一層,其中該緩衝層進一步包括:多層;和第一區域,包括至少兩層,一層具有第一層分佈而另一層具有第二層分佈,其中該第一層分佈具有連續降低的鋁含量,該第二層分佈具有連續增加的鋁含量;第二區域,包括至少兩層,一層具有第三層分佈而另一層具有第四層分佈,其中該第三層分佈具有連續降低的鋁含量,該第四層分佈具有連續增加的鋁含量;以及第三區域,包括至少兩層,一層具有第五層分佈而另一層具有第六層分佈,其中該第五層分佈具有連續降低的鋁含量,該第六層分佈具有連續增加的鋁含量,其中選自該第一層分佈和該第二層分佈、該第三層分佈和該第四層分 佈、以及該第五層分佈和該第六層分佈的至少一對層分佈在對應的第一區域、第二區域或第三區域內重複至少一次。
  14. 根據申請專利範圍第13項所述的異質結構,其中該緩衝層具有多層,並且沿著該生長方向,該多層從鋁含量連續增加的層重複地變為鋁含量連續降低的層,或者該多層從鋁含量連續降低的層重複地變為鋁含量連續增加的層,並且其中在該生長方向上鋁含量連續降低的每個連續層終止於比先前鋁含量連續降低的層更低的鋁含量。
  15. 根據申請專利範圍第13項所述的異質結構,其中該第一層分佈終止於比該第三層分佈的終止處更高的鋁含量。
  16. 根據申請專利範圍第15項所述的異質結構,其中該第三層分佈終止於比該第五層分佈的終止處更高的鋁含量。
  17. 根據申請專利範圍第13項所述的異質結構,其中偶數層分佈終止於相同的鋁含量。
  18. 根據申請專利範圍第13項所述的異質結構,其中,分別沿著該第一區域、第二區域或第三區域中的至少一個的生長方向,具有鋁含量連續降低的每個連續層終止於更高的鋁含量;並且其中,該第二區域的具有該第三層分佈的初始層在終止處的鋁含量,低於該第一區域的具有該第一層分佈的初始層在終止處的鋁含量;並且其中,該第三區域的具有該第五層分佈的初始層在終止處的鋁含量,低於該第二區域的具有該第三層分佈的初始層在終止處的鋁含量。
  19. 根據申請專利範圍第13項所述的異質結構,其中,分別沿著該第一區域、第二區域或第三區域中的至少一個的生長方向,具有鋁含量連續降低的每個連續層終止於更低的鋁含量;並且其中,該第二區域的具有該第三層分佈的初始層在終止處的鋁含量,低於該第一區域的具有該第一層分佈的初始層在終止處的鋁含量,但高於該第一區域的鋁含量連續降低的終端生長層在終止處的鋁含量;並且其中,該第三區域的具有該第五層分佈的初始層在終止處的鋁含量,低於該第二區域的具有該第三層分佈的初始層在終止處的鋁含量,但高於 第二區域的鋁含量連續降低的終端生長層在終止處的鋁含量。
  20. 一種異質結構的製造方法,包括:在基板上沉積包括多層的一緩衝層,該多層具有組成AlxInyGa1-x-yN,其中x
    Figure 108101517-A0305-02-0027-6
    1且y
    Figure 108101517-A0305-02-0027-7
    0;其中該緩衝層具有第一區域,該第一區域包括至少兩層,一層根據第一層分佈,另一層根據第二層分佈,其中該第一層分佈具有比該第二層分佈更高的鋁含量;其中該緩衝層具有第二區域,該第二區域包括至少兩層,一層根據第三層分佈,另一層根據第四層分佈,其中該第三層分佈具有比該第四層分佈更高的鋁含量,並且該第四層分佈具有比該第一區域的該第二層分佈更低的鋁含量;並且其中該緩衝層具有第三區域,該第三區域包括至少兩層,一層根據第五層分佈,另一層根據第六層分佈,其中該第五層分佈具有比該第六層分佈更高的鋁含量,並且該第六層分佈具有比該第二區域的該第四層分佈更低的鋁含量,其中選自該第一層分佈和該第二層分佈、該第三層分佈和該第四層分佈、以及該第五層分佈和該第六層分佈的至少一對層分佈在對應的第一區域、第二區域或第三區域內重複至少一次。
  21. 一種異質結構的製造方法,包括:沉積具有組成AlxInyGa1-x-yN的一緩衝層,其中x
    Figure 108101517-A0305-02-0027-8
    1且y
    Figure 108101517-A0305-02-0027-9
    0;其中在該緩衝層的整個厚度上,鋁含量連續變化,並且沿著該緩衝層的生長方向,該緩衝層包括鋁含量連續增加的至少一層和鋁含量連續降低的至少一層,其中該緩衝層進一步包括:多層;和第一區域,包括至少兩層,一層具有第一層分佈而另一層具有第二層分佈,其中該第一層分佈具有連續降低的鋁含量,該第二層分佈具有連續增加的鋁含量;第二區域,包括至少兩層,一層具有第三層分佈而另一層具有第四層分佈,其中該第三層分佈具有連續降低的鋁含量,該第四層分佈具有連續增加的鋁含量;以及 第三區域,包括至少兩層,一層具有第五層分佈而另一層具有第六層分佈,其中該第五層分佈具有連續降低的鋁含量,該第六層分佈具有連續增加的鋁含量,其中選自該第一層分佈和該第二層分佈、該第三層分佈和該第四層分佈、以及該第五層分佈和該第六層分佈的至少一對層分佈在對應的第一區域、第二區域或第三區域內重複至少一次。
TW108101517A 2018-01-15 2019-01-15 具有緩衝層的異質結構及其製造方法 TWI717679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862617484P 2018-01-15 2018-01-15
US62/617,484 2018-01-15

Publications (2)

Publication Number Publication Date
TW201939751A TW201939751A (zh) 2019-10-01
TWI717679B true TWI717679B (zh) 2021-02-01

Family

ID=67214269

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101517A TWI717679B (zh) 2018-01-15 2019-01-15 具有緩衝層的異質結構及其製造方法

Country Status (2)

Country Link
US (2) US11705489B2 (zh)
TW (1) TWI717679B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701717B (zh) * 2019-08-12 2020-08-11 環球晶圓股份有限公司 磊晶結構
US20220328674A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050032344A1 (en) * 2002-03-08 2005-02-10 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor laser
US20120126239A1 (en) * 2010-11-24 2012-05-24 Transphorm Inc. Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
US20130200495A1 (en) * 2012-02-03 2013-08-08 Transphorm Inc. Buffer layer structures suited for iii-nitride devices with foreign substrates

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
US8742396B2 (en) * 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050032344A1 (en) * 2002-03-08 2005-02-10 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor laser
US20120126239A1 (en) * 2010-11-24 2012-05-24 Transphorm Inc. Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
WO2012071272A2 (en) * 2010-11-24 2012-05-31 Transphorm, Inc. Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
US20130200495A1 (en) * 2012-02-03 2013-08-08 Transphorm Inc. Buffer layer structures suited for iii-nitride devices with foreign substrates
US20160042946A1 (en) * 2012-02-03 2016-02-11 Transphorm Inc. Buffer layer structures suited for iii-nitride devices with foreign substrates

Also Published As

Publication number Publication date
US11705489B2 (en) 2023-07-18
US20230215924A1 (en) 2023-07-06
US20190221648A1 (en) 2019-07-18
TW201939751A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
JP4592742B2 (ja) 半導体材料、半導体材料の製造方法及び半導体素子
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5309451B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
US8823055B2 (en) REO/ALO/A1N template for III-N material growth on silicon
US20230215924A1 (en) Novel buffer layer structure to improve gan semiconductors
TWI685884B (zh) 半導體異質結構及其製造方法
JP2016515299A (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したiii−n半導体素子
JPH11145514A (ja) 窒化ガリウム系半導体素子およびその製造方法
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
US8823025B1 (en) III-N material grown on AIO/AIN buffer on Si substrate
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP2007129203A (ja) 半導体デバイスの製造方法
CN104541359B (zh) 氮化物半导体装置的制造方法
JP7034739B2 (ja) 窒化物半導体基板およびその製造方法
JP2008085123A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
US20230378278A1 (en) Novel buffer layer structure to improve gan semiconductors
WO2020052558A1 (zh) 发光二极管的半导体芯片及其量子阱层和制造方法
WO2016166949A1 (ja) 半導体ウエハ及び半導体装置
JP5230560B2 (ja) 化合物半導体基板とその製造方法
JP2005285870A (ja) エピタキシャル基板
JP2013077690A (ja) 半導体発光デバイス及び半導体発光デバイスの製造方法