JP7034739B2 - 窒化物半導体基板およびその製造方法 - Google Patents

窒化物半導体基板およびその製造方法 Download PDF

Info

Publication number
JP7034739B2
JP7034739B2 JP2018011099A JP2018011099A JP7034739B2 JP 7034739 B2 JP7034739 B2 JP 7034739B2 JP 2018011099 A JP2018011099 A JP 2018011099A JP 2018011099 A JP2018011099 A JP 2018011099A JP 7034739 B2 JP7034739 B2 JP 7034739B2
Authority
JP
Japan
Prior art keywords
layer
gan
raw material
nitride semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018011099A
Other languages
English (en)
Other versions
JP2018137432A (ja
Inventor
芳久 阿部
真司 河端
真太郎 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Coorstek KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coorstek KK filed Critical Coorstek KK
Priority to EP18157146.4A priority Critical patent/EP3364463A3/en
Priority to US15/900,202 priority patent/US10593790B2/en
Publication of JP2018137432A publication Critical patent/JP2018137432A/ja
Application granted granted Critical
Publication of JP7034739B2 publication Critical patent/JP7034739B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、特に、高電子移動度トランジスタ(HEMT)に用いられる窒化物半導体基板およびその製造方法に関する。
窒化物半導体からなるHEMTでは、電子供給層(またはバリア層)の上に各種の層(保護層、またはキャップ層)を形成して電気特性を向上させる技術が知られている。
特許文献1には、III族窒化物ベースのチャネル層と、前記チャネル層上のIII族窒化物ベースのバリア層と、前記バリア層上の多層キャップ層であって、前記バリア層上に、窒化アルミニウム(AlN)を含む層を有し、該AlNを含む層上に窒化ガリウム(GaN)層を有する多層キャップ層と、前記GaN層上のSiN不動態化層と、を有するIII族窒化物高電子移動度トランジスタ(HEMT)の開示がある。
特許文献2には、GaN系半導体層と、前記GaN系半導体層上に設けられるソース電極と、前記GaN系半導体層上に設けられるドレイン電極と、前記ソース電極と前記ドレイン電極との間の、前記GaN系半導体層上に設けられるゲート電極と、前記ゲート電極と前記ドレイン電極との間に、前記GaN系半導体層に接して設けられる第1の保護膜と、前記第1の保護膜上に設けられ、前記第1の保護膜よりも抵抗率の高い第2の保護膜と、を備え、前記第1の保護膜が、不純物としてガリウム(Ga)、鉄(Fe)、クロム(Cr)、または、ニッケル(Ni)を、1×1018cm-3以上含有する酸化シリコン、窒化シリコン、酸窒化シリコン、または、酸化アルミニウムである半導体装置、の開示がある。
特開2008-227501号公報 特開2015-177069号公報
特許文献1または2に記載の発明では、GaN系半導体からなる電子供給層(またはバリア層)の上に、必要に応じてさらに各種の層を介して、窒化ケイ素(SiN)を保護膜として形成したものを用いている。
ところが、上記のようにSiN膜を保護層として用いた場合は、二次元電子ガス(2DEG)の濃度が十分高くならないことが判明した。これは、保護膜の絶縁性の高さに起因するものと考えられる。
この点に関して、特許文献2に記載の半導体装置は、GaN系半導体層に接して設けられる第1の保護膜と、第1の保護膜上に設けられ第1の保護膜よりも抵抗の高い第2の保護膜とを備えており、第1の保護膜が一定以上の導電性を備えることにより、GaN系半導体層に生じた電荷をGaN系半導体層から除去したり、GaN系半導体層に生じた電荷の半導体装置中での偏在を抑制したりする機能を発揮し、GaN系半導体層内の不要な電荷を第1の保護膜を介して逃がしたり、第1の保護膜内に分散させたりして、電荷の意図せぬ局在化や偏在化を防止する。したがって、電流コラプス等のトランジスタ特性の変動を抑制することができる。
しかしながら、上記の方法でも、二次元電子ガスの濃度を十分高くすると言う観点では、必ずしも望ましい効果が得られるとはいえなかった。
本発明は、かかる課題に鑑み、電子供給層上に保護膜を有するHEMTにおいて、移動度を維持しつつ、より二次元電子ガスの濃度を高めることを可能にした窒化物半導体基板の提供を目的とする。
本発明の窒化物半導体基板は、Ina1Alb1Gac1N(0≦a1≦1、0≦b1≦1、0≦c1≦1、a1+b1+c1=1)の組成を有する第一の層と、前記第一の層上に形成され、Ina2Alb2Gac2N(0≦a2≦1、0≦b2≦1、0≦c2≦1、a2+b2+c2=1)の組成を有し、かつ、前記第一の層とは異なるバンドギャップを有する第二の層と、前記第二の層上に形成され、Aj1-jN(Aは13族元素、Bは13族元素または14族元素、A≠B、0<j<1)の組成を有する第三の層と、前記第二の層と前記第三の層との間に、13族窒化物からなるキャップ層を有し、前記第一の層がGaNからなる電子走行層であり、
前記第二の層がIn a2 Al b2 Ga c2 N(a2=0、0<b2≦1、0≦c2<1、b2+c2=1)の組成を有する電子供給層であり、前記キャップ層がGaN層であり、前記第三の層がGa j Si 1-j N(0<j<1)層であることを特徴とする。
かかる構成を有することで、移動度を維持しつつ、より二次元電子ガスの濃度を高めることが可能となる。
本発明の窒化物半導体基板の製造方法は、第一の層として、電子走行層であるGaN層と、第二の層として、電子供給層であるIna2Alb2Gac2N(a2=0、0<b2≦1、0≦c2<1、b2+c2=1)層と、キャップ層としてGaN層と、第三の層として、GajSi1-jN(0<j<1)層とをこの順に有し、有機金属気相成長法により窒化物半導体基板を製造する方法であって、第一の層を積層後、前記第一の層上に第二の層を連続して積層する第1ステップと、第1ステップの後、前記第二の層上にキャップ層を形成する第2ステップと、第2ステップ終了直後に、Ga原料ガスとSi原料ガスとN原料ガスとを3秒以下の時間で供給し、第三の層を積層する第3ステップと、第3ステップの後、前記Ga原料ガスの供給を停止し、前記Si原料ガスと前記N原料ガスとを供給する第4ステップと、を備えることを特徴とする。
本発明によれば、電子供給層上に保護膜を有するHEMTにおいて、移動度の低下をもたらさずに、二次元電子ガスの濃度を高める、すなわち、電子濃度を上げることが可能な窒化物半導体基板およびその製造方法を提供することができる。
本発明の窒化物半導体基板の一態様を示す断面概略図である。 本発明の窒化物半導体基板の好適な一態様を示す断面概略図である。 本発明の窒化物半導体基板の他の一態様における、層中のGa組成比の形態を模式的に示す概略図である。 本発明の窒化物半導体基板の好適な他の一態様における、層中のGa組成比の形態を模式的に示す概略図である。
以下、本発明を、図面も参照しながら詳細に説明する。本発明の窒化物半導体基板は、Ina1Alb1Gac1N(0≦a1≦1、0≦b1≦1、0≦c1≦1、a1+b1+c1=1)の組成を有する第一の層と、前記第一の層上に形成され、Ina2Alb2Gac2N(0≦a2≦1、0≦b2≦1、0≦c2≦1、a2+b2+c2=1)の組成を有し、かつ、前記第一の層とは異なるバンドギャップを有する第二の層と、前記第二の層上に形成され、Aj1-jN(Aは任意の13族元素、Bは任意の13族元素または14族元素、A≠B、0<j<1)の組成を有する第三の層と、を含む。
図1は、本発明の窒化物半導体基板Zの一態様を示す断面概略図であり、下地基板1、バッファ層2、第一の層3、第二の層4、第三の層Xおよび電極5を含む。具体的には、第一の層3は電子走行層であり、第二の層4は電子供給層である。
図2に示す窒化物半導体基板Zは、本発明の好適な一態様であり、下地基板1、バッファ層2、第一の層(電子走行層)3、キャップ層C、第二の層(電子供給層)4、第三の層Xおよび電極5を含む。
なお、本発明で示す図はすべて、説明のために形状を模式的に簡素化かつ強調したものであり、細部の形状、寸法、および比率は実際と異なる。また、本発明を説明するのに不要と考えられるその他の構成については、記載を割愛する。
下地基板1としては、シリコン単結晶、炭化ケイ素、サファイア、GaNが挙げられる。これらの材料において、絶縁性がより高い炭化ケイ素、サファイア等と比べて、シリコン単結晶は、縦方向の耐圧の点で不利になりがちであるが、本発明では、下地基板1にシリコン単結晶を用いた場合でも、その効果がより顕著に発揮されるので、特に好適といえる。
バッファ層2としては、例えば、特許第5159858号公報または特許第5188545号公報に開示されたバッファ層構造が適用できる。すなわち、例えば、第一層が厚さ50~200nmのAlN、第二層が厚さ100~300nmのAlGaNで構成されるAlGaN系の初期バッファ層と、第三層が厚さ1~50nmのGaN、第四層が厚さ1~50nmのAlN、第五層が厚さ200nm以上のGaNであって、第三層および第4層がこの順に複数回繰り返し積層され、最後に第五層が積層されてなる周期堆積層とからなり、窒化物が合計して5~100回繰り返し積層されたAlGaN系の多層バッファ層、あるいは、AlxGa1-xN単結晶層(0.6≦x≦1.0)およびAlyGa1-yN単結晶層(0≦y≦0.5)が5~100組繰り返し積層した多層バッファ層を適用することができる。さらには、電子走行層3の下に、高抵抗のバッファ層、一例として、炭素濃度1×1018~3×1020atoms/cm3、具体的には1×1018~3×1018atoms/cm3、厚さ100nm以上、好ましくは100~200nm程度のGaN層があると、このGaN層による縦方向の耐圧向上効果と本発明による縦方向の耐圧向上効果が相乗的に発揮され、特に好ましい。
図1は、Ina1Alb1Gac1N(0≦a1≦1、0≦b1≦1、0≦c1≦1、a1+b1+c1=1)の組成を有する第一の層3(電子走行層)と、該第一の層3とは異なるバンドギャップを有し、Ina2Alb2Gac2N(0≦a2≦1、0≦b2≦1、0≦c2≦1、a2+b2+c2=1)の組成を有する第二の層4(電子供給層)とがこの順に積層した構造を示している。
電子走行層を構成するIna1Alb1Gac1N(0≦a1≦1、0≦b1≦1、0≦c1≦1、a1+b1+c1=1)は、具体的には、InN、AlN、GaN、InAlN、InGaN、AlGaN、およびInAlGaNが挙げられる。これらの窒化物のうち、GaN、AlGaNおよびInGaNなどが好ましく、GaNがより好ましい。なお、InAlN、InGaN、AlGaN、およびInAlGaNの構成元素は、種々の組成比を有していてよい。
電子供給層を構成するIna2Alb2Gac2N(0≦a2≦1、0≦b2≦1、0≦c2≦1、a2+b2+c2=1)は、具体的には、InN、AlN、GaN、InAlN、InGaN、AlGaN、およびInAlGaNが挙げられる。これらの窒化物のうち、AlN、AlGaNおよびInGaNなどが好ましく、AlN、AlGaNがより好ましく、AlGaNが特に好ましい。なお、InAlN、InGaN、AlGaN、およびInAlGaNの構成元素は、種々の組成比を有していてよい。
電子走行層および電子供給層については、その層厚に制限はないが、通常、電子走行層は10nm以上、好ましくは300~2500nm、電子供給層は1~100nm、好ましくは10~100nmである。
また、第一の層3および第二の層4に含まれる不純物についても、その許容量に限界はない。なお、不純物は、例えば、炭素、リン、マグネシウム、ケイ素、鉄、酸素および水素などである。
また、電子走行層と電子供給層との間にスペーサ層が介在していてもよい。スペーサ層は、二次元電子の閉じ込め効果を高めることにより、電子走行層や電子供給層との界面に形成される二次元電子が散乱を受け、移動度低下を抑制する役割を有する。スペーサ層は、その厚さが数分子層程度で、例えば、バンドギャップの大きいAlNなどの材料を用いて形成される。
本発明の窒化物半導体基板Zは、第二の層4上に形成され、Aj1-jN(Aは任意の13族元素、Bは任意の13族元素または14族元素、A≠B、0<j<1)の組成を有する第三の層Xを含む。
この第三の層Xは、広義には保護層としての役割を担っており、本発明でも、特に、電子供給層が大気雰囲気に暴露されることによる不具合を回避する作用を備えている。
一般的に、このような保護層としては、従来、SiN等の絶縁膜が適用されていたが、電子供給層上に絶縁膜がある場合、電子濃度を上げようとすると、移動度が低下する傾向がみられた。
本発明者らは、このような保護層として最適な材料や構造について鋭意検討したところ、基本的には絶縁体であるが、その一部がいくらかの導電性を有し、しかも、その導電性のある部位が、結晶性の高い構造である材料が好適であることを見出した。このような材料が、Aj1-jN(Aは任意の13族元素、Bは任意の13族元素または14族元素、A≠B、0<j<1)の組成を有するものである。
第三の層Xを構成するAj1-jN(Aは任意の13族元素、Bは任意の13族元素または14族元素、A≠B、0<j<1)の例として、AがGa、InおよびAlの中から任意に選択され、BがSiおよびGeの中から任意に選択された組み合わせを有する窒化物が挙げられる。これらのうち、具体的には、GaSiN、GaGeN、またはAlSiN等が挙げられるが、GaSiNがより好ましい。なお、従来のSiN層は、本発明に倣えば、Aj1-jN(Aは13族元素、Bは14族元素であるSi、A≠B、j=0)と表記される。
第三の層Xは、Aj1-jNの組成を有することで、単なる絶縁膜ではなく、電子供給層である第二の層4と同程度の結晶性を保持している。そのため、第二の層4と第三の層Xとの界面での格子不整合も小さい。これは、抵抗の差および格子不整合の度合いのいずれも大きくなる絶縁層を形成する場合と比べると、界面での電子挙動の悪化が抑えられる。
この点で、特開2015-177069号公報に記載の発明では、第1の保護膜が不純物としてGaを含む窒化ケイ素膜であるから、本発明は、Aj1-jNの組成を有する構成であることにより、上記した高い結晶性と界面での安定性の理由で、有意な効果の差を呈しているといえる。
第三の層Xの厚さは、1nm以上10nm以下、さらには5nm以下であると好ましい。
上記のとおり、第三の層Xは、第二の層4との界面における電子の挙動に影響を与えるものであり、それ自体があまり厚いと、格子定数の差による応力の影響が無視できなくなる。しかし1nm未満では、本発明の効果が十分得られないだけでなく、形成すること自体が困難である。
第三の層XのAj1-jNにおけるjは、少なくとも0.01以上あれば本発明の効果が得られ、0.95まではその効果が損なわれることはない。好ましくは、jは0.3以上0.6である。
また、本発明では、第二の層4と第三の層Xとの間に、13族窒化物からなるキャップ層Cを有してもよい。図2は、本発明の窒化物半導体基板の好適な一態様、すなわち、第二の層4の上に、さらにキャップ層Cを有する構造を示す断面概略図である。例えば、厚さ1~3nm程度で、かつ、絶縁層でないキャップ層であれば、本発明の効果が損なわれることはない。
本発明の好適な一実施態様は、第一の層3が電子走行層としてのGaN、第二の層4が電子供給層としてのIna2Alb2Gac2N(a2=0、0<b2≦1、0≦c2<1、b2+c2=1)、キャップ層CがGaN、第三の層XがGajSi1-jN(0<j<1)である場合である。この場合、jは0.4から0.5程度であると、より好ましいといえる。
図3は、本発明の他の一態様における、層中のGa組成比の形態を模式的に示す概略図である。このように、第三の層X上に、SiN保護層6が形成されていてもよい。また、図4は、本発明の好適な一態様、キャップ層Cを挿入した場合における、層中のGa組成比の形態を模式的に示す概略図である。
図3に示す一態様では、SiN保護膜6と第二の層4(電子供給層)との間に、第三の層XとなるGaとSiからなる混晶の窒化物化合物の層を設けることで、移動度の低下をもたらさずに、電子濃度を上げることが可能となり、結果的にシート抵抗を抑制することが可能となる。さらに、図4に示す好適な一態様のように、第二の層4(電子供給層)と第三の層Xとの間にキャップ層を設けることで、Ga組成比の低下がより少なく、本発明の効果が顕著となる。
本発明の製造方法の一態様は、有機金属気相成長法(MOCVD;metalorganic chemical vapor deposition)を用いて、第一の層および第二の層を連続して積層する第1ステップと、引き続きキャップ層を形成する第2ステップと、第2ステップの終了直後から、0秒を超え3秒以下の時間だけ、Ga原料ガスとSi原料ガスとN原料ガスとを供給する第3ステップと、第3ステップの後、Ga原料ガスの供給を停止し、Si原料ガスおよびN原料ガスのみを供給する第4ステップと、を備える。
すなわち、本発明では、特に、第3ステップおよび第4ステップにおいて、上記のような結晶成長条件下に、第三の層Xにおける元素A(例えば、Ga)の原料ガスを、元素B(例えば、Si)の原料ガスと窒素原料ガスとともに供給することで、本発明の効果を有する構造を得ることができる。
また、MOCVD法では、原料ガスの供給を止めてからタイムラグを有して結晶成長が起こる。本発明では、元素Aの原料ガスの供給時間を最長でも3秒以下に抑えることで、第二の層4上に薄く、かつ、jが0.01以上のGajSi1-jNを形成することが可能となる。
なお、薄く、かつ、jが0.01以上のGajSi1-jNの形成は、例えば、分子線ビームエピタキシー(MBE;MolecularBeam Epitaxy)法でも可能ではあるが、MBE法は、MOCVD法で第一の層3と第二の層4を作製する場合に比べて、著しく生産効率が悪い。
以上の通り、本発明の窒化物半導体基板は、この窒化ケイ素膜にGaを添加することで移動度の低下をもたらさずに、電子濃度を上げることが可能となり、結果的にシート抵抗を抑制することが可能となる。よって、本発明の窒化物半導体基板は、より電気的特性に優れたHEMT用の窒化物半導体基板として好適である。
以下、本発明を実施例に基づいて具体的に説明するが、本発明は、下記実施例により制限されるものではない。
[共通する実験条件]
直径6インチ、厚さ675μm、p型で比抵抗0.002Ωcm、面方位(111)のシリコン単結晶基板を準備した。これを公知の基板洗浄方法で清浄化した後、MOCVD装置内にセットして、昇温し、装置内をキャリアガスで置換後、1000℃×15分、水素100%雰囲気で熱処理を行い、シリコン単結晶表面の自然酸化膜を除去した。
次に、原料ガスとしてトリメチルアルミニウム(TMA)、アンモニア(NH3)を用い、厚さ70nmのAlN単結晶からなる初期層を、成長温度1000℃で気相成長させた。
前記初期層の上に、原料ガスとしてトリメチルガリウム(TMG)、TMA、NH3を用い、炭素濃度5×1019atoms/cm3、厚さ300nmのAl0.1Ga0.9N単層を気相成長させた。次に、炭素濃度5×1019atoms/cm3で、厚さ5nmのAlN薄層と厚さ30nmのAl0.1Ga0.9N薄層とを交互に各8層の積層体を形成させて、続いて、炭素濃度5×1019atoms/cm3、のAl0.1Ga0.9N単層を厚さ125nm成長させた。その積層体および単層を順にさらに4回繰り返した。さらに、炭素濃度1×1018atoms/cm3、厚さ500nmのGaN単層を積層し、初期層である厚さ300nmのAl0.1Ga0.9N単層を含めた一連のバッファ層を形成した。その後、電子走行層として炭素濃度1×1016atoms/cm3、厚さ700nmのGaN単層を同様にして積層した後、電子供給層としてAlxGa1-xN(x=1)を2nm成膜した。なお、初期層の形成以降、バッファ層、電子走行層、および電子供給層の形成はすべて、成長温度1000℃を基準として、これに1~15℃の範囲で微調整を加えることにより行った。
[実施例1]
電子供給層上に、キャップ層としてGaN層を1nm、続いて、第三の層を4nm成膜した。第三の層の成膜では、シラン(SiH4)、NH3およびTMGaを同時に3秒間供給した後、TMGaの供給のみを止め、さらに5秒間、SiH4およびNH3を供給して、GajSi1-jN(0<j<1)層を形成した。GajSi1-jNの厚さは約1nm、j値は約0.5であった。
[比較例1]
TMGaの供給は行わず、第三の層の成膜時間を調整した以外は、実施例1と同様にして、キャップ層の形成、および厚さ約4nmでSiN層の形成を行った。
[評価]
実施例1および比較例1の窒化物半導体基板について、移動度とキャリア濃度を評価した。すなわち、これらの窒化物半導体基板の表面に電極を形成し、Hall効果を測定した。Hall効果の測定は、Van der Pauw法を採用し、測定装置はACCENT製HL5500PCを用いて実施した。また、この電極を用いてシート抵抗も測定した。
結果を以下に示す。
Figure 0007034739000001
表1より、移動度は、実施例1、比較例1ともに、1250 sq.cm/Vs程度と、同程度であったが、比較例1の窒化物半導体基板では、キャリア濃度が0.92E+13/sq.cmであるのに対して、実施例1の窒化物半導体基板では、キャリア濃度は1.45E+13/sq.cmであった。これにより、シート抵抗も、比較例1では544Ohm/sq.となり、実施例1では345 Ohm/sq.となった。
このことから、本発明の窒化物半導体基板は、従来のスペーサ層構造と同等の移動度を有しながら、電子密度が向上していることがわかる。
1 下地基板
2 バッファ層
3 第一の層(電子走行層)
4 第二の層(電子供給層)
X 第三の層
5 電極
6 SiN保護膜
C キャップ層

Claims (2)

  1. Ina1Alb1Gac1N(0≦a1≦1、0≦b1≦1、0≦c1≦1、a1+b1+c1=1)の組成を有する第一の層と、
    前記第一の層上に形成され、Ina2Alb2Gac2N(0≦a2≦1、0≦b2≦1、0≦c2≦1、a2+b2+c2=1)の組成を有し、かつ、前記第一の層とは異なるバンドギャップを有する第二の層と、
    前記第二の層上に形成され、Aj1-jN(Aは13族元素、Bは13族元素または14族元素、A≠B、0<j<1)の組成を有する第三の層と
    前記第二の層と前記第三の層との間に、13族窒化物からなるキャップ層を有し、
    前記第一の層がGaNからなる電子走行層であり、
    前記第二の層がIn a2 Al b2 Ga c2 N(a2=0、0<b2≦1、0≦c2<1、b2+c2=1)の組成を有する電子供給層であり、
    前記キャップ層がGaN層であり、
    前記第三の層がGa j Si 1-j N(0<j<1)層であることを特徴とする窒化物半導体基板。
  2. 第一の層として、電子走行層であるGaN層と、
    第二の層として、電子供給層であるIna2Alb2Gac2N(a2=0、0<b2≦1、0≦c2<1、b2+c2=1)層と、
    キャップ層としてGaN層と、
    第三の層として、GajSi1-jN(0<j<1)層と
    をこの順に有し、有機金属気相成長法により窒化物半導体基板を製造する方法であって、
    第一の層を積層後、前記第一の層上に第二の層を連続して積層する第1ステップと、
    第1ステップの後、前記第二の層上にキャップ層を形成する第2ステップと、
    第2ステップ終了直後に、Ga原料ガスとSi原料ガスとN原料ガスとを3秒以下の時間で供給し、第三の層を積層する第3ステップと、
    第3ステップの後、前記Ga原料ガスの供給を停止し、前記Si原料ガスと前記N原料ガスとを供給する第4ステップと、
    を備えることを特徴とする窒化物半導体基板の製造方法。
JP2018011099A 2017-02-20 2018-01-26 窒化物半導体基板およびその製造方法 Active JP7034739B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP18157146.4A EP3364463A3 (en) 2017-02-20 2018-02-16 Nitride semiconductor substrate and method for manufactuing the same
US15/900,202 US10593790B2 (en) 2017-02-20 2018-02-20 Nitride semiconductor substrate and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017028846 2017-02-20
JP2017028846 2017-02-20

Publications (2)

Publication Number Publication Date
JP2018137432A JP2018137432A (ja) 2018-08-30
JP7034739B2 true JP7034739B2 (ja) 2022-03-14

Family

ID=63367073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018011099A Active JP7034739B2 (ja) 2017-02-20 2018-01-26 窒化物半導体基板およびその製造方法

Country Status (2)

Country Link
JP (1) JP7034739B2 (ja)
TW (1) TWI669820B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730516B (zh) * 2018-12-12 2021-06-11 日商闊斯泰股份有限公司 氮化物半導體基板以及氮化物半導體裝置
CN116759505B (zh) * 2023-08-23 2023-11-17 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229458A (ja) 2012-04-26 2013-11-07 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2013243275A (ja) 2012-05-22 2013-12-05 Pawdec:Kk GaN系半導体素子およびその製造方法
JP2014170934A (ja) 2013-02-28 2014-09-18 Power Integrations Inc ヘテロ構造パワートランジスタおよびヘテロ構造半導体装置を作製する方法
US20150187925A1 (en) 2013-12-30 2015-07-02 Enkris Semiconductor, Inc. Enhancement-mode device
JP2015177069A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201112330D0 (en) * 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
GB201203161D0 (en) * 2012-02-23 2012-04-11 Epigan Nv A device comprising a III-N layer stack with improved passivation layer and associated manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229458A (ja) 2012-04-26 2013-11-07 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2013243275A (ja) 2012-05-22 2013-12-05 Pawdec:Kk GaN系半導体素子およびその製造方法
JP2014170934A (ja) 2013-02-28 2014-09-18 Power Integrations Inc ヘテロ構造パワートランジスタおよびヘテロ構造半導体装置を作製する方法
US20150187925A1 (en) 2013-12-30 2015-07-02 Enkris Semiconductor, Inc. Enhancement-mode device
JP2015177069A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
TWI669820B (zh) 2019-08-21
TW201838188A (zh) 2018-10-16
JP2018137432A (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
US10211296B2 (en) P-doping of group-III-nitride buffer layer structure on a heterosubstrate
JP4530171B2 (ja) 半導体装置
KR101321625B1 (ko) 전자 디바이스용 에피택셜 기판 및 그 제조방법
JP4381380B2 (ja) 半導体装置及びその製造方法
JP6152124B2 (ja) 半導体装置の製造方法
US20100243989A1 (en) Semiconductor device
US20140048770A1 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for growing nitride semiconductor crystal
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
US10483354B2 (en) Nitride semiconductor device
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP2012151422A (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP7034739B2 (ja) 窒化物半導体基板およびその製造方法
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP4682541B2 (ja) 半導体の結晶成長方法
JP2011258782A (ja) 窒化物半導体基板
US10593790B2 (en) Nitride semiconductor substrate and method for manufacturing the same
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法
TWI728498B (zh) 氮化物半導體基板
JP2017092369A (ja) Iii族窒化物半導体デバイス用基板およびその製造方法
JP2021044596A (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
WO2015005083A1 (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法
CN106783955A (zh) 含有氮镓铝和氮镓铟的插入层的半导体器件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220302

R150 Certificate of patent or registration of utility model

Ref document number: 7034739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250