JP2017092369A - Iii族窒化物半導体デバイス用基板およびその製造方法 - Google Patents

Iii族窒化物半導体デバイス用基板およびその製造方法 Download PDF

Info

Publication number
JP2017092369A
JP2017092369A JP2015223793A JP2015223793A JP2017092369A JP 2017092369 A JP2017092369 A JP 2017092369A JP 2015223793 A JP2015223793 A JP 2015223793A JP 2015223793 A JP2015223793 A JP 2015223793A JP 2017092369 A JP2017092369 A JP 2017092369A
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
nitride semiconductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015223793A
Other languages
English (en)
Other versions
JP6654409B2 (ja
Inventor
優太 小鹿
Yuta Kojika
優太 小鹿
哲也 生田
Tetsuya Ikuta
哲也 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2015223793A priority Critical patent/JP6654409B2/ja
Publication of JP2017092369A publication Critical patent/JP2017092369A/ja
Application granted granted Critical
Publication of JP6654409B2 publication Critical patent/JP6654409B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】特に電子走行層の薄いHEMTに供して好適な、良好な平坦性および十分な耐圧性を兼ね備えるIII族窒化物半導体デバイス用基板を提供する。【解決手段】III族窒化物半導体デバイス用基板100は、Si単結晶基板10とバッファ層50とを有する。バッファ層50は、初期バッファ層20と、超格子層31および中間層32を交互に繰り返し積層した複合層30とを有する。超格子層31は、AlNよりなる第1層31AとAlxGa1-xN(0.05<x<0.20)よりなる第2層31Bとを交互に繰り返し積層した積層体からなる。超格子層31の厚さは中間層32の厚さよりも大きく、中間層32は、AlyGa1-yN(0≦y<0.03)からなり、厚さ120nm以上180nm以下であることを特徴とする。【選択図】図1

Description

本発明は、III族窒化物半導体デバイス用基板およびその製造方法に関し、特に、Si単結晶基板上にIII族窒化物半導体からなる複数の半導体層をエピタキシャル成長させたIII族窒化物半導体デバイス用基板に関する。
従来、シリコン単結晶基板上に、B、Al、Ga、InなどのIII族元素と窒素との化合物であるIII族窒化物(BaAlbGacIndN, a+b+c+d=1, 0≦a, b, c, d≦1)からなる半導体(以下、III族窒化物半導体)をエピタキシャル成長させた、III族窒化物半導体デバイス用基板が知られている。III族窒化物半導体デバイスは、このIII族窒化物半導体デバイス用基板を用いて形成される。ここで、III族窒化物半導体デバイス用基板のベース基板としては、シリコン単結晶基板およびサファイア基板が一般的であるが、シリコン単結晶基板はサファイア基板に比べて安価であることに加えて、大口径化が容易である点で有利である。そのため、シリコン単結晶基板は、HEMT(High Electron Mobility Transistor)、MESFET(Metal-Semiconductor Field Effect Transistor)、SBD(Schottky Barrier Diode)およびLED(発光ダイオード;Light Emitting Diode)などの種々のIII族窒化物半導体デバイスの量産に適している。
しかしながら、シリコンとIII族窒化物とでは、両者の格子定数差が大きいため、格子定数差や熱膨張係数差に起因する歪や転位、ウェーハの反りなどの問題が生じやすい。これらの問題を解決するため、シリコン基板と、III族窒化物半導体デバイスとして機能する機能積層体との間に位置する領域に、III族窒化物からなるバッファ層を設けられる技術の研究が盛んに行われている。
例えば、特許文献1には、Si単結晶基板を用いたる窒化ガリウム系化合物半導体基板において、AlNおよびGaNを交互に積層した超格子構造と、200nm以上の厚いGaN層との繰り返し構造をバッファ層として用いることで、転位発生を防止し、基板の反りを低減することが記載されている。
また、特許文献2には、バッファ層として、AlNおよびGaNを交互に積層した超格子構造と、20〜400nmの厚いGaN層との繰り返し構造をバッファ層として用いることが記載されている。
特開2012−79952 特開2008−205117
ここで、特許文献1に開示される活性層の厚さは1000〜3500nmとされている。また、特許文献2に開示される電子走行層(チャネル層)の厚さは1800nmとされている。特許文献1,2のいずれも、機能積層体の厚さが比較的大きい。特許文献1,2では、機能積層体が厚く形成されることによって基板全体の平坦性がある程度担保されるため、バッファ層に起因する平坦性への悪影響を受けにくいと考えられる。
ところで、本発明者らの検討によると、ノーマリーオフ型のHEMTにおいて、電子走行層を100nm以下の厚さで比較的薄く設けると、空乏層が狭くてもチャネルを遮断でき、その結果、しきい値電圧を正側へシフトできる点で好ましいことが判明しつつある。しかしながら、機能積層体の厚さが特許文献1,2に比べて小さい場合、機能積層体より下方に設けられるバッファ層によりIII族窒化物半導体デバイス用基板の平坦性が大きく影響を受けると共に、縦方向のリーク特性も悪化することが本発明者らにより分かった。機能積層体の厚さが小さい場合、バッファ層における耐圧が大きくなければ、必要な耐圧は得られない。
そこで、本発明は、特に電子走行層の薄いHEMTに供して好適な、良好な平坦性および十分な耐圧性を兼ね備えるIII族窒化物半導体デバイス用基板を提供することを目的とする。
本発明者らは、上記課題を解決する方途について鋭意検討し、所定の厚さの関係性を満足する超格子層および中間層を交互に繰り返し積層した複合層をバッファ層に設けることで、良好な平坦性および十分な耐圧性を兼ね備えるIII族窒化物半導体デバイス用基板を得ることができることを知見し、本発明を完成するに至った。
すなわち、本発明の要旨構成は以下の通りである。
(1)Si単結晶基板と、該Si単結晶基板上のバッファ層と、を有するIII族窒化物半導体デバイス用基板において、
前記バッファ層は、前記Si単結晶基板上の初期バッファ層と、該初期バッファ層上の、超格子層および中間層を交互に繰り返し積層した複合層とを有し、
前記超格子層は、AlNよりなる第1層と、AlxGa1-xN(0.05<x<0.20)よりなる第2層とを交互に繰り返し積層した積層体からなり、前記超格子層の厚さは前記中間層の厚さよりも大きく、
前記中間層は、AlyGa1-yN(0≦y<0.03)からなり、厚さ120nm以上180nm以下であることを特徴とする、III族窒化物半導体デバイス用基板。
(2)前記中間層がGaN層からなる、前記(1)に記載のIII族窒化物半導体デバイス用基板。
(3)前記バッファ層上にIII族窒化物半導体からなる機能積層体を有し、
前記機能積層体は、電子走行層と、電子供給層と、キャップ層とをこの順に含む積層体であり、前記電子走行層の厚さが10nm以上100nm以下である、前記(1)または(2)に記載のIII族窒化物半導体デバイス用基板。
(4)前記バッファ層と前記機能積層体との間に、炭素濃度を傾斜させた炭素濃度傾斜層を有する、前記(3)に記載のIII族窒化物半導体デバイス用基板。
(5)Si単結晶基板上に初期バッファ層を形成する工程と、
前記初期バッファ層上に、超格子層および中間層を交互に繰り返し積層した複合層を形成する複合層形成工程と、
前記複合層上に、III族窒化物半導体からなる機能積層体を形成する機能積層体形成工程と、を含み、
前記超格子層は、AlNよりなる第1層とAlxGa1-xN(0.05<x<0.20)よりなる第2層とを交互に繰り返し積層した積層体からなり、
前記中間層は、AlyGa1-yN(0≦y<0.03)からなり、
前記複合層形成工程において、前記超格子層を前記中間層よりも厚く形成し、且つ、前記中間層を厚さ120nm以上180nm以下とすることを特徴とする、III族窒化物半導体デバイス用基板の製造方法。
本発明によれば、所定の厚さの関係性を満足する超格子層および中間層を交互に繰り返し積層した複合層をバッファ層に設けたので、良好な平坦性および十分な耐圧性を兼ね備えるIII族窒化物半導体デバイス用基板を提供することができる。
本発明の一実施形態に従うIII族窒化物半導体デバイス用基板100を説明する模式断面図である。 本発明の別の実施形態に従うIII族窒化物半導体デバイス用基板200を説明する模式断面図である。 実施例1に係るIII族窒化物半導体デバイス用基板のTEM断面写真である。 (A)は、実施例1に係るIII族窒化物半導体デバイス用基板のOM暗視野像であり、(B)は、比較例1に係るIII族窒化物半導体デバイス用基板のOM暗視野像である。 (A)は、実施例1に係るIII族窒化物半導体デバイス用基板のAFM像であり、(B)は、比較例1に係るIII族窒化物半導体デバイス用基板のAFM像である。 (A)は、実施例1に係るIII族窒化物半導体デバイス用基板の縦方向の電流電圧特性を示すグラフであり、(B)は、比較例1に係るIII族窒化物半導体デバイス用基板の縦方向の電流電圧特性を示すグラフである。
以下、図面を参照して本発明の実施形態について説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、各図において、説明の便宜上、基板および各層の縦横の比率を実際の比率から誇張して示している。なお、各層のBaAlbGacIndN材料における各組成比(a, b, c, d)の値は、例えばエネルギー分散型X線分析(EDS)を用いて測定することができる。十分な厚さの単層構造には、SEM-EDSを用いることができ、超格子構造のように各層の厚さが薄い場合にはTEM-EDSを用いて同定することができる。
(III族窒化物半導体デバイス用基板)
図1に示すように、本発明の一実施形態に従うIII族窒化物半導体デバイス用基板100は、Si単結晶基板10と、Si単結晶基板10上のバッファ層50と、を有する。ここで、バッファ層50は、Si単結晶基板10上の初期バッファ層20と、初期バッファ層20上の、超格子層31および中間層32を交互に繰り返し積層した複合層30とを有する。さらに、超格子層31は、AlNよりなる第1層31AとAlxGa1-xN(0.05<x<0.20)よりなる第2層31Bとを交互に繰り返し積層した積層体からなり、超格子層31の厚さは中間層32の厚さよりも大きい。そして、中間層32は、AlyGa1-yN(0≦y<0.03)からなり、その厚さは120nm以上180nm以下である。以下、各構成の詳細を順次説明する。
<Si単結晶基板>
Si単結晶基板10は、シリコン単結晶からなる基板である。Si単結晶基板10の導電性は、10000Ω・cm以上の絶縁性の高い高比抵抗基板から、0.001Ω・cm程度までの低比抵抗基板まで、用途に応じて適宜使用することができ、公知のシリコン基板を適宜用いることができる。p型、n型いずれの伝導型としてもよい。Si単結晶基板10の面方位は特に指定されず、(111),(100),(110)面等の任意の面方位を使用することができる。III族窒化物の(0001)面を表面平坦性よく成長させるためには、面方位が(111)の基板を用いることが好ましい。Si単結晶基板10の厚さおよび幅等のその他の仕様は、III族窒化物半導体デバイス用基板100の用途に応じて、適宜設計すればよい。
次に、Si単結晶基板10上には、既述のとおりバッファ層50が設けられる。そして、バッファ層50は、初期バッファ層20と、初期バッファ層20上の、超格子層31および中間層32を交互に繰り返し積層した複合層30とを有する。
<初期バッファ層>
初期バッファ層20は、シリコンとIII族窒化物との間の格子定数差を緩和するために設けられる。この目的のため、初期バッファ層20をAlN単結晶からなる層とすることが好ましい。また、Si単結晶基板10上と、初期バッファ層20との間に、SiNからなる層が設けられていてもよい。
また、図2に示すように、初期バッファ層20が第1初期バッファ層21および第2初期バッファ層22をこの順に有することも好ましい。初期バッファ層20がAlN単結晶からなる層を含む場合、転位を多く含みやすいため、第1初期バッファ層21としてAlN単結晶からなる層を用い、その上に第2初期バッファ層22としてAlGaNや、AlGaN中のAl組成比を傾斜させた組成傾斜層を用いることも好ましい。なお、組成傾斜層のAl組成比は、Si単結晶基板10から離れる方向に減少する。
ここで、第1初期バッファ層21にAlNを用い、第2初期バッファ層22にAlGaNまたはAlGaNの組成傾斜層を用いる場合、第1初期バッファ層21の厚みを、50〜300nmとし、第2初期バッファ層22の厚みを、200〜300nmとすることが好ましい。この場合、第2初期バッファ層22のAl組成比を例えば0.1〜0.3(組成傾斜の場合には、この範囲で組成傾斜させる)とすることができる。また、第2初期バッファ層22の厚みを、第1初期バッファ層21の厚みよりも大きくすることも好ましい。さらに、図示しないが、初期バッファ層20を3層以上の積層構造としてもよい。
<複合層>
複合層30は、超格子構造からなる超格子層31と、中間層32とを交互に繰り返し積層した積層構造を有する。すなわち、複合層30は、超格子層31および中間層32の組み合わせを1組として、これを複数組積層した積層構造を有する。初期バッファ層20直上に上記組み合わせをn組(ただし、nは2以上の整数である)設け、最後に超格子層31を1層設けた積層構造とすることが好ましい。こうすることで、耐圧性をより向上させ、炭素濃度傾斜層以降の層の欠陥密度を低減させることができるためである。このような場合、複合層30が超格子層31および中間層32の組み合わせを「n.5組」有する、と称する。詳細を後述するが、超格子層31の厚さを、中間層32の厚さよりも大きくすることが本実施形態において肝要である。
超格子層31はAlNよりなる第1層31AとAlxGa1-xNよりなる第2層31Bとを交互に積層した積層体とすることが好ましい。第1層31Aの厚さを4〜6nm、第2層31Bの厚さを20〜30nmとすることが好ましく、第1層31Aおよび第2層31B両者の超格子ペア数を6〜10ペアとすることが好ましい。また、超格子層31の厚さは、150nm以上360nm以下であることが好ましく、耐圧性向上のために超格子層31の厚さを180nm以上とすることがより好ましい。
ここで、超格子層31におけるAlxGa1-xNよりなる第2層31BのAl組成比xを、0.05<x<0.20とする。Al組成比xを0.06以上0.12以下とすることがより好ましい。Al組成比xが0.05未満の場合、超格子層31による耐圧性向上の効果が不十分となる。一方、Al組成比xが0.2以上となると、超格子層31による平坦性の悪化が大きくなる。
中間層32は、AlyGa1-yN(0≦y<0.03)からなる。超格子層31の第2層31BのAl組成比xとのAl組成比の差を最大化するため、中間層32をGaN層(すなわち、y=0)とすることがより好ましい。ここで、本実施形態において、中間層32の厚さを120nm以上180nm以下とし、130nm以上170nm以下とすることがより好ましく、140nm以上160nm以下とすることがさらに好ましい。中間層32の厚さが180nmを超えると、縦方向の耐圧が悪化し、120nmより薄いと、結晶性や平坦性の向上効果が不十分となるためである。
なお、中間層32の厚さを大きくすることはバッファ層50全体の厚さが増すことにもなるため、一般的には縦方向の耐圧向上に寄与すると考えられる。しかしながら、本発明者らが鋭意検討した結果、中間層32の厚さが特定の大きさを超えると、バッファ層50内で中間層32からキャリアが供給されてしまい、縦方向の耐圧が悪化する原因となることが判明した。
ここで、超格子層31と中間層32との組み合わせ構造では、超格子層31の厚さを中間層32の厚さより大きくすることが重要である。超格子層31の厚さTSが中間層32の厚さTMより小さい場合、超格子層31による耐圧向上効果が低下して、縦方向の耐圧が悪化することが本発明者らにより実験的に確認された。なお、耐圧向上効果をより確実に得るためには、超格子層31の厚さTSは、中間層32の厚さTMよりも、10nm以上大きいことがより好ましい。
また、複合層30における、超格子層31と中間層32の組み合わせ数は、4〜5.5組であることが好ましく、複合層30の総厚さを、1380〜2700nmとすることが好ましい。さらに、耐圧性を向上させるために、複合層30における炭素濃度を1×1019atoms/cm3以上とすることが好ましい。なお、この濃度範囲である限りは、複合層30内で炭素濃度が一定である必要はない。例えば、超格子層31の炭素濃度が中間層32の炭素濃度より高くてもよいし、その反対でもよい。
以上、本実施形態に従うIII族窒化物半導体デバイス用基板100は、所定の厚さの関係性を満足する超格子層31および中間層32を交互に繰り返し積層した複合層30をバッファ層50に設けたので、良好な平坦性および十分な耐圧性を兼ね備えるIII族窒化物半導体デバイス用基板を提供することができる。本実施形態に従うIII族窒化物半導体デバイス用基板100は、電子走行層の薄いHEMTなどの、機能積層体の厚みが小さく、横方向に電子走行方向を有するIII族窒化物半導体デバイスに供して特に好適である。
また、図2に示すように、本発明の別の実施形態に従うIII族窒化物半導体デバイス用基板200では、既述のSi単結晶基板10およびバッファ層50に加えて、バッファ層50上にIII族窒化物半導体からなる機能積層体70を有することが好ましい。ここで、III族窒化物半導体デバイス用基板200において、機能積層体70は、電子走行層71と、電子供給層72と、キャップ層73とをこの順に含む積層体とすることができ、電子走行層71の厚さは、10nm以上100nm以下とすることが好ましい。
<機能積層体>
ここで、機能積層体70は、III族窒化物半導体デバイス用基板200をIII族窒化物半導体デバイスに供した際に、半導体デバイスとして機能する領域である。HEMTなど、横方向に電流が主に流すれる半導体デバイスでは、機能積層体70は、例えば、電子走行層71(チャネル層とも呼ばれる)と、電子供給層72と、キャップ層73とをこの順に含む積層体から構成される。
電子走行層71には、不純物が意図的には添加されていないアンドープのGaNを用いることが好ましい。なお、本明細書において、「不純物が意図的には添加されていない」状態、すなわち「アンドープである」とは、理想的には、不純物を全く含まない半導体であることが好ましいが、電気的にp型またはn型のいずれとしても機能しない半導体であればよく、キャリア密度が小さいもの(例えば5×1016/cm3未満のもの)はアンドープであり、製造工程中の不可避の不純物混入を排除するものではない。
電子供給層72には、意図的には不純物が添加されていないアンドープの、またはn型不純物をドープしたn型のAlGaNを気相成長させた層とすることが好ましい。機能積層体70において、電子走行層71の、電子供給層72との界面近傍において、2次元電子ガス層(2DEG層)が生じる。また、キャップ層73は、III族窒化物半導体デバイスに電極を設ける際の、電極に対するオーミック抵抗を下げるための層であり、例えばGaNを用いることができる。
本発明に従うIII族窒化物半導体デバイス用基板200は、ノーマリーオフ型のHEMTに供して特に好適であり、電子走行層71の厚さを10〜100nmとする場合において顕著に効果が得られる。これは、電子走行層71の厚さが100nm以下の場合、電子走行層71の厚さ自身による平坦性の向上効果が乏しくなるため、電子走行層71を形成するための下地となるバッファ層50による平坦性改善効果が必要となるためである。なお、電子走行層としての機能を確実に得るため、電子走行層71の厚さを10nm以上とする。機能積層体70において、電子走行層71以外の各層の厚さは、目的に応じて適宜設定することができる。
<炭素濃度傾斜層>
また、図2に示すように、III族窒化物半導体デバイス用基板200は、バッファ層50と機能積層体70との間に、炭素濃度を傾斜させた炭素濃度傾斜層60を有することも好ましい。炭素濃度傾斜層60は、AlGaNからなり、炭素濃度を成長方向に傾斜させた層とすることができる。ここで、炭素濃度を成長方向に傾斜させるとは、炭素濃度を連続的に変化させても断続的(階段状)に変化させても、いずれでもよいが、バッファ層50側の炭素濃度を最も高くし、機能積層体70側に向けて炭素濃度を順次低下するように傾斜させることが好ましい。図2に示すように、バッファ層50から順に、高炭素濃度層61、中炭素濃度層62、低炭素濃度層63を有する炭素濃度傾斜層60を、このような炭素濃度傾斜層として例示できる。各層内での炭素濃度は連続的に変化しても、一定でもいずれでもよい。なお、図2に示す炭素濃度傾斜層60の3層構造の炭素濃度傾斜は単なる一例に過ぎず、2層構造で炭素濃度を階段状に傾斜させてもよいし、4層以上の構造で炭素濃度を階段状に傾斜させてもよいことは勿論である。
上述のように炭素濃度が傾斜した構造を有する炭素濃度傾斜層60は、機能積層体70からSi単結晶基板10への縦方向の電流の流れを阻止して、III族窒化物半導体デバイス用基板200の縦方向耐圧性を向上させると共に、機能積層体70の結晶性を向上させることができる。なお、炭素濃度を変化させる方法としては、後述するが、AlN、GaN、またはAlGaNからなるIII族窒化物半導体層を形成する条件の一つである温度、圧力、原料ガス流量等を変化させればよい。
ここで、炭素濃度傾斜層60をAlzGa1-zNから構成する場合、Al組成比zを、0.06以上0.12以下とすることが好ましい。Al組成比zが0.12より大きいとIII族窒化物半導体デバイス用基板200の反りが大きくなり、Al組成比zが0.06より小さいと垂直方向への耐圧性が低下するためである。なお、炭素濃度傾斜層60を複数層構造とする場合、Al組成比zが上記範囲であれば、各層のAl組成比は異なっていてもよいが、同一とすることがより好ましい。各層のAl組成比を同一とすることで、組成差を起因とする二次元電子ガスの発生を抑制し、リーク電流を低減することができる。
また、炭素濃度傾斜層60の厚さを、合計で800nm以上2000nm以下とすることが好ましい。炭素濃度傾斜層60が高炭素濃度層61、中炭素濃度層62および低炭素濃度層63を有する場合、各層の厚さは上記合計厚さを満足すれば特に制限されない。そして、炭素濃度傾斜層60のSi単結晶基板10側の炭素濃度は、1×1018atoms/cm3以上であることが好ましく、炭素濃度傾斜層の機能積層体70側の炭素濃度は、5×1016atoms/cm3以下であることが好ましい。
(III族窒化物半導体デバイス用基板の製造方法)
次に、本発明に従うIII族窒化物半導体デバイス用基板200の製造方法は、Si単結晶基板10上に初期バッファ層20を形成する工程と、初期バッファ層20上に、超格子層31および中間層32を交互に繰り返し積層した複合層30を形成する複合層形成工程と、複合層30上に、III族窒化物半導体からなる機能積層体70を形成する機能積層体形成工程と、を含む。ここで、超格子層31は、AlNよりなる第1層31AとAlxGa1-xN(0.05<x<0.20)よりなる第2層31Bとを交互に繰り返し積層した積層体からなり、中間層32は、AlyGa1-yN(0≦y<0.03)からなる。そして、前記複合層形成工程において、超格子層31を中間層32よりも厚く形成し、且つ、中間層32を厚さ120nm以上180nm以下とする。既述の実施形態と重複する説明については省略する。
III族窒化物半導体からなる各層は、気相エピタキシャル成長により形成することができる。例えば、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法を用いることができる。他にも、分子線エピタキシ(MBE:Molecular Beam Epitaxy)法、スパッタ法などの公知の薄膜成長方法により形成することもできる。MOCVD法を用いる場合、各層のAl源としては、トリメチルアルミニウム(TMA)を用いることができ、Ga源としてトリメチルガリウム(TMG)を用いることができ、Al組成比に応じてIII族窒化物半導体層を形成すればよい。なお、N源としては、アンモニア(NH3)ガスを用いることができる。キャリアガスとしては水素ガスを用いることが一般的である。
また、NH3ガスなどのV族元素ガスと、TMAガスなどのIII族元素ガスの成長ガス流量を元に計算されるIII族元素に対するV族元素のモル比(以降、V/III比と記載する)についても一般的な範囲とすることができる。なお、成長温度および成長圧力に応じて最適なV/III比が存在するため、成長ガス流量を適宜設定することが好ましい。
本実施形態に従う製造方法は、複合層形成工程と、機能積層体形成工程との間に、炭素濃度を傾斜させた炭素濃度傾斜層60を形成する炭素濃度傾斜層形成工程を含むことも好ましい。また、複合層30および炭素濃度傾斜層60のいずれか一方または両方にC(炭素)を添加する場合、CVD法を用いて成長する場合には、以下に示すいくつかの方法が上げられる。
第1の方法:Cを含む原料ガスを、III族窒化物成長中に別途添加する。メタン・エタン・エチレン・アセチレン・ベンゼン・シクロペンタン等が例示される。
第2の方法:有機金属中のメチル基・エチル基等を、成長III族窒化物成長条件によりエピタキシャル成長層に混入させる。有機金属の分解を抑えるように、成長温度・成長圧力・成長速度・成長時のアンモニア流量・水素流量・窒素流量等を適宜設定することにより、エピタキシャル成長層に添加されるC濃度を調整することが可能である。
なお、本明細書において、複合層30と炭素濃度傾斜層60の各層におけるC濃度は、SIMSにより、各層の厚さの中央(例えば深さ方向に厚さの1/2を除去した箇所)の測定値を用いることとする。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
(実施例1)
Si単結晶基板(直径6インチ、厚さ625μm、ドーパント:ボロン(B)、比抵抗0.006Ω・cm、面方位(111))を用意し、MOCVD装置内にて、水素および窒素の混合雰囲気下で1050℃まで加熱後、アンモニアガスおよびTMA(トリメチルアルミニウム)ガスを流し、流量をV/III比が4700となるように設定して、炉内圧力60Torr(8KPa)にて、Si単結晶基板上に中心膜厚200nmのAlNからなる第1初期バッファ層を形成した。続いて第1初期バッファ層上に、アンモニアガスとTMAガスおよびTMG(トリメチルガリウム)ガスの流量比を変えることにより、Al0.23Ga0.77Nからなる中心膜厚300nmのアンドープの第2初期バッファ層を形成し、初期バッファ層とした。
続いて、MOCVD法を用いて初期バッファ層上に、超格子層および中間層の繰り返し構造からなる複合層を以下のように形成した。超格子層は、Al0.09Ga0.91Nからなる第1層(24nm)と、AlNからなる第2層(6nm)とを1ペアとして、これを繰り返し積層し、計8ペア形成して1つの超格子層とした。第1層がSi単結晶基板側の層であり、超格子層の合計の厚さは240nmである。この超格子層の上にGaNからなる中間層(厚さ150nm)を形成した。超格子層と中間層の組み合わせを1組として繰り返し積層し、計5.5組形成(超格子層で始まり、超格子層で終わる)し、複合層(厚さの合計2190nm)とした。ここで、SIMS分析の結果、複合層における炭素濃度は1×1019〜7×1019atoms/cm3の範囲内であり、複合層の中では超格子層において炭素濃度が高く、中間層において炭素濃度が低いことが確認された。
続いて、MOCVD法により、複合層上にAl0.08Ga0.92Nからなる炭素濃度傾斜層を形成した。成長温度が低いほど炭素濃度が高くなることと、成長圧力が低いほど炭素濃度が高くなることとを利用して、炭素濃度傾斜層を形成する際の成長温度を1050〜1100℃の範囲で、成長圧力を10〜30kPaの範囲で段階に変化させながら、厚さの合計1100nmの炭素濃度傾斜層を形成した。すなわち、Si単結晶基板の側から順に、厚さ300nmの高炭素濃度層(厚さ方向の中央における炭素濃度:4×1018atoms/cm3、炭素濃度5×1018〜3×1018atoms/cm3で連続的に減少)、厚さ600nmの中炭素濃度層(厚さ方向の中央における炭素濃度:7.5×1018atoms/cm3、炭素濃度1×1017〜5×1016atoms/cm3で連続的に減少)、厚さ200nmの低炭素濃度層(厚さ方向の中央における炭素濃度:3×1018atoms/cm3、炭素濃度5×1016〜1×1016atoms/cm3で連続的に減少)を連続成長させた。
続いて、MOCVD法により、炭素濃度傾斜層上に電子走行層、電子供給層およびキャップ層を順次形成して機能積層体とした。すなわち、厚さ40nmアンドープのGaNからなる層を形成して電子走行層とし、厚さ17nm、アンドープのAl0.22Ga0.78Nからなる層を形成して電子供給層とし、最後に厚さ3nmのGaNからなる層を形成してキャップ層とした。
以上のようにして、実施例1に係るIII族窒化物半導体デバイス用基板を作製した。各層の構成を表1にまとめた。
なお、実施例1に係るIII族窒化物半導体デバイス用基板の、各層の厚さについては、SEMまたはTEMを用いて断面により厚さを測定している。また、各層のAl組成については、厚膜形成時のPL測定によって得た情報をもとに調整しており、SEM−EDSまたはTEM−EDSを用いて作製後の各層のAl組成を確認した。実施例1のTEM断面写真を図3に示す。図3中、左側がSi単結晶基板であり、右側が機能積層体側である。なお、複合層および炭素濃度傾斜層における炭素濃度については、SIMSを用いて測定したものである。
(実施例2)
中間層の厚さを150nmから130nmに変えた以外は、実施例1と同様にして実施例2に係るIII族窒化物半導体デバイス用基板を形成した。
(実施例3)
中間層の厚さを150nmから170nmに変え、超格子層のペア数を8ペア(計240nm)から11ペア(計330nm)に変えた以外は、実施例1と同様にして実施例3にかかるIII族窒化物半導体デバイス用基板を形成した。
(比較例1)
中間層の厚さを150nmから200nmに変えた以外は、実施例1と同様にして比較例1にかかるIII族窒化物半導体デバイス用基板を形成した。
(比較例2)
超格子層のペア数を8ペア(計240nm)から5ペア(計150nm)に変えた以外は、実施例1と同様にして比較例1にかかるIII族窒化物半導体デバイス用基板を形成した。
<結晶性の評価>
実施例1〜3および比較例1,2に係るIII族窒化物半導体デバイス用基板(キャップ層形成後であり、以下同様)のそれぞれに対して、XRD回折装置(Bulker社製)を用いて、基板の中心部の{002}方位と{102}方位のX線回折ピークを取得し、FWHM(半値幅)の値を測定した。結果を表2に示す。
<SORIの評価>
実施例1〜3および比較例1,2に係るIII族窒化物半導体デバイス用基板のそれぞれに対して、斜入射干渉式フラットネステスター(ニデック社製)を用いて反り量(SORI:SEMI M1−0302規格に準拠)を測定した。結果を表2に示す。
<表面平坦性の評価>
実施例1〜3および比較例1,2に係るIII族窒化物半導体デバイス用基板のそれぞれのキャップ層表面に対して、光学顕微鏡(オリンパス社製)を用いてOM暗視野像(Optical Microscope Dark field)を観察した。代表例として、実施例1および比較例1の測定結果を図4(A),(B)にそれぞれ示す。併せて、AFM装置(Veeco社製)を用いて表面の平坦性を評価した。代表例として、実施例1および比較例1の測定結果を図5(A),(B)にそれぞれ示す。実施例1〜3、比較例1,2のそれぞれの表面平坦性を、以下の評価基準により分類した。結果を表2に示す。
○:OM暗視野像およびAFM像のいずれからも、直径1μm以上の凸部は観察されない。
×:OM暗視野像およびAFM像のいずれからも、直径1μm以上の凸部が観察される。
<耐圧性の評価>
実施例1〜3および比較例1,2に係るIII族窒化物半導体デバイス用基板のそれぞれのキャップ層上に、Ti/Alを蒸着させ、10μmの間隔を空けた電極を形成し、簡易的なHEMTデバイスを形成した。半導体パラメーターアラナイザーを用いて縦方向の電流電圧特性を測定した。代表例として、実施例1および比較例1の評価結果を図6(A),(B)にそれぞれ示す。実施例1〜3、比較例1,2のそれぞれの耐圧性を、以下の評価基準により分類した。結果を表2に示す。
○:縦方向に電圧を印加した場合に、印加電圧600Vにおいて縦方向の電流密度が1×10-4A/cm2以下である。
×:縦方向に電圧を印加した場合に、印加電圧600Vにおいて縦方向の電流密度が1×10-4A/cm2を超える。
以上の結果から、厚さ120〜180nmの中間層と、該中間層よりも厚い超格子層とを繰り返し積層した複合層を有する実施例1〜3に係るIII族窒化物半導体デバイス用基板は、良好な平坦性および十分な耐圧性を兼ね備えることが分かった。一方、中間層の厚さが200nmを超える比較例1では、表面平坦性および耐圧性のいずれも不十分であり、中間層の厚さが超格子層の厚さと等しい比較例2では、耐圧性が不十分であった。
本発明のIII族窒化物半導体デバイス用基板は、HEMTやMESFET、SBDなどのIII族窒化物半導体電子デバイスに供して好適である。
10 Si単結晶基板
20 初期バッファ層
30 複合層
30 n型半導体層
31 超格子層
31A 第1層
31B 第2層
32 中間層
50 バッファ
60 炭素濃度傾斜層
70 機能積層体
71 電子走行層
72 電子供給層
73 キャップ層
100,200 III族窒化物半導体素子

Claims (5)

  1. Si単結晶基板と、該Si単結晶基板上のバッファ層と、を有するIII族窒化物半導体デバイス用基板において、
    前記バッファ層は、前記Si単結晶基板上の初期バッファ層と、該初期バッファ層上の、超格子層および中間層を交互に繰り返し積層した複合層とを有し、
    前記超格子層は、AlNよりなる第1層と、AlxGa1-xN(0.05<x<0.20)よりなる第2層とを交互に繰り返し積層した積層体からなり、前記超格子層の厚さは前記中間層の厚さよりも大きく、
    前記中間層は、AlyGa1-yN(0≦y<0.03)からなり、厚さ120nm以上180nm以下であることを特徴とする、III族窒化物半導体デバイス用基板。
  2. 前記中間層がGaNからなる、請求項1に記載のIII族窒化物半導体デバイス用基板。
  3. 前記バッファ層上にIII族窒化物半導体からなる機能積層体を有し、
    前記機能積層体は、電子走行層と、電子供給層と、キャップ層とをこの順に含む積層体であり、前記電子走行層の厚さが10nm以上100nm以下である、請求項1または2に記載のIII族窒化物半導体デバイス用基板。
  4. 前記バッファ層と前記機能積層体との間に、炭素濃度を傾斜させた炭素濃度傾斜層を有する、請求項3に記載のIII族窒化物半導体デバイス用基板。
  5. Si単結晶基板上に初期バッファ層を形成する工程と、
    前記初期バッファ層上に、超格子層および中間層を交互に繰り返し積層した複合層を形成する複合層形成工程と、
    前記複合層上に、III族窒化物半導体からなる機能積層体を形成する機能積層体形成工程と、を含み、
    前記超格子層は、AlNよりなる第1層とAlxGa1-xN(0.05<x<0.20)よりなる第2層とを交互に繰り返し積層した積層体からなり、
    前記中間層は、AlyGa1-yN(0≦y<0.03)からなり、
    前記複合層形成工程において、前記超格子層を前記中間層よりも厚く形成し、且つ、前記中間層を厚さ120nm以上180nm以下とすることを特徴とする、III族窒化物半導体デバイス用基板の製造方法。
JP2015223793A 2015-11-16 2015-11-16 Iii族窒化物半導体デバイス用基板およびその製造方法 Active JP6654409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015223793A JP6654409B2 (ja) 2015-11-16 2015-11-16 Iii族窒化物半導体デバイス用基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015223793A JP6654409B2 (ja) 2015-11-16 2015-11-16 Iii族窒化物半導体デバイス用基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017092369A true JP2017092369A (ja) 2017-05-25
JP6654409B2 JP6654409B2 (ja) 2020-02-26

Family

ID=58771749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015223793A Active JP6654409B2 (ja) 2015-11-16 2015-11-16 Iii族窒化物半導体デバイス用基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP6654409B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086102A (ja) * 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
WO2011155496A1 (ja) * 2010-06-08 2011-12-15 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2012089871A (ja) * 2001-12-03 2012-05-10 Cree Inc へテロ接合トランジスタ及びその製造方法
JP2014222730A (ja) * 2013-05-14 2014-11-27 シャープ株式会社 窒化物半導体エピタキシャルウェハ
JP2015070091A (ja) * 2013-09-27 2015-04-13 Dowaエレクトロニクス株式会社 Iii族窒化物半導体基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089871A (ja) * 2001-12-03 2012-05-10 Cree Inc へテロ接合トランジスタ及びその製造方法
JP2005086102A (ja) * 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
WO2011155496A1 (ja) * 2010-06-08 2011-12-15 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2014222730A (ja) * 2013-05-14 2014-11-27 シャープ株式会社 窒化物半導体エピタキシャルウェハ
JP2015070091A (ja) * 2013-09-27 2015-04-13 Dowaエレクトロニクス株式会社 Iii族窒化物半導体基板

Also Published As

Publication number Publication date
JP6654409B2 (ja) 2020-02-26

Similar Documents

Publication Publication Date Title
KR102573938B1 (ko) 화합물 반도체 기판
US8928000B2 (en) Nitride semiconductor wafer including different lattice constants
US8410552B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US20130307023A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5465469B2 (ja) エピタキシャル基板、半導体デバイス基板、およびhemt素子
US8378386B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP2011166067A (ja) 窒化物半導体装置
JP5919703B2 (ja) 半導体装置
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
JP2011049488A (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP2007095858A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
US8633514B2 (en) Group III nitride semiconductor wafer and group III nitride semiconductor device
US8598626B2 (en) Epitaxial substrate for semiconductor device, schottky junction structure, and leakage current suppression method for schottky junction structure
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP6654409B2 (ja) Iii族窒化物半導体デバイス用基板およびその製造方法
KR100801372B1 (ko) 화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및다이오드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200130

R150 Certificate of patent or registration of utility model

Ref document number: 6654409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250