KR100801372B1 - 화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및다이오드 - Google Patents

화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및다이오드 Download PDF

Info

Publication number
KR100801372B1
KR100801372B1 KR1020067020015A KR20067020015A KR100801372B1 KR 100801372 B1 KR100801372 B1 KR 100801372B1 KR 1020067020015 A KR1020067020015 A KR 1020067020015A KR 20067020015 A KR20067020015 A KR 20067020015A KR 100801372 B1 KR100801372 B1 KR 100801372B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
crystal
boron phosphide
semiconductor layer
based semiconductor
Prior art date
Application number
KR1020067020015A
Other languages
English (en)
Other versions
KR20060128035A (ko
Inventor
다까시 우다가와
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20060128035A publication Critical patent/KR20060128035A/ko
Application granted granted Critical
Publication of KR100801372B1 publication Critical patent/KR100801372B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

화합물 반도체 소자는 육방정계 탄화규소 결정 기판, 및 탄화규소 결정 기판 상에 형성된 인화붕소계 반도체층을 포함하며, 상기 탄화규소 결정 기판은 {O001} 결정면의 표면을 갖고, 상기 인화붕소계 반도체층은, 상기 탄화규소 결정 기판의 {O001} 결정면 상에, 해당 결정면과 평행하게 적층된 {111} 결정체로 이루어지고, 상기 탄화규소 결정 기판의 [0001] 결정 방향으로의 원자 배열의 1주기 단위에 포함되는 층수가 n인 경우，상기 {111} 결정체를 형성하는 {111} 결정면에 포함된 n층의 적층 구조가, 상기 탄화규소 결정 기판의 c축 격자 상수와 거의 동일한 적층 높이를 갖는다.
화합물 반도체 소자, 육방정계 탄화규소, 인화붕소계 반도체, 쌍정, {O001} 결정면

Description

화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및 다이오드{COMPOUND SEMICONDUCTOR DEVICE, PRODUCTION MEHTOD OF COMPOUND SEMICONDUCTOR DEVICE AND DIODE}
<관련 출원의 기재>
본 출원은 2004년 4월 8일에 출원된 미국 가특허출원 제60/560268호의 35 U.S.C119(e)(1)에 따른 우선권의 이익을 주장한다.
본 발명은, 육방정계 탄화규소(hexagonal silicon carbide) 결정 기판 및 그 기판 상에 제공된 인화붕소(boron phosphide) 재료층을 갖는 화합물 반도체 소자, 그 반도체 소자의 제조 방법, 및 그 반도체 소자를 포함하는 다이오드에 관한 것이다．
2004년 3월 30일에 출원된 일본특허출원 제2004-098876호에 대해 우선권을 주장하며, 그 내용은 참조로서 본 명세서에 포함된다.
탄화규소(SiC)는, 입방정(소위 β형) 및 육방정계(소위 α형)등의 다양한 결정 구조 형태를 가지며，넓은 밴드갭을 보이는 것으로 알려져 있다(비특허문헌 1).
예를 들면, 입방정 β형 탄화규소로 구성되는 결정 기판은 넓은 밴드갭을 가지며， UV 반도체층으로부터 방출되는 광에 대하여 투명하다. 따라서, 상기 기판 은 투명한 결정 기판으로서 이용되고 있다(특허문헌 1 참조).
입방정 β형 탄화규소로 구성되는 결정 기판 및 그 기판 상에 형성되는 발광층 등의 구성층들을 갖는 UV 반도체 레이저는，상면뿐만 아니라, 측면이나 배면을 통해 광이 출사될 수 있어, 우수한 광 추출 효율(light extraction efficiency)을 얻을 수 있다.
Ramsdell 표기법에 의해, 2H(wurtzite), 4H, 또는 6H로 표기되는 육방정계 α형 탄화규소(SiC)는, 질화 갈륨(GaN) 발광 다이오드(이하, LED라고도 명명될 수 있다) 등의 화합물 반도체 발광 소자를 형성하기 위한 기판 재료로서 이용되고 있다.
예를 들면, {O001} 결정면을 표면으로 갖는 α형 탄화규소(SiC) 결정 기판, 및 그 표면 상에 피착된 질화갈륨인듐(GaYInZN:0≤Y, Z≤1, Y+Z=1)으로 구성된 발광층을 갖는 청색 발광 소자가 개시되어 있다(특허문헌 2 참조).
탄화규소도 기판 재료로서 이용되고 있다. 예를 들면, 탄화규소(SiC) 단결정 기판 상에 피착된 성장층을 갖는 화합물 반도체 발광 소자가 개시되어 있다(특허문헌 3 참조).
한편, 육방정계 탄화규소(SiC)는 0.308nm의 a축 격자 상수(a)를 가지는데, 이는 질화 갈륨(GaN)의 a축 격자 상수(a)(0.319nm)와 거의 동일하다. 따라서, 육방정계 탄화규소(SiC) 및 질화 갈륨(GaN)은 적은 격자불일치 전위(misfit dislocation)를 가지면서 접합될 수 있다.
격자 일치 특성(lattice matching property)에 기초하여, p형 탄화규소(SiC)층, 및 n형 육방정계 질화 알루미늄 갈륨(조성식 AlXGaYN: 0≤X, Y≤1, X+Y=1)층을 포함하는 이종 접합 구조를 갖는 pn-접합형 발광 다이오드가 개시되어 있다(특허문헌 4 참조).
p형 탄화규소(SiC) 단결정 및 n형 탄화규소(SiC) 단결정 사이에 접합 구조를 갖는 청색 발광 소자도 개시되어 있다(특허문헌 5 참조).
전술한 바와 같이, 탄화규소(SiC)로 구성된 발광층이 이용되는 몇몇 경우들이 개시되어 있다. 그러나, 일반적으로, 탄화규소(SiC)는 기판 재료로서 이용되고 , 특허문헌 1 내지 3에 개시되어 있는 바와 같이 탄화규소(SiC) 결정 기판 상에 적층된 성장층들을 갖는 화합물 반도체 소자가 다양한 분야에서 이용되고 있다.
탄화규소(SiC)의 결정 기판이 이용되는 경우, 발광층을 포함하는 구성층을 결정 기판에 직접적으로 형성하지 않는다. 탄화규소(SiC)의 결정 기판 상에, 인화붕소(BP)의 완충층을 형성한 후에 발광층을 포함하는 구성층을 형성하는 발광 소자의 제조 방법이 개시되어 있다(특허문헌 6 및 7 참조).
탄화규소(SiC)의 결정 기판 상에, 인화붕소(BP) 완충층을 포함하는 초격자층이 형성되어 있는 화합물 반도체 발광 소자도 개시되어 있다(특허문헌 8 참조).
[비특허문헌1]
Y.Kumashiro, Electric Refractory Materials, (USA), Marcel Dekker Inc., (2000)，p.409-411
[특허문헌 1]
일본 특개평 제4-84486호
[특허문헌 2]
일본 특공소 제55-3834호
[특허문헌 3]
일본 특개소 제60-207332호
[특허문헌 4]
일본 특개평 제2-177577호
[특허문헌 5]
일본 특개평 제2-46779호
[특허문헌 6]
일본 특개평 제2-275682호
[특허문헌 7]
일본 특개평 제2-288388호
[특허문헌 8]
일본 특개평 제2-288371호
조성식 AlXGaYN(0≤X, Y≤1, X+Y=1)으로 표현되는 화합물 등 육방정계의 Ⅲ족 질화물 화합물 반도체와는 대조적으로, 섬아연광(sphalerite) 결정 구조형의 인화붕소(BP)는 축퇴된 가전자대(valence band)를 갖는다(특허문헌 6의 명세서 2페이 지 하단 우측란과 도 7 참조).
따라서, 인화붕소(BP)로부터 p형 도전층이 쉽게 형성된다. 종래에는, 특허문헌 6에 개시되어 있는 바와 같이, 2.0 eV의 밴드갭을 갖는 p형 마그네슘(Mg)-도핑 인화붕소층은, 레이저 다이오드(LD)의 콘택트 층으로서 이용되고 있었다.
한편, 인화붕소(BP)는 격자 상수가 O.454nm인 섬아연광형 결정 구조로 추정된다(1995년 3월 30일 Baihukan, p. 28, Iwao Teramoto, "Introduction of Semiconductor Device").
이에 따라, 인화붕소(BP)와 6H형(육방정계) 탄화규소(a축의 격자 상수(a)= 0.308nm) 간의 격자 불일치도(degree of lattice mismatch)는, (6H형(육방정계)의 탄화규소를 기준으로 하여) 47.3%로 매우 크다.
따라서, 육방정계 탄화규소(SiC)의 결정 기판을 이용할 경우, 결정성이 우수한 인화붕소층은 안정되게 형성될 수 없다. 즉, 우수한 파괴 전압(breakdown voltage) 특성을 보이는 화합물 반도체 소자를 안정되게 제공할 수 없었다.
본 발명은, 상기 종래 기술에 포함된 문제점들을 극복하기 위해 이루어진 것이다. 따라서, 본 발명의 일 목적은 육방정계 탄화규소의 결정 기판 및 그 기판 상에 적층된 인화붕소계 반도체 결정층을 구비하고，높은 파괴 전압 특성을 보이는 화합물 반도체 소자를 제공하는 것이다. 본 발명의 다른 목적은, 탄화규소의 결정 기판 상에 인화붕소계 반도체 결정층을 높은 격자 일치도를 갖도록 형성할 수 있고, 그 결과, 높은 파괴 전압 특성을 얻을 수 있는 화합물 반도체 소자의 제조 방법을 제공하는 것이다. 본 발명의 또 다른 목적은, 우수한 파괴 전압 특성을 보이 는 pn-접합 다이오드를 제공하는 것이다.
상기 목적들은 다음에 의해 달성될 수 있다.
(1) 육방정계 탄화규소 결정 기판, 및 상기 탄화규소 결정 기판 상에 형성된 인화붕소계 반도체층을 포함하며,
상기 탄화규소 결정 기판은 {O001} 결정면의 표면을 갖고,
상기 인화붕소계 반도체층은, 상기 탄화규소 결정 기판의 {O001} 결정면 상에, 해당 결정면과 평행하게 적층된 {111} 결정체로 이루어지고,
상기 탄화규소 결정 기판의 [0001] 결정 방향으로의 원자 배열의 1주기 단위에 포함되는 층수가 n인 경우，상기 {111} 결정체를 형성하는 {111} 결정면에 포함된 n층의 적층 구조가, 상기 탄화규소 결정 기판의 c축 격자 상수와 거의 동일한 적층 높이를 갖는 화합물 반도체 소자.
(2) 상기 인화붕소계 반도체층을 형성하는 {111} 결정체는, 상기 탄화규소 결정 기판의 {O001} 결정면의 a축에 대하여 선대칭으로 상기 탄화규소 기판 상에 적층되어 있는 (1)에 인용된 화합물 반도체 소자.
(3) 상기 인화붕소계 반도체층은, 도전형을 제어하기 위한 불순물이 고의로 첨가 되어 있지 않은 언도프(undoped) 인화붕소계 반도체로 구성되는 (1)에 인용된 화합물 반도체 소자.
(4) 상기 인화붕소계 반도체층은, 각각이 쌍정면(twinning plane)으로서 기능하는 {111} 결정면을 갖는 쌍정들을 포함하는 (1)에 인용된 화합물 반도체 소자.
(5) 육방정계 탄화규소 결정 기판 및 상기 탄화규소 결정 기판 상에 형성된 인화붕소계 반도체층을 갖는 화합물 반도체 소자의 제조 방법으로서,
적어도 붕소-함유 화합물 및 인-함유 화합물을 기상 성장 영역에 공급함으로써, 기저층으로 기능하는 {O001} 결정면인 탄화규소 결정 기판의 표면 상에, 인화붕소계 반도체층을 형성하는 단계를 포함하며,
상기 인화붕소계 반도체층은 {111} 결정체로 이루어지고，상기 결정체는 상기 탄화규소 결정 기판의 {0001} 결정면 상에 형성되고, 상기 탄화규소 결정 기판의 [OOO1] 결정 방향으로의 원자배열 1주기 단위에 포함되는 층수가 n인 경우，상기 {111} 결정체를 형성하는 {111} 결정면에 포함되는 n층의 적층 구조가, 상기 탄화규소 결정 기판의 c축 격자 상수와 거의 동일한 적층 높이를 갖는 화합물 반도체 소자의 제조 방법.
(6) 상기 인화붕소계 반도체층은 750℃ 내지 1200℃ 에서 형성되는 (5)에 인용된 화합물 반도체 소자의 제조 방법.
(7) 상기 인화붕소계 반도체층은 2nm/min 내지 30nm/min의 성장 속도로 형성되는 (5)에 인용된 화합물 반도체 소자의 제조 방법.
(8) 상기 인화붕소계 반도체층은, 그 형성 초기 단계에서 20nm/min 내지 30nm/min의 성장 속도로 형성되는 (5)에 인용된 화합물 반도체 소자의 제조 방법.
(9) p형층 또는 n형층으로 기능하는, 육방정계 탄화규소 결정 기판의 {OOO1} 결정면 상에 형성된 인화붕소계 반도체층을 포함하며，
상기 인화붕소계 반도체층은, 상기 탄화규소 결정 기판의 {O001} 결정면 상에, 해당 결정면과 평행하게 적층된 {111} 결정체로 이루어지고,
상기 탄화규소 결정 기판의 [0001] 결정 방향으로의 원자 배열의 1주기 단위에 포함되는 층수가 n인 경우，상기 {111} 결정체를 형성하는 {111} 결정면에 포함된 n층의 적층 구조가, 상기 탄화규소 결정 기판의 c축 격자 상수와 거의 동일한 적층 높이를 갖는 다이오드.
본 발명의 화합물 반도체 소자에 있어서, {111} 결정체를 형성하는 {111} 결정면에 포함된 n층의 적층 구조는, 탄화규소 결정 기판의 c축 격자 상수와 거의 동일한 적층 높이를 갖는다. 이에 따라, 평면 방향 및 적층 방향 모두에 대해, 탄화규소 결정 기판과 인화붕소계 반도체층 사이에 우수한 격자 매칭성이 얻어질 수 있다. 따라서, 예컨대, 우수한 정류 특성 및 파괴 전압 특성을 얻을 수 있다.
인화붕소계 반도체층을 형성하는 {111} 결정체가, 탄화규소 결정 기판의 {O001} 결정면의 a축에 대하여 선대칭으로 탄화규소 기판 상에 적층되기 때문에, 탄화규소 결정 기판과 인화붕소계 반도체층 사이에 더욱 우수한 격자 매칭성이 얻어질 수 있다. 따라서, 격자불일치 전위들이 거의 없는 양질의 인화붕소계 반도체층이 제조될 수 있고，우수한 정류 특성 및 파괴 전압 특성이 얻어질 수 있다.
인화붕소계 반도체층은, 도전형을 제어하기 위한 불순물이 의도적으로 첨가되지 않은 언도핑(undoped) 인화붕소계 반도체로 구성되기 때문에, 누설 전류가 감소되고, 우수한 파괴 전압 특성을 얻을 수 있다.
인화붕소계 반도체층이, {111} 결정면을 쌍정면으로 갖는 쌍정들을 포함하기 때문에, 격자의 불일치가 완화됨으로써 더욱 누설 전류가 감소되어, 우수한 파괴 전압 특성을 얻을 수 있다.
상기 쌍정들은 탄화규소(SiC) 결정과 인화붕소계 반도체층 간의 이종 접합 계면의 근방 영역에 대량으로 포함되어 있는 것이 바람직하며, 이에 따라 유효하게 격자의 불일치가 완화될 수 있다.
본 발명의 화합물 반도체 소자의 제조 방법에 따르면, 평면 방향 및 적층 방향 모두에 대해, 탄화규소(SiC) 결정 기판과 우수한 격자의 매칭성을 갖는 인화붕소계 반도체층을 형성할 수 있다. 이에 따라, 정류 특성 및 파괴 전압 특성이 우수한 화합물 반도체 소자가 제조될 수 있다.
본 발명의 pn-접합 다이오드에 따르면, 탄화규소 결정 기판과 인화붕소계 반도체층 간에 우수한 격자의 매칭성을 얻을 수 있다. 또한, 육방정계 탄화규소 단결정에 의해 제공되는 우수한 파괴 전압성의 이용을 통해, 우수한 정류 특성 및 파괴 전압 특성을 얻을 수 있다.
도 1은, 탄화규소 결정 기판의 {O001} 결정면과 그 기판 상에 형성된 인화붕소계 반도체층을 포함하는 결정 배열을 도시하는 개략적인 평면도.
도 2는, 6H형 탄화규소(SiC) 결정 기판의 {0001} 결정면과 인화붕소계 반도체층의 적층 방향으로 결정 배열 모습을 개략적으로 도시하는 평면도.
도 3은, 예 1에 기술된 적층 구조로 구성되는 pn-접합 다이오드의 개략적인 단면도.
[화합물 반도체 소자]
본 발명의 화합물 반도체 소자는, 육방정계 탄화규소 결정 기판 및 그 탄화규소 결정 기판 상에 형성된 인화붕소계 반도체층을 구비한다.
인화붕소계 반도체층의 성장에 대해 기저층(base layer)을 형성하는 육방정계 탄화규소는, Ramsdell 표기에 따라 "n·H형" 으로 표기된다(전술한 비특허문헌 1의 "Electric Refractory Materials", p.409-411 참조).
상기 표기에 있어서, 숫자 "n"은 적층 방향으로의 결정 내 원자 배치의 1주기 단위로 포함되는 층수를 나타내며, 일반적으로 양의 짝수(예컨대 2, 4, 6, 8, 또는 10)이다. 부호 "H"는 결정계가 육방정계인 것을 나타낸다. 육방정계 탄화규소의 타입의 예에는, 2H형, 4H형, 및 6H형이 포함된다.
육방정계 탄화규소 결정 기판의 표면은 {O001} 결정면, 또는 [11-20] 결정 방향으로 {O001} 결정면과 10°이내로 경사진 결정면인 것이 바람직하다. 예를 들어, 상기 경사진 결정면으로서, {0001} 결정면과 [11-20] 결정 방향으로 3.5° 또는 8.0°만큼 경사진 결정면이 바람직하다.
화합물 반도체 소자가 발광 소자인 경우, 상기 탄화규소 결정 기판은 n형 또는 p형 도전형의 탄화규소 단결정으로 구성되는 것이 바람직하다. 상기 바람직한 기판의 이용을 통해, 소자 동작 전류를 흐르게 하기 위한 오믹 전극이 탄화규소 결정 기판 상에 형성될 수 있다.
또한, 화합물 반도체 소자가 변조-도핑 고전자-이동도 전계 효과 트랜지스터(modulation-doped high-electron-mobility field-effect transistor)(약칭: MODFET) 등의 쇼트키 접합형 전계 효과 트랜지스터(MESFET)인 경우, 탄화규소 결정 기판은 반도전성(semi-conducting) 탄화규소 단결정으로 형성되는 것이 바람직하다.
탄화규소 결정 기판 상에 제공되는 인화붕소계 반도체층을 형성하는 인화붕소(BP)계 반도체는, 붕소(B)와 인(P)을 필수 구성 원소로서 포함하는 화합물 반도체의 한 형태이다.
화합물 반도체의 예로는 조성식 BαAlβGaγIn1-α-β-γP1-δAsδ(0<α≤1, 0≤β<1, O≤γ<1, O<α+β+γ≤1, O≤δ<1)으로 표현되는 화합물들, 및 조성식 BαAlβGaγIn1-α-β-γP1-εNε(0<α≤1, 0≤β<1, 0≤γ<1, O<α+β+γ≤1, O≤ε<1)으로 표현되는 화합물들을 포함한다.
인화붕소계(BP) 반도체는 3종 이하의 구성 원소들을 포함하는 것이 바람직하며, 이에 따라 일정한 조성비를 갖는 우수한 혼합 결정층이 용이하게 형성될 수 있다. 이들 예에는, 단량체의 인화붕소(BP)와, 비소화 인화붕소(조성식: BαP1-δAsδ, 0≤δ<1) 및 질화인화붕소(조성식: BP1-εNε:0≤ε<1)가 포함되는데, 3종 이하의 구성 원소들 및 복수(2종)의 V족 원소들을 포함한다.
특히, 3종 이하의 구성 원소들을 포함하는 인화붕소(BP)계 반도체는，육방정계 탄화규소의 a축 격자 상수와 거의 동일한 격자 상수 또는 격자면 간격의 결정면을 갖는 것이 더욱 바람직하다. 상기 조건들 하에서, 육방정계 탄화규소 기판 상 에 인화붕소(BP)계 반도체층이 형성될 때, 격자 불일치가 거의 없고, 격자불일치 전위가 거의 없는 우수한 인화붕소계 반도체층이 용이하게 얻어질 수 있다.
이러한 인화붕소(BP)계 반도체의 예에는 질소(N)의 조성비(ε)가 O.2(=20%)인 질화인화붕소(BP0.8N0.2)가 포함된다. 질화인화붕소(BP0.8N0.2)는 결정 구조가 섬아연광 결정형이며, {110} 결정면의 격자면 간격이 약 0.308nm이며, 6H형 탄화규소의 a축 격자 상수(=0.308nm)와 거의 동일하다.
인화붕소계 반도체층은 도전형을 제어하기 위한 불순물을 고의로 첨가하지 않은 소위 도핑되지 않은 인화붕소계 반도체로 구성되는 것이 바람직하다.
도핑되지 않은 인화붕소계 반도체층은, 결정격자의 디멘젼(dimension)의 관점에서 평면 방향(a축 방향) 및 연직 방향(c축 방향)으로 육방정계 탄화규소 결정 기판에 대하여 3차원적으로 매칭될 수 있다． 인화붕소계 반도체층 상에 발광층 등의 다른 구성층이 형성되어 있는 경우, 그 구성층으로의 불순물의 확산이 저감될 수 있다.
본 발명의 요지를 구성하는 육방정계 탄화규소 결정 기판 및 인화붕소계 반도체층의 결정 구조들에 대하여, 이하 상술한다.
도 1은, 탄화규소 결정 기판의 {O001} 결정면 및 그 기판 상에 형성된 인화붕소계 반도체층을 포함하는 결정 배열을 개략적으로 나타내는 평면도이다.
육방정계 탄화규소 단결정의 {O001} 결정면에는, 복수의 육각형상의 단위 셀(평면 결정 격자 유닛)들이 고밀도로 배열되어 있다. 탄화규소 결정 기판의 {O001} 결정면 상에는, {111}면이 {O001} 결정면과 평행하도록 인화붕소계 반도체층을 형성하는 {111} 결정체가 제공되어 있다.
도 1에 나타낸 바와 같이, 섬아연광 결정형의 인화붕소계 반도체층의 {111} 결정면은 평면으로 볼 때 삼각형이다. 삼각형인 {111} 결정면의 3변의 각각은 {111} 결정면의 [110] 결정 방향으로 배열되어 있다.
따라서, 삼각형인 {111} 결정면의 각 변이 탄화규소 결정 기판 {OOO1} 결정면의 평면뷰 육각형상의 저면 격자(단위 셀)의 a축과 평행할 경우, 인화붕소계 반도체층의 {111} 결정체는, {111} 결정면이 탄화규소 결정 기판의 {O001} 결정면의 저면 격자의 평면 형상에 일치하도록 탄화규소 결정 기판 상에 배치 및 적층된다. 즉, 인화붕소계 반도체층의 {111} 결정면의 [110] 결정 방향은, 육방정계 탄화규소 결정 기판의 저면 격자의 a축과 평행하게 연장된다(즉, {111} 결정면은 탄화규소 결정 기판의 a축에 대하여 거울상 대칭(reflective symmetric) 방식(선대칭 방식)으로 배치되어 있다. 이러한 환경 하에서, 탄화규소 결정 기판과 인화붕소계 반도체층 간의 격자 매칭이 가장 양호하게 얻어질 수 있다.
육방정계 탄화규소 결정 기판의 {O001} 결정면 상에 형성된 인화붕소계 반도체층의 결정 방향은, 예컨대 X선 회절법이나 전자 회절 기술들을 통해 측정될 수 있다.
예를 들면, 입사 전자 빔이 인화붕소계 반도체층의 [110] 결정 방향과 동일한 방향으로 입사되고, 인화붕소계 반도체층의 전자선 회절(Transmission electron diffraction: TED) 패턴이 촬상된다. 이 전자 회절 패턴상에, 탄화규소 결정 기판 의 {0001} 결정면에 기인하는 회절 점들 및 인화붕소계 반도체층의 {111} 결정면에 기인하는 회절 점들이 탄화규소 결정 기판의 c축 방향으로 나타나고, 탄화규소 결정 기판의 평면 축(예컨대, a축)에 대하여 선대칭으로 인화붕소계 반도체층의 {110} 결정면의 역격자가 관찰되는 경우, 탄화규소 결정 기판의 {O001} 결정면 상에는 인화붕소계 반도체층의 {111} 결정면이 탄화규소 결정 기판의 평면축(예컨대, a축)에 대하여 선대칭으로 형성되게 된다. 즉, 인화붕소계 반도체층을 형성하는 {111} 결정체는 {OOO1} 결정면 상에서 탄화규소 결정 기판의 평면 축(예컨대, a축)에 대하여 선대칭으로 형성된다.
도 2는, 6H형 탄화규소 결정 기판의 {0001} 결정면 및 그 기판 상에 형성된 인화붕소계 반도체층의 적층 방향으로 결정이 배열된 모습을 개략적으로 나타내는 평면도이다.
도 2는 6H형 탄화규소 단결정으로 형성된 예시적인 탄화규소 결정 기판을 나타낸다. 도 2에서, P는 {O001} 결정면에 수직인 [0001] 결정 방향(c축 방향)으로의 제1 원자 배열층을 나타내며, 마찬가지로, Q 및 R은 각각 제2 원자 배열층 및 제3 원자 배열층을 나타낸다. 도 2에 나타낸 적층 구조에 있어서, 원자 배열의 1주기 단위에 포함되는 층들의 수(n)는 6이다.
6H형 탄화규소 결정 기판의 {0001} 결정면 상에 형성된 인화붕소계 반도체층 에 있어서，{111} 결정체를 형성하는 {111} 결정면에 포함되는 n층의 적층 구조는 탄화규소 결정 기판의 c축 격자 상수(c)와 거의 동일한 적층 높이를 갖는다. 도 2에서，인화붕소계 반도체층으로서 인화붕소층이 제공되며, {111} 결정면에 포함되 는 구조 A1~A6(6층, n=6)은 탄화규소 결정 기판으로 기능하는 6H형 탄화규소의 c축 격자 상수(c)와 정확히 일치하는 높이(h)를 갖는다．
이렇게 하여, {111} 결정체를 형성하는 {111} 결정면에 포함되는 n층-적층된 구조가, 육방정계 n·H형 탄화규소 결정 기판의 c축 격자 상수(c)와 거의 동일한 적층 높이(H)를 갖도록, 탄화규소 결정 기판 상에 인화붕소계 반도체층이 형성되어 있다.
이 인화붕소계 반도체층은, 쌍정면으로서 기능하는 {111} 결정면을 각각 갖는 쌍정들을 포함하는 것이 바람직하다.
상기 쌍정들은 탄화규소 결정 기판과 인화붕소계 반도체층 사이의 이종-접합 계면 근방의 영역에 다량 포함되어 있으면 더욱 바람직하다.
탄화규소 결정 기판과 인화붕소계 반도체층 사이의 접합 계면(이종-접합 계면) 근방의 영역에 포함된 쌍정들, 특히 쌍정면으로서 기능하는 {111} 결정면을 각각 갖는 쌍정들에 의해, 탄화규소 결정 기판과 인화붕소계 반도체층 간의 불일치가 완화될 수 있고, 이에 의해 격자불일치 전위들이 적은 높은 결정성의 인화붕소계 반도체층이 형성될 수 있다.
인화붕소계 반도체층의 내부 쌍정들의 존재의 유무는, 예컨대 전자 빔 회절(TED) 패턴에서 관찰되는, 쌍정들에 기인하는 이상 회절 점들을 기초로 하여 판단될 수 있다(P.Hirsch 등, "ELECTRON MICROSCOPY OF THIN CRYSTAL", (미국), Krieger Pub.Com.(1977)，p.141-148 참조). 쌍정의 밀도는, 단면 투과전자현미경에 의해 촬상된 인화붕소계 반도체층의 단면 이미지에서 관찰되는 소정 영역에 존재하 는 쌍정 결정 입계의 수를 카운팅함으로써 얻어질 수 있다.
전술한 바와 같이, 본 발명에 따르면, {111} 결정체를 형성하는 {111} 결정면에 포함된 n층의 적층 구조는, 탄화규소 결정 기판의 c축 격자 상수와 거의 동일한 적층 높이(H)를 갖는다. 이에 따라, 평면 방향 및 적층 방향 모두에 있어서 탄화규소 결정 기판과 인화붕소계 반도체층 간에 우수한 격자 매칭성이 실현될 수 있다. 따라서, 예컨대, 우수한 정류 특성 및 파괴 전압 특성이 얻어질 수 있다.
본 발명의 화합물 반도체 소자는 이하와 같이 다양한 용도로 이용될 수 있다.
인화붕소계 반도체층이 도핑되지 않은 인화붕소계 반도체층으로 형성되는 경우, 인화붕소계 반도체층은, 도핑되지 않은 특성상，각종 반도체 소자들의 n형 또는 p형 저 저항층으로서 기능할 수 있다.
전술한 바와 같이, 도핑되지 않은 인화붕소계 반도체층은 그 층에 의도적으로 첨가(도핑)한 불순물을 포함하지 않기 때문에, 본 발명의 화합물 반도체 소자가 발광 소자에 적용되는 경우, 발광층으로의 불순물의 확산이 방지될 수 있다. 이 에 따라, 넓은 밴드갭을 갖는 도핑되지 않은 인화붕소계 반도체층은, 불순물의 외부 확산에 의해 발광층의 특성을 손상시키지 않는 클래드층으로서 유효하게 이용될 수 있다.
구체적으로, 도핑되지 않은 인화붕소계 반도체층으로 이루어지는 클래드층 및 도핑되지 않은 인화붕소계 반도체층 상에 형성된 Ⅲ족 질화물 반도체로 이루어지는 발광층을 포함하는 다른 층들로부터, Ⅲ족 질화물 반도체 발광 소자가 제조될 수 있다.
이 경우, 본 발명의 화합물 반도체 소자는, 종래의 마그네슘(Mg)-도핑 AlXGaYInzN(0≤X,Y,Z≤1, X+Y+Z=1)으로 이루어지는 클래드층 대신에 도핑되지 않은 인화붕소계 반도체층이 제공되기 때문에, 종래에 Mg의 확산에 의해 야기된 발광층의 캐리어 농도의 변화나 발광층의 결정성의 열화가 회피될 수 있다. 이에 따라, 순방향 전압(Vf)이나 발광 파장의 변화가 거의 없는 신뢰성 있는 소정 파장의 광이 출사될 수 있다.
특히, 실온에서의 밴드갭이 2.8eV 내지 5.0eV인 인화붕소계 반도체층을 포함하는 화합물 반도체 소자로부터 발광 소자가 제조되는 경우, 발광층으로부터 방사되는 UV 광이나 단파장 가시광이 외부에 투과되는 윈도우 층으로서 인화붕소계 반도체층이 효과적으로 이용될 수 있다. 대안적으로, 질화 알루미늄 갈륨 인듐(AlxGaYInzN:0≤X,Y,Z≤1, X+Y+Z=1) 또는 질화 인화 갈륨(조성식: GaP1-εNε:0≤ε≤1)등의 Ⅲ족 질화물 반도체로 이루어지는 발광층에 대한 클래드층으로서 인화붕소계 반도체층이 이용될 수 있다.
그러나，밴드갭이 5.0eV를 초과하는 인화붕소계 반도체층이 이용되는 경우, 반도체층과 발광층 간의 장벽의 차가 과도하게 증가한다. 이러한 형태는, 낮은 순방향 전압 또는 임계 전압을 보이는 화합물 반도체 발광 소자를 제조하는 데 있어 불리하다.
넓은 밴드갭 덕분에, 인화붕소계 반도체층을 갖는 본 발명의 화합물 반도체 소자는 2차원 전자 가스 전계 효과 트랜지스터(TEGFET)에 적용될 수 있다.
예를 들면, 인화붕소계 반도체층은, 질화 갈륨 인듐(GaYInzN: 0≤Y,Z≤1, Y+Z=1)으로 이루어지는 채널 층 내에 2차원 전자 가스(TEG)를 형성하기 위한 캐리어들(전자들)을 공급하는 전자 공급층으로서 기능할 수 있다.
본 발명에 따르면, 탄화규소 결정 기판의 {O001} 결정면 상에는 {O001} 결정면이 {111} 결정면과 평행하도록 인화붕소계 반도체층을 형성하는 {111} 결정체가 적층되어 있다. 따라서，AlxGaYN(O≤X,Y≤1, X+Y=1) 등 종래의 육방정계 Ⅲ족 질화물 반도체로 이루어지는 전자 공급층과는 달리, 인화붕소계 반도체층은 2차원 전자가스의 축적 등에 악영향을 미치는, 약한 피에조(piezo)효과를 보이는 전자 공급층으로서 이용될 수 있다.
n형의 저저항 인화붕소계 반도체층은 전자 공급층 상에 제공되는 소스 전극, 드레인 전극, 및 오믹 전극을 형성하기 위한 컨택트층으로서 이용될 수 있다.
[화합물 반도체 소자의 제조 방법]
우선，{O001} 결정면을 표면으로 하는 육방정계 탄화규소 단결정으로 이루어지는 결정 기판을 제공한다.
육방정계 탄화규소 결정 기판의 {OOO1} 결정면 상에, 할로겐법, 할라이드(halide)법, 또는 MOCVD(metal-organic chemical vapor deposition)법 등의 기상 성장 수단을 통해, 적어도 붕소-함유 화합물과 인-함유 화합물을 기상 성장 영역에 공급함으로써 인화붕소계 반도체층을 형성한다.
또는, 분자선(molecular-beam) 에피택셜법이 이용될 수도 있다(J.Solid Dtate Chem., 133(1997), p.269-272 참조).
예를 들면, 인화붕소계 반도체층으로서 기능하는 p형 또는 n형의 단량체 인화붕소(BP)는, 트리에틸보란(분자식: (C2H5)3B) 및 포스핀(분자식: PH3)을 원료로 사용하여 대기압(거의 대기압) 또는 감압 MOCVD법을 통해 형성될 수 있다. p형의 단량체 인화붕소(BP)층은 1000℃~1200℃의 형성 온도(성장 온도)에서 형성되는 것이 바람직하다. 상기 층의 형성중에 원료 공급 비율(V/Ⅲ 비율; 예컨대 PH3/(C2H5)3B)은 10~50이 바람직하며, 20~40이면 더욱 바람직하다.
여기에서 사용된 "V/Ⅲ 비율"이란 용어는, 기상 성장 영역에 공급되고 있는 붕소를 포함하는 Ⅲ족 원소의 원자 농도에 대한 인을 포함하는 V족 원소의 원자 농도의 비율을 말한다.
n형의 단량체 인화붕소(BP)는 700℃~1000℃의 형성 온도에서 형성되는 것이 바람직하다. n형의 단량체 인화붕소(BP)를 형성하기 위한 원료 공급 비율(V/Ⅲ 비율)은, 200 이상 및 2000 이하가 바람직하며, 400 이상 및 1000 이하이면 더욱 바람직하다.
형성 온도 및 V/Ⅲ 비율 외에, 형성 속도(formation rate)의 정확한 제어를 통해, 넓은 밴드갭을 갖는 인화붕소계 반도체층이 형성될 수 있다.
예를 들면, MOCVD법을 통해 전술한 단량체의 인화붕소층을 형성하는 동안, 형성 속도(성장 속도)를 2nm/min ~ 30nm/min 범위 내로 설정함으로써, 실온에서의 밴드갭이 2.8eV 이상인 인화붕소층이 제조될 수 있다(WO 02/097861 팜플렛 참조).
상기 밴드갭은, 흡수도(absorbance)의 광자 에너지(=h·υ) 의존성이나 굴절율(n) 및 감쇠 계수(k)의 곱(=2n·k)의 광자 에너지 의존성에 기초하여 결정될 수 있다.
단량체의 인화붕소층의 형성을 예로 들어 설명하였다. 구체적으로, 형성 온도(성장 온도), V/Ⅲ 비율, 및 형성 속도(성장 속도)가 전술한 범위(각각 700℃~1200℃, 10~50 또는 200 이상 및 2000 이하, 2nm/min ~ 30nm/min) 내에 속하도록 제어함으로써, 육방정계 탄화규소 결정 기판의 {OOO1}면 상에서, 육방정계 탄화규소의 a축이 [11O] 결정 방향과 평행하게 연장되도록, {111} 결정체를 갖는 인화붕소계 반도체층이 형성될 수 있다.
즉, 육방정계 탄화규소 결정 기판의 {O001} 결정면 상에는, {111} 결정체가 탄화규소 결정 기판의 {OOO1} 결정면의 a축에 대하여 선대칭으로 적층되도록 {111} 결정체를 갖는 인화붕소계 반도체층이 형성될 수 있다.
또는, 형성 온도, V/Ⅲ 비율, 및 형성 속도가 상기 범위 내에 속하도록 제어함으로써, {111} 결정체가 육방정계 탄화규소 결정 기판의 c축과 거의 일치하여 적층되도록 인화붕소계 반도체층이 형성될 수 있다.
예를 들어, 탄화규소 결정 기판으로서 4H형 탄화규소 결정 기판이 이용되는 경우, 인화붕소계 반도체층의 {111} 결정면에 포함된 4층의 적층 구조가 탄화규소 결정 기판의 c축 격자 상수(=1.005nm)와 거의 일치하도록 인화붕소계 반도체층이 형성될 수 있다.
탄화규소 결정 기판으로서 6H형 탄화규소 결정 기판이 이용되는 경우, 인화붕소계 반도체층의 {111} 결정면에 포함된 6층의 적층 구조가 탄화규소 결정 기판의 c축 격자 상수(c=1.512nm)와 거의 일치하도록 인화붕소계 반도체층이 형성될 수 있다.
즉, 표면이 {0001} 결정면으로 가정되는 n·H형 탄화규소 결정 기판을 이용하고, 형성 온도, V/Ⅲ 비율, 및 형성 속도가 전술한 범위 내에 속하도록 제어함으로써, 인화붕소계 반도체의 {111} 결정체를 형성하는 {111} 결정면에 포함된 n층의 적층 구조가 탄화규소 결정 기판의 c축 격자 상수와 거의 동일한 적층 높이를 갖도록, 고도로 정렬된 방식으로 {111} 결정체를 포함하는 인화붕소계 반도체층이 형성될 수 있다. 이렇게 하여, 수직 방향(탄화규소 결정 기판의 표면에 대해 수직인 방향)으로도, 탄화규소 결정 기판과 격자의 매칭성이 우수한 인화붕소계 반도체층이 형성될 수 있다．
형성 온도, V/Ⅲ 비율, 및 형성 속도의 조건들 중 어느 하나가 상기 바람직한 범위로부터 벗어나는 경우로서, 형성 온도가 고온(>1200℃)인 경우에 대해 이하 설명할 것이다.
형성 온도가 1200℃ 보다 높은 경우, 인화붕소계 반도체층의 필수 구성 요소로서 기능하는 붕소(B) 및 인(P)의 증발이 현저하게 발생한다. 따라서, 인화붕소계 반도체층 내에는 다량의 적층 결함이 발생하고, 이에 따라 상기 층은 무질서한 적층 구조를 갖게 된다. 또한, 고온에서 성장된 인화붕소계 반도체층은, {110} 결정면 또는 {111} 결정면 이외의 유사한 결정면을 포함하는 다결정층이 될 수도 있 다.
이렇게 하여, {111} 결정면이 육방정계 탄화규소 결정 기판 상에 격자 매칭성이 우수하게 매우 규칙적으로 배치되어 있는 인화붕소계 반도체층은 안정성 있게 형성하기 어렵다. 전술한 인화붕소계 반도체층 내의 적층 결함의 유무는 전자 회절 패턴의 분석을 통해 확인할 수 있다.
본 발명에서는, n·H형(육방정계) 탄화규소 결정 기판의 {0001} 결정면 상에, 전술한 바람직한 범위 내의 성장 속도가 비교적 빠른 기상 성장을 통해 인화붕소계 반도체층을 성장시키는 것이 바람직하다.
이와 같은 성장 속도를 이용하여, 각각이 {111} 결정면을 쌍정면으로서 갖는 쌍정들을 포함하는 인화붕소계 반도체층이 형성될 수 있다.
예를 들면, 20nm/min 내지 30nm/min의 성장 속도로 이종 접합을 형성하도록, 6H형 탄화규소 결정 기판의 {O001} 결정면 상에 인화붕소계 반도체층이 기상 성장 을 통해 형성되는 경우，각각이 {111} 결정면을 쌍정면으로서 갖는 쌍정들을 포함하는 인화붕소계 반도체층이 형성될 수 있다. 특히, 탄화규소 결정 기판 상에 인화붕소계 반도체층을 헤테로 성장시키기 위한 초기 단계에서, 전술한 바와 같은 빠른 성장 속도로 인화붕소계 반도체층을 성장시키는 경우, 탄화규소 결정 기판과 인화붕소계 반도체층 간의 이종 접합 계면의 근방의 영역에 많은 쌍정들이 생성될 수 있다.
[다이오드]
본 발명의 다이오드는, 전술한 본 발명의 화합물 반도체 소자의 인화붕소계 반도체층을 p형층 또는 n형층으로서 포함한다.
예시적인 일 다이오드에서는, 본 발명의 화합물 반도체 소자에 포함되는 p형 또는 n형 인화붕소계 반도체층 상에, 인화붕소계 반도체층과는 반대의 도전형을 갖는 층이 형성된다.
이 다이오드는 본 발명의 화합물 반도체 소자의 p형 또는 n형 탄화규소 결정 기판 및 탄화규소 결정 기판과는 반대의 도전형을 갖는 인화붕소계 반도체층을 구비할 수 있다.
본 발명에 따르면, 육방정계 탄화규소 단결정의 우수한 파괴 전압성과 함께, 높은 파괴 전압을 갖는 다이오드가 제공될 수 있다．
특히, 인화붕소계 반도체층은, 도전형을 결정하기 위한 n형 또는 p형 불순물이 고의로 첨가되어 있지 않은 도핑되지 않은 p형 또는 n형 인화붕소계 반도체층인 것이 바람직하다. 이러한 인화붕소계 반도체층을 이용하여, 소자에 고전압을 인가하였을 때 발생하는 첨가 불순물(도펀트)의 이동 및 확산을 회피할 수 있어，높은 파괴 전압을 일관성 있게 나타내는 다이오드 소자를 제공할 수 있다.
[예들]
이하, 4H형(육방정계) 탄화규소 결정 기판 및 그 기판 상에 인화붕소계 반도체층으로서 질화 붕소층을 포함하는, 본 발명에 따른 화합물 반도체 소자의 일례로서 다이오드를 예로 들어, 본 발명을 상세히 설명한다.
도 3은 본 예에 기술된 적층 구조(11)로 구성되는 pn-접합 다이오드(10)의 개략적인 단면도이다.
적층 구조(11)는 이하의 수순을 통해 형성되었다.
탄화규소 결정 기판(100)으로서, 4H형의 p형 붕소(B)-도핑 탄화규소 단결정으로 형성된 기판을 준비했다. 탄화규소 결정 기판(100)의 표면은 {0001} 결정면으로부터 [11-20] 결정 방향으로 8°만큼 경사진 결정면으로 가정했다.
탄화규소 결정 기판(100)의 {O001} 결정면 상에, 캐리어 농도가 2×1018cm-3인 도핑되지 않은 n형 질화인화붕소(BP1-εNε: 0≤ε<1)로 구성되는 인화붕소계 반도체층(101)을 적층했다. 이 질화인화붕소는 입방정 섬아연광형(sphalerite-type) 결정 구조를 갖는다.
상기 층은 트리에틸붕소(분자식:(C2H5)3B)를 붕소(B)원으로서, 암모니아(분자식: NH3)를 질소원으로서, 그리고 포스핀(분자식: PH3)을 인원(phosphorus)으로서 이용하여, 대기압(거의 대기압) MOCVD를 통해 형성하였다.
성장 온도는 950℃로 조절하였다. 층(101)이 4H형 탄화규소 결정 기판(100)의 a축 격자 상수(a=0.307nm)와 일치하는 격자 상수를 갖도록, 인화붕소계 반도체층(101)을 형성하는 BP1-εNε 내의 질소(N)조성비(ε)는 0.2로 조정하였다.
인화붕소계 반도체(BP0.8N0.2)층(101)이 실온에서 약 48eV의 밴드갭을 갖도록, 상기 층의 성장(형성) 동안에, V/Ⅲ 비율(=(NH3+PH3)/(C2H5)3B 농도)을 600으로 제어하였다.
MOCVD 성장 시스템에 공급되는 (C2H5)3B 농도의 조정을 통해, 성장 초기 단계에서의 성장 속도를 30nm/min으로 조절했다. 이 성장 속도를 유지함으로써, 인화붕소계 반도체(BP0.8N0.2)층(101)을 약 20nm의 두께까지 성장시켰다.
그 후, MOCVD 성장 시스템에 공급되는 (C2H5)3B의 농도를 15nm/min의 성장 속도까지 감소시켰다. 이 성장 속도에서 성장이 계속되어, 1500nm의 층 두께를 갖는 인화붕소계 반도체(BP0.8N0.2)층(101)을 형성했다.
흡수계수에 기초하여 실온에서 측정된 인화붕소계 반도체(BP0.8N0.2)층(1O1)의 밴드갭은 약 4.8eV 였다.
인화붕소계 반도체(BP0.8N0.2)층(101)의 선택 영역 전자빔 회절 패턴의 관찰을 통해, 이상 회절 스폿(spot)들이 나타나는 위치들에 기초하여 쌍정의 유무를 확인하였다. 그 결과, 인화붕소계 반도체(BP0.8N0.2)층(101) 내에, 특히 4H형 탄화규소 결정 기판(100)과 인화붕소계 반도체층 간의 이종 접합 계면 근방의 영역에 쌍정면으로 기능하는 {1l1} 결정면을 갖는 쌍정들이 존재하였다. 이러한 쌍정들의 존재는, 성장 초기에 빠른 성장 속도로 결정 성장된 것이 원인이 될 수 있다.
탄화규소 결정 기판(100)과 인화붕소계 반도체(BP0.8N0.2) 층(101) 간의 이종 접합 계면 근방 영역의 단면 투과 전자현미경(TEM) 이미지를 촬상했다. 상기 영역 내의 쌍정면으로 기능하는 {111} 결정면을 갖는 쌍정들의 밀도는, 이 TEM 상내에서, 쌍정면으로 기능하는 {111} 결정면을 갖는 쌍정들의 입계들의 수로부터 산출되 었으며, 그 밀도는 약 5×1O6cm-2이었다.
EPMA(electron microprobe analysis) 수단에 의한 원소 분석을 통해, 이종 접합 계면에서는 금속 불순물의 특정 편석은 관찰되지 않았다. 금속 불순물의 부재는, 인화붕소계 반도체(BP0.8N0.2)층(1O1)이 도핑되지 않았기 때문인 것으로 추측된다.
인화붕소계 반도체(BP0.8N0.2)층(1O1)의 선택 영역 전자 회절 패턴에 있어서, {111} 결정면으로부터 얻어진 회절 반점들은, 4H형 탄화규소 결정 기판(100)의 {000m} 결정면(m은 정수: 예컨대, ―1,1,―2,2,―3,3, ...-m,m)으로부터 얻어진 회절 반점들을 통해 연결되는 동일한 직선, 및 4H형 탄화규소 결정 기판(100)의 {0004} 결정면으로부터 얻어진 회절 반점들의 거의 동일한 위치에 나타났다.
이 결과는, 4H형 탄화규소 결정 기판(100)의 {0001} 결정면 상에는 {111} 결정체가 형성되도록, 또한 {1l1} 결정면에 포함되는 4층의 적층 구조는 탄화규소 결정 기판(100)의 c축 격자 상수와 거의 일치하는 적층 높이를 갖도록 인화붕소계 반도체(BP0.8N0.2)층(101)이 성장되어 있다는 것을 나타낸다.
선택 영역 전자 회절 패턴에는, 4H형 탄화규소 결정 기판(100)의 a축에 대해 선대칭으로 인화붕소계 반도체(BP0.8N0.2)층(101)의 {110} 결정면의 역격자가 관찰되었다.
이 결과는, 인화붕소계 반도체(BP0.8N0.2)층(101)은 그 층의 [110] 결정 방향 이 그 기판의 a축 방향에 평행하도록 4H형 탄화규소 결정 기판(100) 상에 형성되었으며, 그 기판의 a축에 대해 선대칭으로 4H형 탄화규소 결정 기판(100) 상에 적층 된 {111} 결정체를 갖는다는 것을 나타낸다.
2×1O18cm-3의 캐리어 농도를 갖는 도핑되지 않은 n형 인화붕소계 반도체(BP0.8N0.2)층(101)이, 할로겐-함유 가스를 이용한 종래의 플라즈마 드라이 에칭 수단을 통해 처리됨으로써, 메사(mesa)를 형성하도록 하였다. n형 인화붕소계 반도체(BP0.8N0.2)층(1O1)을 메사 형상으로 형성하기 위한 드라이 에칭은, 메사 주위에 4H형 탄화규소 결정 기판(100)의 표면이 노출될 때까지 행하였다.
그 후, 메사의 표면 상에, 금(Au)/게르마늄(Ge) 합금막, 니켈(Ni) 막, 및 금(Au) 막을 종래의 진공 증착 수단을 통해 순차적으로 피착시킴으로써, 와이어 본딩용 패드 전극으로서도 기능하는 n형 오믹 전극(102)을 형성했다.
탄화규소 결정 기판(100)의 거의 전체 이면에는, 니켈(Ni)로 이루어지는 p형 오믹 전극(103)을 설치하였다. 이에 따라, pn-접합 화합물 반도체 소자(10)를 제조하였다.
이에 따라 제조된 pn-접합 화합물 반도체 소자(10)는, 순방향 임계 전압이 약 3.3V이며 역방향 누설 전류가 15V에서 10μA 이하인 우수한 정류 특성을 나타내었고, 높은 파괴 전압을 갖는 pn-접합 다이오드(1O)가 제공되었다.
육방정계 탄화규소 결정 기판(100)과 인화붕소계 반도체층(101) 간의 이종 접합 계면 근방의 영역에, 각각이 {111} 결정면을 쌍정면으로 갖는 쌍정들을 포함 함으로써, 격자불일치 전위들의 발생이 방지되었다. 이에 따라, pn-접합 다이오드(1O)에는，국소적인 파괴가 관찰되지 않았다.
본 발명의 화합물 반도체 소자는, 발광 다이오드 또는 반도체 레이저 등의 반도체 발광 소자나, 2차원 전자 가스 전계 효과 트랜지스터로서 이용될 수 있다. 이 인화붕소계 반도체층은, n형 또는 p형 저저항층이나, 전자 공급층 상에 제공되는 소스 전극, 드레인 전극, 및 오믹 전극을 형성하기 위한 컨택트층으로서 이용될 수 있다.
본 발명의 다이오드 소자는 정류 특성이 우수한 높은 파괴 전압 특성을 보이기 때문에, 상기 소자는 발광 다이오드(LED)뿐만 아니라, 소 신호(small signal)용 다이오드, 정류 다이오드, 스위칭 다이오드, 전압 조절 다이오드(제너 다이오드), 및 가변 용량 다이오드(배리캡(varicap)) 등 다양한 pn-접합 다이오드들로서 이용될 수 있다.

Claims (9)

  1. 화합물 반도체 소자로서,
    육방정계 탄화규소 결정 기판; 및
    상기 탄화규소 결정 기판 상에 형성된 인화붕소계 반도체층
    을 포함하며,
    상기 탄화규소 결정 기판은 {O001} 결정면의 표면을 갖고,
    상기 인화붕소계 반도체층은, 상기 탄화규소 결정 기판의 {O001} 결정면 상에, 해당 결정면과 평행하게 적층된 {111} 결정체로 이루어지고,
    상기 탄화규소 결정 기판의 [0001] 결정 방향으로의 원자 배열의 1주기 단위에 포함되는 층수가 n인 경우，상기 {111} 결정체를 형성하는 {111} 결정면에 포함된 n층의 적층 구조가, 상기 탄화규소 결정 기판의 c축 격자 상수와 동일한 적층 높이를 갖는 화합물 반도체 소자.
  2. 제1항에 있어서,
    상기 인화붕소계 반도체층을 형성하는 {111} 결정체는, 상기 탄화규소 결정 기판의 {O001} 결정면의 a축에 대하여 선대칭으로 상기 탄화규소 기판 상에 적층되어 있는 화합물 반도체 소자.
  3. 제1항에 있어서,
    상기 인화붕소계 반도체층은, 도전형을 제어하기 위한 불순물이 고의로 첨가 되어 있지 않은 언도프(undoped) 인화붕소계 반도체로 구성되는 화합물 반도체 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 인화붕소계 반도체층은, 각각이 쌍정면(twinning plane)으로서 기능하는 {111} 결정면을 갖는 쌍정들을 포함하는 화합물 반도체 소자.
  5. 육방정계 탄화규소 결정 기판 및 상기 탄화규소 결정 기판 상에 형성된 인화붕소계 반도체층을 갖는 화합물 반도체 소자의 제조 방법으로서,
    적어도 붕소-함유 화합물 및 인-함유 화합물을 기상 성장 영역에 공급함으로써, 기저층으로 기능하는 {O001} 결정면인 탄화규소 결정 기판의 표면 상에, 인화붕소계 반도체층을 형성하는 단계
    를 포함하며,
    상기 인화붕소계 반도체층은 {111} 결정체로 이루어지고，상기 결정체는 상기 탄화규소 결정 기판의 {0001} 결정면 상에 형성되고, 상기 탄화규소 결정 기판의 [OOO1] 결정 방향으로의 원자배열 1주기 단위에 포함되는 층수가 n인 경우，상기 {111} 결정체를 형성하는 {111} 결정면에 포함되는 n층의 적층 구조가, 상기 탄화규소 결정 기판의 c축 격자 상수와 동일한 적층 높이를 갖고,
    상기 공정에 있어서, 상기 인화 붕소계 반도체층의 형성 온도가 700℃ 내지 1200℃이고, Ⅴ/Ⅲ 비율이 10 내지 50 또는 200 이상 2000이하이며, 성장 속도가 매분 2nm 이상 30nm 이하인
    화합물 반도체 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 인화붕소계 반도체층은 750℃ 내지 1200℃ 에서 형성되는 화합물 반도체 소자의 제조 방법.
  7. 제5항에 있어서,
    상기 인화붕소계 반도체층은 2nm/min 내지 30nm/min의 성장 속도로 형성되는 화합물 반도체 소자의 제조 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 인화붕소계 반도체층은, 그 형성 초기 단계에서 20nm/min 내지 30nm/min의 성장 속도로 형성되는 화합물 반도체 소자의 제조 방법.
  9. 다이오드에 있어서,
    p형층 또는 n형층으로 기능하는, 육방정계 탄화규소 결정 기판의 {OOO1} 결정면 상에 형성된 인화붕소계 반도체층을 포함하며，
    상기 인화붕소계 반도체층은, 상기 탄화규소 결정 기판의 {O001} 결정면 상에, 해당 결정면과 평행하게 적층된 {111} 결정체로 이루어지고,
    상기 탄화규소 결정 기판의 [0001] 결정 방향으로의 원자 배열의 1주기 단위에 포함되는 층수가 n인 경우，상기 {111} 결정체를 형성하는 {111} 결정면에 포함된 n층의 적층 구조가, 상기 탄화규소 결정 기판의 c축 격자 상수와 동일한 적층 높이를 갖는 다이오드.
KR1020067020015A 2004-03-30 2005-03-28 화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및다이오드 KR100801372B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00098876 2004-03-30
JP2004098876 2004-03-30
US56026804P 2004-04-08 2004-04-08
US60/560,268 2004-04-08

Publications (2)

Publication Number Publication Date
KR20060128035A KR20060128035A (ko) 2006-12-13
KR100801372B1 true KR100801372B1 (ko) 2008-02-05

Family

ID=35064062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067020015A KR100801372B1 (ko) 2004-03-30 2005-03-28 화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및다이오드

Country Status (4)

Country Link
US (1) US7573075B2 (ko)
KR (1) KR100801372B1 (ko)
DE (1) DE112005000529B4 (ko)
WO (1) WO2005096355A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
KR101996407B1 (ko) * 2015-06-22 2019-07-04 기초과학연구원 층간 배향 기반 광 흡수 및 발광 특성을 가진 반도체 스택

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047847A (ja) * 2002-07-15 2004-02-12 Showa Denko Kk リン化硼素層の製造方法及びリン化硼素系半導体素子

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553834B2 (ko) 1972-02-26 1980-01-26
JPS60207332A (ja) 1984-03-30 1985-10-18 Matsushita Electric Ind Co Ltd 窒化ガリウムの成長方法
JP2650730B2 (ja) 1988-08-08 1997-09-03 シャープ株式会社 炭化珪素半導体を用いたｐｎ接合型発光ダイオード
JP2650744B2 (ja) 1988-12-28 1997-09-03 シャープ株式会社 発光ダイオード
EP0377940B1 (en) 1989-01-13 1994-11-17 Kabushiki Kaisha Toshiba Compound semiconductor material and semiconductor element using the same and method of manufacturing the semiconductor element
JP2809690B2 (ja) 1989-01-13 1998-10-15 株式会社東芝 化合物半導体材料とこれを用いた半導体素子およびその製造方法
JP2809692B2 (ja) 1989-04-28 1998-10-15 株式会社東芝 半導体発光素子およびその製造方法
JP2809691B2 (ja) 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
JP3104979B2 (ja) 1990-07-27 2000-10-30 株式会社東芝 紫外域半導体レーザ，半導体素子およびこれらの製造方法
DE69521409T2 (de) * 1995-03-01 2002-05-16 Sumitomo Electric Industries, Inc. Boraluminiumnitrid-Beschichtung und Verfahren zu ihrer Herstellung
JP3809464B2 (ja) * 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
EP1393352B1 (en) 2001-05-28 2012-08-01 Showa Denko K.K. Semiconductor device, semiconductor layer and production method thereof
JP4100493B2 (ja) 2002-02-04 2008-06-11 昭和電工株式会社 リン化硼素半導体層を含む半導体素子、その製造方法、発光ダイオードおよびリン化硼素半導体層
WO2003065465A2 (en) * 2002-01-28 2003-08-07 Showa Denko K.K. Boron phosphide-based semiconductor device, production method thereof, light-emitting diode and boron phosphide-based semiconductor layer
US6774402B2 (en) * 2002-03-12 2004-08-10 Showa Denko Kabushiki Kaisha Pn-juction type compound semiconductor light-emitting device, production method thereof and white light-emitting diode
JP3695416B2 (ja) * 2002-04-11 2005-09-14 昭和電工株式会社 リン化硼素系半導体層、その製造方法、及びリン化硼素系半導体素子
JP3772816B2 (ja) 2002-09-24 2006-05-10 昭和電工株式会社 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP3639275B2 (ja) * 2002-10-31 2005-04-20 昭和電工株式会社 ｐ形リン化硼素半導体層の製造方法、化合物半導体素子及び発光ダイオード
JP2004165564A (ja) * 2002-11-15 2004-06-10 Showa Denko Kk 窒化ガリウム結晶基板の製造方法と窒化ガリウム結晶基板及びそれを備えた窒化ガリウム系半導体素子
US6967355B2 (en) * 2003-10-22 2005-11-22 University Of Florida Research Foundation, Inc. Group III-nitride on Si using epitaxial BP buffer layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047847A (ja) * 2002-07-15 2004-02-12 Showa Denko Kk リン化硼素層の製造方法及びリン化硼素系半導体素子

Also Published As

Publication number Publication date
KR20060128035A (ko) 2006-12-13
DE112005000529T5 (de) 2008-05-29
US7573075B2 (en) 2009-08-11
WO2005096355A1 (en) 2005-10-13
US20070200114A1 (en) 2007-08-30
DE112005000529B4 (de) 2011-04-28

Similar Documents

Publication Publication Date Title
TWI476947B (zh) An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer
US8198179B2 (en) Method for producing group III nitride semiconductor light-emitting device
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US8519414B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
KR100583243B1 (ko) 반도체 소자, 반도체층 및 그 제조방법
US9202873B2 (en) Semiconductor wafer for semiconductor device having a multilayer
KR20170122267A (ko) 화합물 반도체 기판
JPH05283744A (ja) 半導体素子
JP2000349336A (ja) Ｉｉｉ族窒化物半導体発光素子
US7732832B2 (en) Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor
TW200414569A (en) Group-III nitride semiconductor device, production method thereof and light-emitting diode
KR100801372B1 (ko) 화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및다이오드
KR101405693B1 (ko) 반도체 발광소자 및 그 제조방법
JP3603603B2 (ja) Ｉｉｉ族窒化物半導体発光素子基板
US20200144451A1 (en) Nitride semiconductor crystal and method of fabricating the same
US7508010B2 (en) Boron phoshide-based compound semiconductor device, production method thereof and light-emitting diode
CN100461339C (zh) 化合物半导体器件、化合物半导体器件的制造方法以及二极管
WO2017221863A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス
JP4809669B2 (ja) 積層構造体、その形成方法および半導体素子
JP4987240B2 (ja) 化合物半導体素子、化合物半導体素子の製造方法、ダイオード素子
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
JP2017092369A (ja) Ｉｉｉ族窒化物半導体デバイス用基板およびその製造方法
Carnevale Polarization Doped Nanowire Devices as an Alternative to Impurity Doping
JP2006013006A (ja) 半導体複合基板及びそれを用いた化合物半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee