CN110024083A - 半导体衬底 - Google Patents

半导体衬底 Download PDF

Info

Publication number
CN110024083A
CN110024083A CN201780073938.8A CN201780073938A CN110024083A CN 110024083 A CN110024083 A CN 110024083A CN 201780073938 A CN201780073938 A CN 201780073938A CN 110024083 A CN110024083 A CN 110024083A
Authority
CN
China
Prior art keywords
layer
stress
crystal layer
semiconductor substrate
sialn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780073938.8A
Other languages
English (en)
Inventor
山本大贵
长田刚规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN110024083A publication Critical patent/CN110024083A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供半导体衬底，其具有硅衬底、反应抑制层、应力产生层及活性层，硅衬底、反应抑制层、应力产生层及活性层的位置以硅衬底、反应抑制层、应力产生层、活性层的顺序配置，其中，反应抑制层为抑制硅原子与III族原子的反应的氮化物晶体层，应力产生层为产生压缩应力的氮化物晶体层，活性层为电子元件得以形成的氮化物晶体层，在硅衬底与反应抑制层之间，还具有以硅原子、铝原子及氮原子作为主构成原子的SiAlN层。

Description

半导体衬底
技术领域
本发明涉及半导体衬底。
背景技术
作为在Si衬底上使III族氮化物半导体进行晶体生长的技术，对例如以下文献中所示的技术进行了研究。
专利文献1公开了以抑制器件化的工序中产生的裂纹为目的而制作的III族氮化物外延衬底。该III族氮化物外延衬底的特征在于，具有Si衬底、与该Si衬底接触的初始层、和形成于该初始层上的超晶格层叠体，所述超晶格层叠体包含多组依次具有由Al组成比大于0.5且为1以下的AlGaN形成的第一层及由Al组成比大于0且为0.5以下的AlGaN形成的第二层的层叠体，所述第二层的Al组成比随着远离所述衬底而递减。
专利文献2公开了能够抑制氮化物半导体层的裂纹(裂痕)、晶体缺陷、翘曲的发生、且能够提高生产率的化合物半导体衬底。该化合物半导体衬底具备：晶面取向为(111)面的硅单晶衬底；形成于所述硅单晶衬底上的、由AlxGa1-xN单晶(0＜x≤1)构成的第一缓冲层；形成于所述第一缓冲层上的第二缓冲层，该第二缓冲层是将厚度为250nm以上且350nm以下的由AlyGa1-yN单晶(0≤y＜0.1)构成的第一单层、和厚度为5.0nm以上且20nm以下的由AlzGa1-zN单晶(0.9＜z≤1)构成的第二单层交替地层叠多个而成的；和形成于所述第二缓冲层上的、包含至少1层以上的氮化物系半导体单晶层的半导体元件形成区域。
专利文献3公开了能够在抑制晶片的翘曲的同时进一步降低漏电流的半导体电子器件。该半导体电子器件是具备隔着缓冲层而层叠于衬底上的化合物半导体层的半导体电子器件，所述缓冲层具有在使用Al组成为0.2以下的氮化物系化合物半导体形成的第一层上层叠使用Al组成为0.8以上的氮化物系化合物半导体形成的第二层而成的复合层。
非专利文献1中，记载了“可以预期，若能够实现使GaN与AlN交替地层叠从而以使GaN上的AlN松弛、在AlN上的GaN中残留压缩应力这样的生长，则能够利用GaN/AlN的应变周期性结构(被称为应变层超晶格(Strained Layer Super-lattice)，以下记为SLS)而对膜整体赋予压缩应力。除了SLS以外，通过使晶格常数随着越是层叠于上方的膜越是扩大这样的组合也能够施加压缩应力。”。
现有技术文献
专利文献
专利文献1：日本特开2013-021124号公报
专利文献2：日本特开2010-232322号公报
专利文献3：日本特开2008-171843号公报
非专利文献
非专利文献1：K.Matsumoto et al.，J.Vac.Soc.Jpn.54，6(2011)，p376-380.
发明内容
发明所要解决的课题
在Si衬底上形成III族氮化物半导体层的情况下，由于Si与III族氮化物半导体晶体的热膨胀系数的差异，导致发生衬底的翘曲、III族氮化物半导体层的裂纹(裂痕)。因此，如前述的专利文献及非专利文献所记载的，进行了下述操作：形成产生内部压缩应力的层(应力产生层)，该压缩应力与由热膨胀系数的不同导致的氮化物晶体层中产生的拉伸应力被均衡，抑制恢复至室温的状态下的半导体衬底的翘曲，防止III族氮化物半导体层的裂纹。
但是，关于基于应力产生层的半导体衬底的翘曲的控制，不清楚的方面较多，观察位于应力产生层与Si衬底之间的晶体层的结构、结晶性、化学状态等与针对翘曲的实验结果之间的相关性也是重要的。从这样的观点出发，本申请发明人针对上述的位于应力产生层与Si衬底之间的晶体层、应力产生层的结构等与翘曲量的关联反复进行实验研究，从而完成了本发明。
本发明的目的在于，提供在使用外延生长法形成III族氮化物半导体晶体层时翘曲量小的半导体衬底。
公开内容
为了解决上述课题，本发明的第一方式中，提供半导体衬底，其具有硅衬底、反应抑制层、应力产生层及活性层，所述硅衬底、所述反应抑制层、所述应力产生层及所述活性层的位置以所述硅衬底、所述反应抑制层、所述应力产生层、所述活性层的顺序配置，其中，所述反应抑制层为抑制硅原子与III族原子的反应的氮化物晶体层，所述应力产生层为产生压缩应力的氮化物晶体层，所述活性层为电子元件得以形成的氮化物晶体层，在所述硅衬底与所述反应抑制层之间，还具有以硅原子、铝原子及氮原子作为主构成原子的SiAlN层。
前述SiAlN层的厚度可设为1.8nm以下。前述SiAlN层可设为具有周期结构的层。前述SiAlN层的EELS测定中的Si原子L端峰处的能量损失值优选仅比体(bulk)Si的情况大ΔE，作为前述ΔE，可举出3.1eV以上且4.8eV以下。
作为前述反应抑制层，可举出AlzGa1-zN(0.9≤z≤1)。作为前述应力产生层，可举出下述构成中的任意构成：第一构成，其是包含体晶(bulk crystal)的晶格常数为a1的第一晶体层及体晶的晶格常数为a2(a1＜a2)的第二晶体层的第一多重晶体层；第二构成，其是包含所述第一晶体层、所述第二晶体层、及体晶的晶格常数为a3(a2＜a3)的第三晶体层的第二多重晶体层；第三构成，其是体晶的晶格常数随着从所述硅衬底的附近到远离所述硅衬底而连续地或阶梯状地变大的渐变晶体层；或第四构成，其是将所述第一多重晶体层、所述第二多重晶体层或所述渐变晶体层重复层叠多个而成的多重层叠晶体层。特别地，作为前述应力产生层，优选为包含体晶的晶格常数为a1的第一晶体层及体晶的晶格常数为a2(a1＜a2)的第二晶体层的第一多重晶体层、或将所述第一多重晶体层重复层叠多个而成的多重层叠晶体层，这种情况下，作为所述第一晶体层，可举出AlxGa1-xN(0.9≤x≤1)，作为所述第二晶体层，可举出AlyGa1-yN(0≤y≤0.3)。
前述活性层可包含由AlpGa1-pN(0≤p≤0.1)形成的层。在前述反应抑制层与前述应力产生层之间，可还具有由AlqGa1-qN(0≤q≤1、q＜z)形成的中间层。前述中间层的厚度优选为20nm以上且600nm以下。
附图说明
[图1]为半导体衬底100的截面图。
[图2]为用于测量实验例1中的SiAlN层120的厚度的图。
[图3]为用于测量实验例2中的SiAlN层120的厚度的图。
[图4]为用于测量比较例中的SiAlN层120的厚度的图。
[图5]为将SiAlN层120的厚度对氮化处理时间进行绘图而得到的图。
[图6]为用于示出实验例1中的SiAlN层120的结构周期性的图。
[图7]为用于表示实验例2中的SiAlN层120的结构周期性的图。
[图8]为用于表示比较例中的SiAlN层120的结构周期性的图。
[图9]为示出实验例1、2及比较例的SiAlN层120的EELS测定结果的图。
[图10]为将Si原子L端峰处的EELS能量损失与体Si的差值(ΔE)对氮化处理时间进行绘图而得到的图。
具体实施方式
图1为半导体衬底100的截面图。半导体衬底100具有硅衬底102、反应抑制层104、应力产生层106及器件形成层108，在反应抑制层104与应力产生层106之间具有中间层110，在硅衬底102与反应抑制层104之间具有SiAlN层120。应力产生层106具有包含第一晶体层106a及第二晶体层106b的第一多重晶体层106c。器件形成层108具有活性层112及肖特基层114。硅衬底102、反应抑制层104、应力产生层106及活性层112的位置以硅衬底102、反应抑制层104、应力产生层106、活性层112的顺序配置。反应抑制层104、应力产生层106及活性层112为氮化物晶体层。
硅衬底102是支承自SiAlN层120起上层的各层的支承衬底。通过使用硅衬底102，能够降低材料价格，可利用以往的硅工艺中使用的半导体制造装置。由此，能够提高成本竞争力。此外，通过使用硅衬底102，能够廉价且工业性地利用直径150mm以上的大型的衬底。
SiAlN层120位于硅衬底102与反应抑制层104之间，以硅原子、铝原子及氮原子作为主构成原子。对于SiAlN层120而言，优选使其厚度为1.8nm以下。另外，SiAlN层120可以为具有周期结构的层。此外，SiAlN层120的EELS(电子能量损失谱，Electron Energy LossSpectroscopy)测定中的Si原子L端峰处的能量损失值仅比体Si的情况大ΔE，该ΔE可以为3.1eV以上且4.8eV以下。
此处，所谓SiAlN层120的“厚度”，是指由TEM(透射电子显微镜，TransmissionElectron Microscopy)图像中的浓淡周期的偏移测得的值，例如，可根据TEM图像中的浓淡周期的偏移确定硅衬底102与SiAlN层120的界面及SiAlN层120与其上层(本实施方式的情况下为反应抑制层104)的界面的位置，将两界面间的距离定义为厚度。作为确定界面位置的方法，例如，可将下述线位置确定为界面位置：在从TEM图像中的硅衬底102(或反应抑制层104)的区域到SiAlN层120的区域为止获得的、针对多条线(line)的明度轮廓(profile)中，在将该明度轮廓进行傅里叶变换而得到的特定周期中的强度减少或成为0的线位置。需要说明的是，SiAlN层120的厚度的下限可为1个原子层左右。
另外，所谓“周期结构”，是指利用X射线衍射、电子束衍射等对SiAlN层120进行结构分析时，其结构中具有某种周期的结构。可利用例如BF-STEM(明场扫描透射电子显微镜，Bright Field-Scanning TEM)图像及电子衍射图像来检测原子排列的周期性。
反应抑制层104是抑制硅衬底102等中含有的硅原子与应力产生层106等中含有的III族原子的反应的氮化物晶体层。在位于反应抑制层104的上层的氮化物晶体层为AlGaN及GaN等GaN系半导体层的情况下，能够防止该GaN系半导体层中含有的Ga原子与硅原子的合金化。作为反应抑制层104，可举出AlzGa1-zN(0.9≤z≤1)，可代表性地举出AlN层。利用反应抑制层104，能够保护硅衬底102的表面，可靠地支承上层。另外，反应抑制层104能够形成形成于硅衬底102上的晶体层的初始核。反应抑制层104的厚度可为30nm以上且300nm以下。
中间层110是位于反应抑制层104与应力产生层106之间的氮化物晶体层。中间层110是任选的构成要素，并非是半导体衬底100所必需的构成要素。在中间层110位于与反应抑制层104接触的位置的情况下，中间层110的体晶状态下的晶格常数优选大于反应抑制层104的体晶状态下的晶格常数。作为中间层110，可举出例如AlqGa1-qN(0≤q≤1、q＜z)。对于中间层110而言，理想的是，能够以在其与反应抑制层104的异质结界面处、其晶体晶格与反应抑制层104的晶体晶格共格地连续的方式形成。由此，中间层110能够由其与反应抑制层104的晶格常数差而产生压缩应力。另外，中间层110将反应抑制层104中形成的初始核放大，形成形成于上层的缓冲层106的基底面。中间层110的厚度可设为20nm以上且600nm以下、例如可设为300nm。需要说明的是，所谓中间层110与反应抑制层104的异质界面共格连续，仅是指理想的状态，实际上混杂有由缺陷等导致的晶格松弛，共格生长的区域仅仅是处于主导地位。
应力产生层106位于硅衬底102与器件形成层108之间，产生压缩应力。应力产生层106作为降低半导体衬底100整体的翘曲的应力产生层发挥功能。能够利用应力产生层106内的应变超晶格结构而产生压缩应力。
本实施方式中的应力产生层106是将由第一晶体层106a及第二晶体层106b形成的第一多重晶体层106c重复层叠多个而成的多重层叠晶体层。第一晶体层106a的体晶的晶格常数为a1，第二晶体层106b的体晶的晶格常数为a2(a1＜a2)。第一多重晶体层106c的重复数可以为例如2～500。通过层叠多个第一多重晶体层106c，能够增大应力产生层106产生的压缩。另外，能够利用第一多重晶体层106c的层叠数来容易地控制应力产生层106产生的压缩应力的大小。此外，通过层叠多个第一多重晶体层106c，能够进一步提高由第一晶体层106a带来的耐电压的提高。
此处，作为应力产生层106，示例了将第一多重晶体层106c重复层叠多个而成的构成，但第一多重晶体层106c也可不重复层叠多个，在这种情况下，第一多重晶体层106c构成应力产生层106。或者，应力产生层106也可以是除了第一晶体层106a及第二晶体层106b以外还包含体晶的晶格常数为a3(a2＜a3)的第三晶体层的第二多重晶体层。或者，应力产生层106可以是体晶的晶格常数随着从硅衬底102的附近到远离所述硅衬底102而连续地或阶梯状地变大的渐变晶体层。此外，也可以是将第一多重晶体层106c、第二多重晶体层或渐变晶体层重复层叠多个而成的多重层叠晶体层。
作为第一晶体层106a，可示例AlxGa1-xN(0.9≤x≤1)，作为第二晶体层106b，可示例AlyGa1-yN(0≤y≤0.3)。第一晶体层106a的厚度可为1nm以上且20nm以下，优选设为大于5.0nm且小于20nm。第二晶体层106b的厚度可为5nm以上且300nm以下，优选为10nm以上且300nm以下。
器件形成层108是能够形成晶体管、LED(light emitting diode)等任意的器件的晶体层，在例如用于将二维电子气(2DEG)作为沟道的HEMT(高电子迁移率晶体管，HighElectron Mobility Transistor)的情况下，器件形成层108可具有活性层112及肖特基层114。作为活性层112，可示例GaN层，作为肖特基层114，可示例AlGaN层。
在器件形成层108的热膨胀系数大于硅衬底102的热膨胀系数的情况下，可使第二晶体层106b的平均晶格常数大于第一晶体层106a的平均晶格常数。即，在MOCVD法等高温环境下形成器件形成层108的情况下，半导体衬底100恢复至室温时，器件形成层108的热收缩大于基础衬底102从而受到拉伸应力。在上述情况下，如前所述，若使第二晶体层106b的体晶状态下的晶格常数大于第一晶体层106a的体晶状态下的晶格常数，则能够在应力产生层106中产生压缩应力，从而抵消由器件形成层108带来的拉伸应力。
活性层112是电子元件得以形成的氮化物晶体层。活性层112可包含由AlpGa1-pN(0≤p≤0.1)形成的层。作为代表性的活性层112，可举出GaN层。活性层112也可以是AlInGaN层。活性层112可分成2层，可将上层设为尽量减少了碳原子等杂质的浓度的高纯度层，将下层设为含有碳原子的层。通过在下层中含有碳原子，能够提高耐电压，通过提高上层的纯度，能够减少由杂质原子导致的载流子的散射，提高迁移率。
肖特基层114为例如Alx5Ga1-x5N(0＜x5＜1)。在活性层112及肖特基层114的异质界面生成二维电子气(2DEG)，可使其作为晶体管的沟道层发挥功能。肖特基层114可根据所形成的晶体管的结构适当变更。
位于硅衬底102上的包含应力产生层106及器件形成层108的氮化物晶体层的厚度可设为6nm以上且20000nm以下，可优选设为500nm以上且13000nm以下。通过使氮化物晶体层的厚度在该范围内，能够减小半导体衬底100的翘曲量。在硅衬底102的厚度为400μm以上、且硅衬底102的直径为100mm以上的情况下，反应抑制层104的厚度优选为30nm以上且300nm以下。通过使硅衬底102与反应抑制层104在该范围内，能够减小半导体衬底100的翘曲量。
位于硅衬底102上的反应抑制层104、中间层110、应力产生层106及器件形成层108可使用通常的MOCVD(金属有机化学气相沉积，Metal Organic Chemical VaporDeposition)法形成。例如，在利用MOCVD法形成的层为AlN层、AlGaN层及GaN层的情况下，可使用三甲基铝(Al(CH3)3)及三甲基镓(Ga(CH3)3)作为III族原料气体，可使用氨(NH3)作为氮原料气体。生长温度可在1100℃～1260℃的范围内选择，V族原料气体相对于III族原料气体而言的流量比V/III比可在160～3700的范围内选择。对于所形成的层的厚度而言，例如，能够由预备实验中得到的生长速度算出与设计厚度对应的生长时间，利用生长时间对厚度进行控制。
SiAlN层120的形成可使用硅衬底102的表面的氮化处理。例如，在使用MOCVD法形成反应抑制层104前，可在将除了原料气体以外的生长温度等条件维持为与形成反应抑制层104时相同的状态下，先流通仅氮原料气体，对硅衬底102的表面进行氮化处理。SiAlN层120的厚度可利用氮原料气体的先流通时间(氮化处理时间)来控制。需要说明的是，作为形成SiAlN层120的方法，示例了利用氮原料气体的先流通进行的氮化处理，但也可使用其他方法。例如，也可将含有Si原子的硅原料气体(例如硅烷、二硅烷等)混入III族原料气体及氮原料气体中，利用MOCVD法形成SiAlN层120。
上述的半导体衬底100中，形成于硅衬底102上的氮化物晶体层的热膨胀系数大于硅衬底102，随着外延生长时的高衬底温度下降至接近室温，氮化物晶体层比硅衬底102更大幅度地收缩，结果，在氮化物晶体层中产生拉伸应力。但是，根据本实施方式的半导体衬底100，由于SiAlN层120的存在及应力产生层106的存在而产生压缩应力，使得该压缩应力与由氮化物晶体层的降温导致的拉伸应力均衡，能够抑制半导体衬底100的翘曲。特别地，通过使SiAlN层120的厚度为1.8nm以下、或者使SiAlN层120为周期结构、或者使SiAlN层120的EELS测定中的Si原子L端峰处的能量损失值仅比体Si的情况大ΔE、且使该ΔE为3.1eV以上且4.8eV以下，从而能够更可靠地发挥应力产生层106带来的降低翘曲的效果。
上述中，对在反应抑制层104与应力产生层106之间形成有中间层110的例子进行了说明，但也可在应力产生层106与器件形成层108之间、且器件形成层108的上层形成中间层110。
(实施例)
通过利用氮原料气体的先流通进行的氮化处理来进行SiAlN层120的制作，将氮原料气体的先流通时间(氮化处理时间)变更为20秒、120秒及600秒而制作3个试样(半导体衬底100)。即，作为硅衬底102，使用以(111)面作为主面的Si晶片，以上述规定时间来实施利用氮原料气体的预流通进行的氮化处理后，形成反应抑制层104、中间层110、应力产生层106及器件形成层108。作为反应抑制层104及中间层110，形成设计厚度为150～160nm的AlN层及设计厚度为250nm的AlGaN层。作为应力产生层106，将由设计厚度为5nm的AlN层(第一晶体层106a)及设计厚度为28nm的AlGaN层(第二晶体层106b)形成的AlN/AlGaN层叠结构(第一多重晶体层106c)重复层叠而形成所述应力产生层106，作为器件形成层108，形成设计厚度为800nm的GaN层(活性层112)及设计厚度为20～50nm的AlGaN层(肖特基层114)。
反应抑制层104、中间层110、应力产生层106及器件形成层108(AlN层、AlGaN层及GaN层)的形成使用MOCVD法，作为III族原料气体，使用了三甲基铝及三甲基镓，作为氮原料气体，使用了氨。生长温度在1100℃～1260℃的范围内选择，V族原料气体相对于III族原料气体而言的流量比V/III比在160～3700的范围内选择。利用由预备实验中得到的生长速度算出的生长时间对各层的厚度进行控制，因此，各层的实际的厚度与设计厚度不同。
对于氮化处理时间为20秒的试样(实验例1)及120秒的试样(实验例2)而言，半导体衬底100的翘曲量在合格判定范围内，是合格品，因此将其作为实验例。氮化处理时间为600秒的试样的翘曲量在合格判定范围外，是不合格品，因此将其作为比较例。
图2为用于测量实验例1中的SiAlN层120的厚度的图，图3为用于测量实验例2中的SiAlN层120的厚度的图，图4为用于测量比较例中的SiAlN层120的厚度的图。图2～图4的各图中，(a)表示BF-STEM图像，(b)表示沿(a)的BF-STEM图像中的特定线的对比度轮廓，(c)表示将(b)的对比度轮廓进行傅里叶变换而得到的对比度轮廓的频谱。图2至图4的(a)中，BF-STEM图像中显示原子像的浓淡，上部区域示出了反应抑制层104(AlN)的原子像，中部区域示出了SiAlN层120(SiAlN)的原子像，下部区域示出了硅衬底102(Si)的原子像。上部区域及下部区域的原子像清楚地显示，中部区域的原子像较不清楚。
以下，以图2为例，对SiAlN层120的厚度测量的方法进行说明。首先，以沿图2(a)的上部区域的原子像的浓淡(峰)的方式划出线a1、a2、a3...这样的平行的线，作为维持该平行线的间隔的线，设定到达中部区域的平行线(线a1～a10)。同样地，以沿下部区域的原子像的浓淡(峰)的方式划出线b6、b5、b4...这样的平行的线，作为维持该平行线的间隔的线，设定到达中部区域的平行线(线a6～b1)。针对各设定的线a1～a10、线b6～b1，获得沿各线的BF-STEM图像的对比度轮廓(图2(b))，针对各对比度分布，对其进行傅里叶变换，得到针对各对比度轮廓的频谱(图2(c))。上部区域及下部区域中，分别显示AlN及Si的单晶原子像，沿该单晶原子像的线处的对比度轮廓显示为大致单一周期的振动波形(图2(b))，因此，在对其进行傅里叶变换而得到的频率轮廓中，当然强度会在大致单一的特定频率处显示峰(图2(c))。
另一方面，中部区域中，由于其晶体结构与上部区域及下部区域不同，因此，中部区域的原子像的浓淡(峰)脱离以上部区域或下部区域的原子排列为前提的线a10、a9、线b1、b2。由此，对于沿中部区域的线的对比度轮廓的频谱而言，上部区域及下部区域中显示的特定频率处的峰强度降低或消失，或者，在与上部区域及下部区域中显示的特定频率不同的频率处显示峰。因此，可对从上部区域或下部区域到中部区域的范围的各线的对比度轮廓的频谱进行观察，在特定频率处的强度的峰值开始下降时，将该线确定为与中部区域的边界。可测定如此确定的上部区域与中部区域的边界、与下部区域与中部区域的边界之间的距离的长度，作为SiAlN层120的厚度。
通过上述那样的方法测得的SiAlN层120的厚度在图2所示的实验例1的情况下为1.25nm，在图3所示的实验例2的情况下为1.46nm，在图4所示的比较例的情况下为1.88nm。图5为将SiAlN层120的厚度对氮化处理时间进行绘图而得的图。由上述结果可知，SiAlN层120的厚度优选为1.8nm以下。
图6为用于表示实验例1中的SiAlN层120的结构周期性的图，图7为用于表示实验例2中的SiAlN层120的结构周期性的图，图8为用于表示比较例中的SiAlN层120的结构周期性的图。图6～图8的各图中，左侧的照片表示BF-STEM图像。在BF-STEM图像的右侧，将BF-STEM图像中标注1、2...等标记而示出的四角区域的电子束衍射图像针对各四角区域示出。各BF-STEM图像的上部区域示出了反应抑制层104(A1N)的原子像，中部区域示出了SiAlN层120(SiAlN)的原子像，下部区域示出了硅衬底102(Si)的原子像。
参考作为实验例1的图6可知，SiAlN层120的电子束衍射图像(标记2、3)的点的清晰度、及点数量的多少程度与上部区域的反应抑制层104(AlN)的电子束衍射图像(标记1)及下部区域的硅衬底102(Si)的电子束衍射图像(标记4)同等，可以说实验例1的SiAlN层120的结构周期性与硅衬底102及反应抑制层104同样为高水平。
另外，参考作为实验例2的图7可知，SiAlN层120的电子束衍射图像(标记2)的点的清晰度、及点数量的多少程度与上部区域的反应抑制层104(AlN)的电子束衍射图像(标记1)及下部区域的硅衬底102(Si)的电子束衍射图像(标记3)同等，可以说实验例2的SiAlN层120的结构周期性与硅衬底102及反应抑制层104同样为高水平。
另一方面，参考作为比较例的图8可知，SiAlN层120的电子束衍射图像(标记3～8)的点的清晰度、及点数量的多少程度与上部区域的反应抑制层104(AlN)的电子束衍射图像(标记2)及下部区域的硅衬底102(Si)的电子束衍射图像(标记1)不同，模糊程度增大，点数量也增加。这表明，比较例的SiAlN层120中，未维持与硅衬底102及反应抑制层104同等的结构周期性，结构周期性发生紊乱。根据以上的结果，可以说实验例1及实验例2的SiAlN层120具有比较例的SiAlN层120所不具有的周期性。
图9为表示实验例1、2及比较例的SiAlN层120的EELS测定结果的图。作为参考，也同时示出体Si晶体及体SiNx晶体的EELS测定结果。图9中以空心倒三角示出的峰为Si原子L端峰。由于Si原子L端峰根据试样的不同而不同，由此可知，各试样的组成或电子状态不同。
图10为将Si原子L端峰处的EELS能量损失与体Si的差值(ΔE)进行绘图得到的图。由图10可知，作为合格品的实验例1(20s)及实验例2(120s)的ΔE在3.1eV～4.8eV的范围内，对于在该范围外的比较例(600s)、Si3N4而言，翘曲量不合格。由此，可以说优选的是，SiAlN层120的EELS测定中的Si原子L端峰处的能量损失值比体Si的情况大ΔE的量，且该ΔE为3.1eV以上且4.8eV以下。
附图标记说明
100...半导体衬底、102...硅衬底、104...反应抑制层、106...应力产生层、106a...第一晶体层、106b...第二晶体层、106c...第一多重晶体层、108...器件形成层、110...中间层、112...活性层、114...肖特基层、120...SiAlN层。

Claims (10)

1.半导体衬底，其具有硅衬底、反应抑制层、应力产生层及活性层，所述硅衬底、所述反应抑制层、所述应力产生层及所述活性层的位置以所述硅衬底、所述反应抑制层、所述应力产生层、所述活性层的顺序配置，其中，
所述反应抑制层为抑制硅原子与III族原子的反应的氮化物晶体层，
所述应力产生层为产生压缩应力的氮化物晶体层，
所述活性层为电子元件得以形成的氮化物晶体层，
在所述硅衬底与所述反应抑制层之间，还具有以硅原子、铝原子及氮原子作为主构成原子的SiAlN层。
2.如权利要求1所述的半导体衬底，其中，所述SiAlN层的厚度为1.8nm以下。
3.如权利要求1或2所述的半导体衬底，其中，所述SiAlN层具有周期结构。
4.如权利要求1至3中任一项所述的半导体衬底，其中，所述SiAlN层的EELS测定中的Si原子L端峰处的能量损失值仅比体Si的情况大ΔE，
所述ΔE为3.1eV以上且4.8eV以下。
5.如权利要求1至4中任一项所述的半导体衬底，其中，所述反应抑制层为AlzGa1-zN(0.9≤z≤1)。
6.如权利要求1至5中任一项所述的半导体衬底，其中，所述应力产生层具有下述构成中的任意构成：
第一构成，其是包含体晶的晶格常数为a1的第一晶体层及体晶的晶格常数为a2(a1＜a2)的第二晶体层的第一多重晶体层；
第二构成，其是包含所述第一晶体层、所述第二晶体层、及体晶的晶格常数为a3(a2＜a3)的第三晶体层的第二多重晶体层；
第三构成，其是体晶的晶格常数随着从所述硅衬底的附近到远离所述硅衬底而连续地或阶梯状地变大的渐变晶体层；或
第四构成，其是将所述第一多重晶体层、所述第二多重晶体层或所述渐变晶体层重复层叠多个而成的多重层叠晶体层。
7.如权利要求6所述的半导体衬底，其中，所述应力产生层是包含体晶的晶格常数为a1的第一晶体层及体晶的晶格常数为a2(a1＜a2)的第二晶体层的第一多重晶体层、或者是将所述第一多重晶体层重复层叠多个而成的多重层叠晶体层，并且，
所述第一晶体层为AlxGa1-xN(0.9≤x≤1)，
所述第二晶体层为AlyGa1-yN(0≤y≤0.3)。
8.如权利要求1至7中任一项所述的半导体衬底，其中，所述活性层包含由AlpGa1-pN(0≤p≤0.1)形成的层。
9.如权利要求1至8中任一项所述的半导体衬底，其中，在所述反应抑制层与所述应力产生层之间，还具有由AlqGa1-qN(0≤q≤1、q＜z)形成的中间层。
10.如权利要求9所述的半导体衬底，其中，所述中间层的厚度为20nm以上且600nm以下。
CN201780073938.8A 2016-11-30 2017-11-29 半导体衬底 Pending CN110024083A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016231902A JP6796467B2 (ja) 2016-11-30 2016-11-30 半導体基板
JP2016-231902 2016-11-30
PCT/JP2017/042919 WO2018101367A1 (ja) 2016-11-30 2017-11-29 半導体基板

Publications (1)

Publication Number Publication Date
CN110024083A true CN110024083A (zh) 2019-07-16

Family

ID=62241714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780073938.8A Pending CN110024083A (zh) 2016-11-30 2017-11-29 半导体衬底

Country Status (6)

Country Link
US (1) US11011630B2 (zh)
EP (1) EP3550592A4 (zh)
JP (1) JP6796467B2 (zh)
CN (1) CN110024083A (zh)
TW (1) TWI761400B (zh)
WO (1) WO2018101367A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6868389B2 (ja) * 2016-12-27 2021-05-12 住友化学株式会社 半導体基板および電子デバイス
JP7204339B2 (ja) * 2018-05-02 2023-01-16 株式会社三共 遊技機
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
JP7132156B2 (ja) * 2019-03-07 2022-09-06 株式会社東芝 半導体装置
CN111816756A (zh) * 2020-07-14 2020-10-23 济南晶正电子科技有限公司 一种复合压电衬底及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825539A (zh) * 2005-02-22 2006-08-30 中国科学院半导体研究所 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
CN102214701A (zh) * 2010-04-08 2011-10-12 松下电器产业株式会社 氮化物半导体元件
CN102460664A (zh) * 2009-05-11 2012-05-16 同和电子科技有限公司 电子器件用外延衬底及其制造方法
US20120126293A1 (en) * 2009-08-07 2012-05-24 Ngk Insulators, Ltd. Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
CN102851734A (zh) * 2012-09-06 2013-01-02 程凯 半导体外延结构及其生长方法
WO2013042504A1 (ja) * 2011-09-22 2013-03-28 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310688A (ja) * 2005-05-02 2006-11-09 Nichia Chem Ind Ltd 半導体構造体、半導体素子、窒化物半導体結晶の形成方法
JP5224311B2 (ja) 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP5133927B2 (ja) 2009-03-26 2013-01-30 コバレントマテリアル株式会社 化合物半導体基板
JP5665676B2 (ja) 2011-07-11 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2015216311A (ja) * 2014-05-13 2015-12-03 株式会社ニューフレアテクノロジー 半導体基板、半導体基板の製造方法および半導体装置
WO2016072521A1 (ja) * 2014-11-07 2016-05-12 住友化学株式会社 半導体基板および半導体基板の検査方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825539A (zh) * 2005-02-22 2006-08-30 中国科学院半导体研究所 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
CN102460664A (zh) * 2009-05-11 2012-05-16 同和电子科技有限公司 电子器件用外延衬底及其制造方法
US20120126293A1 (en) * 2009-08-07 2012-05-24 Ngk Insulators, Ltd. Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
CN102214701A (zh) * 2010-04-08 2011-10-12 松下电器产业株式会社 氮化物半导体元件
WO2013042504A1 (ja) * 2011-09-22 2013-03-28 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
CN102851734A (zh) * 2012-09-06 2013-01-02 程凯 半导体外延结构及其生长方法

Also Published As

Publication number Publication date
TW201828366A (zh) 2018-08-01
WO2018101367A1 (ja) 2018-06-07
US20190296136A1 (en) 2019-09-26
EP3550592A1 (en) 2019-10-09
EP3550592A4 (en) 2020-08-05
TWI761400B (zh) 2022-04-21
JP2018088502A (ja) 2018-06-07
US11011630B2 (en) 2021-05-18
JP6796467B2 (ja) 2020-12-09

Similar Documents

Publication Publication Date Title
CN110024083A (zh) 半导体衬底
Dadgar Sixteen years GaN on Si
KR102519899B1 (ko) 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
US8476151B2 (en) Method for manufacturing nitride semiconductor crystal layer
Shih et al. Ultralow threading dislocation density in GaN epilayer on near-strain-free GaN compliant buffer layer and its applications in hetero-epitaxial LEDs
CN103515419B (zh) 用于硅衬底上的iii‑v族氮化物层的梯度氮化铝镓和超晶格缓冲层
US7597757B2 (en) ZnO film with C-axis orientation
CN103348447A (zh) 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片
TWI657578B (zh) 半導體基板及半導體基板的檢查方法
Ma et al. Improved GaN-based LED grown on silicon (111) substrates using stress/dislocation-engineered interlayers
CN106098749A (zh) 一种硅衬底上AlGaN/GaN异质结构及其生长方法
CN109817698A (zh) 形成用于氮化镓沟道器件的半导体结构的方法
TW201539739A (zh) 氮化物半導體元件與氮化物半導體晶圓
Liu et al. Interfacial tailoring for the suppression of impurities in GaN by in situ plasma pretreatment via atomic layer deposition
Zatsepin et al. Quality assessment of GaN epitaxial films: Acidification scenarios based on XPS-and-DFT combined study
Liu et al. A brief overview of the rapid progress and proposed improvements in gallium nitride epitaxy and process for third-generation semiconductors with wide bandgap
Drechsel et al. Strain controlled growth of crack-free GaN with low defect density on silicon (1 1 1) substrate
Krishnan et al. Growth of AlxGa1− xN structures on 8 in. Si (111) substrates
Hsu et al. Quality improvement of GaN on Si substrate for ultraviolet photodetector application
CN110024082A (zh) 半导体衬底
Wang et al. Defect Structure and Evolution of GaN-Based Light-Emitting Diodes on Planar and Cone-Patterned Sapphire Substrates
Mita Polarity control in GaN epilayers grown by metalorganic chemical vapor deposition
Lundskog Characterization of AlGaN HEMT structures
JP2020068287A (ja) 半導体ウエハー及びその製造方法
Mosleh et al. Strain Relaxation and Material Quality Improvement of Compressively Strained GeSn Epitaxial Films through a Cyclic Rapid Thermal Annealing Process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190716