CN111816756A - 一种复合压电衬底及其制备方法 - Google Patents

一种复合压电衬底及其制备方法 Download PDF

Info

Publication number
CN111816756A
CN111816756A CN202010673179.2A CN202010673179A CN111816756A CN 111816756 A CN111816756 A CN 111816756A CN 202010673179 A CN202010673179 A CN 202010673179A CN 111816756 A CN111816756 A CN 111816756A
Authority
CN
China
Prior art keywords
substrate
atmosphere
reaction
composite piezoelectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010673179.2A
Other languages
English (en)
Inventor
李真宇
杨超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN202010673179.2A priority Critical patent/CN111816756A/zh
Publication of CN111816756A publication Critical patent/CN111816756A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/057Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by stacking bulk piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本申请提供一种复合压电衬底及其制备方法,包括:交替循环向所述反应炉内通入第一反应气氛和第二反应气氛,直至制备得到目标复合压电衬底,所述目标复合压电衬底包括在所述硅片内、由所述硅片外表面向内依次形成的交替堆叠的第一衬底层和第二衬底层,当向所述反应炉内通入所述含氧气氛时,所述反应炉内的氧化温度为850‑1200℃,当向所述反应炉内通入所述含氮气氛时,所述反应炉内的氮化温度为1100‑1400℃。本申请实施例在制备过程中,反应炉内可以放置几十至几百片硅片,也就是说,每个反应炉每次可以制备几十至几百片复合压电衬底,并且在制备过程中,只需向反应炉内交替通入含氧气氛和含氮气氛即可,不需要将移动硅片,从而大大提供了生产效率。

Description

一种复合压电衬底及其制备方法
技术领域
本申请属于半导体元件制备领域,特别涉及一种复合压电衬底及其制备方法。
背景技术
声表面滤波器,是利用压电材料的压电效应和声表面波传播的物理特性而制成的一种滤波专用器件。声表面滤波器一般包括基于布拉格反射镜的基础结构设计的复合压电衬底,以及,层叠于复合压电衬底上的压电薄膜层,其中,复合压电衬底一般包括交替堆叠的第一衬底层和第二衬底层,第一衬底层和第二衬底层具有不同的声抗阻,压电薄膜层用于传输声波信号,复合压电衬底用于防止声波信号的泄露。
现有技术中,一般采用沉积法制备复合压电衬底,例如在硅衬底上交替沉积氧化硅层和氮化硅层,直至制备得到目标复合压电衬底。具体的,在沉积腔室内沉积氧化硅层和氮化硅层,但是,随着氧化硅层和氮化硅层的沉积,沉积腔室内也会产生沉积膜,如果不及时清理沉积膜,就会进一步生成沉积颗粒,影响形成的氧化硅层和氮化硅层质量,例如在沉积氧化硅层时,沉积腔室内的氮化硅的沉积颗粒会落到氧化硅层内,从而影响形成的氧化硅层的质量。
现有技术中,为了控制沉积颗粒的影响,如果沉积不同材料,则在不同的沉积腔室内完成,例如在用于沉积氧化硅的沉积腔室内沉积氧化硅层,在用于沉积氮化硅的沉积腔室内沉积氮化硅。因此,在制备复合压电衬底时,需要频繁的切换沉积腔室,影响生产效率。
发明内容
为解决现有技术中,在采用沉积法制备复合压电衬底时,需要频繁的切换沉积腔室,影响生产效率的问题。
本申请的目的在于提供以下几个方面:
第一方面,本申请实施例提供一种复合压电衬底的制备方法,包括:将硅片放入反应炉内,交替循环向所述反应炉内通入第一反应气氛和第二反应气氛,直至制备得到目标复合压电衬底,所述目标复合压电衬底包括在所述硅片内、由所述硅片外表面向内依次形成的交替堆叠的第一衬底层和第二衬底层,其中,所述第一反应气氛为含氧气氛或含氮气氛,所述第二反应气氛为含氧气氛或含氮气氛、且所述第二反应气氛与所述第一反应气氛不同;
当向所述反应炉内通入所述含氧气氛时,所述反应炉内的氧化温度为850-1200℃,当向所述反应炉内通入所述含氮气氛时,所述反应炉内的氮化温度为1100-1400℃。
进一步地,所述交替循环向所述反应炉内通入第一反应气氛和第二反应气氛,包括:
根据目标复合压电衬底中每个第一衬底层和第二衬底层的厚度,以及,每个所述第一衬底层和第二衬底层在所述目标复合压电衬底中的位置,确定通入第一反应气氛和第二反应气氛的通入次序,以及,与所述通入次序对应的通入时长;
按照确定的通入次序,以及,与所述通入次序对应的通入时长,向所述反应炉内通入第一反应气氛和第二反应气氛。
进一步地,所述通入次序为第N次时,对应的通入气压为P1;所述通入次序为第N+1次时,对应的通入气压为P2,其中,P2大于P1,N为大于零的正整数。
进一步地,如果氮化温度高于1200℃,则向所述反应炉内通完含氮气氛后,将反应炉内温度调整至氧化温度;
如果所述反应炉内温度达到氧化温度,则向所述反应炉内通入含氧气氛。
进一步地,所述含氮气氛包括氮气、氨气或氮气与氨气的混合气。
进一步地,所述含氧气氛包括氧气、水蒸气、氢气和氧气的混合气、氧气和水蒸气的混合气或氧气、氢气和水蒸气的混合气。
进一步地,所述第一衬底层为氮化硅层,所述第二衬底层为氧化硅层;或者,所述第一衬底层为氧化硅层,所述第二衬底层氮化硅层。
第二方面,本申请实施例提供的一种复合压电衬底,所述复合压电衬底由第一方面所述复合压电衬底的制备方法制备得到。
进一步地,所述复合压电衬底中每个第一衬底层和每个第二衬底层的表面粗糙度均小于0.5nm。
进一步地,所述复合压电衬底中每个第一衬底层和每个第二衬底层的厚度偏差均小于0.5%。
第三方面,本申请实施例还提供一种压电器件,所述压电器件包括第二方面所述的复合压电衬底。
本申请实施例提供的复合压电衬底及其制备方法,通过高温条件,由硅片外表面向内依次生成交替堆叠的第一衬底层和第二衬底层,相比于现有技术,具有如下有益效果:
(一)本申请实施例在制备过程中,向反应炉内通入的含氧气氛和含氮气氛扩散至硅片内氧化硅片或氮化硅片,因此,不会在反应炉内产生多余的影响产品质量的沉积膜;其次,反应炉内可以放置几十至几百片硅片,也就是说,每个反应炉每次可以制备几十至几百片复合压电衬底,并且在制备过程中,只需向反应炉内交替通入含氧气氛和含氮气氛即可,不需要将移动硅片,从而大大提供了生产效率。
(二)本申请实施例制备得到的复合压电衬底的表面粗糙度小于0.5nm,更优的,表面粗糙度小于0.1nm,因此,本申请实施例制备得到的复合压电衬底可以直接与压电薄膜层键合,不需要进行表面处理。
(三)本申请实施例制备得到的复合压电衬底中各层衬底层的厚度均匀性更好,各层衬底层的厚度偏差均小于3%,更优的,厚度偏差小于0.5%。
(四)本申请通过高温烧结制备得到的氧化硅层和氮化硅层致密性好。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种复合压电衬底的制备方法的工作流程示意图;
图2为本申请实施例提供的一种复合压电衬底的结构示意图;
图3为本申请实施例提供的又一种复合压电衬底的结构示意图;
图4为本申请实施例提供的一种复合压电衬底的俯视图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为解决现有技术中,采用沉积法制备复合压电衬底时,需要频繁的切换沉积腔室,影响生产效率的问题,本申请提供一种复合压电衬底的制备方法,包括如下步骤:
将硅片放入反应炉内,交替循环向所述反应炉内通入第一反应气氛和第二反应气氛,直至制备得到目标复合压电衬底,所述目标复合压电衬底包括在所述硅片内、由所述硅片外表面向内依次形成的交替堆叠的第一衬底层和第二衬底层,其中,所述第一反应气氛为含氧气氛或含氮气氛,所述第二反应气氛为含氧气氛或含氮气氛、且所述第二反应气氛与所述第一反应气氛不同;当向所述反应炉内通入所述含氧气氛时,所述反应炉内的氧化温度为850-1200℃,当向所述反应炉内通入所述含氮气氛时,所述反应炉内的氮化温度为1100-1400℃。
首先需要说明的是,本申请实施例中所述的目标复合压电衬底可以是包括硅衬底,以及形成于硅衬底上的交替堆叠的氧化硅层和氮化硅层;或者,目标复合压电衬底可以是包括硅衬底,以及形成于硅衬底上的交替堆叠的氮化硅层和氧化硅层。本申请实施例对堆叠在硅衬底上的氧化硅层和氮化硅层的数量不进行限定,例如可以包括一层氧化硅层和一层氮化硅层,又例如可以包括一层氧化硅层和两层氮化硅层,再例如可以包括三层氧化硅层和两层氧化硅层。另外,本申请实施例中,交替堆叠的氧化硅层和氮化硅层的结构,可以是如A/B/A/B的周期性堆叠结构,也可以是如A/B/A/B/A的非周期性堆叠结构,本申请对此不进行限定。
还需要说明的是,如果目标复合压电衬底包括多个氧化硅层和/或多个氮化硅层,则多个氧化硅层中的每个氧化硅层的厚度可以相同,也可以不同,多个氮化硅层中的每个氮化硅层的厚度也可以相同或不同;其中,氧化硅层与氮化硅层的厚度也可以相同或不同,本申请对此均不进行限定。
由于氧化硅与氮化硅具有不同的折射率和不同的声抗阻,因此,如果采用具有交替堆叠的氧化硅层和氮化硅层的复合压电衬底制备元器件(例如,声表面滤波器),则在元器件的压电薄膜层传输信号(例如,光信号或声波信号)时,复合压电衬底会形成量子势阱,因此,从压电薄膜层泄露的信号可以被限制在量子势阱内,并反射回压电薄膜层,从而降低光信号损耗。
本申请实施例利用硅片本身在含氧气氛下可以氧化形成氧化硅层,在含氮气氛下可以氮化形成氮化硅层,因此,交替向反应炉内通入第一反应气氛和第二反应气氛,由硅片外表面向内依次形成的交替堆叠的第一衬底层和第二衬底层。本申请实施例中,反应气氛包括两种,氧化气氛和氮化气氛,如果第一反应气氛为含氧气氛,则第二反应气氛为含氮气氛;如果第一反应气氛为含氮气氛,则第二反应气氛为含氧气氛。具体的,通入含氮气氛和含氮气氛的顺序,根据目标复合压电衬底的结构确定,如果目标复合压电衬底中距离所述硅衬底最远的一层为氧化硅层,则第一反应气氛为含氧气氛;如果目标复合压电衬底中距离所述硅衬底最远的一层为氮化硅层,则第一反应气氛为含氮气氛。
下面以第一反应气氛为含氧气氛,第二反应气氛为含氮气氛,即目标复合压电衬底中距离硅衬底最远的一层为氧化硅层为例,进行详细说明。交替循环向所述反应炉内通入含氧气氛和含氮气氛,直至制备得到目标复合压电衬底。本实施例中,如图1所示,先通入含氧气氛,并且设置反应炉内温度为850-1200℃,对所述硅片外表面氧化,在硅片表面先氧化生成目标厚度的第一衬底层,即氧化硅层;形成目标厚度的第一衬底层后,通入含氮气氛,并且设置反应炉内温度为1100-1400℃,对表面被氧化后的硅片继续进行氮化处理,具体的,含氮气氛扩散至硅片未被氧化部分,与硅片中剩余的未被氧化部分由外向内氮化,在氧化硅层相邻界面生成第二衬底层,即氮化硅层。如果交替通入一次含氧气氛和含氮气氛后,尚未得到目标复合压电衬底,则继续向反应炉内通入一次含氧气氛,在硅片内生成的氮化硅层相邻界面再生成一层氧化硅层,此时硅片内包括两层氧化硅层,以及,位于所述两层氧化硅层之间的氮化硅层。如果再次通入含氧气氛后,仍然尚未得到目标复合压电衬底,则继续向反应炉内通入一次含氮气氛,相应的在剩余未被氧化和氮化的硅片内、由外向内再生成一层氮化硅层。按照如上方法,交替循环向所述反应炉内通入含氧气氛和含氮气氛,在硅片内生成交替堆叠的第一衬底层和第二衬底层,直至制备得到目标复合压电衬底。在一个例子中,目标复合压电衬底可以是如图2所示的,包括在硅片100内、由所述硅片100外表面向内依次形成的交替堆叠的第一衬底层110和第二衬底层120,其中,被氧化和氮化后、剩余的硅片形成硅衬底130,该实施例中,第一衬底层110为氧化硅,第二衬底层120为氮化硅。需要说明的是,本实施中,与所述硅衬底相邻的可以是第二衬底层120,也可以是第一衬底层110,本申请对此不进行限定。
其中,氧化温度是指硅片在含氧气氛下,反应炉内的温度条件,即生成氧化硅层的反应温度;氮化温度是指硅片在含氮气氛下,反应炉内的温度条件,即生成氮化硅层的反应温度。
本申请实施例中,硅片的氧化温度为850-1200℃,氮化温度为1100-1400℃。理论上硅片在氧化气氛下,生成氧化硅层的反应温度为850-1400℃,但是,由于氮化硅在1200-1400℃条件下,会被含氧气氛氧化,因此,本申请实施例中,为避免在硅片上已经形成的氮化硅层被破坏,氧化温度设置为850-1200℃,这样便可保证氧化气氛不与已经形成的氮化硅层反应,而是扩散至未形成氧化硅层或氧化硅层的硅表面继续氧化目标厚度的硅,形成氧化硅层。
由此可知,本申请实施例制备得到的复合压电衬底中,氧化硅层可能含有少量的氮元素,氮化硅层可能含有少量的氧元素,但是,氧化硅层不会被破坏形成氮氧化硅层,氮化硅层也不会被破坏形成氮氧化硅层,因此,在使用本申请实施例制备得到的复合压电衬底时,氧化硅层和氮化硅层保持各自具有的声抗阻和折射率,并不会影响使用效果。
进一步的,为了避免破坏已经形成的氮化硅层,在制备复合压电衬底时,如果氮化温度高于1200℃,则在向所述反应炉内通入完含氮气氛,生成氮化硅层后,先将反应炉内温度调整至氧化温度后,再所述反应炉内通入含氧气氛。例如,将反应炉内温度调整至1300℃后,通入含氮气氛,生成氮化硅层,然后,将反应炉内的温度降至1000℃后,再通入含氧气氛,这样便可保证在低于1200℃的条件下,氮化硅不会与通入的含氧气氛发生反应。
相比于现有技术中,在采用化学气相沉积法制备复合压电衬底时,需要采用含硅气体,而绝大多数的含硅气体均具有毒性,存在安全隐患。本申请实施例中所述的含氧气氛可以是氧气、水蒸气、氢气和氧气的混合气、氧气和水蒸气的混合气或氧气、氢气和水蒸气的混合气;含氮气氛可以是氮气、氨气或氮气与氨气的混合气,本申请中所使用的以上反应气氛均没有毒性,能够保证使用的安全性。
进一步,本申请可以通过控制通入含氧气氛和含氮气氛的通入时长、气体流量等反应条件,控制形成的氧化硅层和氮化硅层的厚度。
在一具体实施例中,所述交替循环向所述反应炉内通入第一反应气氛和第二反应气氛,具体可以包括以下步骤:
步骤101、根据目标复合压电衬底中每个第一衬底层和第二衬底层的厚度,以及,每个所述第一衬底层和第二衬底层在所述目标复合压电衬底中的位置,确定通入第一反应气氛和第二反应气氛的通入次序,以及,与所述通入次序对应的通入时长。
本申请实施例中的目标复合压电衬底,包括至少一组交替堆叠的第一衬底层和第二衬底层,例如,目标复合压电衬底包括三组交替堆叠的第一衬底层和第二衬底层,如图3所示,包括第一衬底层110A、第一衬底层110B、第一衬底层110C,第二衬底层120A、第二衬底层120B、第二衬底层120C,其中,第一衬底层110A、第一衬底层110B、第一衬底层110C的厚度可以相同,也可以不同,第二衬底层120A、第二衬底层120B、第二衬底层120C可以相同,也可以不同。对于制备不同厚度的衬底层(包括第一衬底层和第二衬底层)的时长是不同的,也就是说,制备不同厚度的衬底层时,对应通入的反应气氛的通入时长不同。
因此,首先确定第一衬底层110A、第一衬底层110B、第一衬底层110C,第二衬底层120A、第二衬底层120B、第二衬底层120C在目标复合压电衬底中的位置,以及各自的厚度,例如,目标复合压电衬底自上到下依次为第一衬底层110A、第二衬底层120A、第一衬底层110B,第二衬底层120B、第一衬底层110C、第二衬底层120C和硅衬底130,其中,第一衬底层110A的厚度为100nm、第二衬底层120A的厚度为100nm、第一衬底层110B的厚度为200nm,第二衬底层120B的厚度为200nm、第一衬底层110C的厚度为300nm、第二衬底层120C的厚度为300nm。
根据上述每个第一衬底层和第二衬底层在目标复合压电衬底中的位置,确定通入第一反应气氛和第二反应气氛的通入次序,例如,第一衬底层为氧化硅层,第二衬底层为氮化硅层,则第一次向反应炉内通入含氧气氛,第二次向反应炉内含氮气氛,第三次向反应炉内含氧气氛,第四次向反应炉内含氮气氛,第五次向反应炉内含氧气氛,第六次向反应炉内含氮气氛。再根据每个衬底层的厚度,确定与所述通入次序对应的通入时长。例如,第一次向反应炉内通入含氧气氛,制备厚度为100nm的第一衬底层110A,对应的可以确定第一次向反应炉内通入含氧气氛的通入时长T1,第二次向反应炉内通入含氮气氛,制备厚度为100nm的第二衬底层120A,对应的可以确定第二次向反应炉内通入含氧气氛的通入时长T2,依次可以确定每次通入反应气氛对应的通入时长。
步骤102、按照确定的通入次序,以及,与所述通入次序对应的通入时长,向所述反应炉内通入第一反应气氛和第二反应气氛。
按照上述步骤101确定的通入次序,以及,与所述通入次序对应的通入时长,向所述反应炉内交替通入第一反应气氛和第二反应气氛,由硅片的外表面向内依次生成交替堆叠的第一衬底层和第二衬底层,制备得到目标复合压电衬底。
在另一具体实施中,通入次序为第N次时,对应的通入气压为P1;通入次序为第N+1次时,对应的通入气压为P2,其中,P2大于P1,N为大于零的正整数。也就是说,本申请实施例可以根据所述通入次序,确定与所述通入次序对应的通入反应气氛的通入气压,其中,第N次向所述反应炉内通入反应气氛的通入气压为P1,第N+1次向反应炉内通入反应气氛的通入气压为P2,P2大于P1。其中,通入气压可以为1-100个标准大气压,优选的,通入气压可以为1-10个标准大气压。
随着通入反应气氛次数的增加,在硅片外表面形成致密的氧化硅层或氮化硅层,外表面形成的氧化硅层和氮化硅层会削弱反应气氛(含氧气氛或含氮气氛)向硅片内部扩散的速度,进而影响生成氧化硅层或氮化硅层的速度。因此,本申请实施例中,每生成一层衬底层(氮化硅层或氧化硅层)后,在制备下一层衬底层时,对应的提高通入反应气氛的通入气压,以使反应气氛能够更容易通过已形成的衬底层,扩散至硅片内与硅进行氧化或氮化反应。例如,第一次通入反应气氛时,通入第一反应气氛的通入气压为1个标准大气压,生成第一衬底层110A;第二次通入反应气氛时,由于生成的第一衬底层110A的阻挡,因此提高通入第二反应气氛的通入气压为2个标准大气压,生成第二衬底层120A,以使第二反应气氛能够快速扩散至硅片内;第三次通入反应气氛时,由于第一衬底层110A和第二衬底层120A的阻挡,因此进一步提高此次通入第一反应气氛的分压为3个标准大气压,生成第一衬底层110B时,以此类推,每多制备一层氧化硅层或氮化硅层,对应的提高下一次通入反应气氛的通入气压。
其中,每次增加的气压量可以相同也可以不同,本申请对此不进行限定,具体的,可以根据上一次制备的氧化硅层或氮化硅层的厚度,确定下一次通入反应气氛的气压增量。例如,如果第N次制备的衬底层的厚度大于第N-1次制备的衬底层的厚度,则对应的第N+1次通入反应气氛的气压增量可以大于第N次通入反应气氛的气压增量;如果第N次制备的衬底层的厚度小于第N-1次制备的衬底层的厚度,则对应的第N+1次通入反应气氛的气压增量可以小于第N次通入反应气氛的气压增量;如果第N次制备的衬底层的厚度等于第N-1次制备的衬底层的厚度,则对应的第N+1次通入反应气氛的气压增量可以等于第N次通入反应气氛的气压增量。
本申请实施例提供的复合压电衬底的制备方法,通过高温烧结,由硅片外表面向内依次生成交替堆叠的第一衬底层和第二衬底层。相比于现有技术,在利用沉积方式制备复合压电衬底时,为了控制产生的沉积颗粒,需要频繁的切换腔室,影响生产效率。本申请实施例,首先,在制备过程中,向反应炉内通入的含氧气氛和含氮气氛扩散至硅片内氧化硅片或氮化硅片,因此,不会在反应炉内产生多余的影响产品质量的沉积膜;其次,反应炉内可以放置几十至几百片硅片,也就是说,每个反应炉每次可以制备几十至几百片复合压电衬底,并且在制备过程中,只需向反应炉内交替通入含氧气氛和含氮气氛即可,不需要移动硅片,从而大大提供了生产效率。
本申请实施例还提供一种复合压电衬底,所述复合压电衬底按照上述实施例提供的复合压电衬底制备方法制备得到。复合压电衬底自上而下包括交替堆叠的第一衬底层110和第二衬底层120,以及,硅衬底130,所述交替堆叠的第一衬底层110和第二衬底层120形成于所述硅衬底130上,其中,交替堆叠的第一衬底层110和第二衬底层120为硅片被氧化和氮化的部分,硅衬底130为被氧化和氮化后剩余的硅片。
首先,本申请实施例制备得到的复合压电衬底是通过热生长,即每个衬底层均匀的往硅片内生长,因为生长均匀的衬底层对硅片原来的光滑度不会产生很大的破坏,另一方面,在高温下表面原子移动加剧,会产生自流平效果(即高温状态下,原子根据表面的高低不平顺势流动,对表面进行自动找平),从而减小表面粗糙度。本申请实施例制备得到的复合压电衬底的表面粗糙度小于0.5nm,更优的,表面粗糙度小于0.1nm,因此,本申请实施例制备得到的复合压电衬底可以直接与压电薄膜层键合,不需要进行表面处理。而现有技术中采用沉积法制备复合压电衬底时,首先在硅衬底表面形成一些预定产物的团簇,然后逐渐增大连成整个面,这种生长方式生长的衬底层表面粗糙度一般在0.5nm以上,达不到直接键合的要求,因此,键合前还需要进行表面处理,以达到键合标准。
其次,本申请实施例通过控制反应炉的气体流量以及氧化或氮化时间等参数,更易于控制制备的第一衬底层和第二衬底层厚度的均匀性,因此,本申请实施例制备得到的复合压电衬底中各层衬底层的厚度均匀性更好,各层衬底层的厚度偏差都能够达到3%以下,更优的,厚度偏差小于0.5%。而利用PECVD、PVD、LPCVD等沉积方式,得到的复合压电衬底中各层衬底层的厚度均匀性均比较差,一般各层衬底层的厚度偏差在3%以上。
另外,本申请通过高温烧结制备得到的氧化硅层和氮化硅层致密性好,本申请实施例制备得到的氧化硅层和氮化硅层的密度能够达到2.18-2.32g/cm3,而现有技术中采用沉积法制备的氧化硅层和氮化硅层的密度为2.09-2.15g/cm3
需要说明的是,硅片也称为硅晶圆,包括正面、背面和侧面,在反应炉内与反应气氛反应时,硅片的正面、背面和侧面都会与反应气氛发生反应,也就是说,由硅片的正面向内会形成交替堆叠的第一衬底层110和第二衬底层120,由硅片的背面向内会形成交替堆叠的第一衬底层110和第二衬底层120,由硅片的侧面向内也会形成交替堆叠的第一衬底层110和第二衬底层120,因此,制备得到的复合压电衬底中,如图4所示,硅片正面或背面的每层氧化硅层或氮化硅层的外边缘均包括侧面形成的交替的氮化硅层和氧化硅层,但是,实际应用中,侧面形成的多余的氮化硅层和氧化硅层并不影响使用效果。
以4英寸的硅片为例,硅片的直径为100mm,第一衬底层110和第二衬底层120的厚度一般均不超过1μm,因此,在硅片内能够制备足够多层的第一衬底层和第二衬底层,例如,可以在硅片内生成至少100组交替堆叠的第一衬底层和第二衬底层,而实际应用中,具有至少100组交替堆叠的第一衬底层和第二衬底层的复合压电衬底层足够满足降低压电薄膜层信号泄露的需求。由此可知,如果以每层衬底层厚度为1μm为例,即使制备100组交替堆叠的第一衬底层和第二衬底层,也就相当于硅片的外边缘200μm内存在多余的交替的氮化硅层和氧化硅层。而在实际应用复合压电衬底制备声表面滤波器时,硅片的外边缘2-3mm是无用的,因此,在硅片侧面形成的交替堆叠的第一衬底层110和第二衬底层120,并不影响实际使用效果。
本申请实施例还提供一种压电器件,所述压电器件包括上述实施例所述的复合压电衬底。例如,利用本申请实施例复合压电衬底制备的声表面滤波器,由于复合压电衬底中各层衬底层具有良好的厚度均匀性和致密性,因此,包括本申请实施例复合压电衬底的声表面滤波器,不仅能够降低信号的损耗,还能够提升声波在声表面滤波器中传播的稳定性。
以上结合具体实施方式和范例性实例对本申请进行了详细说明,不过这些说明并不能理解为对本申请的限制。本领域技术人员理解,在不偏离本申请精神和范围的情况下,可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进,这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。

Claims (10)

1.一种复合压电衬底的制备方法,其特征在于,包括:
将硅片放入反应炉内,交替循环向所述反应炉内通入第一反应气氛和第二反应气氛,直至制备得到目标复合压电衬底,所述目标复合压电衬底包括在所述硅片内、由所述硅片外表面向内依次形成的交替堆叠的第一衬底层和第二衬底层,其中,所述第一反应气氛为含氧气氛或含氮气氛,所述第二反应气氛为含氧气氛或含氮气氛、且所述第二反应气氛与所述第一反应气氛不同;
当向所述反应炉内通入所述含氧气氛时,所述反应炉内的氧化温度为850-1200℃,当向所述反应炉内通入所述含氮气氛时,所述反应炉内的氮化温度为1100-1400℃。
2.根据权利要求1所述的方法,其特征在于,所述交替循环向所述反应炉内通入第一反应气氛和第二反应气氛,包括:
根据目标复合压电衬底中每个第一衬底层和第二衬底层的厚度,以及,每个所述第一衬底层和第二衬底层在所述目标复合压电衬底中的位置,确定通入第一反应气氛和第二反应气氛的通入次序,以及,与所述通入次序对应的通入时长;
按照确定的通入次序,以及,与所述通入次序对应的通入时长,向所述反应炉内通入第一反应气氛和第二反应气氛。
3.根据权利要求2所述的方法,其特征在于,所述通入次序为第N次时,对应的通入气压为P1;所述通入次序为第N+1次时,对应的通入气压为P2,其中,P2大于P1,N为大于零的正整数。
4.根据权利要求1所述的方法,其特征在于,如果所述氮化温度高于1200℃,则向所述反应炉内通完所述含氮气氛后,将反应炉内温度调整至氧化温度;
如果所述反应炉内温度达到所述氧化温度,则向所述反应炉内通入含氧气氛。
5.根据权利要求1所述的方法,其特征在于,所述含氮气氛包括氮气、氨气或氮气与氨气的混合气。
6.根据权利要求1所述的方法,其特征在于,所述含氧气氛包括氧气、水蒸气、氢气和氧气的混合气、氧气和水蒸气的混合气或氧气、氢气和水蒸气的混合气。
7.根据权利要求1所述的方法,其特征在于,所述第一衬底层为氮化硅层,所述第二衬底层为氧化硅层;或者,所述第一衬底层为氧化硅层,所述第二衬底层氮化硅层。
8.一种复合压电衬底,其特征在于,所述复合压电衬底由权利要求1-7任一所述复合压电衬底的制备方法制备得到。
9.根据权利要求8所述的复合压电衬底,其特征在于,所述复合压电衬底中每个第一衬底层和每个第二衬底层的表面粗糙度均小于0.5nm,所述复合压电衬底中每个第一衬底层和每个第二衬底层的厚度偏差均小于0.5%。
10.一种压电器件,其特征在于,所述压电器件包括权利要求8或9所述的复合压电衬底。
CN202010673179.2A 2020-07-14 2020-07-14 一种复合压电衬底及其制备方法 Pending CN111816756A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010673179.2A CN111816756A (zh) 2020-07-14 2020-07-14 一种复合压电衬底及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010673179.2A CN111816756A (zh) 2020-07-14 2020-07-14 一种复合压电衬底及其制备方法

Publications (1)

Publication Number Publication Date
CN111816756A true CN111816756A (zh) 2020-10-23

Family

ID=72842387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010673179.2A Pending CN111816756A (zh) 2020-07-14 2020-07-14 一种复合压电衬底及其制备方法

Country Status (1)

Country Link
CN (1) CN111816756A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190296136A1 (en) * 2016-11-30 2019-09-26 Sumitomo Chemical Company, Limited Semiconductor wafer
CN110392978A (zh) * 2017-02-21 2019-10-29 株式会社村田制作所 弹性波装置、高频前端电路以及通信装置
CN111430533A (zh) * 2020-04-03 2020-07-17 济南晶正电子科技有限公司 一种周期极化薄膜基板及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190296136A1 (en) * 2016-11-30 2019-09-26 Sumitomo Chemical Company, Limited Semiconductor wafer
CN110392978A (zh) * 2017-02-21 2019-10-29 株式会社村田制作所 弹性波装置、高频前端电路以及通信装置
CN111430533A (zh) * 2020-04-03 2020-07-17 济南晶正电子科技有限公司 一种周期极化薄膜基板及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
施敏 等: "《半导体器件物理与工艺》", 28 April 2014 *
王志功 等: "《集成电路设计技术与工具》", 31 July 2007 *

Similar Documents

Publication Publication Date Title
US5940736A (en) Method for forming a high quality ultrathin gate oxide layer
JPS63307196A (ja) ダイヤモンド多層薄膜及びその製造方法
JPH10107581A (ja) 表面弾性波装置およびその基板およびその製造方法
EP2538248A1 (en) Dichroic filters formed using silicon carbide based layers
KR102415850B1 (ko) 기판
CN111816756A (zh) 一种复合压电衬底及其制备方法
Jain et al. Calculation of critical-layer-thickness and strain relaxation in GexSi1− x strained layers with interacting 60 and 90° dislocations
KR100588081B1 (ko) 이산화실리콘 막의 생성방법
US20040018735A1 (en) Method of depositing an oxide film by chemical vapor deposition
US20210254210A1 (en) Hydrogen Free Silicon Dioxide
JP2002158226A (ja) 窒化シリコン固体表面保護膜及びその製造方法とホール素子
CN113126190A (zh) 一种层间稳定粘附的分布式布拉格反射镜及其制备方法
KR20130076365A (ko) 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
KR100971413B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
JP2895179B2 (ja) ダイヤモンド単結晶薄膜の気相合成方法
KR102603515B1 (ko) 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법
KR20030065345A (ko) 저유전율을 갖는 층간 절연막 형성 방법
US11651960B2 (en) Method for forming amorphous silicon thin film, method for manufacturing semiconductor device including same, and semiconductor manufactured thereby
KR102217847B1 (ko) 절연막의 제조 방법, 및 이를 이용한 절연막
KR102392815B1 (ko) 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막
TW487970B (en) Film deposition method on semiconductor wafer surface
KR20200007435A (ko) 다층배리어박막필름 및 그의 제조방법
JPH056886A (ja) 半導体装置のパツシベーシヨン膜形成方法
TW202343674A (zh) 用高頻功率形成低介電係數材料層的方法、包括此層之結構、及用於形成其的系統
TWI481049B (zh) 光伏元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201023