WO2021066193A1 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
WO2021066193A1
WO2021066193A1 PCT/JP2020/037781 JP2020037781W WO2021066193A1 WO 2021066193 A1 WO2021066193 A1 WO 2021066193A1 JP 2020037781 W JP2020037781 W JP 2020037781W WO 2021066193 A1 WO2021066193 A1 WO 2021066193A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
layer
semiconductor element
film
element according
Prior art date
Application number
PCT/JP2020/037781
Other languages
English (en)
French (fr)
Inventor
修 今藤
佑典 松原
Original Assignee
株式会社Flosfia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Flosfia filed Critical 株式会社Flosfia
Priority to JP2021551653A priority Critical patent/JPWO2021066193A1/ja
Priority to CN202080069877.XA priority patent/CN114503285A/zh
Publication of WO2021066193A1 publication Critical patent/WO2021066193A1/ja
Priority to US17/711,565 priority patent/US20220223682A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a semiconductor element useful as a power device or the like.
  • Gallium oxide (Ga 2 O 3 ) is a transparent semiconductor that has a wide bandgap of 4.8-5.3 eV at room temperature and hardly absorbs visible light and ultraviolet light. Therefore, it is a promising material especially for use in optical / electronic devices and transparent electronics operating in the deep ultraviolet light region, and in recent years, a photodetector based on gallium oxide (Ga 2 O 3). Light emitting diodes (LEDs) and transistors are being developed (see Non-Patent Document 1).
  • LEDs Light emitting diodes
  • transistors are being developed (see Non-Patent Document 1).
  • gallium oxide (Ga 2 O 3 ) has five crystal structures of ⁇ , ⁇ , ⁇ , ⁇ , and ⁇ , and the most stable structure is generally ⁇ -Ga 2 O 3 .
  • ⁇ -Ga 2 O 3 has a ⁇ -gaul structure, it is not always suitable for use in semiconductor devices, unlike crystal systems generally used for electronic materials and the like.
  • the growth of the ⁇ -Ga 2 O 3 thin film requires a high substrate temperature and a high degree of vacuum, there is also a problem that the manufacturing cost increases.
  • ⁇ -Ga 2 O 3 even a high concentration (for example, 1 ⁇ 10 19 / cm 3 or more) dopant (Si) is 800 after ion implantation. It could not be used as a donor unless it was annealed at a high temperature of ° C to 1100 ° C.
  • ⁇ -Ga 2 O 3 has the same crystal structure as the sapphire substrate that has already been widely used, so that it is suitable for use in optical and electronic devices, and has a wider band than ⁇ -Ga 2 O 3. Since it has a gap, it is particularly useful for power devices, and therefore, there is a long-awaited situation for a semiconductor device using ⁇ -Ga 2 O 3 as a semiconductor.
  • ⁇ -Ga 2 O 3 is used as a semiconductor, and as an electrode capable of obtaining ohmic characteristics suitable for this, two layers composed of a Ti layer and an Au layer, a Ti layer, an Al layer and an Au layer are used. A semiconductor device using three layers, or four layers including a Ti layer, an Al layer, a Ni layer, and an Au layer is described. Further, in Patent Document 3, ⁇ -Ga 2 O 3 is used as a semiconductor, and a semiconductor using any one of Au, Pt, or a laminate of Ni and Au as an electrode capable of obtaining Schottky characteristics suitable for this is used. The device is described.
  • the electrodes described in Patent Documents 1 to 3 are applied to a semiconductor device using ⁇ -Ga 2 O 3 as a semiconductor, they do not function as Schottky electrodes or ohmic electrodes, or the electrodes do not bond to the film. There are also problems such as impaired semiconductor characteristics. Further, the electrode configurations described in Patent Documents 1 to 3 have not been able to obtain a device that is practically satisfactory as a semiconductor device, such as a leak current being generated from the electrode end portion.
  • An object of the present invention is to provide a semiconductor device provided with a porous layer, which is excellent in flatness and can realize good semiconductor characteristics in which stress is relaxed and strain is not easily applied.
  • the present inventors have excellent flatness and good semiconductor characteristics that are less likely to be distorted by using a porous layer having a porosity of 10% or less for the semiconductor element. It was found that a semiconductor device having a porous layer capable of realizing the above can be obtained. In addition, after obtaining the above findings, the present inventors have further studied and completed the present invention.
  • the present invention relates to the following.
  • a semiconductor film and a porous layer arranged on the first surface side or the second surface side opposite to the first surface side of the semiconductor film are included, and the porosity of the porous layer is 10%.
  • a semiconductor element characterized by the following.
  • a semiconductor comprising a semiconductor film and a porous layer arranged on the first surface side of the semiconductor film or the second surface side opposite to the first surface side, and the porous layer contains a noble metal. element.
  • the semiconductor device according to any one of [12] to [14], wherein the side surface of the oxide semiconductor film has a taper.
  • the semiconductor device according to the above [15], wherein the taper on the side surface of the oxide semiconductor film is inclined so as to spread from the first surface to the second surface of the oxide semiconductor film.
  • a semiconductor having at least a semiconductor film, a first electrode arranged on the first surface side of the semiconductor film, and a second electrode arranged on the second surface side opposite to the first surface side.
  • the semiconductor device further includes a porous layer arranged in contact with the second electrode, and the void ratio of the porous layer is 10% or less.
  • the second electrode includes at least a first metal layer, a second metal layer, and a third metal layer.
  • the second metal layer is arranged between the first metal layer and the third metal layer, and the second metal layer is a Pt layer or a Pd layer.
  • the first metal layer is a Ti layer or an In layer.
  • the third metal layer is at least one metal layer selected from an Au layer, an Ag layer, and a Cu layer.
  • the semiconductor device according to the above [25] which is a power module, an inverter, or a converter.
  • [27] The semiconductor device according to the above [25] or [26], which is a power card.
  • the semiconductor device of the present invention has a porous layer that is excellent in flatness and can realize good semiconductor characteristics in which stress is relaxed and strain is not easily applied, and is excellent in structural stability.
  • FIG. 1 It is a figure which shows the cross-sectional SEM image as a result of a test example, (a) shows the case where the porous layer made of silver was formed by ordinary annealing, (b) is further thermocompression bonded and the porosity is 10%.
  • the following porous layer is shown. It is a figure which shows typically a preferable example of a power-source system. It is a figure which shows typically a preferable example of a system apparatus. It is a figure which shows typically a preferable example of the power supply circuit diagram of a power supply device. It is a figure which shows typically a preferable example of a semiconductor device. It is a figure which shows typically a preferable example of a power card.
  • the semiconductor element of the present invention is a porous material arranged on a semiconductor film (hereinafter, also simply referred to as “semiconductor layer”) and a second surface side which is the first surface side or the opposite side of the first surface side of the semiconductor film. It is characterized in that the porosity of the porous layer including the layer is 10% or less.
  • the "porosity” refers to the ratio of the volume of the space created by the voids to the volume of the porous layer (volume including the voids).
  • the porosity of the porous layer can be determined, for example, based on a cross-sectional photograph taken with a scanning electron microscope (SEM).
  • a cross-sectional photograph (SEM image) of the porous layer is taken at a plurality of positions.
  • the captured SEM image is binarized, and the ratio of the portion (for example, the black portion) corresponding to the hole (void) in the SEM image is obtained.
  • the proportion of the black portion obtained from the SEM images taken at a plurality of positions is averaged and used as the porosity of the porous layer.
  • the "porous layer” includes not only a porous film-like structure which is a continuous film-like structure but also a porous aggregate-like state.
  • the porous layer is not particularly limited, but preferably contains a metal, for example, gold (Au), silver (Ag), platinum (Pt), palladium (Pd), rhodium (Rh), iridium (Ir), ruthenium. It is more preferable to contain a noble metal such as (Ru), and most preferably silver (Ag).
  • the porous layer may be a porous substrate coated with a metal film such as the noble metal, but in the present invention, the porous layer of the metal is preferable, and the porous layer of the noble metal is used. Is more preferable, and a porous layer of silver (Ag) is most preferable. Further, the porous layer may be a single layer or a multi-layered layer.
  • the thickness of the porous layer is not particularly limited as long as the object of the present invention is not impaired, but is preferably about 10 nm to about 1 mm, preferably 10 nm to 200 ⁇ m, and 30 nm to 50 ⁇ m. Is more preferable.
  • the porous layer can be preferably obtained by sintering a metal (preferably a noble metal).
  • the means for setting the porosity of the porous layer to 10% is not particularly limited, and may be a known means. By appropriately setting sintering conditions such as sintering time, pressure, and sintering temperature.
  • the porosity of the porous layer can be easily set to 10%, and more specific examples thereof include means for adjusting the porosity to 10% or less by crimping under heating (heat crimping). For example, during sintering, sintering may be performed under a constant pressure for a longer sintering time than usual.
  • FIG. 8A shows the porosity when a porous layer made of Ag is bonded by ordinary annealing as a test example.
  • the porosity of the porous layer usually exceeds 10%, but as shown in FIG. 8B, for an additional hour, for example, 0.2 MPa under heating at 300 ° C. to 500 ° C.
  • the porosity becomes 10% or less, and by using such a porous layer with a porosity of 10% or less for the semiconductor element, warpage and thermal stress concentration without impairing the semiconductor characteristics. Etc. can be alleviated.
  • the semiconductor element of the present invention includes a semiconductor film and a porous layer arranged on the first surface side or the second surface side opposite to the first surface side of the semiconductor film, and the porous layer. Is characterized by containing precious metals. Even in this case, it is more preferable that the porosity of the porous layer is 10% or less.
  • the semiconductor element is arranged on the semiconductor film, the first electrode arranged on the first surface side of the semiconductor film, and the second surface side opposite to the first surface side.
  • a semiconductor element having at least two electrodes includes a porous layer arranged in contact with the second electrode, and the void ratio of the porous layer is preferably 10% or less, and further, a semiconductor.
  • a semiconductor element having at least a film a first electrode arranged on the first surface side of the semiconductor film, and a second electrode arranged on the second surface side opposite to the first surface side.
  • the second electrode includes a porous layer arranged in contact with the second electrode and a substrate arranged on the porous layer, and the second electrode has a first metal layer, a second metal layer, and a second. It is more preferable that the porous layer contains at least 3 metal layers and the void ratio of the porous layer is 10% or less.
  • the substrate is not particularly limited, but is preferably a conductive substrate.
  • the conductive substrate is not particularly limited as long as it has conductivity and can support the semiconductor layer.
  • the material of the conductive substrate is also not particularly limited as long as the object of the present invention is not impaired.
  • a metal for example, aluminum, nickel, chromium, nichrome, copper, gold, silver, platinum, rhodium, indium, molybdenum, tungsten
  • a conductive metal oxide for example, ITO (for example) InSnO compound), FTO (indium oxide doped with fluorine, etc.), zinc oxide, etc.), silicon (Si).
  • Conductive carbon and the like can be mentioned.
  • the conductive substrate preferably contains a transition metal, more preferably contains at least one metal selected from Groups 6 and 11 of the Periodic Table, and Group 6 of the Periodic Table. It is preferable to contain the metal of.
  • the metal of Group 6 of the periodic table include at least one metal selected from chromium (Cr), molybdenum (Mo) and tungsten (W).
  • the metal of Group 6 of the periodic table preferably contains molybdenum.
  • the metal of Group 11 of the periodic table include at least one metal selected from copper (Cu), silver (Au) and gold (Au).
  • the conductive substrate contains two or more kinds of metals, and examples of such a combination of two or more kinds of metals include copper (Cu) -silver (Ag). , Copper (Cu) -Tin (Sn), Copper (Cu) -Iron (Fe), Copper (Cu) -Tungsten (W), Copper (Cu) -Molybdenum (Mo), Copper (Cu) -Titanium (Ti) , Molybdenum (Mo) -Lantern (La), Molybdenum (Mo) -Ittrium (Y), Molybdenum (Mo) -Renium (Re), Molybdenum (Mo) -Tungsten (W), Molybdenum (Mo) -Niob (Nb) , Molybdenum (Mo) -tantal (Ta) and the like.
  • the conductive substrate preferably contains molybdenum as a main component, and more preferably molybdenum and copper.
  • the "main component" is, for example, when the conductive substrate contains Mo as a main component, Mo is preferably 50% or more in atomic ratio with respect to all the components of the conductive substrate. It means that it is preferably contained in an amount of 70% or more, more preferably 90% or more, and may be 100%.
  • the substrate contains nickel in at least a part of the surface of the substrate, and it is also preferable that the substrate contains gold in at least a part of the surface of the substrate.
  • the substrate may be adhered to the porous layer via one or more other layers such as an adhesive layer (for example, an adhesive layer made of a conductive adhesive or a metal).
  • the semiconductor film is not particularly limited as long as it is a film containing a semiconductor, and may be an oxide semiconductor film, preferably containing a crystalline oxide semiconductor, and containing a crystalline oxide semiconductor as a main component. Is more preferable.
  • the crystalline oxide semiconductor is one selected from Group 9 (eg, cobalt, rhodium, iridium, etc.) and Group 13 (eg, aluminum, gallium, indium, etc.) of the periodic table.
  • it preferably contains two or more metals, more preferably contains at least one metal selected from aluminum, indium, gallium and iridium, and most preferably contains at least gallium or iridium.
  • the crystal structure of the crystalline oxide semiconductor is also not particularly limited.
  • the crystal structure of the crystalline oxide semiconductor examples include a corundum structure, a ⁇ -gallia structure, a hexagonal structure (for example, an ⁇ -type structure) and the like.
  • the crystalline oxide semiconductor preferably has a corundum structure, more preferably has a corundum structure, and further preferably has an m-plane main surface. Further, the crystalline oxide semiconductor may have an off angle.
  • the semiconductor film preferably contains gallium oxide and / or iridium oxide, and more preferably ⁇ -Ga 2 O 3 and / or ⁇ -Ir 2 O 3 .
  • the "main component” is preferably 50% or more, more preferably 70% or more, still more preferably 90% or more of the crystalline oxide semiconductor in terms of atomic ratio with respect to all the components of the semiconductor layer. It means that it is included, and it means that it may be 100%.
  • the thickness of the semiconductor layer is not particularly limited and may be 1 ⁇ m or less or 1 ⁇ m or more, but in the present invention, it is preferably 1 ⁇ m or more, and is preferably 10 ⁇ m or more. Is more preferable.
  • the surface area of the semiconductor film is not particularly limited , but may be 1 mm 2 or more, 1 mm 2 or less, preferably 10 mm 2 to 300 cm 2 , and 100 mm 2 to 100 cm 2 . Is more preferable.
  • the semiconductor layer is usually a single crystal, but may be a polycrystal.
  • the semiconductor layer is a multilayer film including at least a first semiconductor layer and a second semiconductor layer, and when a Schottky electrode is provided on the first semiconductor layer, the first semiconductor layer. It is also preferable that the multilayer film has a carrier density smaller than that of the second semiconductor layer.
  • the second semiconductor layer usually contains a dopant, and the carrier density of the semiconductor layer can be appropriately set by adjusting the doping amount.
  • the semiconductor layer preferably contains a dopant.
  • the dopant is not particularly limited and may be a known one.
  • Examples of the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium and niobium, and p-type dopants such as magnesium, calcium and zinc.
  • the n-type dopant is preferably Sn, Ge or Si.
  • the content of the dopant is preferably 0.00001 atomic% or more, more preferably 0.00001 atomic% to 20 atomic%, and 0.00001 atomic% to 10 atomic% in the composition of the semiconductor layer. Is most preferable.
  • the concentration of the dopant may usually be about 1 ⁇ 10 16 / cm 3 to 1 ⁇ 10 22 / cm 3 , and the concentration of the dopant may be, for example, about 1 ⁇ 10 17 / cm.
  • the concentration may be as low as 3 or less.
  • the dopant may be contained in a high concentration of about 1 ⁇ 10 20 / cm 3 or more.
  • the concentration of the fixed charge of the semiconductor layer is also not particularly limited, but in the present invention, the concentration of 1 ⁇ 10 17 / cm 3 or less is sufficient for forming the depletion layer by the semiconductor layer. ,preferable.
  • the semiconductor layer may be formed by using known means.
  • the means for forming the semiconductor layer include a CVD method, a MOCVD method, a MOVPE method, a mist CVD method, a mist epitaxy method, an MBE method, an HVPE method, a pulse growth method, and an ALD method.
  • the semiconductor layer forming means is a mist CVD method or a mist epitaxy method.
  • the mist CVD method or mist epitaxy method described above for example, the raw material solution is atomized (atomization step), the droplets are suspended, and after atomization, the obtained atomized droplets are carried on the substrate with a carrier gas. By transporting (transporting step) and then causing the atomized droplets to thermally react in the vicinity of the substrate, a semiconductor film containing a crystalline oxide semiconductor as a main component is laminated on the substrate (forming step). The semiconductor layer is formed.
  • the raw material solution is atomized.
  • the means for atomizing the raw material solution is not particularly limited as long as the raw material solution can be atomized, and may be known means, but in the present invention, the means for atomizing using ultrasonic waves is preferable.
  • Atomized droplets obtained using ultrasonic waves have a zero initial velocity and are preferable because they float in the air. For example, instead of spraying them like a spray, they float in space and are transported as gas. It is very suitable because it is a possible atomized droplet (including mist) and is not damaged by collision energy.
  • the droplet size is not particularly limited and may be a droplet of about several mm, but is preferably 50 ⁇ m or less, and more preferably 100 nm to 10 ⁇ m.
  • the raw material solution is not particularly limited as long as it contains a raw material that can be atomized or atomized and can form a semiconductor film, and may be an inorganic material or an organic material.
  • the raw material is preferably a metal or a metal compound, and one or more selected from aluminum, gallium, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt and iridium. More preferably, it contains a metal.
  • a solution in which the metal is dissolved or dispersed in an organic solvent or water in the form of a complex or a salt can be preferably used.
  • the form of the complex include an acetylacetonate complex, a carbonyl complex, an ammine complex, and a hydride complex.
  • the salt form include organic metal salts (for example, metal acetate, metal oxalate, metal citrate, etc.), metal sulfide salts, nitrified metal salts, phosphor oxide metal salts, and metal halide metal salts (for example, metal chloride). Salts, metal bromide salts, metal iodide salts, etc.) and the like.
  • hydrohalic acid examples include hydrobromic acid, hydrochloric acid, and hydroiodic acid. Among them, hydrobromic acid or hydrohalic acid because it can suppress the generation of abnormal grains more efficiently.
  • Hydrogen iodide acid is preferred.
  • the oxidizing agent examples include hydrogen peroxide (H 2 O 2 ), sodium peroxide (Na 2 O 2 ), barium peroxide (BaO 2 ), benzoyl peroxide (C 6 H 5 CO) 2 O 2 and the like. Examples include hydrogen peroxide, hypochlorous acid (HClO), perchloric acid, nitric acid, ozone water, and organic peroxides such as peracetic acid and nitrobenzene.
  • the raw material solution may contain a dopant. Doping can be performed satisfactorily by including the dopant in the raw material solution.
  • the dopant is not particularly limited as long as it does not interfere with the object of the present invention.
  • Examples of the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium and niobium, or Mg, H, Li, Na, K, Rb, Cs, Fr, Be, Ca, Sr and Ba. , Ra, Mn, Fe, Co, Ni, Pd, Cu, Ag, Au, Zn, Cd, Hg, Ti, Pb, N, P-type dopants and the like.
  • the content of the dopant is appropriately set by using a calibration curve showing the relationship between the desired carrier density and the concentration of the dopant in the raw material.
  • the solvent of the raw material solution is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solvent of an inorganic solvent and an organic solvent.
  • the solvent preferably contains water, and more preferably water or a mixed solvent of water and alcohol.
  • the atomized droplets are transported into the film forming chamber by using a carrier gas.
  • the carrier gas is not particularly limited as long as the object of the present invention is not impaired, and for example, an inert gas such as oxygen, ozone, nitrogen or argon, or a reducing gas such as hydrogen gas or forming gas is a suitable example. Can be mentioned.
  • the type of the carrier gas may be one type, but may be two or more types, and a diluted gas having a reduced flow rate (for example, a 10-fold diluted gas) or the like is further used as the second carrier gas. May be good.
  • the carrier gas may be supplied not only at one location but also at two or more locations.
  • the flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min, and more preferably 1 to 10 L / min.
  • the flow rate of the diluting gas is preferably 0.001 to 2 L / min, more preferably 0.1 to 1 L / min.
  • the semiconductor film is formed on the substrate by thermally reacting the atomized droplets in the vicinity of the substrate.
  • the thermal reaction may be such that the atomized droplets react with heat, and the reaction conditions and the like are not particularly limited as long as the object of the present invention is not impaired.
  • the thermal reaction is usually carried out at a temperature equal to or higher than the evaporation temperature of the solvent, but is preferably not too high (for example, 1000 ° C.) or lower, more preferably 650 ° C. or lower, and most preferably 300 ° C. to 650 ° C. preferable.
  • the thermal reaction is carried out in any of a vacuum, a non-oxygen atmosphere (for example, an inert gas atmosphere, etc.), a reducing gas atmosphere, and an oxygen atmosphere, as long as the object of the present invention is not impaired.
  • a vacuum for example, an inert gas atmosphere, etc.
  • a reducing gas atmosphere for example, a reducing gas atmosphere
  • an oxygen atmosphere for example, a nitrogen atmosphere
  • it is preferably carried out in an inert gas atmosphere or an oxygen atmosphere.
  • it may be carried out under any conditions of atmospheric pressure, pressurization and depressurization, but in the present invention, it is preferably carried out under atmospheric pressure.
  • the film thickness of the semiconductor film can be set by adjusting the film formation time.
  • the substrate is not particularly limited as long as it can support the semiconductor film.
  • the material of the substrate is not particularly limited as long as it does not impair the object of the present invention, and may be a known substrate, an organic compound, or an inorganic compound.
  • the shape of the substrate may be any shape and is effective for any shape, for example, plate-like, fibrous, rod-like, columnar, prismatic, such as a flat plate or a disk. Cylindrical, spiral, spherical, ring-shaped and the like can be mentioned, but in the present invention, a substrate is preferable.
  • the thickness of the substrate is not particularly limited in the present invention.
  • the substrate is not particularly limited as long as it has a plate shape and serves as a support for the semiconductor film. It may be an insulator substrate, a semiconductor substrate, a metal substrate or a conductive substrate, but the substrate is preferably an insulator substrate, and the surface is made of metal. A substrate having a film is also preferable.
  • the substrate includes, for example, a base substrate containing a substrate material having a corundum structure as a main component, a substrate substrate containing a substrate material having a ⁇ -gaul structure as a main component, and a substrate material having a hexagonal structure as a main component. Examples include a base substrate.
  • the “main component” means that the substrate material having the specific crystal structure is preferably 50% or more, more preferably 70% or more, still more preferably 90% or more, in terms of atomic ratio, with respect to all the components of the substrate material. It means that it is contained in% or more, and may be 100%.
  • the substrate material is not particularly limited and may be a known one as long as the object of the present invention is not impaired.
  • Examples of the substrate material having the corundum structure are ⁇ -Al 2 O 3 (sapphire substrate) or ⁇ -Ga 2 O 3 , and a-plane sapphire substrate, m-plane sapphire substrate, and r-plane sapphire substrate are preferable.
  • C-plane sapphire substrate, ⁇ -type gallium oxide substrate (a-plane, m-plane or r-plane) and the like are more preferable examples.
  • the base substrate containing the substrate material having a ⁇ -gaul structure as a main component for example, ⁇ -Ga 2 O 3 substrate or Ga 2 O 3 and Al 2 O 3 are included, and Al 2 O 3 is more than 0 wt%.
  • Examples thereof include a mixed crystal substrate having a content of 60 wt% or less.
  • Examples of the base substrate containing a substrate material having a hexagonal structure as a main component include a SiC substrate, a ZnO substrate, and a GaN substrate.
  • an annealing treatment may be performed after the film forming step.
  • the annealing treatment temperature is not particularly limited as long as the object of the present invention is not impaired, and is usually 300 ° C. to 650 ° C., preferably 350 ° C. to 550 ° C.
  • the annealing treatment time is usually 1 minute to 48 hours, preferably 10 minutes to 24 hours, and more preferably 30 minutes to 12 hours.
  • the annealing treatment may be performed in any atmosphere as long as the object of the present invention is not impaired. It may be in a non-oxygen atmosphere or in an oxygen atmosphere. Examples of the non-oxygen atmosphere include an inert gas atmosphere (for example, a nitrogen atmosphere) and a reduced gas atmosphere. In the present invention, the inert gas atmosphere is preferable, and the nitrogen atmosphere is preferable. Is more preferable.
  • the semiconductor film may be provided directly on the substrate, or the semiconductor film may be provided via other layers such as a stress relaxation layer (for example, a buffer layer, an ELO layer, etc.), a peeling sacrificial layer, and the like.
  • a semiconductor film may be provided.
  • the means for forming each layer is not particularly limited and may be a known means, but in the present invention, the mist CVD method is preferable.
  • the semiconductor film may be used for a semiconductor element as the semiconductor layer after using a known means such as peeling from the substrate or the like, or may be used as it is for the semiconductor element as the semiconductor layer. Good.
  • the second electrode is an ohmic electrode.
  • the ohmic electrode includes at least a first metal layer, a second metal layer, and a third metal layer, and the second metal layer is between the first metal layer and the third metal layer.
  • the second metal layer is preferably a Pt layer or a Pd layer.
  • the first metal layer, the second metal layer, and the third metal layer are usually composed of one kind or two or more kinds of metals different from each other.
  • the first metal layer of the ohmic electrode is a Ti layer or an In layer.
  • the third metal layer of the ohmic electrode is at least one metal layer selected from the Au layer, the Ag layer and the Cu layer.
  • the thickness of each metal layer of the ohmic electrode is not particularly limited, but is preferably 0.1 nm to 10 ⁇ m, more preferably 5 nm to 500 nm, and most preferably 10 nm to 200 nm.
  • the first electrode is a Schottky electrode.
  • the Schottky electrode (hereinafter, also simply referred to as “electrode layer”) is not particularly limited as long as it has conductivity and can be used as a Schottky electrode as long as it does not impair the object of the present invention.
  • the constituent material of the electrode layer may be a conductive inorganic material or a conductive organic material.
  • the material of the electrode is preferably metal.
  • Preferred examples of the metal include at least one metal selected from Groups 4 to 11 of the Periodic Table. Examples of the metal of Group 4 of the periodic table include titanium (Ti), zirconium (Zr), and hafnium (Hf).
  • Examples of the metal of Group 5 of the periodic table include vanadium (V), niobium (Nb), and tantalum (Ta).
  • Examples of the metal of Group 6 of the periodic table include chromium (Cr), molybdenum (Mo) and tungsten (W).
  • Examples of the metal of Group 7 of the periodic table include manganese (Mn), technetium (Tc), and rhenium (Re).
  • Examples of the metal of Group 8 of the periodic table include iron (Fe), ruthenium (Ru), and osmium (Os).
  • Examples of the metal of Group 9 of the periodic table include cobalt (Co), rhodium (Rh), and iridium (Ir).
  • the metal of Group 10 of the periodic table examples include nickel (Ni), palladium (Pd), platinum (Pt) and the like.
  • Examples of the metal of Group 11 of the periodic table include copper (Cu), silver (Ag), and gold (Au).
  • the Schottky electrode contains molybdenum and / or cobalt.
  • the layer thickness of the electrode layer is not particularly limited, but is preferably 0.1 nm to 10 ⁇ m, more preferably 5 nm to 500 nm, and most preferably 10 nm to 200 nm. Further, in the present invention, it is preferable that the electrode layer is composed of two or more layers having different compositions from each other. By forming the electrode layer in such a preferable configuration, not only a semiconductor element having more excellent Schottky characteristics can be obtained, but also a leak current suppressing effect can be more satisfactorily exhibited.
  • the Schottky electrode includes at least a first metal layer, a second metal layer, and a third metal layer.
  • the first metal layer of the Schottky electrode is preferably a transition metal layer, more preferably a Mo and / or Co layer, and most preferably a Co layer or a Mo layer.
  • the second metal layer of the Schottky electrode is a Ti layer, and it is also preferable that the third metal layer of the Schottky electrode is an Al layer.
  • the means for forming the electrode layer is not particularly limited, and may be a known means.
  • Specific examples of the means for forming the electrode layer include a dry method and a wet method. Examples of the dry method include sputtering, vacuum deposition, and CVD. Examples of the wet method include screen printing and die coating.
  • the Schottky electrode has a structure in which the film thickness decreases toward the outside of the semiconductor element.
  • the shotkey electrode may have a tapered region on the side surface, the shotkey electrode is composed of two or more layers including a first electrode layer and a second electrode layer, and the first The outer end portion of the electrode layer may be located outside the outer end portion of the second electrode layer.
  • the taper angle of the tapered region is not particularly limited as long as the object of the present invention is not impaired, but is preferably 80 ° or less. Yes, more preferably 60 ° or less, and most preferably 40 ° or less.
  • the lower limit of the taper angle is also not particularly limited, but is preferably 0.2 °, more preferably 1 °. Further, in one aspect of the present invention, when the outer end portion of the first electrode layer of the shotkey electrode is located outside the outer end portion of the second electrode layer, the first electrode layer It is preferable that the distance between the outer end portion of the second electrode layer and the outer end portion of the second electrode layer is 1 ⁇ m or more because the leakage current can be further suppressed. Further, in one aspect of the present invention, a portion of the first electrode layer of the Schottky electrode that projects outward from the outer end portion of the second electrode layer (hereinafter, also referred to as “overhanging portion”).
  • At least a part of the above has a structure in which the film thickness decreases toward the outside of the semiconductor element because the pressure resistance of the semiconductor element can be made more excellent. Further, by combining such a preferable electrode configuration with the above-mentioned preferable constituent material of the semiconductor layer, a semiconductor element having a better suppression of leakage current and a lower loss can be obtained.
  • FIG. 1 shows a main part of a Schottky barrier diode (SBD) as a semiconductor element which is one of the preferred embodiments of the present invention.
  • the semiconductor element includes at least a semiconductor layer 101 and a porous layer 108 having a porosity of 10% or less, which is arranged on the first surface side of the semiconductor layer 101 or the second surface side opposite to the first surface side. doing.
  • the SBD of FIG. 1 further includes an ohmic electrode 102, a Schottky electrode 103, and a dielectric film 104.
  • the ohmic electrode 102 includes a metal layer 102a, a metal layer 102b, and a metal layer 102c.
  • the semiconductor layer 101 includes a first semiconductor layer 101a and a second semiconductor layer 101b.
  • the Schottky electrode 103 includes a metal layer 103a, a metal layer 103b, and a metal layer 103c.
  • the first semiconductor layer 101a is, for example, an n-type semiconductor layer
  • the second semiconductor layer 101b is, for example, an n + type semiconductor layer 101b.
  • the dielectric film 104 (hereinafter, also referred to as “insulator film”) covers the side surface of the semiconductor layer 101 (the side surface of the first semiconductor layer 101a and the side surface of the second semiconductor layer 101b) to cover the semiconductor. It has an opening located on the upper surface of the layer 101 (first semiconductor layer 101a), and the opening is between a part of the first semiconductor layer 101a and the metal layer 103c of the Schottky electrode 103. It is provided.
  • the side surface of the semiconductor layer 101 has a taper.
  • the dielectric film 104 may be extended so as to cover the taper on the side surface of the semiconductor layer 101 and further cover a part of the upper surface of the semiconductor layer 101 (first semiconductor layer 101a).
  • the taper on the side surface of the semiconductor layer 101 is inclined so as to widen from the first surface of the semiconductor layer 101 toward the second surface on the opposite side of the first surface.
  • the dielectric film 104 improves the crystal defects at the ends, forms the depletion layer better, the electric field relaxation is further improved, and the leakage current is suppressed better. Can be done.
  • the porous layer 108 is arranged on the ohmic electrode 102 (metal layer 102c), and the semiconductor element further has a substrate 109 arranged on the porous layer 108. ..
  • the dielectric film preferably has a taper angle.
  • the means for forming such a taper angle is not particularly limited, and in the present invention, the taper angle can be formed by a known method.
  • a suitable taper angle forming means for example, a thin film having a higher etching rate than the dielectric film is formed on the dielectric film, and then resist is applied on the thin film for photolithography and etching.
  • the means for forming the taper angle and the like can be mentioned.
  • the taper angle of the dielectric film is preferably 20 ° or less, and more preferably 10 ° or less.
  • the lower limit of the taper angle is not particularly limited, but is preferably 0.2 °, more preferably 1.0 °, and most preferably 2.2 °.
  • the dielectric film covers the entire side surface of the oxide semiconductor layer because diffusion of oxygen and the like can be suppressed more satisfactorily. Further, in the present invention, it is preferable that the dielectric film covers at least a part of the first surface of the oxide semiconductor layer because semiconductor characteristics such as withstand voltage can be improved.
  • FIG. 6 shows a main part of a Schottky barrier diode (SBD) as a semiconductor element which is one of the preferred embodiments of the present invention.
  • the SBD of FIG. 6 is different from the SBD of FIG. 1 in that it has a tapered region on the side surface of the Schottky electrode 103.
  • the outer end portion of the metal layer 103b and / or the metal layer 103c as the first metal layer is located outside the outer end portion of the metal layer 103a as the second metal layer. Therefore, the leakage current can be suppressed more satisfactorily.
  • a portion of the metal layer 103a that projects outward from the outer end portion of the metal layer 103a has a tapered region in which the film thickness decreases toward the outside of the semiconductor element. Therefore, it has a structure with better pressure resistance.
  • Examples of the constituent material of the metal layer 103a include the above-mentioned metal exemplified as the constituent material of the second electrode layer. Further, as the constituent material of the metal layer 103b and the metal layer 103c, for example, the above-mentioned metal exemplified as the constituent material of the first electrode layer can be mentioned.
  • the means for forming each layer in FIG. 1 is not particularly limited and may be a known means as long as the object of the present invention is not impaired.
  • a means of forming a film by a vacuum vapor deposition method, a CVD method, a sputtering method, various coating techniques, and then patterning by a photolithography method, or a means of directly patterning by using a printing technique or the like can be mentioned.
  • the first semiconductor layer 101a and the second semiconductor layer 101b are laminated on the crystal growth substrate (sapphire substrate) 110 via the stress relaxation layer by the mist CVD method described above. Shows a laminate.
  • a metal layer 102a, a metal layer 102b, and a metal layer 102c are formed as ohmic electrodes on the second semiconductor layer 101b by using the dry method or the wet method to obtain the laminate of FIG. 2B.
  • the first semiconductor layer 101a is, for example, an n-type semiconductor layer
  • the second semiconductor layer 101b is, for example, an n + type semiconductor layer 101b.
  • the substrate 109 is laminated on the laminate shown in FIG. 2B via the porous layer 108 made of a noble metal to obtain the laminate (c). Then, as shown in FIG. 3, the crystal growth substrate 110 and the stress relaxation layer 111 of the laminated body (c) are peeled off by using a known peeling means to obtain the laminated body (d). Then, as shown in FIG. 4, the side surface of the semiconductor layer of the laminated body (d) is tapered by etching to obtain the laminated body (e), and then the tapered side surface and the upper surface other than the opening of the semiconductor layer are formed.
  • the insulator film 104 is laminated to obtain a laminated body (f).
  • the outer end portion of the insulator film 104 and the outer end portion of the metal layer 102a are attached to the outer end portions of the lower layers (metal layer 102b, metal layer 102c, porous layer 108, substrate 109).
  • the insulator film 104 may be laminated so that these steps are hardly generated as in the laminated body (e).
  • metal layers 103a, 103b and 103c are formed as Schottky electrodes by using the dry method or the wet method in the upper opening portion of the semiconductor layer of the laminated body (f) and laminated. Get the body (g).
  • the semiconductor device obtained as described above can satisfactorily suppress the diffusion of oxygen and the like in the semiconductor layer, exhibit excellent ohmic characteristics, improve crystal defects at the ends, and have a better depletion layer.
  • the electric field relaxation is further improved, and the leakage current can be suppressed more satisfactorily.
  • the oxide semiconductor layer by covering at least the side surface of the oxide semiconductor layer with the insulator film (dielectric film) 104, it is possible to suppress the diffusion of oxygen by the oxide semiconductor, the absorption of moisture, the inflow of oxygen and the like in the atmosphere, and the like. It has good semiconductor characteristics.
  • FIG. 7 shows a main part of a Schottky barrier diode (SBD) as a semiconductor element which is one of the preferred embodiments of the present invention. (Since the porous layer 108 and the substrate 109 are the same as those in FIG. 6, the illustration is omitted.)
  • the SBD in FIG. 7 is different from the SBD in FIG. 6 on the side surface of the Schottky electrode 103 in FIG. No tapered region is provided, and the outer end portion of the insulator film 104 covering the semiconductor layer 101 and the outer end portion of the ohmic electrode 102 are the same end without a step. Even with such a configuration, the effect of the present invention can be expected.
  • SBD Schottky barrier diode
  • the semiconductor element is preferably a vertical device, and is particularly useful for a power device.
  • the semiconductor element include a diode (for example, a PN diode, a Schottky barrier diode, a junction barrier Schottky diode, etc.) or a transistor (for example, a MOSFET, a MESFET, etc.), and among them, a diode is preferable and a Schottky.
  • a barrier diode (SBD) is more preferred.
  • the semiconductor element of the present invention is suitably used as a semiconductor device by joining to a lead frame, a circuit board, a heat radiating board or the like with a joining member by a known method, and in particular, a power module, an inverter or a power module. It is suitably used as a converter, and further, for example, a semiconductor system using a power supply device or the like.
  • a suitable example of the semiconductor device is shown in FIG. In the semiconductor device of FIG. 12, both sides of the semiconductor element 500 are bonded to the lead frame, the circuit board, or the heat radiating board 502 by solder 501, respectively. With this configuration, a semiconductor device having excellent heat dissipation can be obtained.
  • the periphery of the joining member such as solder is sealed with a resin.
  • Such semiconductor devices are also included in the present invention.
  • the power supply device can be manufactured from the semiconductor device or as the semiconductor device by connecting to a wiring pattern or the like by using a known method.
  • the power supply system 170 is configured by using the plurality of power supply devices 171 and 172 and the control circuit 173.
  • the power supply system can be used in the system apparatus 180 by combining the electronic circuit 181 and the power supply system 182.
  • An example of the power supply circuit diagram of the power supply device is shown in FIG. FIG. 11 shows a power supply circuit of a power supply device including a power circuit and a control circuit.
  • the DC voltage is switched at a high frequency by an inverter 192 (composed of MOSFETs A to D), converted to AC, and then insulated and transformed by a transformer 193.
  • the voltage comparator 197 compares the output voltage with the reference voltage, and the PWM control circuit 196 controls the inverter 192 and the rectifier MOSFET 194 so as to obtain a desired output voltage.
  • the semiconductor device is preferably a power card, includes a cooler and an insulating member, and the coolers are provided on both sides of the semiconductor layer via at least the insulating member. It is more preferable that heat radiating layers are provided on both sides of the semiconductor layer, and that the cooler is provided on the outside of the heat radiating layer at least via the insulating member.
  • FIG. 13 shows a power card which is one of the preferred embodiments of the present invention. The power card of FIG.
  • a double-sided cooling type power card 201 which includes a refrigerant tube 202, a spacer 203, an insulating plate (insulating spacer) 208, a sealing resin portion 209, a semiconductor chip 301a, and a metal heat transfer plate (protruding terminal). Section) 302b, a heat sink and an electrode 303, a metal heat transfer plate (protruding terminal section) 303b, a solder layer 304, a control electrode terminal 305, and a bonding wire 308.
  • the cross section in the thickness direction of the refrigerant tube 202 has a large number of flow paths 222 partitioned by a large number of partition walls 221 extending in the flow path direction at predetermined intervals from each other. According to such a suitable power card, higher heat dissipation can be realized and higher reliability can be satisfied.
  • the semiconductor chip 301a is joined by a solder layer 304 on the inner main surface of the metal heat transfer plate 302b, and the metal heat transfer plate (protruding terminal portion) 302b is formed by the solder layer 304 on the remaining main surface of the semiconductor chip 301a. It is joined so that the anode electrode surface and the cathode electrode surface of the flywheel diode are connected to the collector electrode surface and the emitter electrode surface of the IGBT in so-called antiparallel.
  • Examples of the materials of the metal heat transfer plates (protruding terminal portions) 302b and 303b include Mo and W.
  • the metal heat transfer plates (protruding terminal portions) 302b and 303b have a difference in thickness that absorbs the difference in thickness of the semiconductor chip 301a, whereby the outer surfaces of the metal heat transfer plates 302b and 303b are flat. ..
  • the resin sealing portion 209 is made of, for example, an epoxy resin, and is molded by covering the side surfaces of the metal heat transfer plates 302b and 303b, and the semiconductor chip 301a is molded by the resin sealing portion 209. However, the outer main surface, that is, the contact heat receiving surface of the metal heat transfer plates 302b and 303b is completely exposed.
  • the metal heat transfer plates (protruding terminal portions) 302b and 303b project to the right in FIG. 13 from the resin sealing portion 209, and the control electrode terminal 305, which is a so-called lead frame terminal, is, for example, a semiconductor chip 301a on which an IGBT is formed.
  • the gate (control) electrode surface and the control electrode terminal 305 are connected.
  • the insulating plate 208 which is an insulating spacer, is made of, for example, an aluminum nitride film, but may be another insulating film.
  • the insulating plate 208 completely covers and adheres to the metal heat transfer plates 302b and 303b, but the insulating plate 208 and the metal heat transfer plates 302b and 303b may simply come into contact with each other or have good heat such as silicon grease. Heat transfer materials may be applied or they may be joined in various ways. Further, the insulating layer may be formed by ceramic spraying or the like, the insulating plate 208 may be bonded on the metal heat transfer plate, or may be bonded or formed on the refrigerant tube.
  • the refrigerant tube 202 is manufactured by cutting an aluminum alloy into a plate material formed by a pultrusion molding method or an extrusion molding method to a required length.
  • the cross section in the thickness direction of the refrigerant tube 202 has a large number of flow paths 222 partitioned by a large number of partition walls 221 extending in the flow path direction at predetermined intervals from each other.
  • the spacer 203 may be, for example, a soft metal plate such as a solder alloy, or may be a film (film) formed by coating or the like on the contact surfaces of the metal heat transfer plates 302b and 303b.
  • the surface of the soft spacer 203 is easily deformed to adapt to the minute irregularities and warpage of the insulating plate 208 and the minute irregularities and warpage of the refrigerant tube 202 to reduce the thermal resistance.
  • a known good thermal conductive grease or the like may be applied to the surface of the spacer 203 or the like, or the spacer 203 may be omitted.
  • the semiconductor device of the present invention can be used in all fields such as semiconductors (for example, compound semiconductor electronic devices, etc.), electronic parts / electrical equipment parts, optical / electrophotographic related devices, industrial parts, etc., but is particularly useful for power devices. is there.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

平坦性に優れ、かつ歪がかりにくい良好な半導体特性を実現可能とする多孔質層を備えた半導体素子を提供する。半導体膜と、半導体膜の第１面側または第１面側の反対側である第２面側に配置された多孔質層とを含み、前記多孔質層の空隙率が１０％以下である半導体素子。

Description

半導体素子
　本発明は、パワーデバイス等として有用な半導体素子に関する。
　酸化ガリウム（Ｇａ２Ｏ３）は、室温において４．８－５．３ｅＶという広いバンドギャップを持ち、可視光及び紫外光をほとんど吸収しない透明半導体である。そのため、特に、深紫外光線領域で動作する光・電子デバイスや透明エレクトロニクスにおいて使用するための有望な材料であり、近年においては、酸化ガリウム（Ｇａ２Ｏ３）を基にした、光検知器、発光ダイオード（ＬＥＤ）及びトランジスタの開発が行われている（非特許文献１参照）。
　また、酸化ガリウム（Ｇａ２Ｏ３）には、α、β、γ、σ、εの５つの結晶構造が存在し、一般的に最も安定な構造は、β－Ｇａ２Ｏ３である。しかしながら、β－Ｇａ２Ｏ３はβガリア構造であるので、一般に電子材料等で利用する結晶系とは異なり、半導体装置への利用は必ずしも好適ではない。また、β－Ｇａ２Ｏ３薄膜の成長は高い基板温度や高い真空度を必要とするので、製造コストも増大するといった問題もある。また、非特許文献２にも記載されているように、β－Ｇａ２Ｏ３では、高濃度（例えば１×１０１９／ｃｍ３以上）のドーパント（Ｓｉ）でさえも、イオン注入後、８００℃～１１００℃の高温にてアニール処理を施さなければドナーとして使えなかった。
　一方、α－Ｇａ２Ｏ３は、既に汎用されているサファイア基板と同じ結晶構造を有するため、光・電子デバイスへの利用には好適であり、さらに、β－Ｇａ２Ｏ３よりも広いバンドギャップをもつため、パワーデバイスに特に有用であり、そのため、α－Ｇａ２Ｏ３を半導体として用いた半導体装置が待ち望まれている状況である。
　特許文献１および２には、β－Ｇａ２Ｏ３を半導体として用い、これに適合したオーミック特性が得られる電極として、Ｔｉ層およびＡｕ層からなる２層、Ｔｉ層、Ａｌ層およびＡｕ層からなる３層、またはＴｉ層、Ａｌ層、Ｎｉ層およびＡｕ層からなる４層を用いた半導体装置が記載されている。
　また、特許文献３には、β－Ｇａ２Ｏ３を半導体として用い、これに適合したショットキー特性が得られる電極として、Ａｕ、Ｐｔ、あるいはＮｉおよびＡｕの積層体のいずれかを用いた半導体装置が記載されている。
　しかしながら、特許文献１～３の記載の電極を、α－Ｇａ２Ｏ３を半導体として用いた半導体装置に適用した場合、ショットキー電極やオーミック電極として機能しなかったり、電極が膜に接合しなかったり、半導体特性が損なわれたりするなどの問題があった。さらに、特許文献１～３に記載の電極構成は、電極端部からリーク電流が発生してしまうなど、半導体装置として実用上満足できるようなものを得ることができていなかった。
　また、貼り合わせ等の際に導電性接着シートを用いることが考えられるが、平坦性が悪くなったり、応力等が集中しやすく歪が生じたりする問題があり、半導体素子そのものには適用することが困難であった。
特開２００５－２６０１０１号公報 特開２００９－８１４６８号公報 特開２０１３－１２７６０号公報
Jun Liang Zhao et al, "UV and Visible Electroluminescence From a Sn:Ga2O3/n+－Si Heterojunction by Metal－Organic Chemical Vapor Deposition",IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 58, NO.5 MAY 2011 Kohei Sasaki et al, "Si-Ion Implantation Doping in β－Ga2O3 an d Its Application to Fabrication of Low－Resistance Ohmic Contacts", Applied Physics Express 6 (2013) 086502
　本発明は、平坦性に優れ、かつ応力が緩和されて歪がかかりにくい良好な半導体特性を実現可能とする多孔質層を備えた半導体素子を提供することを目的とする。
　本発明者らは、上記目的を達成すべく鋭意検討した結果、空隙率を１０％以下とした多孔質層を半導体素子に用いることにより、平坦性に優れ、かつ歪がかかりにくい良好な半導体特性を実現可能とする多孔質層を備えた半導体素子が得られることを知見した。
　また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
　すなわち、本発明は、以下に関する。
［１］　半導体膜と、前記半導体膜の第１面側または第１面側の反対側である第２面側に配置された多孔質層とを含み、前記多孔質層の空隙率が１０％以下であることを特徴とする半導体素子。
［２］　半導体膜と、前記半導体膜の第１面側または第１面側の反対側である第２面側に配置された多孔質層とを含み、前記多孔質層が貴金属を含む、半導体素子。
［３］　前記半導体膜は酸化物半導体膜であることを特徴とする前記［１］または［２］記載の半導体素子。
［４］　前記半導体膜がコランダム構造を有する前記［１］～［３］のいずれかに記載の半導体素子。
［５］　前記半導体膜の主面がｍ面である、前記［１］～［４］のいずれかに記載の半導体素子。
［６］　前記半導体膜が酸化ガリウムおよび／または酸化イリジウムを含む、前記［１］～［５］のいずれかに記載の半導体素子。
［７］　前記半導体膜がドーパントを含む、前記［１］～［６］のいずれかに記載の半導体素子。
［８］　前記多孔質層が銀の多孔質層である、前記［１］～［７］のいずれかに記載の半導体素子。
［９］　前記多孔質層に接着されている基板をさらに含む、前記［１］～［８］のいずれかに記載の半導体素子。
［１０］　前記基板が、表面の少なくとも一部にニッケルを含む、前記［９］記載の半導体素子。
［１１］　前記基板が、表面の少なくとも一部に金を含む、前記［９］記載の半導体素子。
［１２］　前記酸化物半導体膜の少なくとも側面を覆う誘電体膜とをさらに含む、前記［３］記載の半導体素子。
［１３］　前記誘電体膜が前記酸化物半導体膜の側面全体を覆っている、前記［１２］記載の半導体素子。
［１４］　前記誘電体膜が、前記酸化物半導体膜の第１面の少なくとも一部を覆っている、前記［１２］または［１３］記載の半導体素子。
［１５］　前記酸化物半導体膜の側面がテーパを有する、前記［１２］～［１４］のいずれかに記載の半導体素子。
［１６］　前記酸化物半導体膜の側面のテーパが、前記酸化物半導体膜の第１面から第２面に向かって広がるように傾斜している、前記［１５］記載の半導体素子。
［１７］　半導体膜と、前記半導体膜の第１面側に配置された第１電極と、前記第１面側の反対側にある第２面側に配置された第２電極とを少なくとも有する半導体素子において、さらに、第２電極に接触して配置された多孔質層とを含み、前記多孔質層の空隙率が１０％以下であることを特徴とする半導体素子。
［１８］　前記第２電極が、第１の金属層と、第２の金属層と、第３の金属層とを少なくとも含むことを特徴とする、前記［１７］記載の半導体素子。
［１９］　前記第２の金属層は、前記第１の金属層と前記第３の金属層との間に配置されており、前記第２の金属層がＰｔ層またはＰｄ層であることを特徴とする、前記［１８］に記載の半導体素子。
［２０］　前記第１の金属層がＴｉ層またはＩｎ層である、前記［１８］または［１９］に記載の半導体素子。
［２１］　前記第３の金属層がＡｕ層、Ａｇ層およびＣｕ層から選択される少なくとも１つの金属層である、前記［１８］～［２０］のいずれかに記載の半導体素子。
［２２］　前記第２電極がオーミック電極である、前記［１７］～［２１］のいずれかに記載の半導体素子。
［２３］　縦型デバイスである、前記［１］～［２２］のいずれかに記載の半導体素子。
［２４］　パワーデバイスである前記［１］～［２３］のいずれかに記載の半導体素子。
［２５］　少なくとも半導体素子がリードフレーム、回路基板または放熱基板と接合部材によって接合されて構成される半導体装置であって、前記半導体素子が、前記［１］～［２４］のいずれかに記載の半導体素子である半導体装置。
［２６］　パワーモジュール、インバータまたはコンバータである前記［２５］記載の半導体装置。
［２７］　パワーカードである前記［２５］または［２６］に記載の半導体装置。
［２８］　半導体素子または半導体装置を備える半導体システムであって、前記半導体素子が、前記［１］～［２４］のいずれかに記載の半導体素子であり、前記半導体装置が、前記［２５］～［２７］のいずれかに記載の半導体装置であることを特徴とする半導体システム。
　本発明の半導体素子は、平坦性に優れ、かつ応力が緩和されて歪がかかりにくい良好な半導体特性を実現可能とする多孔質層を有しており、構造安定性に優れている。
本発明の半導体素子の好適な一態様を模式的に示す断面図である。 図１の半導体素子の好適な製造方法の一態様を説明する図である。 図１の半導体素子の好適な製造方法の一態様を説明する図である。 図１の半導体素子の好適な製造方法の一態様を説明する図である。 図１の半導体素子の好適な製造方法の一態様を説明する図である。 本発明の半導体素子の好適な一態様を模式的に示す断面図である。 本発明の半導体素子の好適な一態様を模式的に示す断面図である。 試験例の結果として断面ＳＥＭ像を示す図であり、（ａ）は通常のアニールによって銀からなる多孔質層を形成した場合を示し、（ｂ）はさらに熱圧着を行って空隙率を１０％以下とした多孔質層を示す。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 半導体装置の好適な一例を模式的に示す図である。 パワーカードの好適な一例を模式的に示す図である。
　本発明の半導体素子は、半導体膜（以下、単に「半導体層」ともいう）と、前記半導体膜の第１面側または第１面側の反対側である第２面側に配置された多孔質層とを含み、前記多孔質層の空隙率が１０％以下であることを特長とする。ここで、「空隙率」とは、空隙によって生じる空間の体積が、多孔質層の体積（空隙を含む体積）に占める割合をいう。多孔質層の空隙率は、例えば、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）を用いて撮影された断面写真に基づき、求めることができる。具体的には、多孔質層の断面写真（ＳＥＭ像）を複数の位置で撮影する。次に、市販の画像解析ソフトを用いて、撮影したＳＥＭ像の２値化を行ない、ＳＥＭ像における孔（空隙）に相当する部分（例えば黒色部）の割合を求める。複数の位置で撮影したＳＥＭ像から求めた黒色部の割合を平均化し、多孔質層の空隙率とする。なお、前記「多孔質層」は、連続した膜状の構造体である多孔質膜状だけでなく、多孔質の凝集体状を含む。
　前記多孔質層は、特に限定されないが、金属を含むのが好ましく、例えば金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）等の貴金属を含むのがより好ましく、銀（Ａｇ）を含むのが最も好ましい。なお、前記多孔質層は、多孔質基板に前記貴金属等の金属膜が被覆されていてもよいが、本発明においては、前記金属の多孔質層であるのが好ましく、前記貴金属の多孔質層であるのがより好ましく、銀（Ａｇ）の多孔質層であるのが最も好ましい。また、前記多孔質層は、単層であってもよいし、多層であってもよい。また、前記多孔質層の厚さは、本発明の目的を阻害しない限り、特に限定されないが、約１０ｎｍ～約１ｍｍであるのが好ましく、１０ｎｍ～２００μｍであるのが好ましく、３０ｎｍ～５０μｍであるのがより好ましい。
　前記多孔質層は、金属（好ましくは貴金属）を焼結することにより好適に得ることができる。なお、前記多孔質層の空隙率を１０％にする手段は、特に限定されず、公知の手段であってよく、焼結時間、圧力、焼結温度等の焼結条件を適宜設定することにより、容易に前記多孔質層の空隙率を１０％にすることができ、例えば、加熱下での圧着（熱圧着）等によって空隙率を１０％以下に調節する手段などが挙げられ、より具体的に例えば、焼結の際に、一定の加圧下で通常よりも長い焼結時間で焼結したりすることなどが挙げられる。図８（ａ）は試験例としてＡｇからなる多孔質層を通常のアニールによって接合した場合の空隙率を示す。図８（ａ）に示すとおり、多孔質層の空隙率は、通常１０％を超えるが、図８（ｂ）に示す通り、さらに１時間例えば３００℃～５００℃の加熱下で例えば０．２ＭＰａ～１０ＭＰａの加圧下で圧着すると、空隙率が１０％以下となり、このような空隙率１０％以下の多孔質層を半導体素子に用いることによって、半導体特性を損なうことなく、反りや熱応力の集中等を緩和することができる。
　また、本発明の半導体素子は、半導体膜と、前記半導体膜の第１面側または第１面側の反対側である第２面側に配置された多孔質層とを含み、前記多孔質層が貴金属を含むことを特長とする。この場合においても、前記多孔質層の空隙率が１０％以下であるのがより好ましい。
　本発明においては、前記半導体素子が、半導体膜と、前記半導体膜の第１面側に配置された第１電極と、前記第１面側の反対側にある第２面側に配置された第２電極とを少なくとも有する半導体素子において、さらに、第２電極に接触して配置された多孔質層とを含み、前記多孔質層の空隙率が１０％以下であるのが好ましく、またさらに、半導体膜と、前記半導体膜の第１面側に配置された第１電極と、前記第１面側の反対側にある第２面側に配置された第２電極とを少なくとも有する半導体素子において、さらに、第２電極に接触して配置された多孔質層と、該多孔質層上に配置された基板とを含み、前記第２電極が第１の金属層と、第２の金属層と、第３の金属層とを少なくとも含み、前記多孔質層の空隙率が１０％以下であるのがより好ましい。
　前記基板は、特に限定されないが、導電性基板であるのが好ましい。前記導電性基板は、導電性を有しており、半導体層を支持可能なものであれば、特に限定されない。前記導電性基板の材料も、本発明の目的を阻害しない限り、特に限定されない。前記導電性基板の材料としては、例えば、金属（例えば、アルミニウム、ニッケル、クロム、ニクロム、銅、金、銀、白金、ロジウム、インジウム、モリブデン、タングステン）もしくは導電性金属酸化物（例えば、ＩＴＯ（ＩｎＳｎＯ化合物）やＦＴＯ（フッ素などがドープされた酸化スズ）、酸化亜鉛等）、ケイ素（Ｓｉ）。導電性カーボン等が挙げられる。本発明においては、前記導電性基板が、遷移金属を含むのが好ましく、周期律表第６族および第１１族から選ばれる少なくとも１種の金属を含むのがより好ましく、周期律表第６族の金属を含むのが好ましい。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）から選ばれる少なくとも１種以上の金属等が挙げられる。本発明においては、周期律表第６族の金属が、モリブデンを含むのが好ましい。周期律表第１１族の金属としては、例えば、銅（Ｃｕ）、銀（Ａｕ）および金（Ａｕ）から選ばれる少なくとも１種の金属等が挙げられる。また、本発明においては、前記導電性基板が、２種以上の金属を含んでいるのも好ましく、このような２種以上の金属の組み合わせとしては、例えば、銅（Ｃｕ）－銀（Ａｇ）、銅（Ｃｕ）－スズ（Ｓｎ）、銅（Ｃｕ）－鉄（Ｆｅ）、銅（Ｃｕ）－タングステン（Ｗ）、銅（Ｃｕ）－モリブデン（Ｍｏ）、銅（Ｃｕ）－チタン（Ｔｉ）、モリブデン（Ｍｏ）－ランタン（Ｌａ）、モリブデン（Ｍｏ）－イットリウム（Ｙ）、モリブデン（Ｍｏ）－レニウム（Ｒｅ）、モリブデン（Ｍｏ）－タングステン（Ｗ）、モリブデン（Ｍｏ）－ニオブ（Ｎｂ）、モリブデン（Ｍｏ）－タンタル（Ｔａ）等が挙げられる。本発明においては、前記導電性基板が、モリブデンを主成分として含むのが好ましく、モリブデンおよび銅を含むのがより好ましい。ここで、「主成分」とは、例えば、前記導電性基板がＭｏを主成分して含む場合、Ｍｏが、原子比で、前記導電性基板の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよい。このような好ましい導電性基板の材料、好ましい前記導電性接着層、および上記した好ましい半導体層を組み合わせて用いることにより、上記した好ましい半導体層が有する半導体特性を半導体素子においてより良好に発現することができる。なお、本発明においては、前記基板が、基板の表面の少なくとも一部にニッケルを含むのが好ましく、また、基板の表面の少なくとも一部に金を含むのも好ましい。
　なお、前記基板は、多孔質層に、接着層（例えば導電性接着剤や金属からなる接着層等）などの１層以上の他の層を介して接着されていてもよい。
　前記半導体膜は、半導体を含む膜であれば特に限定されず、酸化物半導体膜であってもよく、結晶性酸化物半導体を含んでいるのが好ましく、結晶性酸化物半導体を主成分として含むのがより好ましい。また、本発明においては、前記結晶性酸化物半導体が、周期律表第９族（例えば、コバルト、ロジウムまたはイリジウム等）および第１３族（例えば、アルミニウム、ガリウムまたはインジウム等）から選ばれる１種または２種以上の金属を含有するのが好ましく、アルミニウム、インジウム、ガリウムおよびイリジウムから選ばれる少なくとも１種の金属を含有するのがより好ましく、少なくともガリウムまたはイリジウムを含むのが最も好ましい。前記結晶性酸化物半導体の結晶構造も、特に限定されない。前記結晶性酸化物半導体の結晶構造としては、例えば、コランダム構造、βガリア構造または六方晶構造（例えば、ε型構造）等が挙げられる。本発明においては、前記結晶性酸化物半導体が、コランダム構造を有するのが好ましく、コランダム構造を有しており、さらに主面がｍ面であるのがより好ましい。また、前記結晶性酸化物半導体はオフ角を有していてもよい。本発明においては、前記半導体膜が酸化ガリウムおよび／または酸化イリジウムを含むのが好ましく、α－Ｇａ２Ｏ３および／またはα－Ｉｒ２Ｏ３を含むのがより好ましい。なお、「主成分」とは、前記結晶性酸化物半導体が、原子比で、前記半導体層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、さらにより好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。また、前記半導体層の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、本発明においては、１μｍ以上であるのが好ましく、１０μｍ以上であるのがより好ましい。前記半導体膜の表面積は特に限定されないが、１ｍｍ２以上であってもよいし、１ｍｍ２以下であってもよいが、１０ｍｍ２～３００ｃｍ２であるのが好ましく、１００ｍｍ２～１００ｃｍ２であるのがより好ましい。また、前記半導体層は、通常、単結晶であるが、多結晶であってもよい。また、前記半導体層は、少なくとも第１の半導体層と第２の半導体層とを含む多層膜であって、第１の半導体層上にショットキー電極が設けられる場合には、第１の半導体層のキャリア密度が、第２の半導体層のキャリア密度よりも小さい多層膜であるのも好ましい。なお、この場合、第２の半導体層には、通常、ドーパントが含まれており、前記半導体層のキャリア密度は、ドーピング量を調節することにより、適宜設定することができる。
　前記半導体層は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはマグネシウム、カルシウム、亜鉛等のｐ型ドーパントなどが挙げられる。本発明においては、前記ｎ型ドーパントが、Ｓｎ、ＧｅまたはＳｉであるのが好ましい。ドーパントの含有量は、前記半導体層の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％～２０原子％であるのがより好ましく、０．００００１原子％～１０原子％であるのが最も好ましい。より具体的には、ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよい。また、さらに、本発明の一態様によれば、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。また、前記半導体層の固定電荷の濃度も、特に限定されないが、本発明においては、１×１０１７／ｃｍ３以下であるのが、前記半導体層により良好に空乏層を形成することができるので、好ましい。
　前記半導体層は、公知の手段を用いて形成されてよい。前記半導体層の形成手段としては、例えば、ＣＶＤ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ法、ＨＶＰＥ法、パルス成長法またはＡＬＤ法などが挙げられる。本発明においては、前記半導体層の形成手段が、ミストＣＶＤ法またはミスト・エピタキシー法であるのが好ましい。前記のミストＣＶＤ法またはミスト・エピタキシー法では、例えば、原料溶液を霧化し（霧化工程）、液滴を浮遊させ、霧化後、得られた霧化液滴をキャリアガスでもって基体上まで搬送し（搬送工程）、ついで、前記基体近傍で前記霧化液滴を熱反応させることによって、基体上に結晶性酸化物半導体を主成分として含む半導体膜を積層する（成膜工程）ことにより前記半導体層を形成する。
（霧化工程）
　霧化工程では、前記原料溶液を霧化する。前記原料溶液の霧化手段は、前記原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段が好ましい。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能な霧化液滴（ミストを含む）であるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ～１０μｍである。
（原料溶液）
　前記原料溶液は、霧化または液滴化が可能であり、半導体膜を形成可能な原料を含んでいれば特に限定されず、無機材料であっても、有機材料であってもよい。本発明においては、前記原料が、金属または金属化合物であるのが好ましく、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウムから選ばれる１種または２種以上の金属を含むのがより好ましい。
　本発明においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。
　また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、異常粒の発生をより効率的に抑制できるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素（Ｈ２Ｏ２）、過酸化ナトリウム（Ｎａ２Ｏ２）、過酸化バリウム（ＢａＯ２）、過酸化ベンゾイル（Ｃ６Ｈ５ＣＯ）２Ｏ２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。
　前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはＭｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｉ、Ｐｂ、Ｎ、もしくはＰ等のｐ型ドーパントなどが挙げられる。前記ドーパントの含有量は、所望のキャリア密度に対するドーパントの原料中の濃度の関係を示す検量線を用いることにより適宜設定される。
　原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。
（搬送工程）
　搬送工程では、キャリアガスでもって前記霧化液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。
（成膜工程）
　成膜工程では、前記基体近傍で前記霧化液滴を熱反応させることによって、基体上に、前記半導体膜を成膜する。熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、３００℃～６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下（例えば、不活性ガス雰囲気下等）、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、不活性ガス雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、前記半導体膜の膜厚は、成膜時間を調整することにより、設定することができる。
（基体）
　前記基体は、前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
　前記基板は、板状であって、前記半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ－ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよい。
　基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α－Ａｌ２Ｏ３（サファイア基板）またはα－Ｇａ２Ｏ３が好適に挙げられ、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板、ｃ面サファイア基板や、α型酸化ガリウム基板（ａ面、ｍ面またはｒ面）などがより好適な例として挙げられる。β－ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ－Ｇａ２Ｏ３基板、又はＧａ２Ｏ３とＡｌ２Ｏ３とを含みＡｌ２Ｏ３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板などが挙げられる。
　本発明においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、３００℃～６５０℃であり、好ましくは３５０℃～５５０℃である。また、アニールの処理時間は、通常、１分間～４８時間であり、好ましくは１０分間～２４時間であり、より好ましくは３０分間～１２時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよい。非酸素雰囲気下であってもよいし、酸素雰囲気下であってもよい。非酸素雰囲気下としては、例えば、不活性ガス雰囲気下（例えば、窒素雰囲気下）または還元ガス雰囲気下等が挙げられるが、本発明においては、不活性ガス雰囲気下が好ましく、窒素雰囲気下であるのがより好ましい。
　また、本発明においては、前記基体上に、直接、前記半導体膜を設けてもよいし、応力緩和層（例えば、バッファ層、ＥＬＯ層等）、剥離犠牲層等の他の層を介して前記半導体膜を設けてもよい。各層の形成手段は、特に限定されず、公知の手段であってよいが、本発明においては、ミストＣＶＤ法が好ましい。
　本発明においては、前記半導体膜を、前記基体等から剥離する等の公知の手段を用いた後に、前記半導体層として半導体素子に用いてもよいし、そのまま前記半導体層として半導体素子に用いてもよい。
　本発明においては、前記第２電極がオーミック電極であるのが好ましい。
　前記オーミック電極は、第１の金属層と、第２の金属層と、第３の金属層とを少なくとも含み、第２の金属層は、第１の金属層と第３の金属層との間に配置されており、第２の金属層がＰｔ層またはＰｄ層であるのが好ましい。なお、該第１の金属層と該第２の金属層と該第３の金属層とは、通常、互いに異なる１種または２種以上の金属からそれぞれ構成されている。本発明においては、前記オーミック電極の第１の金属層がＴｉ層またはＩｎ層であるのが好ましい。また、前記オーミック電極の第３の金属層がＡｕ層、Ａｇ層およびＣｕ層から選択される少なくとも1つの金属層であるのも好ましい。前記オーミック電極のそれぞれの金属層の厚さは、特に限定されないが、０．１ｎｍ～１０μｍが好ましく、５ｎｍ～５００ｎｍがより好ましく、１０ｎｍ～２００ｎｍが最も好ましい。
　本発明においては、前記第１電極がショットキー電極であるのが好ましい。
　前記ショットキー電極（以下、単に「電極層」ともいう）は、導電性を有しており、ショットキー電極として用いることができるものであれば、本発明の目的を阻害しない限り特に限定されない。前記電極層の構成材料は、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明においては、前記電極の材料が、金属であるのが好ましい。前記金属としては、好適には、例えば、周期律表第４族～第１１族から選ばれる少なくとも１種の金属等が挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられる。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）などが挙げられる。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられる。周期律表第１１族の金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。本発明においては、前記ショットキー電極がモリブデンおよび／またはコバルトを含むのが好ましい。前記電極層の層厚は、特に限定されないが、０．１ｎｍ～１０μｍが好ましく、５ｎｍ～５００ｎｍがより好ましく、１０ｎｍ～２００ｎｍが最も好ましい。また、本発明においては、前記電極層が、互いに組成の異なる２層以上からなるものであるのが好ましい。前記電極層をこのような好ましい構成とすることにより、よりショットキー特性に優れた半導体素子を得ることができるだけでなく、リーク電流の抑制効果をより良好に発現することができる。
　本発明においては、前記ショットキー電極が第１の金属層と、第２の金属層と、第３の金属層とを少なくとも含むのが好ましい。前記ショットキー電極の第１の金属層が、遷移金属層であるのが好ましく、Ｍｏおよび／またはＣｏ層であるのがより好ましく、Ｃｏ層またはＭｏ層であるのが最も好ましい。また、前記ショットキー電極の第２の金属層が、Ｔｉ層であるのが好ましく、前記ショットキー電極の第３の金属層がＡｌ層であるのも好ましい。
　前記電極層の形成手段は特に限定されず、公知の手段であってよい。前記電極層の形成手段としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。
　また、本発明の一態様においては、前記ショットキー電極が、前記半導体素子の外側に向かって膜厚が減少する構造を有するのが好ましい。この場合、前記ショットキー電極が、側面にテーパ領域を有していてもよいし、前記ショットキー電極が第１の電極層および第２の電極層を含む２層以上からなり、且つ、第１の電極層の外端部が、第２の電極層の外端部よりも外側に位置していてもよい。本発明の一態様において、前記ショットキー電極がテーパ領域を有している場合、かかるテーパ領域のテーパ角は、本発明の目的を阻害しない限り、特に限定されないが、好ましくは、８０°以下であり、より好ましくは、６０°以下であり、最も好ましくは、４０°以下である。前記テーパ角の下限も特に限定されないが、好ましくは、０．２°であり、より好ましくは、１°である。また、本発明の一態様においては、前記ショットキー電極の第１の電極層の外端部が、第２の電極層の外端部よりも外側に位置している場合、第１の電極層の外端部と第２の電極層の外端部との距離が１μｍ以上であるのが、よりリーク電流を抑制することができるので、好ましい。また、本発明の一態様においては、前記ショットキー電極の第１の電極層のうち、第２の電極層の外端部よりも外側に張り出している部分（以下、「張り出し部分」ともいう）の少なくとも一部が、前記半導体素子の外側に向かって膜厚が減少する構造を有しているのも、前記半導体素子の耐圧性をより優れたものとすることができるので、好ましい。また、このような好ましい電極構成と上記した好ましい前記半導体層の構成材料とを組み合わせることによって、より良好にリーク電流が抑制された、より低損失な半導体素子を得ることができる。
　以下、図面を用いて本発明の好適な実施の態様をより詳細に説明するが、本発明はこれら実施の態様に限定されるものではない。
　図１は、本発明の好適な実施態様の一つである半導体素子として、ショットキーバリアダイオード（ＳＢＤ）の主要部を示す。半導体素子は、半導体層１０１と、半導体層１０１の第１面側または第１面側の反対側である第２面側に配置された空隙率が１０％以下の多孔質層１０８とを少なくとも有している。図１のＳＢＤは、さらに、オーミック電極１０２、ショットキー電極１０３、誘電体膜１０４を備えている。オーミック電極１０２は、金属層１０２ａ、金属層１０２ｂ、金属層１０２ｃを含んでいる。半導体層１０１は、第１の半導体層１０１ａ、第２の半導体層１０１ｂを含んでいる。ショットキー電極１０３は、金属層１０３ａ、金属層１０３ｂ、金属層１０３ｃを含んでいる。第１の半導体層１０１ａは、例えば、ｎ－型半導体層であり、第２の半導体層１０１ｂは、例えば、ｎ＋型半導体層１０１ｂである。また、誘電体膜１０４（以下、「絶縁体膜」ということもある）は、半導体層１０１の側面（第１の半導体層１０１ａの側面と第２の半導体層１０１ｂの側面）を覆って、半導体層１０１（第１の半導体層１０１ａ）の上面に位置する開口部を有しており、開口部は、第１の半導体層１０１ａの一部と前記ショットキー電極１０３の金属層１０３ｃとの間に設けられている。また、本実施態様において、半導体層１０１の側面がテーパを有している。誘電体膜１０４は、半導体層１０１の側面のテーパを覆って、さらに半導体層１０１（第１の半導体層１０１ａ）の上面の一部を覆うように延設されていてもよい。なお、半導体層１０１の側面のテーパは、半導体層１０１の第１面から第１面の反対側の第２面に向かって広がるように傾斜している。図１の半導体素子は、誘電体膜１０４により、端部の結晶欠陥が改善され、空乏層がより良好に形成され、電界緩和もさらに一段と良好となり、また、リーク電流をより良好に抑制することができる。なお、本実施態様においては、多孔質層１０８は、オーミック電極１０２（金属層１０２ｃ）上に配置され、半導体素子は、さらに、前記多孔質層１０８上に配置された基板１０９を有している。
　前記誘電体膜は、テーパ角を有しているのが好ましい。かかるテーパ角の形成手段は、特に限定されず、本発明においては、公知の手法によって、前記テーパ角を形成することができる。好適なテーパ角の形成手段としては、例えば、前記誘電体膜上に、前記誘電体膜よりもエッチングレートの速い薄膜を形成し、ついで、前記薄膜上にレジスト塗布を行い、フォトリソグラフィーおよびエッチングにて前記テーパ角を形成する手段等が挙げられる。
　また、前記誘電体膜の前記テーパ角が２０°以下であるのが好ましく、１０°以下であるのがより好ましい。本発明においては、前記テーパ角の下限は特に限定されないが、好ましくは、０．２°であり、より好ましくは、１．０°であり、最も好ましくは、２．２°である。
　本発明においては、前記誘電体膜が、酸化物半導体層の側面全体を覆っているのが酸素等の拡散等をより良好に抑制することができるので好ましい。また、本発明においては、前記誘電体膜が、前記酸化物半導体層の第１面の少なくとも一部を覆っているのが、耐圧等の半導体特性をより良好なものとし得るので好ましい。
　図６は、本発明の好適な実施態様の一つである半導体素子として、ショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図６のＳＢＤは、図１のＳＢＤに比べ、ショットキー電極１０３の側面にテーパ領域を有する点で異なる。図６の半導体素子は、第１の金属層としての金属層１０３ｂおよび／または金属層１０３ｃの外端部が、第２の金属層としての金属層１０３ａの外端部よりも外側に位置しているので、リーク電流をより良好に抑制することができる。またさらに、金属層１０３ｂおよび／または金属層１０３ｃのうち、金属層１０３ａの外端部よりも外側に張り出した部分が、半導体素子の外側に向かって膜厚が減少するテーパ領域を有しているので、より耐圧性に優れた構成となっている。
　金属層１０３ａの構成材料としては、例えば、第２の電極層の構成材料として例示した上記金属などが挙げられる。また、金属層１０３ｂおよび金属層１０３ｃの構成材料としては、例えば、第１の電極層の構成材料として例示した上記金属などが挙げられる。図１の各層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
　以下、図１のＳＢＤの好ましい製造工程について説明するが、本発明は、これら好ましい製造方法に限定されるものではない。図２（ａ）は、上記したミストＣＶＤ法により、結晶成長用基板（サファイア基板）１１０上に応力緩和層を介して、第１の半導体層１０１ａ、第２の半導体層１０１ｂが積層されている積層体を示す。第２の半導体層１０１ｂ上に、前記ドライ法または前記ウェット法を用いてオーミック電極として、金属層１０２ａ、金属層１０２ｂおよび金属層１０２ｃを形成し、図２（ｂ）の積層体を得る。第１の半導体層１０１ａは、例えば、ｎ－型半導体層であり、第２の半導体層１０１ｂは、例えば、ｎ＋型半導体層１０１ｂである。また、図２（ｂ）の積層体に貴金属からなる多孔質層１０８を介して基板１０９を積層して積層体（ｃ）を得る。そして、図３に示すとおり、積層体（ｃ）の結晶成長用基板１１０および応力緩和層１１１を、公知の剥離手段を用いて剥離し、積層体（ｄ）を得る。そして、図４に示すとおり、積層体（ｄ）の半導体層の側面をエッチングにてテーパ状とし、積層体（ｅ）を得たのち、テーパ状の側面および半導体層の開口部以外の上面に絶縁体膜１０４を積層して、積層体（ｆ）を得る。なお、製作の過程で絶縁体膜１０４の外端部および金属層１０２ａの外端部は、その下層（金属層１０２ｂ、金属層１０２ｃ、多孔質層１０８、基板１０９）の外端部に対して段差が生じるよう形成されているが、積層体（ｅ）のようにこれらの段差が殆ど生じないように絶縁体膜１０４を積層してもよい。次に、図５に示すとおり、積層体（ｆ）の半導体層の上面開口部分に、前記ドライ法または前記ウェット法を用いてショットキー電極として、金属層１０３ａ、１０３ｂおよび１０３ｃを形成し、積層体（ｇ）を得る。以上のようにして得られた半導体素子は、半導体層の酸素等の拡散を良好に抑制することができ、優れたオーミック特性を奏するとともに、端部の結晶欠陥が改善され、空乏層がより良好に形成され、電界緩和もさらに一段と良好となり、また、リーク電流をより良好に抑制することができる構成となっている。なお、上記好ましい態様でＳＢＤを試作したところ、前記誘電体膜が前記半導体層に良好に積層されており、クラックや凹凸等も特になく、平坦性に優れ、かつ歪がかかっていないことを顕微鏡等で確認した。そして、試作した本実施例品をパワーサイクル試験にて性能評価したところ、５分、３０００サイクルを完了し、評価結果は良好であった。また、ＳＥＭ－ＥＤＳ等で確認したところ、酸素等の拡散等が抑制されていることがわかった。なお、本実施例品においては、図８（ｂ）に示す通り、空隙率１０％以下の多孔質層が用いられている。
　また、酸化物半導体からなる半導体層１０１と、銀からなる多孔質層１０８を用いたＳＢＤであっても、上記と同様に、クラックや凹凸等も特になく、反りも抑制されていて、応力緩和が良好に作用する。
　また、絶縁体膜（誘電体膜）１０４によって酸化物半導体層の少なくとも側面を覆うことにより、酸化物半導体による酸素の拡散や吸湿や大気中等の酸素等の流入等を抑制することができるため、良好な半導体特性を奏する。
　図７は、本発明の好適な実施態様の一つである半導体素子として、ショットキーバリアダイオード（ＳＢＤ）の主要部を示す。（なお、多孔質層１０８と基板１０９は図６と同一であるため図示を省略している。）図７のＳＢＤは、図６のＳＢＤとは異なり、図１のショットキー電極１０３の側面にテーパ領域が設けられておらず、また、半導体層１０１を覆う絶縁体膜１０４の外端部と、オーミック電極１０２の外端部がそれぞれ、段差なく同一端となっている。このような構成であっても本発明の効果を期待することができる。
　前記半導体素子は、縦型デバイスであるのが好ましく、また、とりわけ、パワーデバイスに有用である。前記半導体素子としては、例えば、ダイオード（例えば、ＰＮダイオード、ショットキーバリアダイオード、ジャンクションバリアショットキーダイオード等）またはトランジスタ（例えば、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ等）などが挙げられるが、中でもダイオードが好ましく、ショットキーバリアダイオード（ＳＢＤ）がより好ましい。
　本発明の半導体素子は、上記した事項に加え、さらに公知の手法によって、リードフレーム、回路基板または放熱基板等に接合部材によって接合して半導体装置として好適に用いられ、とりわけ、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記半導体装置の好適な一例を図１２に示す。図１２の半導体装置は、半導体素子５００の両面が、それぞれ半田５０１によってリードフレーム、回路基板または放熱基板５０２と接合されている。このように構成することにより、放熱性に優れた半導体装置とすることができる。なお、本発明においては、半田等の接合部材の周囲が樹脂で封止されているのが好ましい。このような半導体装置も本発明に包含される。
　また、前記電源装置は、公知の方法を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図９は、複数の前記電源装置１７１、１７２と制御回路１７３を用いて電源システム１７０を構成している。前記電源システムは、図１０に示すように、電子回路１８１と電源システム１８２とを組み合わせてシステム装置１８０に用いることができる。なお、電源装置の電源回路図の一例を図１１に示す。図１１は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ１９２（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランス１９３で絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ１９４（Ａ～Ｂ’）で整流後、ＤＣＬ１９５（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器１９７で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路１９６でインバータ１９２及び整流ＭＯＳＦＥＴ１９４を制御する。
　本発明においては前記半導体装置が、パワーカードであるのが好ましく、冷却器および絶縁部材を含んでおり、前記半導体層の両側に前記冷却器がそれぞれ少なくとも前記絶縁部材を介して設けられているのがより好ましく、前記半導体層の両側にそれぞれ放熱層が設けられており、放熱層の外側に少なくとも前記絶縁部材を介して前記冷却器がそれぞれ設けられているのが最も好ましい。図１３は、本発明の好適な実施態様の一つであるパワーカードを示す。図１３のパワーカードは、両面冷却型パワーカード２０１となっており、冷媒チューブ２０２、スペーサ２０３、絶縁板（絶縁スペーサ）２０８、封止樹脂部２０９、半導体チップ３０１ａ、金属伝熱板（突出端子部）３０２ｂ、ヒートシンク及び電極３０３、金属伝熱板（突出端子部）３０３ｂ、はんだ層３０４、制御電極端子３０５、ボンディングワイヤ３０８を備える。冷媒チューブ２０２の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁２２１で区画された流路２２２を多数有している。このような好適なパワーカードによればより高い放熱性を実現することができ、より高い信頼性を満たすことができる。
　半導体チップ３０１ａは、金属伝熱板３０２ｂの内側の主面上にはんだ層３０４で接合され、半導体チップ３０１ａの残余の主面には、金属伝熱板（突出端子部）３０２ｂがはんだ層３０４で接合され、これによりＩＧＢＴのコレクタ電極面及びエミッタ電極面にフライホイルダイオードのアノード電極面及びカソード電極面がいわゆる逆並列に接続されている。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂの材料としては、例えば、ＭｏまたはＷ等が挙げられる。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂは、半導体チップ３０１ａの厚さの差を吸収する厚さの差をもち、これにより金属伝熱板３０２ｂおよび３０３ｂの外表面は平面となっている。
　樹脂封止部２０９は例えばエポキシ樹脂からなり、これら金属伝熱板３０２ｂおよび３０３ｂの側面を覆ってモールドされており、半導体チップ３０１ａは樹脂封止部２０９でモールドされている。但し、金属伝熱板３０２ｂおよび３０３ｂの外主面すなわち接触受熱面は完全に露出している。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂは樹脂封止部２０９から図１３中、右方に突出し、いわゆるリードフレーム端子である制御電極端子３０５は、例えばＩＧＢＴが形成された半導体チップ３０１ａのゲート（制御）電極面と制御電極端子３０５とを接続している。
　絶縁スペーサである絶縁板２０８は、例えば、窒化アルミニウムフィルムで構成されているが、他の絶縁フィルムであってもよい。絶縁板２０８は金属伝熱板３０２ｂおよび３０３ｂを完全に覆って密着しているが、絶縁板２０８と金属伝熱板３０２ｂおよび３０３ｂとは、単に接触するだけでもよいし、シリコングリスなどの良熱伝熱材を塗布してもよいし、それらを種々の方法で接合させてもよい。また、セラミック溶射などで絶縁層を形成してもよく、絶縁板２０８を金属伝熱板上に接合してもよく、冷媒チューブ上に接合または形成してもよい。
　冷媒チューブ２０２は、アルミニウム合金を引き抜き成形法あるいは押し出し成形法で成形された板材を必要な長さに切断して作製されている。冷媒チューブ２０２の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁２２１で区画された流路２２２を多数有している。スペーサ２０３は、例えば、はんだ合金などの軟質の金属板であってよいが、金属伝熱板３０２ｂおよび３０３ｂの接触面に塗布等によって形成したフィルム（膜）としてもよい。この軟質のスペーサ２０３の表面は、容易に変形して、絶縁板２０８の微小凹凸や反り、冷媒チューブ２０２の微小凹凸や反りになじんで熱抵抗を低減する。なお、スペーサ２０３の表面等に公知の良熱伝導性グリスなどを塗布してもよく、スペーサ２０３を省略してもよい。
　本発明の半導体素子は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。
　１０１　　半導体層
　１０１ａ　第１の半導体層
　１０１ｂ　第２の半導体層
　１０２　　オーミック電極
　１０２ａ　金属層
　１０２ｂ　金属層
　１０２ｃ　金属層
　１０３　　ショットキー電極
　１０３ａ　金属層
　１０３ｂ　金属層
　１０３ｃ　金属層
　１０４　　絶縁体膜（誘電体膜）
　１０８　　多孔質層
　１０９　　基板
　１１０　　結晶成長用基板
　１７０　　電源システム
　１７１　　電源装置
　１７２　　電源装置
　１７３　　制御回路
　１８０　　システム装置
　１８１　　電子回路
　１８２　　電源システム
　１９２　　インバータ
　１９３　　トランス
　１９４　　整流ＭＯＳＦＥＴ
　１９５　　ＤＣＬ
　１９６　　ＰＷＭ制御回路
　１９７　　電圧比較器
　２０１　　両面冷却型パワーカード
　２０２　　冷媒チューブ
　２０３　　スペーサ
　２０８　　絶縁板（絶縁スペーサ）
　２０９　　封止樹脂部
　２２１　　隔壁
　２２２　　流路
　３０１ａ　半導体チップ
　３０２ｂ　金属伝熱板（突出端子部）
　３０３　　ヒートシンク及び電極
　３０３ｂ　金属伝熱板（突出端子部）
　３０４　　はんだ層
　３０５　　制御電極端子
　３０８　　ボンディングワイヤ
　５００　　半導体素子
　５０１　　半田
　５０２　　リードフレーム、回路基板または放熱基板
 

 

Claims (28)

  1. 　半導体膜と、前記半導体膜の第１面側または第１面側の反対側である第２面側に配置された多孔質層とを含み、前記多孔質層の空隙率が１０％以下であることを特徴とする半導体素子。
  2. 　半導体膜と、前記半導体膜の第１面側または第１面側の反対側である第２面側に配置された多孔質層とを含み、前記多孔質層が貴金属を含む、半導体素子。
  3. 　前記半導体膜は酸化物半導体膜であることを特徴とする請求項１または２記載の半導体素子。
  4. 　前記半導体膜がコランダム構造を有する請求項１～３のいずれかに記載の半導体素子。
  5. 　前記半導体膜の主面がｍ面である、請求項１～４のいずれかに記載の半導体素子。
  6. 　前記半導体膜が酸化ガリウムおよび／または酸化イリジウムを含む、請求項１～５のいずれかに記載の半導体素子。
  7. 　前記半導体膜がドーパントを含む、請求項１～６のいずれかに記載の半導体素子。
  8. 　前記多孔質層が銀の多孔質層である、請求項１～７のいずれかに記載の半導体素子。
  9. 　前記多孔質層に接着されている基板をさらに含む、請求項１～８のいずれかに記載の半導体素子。
  10. 　前記基板が、表面の少なくとも一部にニッケルを含む、請求項９記載の半導体素子。
  11. 　前記基板が、表面の少なくとも一部に金を含む、請求項９記載の半導体素子。
  12. 　前記酸化物半導体膜の少なくとも側面を覆う誘電体膜とをさらに含む、請求項３記載の半導体素子。
  13. 　前記誘電体膜が前記酸化物半導体膜の側面全体を覆っている、請求項１２記載の半導体素子。
  14. 　前記誘電体膜が、前記酸化物半導体膜の第１面の少なくとも一部を覆っている、請求項１２または１３記載の半導体素子。
  15. 　前記酸化物半導体膜の側面がテーパを有する、請求項１２～１４のいずれかに記載の半導体素子。
  16. 　前記酸化物半導体膜の側面のテーパが、前記酸化物半導体膜の第１面から第２面に向かって広がるように傾斜している、請求項１５記載の半導体素子。
  17. 　半導体膜と、前記半導体膜の第１面側に配置された第１電極と、前記第１面側の反対側にある第２面側に配置された第２電極とを少なくとも有する半導体素子において、さらに、第２電極に接触して配置された多孔質層とを含み、前記多孔質層の空隙率が１０％以下であることを特徴とする半導体素子。
  18. 　前記第２電極が、第１の金属層と、第２の金属層と、第３の金属層とを少なくとも含むことを特徴とする、請求項１７記載の半導体素子。
  19. 　前記第２の金属層は、前記第１の金属層と前記第３の金属層との間に配置されており、前記第２の金属層がＰｔ層またはＰｄ層であることを特徴とする、請求項１８に記載の半導体素子。
  20. 　前記第１の金属層がＴｉ層またはＩｎ層である、請求項１８または１９に記載の半導体素子。
  21. 　前記第３の金属層がＡｕ層、Ａｇ層およびＣｕ層から選択される少なくとも１つの金属層である、請求項１８～２０のいずれかに記載の半導体素子。
  22. 　前記第２電極がオーミック電極である、請求項１７～２１のいずれかに記載の半導体素子。
  23. 　縦型デバイスである、請求項１～２２のいずれかに記載の半導体素子。
  24. 　パワーデバイスである請求項１～２３のいずれかに記載の半導体素子。
  25. 　少なくとも半導体素子がリードフレーム、回路基板または放熱基板と接合部材によって接合されて構成される半導体装置であって、前記半導体素子が、請求項１～２４のいずれかに記載の半導体素子である半導体装置。
  26. 　パワーモジュール、インバータまたはコンバータである請求項２５記載の半導体装置。
  27. 　パワーカードである請求項２５または２６に記載の半導体装置。
  28. 　半導体素子または半導体装置を備える半導体システムであって、前記半導体素子が、請求項１～２４のいずれかに記載の半導体素子であり、前記半導体装置が、請求項２５～２７のいずれかに記載の半導体装置であることを特徴とする半導体システム。

     
PCT/JP2020/037781 2019-10-03 2020-10-05 半導体素子 WO2021066193A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021551653A JPWO2021066193A1 (ja) 2019-10-03 2020-10-05
CN202080069877.XA CN114503285A (zh) 2019-10-03 2020-10-05 半导体元件
US17/711,565 US20220223682A1 (en) 2019-10-03 2022-04-01 Semiconductor element

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2019182971 2019-10-03
JP2019182970 2019-10-03
JP2019-182971 2019-10-03
JP2019182972 2019-10-03
JP2019-182970 2019-10-03
JP2019-182972 2019-10-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/711,565 Continuation-In-Part US20220223682A1 (en) 2019-10-03 2022-04-01 Semiconductor element

Publications (1)

Publication Number Publication Date
WO2021066193A1 true WO2021066193A1 (ja) 2021-04-08

Family

ID=75338277

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/037781 WO2021066193A1 (ja) 2019-10-03 2020-10-05 半導体素子

Country Status (4)

Country Link
US (1) US20220223682A1 (ja)
JP (1) JPWO2021066193A1 (ja)
CN (1) CN114503285A (ja)
WO (1) WO2021066193A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145910A1 (ja) * 2022-01-31 2023-08-03 株式会社Flosfia 積層構造体、半導体素子および半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158846A (ja) * 2003-11-21 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体及びその製造方法
JP2013518447A (ja) * 2010-01-27 2013-05-20 イェイル ユニヴァーシティ ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途
JP2014072533A (ja) * 2013-10-10 2014-04-21 Roca Kk 半導体装置
US20160197151A1 (en) * 2014-12-01 2016-07-07 Yale University Method to make buried, highly conductive p-type iii-nitride layers
WO2017002793A1 (ja) * 2015-07-01 2017-01-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2018129500A (ja) * 2016-10-03 2018-08-16 株式会社Flosfia 半導体装置
US20190074212A1 (en) * 2017-09-06 2019-03-07 Infineon Technologies Ag Semiconductor Device and Semiconductor Wafer Including a Porous Layer and Method of Manufacturing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158846A (ja) * 2003-11-21 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体及びその製造方法
JP2013518447A (ja) * 2010-01-27 2013-05-20 イェイル ユニヴァーシティ ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途
JP2014072533A (ja) * 2013-10-10 2014-04-21 Roca Kk 半導体装置
US20160197151A1 (en) * 2014-12-01 2016-07-07 Yale University Method to make buried, highly conductive p-type iii-nitride layers
WO2017002793A1 (ja) * 2015-07-01 2017-01-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2018129500A (ja) * 2016-10-03 2018-08-16 株式会社Flosfia 半導体装置
US20190074212A1 (en) * 2017-09-06 2019-03-07 Infineon Technologies Ag Semiconductor Device and Semiconductor Wafer Including a Porous Layer and Method of Manufacturing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145910A1 (ja) * 2022-01-31 2023-08-03 株式会社Flosfia 積層構造体、半導体素子および半導体装置

Also Published As

Publication number Publication date
JPWO2021066193A1 (ja) 2021-04-08
CN114503285A (zh) 2022-05-13
US20220223682A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
WO2021157720A1 (ja) 半導体素子および半導体装置
US20220376056A1 (en) Semiconductor element and semiconductor device
TW201907572A (zh) 半導體裝置
US20220367674A1 (en) Semiconductor device and method of manufacturing semiconductor device
WO2021066193A1 (ja) 半導体素子
WO2021066137A1 (ja) 半導体素子および半導体装置
JP2022069302A (ja) 半導体装置
WO2021141130A1 (ja) 導電性金属酸化膜、半導体素子および半導体装置
JP7478334B2 (ja) 半導体素子および半導体装置
JP2021111694A (ja) 結晶、半導体素子および半導体装置
WO2021010427A1 (ja) 積層構造体および半導体装置
WO2021010428A1 (ja) 半導体装置および半導体システム
WO2022080335A1 (ja) 半導体装置
WO2022080336A1 (ja) 半導体装置
WO2020235691A1 (ja) 半導体装置
JP7510123B2 (ja) 半導体装置
WO2020235690A1 (ja) 半導体装置
WO2023145912A1 (ja) 積層構造体、半導体素子および半導体装置
WO2023145910A1 (ja) 積層構造体、半導体素子および半導体装置
WO2023145911A1 (ja) 積層構造体、半導体素子および半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20871619

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021551653

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20871619

Country of ref document: EP

Kind code of ref document: A1