JP2014072533A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014072533A
JP2014072533A JP2013212623A JP2013212623A JP2014072533A JP 2014072533 A JP2014072533 A JP 2014072533A JP 2013212623 A JP2013212623 A JP 2013212623A JP 2013212623 A JP2013212623 A JP 2013212623A JP 2014072533 A JP2014072533 A JP 2014072533A
Authority
JP
Japan
Prior art keywords
film
type
layer
semiconductor device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013212623A
Other languages
English (en)
Other versions
JP6067532B2 (ja
JP2014072533A5 (ja
Inventor
Kentaro Kaneko
健太郎 金子
Toshimi Hitora
俊実 人羅
Takashi Hirao
孝 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ROCA KK
Original Assignee
ROCA KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ROCA KK filed Critical ROCA KK
Priority to JP2013212623A priority Critical patent/JP6067532B2/ja
Publication of JP2014072533A publication Critical patent/JP2014072533A/ja
Publication of JP2014072533A5 publication Critical patent/JP2014072533A5/ja
Application granted granted Critical
Publication of JP6067532B2 publication Critical patent/JP6067532B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】良質なコランダム型結晶膜を形成する半導体装置を提供する。
【解決手段】本発明によれば、コランダム型結晶構造を有する下地基板とコランダム型結晶構造を有する半導体層、コランダム型結晶構造を有する絶縁膜とから形成される半導体装置が提供される。コランダム型の結晶構造を持つ材料のなかには酸化膜が多く含まれ、絶縁膜としての機能を果たすことができることのみならず、下地基板、半導体層および絶縁膜がすべてコランダム型の結晶構造を有していることにより下地基板上に良質な半導体層、絶縁膜を実現することができる。
【選択図】図2

Description

本発明は、電力用半導体装置に関する。
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな炭化珪素(SiC)および窒化ガリウム(GaN)を用いた半導体素子が有望視されており、インバータなどの電力用半導体装置への適用が期待されている。
特にSiCを材料とする高耐圧半導体デバイスにおいては、シリコンと同様、基板表面にMOS構造を形成するSiCMOSFETの開発が進められてきた。
しかし、SiC半導体装置やGaN半導体装置では、多くの解決すべき課題が残されている。なかでも重大な課題は、ノーマリーオフ型の素子構造が困難である問題である。
特にSiCMOSFETのMOS構造においては、良質な絶縁膜の形成が困難であることに起因することが明らかになってきた。これは、結晶性の良い半導体層を形成することに注視するあまり、結晶性が良く良好なデバイス特性が期待されるSiC等の半導体が選択され、そのうえで、熱酸化等の手法による実現可能な絶縁膜の選択、成膜プロセスの検討が行われてきてきたことに因る。
特願平9−164513号広報
Materials Science Forum,Volumes600−603, p695―698
本発明は上記の如き事情に鑑みてなされたものであり、その目的は良好な絶縁膜を形成した半導体装置を提供することにある。
本発明は、コランダム型の結晶構造をもつ下地基板、半導体層および絶縁膜で形成されることを特徴とする半導体装置である。コランダム型の結晶構造を持つ材料のなかには酸化膜が多く含まれ、絶縁膜としての機能を果たすことができることのみならず、下地基板、半導体層および絶縁膜がすべてコランダム型の結晶構造を有していることにより下地基板上に良質な半導体層、絶縁膜を実現することができる。コランダム型の結晶構造を持つ下地基板、半導体層および絶縁膜はCVD成膜等の手段を用いて結晶成長させる。
ノーマリーオフ型半導体装置を実現するためには、良質な絶縁膜層の形成のみならず、異なる組成を有する膜との間に、オフ時に電子だまりが形成されないことが要求される。コランダム型の結晶構造をもつ材料は、m軸及びa軸などのc軸に対して垂直な方位では分極が極めて小さいことも知られている。そのため、下地基板、半導体層および絶縁膜の中に存在する異種材料界面に電子だまりが生じることもなく、横方向デバイス形成時の電流リークを生じない。これはGaN系材料で異種材料界面に生じる二次元電子ガスが利用されているのとは全く異なる性質である。
コランダム型の結晶構造を持つ材料としては、サファイア(Al)、酸化ガリウム(Ga)、酸化インジウム(In)、酸化クロム(Cr)、酸化鉄(Fe)、酸化チタン(Ti)酸化バナジウム(V)、酸化コバルト(Co)を含み、更に、これらの複数材料を組み合わせた混晶を含む。
下地基板と半導体層を同一の半導体組成で構成するホモエピタキシャル成長により形成した場合には、格子定数のミスマッチに由来する結晶欠陥が生じず、あるいは半導体層の格子定数が下地基板の格子定数の±15%以内の範囲で異なるエピタキシャル成長により形成した場合は、格子定数のミスマッチに由来する結晶欠陥が生じにくい。コランダム型の結晶構造を持つ材料の一部は比較的大きなバンドギャップ値を有しており、不純物種および不純物濃度を制御して半導体層かつ絶縁層として利用した場合、良好な特性を実現できる。格子定数差が5%以内であれば格子定数のミスマッチに由来する結晶欠陥がさらに生じにくい。
たとえば、図1に示すように、α型酸化アルミニウム・ガリウムAlX1GaY1(0≦X1≦2、0≦Y1≦2、X1+Y1=1.5〜2.5)基板3上に、半導体層として、不純物ドープしたα型酸化アルミニウム・ガリウムAlX2GaY2膜2(0≦X2≦2、0≦Y2≦2、X2+Y2=1.5〜2.5)を形成し、さらにα型酸化アルミニウム・ガリウムAlX3GaY3膜1を絶縁膜として形成する。ここで、それぞれのXの値は格子定数の差が15%以内となる条件を満たす必要があるが、X1、Y1、X2、Y2、X3、Y3は、それぞれ、具体的には例えば、0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。X+Yは、具体的には例えば、1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。
下地基板と半導体層、半導体層と絶縁膜、あるいは下地基板と半導体層、絶縁膜全てを、コランダム型結晶構造をもつ異なる材料、異なる組成で形成することも可能である。
たとえば、図2に示すように、下地基板6にα型サファイアAl、半導体層5に不純物ドープされたα型InX1AlY1GaZ1(0≦X1≦2、0≦Y1≦2、0≦Z1≦2、X1+Y1+Z1=1.5〜2.5)、絶縁膜4にα型AlX2GaY2(0≦X2≦2、0≦Y2≦2、X2+Y2=1.5〜2.5)を形成することができる。X1、Y1、Z1、X2、Y2は、それぞれ、具体的には例えば、0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。X1+Y1+Z1、X2+Y2は、それぞれ、具体的には例えば、1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5であり、ここで例示した数値の何れか2つの間の範囲内であってもよいし、下地基板と半導体層、絶縁膜の3層のうち、1層のみ異なる材料、異なる組成で形成してもよい。
下地基板と半導体層とを、コランダム型結晶構造をもつ異なる材料で形成する場合、中間層として、コランダム型結晶構造を持つ結晶性応力緩和層を形成することも可能である。結晶性応力緩和層は、異なる材料間の界面に生じる応力を低減させ、且つ、界面および各層の結晶品質を良好に保つために有効である。さらに下地基板に期待しない電流パスが存在する場合、下地基板由来の電流リークを低減させる効果が期待できる場合もある。一般に下地基板と半導体層との間に緩衝層は低温成長させた低結晶品質膜で形成されることがあるが、結晶性応力緩和層は、半導体層や下地基板と大きく変わらない結晶性を有することを特徴とする。これは一般的な緩衝層は異なる結晶構造を有する
たとえば、図3に示すように、下地基板10にα型サファイアAlを用い、結晶性応力緩和層9としてAl量を徐々に低減させたα型AlX1GaY1(0≦X1≦2、0≦Y1≦2、X1+Y1=1.5〜2.5)膜を形成したのち、半導体層8として不純物ドープされたα型InX2AlY2GaZ2(0≦X2≦2、0≦Y2≦2、0≦Z2≦2、X2+Y2+Z2=1.5〜2.5)膜を形成し、さらに、絶縁膜7にα型AlX3GaY3(0≦X3≦2、0≦Y3≦2、X3+Y3=1.5〜2.5)膜を形成することができる。
ここで結晶性応力緩和層の異種材料総数は1以上であれば良い。X1、Y1、X2、Y2、Z2、X3、Y3は、それぞれ、具体的には例えば、0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。X1+Y1、X2+Y2+Z2、X3+Y3は、それぞれ、具体的には例えば、1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。
半導体層と絶縁膜とを、コランダム型結晶構造をもつ異なる材料で形成する場合、半導体層と絶縁膜との間にはコランダム型結晶構造を持つキャップ層を形成することも可能である。キャップ層は、下地基板と半導体層との間に形成される緩衝層と異なり、半導体層と絶縁膜との間に形成されることを特徴とする。電力用半導体装置として利用される場合、絶縁膜は絶縁膜上部に形成される金属に印加された電圧により生じる電界を効率的に伝えるために膜厚を薄くすることが期待される。そのため、半導体膜と絶縁膜との界面に存在する格子定数のミスマッチにより、絶縁膜中に生じる応力は小さく、応力を緩和する必要性が生じない。さらに、従来は、絶縁膜の結晶構造に着目して、絶縁膜を半導体層と同一の結晶構造で実現することで良質なコランダム型結晶膜を実現することは期待されていなかった。よって、キャップ層で期待される応力緩和や結晶品質を良好に保つ効果を絶縁膜および絶縁膜-半導体膜間の中間層に期待されることはなく、半導体層と絶縁膜との中間層としてキャップ層が形成されることはなかった。
本発明において、当該キャップ層は、コランダム型結晶膜の信頼性を向上させる効果をもたらす。半導体層と絶縁膜との間で生じる電流パスを低減させることができる。さらに、コランダム型結晶膜中に存在する小孔を減少できるため、水素原子をはじめとする外因不純物の浸入を防ぐためである。絶縁膜および半導体膜の小さな分極に起因する、絶縁膜と半導体層との間のごくわずかに存在する電子だまりを小さくする効果もあり、これによりノーマリーオフ型半導体装置を実現する効果もある。
たとえば、図4に示すように、下地基板15にα型サファイアAlを用い、結晶性応力緩和層14としてAl量を徐々に低減させたα型AlX1GaY1(0≦X1≦2、0≦Y1≦2、X1+Y1=1.5〜2.5)膜を形成したのち、半導体層13として不純物ドープされたα型InX2AlY2GaZ2(0≦X2≦2、0≦Y2≦2、0≦Z2≦2、X2+Y2+Z2=1.5〜2.5)膜を形成し、さらに、キャップ層12としてα型Al量を徐々に大きくしたAlX3GaY3(0≦X3≦2、0≦Y3≦2、X3+Y3=1.5〜2.5)膜、絶縁膜11にα型AlX4GaY4(0≦X4≦2、0≦Y4≦2、X4+Y4=1.5〜2.5)膜を形成することができる。ここで結晶性応力緩和層およびキャップ層の異種材料総数は1以上であれば良い。X1、Y1、X2、Y2、Z2、X3、Y3、X4、Y4は、それぞれ、具体的には例えば、0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。X1+Y1、X2+Y2+Z2、X3+Y3、X4+Y4は、それぞれ、具体的には例えば、1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。
下地基板と半導体層、あるいは半導体層と絶縁膜とをコランダム型結晶構造をもつ異なる材料で形成する場合、半導体層と絶縁膜、下地基板と半導体層、および結晶性応力緩和層と半導体層、キャップ層と絶縁膜との間にコランダム型結晶構造を持つ構造相転移防止層を形成することも可能である。結晶性応力緩和層、半導体層、キャップ層、絶縁膜を形成するそれぞれの結晶成長温度が当該形成層より下層の結晶構造転移温度より高いときには、構造相転移防止層を形成することで、コランダム型結晶構造から異なる結晶構造に変化することを防ぐことができる。結晶構造の相転移を防ぐために、結晶性応力緩和層、半導体層、キャップ層、絶縁膜の形成温度を低くした場合には、結晶性が低下してしまう。そのため、成膜温度を低下させることで結晶構造の変化をおさえることも困難であり、構造相転移防止層の形成は有効である。
たとえば、図5に示すように、半導体層18にInX1AlY1GaZ1(0≦X1≦2、0≦Y1≦2、0≦Z1≦2、X1+Y1+Z1=1.5〜2.5)膜を形成し、構造相転移防止層17に、AlX2GaY2(0≦X2≦2、0≦Y2≦2、X2+Y2=1.5〜2.5)膜を形成し、絶縁膜16にAlX3GaY3(0≦X3≦2、0≦Y3≦2、X3+Y3=1.5〜2.5)膜を形成することができる。この場合、構造相転移防止層17のAl含有率(X2値)は、Al含有率を半導体層中のAl含有率(Y1値)より大きく、絶縁膜中のAl含有率(X3値)より小さい。構造相転移防止層の異種材料総数は1以上であれば良い。X1、Y1、Z1、X2、Y2、Z2、X3、Y3は、それぞれ、具体的には例えば、0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。X1+Y1+Z1、X2+Y2、X3+Y3は、それぞれ、具体的には例えば、1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。
下地基板、半導体層、絶縁膜を含むすべての層をコランダム型結晶により形成させたのち、下地基板でない側の面に対し支持基板を貼り付け、その後に下地基板を水素イオン注入や加熱処理等の工程を経て剥離することで、半導体層や絶縁膜はコランダム型結晶であるがコランダム型結晶でない支持基板を利用した半導体製造装置を形成することも可能である。これにより、コランダム型結晶でない基板を支持基板とすることができるので、より放熱性に優れた基板を用いたり、基板コストを低減させることができる。下地基板上に絶縁膜を形成し、そのうえに半導体層を形成するなど、成膜の順番を入れ替えることも可能である。これにより、イオン注入、エッチング、フォトリソグラフィーなどのデバイスプロセスの手順を簡素化することができる。
本発明の実施の形態の事例を示す半導体装置の断面図である。 本発明の実施の形態の他の例を示す半導体装置の断面図である。 本発明の実施の形態の他の例を示す半導体装置の断面図である。 本発明の実施の形態の他の例を示す半導体装置の断面図である。 本発明の実施の形態の他の例を示す半導体装置の断面図である。 本発明の実施の形態の事例を示す成膜装置の構成図である。 本発明の実施の形態のTEM画像の一例を示す顕微鏡写真である。 本発明の実施の形態のTEM画像の他の事例を示す顕微鏡写真である。 本発明の実施の形態のX線回折プロファイルの一例を示す図である。 本発明の実施の形態のTEM画像の他の事例を示す顕微鏡写真である。
以下、添付図面を参照して、本発明に係る半導体装置およびその製造方法の好ましい実施形態について説明する。なお、各図において同一の符号を付した構成要素は同一であるものとする。
[半導体装置の製造方法、コランダム型結晶膜の成膜装置]
半導体装置の製造方法およびコランダム型結晶を成膜する際に使用する成膜装置10Aについて説明する。
図6に示す成膜装置19はミストCVD装置であり、下記の構成を有している。すなわち、成膜装置19は、下地基板等の被成膜試料20と試料台21と、窒素源22、窒素源22から送り出される窒素の流量を調節するための流量調節弁23と、溶液24aが入れられたミスト発生源24と、水25aが入れられた容器25と、容器25の底面に取り付けられた超音波振動子26と、石英管あるいはステンレス等の金属、アルミナ等のセラミックスからなる成膜室27と、成膜室27の周辺部あるいは下部に設置されたヒータ28とを備えている。
この成膜装置19を用いたコランダム型結晶膜の成膜においては、まず、ヒータ28によって成膜室27が所定温度(例えば、300〜550℃)にまで昇温される。その後、下地基板等の被成膜試料20が成膜室27内の試料台21上に配置される。
被成膜試料20の配置が完了すると、あらかじめ窒素源22から送られてきた窒素ガスによって成膜室内部の雰囲気が十分に置換され、その後、超音波振動子26の振動が開始される。超音波振動子26が所定周波数(例えば2.4MHz)で振動すると、その振動が水25aを介して溶液24aに伝播し、溶液24aからミストが発生する。発生したミストは、窒素源22から送られてきた窒素に押し出され、昇温後の成膜室27に導入される。
成膜室27に導入されたミストは、高温により分解されながらコランダム型結晶膜を成膜すべき被成膜試料20の面に到達する。そして、被成膜試料20の表面においてCVD反応が起こり、コランダム型結晶膜が成膜される。その結果、ミストが到達した面の少なくとも一部分がコランダム型結晶膜によって覆われる。例えば、溶液24aが溶質としてのガリウムアセチルアセトナートと、溶媒としての超純水とからなる場合は、酸化ガリウム膜が成膜される。この他、成膜装置19では、下表に示すコランダム型結晶膜が成膜可能である。
[コランダム型結晶材料および組成]
表1に、コランダム型結晶構造を持つ下地基板、半導体層、絶縁膜を構成する結晶膜種例と成膜に用いる溶質、溶媒の例を示す。
下地基板、半導体層、絶縁膜を形成するコランダム型結晶膜は、いずれも単一組成膜であっても混晶膜であってもよい。混晶膜とする場合は、2種類以上の溶質を混合した溶液13aからミストを発生させるか、または、別々に発生させた2種類以上のミストを同時に成膜室16に導入すればよい。
[取り出し]
コランダム型結晶膜の成膜が完了すると、コランダム型結晶膜付きの下地基板が成膜室16から取り出される。以上により、本発明に係る半導体装置の成膜工程は終了し、イオン注入やエッチング、フォトリソグラフィー等のデバイスプロセスへと移される。
[膜構造]
図7および図8は、成膜装置10Cを用いてミストCVD法により下地基板としてα型サファイアAlを用い、半導体層としてα型酸化ガリウムGa膜(図7)およびα型All.1Ga0.9 (Al=55%)を成膜した結果を示すTEM画像である。α型サファイア基板上の半導体層として任意の組成のα型InAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)を成膜しても良い。図9に成膜した半導体膜のX線回折結果の一例を示す。α型サファイア基板上の半導体層として任意の組成のα型InAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)を形成した後に、さらに絶縁膜として、任意の組成のα型AlGa(0≦X≦2、0≦Y≦2、X+Y+Z=1.5〜2.5)を形成しても良い。図10は半導体層として形成したα型酸化ガリウムGa膜上に、さらに絶縁膜としてα型Al0.76Ga1.44 (Al=38%)を成膜させた一例を示すTEM画像である。
コランダム型結晶構造を有する膜であれば種々の材料、組成を用いて、下地基板、半導体層および絶縁膜を形成しても良いし、コランダム型結晶構造を有する膜として、表1に記載の任意の材料およびこれらの混晶を用いても良い。
下地基板と半導体層、絶縁膜の全てが同一の膜であっても良いし、あるいはそれぞれの膜の下地層の格子定数に対し格子定数差15%以内の半導体材料、半導体組成を用いて形成しても良い。
コランダム型結晶構造を有する下地基板、半導体層、絶縁膜の各層の間に異なる材料・組成から形成される層を形成しても良い。たとえば、下地基板と半導体層との間にコランダム結晶構造を有する結晶性応力緩和層を形成しても良いし、半導体層と絶縁膜との間にコランダム型結晶構造を有するキャップ層もしくは構造相転移防止層を形成しても良い。あるいはこれらの結晶性応力緩和層とキャップ層、構造相転移防止層を複数組み合わせて形成しても良い。また、下地基板、半導体層、絶縁膜を形成するコランダム型結晶膜は、いずれも単一組成膜または混晶膜を複数層積層した多層構造とすることもできる。多層構造にすれば、結晶性を向上したり、電流を増大させたり、信頼性を向上させることができる。
半導体層が任意の組成のα型InAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)の場合、下地基板としてα型サファイアAl基板やα型Ga基板を用い、絶縁膜としてα型Al0.76Ga1.44 (Al=38%)を成膜させても良い。このとき、結晶性応力緩和層としてコランダム結晶構造を有する1層以上から形成され、α型サファイア基板のときはAl量を徐々に低減させ、α型Ga基板のときはAl量を徐々に増加させた、α型AlGa(0≦X≦2、0≦Y≦2、X+Y=1.5〜2.5)膜を用いても良い。キャップ層あるいは構造相転移防止層として、1層以上から形成され、Al量を徐々に大きくしたα型AlGa(0≦X≦2、0≦Y≦2、X+Y=1.5〜2.5)膜を用いても良い。結晶性応力緩和層はα型サファイア基板と半導体層、キャップ層は半導体層と絶縁膜、との間のそれぞれの格子定数差に由来する刀状転位、らせん転位、基底面転位等の各種転位の低減に効果が期待できる。
構造相転移防止層は一例として、以下の場合に形成しても良い。α型サファイア下地基板上に半導体層としてα型Ga膜を形成し、その上に絶縁膜として結晶性に優れたα型AlGa(0≦X≦2、0≦Y≦2、X+Y=1.5〜2.5)膜を形成したいとき、半導体と絶縁膜との間に、キャップ層として絶縁膜よりもAl組成比の小さなα型AlGa(0≦X≦2、0≦Y≦2、X+Y=1.5〜2.5)膜を形成する。α型AlGa(0≦X≦2、0≦Y≦2、X+Y=1.5〜2.5)膜の結晶成長温度は500℃以下にすることもできる。しかしながら、Al組成比が大きい場合、530℃以上の成膜温度にすることにより、いっそう結晶性に優れた成膜を行うことができる。他方で、530℃以上の成膜温度の場合、キャップ層なしで絶縁膜を成膜しようとすると、半導体層および絶縁膜の一部がβ型に構造相転移されてしまった状態になることがある。そこで、一旦、キャップ層として、絶縁膜よりもAl組成比の小さなα型AlGa(0≦X≦2、0≦Y≦2、X+Y=1.5〜2.5)膜を500℃以下の温度で成膜し、その後、絶縁膜としてAl組成比がキャップ層よりも大きなα型AlGa(0≦X≦2、0≦Y≦2、X+Y=1.5〜2.5)膜を530℃以上の温度で成膜する。
下地基板、半導体層、絶縁膜の順序は下側から下地基板、半導体層、絶縁膜の順に形成しても良いし、下地基板、絶縁膜、半導体層の順に形成しても良い。
コランダム型結晶構造を有する下地基板、半導体層、絶縁膜のすべてあるいは一部の層を形成したのち、下地基板を剥離し、別の支持基板に固定しても良い。一例として以下の手順を用いても良い。まず、α型サファイアAl基板を用い、絶縁層としてα型AlGa(0≦X≦2、0≦Y≦2、X+Y=1.5〜2.5)膜を形成した後、半導体層として任意の組成のα型InAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)を形成し、その後、半導体層上に酸化シリコン膜を形成する。別途、SiC基板上あるいはSi基板上に酸化シリコン膜を成膜した支持基板を用意して、半導体層上の酸化シリコン膜と接合させた後、下地基板を剥離する。下地基板を剥離するために、半導体層上の酸化シリコン成膜後、下地基板の剥離までの間に水素イオン等のイオン注入や加熱・冷却工程、プラズマ処理を用いても良いしエッチング等の方法を用いても良い。下地基板としては表1に含まれるコランダム結晶構造を持つ任意の金属酸化膜を用いても良く、支持基板としては、SiやSiC、GaAs、GaNなどの半導体基板やセラミック膜、金属基板、ガラス基板などを用いても良い。コランダム型結晶構造を有する下地基板、半導体層、絶縁膜の各層の間に異なる材料・組成から形成される層を形成しても良い。たとえば、下地基板と半導体層との間にコランダム結晶構造を有する結晶性応力緩和層を形成しても良いし、半導体層と絶縁膜との間にコランダム型結晶構造を有するキャップ層もしくは構造相転移防止層を形成しても良い。あるいはこれらの結晶性応力緩和層とキャップ層、構造相転移防止層を複数組み合わせて形成しても良い。下地基板の貼り合わせ後、コランダム型結晶表面の結晶性を改善するため、CMP等の方法で表面研磨しても良いし、これにより、結晶性応力緩和層、キャップ層、構造相転移防止層の一部あるいは全部が取り除かれても良い。
本発明は上記実施形態に限定されるものではなく、種々の変形例が考えられる。例えば、ミストCVDの成膜方式については、数mm以下のチャネルを反応領域として利用するファインチャネル法、基板上に直線状のノズルを設け、ここから基板に垂直方向にミスト(およびキャリアガス)を吹き付け、さらにノズルを直線状の出口とは垂直方向に移動させるというリニアソース法や、複数の方式を混合した、あるいは派生させた方式でも良い。ファインチャネル法では、均質な薄膜作製と原料の利用効率の向上が可能であるし、リニアソース法では、将来の大面積基板およびロールツーロールでの連続成膜が可能である。キャリアガスとして窒素ではなくアルゴン、酸素、オゾン、空気などのガスを流すこともできるし、成膜室を大気圧ではなく加圧や減圧をしても良い。
また、上記実施形態では、ミストCVD法によりコランダム型結晶膜を成膜したが、他の手法により成膜してもよい。コランダム型結晶膜を成膜可能な他の手法としては、有機金属気相成長法、分子線エピタキシー法等がある。
なお、本発明では、コランダム型結晶構造を有する下地基板、半導体膜、絶縁膜、結晶性応力緩和層、キャップ層、構造相転移防止層にコランダム型結晶膜に適当な元素(例えば、スズ、シリコン、マグネシウム)をドーピングしてもよい。これにより、導電性ならびに絶縁性を調整することができる。
さらに、本発明では、コランダム型結晶構造を有する半導体膜、絶縁膜、結晶性応力緩和層、キャップ層、構造相転移防止層の一部に、膜組成および元素ドーピング濃度についての一定の繰り返し構造を導入しても良い。これにより、応力緩和の促進、あるいはキャリア濃度の増減、キャリア移動度の大小を調整することが可能である。
1 絶縁膜
2 半導体層
3 下地基板
4 絶縁膜
5 半導体層
6 下地基板
7 絶縁膜
8 半導体層
9 結晶性応力緩和層
10 下地基板
11 絶縁膜
12 キャップ層
13 半導体層
14 結晶性応力緩和層
15 下地基板
16 絶縁膜
17 構造相転移防止層
18 半導体層
19 成膜装置
20 被成膜試料
21 試料台
22 窒素源
23 流量調節弁
24 ミスト発生源
24a 溶液
25 ミスト発生源
25a 水
26 超音波振動子
27 成膜室
28 ヒータ

Claims (16)

  1. コランダム型結晶構造を有する下地基板とコランダム型結晶構造を有する半導体層、コランダム型結晶構造を有する絶縁膜とから形成される半導体装置。
  2. 前記コランダム型結晶構造を有する下地基板、半導体層、絶縁膜のすべてが、サファイア、酸化ガリウム、酸化インジウム、酸化クロム、酸化鉄、酸化チタン、酸化バナジウム、酸化コバルトのいずれか、あるいは、サファイア、酸化ガリウム、酸化インジウム、酸化クロム、酸化鉄、酸化チタン、酸化バナジウム、酸化コバルトの複数の混晶で形成される、請求項1記載の半導体装置。
  3. 前記コランダム型結晶構造を有する下地基板、半導体層、絶縁膜のすべてが同一、あるいは格子定数差15%以内の半導体材料および組成を用いて形成される請求項1に記載の半導体装置。
  4. 前記結晶がα型酸化アルミニウム・ガリウムAlGa(0≦X≦2、0≦Y≦2、X+Y=1.5〜2.5)から形成される請求項3に記載の半導体装置。
  5. 前記コランダム型結晶構造を有する下地基板、半導体層、絶縁膜の少なくともいずれかの層が、異なる組成の結晶から形成される請求項1に記載の半導体装置。
  6. 前記下地基板がα型サファイア、半導体層がα型InX1AlY1GaZ1(0≦X1≦2、0≦Y1≦2、0≦Z1≦2、X1+Y1+Z1=1.5〜2.5)、絶縁膜がα型AlY2GaZ2(0≦Y2≦2、0≦Z2≦2、Y2+Z2=1.5〜2.5)から形成された請求項5に記載の半導体装置。
  7. 前記コランダム型結晶構造を有する下地基板と半導体層との間に、コランダム型結晶構造を有する結晶性応力緩和層を有する請求項1に記載の半導体装置。
  8. 前記下地基板にα型サファイアを用い、結晶性応力緩和層として、1層以上から形成され、Al量を徐々に低減させたα型AlX1GaY1(0≦X1≦2、0≦Y1≦2、X1+Y1=1.5〜2.5)膜を形成したのち、半導体層としてα型InX2AlY2GaZ2(0≦X2≦2、0≦Y2≦2、0≦Z2≦2、X2+Y2+Z2=1.5〜2.5)膜を形成し、さらに、絶縁膜にα型AlX3GaY3(0≦X3≦2、0≦Y3≦2、X3+Y3=1.5〜2.5)膜を形成した請求項7に記載の半導体装置。
  9. 前記半導体層と絶縁膜との間にキャップ層として、半導体層の結晶材料と絶縁膜の結晶材料で使用されている元素の少なくとも一部の元素を含む結晶が使用されている請求項1に記載の半導体装置。
  10. 前記下地基板にα型サファイアを用い、半導体層として不純物ドープされたα型InX2AlY2GaZ2(0≦X2≦2、0≦Y2≦2、0≦Z2≦2、X2+Y2+Z2=1.5〜2.5)膜を形成し、さらに、キャップ層としてAl量を徐々に大きくしたα型AlX3GaY3(0≦X3≦2、0≦Y3≦2、X3+Y3=1.5〜2.5)膜、絶縁膜にα型AlX4GaY4(0≦X4≦2、0≦Y4≦2、X4+Y4=1.5〜2.5)膜を形成した請求項9に記載の半導体装置。
  11. 前記下地基板と半導体層との間に、結晶性応力緩和層として1層以上から形成され、Al量を徐々に低減させたα型AlX1GaY1(0≦X1≦2、0≦Y1≦2、X1+Y1=1.5〜2.5)膜を形成した請求項10に記載の半導体装置。
  12. 前記半導体層と絶縁膜との間に構造相転移防止層として、半導体層の結晶材料と絶縁膜の結晶材料で使用されている元素の少なくとも一部の元素を含む結晶が使用されている請求項1に記載の半導体装置。
  13. 半導体層として不純物ドープされたα型InX1AlY1GaZ1(0≦X1≦2、0≦Y1≦2、0≦Z1≦2、X1+Y1+Z1=1.5〜2.5)膜を形成し、さらに、構造相転移防止層としてAl量を徐々に大きくしたα型AlX2GaY2(0≦X2≦2、0≦Y2≦2、X2+Y2=1.5〜2.5)膜、絶縁膜にα型AlX3GaY3(0≦X3≦2、0≦Y3≦2、X3+Y3=1.5〜2.5)膜を形成した請求項12に記載の半導体装置。
  14. コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜、必ずしもコランダム型結晶構造を有さない支持基板、支持基板とコランダム型結晶との接合層とを含む半導体装置。
  15. 前記支持基板が、SiC基板、Si基板、金属基板、セラミック基板、ガラス基板のいずれかで形成される請求項14に記載の半導体装置。
  16. 前記接合層が、酸化シリコン膜で形成される請求項14に記載の半導体装置。
JP2013212623A 2013-10-10 2013-10-10 半導体装置 Active JP6067532B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013212623A JP6067532B2 (ja) 2013-10-10 2013-10-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013212623A JP6067532B2 (ja) 2013-10-10 2013-10-10 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013131172A Division JP5397795B1 (ja) 2013-06-21 2013-06-21 半導体装置及びその製造方法、結晶及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016247779A Division JP6281145B2 (ja) 2016-12-21 2016-12-21 半導体装置

Publications (3)

Publication Number Publication Date
JP2014072533A true JP2014072533A (ja) 2014-04-21
JP2014072533A5 JP2014072533A5 (ja) 2015-10-08
JP6067532B2 JP6067532B2 (ja) 2017-01-25

Family

ID=50747411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013212623A Active JP6067532B2 (ja) 2013-10-10 2013-10-10 半導体装置

Country Status (1)

Country Link
JP (1) JP6067532B2 (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015227279A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体および半導体装置
JP2016018900A (ja) * 2014-07-08 2016-02-01 株式会社Flosfia 結晶性半導体膜および半導体装置
JP2016051825A (ja) * 2014-08-29 2016-04-11 高知県公立大学法人 量子井戸構造および半導体装置
JP2016051824A (ja) * 2014-08-29 2016-04-11 高知県公立大学法人 エピタキシャル成長方法および成長装置ならびに量子井戸構造の作製方法
KR20170005120A (ko) 2014-07-22 2017-01-11 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
JP2017220672A (ja) * 2017-07-07 2017-12-14 株式会社Flosfia 結晶性半導体膜および半導体装置
US10043664B2 (en) 2014-09-02 2018-08-07 Flosfia Inc. Multilayer structure, method for manufacturing same, semiconductor device, and crystalline film
US10460934B2 (en) 2017-08-21 2019-10-29 Flosfia Inc. Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
WO2020004250A1 (ja) 2018-06-26 2020-01-02 株式会社Flosfia 結晶性酸化物膜
EP3674450A1 (en) 2018-12-26 2020-07-01 Flosfia Inc. Crystalline oxide semiconductor
EP3674449A1 (en) 2018-12-26 2020-07-01 Flosfia Inc. Crystalline oxide film
WO2020195355A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 下地基板
WO2020217563A1 (ja) 2019-04-24 2020-10-29 日本碍子株式会社 半導体膜
WO2020217564A1 (ja) 2019-04-24 2020-10-29 日本碍子株式会社 半導体膜
WO2021044489A1 (ja) 2019-09-02 2021-03-11 日本碍子株式会社 半導体膜
WO2021066193A1 (ja) * 2019-10-03 2021-04-08 株式会社Flosfia 半導体素子
WO2021153609A1 (ja) 2020-01-27 2021-08-05 株式会社Flosfia 半導体装置および半導体装置の製造方法
CN113614292A (zh) * 2019-03-28 2021-11-05 日本碍子株式会社 半导体膜
WO2022030114A1 (ja) * 2020-08-06 2022-02-10 信越化学工業株式会社 半導体積層体、半導体素子および半導体素子の製造方法
JP2022031108A (ja) * 2020-08-06 2022-02-18 信越化学工業株式会社 半導体積層体、半導体素子および半導体素子の製造方法
KR20220054668A (ko) 2019-09-03 2022-05-03 가부시키가이샤 플로스피아 결정막, 결정막을 포함하는 반도체 장치, 및 결정막의 제조 방법
KR20220070311A (ko) 2019-09-30 2022-05-30 가부시키가이샤 플로스피아 적층 구조체 및 반도체 장치
US11488821B2 (en) 2018-06-26 2022-11-01 Flosfia Inc. Film forming method and crystalline multilayer structure
WO2023047895A1 (ja) 2021-09-22 2023-03-30 信越化学工業株式会社 成膜方法、成膜装置及び結晶性酸化物膜
WO2023053817A1 (ja) 2021-09-30 2023-04-06 信越化学工業株式会社 積層構造体、半導体装置及び結晶性酸化物膜の成膜方法
US11694894B2 (en) 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
US11804519B2 (en) 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083396B2 (ja) * 2000-07-10 2008-04-30 独立行政法人科学技術振興機構 紫外透明導電膜とその製造方法
JP2012114426A (ja) * 2010-11-05 2012-06-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012134468A (ja) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体膜、半導体素子、半導体装置およびそれらの作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083396B2 (ja) * 2000-07-10 2008-04-30 独立行政法人科学技術振興機構 紫外透明導電膜とその製造方法
JP2012114426A (ja) * 2010-11-05 2012-06-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012134468A (ja) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体膜、半導体素子、半導体装置およびそれらの作製方法

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015227279A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体および半導体装置
JP2016018900A (ja) * 2014-07-08 2016-02-01 株式会社Flosfia 結晶性半導体膜および半導体装置
US10439028B2 (en) 2014-07-22 2019-10-08 Flosfia, Inc. Crystalline semiconductor film, plate-like body and semiconductor device
KR20170005120A (ko) 2014-07-22 2017-01-11 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
US11069781B2 (en) 2014-07-22 2021-07-20 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
KR102232285B1 (ko) 2014-07-22 2021-03-24 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
KR20180118823A (ko) 2014-07-22 2018-10-31 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
KR20190103496A (ko) 2014-07-22 2019-09-04 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
JP2020115543A (ja) * 2014-07-22 2020-07-30 株式会社Flosfia 半導体装置
EP3783666A1 (en) 2014-07-22 2021-02-24 Flosfia Inc. Crystalline semiconductor film, sheet like object, and semiconductor device
KR20200074277A (ko) 2014-07-22 2020-06-24 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
JP7048864B2 (ja) 2014-07-22 2022-04-06 株式会社Flosfia 半導体装置
JP2016051824A (ja) * 2014-08-29 2016-04-11 高知県公立大学法人 エピタキシャル成長方法および成長装置ならびに量子井戸構造の作製方法
JP2016051825A (ja) * 2014-08-29 2016-04-11 高知県公立大学法人 量子井戸構造および半導体装置
US10043664B2 (en) 2014-09-02 2018-08-07 Flosfia Inc. Multilayer structure, method for manufacturing same, semiconductor device, and crystalline film
EP3783662A1 (en) 2014-09-02 2021-02-24 Flosfia Inc. Laminated structure and method for manufacturing same, semiconductor device, and crystalline film
JP2017220672A (ja) * 2017-07-07 2017-12-14 株式会社Flosfia 結晶性半導体膜および半導体装置
US10460934B2 (en) 2017-08-21 2019-10-29 Flosfia Inc. Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
US11488821B2 (en) 2018-06-26 2022-11-01 Flosfia Inc. Film forming method and crystalline multilayer structure
WO2020004250A1 (ja) 2018-06-26 2020-01-02 株式会社Flosfia 結晶性酸化物膜
EP3674449A1 (en) 2018-12-26 2020-07-01 Flosfia Inc. Crystalline oxide film
EP3674450A1 (en) 2018-12-26 2020-07-01 Flosfia Inc. Crystalline oxide semiconductor
US11152472B2 (en) 2018-12-26 2021-10-19 Flosfia Inc. Crystalline oxide semiconductor
WO2020195355A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 下地基板
JP7124207B2 (ja) 2019-03-28 2022-08-23 日本碍子株式会社 下地基板
CN113614292A (zh) * 2019-03-28 2021-11-05 日本碍子株式会社 半导体膜
JPWO2020195355A1 (ja) * 2019-03-28 2021-10-14 日本碍子株式会社 下地基板
JP2021038136A (ja) * 2019-04-24 2021-03-11 日本碍子株式会社 半導体膜
JP6784870B1 (ja) * 2019-04-24 2020-11-11 日本碍子株式会社 半導体膜
US11942520B2 (en) 2019-04-24 2024-03-26 Ngk Insulators, Ltd. Semiconductor film
CN113677833A (zh) * 2019-04-24 2021-11-19 日本碍子株式会社 半导体膜
WO2020217563A1 (ja) 2019-04-24 2020-10-29 日本碍子株式会社 半導体膜
WO2020217564A1 (ja) 2019-04-24 2020-10-29 日本碍子株式会社 半導体膜
WO2021044489A1 (ja) 2019-09-02 2021-03-11 日本碍子株式会社 半導体膜
KR20220054668A (ko) 2019-09-03 2022-05-03 가부시키가이샤 플로스피아 결정막, 결정막을 포함하는 반도체 장치, 및 결정막의 제조 방법
KR20220070311A (ko) 2019-09-30 2022-05-30 가부시키가이샤 플로스피아 적층 구조체 및 반도체 장치
WO2021066193A1 (ja) * 2019-10-03 2021-04-08 株式会社Flosfia 半導体素子
WO2021153609A1 (ja) 2020-01-27 2021-08-05 株式会社Flosfia 半導体装置および半導体装置の製造方法
KR20220127301A (ko) 2020-01-27 2022-09-19 가부시키가이샤 플로스피아 반도체 장치 및 반도체 장치의 제조 방법
US11694894B2 (en) 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
US11804519B2 (en) 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
JP7061214B2 (ja) 2020-08-06 2022-04-27 信越化学工業株式会社 半導体積層体、半導体素子および半導体素子の製造方法
JP2022031108A (ja) * 2020-08-06 2022-02-18 信越化学工業株式会社 半導体積層体、半導体素子および半導体素子の製造方法
WO2022030114A1 (ja) * 2020-08-06 2022-02-10 信越化学工業株式会社 半導体積層体、半導体素子および半導体素子の製造方法
WO2023047895A1 (ja) 2021-09-22 2023-03-30 信越化学工業株式会社 成膜方法、成膜装置及び結晶性酸化物膜
KR20240063901A (ko) 2021-09-22 2024-05-10 신에쓰 가가꾸 고교 가부시끼가이샤 성막방법, 성막장치 및 결정성 산화물막
WO2023053817A1 (ja) 2021-09-30 2023-04-06 信越化学工業株式会社 積層構造体、半導体装置及び結晶性酸化物膜の成膜方法

Also Published As

Publication number Publication date
JP6067532B2 (ja) 2017-01-25

Similar Documents

Publication Publication Date Title
JP6067532B2 (ja) 半導体装置
JP5343224B1 (ja) 半導体装置および結晶
JP5397795B1 (ja) 半導体装置及びその製造方法、結晶及びその製造方法
JP5528612B1 (ja) 半導体装置
US9752255B2 (en) Base material on which single-crystal diamond is grown comprised of a base substrate, bonded single-crystal MgO layer, and heteroepitaxial film, and method for manufacturing a single-crystal diamond substrate on the base material
JP5311765B2 (ja) 半導体エピタキシャル結晶基板およびその製造方法
US20100178234A1 (en) Multilayer substrate and method for producing the same, diamond film and method for producing the same
JP7078947B2 (ja) ダイヤモンド製膜用下地基板及びそれを用いたダイヤモンド基板の製造方法
CN105655238A (zh) 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
JP2016081946A (ja) 半導体構造および半導体装置
TWI308365B (ja)
JP6281145B2 (ja) 半導体装置
WO2018159646A1 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
JP7176099B2 (ja) 半導体膜
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
Shin et al. Effects of different annealing atmospheres on the surface and microstructural properties of ZnO thin films grown on p-Si (1 0 0) substrates
WO2022181163A1 (ja) 窒化物半導体基板およびその製造方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP4595592B2 (ja) 単結晶成長方法
WO2022107233A1 (ja) トランジスタの製造方法
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2011040500A (ja) 化合物半導体基板とその製造方法
Kwon et al. The Influence of AlN Buffer Layer Thickness on the Growth of GaN on a Si (111) Substrate with an Ultrathin Al Layer
JP2012124530A (ja) 半導体エピタキシャル結晶基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161221

R150 Certificate of patent or registration of utility model

Ref document number: 6067532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250