KR20220070311A - 적층 구조체 및 반도체 장치 - Google Patents

적층 구조체 및 반도체 장치 Download PDF

Info

Publication number
KR20220070311A
KR20220070311A KR1020227014643A KR20227014643A KR20220070311A KR 20220070311 A KR20220070311 A KR 20220070311A KR 1020227014643 A KR1020227014643 A KR 1020227014643A KR 20227014643 A KR20227014643 A KR 20227014643A KR 20220070311 A KR20220070311 A KR 20220070311A
Authority
KR
South Korea
Prior art keywords
substrate
crystal
crystal growth
film
preferable
Prior art date
Application number
KR1020227014643A
Other languages
English (en)
Inventor
타카요시 오시마
타츠야 토리야마
Original Assignee
가부시키가이샤 플로스피아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 플로스피아 filed Critical 가부시키가이샤 플로스피아
Publication of KR20220070311A publication Critical patent/KR20220070311A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B33/00—Severing cooled glass
    • C03B33/06—Cutting or splitting glass tubes, rods, or hollow products
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

반도체 장치 등에 유용한 대면적이고 또한 막두께 분포가 양호한 막두께 30μm 이하의 결정막을 갖고, 방열성이 우수한 적층 구조체를 제공한다. 지지체 상에 직접 또는 다른 층을 개재하여 결정성 금속 산화물을 주성분으로서 포함하는 결정막이 적층되어 있는 적층 구조체로서, 상기 지지체가, 실온에서 100 W/m·K 이상의 열전도율을 갖고 있고, 상기 결정막이, 커런덤 구조를 갖고 있고, 또한, 상기 결정막의 막두께가 1μm ~ 30μm이고, 상기 결정막의 면적이, 15cm2 이상이고, 상기 면적에 있어서의 상기 막두께의 분포가, ±10% 이하의 범위 내인 적층 구조체.

Description

적층 구조체 및 반도체 장치
본 발명은, 반도체 장치에 유용한 적층 구조체에 관한 것이다.
고내압, 저손실, 및 고내열을 실현할 수 있는 차세대의 스위칭 소자로서, 밴드 갭이 큰 산화갈륨(Ga2O3)을 사용한 반도체 장치가 주목받고 있어, 인버터 등의 전력용 반도체 장치로의 적용이 기대되고 있다. 또한, 넓은 밴드 갭으로부터 LED나 센서 등의 수발광 장치로서의 폭넓은 응용도 기대되고 있다. 특히, 산화갈륨 중에서도 커런덤 구조를 갖는 α-Ga2O3 등은, 비특허문헌 1에 의하면, 인듐이나 알루미늄을 각각, 혹은 조합하여 혼정으로 함으로써 밴드 갭 제어하는 것이 가능하여, InAlGaO계 반도체로서 매우 매력적인 재료 계통을 구성하고 있다. 여기서 InAlGaO계 반도체란 InXAlYGaZO3(0 ≤ X ≤ 2, 0 ≤ Y ≤ 2, 0 ≤ Z ≤ 2, X + Y + Z = 1.5 ~ 2.5)을 나타내며(특허문헌 9 등), 산화갈륨을 내포하는 동일 재료 계통으로서 부감할 수 있다.
그러나, 산화갈륨은, 최안정상이 β 갈리아 구조이므로, 특수한 성막법을 이용하지 않으면, 준안정상인 커런덤 구조의 결정막을 성막하는 것이 곤란하며, 예를 들어, 헤테로에피택셜 성장 등에 결정 성장 조건이 제약되는 경우도 많고, 그 때문에, 전위 밀도가 높아지는 경향이 있다. 또한, 커런덤 구조의 결정막에 한정하지 않고, 성막 레이트나 결정 품질의 향상, 크랙이나 이상 성장의 억제, 트윈 억제, 휨에 의한 기판의 균열 등에 있어서도 아직 과제가 수많이 존재하고 있다. 이러한 상황하, 현재, 커런덤 구조를 갖는 결정성 반도체의 성막에 대하여, 몇 가지 검토가 이루어지고 있다.
특허문헌 1에는, 갈륨 또는 인듐의 브롬화물 또는 요오드화물을 사용하여, 미스트 CVD법에 의해, 산화물 결정 박막을 제조하는 방법이 기재되어 있다. 특허문헌 2 ~ 4에는, 커런덤형 결정 구조를 갖는 베이스 기판(下地基板) 상에, 커런덤형 결정 구조를 갖는 반도체층과, 커런덤형 결정 구조를 갖는 절연막이 적층된 다층 구조체가 기재되어 있다. 또한, 특허문헌 5 ~ 7과 같이, ELO 기판이나 보이드 형성을 이용하여, 미스트 CVD에 의한 성막도 검토되고 있다.
특허문헌 8에는, 적어도, 갈륨 원료와 산소 원료를 사용하여, 할라이드 기상 성장법(HVPE법)에 의해, 커런덤 구조를 갖는 산화갈륨을 성막하는 것이 기재되어 있다. 또한, 특허문헌 10 및 11에는, PSS 기판을 사용하여, ELO 결정 성장을 행하여, 표면적은 9μm2 이상이고, 전이 밀도가 5 × 106cm-2인 결정막을 얻는 것이 기재되어 있다. 그러나, 산화갈륨은 방열성에 과제가 있고, 방열성의 과제를 해소하기 위해서는, 예를 들어 산화갈륨의 막두께를 30μm 이하로 얇게 할 필요가 있으나, 연마 공정이 번잡해져, 비용이 높아진다는 문제가 있고, 또한, 애초에, 연마에 의해 얇게 한 경우에는, 막두께 분포를 유지한 채 대면적의 산화갈륨막을 얻는 것이 곤란하다는 문제를 안고 있었다. 또한, 종형 디바이스로 한 경우의 직렬 저항에 있어서도, 충분히 만족할 수 있는 것은 아니었다. 그 때문에, 파워 디바이스로서 산화갈륨의 성능을 마음껏 발휘하기 위해서는, 더욱 대면적의 막두께 분포가 좋은 막두께 30μm 이하의 산화갈륨막을 얻는 것이 바람직하고, 이러한 결정막이 손꼽아 기다려지고 있었다.
한편, 특허문헌 1 ~ 11은 모두 본 출원인들에 의한 특허 또는 특허출원에 관한 공보로, 현재도 검토가 진행되고 있다.
일본 특허 제5397794호 일본 특허 제5343224호 일본 특허 제5397795호 일본 공개특허공보 2014-72533호 일본 공개특허공보 2016-100592호 일본 공개특허공보 2016-98166호 일본 공개특허공보 2016-100593호 일본 공개특허공보 2016-155714호 국제 공개공보 제2014/050793호 미국 공개공보 제2019/0057865호 일본 공개특허공보 2019-034883호
카네코 켄타로, 「커런덤 구조 산화갈륨계 혼정 박막의 성장과 물성」, 쿄토 대학 박사 논문, 2013년 3월
본 발명은, 반도체 장치 등에 유용한 대면적이고 또한 막두께 분포가 양호한 막두께 30μm 이하의 결정막을 갖는 방열성이 우수한 적층 구조체를 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 목적을 달성하기 위하여 예의 검토한 결과, 특정한 조건하에서 ELO를 실시하고 특정한 조건하에서 지지체를 첩부하여 결정 성장용 기판을 박리하면, 상기 지지체 상에 직접 또는 다른 층을 개재하여 결정성 금속 산화물을 주성분으로서 포함하는 결정막이 적층되어 있는 적층 구조체로서, 상기 지지체가, 실온에서 100 W/m·K 이상의 열전도율을 갖고 있고, 상기 결정막이, 커런덤 구조를 갖고 있고, 또한, 상기 결정막의 막두께가 1μm ~ 30μm이고, 상기 결정막의 면적이, 15cm2 이상이고, 상기 면적에 있어서의 상기 막두께의 분포가, ±10% 이하의 범위 내인 적층 구조체가 용이하게 얻어지는 것을 지견하고, 이러한 결정막을 갖는 적층 구조체가 상기한 종래의 문제를 일거에 해결할 수 있는 것을 알아냈다.
또한, 본 발명자들은, 상기 지견을 얻은 후, 더욱 검토를 거듭하여 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은, 이하의 발명에 관한 것이다.
[1] 지지체 상에 직접 또는 다른 층을 개재하여 결정성 금속 산화물을 주성분으로서 포함하는 결정막이 적층되어 있는 적층 구조체로서, 상기 지지체가, 실온에서 100 W/m·K 이상의 열전도율을 갖고 있고, 상기 결정막이, 커런덤 구조를 갖고 있고, 또한, 상기 결정막의 막두께가 1μm ~ 30μm이고, 상기 결정막의 면적이, 15cm2 이상이고, 상기 면적에 있어서의 상기 막두께의 분포가, ±10% 이하의 범위 내인 것을 특징으로 하는 적층 구조체.
[2] 지지체 상에 직접 또는 다른 층을 개재하여 결정성 금속 산화물을 주성분으로서 포함하는 결정막이 적층되어 있는 적층 구조체로서, 상기 지지체가, 실온에서 100 W/m·K 이상의 열전도율을 갖고 있고, 상기 결정막이, β 갈리아 구조를 갖고 있고, 상기 결정막의 주면이 (001)면 또는 (100)면이고, 또한, 상기 결정막의 막두께가 1μm ~ 30μm이고, 상기 결정막의 면적이, 15cm2 이상이고, 상기 면적에 있어서의 상기 막두께의 분포가, ±10% 이하의 범위 내인 것을 특징으로 하는 적층 구조체.
[3] 상기 결정성 금속 산화물이 적어도 갈륨을 포함하는, 상기 [1] 또는 [2]에 기재된 적층 구조체.
[4] 상기 결정막이, 반도체막인 상기 [1] ~ [3] 중 어느 하나에 기재된 적층 구조체.
[5] 상기 결정막의 주면이, r면 또는 S면인 상기 [1] 기재의 적층 구조체.
[6] 상기 면적에 있어서의 상기 막두께의 분포가, ±5% 이하의 범위 내인 상기 [1] ~ [5] 중 어느 하나에 기재된 적층 구조체.
[7] 상기 결정막의 전위 밀도가, 1.0 × 106/cm2 이하인 상기 [1] ~ [6] 중 어느 하나에 기재된 적층 구조체.
[8] 상기 결정막의 전위 밀도가, 1.0 × 103/cm2 이하인 상기 [2] 기재의 적층 구조체.
[9] 상기 결정막의 면적이, 100cm2 이상인 상기 [1] ~ [8] 중 어느 하나에 기재된 적층 구조체.
[10] 상기 지지체가, 규소를 포함하는 상기 [1] ~ [9] 중 어느 하나에 기재된 적층 구조체.
[11] 상기 지지체가, SiC 기판 또는 Si 기판인 상기 [1] ~ [10] 중 어느 하나에 기재된 적층 구조체.
[12] 상기 지지체가, 4 인치 기판, 6 인치 기판, 8 인치 기판, 또는 12 인치 기판인 상기 [1] ~ [11] 중 어느 하나에 기재된 적층 구조체.
[13] 전극 및 반도체층을 적어도 포함하는 반도체 장치로서, 상기 [1] ~ [12] 중 어느 하나에 기재된 적층 구조체를 포함하는 것을 특징으로 하는 반도체 장치.
[14] 상기 적층 구조체의 결정막이 반도체막이고, 상기 반도체층으로서 상기 반도체막이 사용되고 있는 상기 [13] 기재의 반도체 장치.
[15] 파워 디바이스인 상기 [13] 또는 [14]에 기재된 반도체 장치.
[16] 반도체 장치를 구비하는 반도체 시스템으로서, 상기 반도체 장치가, 상기 [13] ~ [15] 중 어느 하나에 기재된 반도체 장치인 것을 특징으로 하는 반도체 시스템.
[17] 가로 방향 결정 성장을 포함하는 결정 성장에 의해, 결정 성장용 기판 상에 결정 성장층을 형성한 뒤, 실온에서의 열전도율이 100 W/m·K 이상인 지지체를 상기 결정 성장층 상에 첩부하고, 이어서, 상기 결정 성장용 기판을 박리하는 것을 특징으로 하는 적층 구조체의 제조 방법.
[18] 상기 지지체가, 규소를 포함하는 상기 [17] 기재의 제조 방법.
[19] 상기 지지체가, SiC 기판 또는 Si 기판인 상기 [17] 또는 [18]에 기재된 제조 방법.
[20] 상기 지지체의 면적이, 15cm2 이상인 상기 [17] ~ [19] 중 어느 하나에 기재된 제조 방법.
[21] 상기 지지체의 면적이, 100cm2 이상인 상기 [17] ~ [20] 중 어느 하나에 기재된 제조 방법.
[22] 상기 결정 성장층이, 갈륨을 포함하는 상기 [17] ~ [21] 중 어느 하나에 기재된 제조 방법.
[23] 상기 결정 성장층이, 결정성 산화물을 주성분으로서 포함하는 상기 [17] ~ [22] 중 어느 하나에 기재된 제조 방법.
[24] 상기 결정성 산화물이, Ga2O3을 포함하는 상기 [23] 기재의 제조 방법.
[25] 상기 결정 성장용 기판이, 커런덤 구조를 갖고, 상기 결정 성장용 기판의 결정 성장면이 r면 또는 S면인 상기 [17] ~ [24] 중 어느 하나에 기재된 제조 방법.
[26] 상기 결정 성장용 기판이, β 갈리아 구조를 갖고, 상기 결정 성장용 기판의 결정 성장면이 (100)면 또는 (001)면인 상기 [17] ~ [24] 중 어느 하나에 기재된 제조 방법.
[27] 상기의 결정 성장을, HVPE법 또는 미스트 CVD법에 의해 행하는, 상기 [17] ~ [26] 중 어느 하나에 기재된 제조 방법.
[28] 상기의 가로 방향 결정 성장을, ELO 마스크를 사용하여 행하는 상기 [17] ~ [27] 중 어느 하나에 기재된 제조 방법.
[29] 상기 ELO 마스크가 스트라이프상 또는 도트상의 패턴을 갖고 있는 상기 [28] 기재의 제조 방법.
본 발명의 적층 구조체는, 대면적이고 또한 막두께 분포가 양호한 막두께 30μm 이하의 결정막을 갖고, 방열성이 우수하여, 반도체 장치 등에 유용하다.
도 1은 본 발명의 적층 구조체의 호적한 제조 공정의 일부를 설명하는 모식도이다.
도 2는 본 발명의 적층 구조체의 호적한 제조 공정의 일부를 설명하는 모식도이다.
도 3은 본 발명의 적층 구조체의 호적한 제조 공정의 일부를 설명하는 모식도이다.
도 4는 본 발명의 적층 구조체의 호적한 제조 공정의 일부를 설명하는 모식도이다.
도 5는 본 발명의 적층 구조체의 호적한 제조 공정의 일부를 설명하는 모식도이다.
도 6은 본 발명의 적층 구조체의 호적한 제조 공정의 일부를 설명하는 모식도이다.
도 7은 본 발명의 적층 구조체의 호적한 제조 공정의 일부를 설명하는 모식도이다.
도 8은 본 발명의 적층 구조체의 호적한 제조 공정의 일부를 설명하는 모식도이다.
도 9는 본 발명의 적층 구조체의 호적한 제조 공정의 일부를 설명하는 모식도이다.
도 10은 본 발명의 적층 구조체의 호적한 제조 공정의 일부를 설명하는 모식도이다.
도 11은 본 발명에 있어서 호적하게 사용되는 할라이드 기상 성장(HVPE) 장치를 설명하는 도면이다.
도 12는 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부의 일 양태를 나타내는 모식도이다.
도 13은 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부의 일 양태를 나타내는 모식도이다.
도 14는 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부의 일 양태를 나타내는 모식도이다.
도 15는 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부의 일 양태를 나타내는 모식도이다.
도 16은 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부의 일 양태를 나타내는 모식도이다.
도 17은 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부의 일 양태를 나타내는 모식도이다.
도 18은 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부와 결정 성장층의 관계를 단면적으로 나타내는 모식도이다.
도 19는 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부와 버퍼층과 결정 성장층의 관계를 단면적으로 나타내는 모식도이다.
도 20은 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부의 일 양태를 나타내는 모식도이다.
도 21은 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부의 표면을 모식적으로 나타내는 도면이다.
도 22는 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부의 일 양태를 나타내는 모식도이다.
도 23은 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부의 표면을 모식적으로 나타내는 도면이다.
도 24는 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부의 일 양태를 나타내는 모식도이다. (a)는 요철부의 모식적 사시도이고, (b)는 요철부의 모식적 표면도이다.
도 25는 본 발명에 있어서 호적하게 사용되는 기판의 표면 상에 형성된 요철부의 일 양태를 나타내는 모식도이다. (a)는 요철부의 모식적 사시도이고, (b)는 요철부의 모식적 표면도이다.
도 26은 본 발명에 있어서 호적하게 사용되는 미스트 CVD 장치를 설명하는 도면이다.
도 27은 전원 시스템의 호적한 일례를 모식적으로 나타내는 도면이다.
도 28은 시스템 장치의 호적한 일례를 모식적으로 나타내는 도면이다.
도 29는 전원 장치의 전원 회로도의 호적한 일례를 모식적으로 나타내는 도면이다.
도 30은 리드 프레임, 회로 기판, 또는 방열 기판과 접합된 반도체 장치의 호적한 일례를 모식적으로 나타내는 도면이다.
도 31은 파워 카드의 호적한 일례를 모식적으로 나타내는 도면이다.
본 발명의 적층 구조체는, 지지체 상에 직접 또는 다른 층을 개재하여 결정성 금속 산화물을 주성분으로서 포함하는 결정막이 적층되어 있는 적층 구조체로서, 상기 지지체가, 실온에서 100 W/m·K 이상의 열전도율을 갖고 있고, 상기 결정막이, 커런덤 구조를 갖고 있고, 또한, 상기 결정막의 막두께가 1μm ~ 30μm이고, 상기 결정막의 면적이, 15cm2 이상이고, 상기 면적에 있어서의 상기 막두께의 분포가, ±10% 이하의 범위 내인 것을 특장으로 한다. 한편, 「열전도율」은, 실온에서의 열전도율(W/m·K)을 말한다. 또한, 「막두께의 분포」란, 상기 결정막의 평균 막두께에 대한 최대 막두께와 최소 막두께의 차를 말하며, 편의적으로, 공간 주파수를 사용하여 통상적인 방법에 따라 산출할 수도 있고, 또한, 막 표면의 임의의 5 이상의 개소의 막두께를 사용하여 산출할 수도 있다. 본 발명의 실시양태의 하나로서, 상기 막두께의 분포가, ±5% 이하인 것이, 반도체 특성을 보다 우수한 것으로 할 수 있으므로 바람직하다. 상기 결정막의 면적은, 15cm2 이상이면 특별히 한정되지 않지만, 본 발명의 실시양태의 하나로서, 100cm2 이상인 것이, 보다 공업적으로 유리하게 반도체 장치 등에 사용할 수 있으므로 바람직하다. 또한, 본 발명에 있어서는, 상기 결정막의 전위 밀도가, 1.0 × 106/cm2 이하인 것이 바람직하다. 여기서, 「전위 밀도」란, 평면 또는 단면 TEM상으로부터 관찰되는 단위 면적당의 전위의 수로부터 구해지는 전위 밀도를 말한다. 상기 결정성 금속 산화물로는, 특별히 한정되지 않지만, 예를 들어, 알루미늄, 갈륨, 인듐, 철, 크롬, 바나듐, 티탄, 로듐, 니켈, 코발트, 및 이리듐 등에서 선택되는 1종 또는 2종 이상의 금속을 포함하는 금속 산화물 등을 호적한 예로서 들 수 있다. 본 발명에 있어서는, 상기 결정성 금속 산화물이, 인듐, 알루미늄, 및 갈륨에서 선택되는 1종 또는 2종 이상의 원소를 함유하는 것이 바람직하고, 적어도 인듐 또는/및 갈륨을 포함하고 있는 것이 보다 바람직하며, 적어도 갈륨을 포함하고 있는 것이 가장 바람직하다. 「주성분」이란, 상기 결정성 금속 산화물이, 원자비로, 상기 결정막의 전성분에 대하여, 바람직하게는 50% 이상, 보다 바람직하게는 70% 이상, 더욱 바람직하게는 90% 이상 포함되는 것을 의미하고, 100%여도 되는 것을 의미한다. 상기 결정막은, 도전성이어도 되고 절연성이어도 되지만, 본 발명에 있어서는, 반도체막인 것이 바람직하고, 상기 결정막이 도펀트 등을 포함하고 있어도 된다. 또한, 상기 결정막은, 2층 이상의 가로 방향 결정 성장층을 포함하는 것이 바람직하다. 상기 결정막의 주면은, 특별히 한정되지 않지만, 본 발명에 있어서는, r면, S면, 또는 m면인 것이 바람직하고, r면 또는 S면인 것이 보다 바람직하다.
또한, 본 발명의 적층 구조체는, 지지체 상에 직접 또는 다른 층을 개재하여 결정성 금속 산화물을 주성분으로서 포함하는 결정막이 적층되어 있는 적층 구조체로서, 상기 지지체가, 100 W/m·K 이상의 열전도율을 갖고 있고, 상기 결정막이, β 갈리아 구조를 갖고 있고, 상기 결정막의 주면이 (001)면 또는 (100)면이고, 또한, 상기 결정막의 막두께가 1μm ~ 30μm이고, 상기 결정막의 면적이, 15cm2 이상이고, 상기 면적에 있어서의 상기 막두께의 분포가, ±10% 이하의 범위 내인 것을 특장으로 한다. 한편, 「열전도율」은, 실온에서의 열전도율(W/m·K)을 말한다. 또한, 「막두께의 분포」란, 상기 결정막의 평균 막두께에 대한 최대 막두께와 최소 막두께의 차를 말하며, 편의적으로, 공간 주파수를 사용하여 통상적인 방법에 따라 산출할 수도 있고, 또한, 막 표면의 임의의 5 이상의 개소의 막두께를 사용하여 산출할 수도 있다. 본 발명의 실시양태의 하나로서, 상기 막두께의 분포가, ±5% 이하인 것이, 반도체 특성을 보다 우수한 것으로 할 수 있으므로 바람직하다. 상기 결정막의 면적은, 15cm2 이상이면 특별히 한정되지 않지만, 본 발명의 실시양태의 하나로서, 100cm2 이상인 것이, 보다 공업적으로 유리하게 반도체 장치 등에 사용할 수 있으므로 바람직하다. 또한, 본 발명에 있어서는, 특히, 상기 결정막이 β 갈리아 구조를 갖는 경우, 상기 결정막의 전위 밀도가, 1.0 × 103/cm2 이하인 것이 바람직하다. 여기서, 「전위 밀도」란, 평면 또는 단면 TEM상으로부터 관찰되는 단위 면적당의 전위의 수로부터 구해지는 전위 밀도를 말한다. 본 발명에 있어서는, 상기 결정성 금속 산화물이, 적어도 갈륨을 포함하고 있는 것이 바람직하다. 「주성분」이란, 상기 결정성 금속 산화물이, 원자비로, 상기 결정막의 전성분에 대하여, 바람직하게는 50% 이상, 보다 바람직하게는 70% 이상, 더욱 바람직하게는 90% 이상 포함되는 것을 의미하고, 100%여도 되는 것을 의미한다. 상기 결정막은, 도전성이어도 되고 절연성이어도 되지만, 본 발명에 있어서는, 반도체막인 것이 바람직하고, 상기 결정막이 도펀트 등을 포함하고 있어도 된다. 또한, 상기 결정막은, 2층 이상의 가로 방향 결정 성장층을 포함하는 것이 바람직하다.
상기 적층 구조체는, 예를 들어, 가로 방향 결정 성장을 포함하는 결정 성장에 의해, 결정 성장용 기판(이하, 간단히 「결정 기판」 또는 「기판」이라고도 한다.) 상에 결정 성장층(이하, 결정 기판 상에 있어서 가로 방향 결정 성장을 포함하는 결정 성장에 의해 얻어지는 결정 성장층을 간단히 「제1 가로 방향 결정 성장층」이라고도 한다.)을 형성한 뒤, 실온에서의 열전도율이 100 W/m·K 이상인 지지체를 상기 결정 성장층 상에 첩부하고, 이어서, 상기 결정 성장용 기판을 박리함으로써 용이하게 얻을 수 있다. 이러한 적층 구조체의 제조 방법도 또한, 본 발명의 실시양태의 하나로서 포함된다. 「가로 방향 결정 성장」은, 통상, 결정 성장 기판에 대하여 결정 성장면의 결정 성장축이 되는 방향(즉 결정 성장 방향)이 아닌 방향으로 결정 성장시키는 것을 말하는데, 본 발명에 있어서는, 결정 성장 방향에 대하여, 0.1° ~ 178°의 각도가 되는 방향으로 결정 성장시키는 것이 바람직하고, 1° ~ 175°의 각도가 되는 방향으로 결정 성장시키는 것이 보다 바람직하며, 5° ~ 170°의 각도가 되는 방향으로 결정 성장시키는 것이 가장 바람직하다. 본 발명에 있어서는, 상기 결정 성장층(이하, 「결정막」이라고도 한다.)이 커런덤 구조를 갖는 것이 바람직하고, 또한, 상기 결정 성장층이 갈륨을 포함하는 것도 바람직하며, Ga2O3을 포함하는 것이 보다 바람직하다. 또한, 본 발명에 있어서는, 상기 결정 성장층이, β-갈리아 구조를 갖는 것도 바람직하다. 본 발명에 있어서는, 반도체 장치에 유용한 결정막이 얻어지므로, 상기 결정막이 반도체막인 것이 바람직하고, 와이드 밴드 갭 반도체막인 것이 보다 바람직하다. 한편, 각 결정 성장에는, 표면에 오목부 또는 볼록부로 이루어지는 요철부가 형성되어 있는 결정 기판을 사용하여, HVPE 또는 미스트 CVD 등의 CVD법을 적용하는 것이 바람직하다. 한편, 결정 기판 상에는 홈을 형성해도 되고, 적어도 결정 기판의 표면의 일부를 노출하는 ELO 마스크(이하, 간단히 「마스크」라고도 한다.)를 배치해도 되며, 그 위에 상기 가로 방향 성장을 포함하는 결정 성장으로, 상기 결정 성장층을 형성할 수 있다.
이하, 상기 HVPE법을 이용하여, 상기 결정 성장층(이하, 「결정막」이라고도 한다.)을 형성하는 방법의 일례를 설명한다.
상기 HVPE법의 실시형태의 하나로서, 예를 들어, 도 11에 나타내는 HVPE 장치를 사용하여, 금속을 포함하는 금속원을 가스화하여 금속 함유 원료 가스로 하고, 이어서, 상기 금속 함유 원료 가스와, 산소 함유 원료 가스를 반응실 내의 기판 상에 공급하여 성막할 때에, 표면에 오목부 또는 볼록부로 이루어지는 요철부가 형성되어 있는 기판을 사용하고, 반응성 가스를 상기 기판 상에 공급하고, 상기 성막을, 상기 반응성 가스의 유통하에서 행하는 것을 들 수 있다.
(금속원)
상기 금속원은, 금속을 포함하고 있고, 가스화가 가능한 것이면, 특별히 한정되지 않고, 금속 단체여도 되고, 금속 화합물이어도 된다. 상기 금속으로는, 예를 들어, 갈륨, 알루미늄, 인듐, 철, 크롬, 바나듐, 티탄, 로듐, 니켈, 코발트, 및 이리듐 등에서 선택되는 1종 또는 2종 이상의 금속 등을 들 수 있다. 본 발명에 있어서는, 상기 금속이, 갈륨, 알루미늄, 및 인듐에서 선택되는 1종 또는 2종 이상의 금속인 것이 바람직하고, 갈륨인 것이 보다 바람직하며, 상기 금속원이, 갈륨 단체인 것이 가장 바람직하다. 또한, 상기 금속원은, 기체여도 되고, 액체여도 되며, 고체여도 되지만, 본 발명에 있어서는, 예를 들어, 상기 금속으로서 갈륨을 사용하는 경우에는, 상기 금속원이 액체인 것이 바람직하다.
상기 가스화의 수단은, 본 발명의 목적을 저해하지 않는 한, 특별히 한정되지 않고, 공지의 수단일 수 있다. 본 발명에 있어서는, 상기 가스화의 수단이, 상기 금속원을 할로겐화함으로써 행하여지는 것이 바람직하다. 상기 할로겐화에 사용하는 할로겐화제는, 상기 금속원을 할로겐화할 수 있기만 하면, 특별히 한정되지 않고, 공지의 할로겐화제일 수 있다. 상기 할로겐화제로는, 예를 들어, 할로겐 또는 할로겐화수소 등을 들 수 있다. 상기 할로겐으로는, 예를 들어, 불소, 염소, 브롬, 또는 요오드 등을 들 수 있다. 또한, 상기 할로겐화수소로는, 예를 들어, 불화수소, 염화수소, 브롬화수소, 요오드화수소 등을 들 수 있다. 본 발명에 있어서는, 상기 할로겐화에, 할로겐화수소를 사용하는 것이 바람직하고, 염화수소를 사용하는 것이 보다 바람직하다. 본 발명에 있어서는, 상기 가스화를, 상기 금속원에, 할로겐화제로서, 할로겐 또는 할로겐화수소를 공급하여, 상기 금속원과 할로겐 또는 할로겐화수소를 할로겐화 금속의 기화 온도 이상에서 반응시켜 할로겐화 금속으로 함으로써 행하는 것이 바람직하다. 상기 할로겐화 반응 온도는, 특별히 한정되지 않지만, 본 발명에 있어서는, 예를 들어, 상기 금속원의 금속이 갈륨이고, 상기 할로겐화제가, HCl인 경우에는, 900℃ 이하가 바람직하고, 700℃ 이하가 보다 바람직하며, 400℃ ~ 700℃인 것이 가장 바람직하다. 상기 금속 함유 원료 가스는, 상기 금속원의 금속을 포함하는 가스이면, 특별히 한정되지 않는다. 상기 금속 함유 원료 가스로는, 예를 들어, 상기 금속의 할로겐화물(불화물, 염화물, 브롬화물, 요오드화물 등) 등을 들 수 있다.
본 발명의 실시형태에 있어서는, 금속을 포함하는 금속원을 가스화하여 금속 함유 원료 가스로 한 후, 상기 금속 함유 원료 가스와, 상기 산소 함유 원료 가스를, 상기 반응실 내의 기판 상에 공급한다. 또한, 본 발명의 실시양태에 있어서는, 반응성 가스를 상기 기판 상에 공급한다. 상기 산소 함유 원료 가스로는, 예를 들어, O2 가스, CO2 가스, NO 가스, NO2 가스, N2O 가스, H2O 가스, 또는 O3 가스 등을 들 수 있다. 본 발명에 있어서는, 상기 산소 함유 원료 가스가, O2, H2O, 및 N2O로 이루어지는 군에서 선택되는 1종 또는 2종 이상의 가스인 것이 바람직하고, O2를 포함하는 것이 보다 바람직하다. 한편, 실시형태의 하나로서, 상기 산소 함유 원료 가스는 CO2를 포함하고 있어도 된다. 상기 반응성 가스는, 통상, 금속 함유 원료 가스 및 산소 함유 원료 가스와는 다른 반응성의 가스로, 불활성 가스는 포함되지 않는다. 상기 반응성 가스로는, 특별히 한정되지 않지만, 예를 들어, 에칭 가스 등을 들 수 있다. 상기 에칭 가스는, 본 발명의 목적을 저해하지 않는 한, 특별히 한정되지 않고, 공지의 에칭 가스일 수 있다. 본 발명에 있어서는, 상기 반응성 가스가, 할로겐 가스(예를 들어, 불소 가스, 염소 가스, 브롬 가스, 또는 요오드 가스 등), 할로겐화수소 가스(예를 들어, 불산 가스, 염산 가스, 브롬화수소 가스, 요오드화수소 가스 등), 수소 가스, 또는 이들 2종 이상의 혼합 가스 등인 것이 바람직하고, 할로겐화수소 가스를 포함하는 것이 바람직하며, 염화수소를 포함하는 것이 가장 바람직하다. 한편, 상기 금속 함유 원료 가스, 상기 산소 함유 원료 가스, 상기 반응성 가스는, 캐리어 가스를 포함하고 있어도 된다. 상기 캐리어 가스로는, 예를 들어, 질소나 아르곤 등의 불활성 가스 등을 들 수 있다. 또한, 상기 금속 함유 원료 가스의 분압은 특별히 한정되지 않지만, 본 발명에 있어서는, 0.5 Pa ~ 1 kPa인 것이 바람직하고, 5 Pa ~ 0.5 kPa인 것이 보다 바람직하다. 상기 산소 함유 원료 가스의 분압은, 특별히 한정되지 않지만, 본 발명에 있어서는, 상기 금속 함유 원료 가스의 분압의 0.5배 ~ 100배인 것이 바람직하고, 1배 ~ 20배인 것이 보다 바람직하다. 상기 반응성 가스의 분압도, 특별히 한정되지 않지만, 본 발명의 실시형태에 있어서는, 상기 금속 함유 원료 가스의 분압의 0.1배 ~ 5배인 것이 바람직하고, 0.2배 ~ 3배인 것이 보다 바람직하다.
본 발명의 실시형태에 있어서는, 또한, 도펀트 함유 원료 가스를 상기 기판에 공급하는 것도 바람직하다. 상기 도펀트 함유 원료 가스는, 도펀트를 포함하고 있으면, 특별히 한정되지 않는다. 상기 도펀트도, 특별히 한정되지 않지만, 본 발명에 있어서는, 상기 도펀트가, 게르마늄, 규소, 티탄, 지르코늄, 바나듐, 니오브, 및 주석에서 선택되는 1종 또는 2종 이상의 원소를 포함하는 것이 바람직하고, 게르마늄, 규소, 또는 주석을 포함하는 것이 보다 바람직하며, 게르마늄을 포함하는 것이 가장 바람직하다. 이와 같이 도펀트 함유 원료 가스를 사용함으로써, 얻어지는 막의 도전율을 용이하게 제어할 수 있다. 상기 도펀트 함유 원료 가스는, 상기 도펀트를 화합물(예를 들어, 할로겐화물, 산화물 등)의 형태로 갖는 것이 바람직하고, 할로겐화물의 형태로 갖는 것이 보다 바람직하다. 상기 도펀트 함유 원료 가스의 분압은, 특별히 한정되지 않지만, 본 발명에 있어서는, 상기 금속 함유 원료 가스의 분압의 1 × 10-7배 ~ 0.1배인 것이 바람직하고, 2.5 × 10-6배 ~ 7.5 × 10-2배인 것이 보다 바람직하다. 한편, 본 발명에 있어서는, 상기 도펀트 함유 원료 가스를, 상기 반응성 가스와 함께 상기 기판 상에 공급하는 것이 바람직하다.
(결정 기판)
상기 결정 기판은, 결정물을 주성분으로서 포함하는 기판이면 특별히 한정되지 않고, 공지의 기판일 수 있다. 절연체 기판이어도 되고, 도전성 기판이어도 되며, 반도체 기판이어도 된다. 단결정 기판이어도 되고, 다결정 기판이어도 된다. 상기 결정 기판으로는, 예를 들어, 커런덤 구조를 갖는 결정물을 주성분으로서 포함하는 기판, 또는 β-갈리아 구조를 갖는 결정물을 주성분으로서 포함하는 기판, 육방정 구조를 갖는 기판 등을 들 수 있다. 한편, 상기 「주성분」이란, 기판 중의 조성비로, 상기 결정물을 50% 이상 포함하는 것을 말하며, 바람직하게는 70% 이상 포함하는 것이고, 보다 바람직하게는 90% 이상 포함하는 것이다.
상기 커런덤 구조를 갖는 결정물을 주성분으로서 포함하는 기판으로는, 예를 들어, 사파이어 기판, α형 산화갈륨 기판 등을 들 수 있다.
본 발명의 실시형태에 있어서는, 상기 결정 기판이, 사파이어 기판인 것이 바람직하다. 상기 사파이어 기판으로는, 예를 들어, c면 사파이어 기판, m면 사파이어 기판, a면 사파이어 기판, r면 사파이어 기판, S면 사파이어 기판 등을 들 수 있다. 본 발명에 있어서는, 상기 사파이어 기판이, m면 사파이어 기판, r면 사파이어 기판, 또는 S면 사파이어 기판인 것이 바람직하고, r면 사파이어 기판 또는 S면 사파이어 기판인 것이 보다 바람직하다. 또한, 상기 사파이어 기판은 오프각을 갖고 있어도 된다. 상기 오프각은, 특별히 한정되지 않지만, 바람직하게는 0° ~ 15°이다. 한편, 상기 결정 기판의 두께는, 특별히 한정되지 않지만, 바람직하게는, 50 ~ 2000μm이고, 보다 바람직하게는 200 ~ 800μm이다. 또한, 상기 결정 기판의 면적은, 특별히 한정되지 않지만, 15cm2 이상인 것이 바람직하고, 100cm2 이상인 것이 보다 바람직하다.
본 발명의 실시형태의 하나에 있어서는, 상기 결정 기판이, β-Ga2O3으로 이루어지는 β 갈리아 기판인 것도 바람직하다. 상기 β 갈리아 기판으로는, 예를 들어, (100)면 β 갈리아 기판, (001)면 β 갈리아 기판 등을 들 수 있다. 또한, 상기 β 갈리아 기판은 오프각을 갖고 있어도 된다. 상기 오프각은, 특별히 한정되지 않지만, 바람직하게는 0° ~ 15°이다. 한편, 상기 결정 기판의 두께는, 특별히 한정되지 않지만, 바람직하게는, 50 ~ 2000μm이고, 보다 바람직하게는 200 ~ 800μm이다. 또한, 상기 결정 기판의 면적은, 특별히 한정되지 않지만, 15cm2 이상인 것이 바람직하고, 100cm2 이상인 것이 보다 바람직하다.
또한, 본 발명의 실시형태의 하나에 있어서는, 상기 기판이, 표면에 오목부 또는 볼록부로 이루어지는 요철부가 형성되어 있으므로, 보다 효율적으로, 보다 고품질인 상기 제1 가로 방향 결정 성장층을 얻을 수 있다. 상기 요철부는, 볼록부 또는 오목부로 이루어지는 것이면 특별히 한정되지 않고, 볼록부로 이루어지는 요철부여도 되고, 오목부로 이루어지는 요철부여도 되며, 볼록부 및 오목부로 이루어지는 요철부여도 된다. 또한, 상기 요철부는, 규칙적인 볼록부 또는 오목부로 형성되어 있어도 되고, 불규칙한 볼록부 또는 오목부로 형성되어 있어도 된다. 본 발명에 있어서는, 상기 요철부가 주기적으로 형성되어 있는 것이 바람직하고, 주기적 또한 규칙적으로 패턴화되어 있는 것이 보다 바람직하며, 상기 요철부가 볼록부로 이루어지는 마스크로서, 상기 마스크가 주기적 또한 규칙적으로 패턴화되어 있는 것이 가장 바람직하다. 상기 요철부의 패턴은 특별히 한정되지 않고, 예를 들어, 스트라이프상, 도트상, 메시상, 또는 랜덤상 등을 들 수 있으나, 본 발명에 있어서는, 도트상 또는 스트라이프상이 바람직하고, 도트상이 보다 바람직하다. 한편, 상기 도트상 또는 스트라이프상은 상기 볼록부의 개구부의 형상일 수 있다. 또한, 요철부가 주기적 또한 규칙적으로 패턴화되어 있는 경우에는, 상기 요철부의 패턴 형상이, 삼각형, 사각형(예를 들어 정방형, 장방형, 혹은 사다리꼴 등), 오각형, 혹은 육각형 등의 다각형상, 원상, 타원상 등의 형상인 것이 바람직하다. 한편, 도트상으로 요철부를 형성하는 경우에는, 도트의 격자 형상을, 예를 들어 정방 격자, 사방(斜方) 격자, 삼각 격자, 육각 격자 등의 격자 형상으로 하는 것이 바람직하고, 삼각 격자의 격자 형상으로 하는 것이 보다 바람직하다. 상기 요철부의 오목부 또는 볼록부의 단면 형상으로는, 특별히 한정되지 않지만, 예를 들어, コ의 자형, U자형, 역U자형, 파형, 또는 삼각형, 사각형(예를 들어 정방형, 장방형, 혹은 사다리꼴 등), 오각형, 혹은 육각형 등의 다각형 등을 들 수 있다.
상기 볼록부의 구성 재료는, 특별히 한정되지 않고, 공지의 마스크 재료일 수 있다. 절연체 재료여도 되고, 도전체 재료여도 되며, 반도체 재료여도 된다. 또한, 상기 구성 재료는, 비결정이어도 되고, 단결정이어도 되며, 다결정이어도 된다. 상기 볼록부의 구성 재료로는, 예를 들어, Si, Ge, Ti, Zr, Hf, Ta, Sn 등의 산화물, 질화물, 또는 탄화물, 카본, 다이아몬드, 금속, 이들의 혼합물 등을 들 수 있다. 보다 구체적으로는, SiO2, SiN, 또는 다결정 실리콘을 주성분으로서 포함하는 Si 함유 화합물, 상기 결정성 산화물 반도체의 결정 성장 온도보다 높은 융점을 갖는 금속(예를 들어, 백금, 금, 은, 팔라듐, 로듐, 이리듐, 루테늄 등의 귀금속 등) 등을 들 수 있다. 한편, 상기 구성 재료의 함유량은, 볼록부 중, 조성비로, 50% 이상이 바람직하고, 70% 이상이 보다 바람직하며, 90% 이상이 가장 바람직하다.
상기 볼록부의 형성 수단으로는, 공지의 수단일 수 있으며, 예를 들어, 포토리소그래피, 전자 빔 리소그래피, 레이저 패터닝, 그 후의 에칭(예를 들어 드라이 에칭 또는 웨트 에칭 등) 등의 공지의 패터닝 가공 수단 등을 들 수 있다. 본 발명에 있어서는, 상기 볼록부가 스트라이프상 또는 도트상인 것이 바람직하고, 도트상인 것이 보다 바람직하다. 한편, 상기 도트상 또는 스트라이프상은 상기 볼록부의 개구부의 형상일 수 있다. 또한, 본 발명에 있어서는, 상기 결정 기판이, PSS(Patterned Sapphire Substrate) 기판인 것도 바람직하다. 상기 PSS 기판의 패턴 형상은, 특별히 한정되지 않고, 공지의 패턴 형상일 수 있다. 상기 패턴 형상으로는, 예를 들어, 원뿔형, 조종(釣鐘)형, 돔형, 반구형, 정방형, 또는 삼각형의 피라미드형 등을 들 수 있으나, 본 발명에 있어서는, 상기 패턴 형상이, 원뿔형인 것이 바람직하다. 또한, 상기 패턴 형상의 피치 간격도, 특별히 한정되지 않지만, 본 발명의 실시양태에 있어서는, 100μm 이하인 것이 바람직하고, 1μm ~ 50μm인 것이 보다 바람직하다.
상기 오목부는, 특별히 한정되지 않지만, 상기 볼록부의 구성 재료와 동일한 것일 수 있고, 기판이어도 된다. 본 발명에 있어서는, 상기 오목부가 기판의 표면 상에 형성된 공극층인 것이 바람직하다. 상기 오목부의 형성 수단으로는, 상기의 볼록부의 형성 수단과 동일한 수단을 이용할 수 있다. 상기 공극층은, 공지의 홈 가공 수단에 의해, 기판에 홈을 형성함으로써, 상기 기판의 표면 상에 형성할 수 있다. 공극층의 홈 폭, 홈 깊이, 테라스 폭 등은, 본 발명의 목적을 저해하지 않는 한, 특별히 한정되지 않고, 적당히 설정할 수 있다. 또한, 공극층에는, 공기가 포함되어 있어도 되고, 불활성 가스 등이 포함되어 있어도 된다.
이하, 본 발명에 있어서 호적하게 사용되는 기판의 실시양태의 일례를, 도면을 이용하여 설명한다.
도 12는, 본 발명에 있어서의 결정 기판의 결정 성장면 상에 형성된 요철부의 일 양태를 나타낸다. 도 12의 요철부는, 결정 기판(1)과, 결정 성장면(1a) 상의 볼록부(2a)로 형성되어 있다. 볼록부(2a)는 스트라이프상이고, 결정 기판(1)의 결정 성장면(1a) 상에는, 스트라이프상의 볼록부(2a)가 주기적으로 배열되어 있다. 한편, 볼록부(2a)는, SiO2 등의 실리콘 함유 화합물로 이루어지고, 포토리소그래피 등의 공지의 수단을 이용하여 형성할 수 있다.
도 13은, 본 발명에 있어서의 결정 기판의 결정 성장면 상에 형성된 요철부의 일 양태를 나타내고, 도 12와는 다른 양태를 나타내고 있다. 도 13의 요철부는, 도 12와 마찬가지로, 결정 기판(1)과, 결정 성장면(1a) 상에 형성된 볼록부(2a)로 형성되어 있다. 볼록부(2a)는 도트상이고, 결정 기판(1)의 결정 성장면(1a) 상에는, 도트상의 볼록부(2a)가 주기적 또한 규칙적으로 배열되어 있다. 한편, 볼록부(2a)는, SiO2 등의 실리콘 함유 화합물로 이루어지고, 포토리소그래피 등의 공지의 수단을 이용하여 형성할 수 있다.
도 14는, 본 발명에 있어서의 결정 기판의 결정 성장면 상에 형성된 요철부의 일 양태를 나타낸다. 도 14는, 볼록부가 아니라 오목부(2b)를 구비하고 있다. 도 14의 오목부는, 결정 기판(1)과, 마스크층(4)으로 형성되어 있다. 마스크층은, 결정 성장면(1a) 상에 형성되어 있고, 도트상으로 구멍이 뚫려 있다. 마스크층(4)의 도트의 구멍으로부터는 결정 기판(1)이 노출되어 있고, 결정 성장면(1a) 상에 도트상의 오목부(2b)가 형성되어 있다. 한편, 오목부(2b)는, 포토리소그래피 등의 공지의 수단을 이용하여, 마스크층(4)을 형성함으로써 얻을 수 있다. 또한, 마스크층(4)은, 세로 방향의 결정 성장을 저해 가능한 층이면 특별히 한정되지 않는다. 마스크층(4)의 구성 재료로는, 예를 들어, SiO2 등의 실리콘 함유 화합물 등의 공지의 재료 등을 들 수 있다.
도 15는, 본 발명에 있어서의 결정 기판의 결정 성장면 상에 형성된 요철부의 일 양태를 나타낸다. 도 15의 요철부는, 결정 기판(1)과 공극층으로 형성되어 있다. 공극층은, 스트라이프상이고, 결정 기판(1)의 결정 성장면(1a) 상에는, 스트라이프상의 오목부(2b)가 주기적으로 배열되어 있다. 한편, 오목부(2b)는, 공지의 홈 가공 수단에 의해 형성할 수 있다.
또한, 도 16에도, 본 발명에 있어서의 결정 기판(1)의 결정 성장면(1a) 상에 형성된 요철부의 일 양태를 나타낸다. 도 16의 요철부는, 도 15와는, 오목부(2b)의 간격이 다르며, 간격의 폭이 작아져 있다. 즉, 오목부(2b)의 테라스 폭이, 도 15에서는 넓어져 있고, 도 16에서는 좁아져 있다. 도 16의 오목부(2b)도 또한, 도 15의 오목부와 마찬가지로, 공지의 홈 가공 수단을 이용하여 형성할 수 있다.
도 17은, 도 15 및 도 16과 마찬가지로, 본 발명에 있어서의 결정 기판의 결정 성장면 상에 형성된 요철부의 일 양태를 나타내고, 도 17의 요철부는, 결정 기판(1)과 공극층으로 형성되어 있다. 공극층은, 도 15 및 도 16과는 달리, 도트상이고, 결정 기판(1)의 결정 성장면(1a) 상에는, 도트상의 오목부(2b)가 주기적 또한 규칙적으로 배열되어 있다. 한편, 오목부(2b)는, 공지의 홈 가공 수단에 의해 형성할 수 있다.
요철부의 볼록부의 폭 및 높이, 오목부의 폭 및 깊이, 간격 등이 특별히 한정되지 않지만, 본 발명에 있어서는, 각각이 예를 들어 약 10nm ~ 약 1mm의 범위 내이고, 바람직하게는 약 10nm ~ 약 300μm이고, 보다 바람직하게는 약 10nm ~ 약 1μm이며, 가장 바람직하게는 약 100nm ~ 약 1μm이다.
도 18은, 본 발명에 있어서 호적하게 사용되는, 기판의 표면 상에 형성된 요철부와 결정 성장층의 관계의 단면도이다. 도 18의 결정성 적층 구조체는, 결정 기판(1) 상에, 볼록부(2a)가 형성되어 있고, 또한, 에피택셜층(3)이 결정 성장에 의해 형성되어 있다. 에피택셜층(3)은, 볼록부(2a)에 의해, 커런덤 구조(β 갈리아 구조)를 갖는 결정성 반도체가 가로 방향으로도 결정 성장하고 있고, 이와 같이 하여 얻어진 커런덤 구조(β 갈리아 구조)를 갖는 결정막은, 요철부가 없는 커런덤 구조(β 갈리아 구조)를 갖는 결정막과 비교하여 전혀 다른 고품질의 결정막이 된다. 또한, 버퍼층을 형성한 경우의 예를 도 19에 나타낸다. 도 19의 결정성 적층 구조체는, 결정 기판(1) 상에, 버퍼층(3a)이 형성되어 있고, 버퍼층(3a) 상에 볼록부(2a)가 형성되어 있다. 그리고, 볼록부(2a) 상에, 에피택셜층(3)이 형성되어 있다. 도 19의 결정성 적층 구조체도 도 18과 마찬가지로, 볼록부(2a)에 의해, 커런덤 구조(β 갈리아 구조)를 갖는 결정막이, 가로 방향으로 결정 성장하고 있어, 고품질의 커런덤 구조(β 갈리아 구조)를 갖는 결정막이 형성되어 있다.
도 20은, 본 발명의 실시형태에 있어서의 기판의 표면 상에 형성된 도트상의 요철부의 일 양태를 나타낸다. 도 20의 요철부는, 기판(1)과, 기판의 표면(1a)에 형성된 복수의 볼록부(2a)로 형성되어 있다. 도 21은, 천정 방향에서 본 도 20에 나타내는 요철부의 표면을 나타내고 있다. 도 20 및 도 21로부터 알 수 있는 바와 같이, 상기 요철부는, 기판의 표면(1a)의 삼각 격자 상에, 원뿔상의 볼록부(2a)가 형성된 구성으로 되어 있다. 상기 볼록부(2a)는, 포토리소그래피 등의 공지의 가공 수단에 의해 형성할 수 있다. 한편, 상기 삼각 격자의 격자점은, 각각 일정한 주기(a)의 간격마다 형성되어 있다. 주기(a)는, 특별히 한정되지 않지만, 본 발명에 있어서는, 100μm 이하인 것이 바람직하고, 1μm ~ 50μm인 것이 보다 바람직하다. 여기서, 주기(a)는, 인접하는 볼록부(2a)에 있어서의 높이의 피크 위치(즉 격자점) 간의 거리를 말한다.
도 22는, 본 발명의 실시형태에 있어서의 기판의 표면 상에 형성된 도트상의 요철부의 일 양태를 나타내고, 도 20과는 다른 양태를 나타내고 있다. 도 22의 요철부는, 기판(1)과, 기판의 표면(1a) 상에 형성된 볼록부(2a)로부터 형성되어 있다. 도 23은, 천정 방향에서 본 도 22에 나타내는 요철부의 표면을 나타내고 있다. 도 22 및 도 23으로부터 알 수 있는 바와 같이, 상기 요철부는, 기판의 표면(1a)의 삼각 격자 상에, 삼각뿔상의 볼록부(2a)가 형성된 구성으로 되어 있다. 상기 볼록부(2a)는, 포토리소그래피 등의 공지의 가공 수단에 의해 형성할 수 있다. 한편, 상기 삼각 격자의 격자점은, 각각 일정한 주기(a)의 간격마다 형성되어 있다. 주기(a)는, 특별히 한정되지 않지만, 본 발명에 있어서는, 0.5μm ~ 10μm인 것이 바람직하고, 1μm ~ 5μm인 것이 보다 바람직하며, 1μm ~ 3μm인 것이 가장 바람직하다.
도 24(a)는, 본 발명의 실시형태에 있어서의 기판의 표면 상에 형성된 요철부의 일 양태를 나타내고, 도 24(b)는, 도 24(a)에 나타내는 요철부의 표면을 모식적으로 나타내고 있다. 도 24의 요철부는, 기판(1)과, 기판의 표면(1a) 상에 형성된 삼각형의 패턴 형상을 갖는 볼록부(2a)로 형성되어 있다. 한편, 볼록부(2a)는, 상기 기판의 재료 또는 SiO2 등의 실리콘 함유 화합물로 이루어지고, 포토리소그래피 등의 공지의 수단을 이용하여 형성할 수 있다. 한편, 상기 삼각형의 패턴 형상의 교점 간의 주기(a)는, 특별히 한정되지 않지만, 본 발명의 실시형태에 있어서는, 0.5μm ~ 10μm인 것이 바람직하고, 1μm ~ 5μm인 것이 보다 바람직하다.
도 25(a)는, 도 24(a)와 마찬가지로, 본 발명의 실시형태에 있어서의 기판의 표면 상에 형성된 요철부의 일 양태를 나타내고, 도 25(b)는, 도 25(a)에 나타내는 요철부의 표면을 모식적으로 나타내고 있다. 도 25(a)의 요철부는, 기판(1)과 삼각형의 패턴 형상을 갖는 공극층으로 형성되어 있다. 한편, 오목부(2b)는, 예를 들어 레이저 다이싱 등의 공지의 홈 가공 수단에 의해 형성할 수 있다. 한편, 상기 삼각형의 패턴 형상의 교점 간의 주기(a)는, 특별히 한정되지 않지만, 본 발명에 있어서는, 0.5μm ~ 10μm인 것이 바람직하고, 1μm ~ 5μm인 것이 보다 바람직하다.
요철부의 볼록부의 폭 및 높이, 오목부의 폭 및 깊이, 간격 등이 특별히 한정되지 않지만, 본 발명의 실시형태에 있어서는, 각각이 예를 들어 약 10nm ~ 약 1mm의 범위 내이고, 바람직하게는 약 10nm ~ 약 300μm이고, 보다 바람직하게는 약 10nm ~ 약 1μm이며, 가장 바람직하게는 약 100nm ~ 약 1μm이다. 한편, 상기 요철부는, 상기 기판 상에 직접 형성되어 있어도 되고, 다른 층을 개재하여 형성되어 있어도 된다.
본 발명의 실시형태에 있어서는, 상기 기판 상에 응력 완화층 등을 포함하는 버퍼층을 형성해도 된다. 한편, 상기 버퍼층은, 실온에서 100 W/m·K 이상의 열전도율을 갖고 있는 것이 바람직하다. 또한, 본 발명의 실시형태에 있어서는, 상기 기판이, 표면의 일부 또는 전부에, 상기 버퍼층을 갖고 있는 것이 바람직하다. 상기 버퍼층의 형성 수단은, 특별히 한정되지 않고, 공지의 수단일 수 있다. 상기 형성 수단으로는, 예를 들어, 스프레이법, 미스트 CVD법, HVPE법, MBE법, MOCVD법, 스퍼터링법 등을 들 수 있다. 이하, 상기 버퍼층을 미스트 CVD법에 의해 형성하는 호적한 양태를 보다 상세하게 설명한다.
상기 버퍼층은, 호적하게는, 예를 들어, 도 26에 나타내는 미스트 CVD 장치를 사용하여, 원료 용액을 안개화 또는 액적화하고(안개화 공정), 얻어진 안개화 액적을 캐리어 가스를 사용하여 상기 기판까지 반송하고(반송 공정), 이어서, 상기 기판의 표면의 일부 또는 전부에서, 상기 안개화 액적을 열 반응시키는(버퍼층 형성 공정) 것에 의해 형성할 수 있다. 한편, 본 발명에 있어서는, 동일하게 하여 상기 결정 성장층을 형성할 수도 있다.
(안개화 공정)
안개화 공정은, 상기 원료 용액을 안개화하여 상기 안개화 액적을 얻는다. 상기 원료 용액의 안개화 수단은, 상기 원료 용액을 안개화할 수 있기만 하면 특별히 한정되지 않고, 공지의 수단일 수 있으나, 본 발명의 상기 실시형태에 있어서는, 초음파를 사용하는 안개화 수단이 바람직하다. 초음파를 사용하여 얻어진 안개화 액적은, 초속도가 제로이고, 공중에 부유하므로 바람직하고, 예를 들어, 스프레이와 같이 분사하는 것이 아니라, 공간에 부유하여 가스로서 반송하는 것이 가능한 미스트이므로 충돌 에너지에 의한 손상이 없기 때문에, 매우 호적하다. 상기 안개화 액적의 액적 사이즈는, 특별히 한정되지 않고, 수mm 정도의 액적이어도 되지만, 바람직하게는 50μm 이하이고, 보다 바람직하게는 0.1 ~ 10μm이다.
(원료 용액)
상기 원료 용액은, 안개화가 가능한 것으로서, 미스트 CVD에 의해, 상기 버퍼층이 얻어지는 용액이면 특별히 한정되지 않는다. 상기 원료 용액으로는, 예를 들어, 안개화용 금속의 유기 금속 착물(錯體)(예를 들어 아세틸아세토네이트 착물 등)이나 할로겐화물(예를 들어 불화물, 염화물, 브롬화물, 또는 요오드화물 등)의 수용액 등을 들 수 있다. 상기 안개화용 금속은, 특별히 한정되지 않고, 이러한 안개화용 금속으로는, 예를 들어, 알루미늄, 갈륨, 인듐, 철, 크롬, 바나듐, 티탄, 로듐, 니켈, 코발트, 및 이리듐 등에서 선택되는 1종 또는 2종 이상의 금속 등을 들 수 있다. 본 발명에 있어서는, 상기 안개화용 금속이, 갈륨, 인듐, 또는 알루미늄을 적어도 포함하는 것이 바람직하고, 갈륨을 적어도 포함하는 것이 보다 바람직하다. 원료 용액 중의 안개화용 금속의 함유량은, 본 발명의 목적을 저해하지 않는 한 특별히 한정되지 않지만, 바람직하게는, 0.001 몰% ~ 50 몰%이고, 보다 바람직하게는 0.01 몰% ~ 50 몰%이다.
또한, 원료 용액에는, 도펀트가 포함되어 있는 것도 바람직하다. 원료 용액에 도펀트를 포함시킴으로써, 이온 주입 등을 행하지 않고, 결정 구조를 파괴하지 않고, 버퍼층의 도전성을 용이하게 제어할 수 있다. 본 발명에 있어서는, 상기 도펀트가 주석, 게르마늄, 또는 규소인 것이 바람직하고, 주석, 또는 게르마늄인 것이 보다 바람직하며, 주석인 것이 가장 바람직하다. 상기 도펀트의 농도는, 통상, 약 1 × 1016/cm3 ~ 1 × 1022/cm3여도 되고, 또한, 도펀트의 농도를 예를 들어 약 1 × 1017/cm3 이하의 저농도로 해도 되고, 도펀트를 약 1 × 1020/cm3 이상의 고농도로 함유시켜도 된다. 본 발명에 있어서는, 도펀트의 농도가 1 × 1020/cm3 이하인 것이 바람직하고, 5 × 1019/cm3 이하인 것이 보다 바람직하다.
원료 용액의 용매는, 특별히 한정되지 않고, 물 등의 무기 용매여도 되고, 알코올 등의 유기 용매여도 되며, 무기 용매와 유기 용매의 혼합 용매여도 된다. 본 발명에 있어서는, 상기 용매가 물을 포함하는 것이 바람직하고, 물 또는 물과 알코올의 혼합 용매인 것이 보다 바람직하며, 물인 것이 가장 바람직하다. 상기 물로는, 보다 구체적으로는, 예를 들어, 순수, 초순수, 수돗물, 우물물, 광천수, 광수, 온천수, 용수, 담수, 해수 등을 들 수 있으나, 본 발명에 있어서는, 초순수가 바람직하다.
(반송 공정)
반송 공정에서는, 캐리어 가스로 상기 안개화 액적을 성막실 내에 반송한다. 상기 캐리어 가스는, 본 발명의 목적을 저해하지 않는 한 특별히 한정되지 않고, 예를 들어, 산소, 오존, 질소나 아르곤 등의 불활성 가스, 또는 수소 가스나 포밍 가스 등의 환원 가스를 호적한 예로서 들 수 있다. 또한, 캐리어 가스의 종류는 1종류일 수 있으나, 2종류 이상이어도 되고, 유량을 낮춘 희석 가스(예를 들어 10배 희석 가스 등) 등을, 제2 캐리어 가스로서 더 사용해도 된다. 또한, 캐리어 가스의 공급 개소도 1개소뿐만 아니라, 2개소 이상 있어도 된다. 캐리어 가스의 유량은, 특별히 한정되지 않지만, 0.01 ~ 20 L/분인 것이 바람직하고, 1 ~ 10 L/분인 것이 보다 바람직하다. 희석 가스의 경우에는, 희석 가스의 유량이, 0.001 ~ 2 L/분인 것이 바람직하고, 0.1 ~ 1 L/분인 것이 보다 바람직하다.
(버퍼층 형성 공정)
버퍼층 형성 공정에서는, 성막실 내에서 상기 안개화 액적을 열 반응시킴으로써, 기판 상에 상기 버퍼층을 형성한다. 열 반응은, 열로 상기 안개화 액적이 반응하면 그것으로 되며, 반응 조건 등도 본 발명의 목적을 저해하지 않는 한 특별히 한정되지 않는다. 본 공정에 있어서는, 상기 열 반응을, 통상, 용매의 증발 온도 이상의 온도에서 행하는데, 지나치게 높지 않은 온도(예를 들어 1000℃) 이하가 바람직하고, 650℃ 이하가 보다 바람직하며, 400℃ ~ 650℃가 가장 바람직하다. 또한, 열 반응은, 본 발명의 목적을 저해하지 않는 한, 진공하, 비산소 분위기하, 환원 가스 분위기하, 및 산소 분위기하 중 어느 분위기하에서 행하여져도 되고, 또한, 대기압하, 가압하, 및 감압하 중 어느 조건하에서 행하여져도 되지만, 본 발명에 있어서는, 대기압하에서 행하여지는 것이 바람직하다. 한편, 버퍼층의 두께는, 형성 시간을 조정함으로써 설정할 수 있다.
상기와 같이 하여, 상기 기판 상의 표면의 일부 또는 전부에, 버퍼층을 형성한 후, 그 버퍼층 상에, 상기한 바람직한 제1 가로 방향 결정 성장층의 형성 방법 또는 상기 버퍼층의 형성 방법에 의해, 상기 제1 가로 방향 결정 성장층을 형성함으로써, 상기 제1 가로 방향 결정 성장층에 있어서의 틸트 등의 결함을 보다 저감할 수 있어, 막질을 보다 우수한 것으로 할 수 있다.
또한, 상기 버퍼층은, 특별히 한정되지 않지만, 본 발명에 있어서는, 금속 산화물을 주성분으로서 포함하고 있는 것이 바람직하다. 상기 금속 산화물로는, 예를 들어, 알루미늄, 갈륨, 인듐, 철, 크롬, 바나듐, 티탄, 로듐, 니켈, 코발트, 및 이리듐 등에서 선택되는 1종 또는 2종 이상의 금속을 포함하는 금속 산화물 등을 들 수 있다. 발명에 있어서는, 상기 금속 산화물이, 인듐, 알루미늄, 및 갈륨에서 선택되는 1종 또는 2종 이상의 원소를 함유하는 것이 바람직하고, 적어도 인듐 또는/및 갈륨을 포함하고 있는 것이 보다 바람직하며, 적어도 갈륨을 포함하고 있는 것이 가장 바람직하다. 본 발명의 성막 방법의 실시형태의 하나로서, 버퍼층이 금속 산화물을 주성분으로서 포함하고, 버퍼층이 포함하는 금속 산화물이 갈륨과, 갈륨보다 적은 양의 알루미늄을 포함하고 있어도 된다. 갈륨보다 적은 양의 알루미늄을 포함하는 버퍼층을 사용함으로써, 결정 성장을 양호한 것으로 할 뿐만 아니라, 나아가, 양호한 고온 성장도 실현할 수 있다. 또한, 본 발명의 성막 방법의 실시형태의 하나로서, 버퍼층이 초격자 구조를 포함하고 있어도 된다. 초격자 구조를 포함하는 버퍼층을 사용함으로써, 양호한 결정 성장을 실현할 뿐만 아니라, 결정 성장시의 휨 등을 억제하는 것도 보다 용이해진다. 한편, 여기서, 「주성분」이란, 상기 금속 산화물이, 원자비로, 상기 버퍼층의 전성분에 대하여, 바람직하게는 50% 이상, 보다 바람직하게는 70% 이상, 더욱 바람직하게는 90% 이상 포함되는 것을 의미하고, 100%여도 되는 것을 의미한다. 상기 결정성 산화물 반도체의 결정 구조는, 특별히 한정되지 않지만, 본 발명에 있어서는, 커런덤 구조인 것이 바람직하다. 또한, 상기 제1 가로 방향 결정 성장층과 상기 버퍼층은, 본 발명의 목적을 저해하지 않는 한, 각각 서로 주성분이 동일해도 되고, 달라도 되는데, 본 발명에 있어서는, 동일한 것이 바람직하다.
본 발명의 상기 실시형태에 있어서는, 상기 버퍼층이 형성되어 있어도 되는 상기 기판 상에 금속 함유 원료 가스, 산소 함유 원료 가스, 반응성 가스, 및 소망에 따라 도펀트 함유 원료 가스를 공급하여, 반응성 가스의 유통하에서 성막한다. 본 발명에 있어서는, 상기 성막이, 가열되어 있는 기판 상에서 행하여지는 것이 바람직하다. 상기 성막 온도는, 본 발명의 목적을 저해하지 않는 한, 특별히 한정되지 않지만, 900℃ 이하가 바람직하고, 700℃ 이하가 보다 바람직하며, 400℃ ~ 700℃인 것이 가장 바람직하다. 또한, 상기 성막은, 본 발명의 목적을 저해하지 않는 한, 진공하, 비진공하, 환원 가스 분위기하, 불활성 가스 분위기하, 및 산화 가스 분위기하 중 어느 분위기하에서 행하여져도 되고, 또한, 상압하, 대기압하, 가압하, 및 감압하 중 어느 조건하에서 행하여져도 되지만, 본 발명의 상기 실시형태에 있어서는, 상압하 또는 대기압하에서 행하여지는 것이 바람직하다. 한편, 막두께는 성막 시간을 조정함으로써 설정할 수 있다.
상기 제1 가로 방향 결정 성장층은, 통상, 결정성 금속 산화물을 주성분으로서 포함한다. 상기 결정성 금속 산화물로는, 예를 들어, 알루미늄, 갈륨, 인듐, 철, 크롬, 바나듐, 티탄, 로듐, 니켈, 코발트, 및 이리듐 등에서 선택되는 1종 또는 2종 이상의 금속을 포함하는 금속 산화물 등을 들 수 있다. 본 발명에 있어서는, 상기 결정성 금속 산화물이, 인듐, 알루미늄, 및 갈륨에서 선택되는 1종 또는 2종 이상의 원소를 함유하는 것이 바람직하고, 적어도 인듐 또는/및 갈륨을 포함하고 있는 것이 보다 바람직하며, 결정성 산화갈륨 또는 그 혼정인 것이 가장 바람직하다. 한편, 본 발명의 실시형태에 있어서의 제1 가로 방향 결정 성장층에 있어서, 「주성분」이란, 상기 결정성 금속 산화물이, 원자비로, 상기 제1 가로 방향 결정 성장층의 전성분에 대하여, 바람직하게는 50% 이상, 보다 바람직하게는 70% 이상, 더욱 바람직하게는 90% 이상 포함되는 것을 의미하고, 100%여도 되는 것을 의미한다. 본 발명의 실시형태에 있어서는, 상기 기판으로서, 커런덤 구조(β 갈리아 구조)를 포함하는 기판을 사용하여, 상기 성막을 행함으로써, 커런덤 구조(β 갈리아 구조)를 갖는 결정 성장막을 얻을 수 있다. 상기 결정성 금속 산화물은, 단결정이어도 되고, 다결정이어도 되지만, 본 발명의 실시형태에 있어서는, 단결정인 것이 바람직하다. 또한, 상기 제1 가로 방향 결정 성장층의 두께의 상한은 특별히 한정되지 않지만, 예를 들어 100μm이고, 상기 제1 가로 방향 결정 성장층의 두께의 하한도 특별히 한정되지 않지만, 3μm인 것이 바람직하고, 10μm인 것이 보다 바람직하며, 20μm인 것이 가장 바람직하다. 본 발명에 있어서는, 상기 제1 가로 방향 결정 성장층의 두께가 3μm ~ 100μm인 것이 바람직하고, 10μm ~ 100μm인 것이 보다 바람직하며, 20μm ~ 100μm인 것이 가장 바람직하다.
본 발명에 있어서는, 상기 제1 가로 방향 결정 성장층 상에 마스크로서 상기 볼록부를 형성하는 것이 바람직하다. 이와 같이 하여, 상기 제1 가로 방향 결정 성장층 상에 상기 마스크를 형성함으로써, 결정성을 단순히 향상시킬 뿐만 아니라, 전위 밀도를 보다 양호하게 저감하고, 나아가, 결정막의 대면적화를 실현할 수 있다. 한편, 상기 마스크는 상기 볼록부와 동일할 수 있다. 본 발명에 있어서는, 제1 가로 방향 결정 성장층이 2 이상의 가로 방향 결정부를 포함하고 있고, 상기 2 이상의 가로 방향 결정부 상에 상기 마스크가 각각 배치되어 있는 것이 바람직하다. 한편, 상기의 2 이상의 가로 방향 결정부는, 상기 제1 가로 방향 결정 성장에 있어서, 2 이상의 제1 가로 방향 결정 성장부가 형성되어 가고, 각각의 제1 가로 방향 결정 성장부끼리가 회합하기 전의 2 이상의 가로 방향 결정부여도 된다. 이와 같이 하여 가로 방향 결정부 상에 상기 마스크를 형성함으로써, 제1 가로 방향 결정에서의 회합에 의해 발생하는 열 응력에 의한 휨이나 크랙 등을 억제할 수 있다. 상기의 가로 방향 결정 성장층 상의 마스크는, 주기적 또한 규칙적으로 패턴화되어 있는 것이 바람직하고, 상기의 가로 방향 결정 성장층 상의 마스크의 간격이, 상기의 기판 상의 마스크의 간격보다 짧은 것이 바람직하다. 이러한 간격으로 함으로써, 열 응력 등을 보다 완화시킬 수 있어, 대면적이고 또한 우수한 결정성의 결정막을 보다 용이하게 얻을 수 있다. 한편, 상기의 제1 가로 방향 결정 성장층 상의 마스크의 간격은, 특별히 한정되지 않지만, 1μm ~ 50μm인 것이 바람직하다.
(지지체)
상기 지지체는, 상기 결정막을 지지할 수 있는 것으로서, 실온에서 100 W/m·K 이상의 열전도율을 갖는 것이면, 특별히 한정되지 않고, 공지의 지지체일 수 있다. 상기 지지체의 형상 등도 특별히 한정되지 않고, 여러 형상을 갖고 있어도 되지만, 본 발명에 있어서는, 상기 지지체가 기판인 것이 바람직하다. 한편, 상기 기판은, 표면에 1 또는 2 이상의 막이나 다른 층 등을 갖고 있어도 된다. 본 발명에 있어서는, 상기 지지체가, 규소를 포함하는 것이 바람직하고, SiC 기판 또는 Si 기판인 것이 보다 바람직하다. 이러한 바람직한 지지체를 사용함으로써, 보다 반도체 특성이 우수한 적층 구조체를 얻을 수 있다. 또한, 상기 지지체의 면적도, 특별히 한정되지 않지만, 상기 지지체의 면적이 15cm2 이상인 것이, 보다 공업적으로 유리하게 반도체 장치 등에 사용할 수 있으므로 바람직하고, 100cm2 이상인 것이 보다 바람직하다. 또한, 본 발명에 있어서는, 상기 지지체가, 4 인치 기판, 6 인치 기판, 8 인치 기판, 또는 12 인치 기판인 것이, 보다 공업적으로 유리하게 반도체 장치 등에 사용할 수 있으므로 바람직하다.
상기 지지체를 상기 결정 성장층 상에 첩부하는 방법은, 특별히 한정되지 않고, 공지의 수단을 이용해도 되며, 기계적으로 첩부해도 되고, 물리적으로 첩부해도 되며, 화학적으로 첩부해도 된다. 또한, 상기 결정 성장용 기판을 박리하는 방법도 특별히 한정되지 않고, 공지의 수단을 이용해도 되며, 기계적 박리 수단을 이용해도 되고, 물리적 박리 수단을 이용해도 되며, 화학적 박리 수단을 이용해도 된다.
이하, 도면을 이용하여, 본 발명의 적층 구조체의 호적한 제조 방법을 보다 상세하게 설명한다.
결정 성장용 기판으로서, 표면에 ELO 마스크를 형성한다. 한편, 결정 성장용 기판에는, 사파이어 기판을 사용한다. 본 발명에 있어서는, 상기 사파이어 기판으로서, r면 또는 S면을 주면으로 하는 사파이어 기판을 사용하는 것이 바람직하다. 도 1(a)는, 사파이어 기판(1)을 나타낸다. 도 1(b)에 나타내는 바와 같이, 사파이어 기판(1)의 결정 성장면 상에 ELO 마스크(5)를 형성한다. ELO 마스크(5)는, 특별히 한정되지 않지만, 스트라이프상 또는 도트상의 패턴을 갖는 것이 바람직하다. 도 1(b)의 결정 성장용 기판을 사용하여, 결정 성장층을 형성하고, 도 1(c)의 적층 구조체를 얻는다. 적층 구조체(c)는, ELO 마스크(5)를 표면에 갖고 있는 사파이어 기판(1) 상에 결정 성장층(제1 가로 방향 결정 성장층)(8)이 형성되어 있다. 적층 구조체(c)를 얻은 후, 결정 성장층(8) 상에 지지 기판(10)을 첩부하여, 도 2(d)의 적층 구조체를 얻는다. 적층 구조체(d)를 얻은 후, 사파이어 기판(1)을, 예를 들어, 기계적 박리 수단 등의 통상적인 방법에 따라 박리하여, 도 3(e)의 적층 구조체를 얻는다. 적층 구조체(e)를 얻은 후, ELO 마스크(5)를, 예를 들어, CMP 등의 통상적인 방법에 따라 제거하여 도 4(f)의 적층 구조체를 얻는다. 적층 구조체(f)를 얻은 후, 결정 성장층(8) 상에, 예를 들어, HVPE 또는 미스트 CVD법 등의 통상적인 방법에 따라 다시 결정 성장시킴으로써, 재성장층(12)을 형성하여, 도 5(g)의 적층 구조체를 얻는다. 이와 같이 하여 얻어진 적층 구조체(f) 또는 (g)는, 대면적이고 또한 막두께 분포가 양호한 막두께 30μm 이하의 결정막을 갖고, 방열성이 우수하다.
도 6 ~ 도 10은, 본 발명의 적층 구조체의 제조 공정의 호적한 일례로서, 상기 제1 가로 방향 결정 성장층 상에 마스크로서 상기 볼록부를 형성하여 상기 적층 구조체를 제작하는 경우를 나타내고 있다. 도 6(c)는, ELO 마스크(5)를 표면에 갖고 있는 사파이어 기판(1) 상에 결정 성장층(8)이 형성된 적층 구조체를 나타내고 있다. 적층 구조체(c)를 얻은 후, 제1 가로 방향 결정 성장층(8) 상에 제2 마스크(15)를 형성하여, 도 6(b')의 적층 구조체를 얻는다. 적층 구조체(b') 상에, 제2 가로 방향 결정 성장층을 형성하여, 도 7(c')의 적층 구조체를 얻는다. 적층 구조체(c')을 얻은 후, 제2 가로 방향 결정 성장층 상에, 지지 기판(11)을 첩부하여, 도 8(d')의 적층 구조체를 얻는다. 적층 구조체(d')을 얻은 후, 사파이어 기판(1)을, 예를 들어, 기계적 박리 수단 등의 통상적인 방법에 따라 박리하여, 도 9(e')의 적층 구조체를 얻는다. 적층 구조체(e')을 얻은 후, ELO 마스크(5), 제1 가로 방향 결정 성장층(8), 및 제2 마스크(15)를, 예를 들어, CMP 등의 통상적인 방법에 따라 제거하여 도 10(f')의 적층 구조체를 얻는다. 이와 같이 하여 얻어진 적층 구조체(f')은, 대면적이고 또한 막두께 분포가 양호한 막두께 30μm 이하이고, 전위 밀도가 보다 저감된 결정막을 갖고, 방열성이 우수하다.
또한, 본 발명에 있어서는, 상기 제2 가로 방향 결정 성장층 상에 마스크를 형성하고, 가로 방향 결정 성장을 더 행하여, 제3 가로 방향 결정 성장층을 얻는 것이 바람직하다. 이와 같이 함으로써, 2 인치 이상의 대면적의 보다 저전위 밀도(예를 들어 1.0 × 105/cm2 이하)의 결정막을 얻는 것이 보다 용이해진다.
한편, 본 발명에 있어서는, 상기 제1 가로 방향 결정 성장층 또는 상기 제2 가로 방향 결정 성장층을 박리 희생층으로 해도 된다.
본 발명의 적층 구조체는, 특히, 전극과 반도체층을 적어도 포함하는 반도체 장치에 호적하게 사용할 수 있고, 그 중에서도, 파워 디바이스에 유용하다. 본 발명에 있어서는, 상기 적층 구조체의 결정막이 반도체막이고, 상기 반도체층으로서 상기 반도체막이 사용되고 있는 것이 바람직하다. 상기 적층 구조체를 사용하여 형성되는 반도체 장치로는, MIS나 HEMT 등의 트랜지스터나 TFT, 반도체-금속 접합을 이용한 쇼트키 배리어 다이오드, 다른 P층과 조합한 PN 또는 PIN 다이오드, 수발광 소자를 들 수 있다. 본 발명에 있어서는, 상기 결정막을 그대로 반도체 장치 등에 사용해도 되고, 상기 기판 등으로부터 박리하는 등의 공지의 수단을 이용한 후에, 반도체 장치 등에 적용해도 된다.
또한, 본 발명의 반도체 장치는, 상기한 사항에 더하여, 통상적인 방법에 기초하여, 리드 프레임, 회로 기판, 또는 방열 기판 등에 접합 부재에 의해 접합하여 반도체 장치로서 호적하게 사용되고, 그 중에서도, 파워 모듈, 인버터, 또는 컨버터로서 호적하게 사용되며, 나아가서는, 예를 들어 전원 장치를 사용한 반도체 시스템 등에 호적하게 사용된다. 리드 프레임, 회로 기판, 또는 방열 기판과 접합된 상기 반도체 장치의 호적한 일례를 도 30에 나타낸다. 도 30의 반도체 장치는, 반도체 소자(500)의 양면이, 각각 땜납(501)에 의해 리드 프레임, 회로 기판, 또는 방열 기판(502)과 접합되어 있다. 이와 같이 구성함으로써, 방열성이 우수한 반도체 장치로 할 수 있다. 한편, 본 발명에 있어서는, 땜납 등의 접합 부재의 주위가 수지로 봉지되어 있는 것이 바람직하다.
또한, 상기 전원 장치는, 공지의 방법을 이용하여, 배선 패턴 등에 접속하는 등을 함으로써, 상기 반도체 장치로부터 또는 상기 반도체 장치를 포함하는 전원 장치로서 제작할 수 있다. 도 27은, 복수의 상기 전원 장치(171, 172)와 제어 회로(173)를 사용하여 전원 시스템(170)을 구성하고 있다. 상기 전원 시스템은, 도 28에 나타내는 바와 같이, 전자 회로(181)와 전원 시스템(182)을 조합하여 시스템 장치(180)에 사용할 수 있다. 한편, 전원 장치의 전원 회로도의 일례를 도 29에 나타낸다. 도 29는, 파워 회로와 제어 회로로 이루어지는 전원 장치의 전원 회로를 나타내고 있고, 인버터(192)(MOSFET A ~ D로 구성)에 의해 DC 전압을 고주파로 스위칭하여 AC로 변환 후, 트랜스(193)로 절연 및 변압을 실시하고, 정류 MOSFET(194)(A ~ B')으로 정류 후, DCL(195)(평활용 코일 L1, L2)과 컨덴서로 평활하여, 직류 전압을 출력한다. 이 때에 전압 비교기(197)로 출력 전압을 기준 전압과 비교하여, 원하는 출력 전압이 되도록 PWM 제어 회로(196)로 인버터(192) 및 정류 MOSFET(194)을 제어한다.
본 발명에 있어서는, 상기 반도체 장치가, 파워 카드인 것이 바람직하고, 냉각기 및 절연 부재를 포함하고 있고, 상기 반도체층의 양측에 상기 냉각기가 각각 적어도 상기 절연 부재를 개재하여 설치되어 있는 것이 보다 바람직하며, 상기 반도체층의 양측에 각각 방열층이 형성되어 있고, 방열층의 외측에 적어도 상기 절연 부재를 개재하여 상기 냉각기가 각각 설치되어 있는 것이 가장 바람직하다. 도 31은, 본 발명의 호적한 실시양태의 하나인 파워 카드를 나타낸다. 도 31의 파워 카드는, 양면 냉각형 파워 카드(201)로 되어 있고, 냉매 튜브(202), 스페이서(203), 절연판(절연 스페이서)(208), 봉지 수지부(209), 반도체칩(301a), 금속 전열판(돌출 단자부)(302b), 히트 싱크 및 전극(303), 금속 전열판(돌출 단자부)(303b), 땜납층(304), 제어 전극 단자(305), 본딩 와이어(308)를 구비한다. 냉매 튜브(202)의 두께 방향 단면은, 서로 소정 간격을 두고 유로 방향으로 연재(延在)하는 다수의 격벽(221)으로 구획된 유로(222)를 다수 갖고 있다. 이러한 호적한 파워 카드에 의하면 보다 높은 방열성을 실현할 수 있어, 보다 높은 신뢰성을 만족할 수 있다.
반도체칩(301a)은, 금속 전열판(302b)의 내측의 주면 상에 땜납층(304)으로 접합되고, 반도체칩(301a)의 잔여의 주면에는, 금속 전열판(돌출 단자부)(302b)이 땜납층(304)으로 접합되며, 이에 의해 IGBT의 컬렉터 전극면 및 이미터 전극면에 플라이휠 다이오드의 애노드 전극면 및 캐소드 전극면이 소위 역병렬로 접속되어 있다. 금속 전열판(돌출 단자부)(302b 및 303b)의 재료로는, 예를 들어, Mo 또는 W 등을 들 수 있다. 금속 전열판(돌출 단자부)(302b 및 303b)은, 반도체칩(301a)의 두께의 차를 흡수하는 두께의 차를 갖고, 이에 의해 금속 전열판(302b 및 303b)의 외표면은 평면으로 되어 있다.
수지 봉지부(209)는 예를 들어 에폭시 수지로 이루어지고, 이들 금속 전열판(302b 및 303b)의 측면을 덮어 몰드되어 있고, 반도체칩(301a)은 수지 봉지부(209)로 몰드되어 있다. 단, 금속 전열판(302b 및 303b)의 외주면(外主面) 즉 접촉 수열면은 완전히 노출되어 있다. 금속 전열판(돌출 단자부)(302b 및 303b)은 수지 봉지부(209)로부터 도 31 중, 우방으로 돌출되고, 소위 리드 프레임 단자인 제어 전극 단자(305)는, 예를 들어 IGBT가 형성된 반도체칩(301a)의 게이트(제어) 전극면과 제어 전극 단자(305)를 접속하고 있다.
절연 스페이서인 절연판(208)은, 예를 들어, 질화알루미늄 필름으로 구성되어 있으나, 다른 절연 필름이어도 된다. 절연판(208)은 금속 전열판(302b 및 303b)을 완전히 덮어 밀착되어 있으나, 절연판(208)과 금속 전열판(302b 및 303b)은, 단순히 접촉하기만 해도 되고, 실리콘 그리스 등의 양열 전열재를 도포해도 되며, 그들을 여러 방법으로 접합시켜도 된다. 또한, 세라믹 용사 등으로 절연층을 형성해도 되고, 절연판(208)을 금속 전열판 상에 접합해도 되며, 냉매 튜브 상에 접합 또는 형성해도 된다.
냉매 튜브(202)는, 알루미늄 합금을 인발(드로잉) 성형법 혹은 압출 성형법으로 성형된 판재를 필요한 길이로 절단하여 제작되어 있다. 냉매 튜브(202)의 두께 방향 단면은, 서로 소정 간격을 두고 유로 방향으로 연재(延在)하는 다수의 격벽(221)으로 구획된 유로(222)를 다수 갖고 있다. 스페이서(203)는, 예를 들어, 땜납 합금 등의 연질의 금속판일 수 있으나, 금속 전열판(302b 및 303b)의 접촉면에 도포 등에 의해 형성한 필름(막)으로 해도 된다. 이 연질의 스페이서(203)의 표면은, 용이하게 변형되어, 절연판(208)의 미소 요철이나 휨, 냉매 튜브(202)의 미소 요철이나 휨에 맞추어져 열 저항을 저감한다. 한편, 스페이서(203)의 표면 등에 공지의 양열 전도성 그리스 등을 도포해도 되고, 스페이서(203)를 생략해도 된다.
실시예
이하, 도면을 이용하여 본 발명의 실시예를 설명하는데, 본 발명은 이들에 한정되는 것은 아니다.
상기 적층 구조체는, 가로 방향 결정 성장을 포함하는 결정 성장으로, 결정 성장용 기판 상에 결정 성장층을 형성한 뒤, 실온에서의 열전도율이 100 W/m·K 이상인 지지체를 상기 결정 성장층 상에 첩부하고, 이어서, 상기 결정 성장용 기판을 박리함으로써 얻을 수 있다.
(실시예)
1. 적층 구조체의 제작
결정 성장용 기판으로서, 표면에 ELO 마스크를 형성한다. 한편, 결정 성장용 기판에는, 사파이어 기판을 사용한다. 본 발명에 있어서는, 상기 사파이어 기판으로서, r면 또는 S면을 주면으로 하는 사파이어 기판을 사용하는 것이 바람직하다. 도 1(a)는, 사파이어 기판(1)을 나타낸다. 도 1(b)에 나타내는 바와 같이, 사파이어 기판(1)의 결정 성장면 상에 스트라이프상의 패턴을 갖는 ELO 마스크(5)를 형성한다. 도 1(b)의 결정 성장용 기판을 사용하여, 미스트 CVD법으로, α-Ga2O3으로 이루어지는 결정 성장층을 형성하고, 도 1(c)의 적층 구조체를 얻는다. 적층 구조체(c)는, ELO 마스크(5)를 표면에 갖고 있는 사파이어 기판(1) 상에 결정 성장층(8)이 형성되어 있다. 적층 구조체(c)를 얻은 후, 결정 성장층(8) 상에 지지 기판(10)으로서 SiC 기판을 첩부하여, 도 2(d)의 적층 구조체를 얻는다. 적층 구조체(d)를 얻은 후, 사파이어 기판(1)을, 기계적 박리 수단을 이용해 박리하여, 도 3(e)의 적층 구조체를 얻는다. 적층 구조체(e)를 얻은 후, ELO 마스크(5)를, CMP를 이용해 제거하여 도 4(f)의 적층 구조체를 얻는다. 적층 구조체(f)를 얻은 후, 결정 성장층(8) 상에, 미스트 CVD법을 이용하여 다시 결정 성장시킴으로써, 재성장층(12)을 형성하여, 도 5(g)의 적층 구조체를 얻는다. 이와 같이 하여 얻어진 적층 구조체(f) 또는 (g)는, 대면적이고 또한 막두께 분포가 양호한 막두께 30μm 이하의 결정막을 갖고, 방열성이 우수하다.
2. 평가
상기 1.의 제작예를 하기 표 1 및 표 2의 조건에 적용하여 결정 성장층의 두께가 10μm가 되도록 결정 성장시켜 적층 구조체를 제작하고, 면적, 막두께 분포, 및 전위 밀도를 평가하였다.
Figure pct00001
Figure pct00002
표 1 및 표 2로부터 분명한 바와 같이, 본 발명의 적층 구조체는, 대면적이고 또한 막두께 분포가 양호한 막두께 30μm 이하의 결정막을 갖고, 방열성이 우수한 것을 알 수 있다.
본 발명의 적층 구조체는, 반도체(예를 들어 화합물 반도체 전자 디바이스 등), 전자 부품·전기 기기 부품, 광학·전자 사진 관련 장치, 공업 부재 등 모든 분야에 사용할 수 있으나, 특히, 반도체 장치 등에 유용하다.
a 주기
1 기판(사파이어 기판)
1a 기판의 표면(결정 성장면)
2a 볼록부
2b 오목부
3 결정 성장층(에피택셜층)
3a 버퍼층
4 마스크층
5 마스크(기판 상)
6 마스크의 개구부
7 마스크(제1 가로 방향 결정 성장층 상)
8 결정 성장층(제1 가로 방향 결정 성장층)
9 제2 가로 방향 결정 성장층
10 지지체(지지 기판)
11 지지체(지지 기판)
12 재성장층
15 제2 마스크
19 미스트 CVD 장치
20 피성막 시료
21 시료대
22a 캐리어 가스원
22b 캐리어 가스(희석)원
23a 유량 조절 밸브
23b 유량 조절 밸브
24 미스트 발생원
24a 원료 용액
24b 미스트
25 용기
25a 물
26 초음파 진동자
27 성막실
28 히터
50 할라이드 기상 성장(HVPE) 장치
51 반응실
52a 히터
52b 히터
53a 할로겐 함유 원료 가스 공급원
53b 금속 함유 원료 가스 공급관
54a 반응성 가스 공급원
54b 반응성 가스 공급관
55a 산소 함유 원료 가스 공급원
55b 산소 함유 원료 가스 공급관
56 기판 홀더
57 금속원
58 보호 시트
59 가스 배출부
170 전원 시스템
171 전원 장치
172 전원 장치
173 제어 회로
180 시스템 장치
181 전자 회로
182 전원 시스템
192 인버터
193 트랜스
194 정류 MOSFET
195 DCL
196 PWM 제어 회로
197 전압 비교기
201 양면 냉각형 파워 카드
202 냉매 튜브
203 스페이서
208 절연판(절연 스페이서)
209 봉지 수지부
221 격벽
222 유로
301a 반도체칩
302b 금속 전열판(돌출 단자부)
303 히트 싱크 및 전극
303b 금속 전열판(돌출 단자부)
304 땜납층
305 제어 전극 단자
308 본딩 와이어
500 반도체 소자
501 땜납
502 리드 프레임, 회로 기판 또는 방열 기판

Claims (29)

  1. 지지체 상에 직접 또는 다른 층을 개재하여 결정성 금속 산화물을 주성분으로서 포함하는 결정막이 적층되어 있는 적층 구조체로서, 상기 지지체가, 실온에서 100 W/m·K 이상의 열전도율을 갖고 있고, 상기 결정막이, 커런덤 구조를 갖고 있고, 또한, 상기 결정막의 막두께가 1μm ~ 30μm이고, 상기 결정막의 면적이, 15cm2 이상이고, 상기 면적에 있어서의 상기 막두께의 분포가, ±10% 이하의 범위 내인 것을 특징으로 하는 적층 구조체.
  2. 지지체 상에 직접 또는 다른 층을 개재하여 결정성 금속 산화물을 주성분으로서 포함하는 결정막이 적층되어 있는 적층 구조체로서, 상기 지지체가, 실온에서 100 W/m·K 이상의 열전도율을 갖고 있고, 상기 결정막이, β 갈리아 구조를 갖고 있고, 상기 결정막의 주면이 (001)면 또는 (100)면이고, 또한, 상기 결정막의 막두께가 1μm ~ 30μm이고, 상기 결정막의 면적이, 15cm2 이상이고, 상기 면적에 있어서의 상기 막두께의 분포가, ±10% 이하의 범위 내인 것을 특징으로 하는 적층 구조체.
  3. 제1항 또는 제2항에 있어서,
    상기 결정성 금속 산화물이 적어도 갈륨을 포함하는, 적층 구조체.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 결정막이, 반도체막인 적층 구조체.
  5. 제1항에 있어서,
    상기 결정막의 주면이, r면 또는 S면인 적층 구조체.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 면적에 있어서의 상기 막두께의 분포가, ±5% 이하의 범위 내인 적층 구조체.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 결정막의 전위 밀도가, 1.0 × 106/cm2 이하인 적층 구조체.
  8. 제2항에 있어서,
    상기 결정막의 전위 밀도가, 1.0 × 103/cm2 이하인 적층 구조체.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 결정막의 면적이, 100cm2 이상인 적층 구조체.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 지지체가, 규소를 포함하는 적층 구조체.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 지지체가, SiC 기판 또는 Si 기판인 적층 구조체.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 지지체가, 4 인치 기판, 6 인치 기판, 8 인치 기판, 또는 12 인치 기판인 적층 구조체.
  13. 전극 및 반도체층을 적어도 포함하는 반도체 장치로서, 제1항 내지 제12항 중 어느 한 항에 기재된 적층 구조체를 포함하는 것을 특징으로 하는 반도체 장치.
  14. 제13항에 있어서,
    상기 적층 구조체의 결정막이 반도체막이고, 상기 반도체층으로서 상기 반도체막이 사용되고 있는 반도체 장치.
  15. 제13항 또는 제14항에 있어서,
    파워 디바이스인 반도체 장치.
  16. 반도체 장치를 구비하는 반도체 시스템으로서, 상기 반도체 장치가, 제13항 내지 제15항 중 어느 한 항에 기재된 반도체 장치인 것을 특징으로 하는 반도체 시스템.
  17. 가로 방향 결정 성장을 포함하는 결정 성장에 의해, 결정 성장용 기판 상에 결정 성장층을 형성한 뒤, 실온에서의 열전도율이 100 W/m·K 이상인 지지체를 상기 결정 성장층 상에 첩부하고, 이어서, 상기 결정 성장용 기판을 박리하는 것을 특징으로 하는 적층 구조체의 제조 방법.
  18. 제17항에 있어서,
    상기 지지체가, 규소를 포함하는 제조 방법.
  19. 제17항 또는 제18항에 있어서,
    상기 지지체가, SiC 기판 또는 Si 기판인 제조 방법.
  20. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 지지체의 면적이, 15cm2 이상인 제조 방법.
  21. 제17항 내지 제20항 중 어느 한 항에 있어서,
    상기 지지체의 면적이, 100cm2 이상인 제조 방법.
  22. 제17항 내지 제21항 중 어느 한 항에 있어서,
    상기 결정 성장층이, 갈륨을 포함하는 제조 방법.
  23. 제17항 내지 제22항 중 어느 한 항에 있어서,
    상기 결정 성장층이, 결정성 산화물을 주성분으로서 포함하는 제조 방법.
  24. 제23항에 있어서,
    상기 결정성 산화물이, Ga2O3을 포함하는 제조 방법.
  25. 제17항 내지 제24항 중 어느 한 항에 있어서,
    상기 결정 성장용 기판이, 커런덤 구조를 갖고, 상기 결정 성장용 기판의 결정 성장면이 r면 또는 S면인 제조 방법.
  26. 제17항 내지 제24항 중 어느 한 항에 있어서,
    상기 결정 성장용 기판이, β 갈리아 구조를 갖고, 상기 결정 성장용 기판의 결정 성장면이 (100)면 또는 (001)면인 제조 방법.
  27. 제17항 내지 제26항 중 어느 한 항에 있어서,
    상기의 결정 성장을, HVPE법 또는 미스트 CVD법에 의해 행하는, 제조 방법.
  28. 제17항 내지 제27항 중 어느 한 항에 있어서,
    상기의 가로 방향 결정 성장을, ELO 마스크를 사용하여 행하는 제조 방법.
  29. 제28항에 있어서,
    상기 ELO 마스크가 스트라이프상 또는 도트상의 패턴을 갖고 있는 제조 방법.
KR1020227014643A 2019-09-30 2020-09-29 적층 구조체 및 반도체 장치 KR20220070311A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2019179861 2019-09-30
JPJP-P-2019-179861 2019-09-30
JPJP-P-2019-179863 2019-09-30
JP2019179863 2019-09-30
JP2019179862 2019-09-30
JPJP-P-2019-179862 2019-09-30
PCT/JP2020/036990 WO2021065940A1 (ja) 2019-09-30 2020-09-29 積層構造体および半導体装置

Publications (1)

Publication Number Publication Date
KR20220070311A true KR20220070311A (ko) 2022-05-30

Family

ID=75338321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227014643A KR20220070311A (ko) 2019-09-30 2020-09-29 적층 구조체 및 반도체 장치

Country Status (5)

Country Link
US (1) US20220223680A1 (ko)
JP (1) JPWO2021065940A1 (ko)
KR (1) KR20220070311A (ko)
CN (1) CN114556585A (ko)
WO (1) WO2021065940A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023047895A1 (ko) 2021-09-22 2023-03-30
CN118235232A (zh) * 2021-11-02 2024-06-21 信越化学工业株式会社 成膜装置及成膜方法以及氧化物半导体膜及层叠体

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5343224B2 (ko) 1973-12-15 1978-11-17
JP5397795B1 (ja) 2013-06-21 2014-01-22 Ｒｏｃａ株式会社 半導体装置及びその製造方法、結晶及びその製造方法
JP5397794B1 (ja) 2013-06-04 2014-01-22 Ｒｏｃａ株式会社 酸化物結晶薄膜の製造方法
WO2014050793A1 (ja) 2012-09-28 2014-04-03 Ｒｏｃａ株式会社 半導体装置又は結晶、および、半導体装置又は結晶の製造方法
JP2014072533A (ja) 2013-10-10 2014-04-21 Roca Kk 半導体装置
JP2016100593A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体
JP2016100592A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP2016098166A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
JP2016155714A (ja) 2015-02-25 2016-09-01 国立研究開発法人物質・材料研究機構 α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP2019034883A (ja) 2017-08-21 2019-03-07 株式会社Flosfia 結晶膜の製造方法
KR20190057865A (ko) 2017-11-21 2019-05-29 현대자동차주식회사 수신 정보 자동 필터링 장치, 그를 포함한 시스템 및 그 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2942803B1 (en) * 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN110684960A (zh) * 2014-07-22 2020-01-14 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
JP7248962B2 (ja) * 2017-08-24 2023-03-30 株式会社Flosfia 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5343224B2 (ko) 1973-12-15 1978-11-17
WO2014050793A1 (ja) 2012-09-28 2014-04-03 Ｒｏｃａ株式会社 半導体装置又は結晶、および、半導体装置又は結晶の製造方法
JP5397794B1 (ja) 2013-06-04 2014-01-22 Ｒｏｃａ株式会社 酸化物結晶薄膜の製造方法
JP5397795B1 (ja) 2013-06-21 2014-01-22 Ｒｏｃａ株式会社 半導体装置及びその製造方法、結晶及びその製造方法
JP2014072533A (ja) 2013-10-10 2014-04-21 Roca Kk 半導体装置
JP2016100593A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体
JP2016100592A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP2016098166A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
JP2016155714A (ja) 2015-02-25 2016-09-01 国立研究開発法人物質・材料研究機構 α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP2019034883A (ja) 2017-08-21 2019-03-07 株式会社Flosfia 結晶膜の製造方法
KR20190057865A (ko) 2017-11-21 2019-05-29 현대자동차주식회사 수신 정보 자동 필터링 장치, 그를 포함한 시스템 및 그 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
카네코 켄타로, 「커런덤 구조 산화갈륨계 혼정 박막의 성장과 물성」, 쿄토 대학 박사 논문, 2013년 3월

Also Published As

Publication number Publication date
TW202129095A (zh) 2021-08-01
WO2021065940A1 (ja) 2021-04-08
JPWO2021065940A1 (ko) 2021-04-08
CN114556585A (zh) 2022-05-27
US20220223680A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
JP7480937B2 (ja) 結晶膜、半導体装置および結晶膜の製造方法
JP7315137B2 (ja) 結晶性酸化物膜
TWI827752B (zh) 結晶性氧化物半導體
JP7166522B2 (ja) 結晶膜の製造方法
US20220223680A1 (en) Multilayer structure and semiconductor device
US20220367674A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP7404593B2 (ja) 成膜方法および結晶性積層構造体
JPWO2020004250A1 (ja) 結晶性酸化物膜
TW202209688A (zh) 半導體裝置
US20220406943A1 (en) Semiconductor device and crystal growth method
JP7510123B2 (ja) 半導体装置
WO2021066156A1 (ja) 結晶性積層構造体および半導体装置
US11804519B2 (en) Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
JP7486121B2 (ja) 半導体装置
WO2021044845A1 (ja) 結晶膜、結晶膜を含む半導体装置、及び結晶膜の製造方法
JP7453609B2 (ja) 剥離方法および結晶性酸化物膜の製造方法
US11694894B2 (en) Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
JP2021172553A (ja) 結晶性積層構造体および半導体装置
TW202221924A (zh) 半導體裝置
JP2021172552A (ja) 結晶膜

Legal Events

Date Code Title Description
E902 Notification of reason for refusal