WO2014050793A1 - 半導体装置又は結晶、および、半導体装置又は結晶の製造方法 - Google Patents

半導体装置又は結晶、および、半導体装置又は結晶の製造方法 Download PDF

Info

Publication number
WO2014050793A1
WO2014050793A1 PCT/JP2013/075659 JP2013075659W WO2014050793A1 WO 2014050793 A1 WO2014050793 A1 WO 2014050793A1 JP 2013075659 W JP2013075659 W JP 2013075659W WO 2014050793 A1 WO2014050793 A1 WO 2014050793A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
crystal
semiconductor layer
base substrate
semiconductor device
Prior art date
Application number
PCT/JP2013/075659
Other languages
English (en)
French (fr)
Inventor
金子　健太郎
俊実 人羅
平尾　孝
Original Assignee
Ｒｏｃａ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｒｏｃａ株式会社 filed Critical Ｒｏｃａ株式会社
Priority to CN201380002360.9A priority Critical patent/CN104205296A/zh
Priority to US14/233,699 priority patent/US9711590B2/en
Priority to CN201910354277.7A priority patent/CN110071037B/zh
Priority to KR1020147002063A priority patent/KR101579460B1/ko
Priority to EP13817841.3A priority patent/EP2752869B1/en
Publication of WO2014050793A1 publication Critical patent/WO2014050793A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Definitions

  • the present invention relates to a semiconductor device or a crystal suitably used for power applications.
  • SiC silicon carbide
  • GaN gallium nitride
  • the present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor device in which a good insulating film is formed.
  • the present invention is a semiconductor device or a crystal formed using a base substrate having a corundum crystal structure, a semiconductor layer, and an insulating film.
  • a base substrate having a corundum type crystal structure many oxide films are included and not only can function as an insulating film, but also the base substrate, the semiconductor layer and the insulating film all have a corundum type crystal structure. Therefore, a high-quality semiconductor layer and insulating film can be realized on the base substrate.
  • the base substrate, the semiconductor layer, and the insulating film having a corundum type crystal structure are crystal-grown using means such as CVD.
  • Examples of materials having a corundum crystal structure include sapphire (Al 2 O 3 ), gallium oxide (Ga 2 O 3 ), indium oxide (In 2 O 3 ), chromium oxide (Cr 2 O 3 ), and iron oxide (Fe 2 O 3 ), titanium oxide (Ti 2 O 3 ), vanadium oxide (V 2 O 3 ), cobalt oxide (Co 2 O 3 ), and a mixed crystal obtained by combining these plural materials.
  • the base substrate and the semiconductor layer are formed by homoepitaxial growth with the same semiconductor composition, no crystal defects due to lattice constant mismatch occur, or the lattice constant of the semiconductor layer is ⁇ 15 of the lattice constant of the base substrate.
  • the lattice constant of the semiconductor layer is ⁇ 15 of the lattice constant of the base substrate.
  • crystal defects due to lattice constant mismatch are unlikely to occur.
  • Some materials having a corundum crystal structure have a relatively large band gap value, and when the impurity species and the impurity concentration are controlled and used as a semiconductor layer and an insulating layer, good characteristics can be realized. If the lattice constant difference is within 5%, crystal defects due to lattice constant mismatch are less likely to occur.
  • each X value needs to satisfy the condition that the difference in lattice constant is 15% or less, but X1, Y1, X2, Y2, X3, and Y3 are specifically, for example, 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2 and may be within a range between any two of the numerical values exemplified here. Specifically, X + Y is, for example, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2.4, 2.5. It may be within the range between any two of the numerical values exemplified here.
  • the base substrate and the semiconductor layer, the semiconductor layer and the insulating film, or the base substrate, the semiconductor layer, and the insulating film can all be formed using different materials having different corundum crystal structures and different compositions.
  • X1, Y1, Z1, X2, Y2, and Z2 are, for example, 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, respectively. 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2 It may be within a range between any two of the numerical values exemplified here.
  • X1 + Y1 + Z1, X2 + Y2, and X2 + Y2 + Z2 are specifically, for example, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2, respectively. .4, 2.5, which may be in the range between any two of the numerical values exemplified here, or a material different from only one of the three layers of the base substrate, the semiconductor layer, and the insulating film, You may form with a different composition.
  • the base substrate 6 may be any substrate having a corundum crystal structure.
  • the semiconductor layer 5 easily functions as a semiconductor when In or Ga is contained, it is preferable that 0.1 ⁇ X1 or 0.1 ⁇ Z1. Further, in order to impart conductivity to the semiconductor layer 5, a donor or acceptor level may be formed by oxygen deficiency, oxygen excess, metal deficiency, or metal excess instead of doping with impurities. . In this case, X1 + Y1 + Z1 ⁇ 2. In addition, the semiconductor layer 5 is preferably 0.1 ⁇ X1 and 0.1 ⁇ Z1 because an effect of increasing the carrier concentration and controlling the mobility when both In and Ga are contained can be expected. . X1, Y1, and Z1 are each preferably 0.1 or more.
  • the insulating film 4 contains Al and Ga in a predetermined amount or more, in addition to the expectation of a high breakdown electric field, it is high with a semiconductor layer made of ⁇ -type In X1 Al Y1 Ga Z1 O 3. Has affinity. Therefore, in the above general formula, it is preferable that 0.1 ⁇ X2 and 0.1 ⁇ Y2. Further, when Y2 indicating the Al content of the insulating film is larger than Y1 indicating the Al content of the semiconductor layer, the gate formed on the insulating film side because the insulating film is larger in band gap than the semiconductor layer. It is preferable that Y2> Y1 because an advantage is obtained in that carriers are not moved and accumulated on the insulating film side even when a voltage is applied to the electrode, and an accumulation of carriers at the semiconductor-insulating film interface is helped.
  • a crystalline stress relaxation layer having a corundum crystal structure can be formed as an intermediate layer.
  • the crystalline stress relaxation layer is effective in reducing the stress generated at the interface between different materials and maintaining good crystal quality in the interface and each layer. Further, when there is an unexpected current path in the base substrate, an effect of reducing current leakage derived from the base substrate may be expected.
  • the buffer layer may be formed of a low crystal quality film grown at a low temperature between the base substrate and the semiconductor layer, but the crystalline stress relaxation layer has crystallinity that is not significantly different from that of the semiconductor layer or the base substrate. It is characterized by that. This is because common buffer layers have different crystal structures
  • ⁇ -type Al X1 Ga Y1 O 3 (0 ⁇ X1) in which ⁇ -type sapphire Al 2 O 3 is used for the base substrate 10 and the amount of Al is gradually reduced as the crystalline stress relaxation layer 9.
  • the total number of different materials in the crystalline stress relaxation layer may be one or more.
  • X1, Y1, X2, Y2, Z2, X3, and Y3 are, for example, 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0, respectively. 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2 It may be within the range between any two of the numerical values exemplified here.
  • X1 + Y1, X2 + Y2 + Z2, and X3 + Y3 are specifically, for example, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2 .4, 2.5, and may be within a range between any two of the numerical values exemplified here.
  • a cap layer having a corundum crystal structure can be formed between the semiconductor layer and the insulating film. Unlike the buffer layer formed between the base substrate and the semiconductor layer, the cap layer is formed between the semiconductor layer and the insulating film.
  • the insulating film is expected to be thin in order to efficiently transmit an electric field generated by a voltage applied to a metal formed on the insulating film. Therefore, the stress generated in the insulating film is small due to the mismatch of the lattice constant existing at the interface between the semiconductor film and the insulating film, and there is no need to relax the stress.
  • the cap layer has the effect of improving the reliability of the corundum crystal film.
  • a current path generated between the semiconductor layer and the insulating film can be reduced.
  • the small holes existing in the corundum crystal film can be reduced, the entry of external impurities such as hydrogen atoms is prevented.
  • ⁇ -type sapphire Al 2 O 3 is used for the base substrate 15, and ⁇ -type Al X1 Ga Y1 O 3 (0 ⁇ X1) in which the amount of Al is gradually reduced as the crystalline stress relaxation layer 14.
  • the total number of different materials for the crystalline stress relaxation layer and the cap layer may be one or more.
  • X1, Y1, X2, Y2, Z2, X3, Y3, X4, and Y4 are specifically, for example, 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0 .6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1 .9, 2 and may be within a range between any two of the numerical values exemplified here.
  • X1 + Y1, X2 + Y2 + Z2, X3 + Y3, and X4 + Y4 are specifically, for example, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.2, 2.3. 2.4, 2.5, and may be within a range between any two of the numerical values exemplified here.
  • the base substrate and the semiconductor layer, or the semiconductor layer and the insulating film are formed of different materials having a corundum crystal structure, the semiconductor layer and the insulating film, the base substrate and the semiconductor layer, and the crystalline stress relaxation layer, the semiconductor layer, and the cap It is also possible to form a structural phase transition prevention layer having a corundum crystal structure between the layer and the insulating film.
  • a corundum type is formed by forming a structural phase transition prevention layer. It is possible to prevent a change from a crystal structure to a different crystal structure.
  • the formation temperature of the crystalline stress relaxation layer, the semiconductor layer, the cap layer, and the insulating film is lowered in order to prevent the phase transition of the crystal structure, the crystallinity is lowered. Therefore, it is difficult to suppress the change of the crystal structure by lowering the film formation temperature, and the formation of the structural phase transition prevention layer is effective.
  • the Al content (X2 value) of the structural phase transition prevention layer 17 is larger than the Al content (Y1 value) in the semiconductor layer and smaller than the Al content (X3 value) in the insulating film.
  • the total number of different materials in the structural phase transition prevention layer may be one or more.
  • X1, Y1, Z1, X2, Y2, Z2, X3, and Y3 are, for example, 0, 0.1, 0.2, 0.3, 0.4, 0.5, and 0.6, respectively. 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9 2 and may be within a range between any two of the numerical values exemplified here.
  • X1 + Y1 + Z1, X2 + Y2, and X3 + Y3 are each specifically, for example, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2 .4, 2.5, and may be within a range between any two of the numerical values exemplified here.
  • the semiconductor device manufacturing method or the crystal manufacturing method is not particularly limited.
  • the semiconductor device and the crystal manufacturing method are produced by misting a raw material solution in which a solute that is a raw material of the semiconductor layer and the insulating film is dissolved in a solvent. Supplying a raw material mist to the film forming chamber.
  • the method includes a step of reacting the raw material mist in the film formation chamber to form the semiconductor layer and the insulating film on the base substrate.
  • at least one of the semiconductor layer and the insulating film is formed of a mixed crystal film, and the mixed crystal film is formed using a raw material solution in which two or more kinds of solutes are dissolved in a solvent.
  • At least one of the semiconductor layer and the insulating film is a mixed crystal film, and the mixed crystal film simultaneously introduces a raw material mist generated by separately misting two or more kinds of raw material solutions into the film forming chamber. It is formed by doing.
  • a support substrate is attached to the surface that is not the base substrate, and then the base substrate is subjected to hydrogen ion implantation, heat treatment, etc. By peeling through the steps, it is possible to form a semiconductor manufacturing apparatus using a support substrate in which the semiconductor layer and the insulating film are corundum crystals but are not corundum crystals.
  • the support substrate is any one of a SiC substrate, a Si substrate, a metal substrate, a ceramic substrate, and a glass substrate.
  • the support substrate is attached to a surface that is not the base substrate via a bonding layer.
  • the bonding layer is formed of a silicon oxide film.
  • a substrate that is not a corundum crystal can be used as a support substrate, it is possible to use a substrate with better heat dissipation and reduce the substrate cost. It is also possible to change the order of film formation, such as forming an insulating film on a base substrate and forming a semiconductor layer thereon. Thereby, the procedure of device processes such as ion implantation, etching, and photolithography can be simplified.
  • a film forming apparatus 19 shown in FIG. 6 is a mist CVD apparatus and has the following configuration. That is, the film forming apparatus 19 includes a film formation sample 20 such as a base substrate, a sample stage 21, a nitrogen source 22, a flow rate adjusting valve 23 for adjusting the flow rate of nitrogen sent from the nitrogen source 22, and a solution 24a.
  • the chamber 27 and a heater 28 installed at the periphery or lower part of the film forming chamber 27 are provided.
  • the temperature of the film forming chamber 27 is raised to a predetermined temperature (for example, 300 to 550 ° C.) by the heater 28. Thereafter, a film formation sample 20 such as a base substrate is placed on the sample stage 21 in the film formation chamber 27.
  • a predetermined temperature for example, 300 to 550 ° C.
  • the atmosphere in the film formation chamber is sufficiently replaced with nitrogen gas sent from the nitrogen source 22 in advance, and then the vibration of the ultrasonic transducer 26 is started.
  • the ultrasonic vibrator 26 vibrates at a predetermined frequency (for example, 2.4 MHz)
  • the vibration propagates to the solution 24a through the water 25a, and mist is generated from the solution 24a.
  • the generated mist is pushed out by the nitrogen sent from the nitrogen source 22 and introduced into the film forming chamber 27 after the temperature rise.
  • the mist introduced into the film forming chamber 27 reaches the surface of the film formation target sample 20 on which the corundum crystal film is to be formed while being decomposed at a high temperature. Then, a CVD reaction occurs on the surface of the deposition target sample 20, and a corundum crystal film is formed. As a result, at least a part of the surface on which the mist has reached is covered with the corundum crystal film.
  • the solution 24a is composed of gallium acetylacetonate as a solute and ultrapure water as a solvent, a gallium oxide film is formed.
  • the film forming apparatus 19 can form corundum crystal films shown in the following table. [Corundum crystal material and composition]
  • Table 1 shows examples of crystal film seeds constituting a base substrate having a corundum crystal structure, a semiconductor layer, and an insulating film, and solutes and solvents used for film formation.
  • the corundum crystal film forming the base substrate, the semiconductor layer, and the insulating film may be a single composition film or a mixed crystal film.
  • mist may be generated from the solution 13a in which two or more kinds of solutes are mixed, or two or more kinds of mist generated separately may be introduced into the film forming chamber 16 at the same time.
  • the base substrate with the corundum crystal film is taken out from the film forming chamber 16.
  • the film forming process of the semiconductor device according to the present invention is completed, and the process proceeds to a device process such as ion implantation, etching, or photolithography.
  • ⁇ -type sapphire Al 2 O 3 is used as a base substrate by a mist CVD method using a film forming apparatus 10C, and ⁇ -type gallium oxide Ga 2 O 3 film (FIG. 7) and ⁇ -type are used as semiconductor layers.
  • the base substrate, the semiconductor layer, and the insulating film may be formed using various materials and compositions. These materials and mixed crystals thereof may be used.
  • the base substrate, the semiconductor layer, and the insulating film may all be the same film, or may be formed using a semiconductor material or semiconductor composition having a lattice constant difference within 15% of the lattice constant of the base layer of each film. May be.
  • a layer formed of a different material / composition may be formed between the base substrate, the semiconductor layer, and the insulating film having a corundum crystal structure.
  • a crystalline stress relaxation layer having a corundum crystal structure may be formed between the base substrate and the semiconductor layer, or a cap layer having a corundum crystal structure or a structural phase transition between the semiconductor layer and the insulating film.
  • a prevention layer may be formed.
  • a plurality of these crystalline stress relaxation layers, cap layers, and structural phase transition prevention layers may be formed in combination.
  • each of the corundum crystal films forming the base substrate, the semiconductor layer, and the insulating film can have a multilayer structure in which a plurality of single composition films or mixed crystal films are stacked. With a multilayer structure, crystallinity can be improved, current can be increased, and reliability can be improved.
  • the crystalline stress relaxation layer is formed of one or more layers having a corundum crystal structure.
  • a film may be used.
  • the crystalline stress relaxation layer is an ⁇ -type sapphire substrate and a semiconductor layer
  • the cap layer is a variety of dislocations such as blade dislocations, screw dislocations, and basal plane dislocations derived from the difference in lattice constant between the semiconductor layer and the insulating film. The effect can be expected to reduce.
  • the structural phase transition prevention layer may be formed in the following cases.
  • An ⁇ -type Ga 2 O 3 film is formed as a semiconductor layer on an ⁇ -type sapphire base substrate, and an ⁇ -type Al X Ga Y O 3 (0 ⁇ X ⁇ 2, 0 ⁇ Y) having excellent crystallinity as an insulating film is formed thereon.
  • ⁇ 2, X + Y 1.5 to 2.5
  • an ⁇ -type Al X Ga Y O 3 (0) having a smaller Al composition ratio than the insulating film as a cap layer between the semiconductor and the insulating film.
  • ⁇ X ⁇ 2, 0 ⁇ Y ⁇ 2, X + Y 1.5 to 2.5
  • a film having a higher crystallinity can be formed by setting the film forming temperature to 530 ° C. or higher.
  • a film formation temperature of 530 ° C. or higher if an insulating film is formed without a cap layer, a part of the semiconductor layer and the insulating film may have undergone a structural phase transition to ⁇ -type. is there.
  • the film is formed at a temperature of 530 ° C or higher.
  • the base substrate, the semiconductor layer, and the insulating film may be formed in the order of the base substrate, the semiconductor layer, and the insulating film from the bottom, or may be formed in the order of the base substrate, the insulating film, and the semiconductor layer. Therefore, the semiconductor device or crystal of this embodiment includes a semiconductor layer and an insulating film on a base substrate in this order or in the reverse order, and the base substrate, the semiconductor layer, and the insulating film are All have a corundum crystal structure.
  • the base substrate may be peeled off and fixed to another support substrate.
  • the following procedure may be used.
  • a silicon oxide film is formed over the semiconductor layer.
  • a support substrate in which a silicon oxide film is formed on a SiC substrate or a Si substrate is prepared and bonded to a silicon oxide film on a semiconductor layer, and then the base substrate is peeled off.
  • This silicon oxide film functions as a bonding layer.
  • ion implantation such as hydrogen ions
  • a heating / cooling step plasma treatment
  • any metal oxide film having a corundum crystal structure included in Table 1 may be used as the base substrate, and semiconductor substrates such as Si, SiC, GaAs, and GaN, ceramic films, metal substrates, and glass substrates may be used as the support substrate. Etc. may be used.
  • a layer formed of a different material / composition may be formed between the base substrate, the semiconductor layer, and the insulating film having a corundum crystal structure.
  • a crystalline stress relaxation layer having a corundum crystal structure may be formed between the base substrate and the semiconductor layer, or a cap layer having a corundum crystal structure or a structural phase transition between the semiconductor layer and the insulating film.
  • a prevention layer may be formed.
  • a plurality of these crystalline stress relaxation layers, cap layers, and structural phase transition prevention layers may be formed in combination.
  • the surface may be polished by a method such as CMP, which allows the crystalline stress relaxation layer, the cap layer, and the structural phase transition prevention layer to be polished. Some or all may be removed.
  • the present invention is not limited to the above-described embodiment, and various modifications can be considered.
  • a linear source method in which the nozzle is sprayed and the nozzle is moved in a direction perpendicular to the linear outlet, or a method in which a plurality of methods are mixed or derived may be used.
  • a carrier gas a gas such as argon, oxygen, ozone, or air can be flowed instead of nitrogen, and the film formation chamber may be pressurized or depressurized instead of atmospheric pressure.
  • mold crystal film was formed by mist CVD method, you may form by another method.
  • Other methods that can form a corundum crystal film include metal organic chemical vapor deposition and molecular beam epitaxy.
  • an appropriate element for example, tin, silicon, etc.
  • a corundum crystal film is used for a base substrate having a corundum crystal structure, a semiconductor film, an insulating film, a crystalline stress relaxation layer, a cap layer, and a structural phase transition prevention layer.
  • Magnesium may be doped.
  • a semiconductor film having a corundum crystal structure, an insulating film, a crystalline stress relaxation layer, a cap layer, and a structural phase transition prevention layer are provided with a certain repeating structure with respect to the film composition and element doping concentration. It may be introduced. As a result, it is possible to promote stress relaxation, adjust the carrier concentration, and adjust the carrier mobility.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

　良質なコランダム型結晶膜を形成する半導体装置を提供する。　本発明によれば、コランダム型結晶構造を有する下地基板とコランダム型結晶構造を有する半導体層、コランダム型結晶構造を有する絶縁膜とから形成される半導体装置が提供される。コランダム型の結晶構造を持つ材料のなかには酸化膜が多く含まれ、絶縁膜としての機能を果たすことができることのみならず、下地基板、半導体層および絶縁膜がすべてコランダム型の結晶構造を有していることにより下地基板上に良質な半導体層、絶縁膜を実現することができる。

Description

[規則37.2に基づきISAが決定した発明の名称]　半導体装置又は結晶、および、半導体装置又は結晶の製造方法
本発明は、電力用途に好適に用いられる半導体装置、又は結晶に関する。
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな炭化珪素（ＳｉＣ）および窒化ガリウム（ＧａＮ）を用いた半導体素子が有望視されており、インバータなどの電力用半導体装置への適用が期待されている。
特にＳｉＣを材料とする高耐圧半導体デバイスにおいては、シリコンと同様、基板表面にＭＯＳ構造を形成するＳｉＣＭＯＳＦＥＴの開発が進められてきた。
しかし、ＳｉＣ半導体装置やＧａＮ半導体装置では、多くの解決すべき課題が残されている。なかでも重大な課題は、ノーマリーオフ型の素子構造が困難である問題である。
特にＳｉＣＭＯＳＦＥＴのＭＯＳ構造においては、良質な絶縁膜の形成が困難であることに起因することが明らかになってきた。これは、結晶性の良い半導体層を形成することに注視するあまり、結晶性が良く良好なデバイス特性が期待されるＳｉＣ等の半導体が選択され、そのうえで、熱酸化等の手法による実現可能な絶縁膜の選択、成膜プロセスの検討が行われてきてきたことに因る。
特開平１１－１６９００号公報
Ｍａｔｅｒｉａｌｓ　Ｓｃｉｅｎｃｅ　Ｆｏｒｕｍ，Ｖｏｌｕｍｅｓ６００－６０３，　ｐ６９５―６９８
本発明は上記の如き事情に鑑みてなされたものであり、その目的は良好な絶縁膜を形成した半導体装置を提供することにある。
本発明は、コランダム型の結晶構造をもつ下地基板、半導体層および絶縁膜で形成されることを特徴とする半導体装置、又は結晶である。コランダム型の結晶構造を持つ材料のなかには酸化膜が多く含まれ、絶縁膜としての機能を果たすことができることのみならず、下地基板、半導体層および絶縁膜がすべてコランダム型の結晶構造を有していることにより下地基板上に良質な半導体層、絶縁膜を実現することができる。コランダム型の結晶構造を持つ下地基板、半導体層および絶縁膜はＣＶＤ成膜等の手段を用いて結晶成長させる。
ノーマリーオフ型半導体装置を実現するためには、良質な絶縁膜層の形成のみならず、異なる組成を有する膜との間に、オフ時に電子だまりが形成されないことが要求される。コランダム型の結晶構造をもつ材料は、m軸及びa軸などのc軸に対して垂直な方位では分極が極めて小さいことも知られている。そのため、下地基板、半導体層および絶縁膜の中に存在する異種材料界面に電子だまりが生じることもなく、横方向デバイス形成時の電流リークを生じない。これはＧａＮ系材料で異種材料界面に生じる二次元電子ガスが利用されているのとは全く異なる性質である。
コランダム型の結晶構造を持つ材料としては、サファイア（Ａｌ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、酸化インジウム（Ｉｎ２Ｏ３）、酸化クロム（Ｃｒ２Ｏ３）、酸化鉄（Ｆｅ２Ｏ３）、酸化チタン（Ｔｉ２Ｏ３）酸化バナジウム（Ｖ２Ｏ３）、酸化コバルト（Ｃｏ２Ｏ３）を含み、更に、これらの複数材料を組み合わせた混晶を含む。
下地基板と半導体層を同一の半導体組成で構成するホモエピタキシャル成長により形成した場合には、格子定数のミスマッチに由来する結晶欠陥が生じず、あるいは半導体層の格子定数が下地基板の格子定数の±１５%以内の範囲で異なるエピタキシャル成長により形成した場合は、格子定数のミスマッチに由来する結晶欠陥が生じにくい。コランダム型の結晶構造を持つ材料の一部は比較的大きなバンドギャップ値を有しており、不純物種および不純物濃度を制御して半導体層かつ絶縁層として利用した場合、良好な特性を実現できる。格子定数差が５％以内であれば格子定数のミスマッチに由来する結晶欠陥がさらに生じにくい。
たとえば、図１に示すように、α型酸化アルミニウム・ガリウムＡｌＸ１ＧａＹ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、Ｘ１＋Ｙ１＝１．５～２．５）基板３上に、半導体層として、不純物ドープしたα型酸化アルミニウム・ガリウムＡｌＸ２ＧａＹ２Ｏ３膜２（０≦Ｘ２≦２、０≦Ｙ２≦２、Ｘ２＋Ｙ２＝１．５～２．５）を形成し、さらにα型酸化アルミニウム・ガリウムＡｌＸ３ＧａＹ３Ｏ３膜１を絶縁膜として形成する。ここで、それぞれのＸの値は格子定数の差が１５％以内となる条件を満たす必要があるが、Ｘ１、Ｙ１、Ｘ２、Ｙ２、Ｘ３、Ｙ３は、それぞれ、具体的には例えば、０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。Ｘ＋Ｙは、具体的には例えば、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。
下地基板と半導体層、半導体層と絶縁膜、あるいは下地基板と半導体層、絶縁膜全てを、コランダム型結晶構造をもつ異なる材料、異なる組成で形成することも可能である。
たとえば、図２に示すように、下地基板６にα型サファイアＡｌ２Ｏ３、半導体層５に不純物ドープされたα型ＩｎＸ１ＡｌＹ１ＧａＺ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、０≦Ｚ１≦２、Ｘ１＋Ｙ１＋Ｚ１＝１．５～２．５）、絶縁膜４にα型ＡｌＸ２ＧａＹ２Ｏ３（０≦Ｘ２≦２、０≦Ｙ２≦２、Ｘ２＋Ｙ２＝１．５～２．５）を形成することができる。また、絶縁膜４は、α型Ｉｎｚ２ＡｌＸ２ＧａＹ２Ｏ３（０≦Ｘ２≦２、０≦Ｙ２≦２、０≦Ｚ２≦２、Ｘ２＋Ｙ２＋Ｚ２＝１．５～２．５）であってもよい。
Ｘ１、Ｙ１、Ｚ１、Ｘ２、Ｙ２、Ｚ２は、それぞれ、具体的には例えば、０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。Ｘ１＋Ｙ１＋Ｚ１、Ｘ２＋Ｙ２、Ｘ２＋Ｙ２＋Ｚ２は、それぞれ、具体的には例えば、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５であり、ここで例示した数値の何れか２つの間の範囲内であってもよいし、下地基板と半導体層、絶縁膜の３層のうち、１層のみ異なる材料、異なる組成で形成してもよい。また、下地基板６は、コランダム型の結晶構造を有する任意の基板を使用してもよい。
なお、半導体層５は、Ｉｎ又はＧａが含まれる場合に半導体として機能しやすいので、０．１≦Ｘ１又は０．１≦Ｚ１であることが好ましい。さらに、半導体層５に導電性を付与するためには、不純物ドープする代わりに、酸素欠乏、酸素過剰、金属欠乏、又は金属過剰の状態にすることによってドナー又はアクセプター準位を形成してもよい。この場合は、Ｘ１＋Ｙ１＋Ｚ１≠２となる。また、半導体層５は、Ｉｎ及びＧａの両方が含まれる場合にキャリア濃度を大きくし、移動度を制御できる効果が期待できるので、０．１≦Ｘ１且つ０．１≦Ｚ１であることが好ましい。また、Ｘ１，Ｙ１，Ｚ１は、それぞれ、０．１以上であることが好ましい。
さらに、絶縁膜４にＡｌ及びＧａが規定量以上含まれている場合には、高い絶縁破壊電界が期待されることに加えて、α型ＩｎＸ１ＡｌＹ１ＧａＺ１Ｏ３からなる半導体層と高い親和性を有する。従って、上記一般式において、０．１≦Ｘ２且つ０．１≦Ｙ２であることが好ましい。また、絶縁膜のＡｌ含有率を示すＹ２が半導体層のＡｌ含有率を示すＹ１よりも大きい場合には、絶縁膜の方が半導体層よりもバンドギャップより大きくなり絶縁膜側に形成されたゲート電極に電圧を印加してもキャリアが絶縁膜側に移動、蓄積せず半導体-絶縁膜界面にキャリアの溜まりを形成することを助けるという利点が得られるので、Ｙ２＞Ｙ１であることが好ましい。
ここで述べた内容は、本明細書中の他の部分で述べられている下地基板、半導体層及び絶縁膜についても同様に当てはまる。
下地基板と半導体層とを、コランダム型結晶構造をもつ異なる材料で形成する場合、中間層として、コランダム型結晶構造を持つ結晶性応力緩和層を形成することも可能である。結晶性応力緩和層は、異なる材料間の界面に生じる応力を低減させ、且つ、界面および各層の結晶品質を良好に保つために有効である。さらに下地基板に期待しない電流パスが存在する場合、下地基板由来の電流リークを低減させる効果が期待できる場合もある。一般に下地基板と半導体層との間に緩衝層は低温成長させた低結晶品質膜で形成されることがあるが、結晶性応力緩和層は、半導体層や下地基板と大きく変わらない結晶性を有することを特徴とする。これは一般的な緩衝層は異なる結晶構造を有する
たとえば、図３に示すように、下地基板１０にα型サファイアＡｌ２Ｏ３を用い、結晶性応力緩和層９としてＡｌ量を徐々に低減させたα型ＡｌＸ１ＧａＹ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、Ｘ１＋Ｙ１＝１．５～２．５）膜を形成したのち、半導体層８として不純物ドープされたα型ＩｎＸ２ＡｌＹ２ＧａＺ２Ｏ３（０≦Ｘ２≦２、０≦Ｙ２≦２、０≦Ｚ２≦２、Ｘ２＋Ｙ２＋Ｚ２＝１．５～２．５）膜を形成し、さらに、絶縁膜７にα型ＡｌＸ３ＧａＹ３Ｏ３（０≦Ｘ３≦２、０≦Ｙ３≦２、Ｘ３＋Ｙ３＝１．５～２．５）膜を形成することができる。
ここで結晶性応力緩和層の異種材料総数は１以上であれば良い。Ｘ１、Ｙ１、Ｘ２、Ｙ２、Ｚ２、Ｘ３、Ｙ３は、それぞれ、具体的には例えば、０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。Ｘ１＋Ｙ１、Ｘ２＋Ｙ２＋Ｚ２、Ｘ３＋Ｙ３は、それぞれ、具体的には例えば、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。
半導体層と絶縁膜とを、コランダム型結晶構造をもつ異なる材料で形成する場合、半導体層と絶縁膜との間にはコランダム型結晶構造を持つキャップ層を形成することも可能である。キャップ層は、下地基板と半導体層との間に形成される緩衝層と異なり、半導体層と絶縁膜との間に形成されることを特徴とする。電力用半導体装置として利用される場合、絶縁膜は絶縁膜上部に形成される金属に印加された電圧により生じる電界を効率的に伝えるために膜厚を薄くすることが期待される。そのため、半導体膜と絶縁膜との界面に存在する格子定数のミスマッチにより、絶縁膜中に生じる応力は小さく、応力を緩和する必要性が生じない。さらに、従来は、絶縁膜の結晶構造に着目して、絶縁膜を半導体層と同一の結晶構造で実現することで良質なコランダム型結晶膜を実現することは期待されていなかった。よって、キャップ層で期待される応力緩和や結晶品質を良好に保つ効果を絶縁膜および絶縁膜-半導体膜間の中間層に期待されることはなく、半導体層と絶縁膜との中間層としてキャップ層が形成されることはなかった。
本発明において、当該キャップ層は、コランダム型結晶膜の信頼性を向上させる効果をもたらす。半導体層と絶縁膜との間で生じる電流パスを低減させることができる。さらに、コランダム型結晶膜中に存在する小孔を減少できるため、水素原子をはじめとする外因不純物の浸入を防ぐためである。絶縁膜および半導体膜の小さな分極に起因する、絶縁膜と半導体層との間のごくわずかに存在する電子だまりを小さくする効果もあり、これによりノーマリーオフ型半導体装置を実現する効果もある。
たとえば、図４に示すように、下地基板１５にα型サファイアＡｌ２Ｏ３を用い、結晶性応力緩和層１４としてＡｌ量を徐々に低減させたα型ＡｌＸ１ＧａＹ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、Ｘ１＋Ｙ１＝１．５～２．５）膜を形成したのち、半導体層１３として不純物ドープされたα型ＩｎＸ２ＡｌＹ２ＧａＺ２Ｏ３（０≦Ｘ２≦２、０≦Ｙ２≦２、０≦Ｚ２≦２、Ｘ２＋Ｙ２＋Ｚ２＝１．５～２．５）膜を形成し、さらに、キャップ層１２としてα型Ａｌ量を徐々に大きくしたＡｌＸ３ＧａＹ３Ｏ３（０≦Ｘ３≦２、０≦Ｙ３≦２、Ｘ３＋Ｙ３＝１．５～２．５）膜、絶縁膜１１にα型ＡｌＸ４ＧａＹ４Ｏ３（０≦Ｘ４≦２、０≦Ｙ４≦２、Ｘ４＋Ｙ４＝１．５～２．５）膜を形成することができる。ここで結晶性応力緩和層およびキャップ層の異種材料総数は１以上であれば良い。Ｘ１、Ｙ１、Ｘ２、Ｙ２、Ｚ２、Ｘ３、Ｙ３、Ｘ４、Ｙ４は、それぞれ、具体的には例えば、０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。Ｘ１＋Ｙ１、Ｘ２＋Ｙ２＋Ｚ２、Ｘ３＋Ｙ３、Ｘ４＋Ｙ４は、それぞれ、具体的には例えば、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。
下地基板と半導体層、あるいは半導体層と絶縁膜とをコランダム型結晶構造をもつ異なる材料で形成する場合、半導体層と絶縁膜、下地基板と半導体層、および結晶性応力緩和層と半導体層、キャップ層と絶縁膜との間にコランダム型結晶構造を持つ構造相転移防止層を形成することも可能である。結晶性応力緩和層、半導体層、キャップ層、絶縁膜を形成するそれぞれの結晶成長温度が当該形成層より下層の結晶構造転移温度より高いときには、構造相転移防止層を形成することで、コランダム型結晶構造から異なる結晶構造に変化することを防ぐことができる。結晶構造の相転移を防ぐために、結晶性応力緩和層、半導体層、キャップ層、絶縁膜の形成温度を低くした場合には、結晶性が低下してしまう。そのため、成膜温度を低下させることで結晶構造の変化をおさえることも困難であり、構造相転移防止層の形成は有効である。
たとえば、図５に示すように、半導体層１８にＩｎＸ１ＡｌＹ１ＧａＺ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、０≦Ｚ１≦２、Ｘ１＋Ｙ１＋Ｚ１＝１．５～２．５）膜を形成し、構造相転移防止層１７に、ＡｌＸ２ＧａＹ２Ｏ３（０≦Ｘ２≦２、０≦Ｙ２≦２、Ｘ２＋Ｙ２＝１．５～２．５）膜を形成し、絶縁膜１６にＡｌＸ３ＧａＹ３Ｏ３（０≦Ｘ３≦２、０≦Ｙ３≦２、Ｘ３＋Ｙ３＝１．５～２．５）膜を形成することができる。この場合、構造相転移防止層１７のＡｌ含有率（Ｘ２値）は、Ａｌ含有率を半導体層中のＡｌ含有率（Ｙ１値）より大きく、絶縁膜中のＡｌ含有率（Ｘ３値）より小さい。構造相転移防止層の異種材料総数は１以上であれば良い。Ｘ１、Ｙ１、Ｚ１、Ｘ２、Ｙ２、Ｚ２、Ｘ３、Ｙ３は、それぞれ、具体的には例えば、０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。Ｘ１＋Ｙ１＋Ｚ１、Ｘ２＋Ｙ２、Ｘ３＋Ｙ３は、それぞれ、具体的には例えば、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。
上記の半導体装置の製造方法又は結晶の製造方法は、特に限定されず、一例では、前記半導体層及び前記絶縁膜の原料となる溶質が溶媒中に溶解されてなる原料溶液をミスト化して生成される原料ミストを成膜室に供給する工程を備える。好ましくは、前記原料ミストを前記成膜室中で反応させて前記下地基板上に前記半導体層及び前記絶縁膜を形成する工程を備える。好ましくは、前記半導体層と前記絶縁膜の少なくとも一方が混晶膜からなり、前記混晶膜は、２種類以上の溶質が溶媒中に溶解されてなる原料溶液を用いて形成される。好ましくは、前記半導体層と前記絶縁膜の少なくとも一方が混晶膜からなり、前記混晶膜は、２種類以上の原料溶液を別々にミスト化して生成される原料ミストを同時に成膜室に導入することによって形成される。
下地基板、半導体層、絶縁膜を含むすべての層をコランダム型結晶により形成させたのち、下地基板でない側の面に対し支持基板を貼り付け、その後に下地基板を水素イオン注入や加熱処理等の工程を経て剥離することで、半導体層や絶縁膜はコランダム型結晶であるがコランダム型結晶でない支持基板を利用した半導体製造装置を形成することも可能である。この方法は、下地基板上に、半導体層と、絶縁膜とをこの順序で又はこの逆の順序で形成する結晶形成工程と、前記下地基板ではない側の面に支持基板を貼り付ける貼り付け工程と、前記下地基板を剥離する剥離工程を備え、前記下地基板、前記半導体層、及び前記絶縁膜は、何れもコランダム型結晶構造を有する。好ましくは、前記支持基板が、ＳｉＣ基板、Ｓｉ基板、金属基板、セラミック基板、ガラス基板のいずれかである。好ましくは、前記支持基板は、接合層を介して、前記下地基板でない側の面に貼り付ける。好ましくは、前記接合層が、酸化シリコン膜で形成される。
　上記方法により、コランダム型結晶でない基板を支持基板とすることができるので、より放熱性に優れた基板を用いたり、基板コストを低減させることができる。下地基板上に絶縁膜を形成し、そのうえに半導体層を形成するなど、成膜の順番を入れ替えることも可能である。これにより、イオン注入、エッチング、フォトリソグラフィーなどのデバイスプロセスの手順を簡素化することができる。
本発明の実施の形態の事例を示す半導体装置の断面図である。 本発明の実施の形態の他の例を示す半導体装置の断面図である。 本発明の実施の形態の他の例を示す半導体装置の断面図である。 本発明の実施の形態の他の例を示す半導体装置の断面図である。 本発明の実施の形態の他の例を示す半導体装置の断面図である。 本発明の実施の形態の事例を示す成膜装置の構成図である。 本発明の実施の形態のＴＥＭ画像の一例を示す顕微鏡写真である。 本発明の実施の形態のＴＥＭ画像の他の事例を示す顕微鏡写真である。 本発明の実施の形態のＸ線回折プロファイルの一例を示す図である。 本発明の実施の形態のＴＥＭ画像の他の事例を示す顕微鏡写真である。
以下、添付図面を参照して、本発明に係る半導体装置およびその製造方法の好ましい実施形態について説明する。なお、各図において同一の符号を付した構成要素は同一であるものとする。
［半導体装置の製造方法、コランダム型結晶膜の成膜装置］
半導体装置の製造方法およびコランダム型結晶を成膜する際に使用する成膜装置１０Ａについて説明する。
図６に示す成膜装置１９はミストＣＶＤ装置であり、下記の構成を有している。すなわち、成膜装置１９は、下地基板等の被成膜試料２０と試料台２１と、窒素源２２、窒素源２２から送り出される窒素の流量を調節するための流量調節弁２３と、溶液２４ａが入れられたミスト発生源２４と、水２５ａが入れられた容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、石英管あるいはステンレス等の金属、アルミナ等のセラミックスからなる成膜室２７と、成膜室２７の周辺部あるいは下部に設置されたヒータ２８とを備えている。
この成膜装置１９を用いたコランダム型結晶膜の成膜においては、まず、ヒータ２８によって成膜室２７が所定温度（例えば、３００～５５０℃）にまで昇温される。その後、下地基板等の被成膜試料２０が成膜室２７内の試料台２１上に配置される。
被成膜試料２０の配置が完了すると、あらかじめ窒素源２２から送られてきた窒素ガスによって成膜室内部の雰囲気が十分に置換され、その後、超音波振動子２６の振動が開始される。超音波振動子２６が所定周波数（例えば２．４ＭＨｚ）で振動すると、その振動が水２５ａを介して溶液２４ａに伝播し、溶液２４ａからミストが発生する。発生したミストは、窒素源２２から送られてきた窒素に押し出され、昇温後の成膜室２７に導入される。
成膜室２７に導入されたミストは、高温により分解されながらコランダム型結晶膜を成膜すべき被成膜試料２０の面に到達する。そして、被成膜試料２０の表面においてＣＶＤ反応が起こり、コランダム型結晶膜が成膜される。その結果、ミストが到達した面の少なくとも一部分がコランダム型結晶膜によって覆われる。例えば、溶液２４ａが溶質としてのガリウムアセチルアセトナートと、溶媒としての超純水とからなる場合は、酸化ガリウム膜が成膜される。この他、成膜装置１９では、下表に示すコランダム型結晶膜が成膜可能である。
[コランダム型結晶材料および組成]
表１に、コランダム型結晶構造を持つ下地基板、半導体層、絶縁膜を構成する結晶膜種例と成膜に用いる溶質、溶媒の例を示す。
Figure JPOXMLDOC01-appb-T000001
下地基板、半導体層、絶縁膜を形成するコランダム型結晶膜は、いずれも単一組成膜であっても混晶膜であってもよい。混晶膜とする場合は、２種類以上の溶質を混合した溶液１３ａからミストを発生させるか、または、別々に発生させた２種類以上のミストを同時に成膜室１６に導入すればよい。
[取り出し]
コランダム型結晶膜の成膜が完了すると、コランダム型結晶膜付きの下地基板が成膜室１６から取り出される。以上により、本発明に係る半導体装置の成膜工程は終了し、イオン注入やエッチング、フォトリソグラフィー等のデバイスプロセスへと移される。
［膜構造］
図７および図８は、成膜装置１０Ｃを用いてミストＣＶＤ法により下地基板としてα型サファイアＡｌ２Ｏ３を用い、半導体層としてα型酸化ガリウムＧａ２Ｏ３膜（図７）およびα型Ａｌｌ．１Ｇａ０．９Ｏ３　（Ａｌ＝５５％）を成膜した結果を示すＴＥＭ画像である。α型サファイア基板上の半導体層として任意の組成のα型ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を成膜しても良い。図９に成膜した半導体膜のＸ線回折結果の一例を示す。α型サファイア基板上の半導体層として任意の組成のα型ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を形成した後に、さらに絶縁膜として、任意の組成のα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を形成しても良い。図１０は半導体層として形成したα型酸化ガリウムＧａ２Ｏ３膜上に、さらに絶縁膜としてα型Ａｌ０．７６Ｇａ１．４４Ｏ３　（Ａｌ＝３８％）を成膜させた一例を示すＴＥＭ画像である。
コランダム型結晶構造を有する膜であれば種々の材料、組成を用いて、下地基板、半導体層および絶縁膜を形成しても良いし、コランダム型結晶構造を有する膜として、表１に記載の任意の材料およびこれらの混晶を用いても良い。
下地基板と半導体層、絶縁膜の全てが同一の膜であっても良いし、あるいはそれぞれの膜の下地層の格子定数に対し格子定数差１５％以内の半導体材料、半導体組成を用いて形成しても良い。
コランダム型結晶構造を有する下地基板、半導体層、絶縁膜の各層の間に異なる材料・組成から形成される層を形成しても良い。たとえば、下地基板と半導体層との間にコランダム結晶構造を有する結晶性応力緩和層を形成しても良いし、半導体層と絶縁膜との間にコランダム型結晶構造を有するキャップ層もしくは構造相転移防止層を形成しても良い。あるいはこれらの結晶性応力緩和層とキャップ層、構造相転移防止層を複数組み合わせて形成しても良い。また、下地基板、半導体層、絶縁膜を形成するコランダム型結晶膜は、いずれも単一組成膜または混晶膜を複数層積層した多層構造とすることもできる。多層構造にすれば、結晶性を向上したり、電流を増大させたり、信頼性を向上させることができる。
半導体層が任意の組成のα型ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）の場合、下地基板としてα型サファイアＡｌ２Ｏ３基板やα型Ｇａ２Ｏ３基板を用い、絶縁膜としてα型Ａｌ０．７６Ｇａ１．４４Ｏ３　（Ａｌ＝３８％）を成膜させても良い。このとき、結晶性応力緩和層としてコランダム結晶構造を有する１層以上から形成され、α型サファイア基板のときはＡｌ量を徐々に低減させ、α型Ｇａ２Ｏ３基板のときはＡｌ量を徐々に増加させた、α型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５～２．５）膜を用いても良い。キャップ層あるいは構造相転移防止層として、１層以上から形成され、Ａｌ量を徐々に大きくしたα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５～２．５）膜を用いても良い。結晶性応力緩和層はα型サファイア基板と半導体層、キャップ層は半導体層と絶縁膜、との間のそれぞれの格子定数差に由来する刀状転位、らせん転位、基底面転位等の各種転位の低減に効果が期待できる。
構造相転移防止層は一例として、以下の場合に形成しても良い。α型サファイア下地基板上に半導体層としてα型Ｇａ２Ｏ３膜を形成し、その上に絶縁膜として結晶性に優れたα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５～２．５）膜を形成したいとき、半導体と絶縁膜との間に、キャップ層として絶縁膜よりもＡｌ組成比の小さなα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５～２．５）膜を形成する。α型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５～２．５）膜の結晶成長温度は５００℃以下にすることもできる。しかしながら、Ａｌ組成比が大きい場合、５３０℃以上の成膜温度にすることにより、いっそう結晶性に優れた成膜を行うことができる。他方で、５３０℃以上の成膜温度の場合、キャップ層なしで絶縁膜を成膜しようとすると、半導体層および絶縁膜の一部がβ型に構造相転移されてしまった状態になることがある。そこで、一旦、キャップ層として、絶縁膜よりもＡｌ組成比の小さなα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５～２．５）膜を５００℃以下の温度で成膜し、その後、絶縁膜としてＡｌ組成比がキャップ層よりも大きなα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５～２．５）膜を５３０℃以上の温度で成膜する。
下地基板、半導体層、絶縁膜の順序は下側から下地基板、半導体層、絶縁膜の順に形成しても良いし、下地基板、絶縁膜、半導体層の順に形成しても良い。従って、本実施形態の半導体装置、又は結晶は、下地基板上に、半導体層と、絶縁膜とをこの順序で又はこの逆の順序で備え、前記下地基板、前記半導体層、及び前記絶縁膜は、何れもコランダム型結晶構造を有する。
コランダム型結晶構造を有する下地基板、半導体層、絶縁膜のすべてあるいは一部の層を形成したのち、下地基板を剥離し、別の支持基板に固定しても良い。一例として以下の手順を用いても良い。まず、α型サファイアＡｌ２Ｏ３基板を用い、絶縁層としてα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５～２．５）膜を形成した後、半導体層として任意の組成のα型ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を形成し、その後、半導体層上に酸化シリコン膜を形成する。別途、ＳｉＣ基板上あるいはＳｉ基板上に酸化シリコン膜を成膜した支持基板を用意して、半導体層上の酸化シリコン膜と接合させた後、下地基板を剥離する。この酸化シリコン膜が接合層として機能する。下地基板を剥離するために、半導体層上の酸化シリコン成膜後、下地基板の剥離までの間に水素イオン等のイオン注入や加熱・冷却工程、プラズマ処理を用いても良いしエッチング等の方法を用いても良い。下地基板としては表１に含まれるコランダム結晶構造を持つ任意の金属酸化膜を用いても良く、支持基板としては、ＳｉやＳｉＣ、ＧａＡｓ、ＧａＮなどの半導体基板やセラミック膜、金属基板、ガラス基板などを用いても良い。コランダム型結晶構造を有する下地基板、半導体層、絶縁膜の各層の間に異なる材料・組成から形成される層を形成しても良い。たとえば、下地基板と半導体層との間にコランダム結晶構造を有する結晶性応力緩和層を形成しても良いし、半導体層と絶縁膜との間にコランダム型結晶構造を有するキャップ層もしくは構造相転移防止層を形成しても良い。あるいはこれらの結晶性応力緩和層とキャップ層、構造相転移防止層を複数組み合わせて形成しても良い。下地基板の貼り合わせ後、コランダム型結晶表面の結晶性を改善するため、ＣＭＰ等の方法で表面研磨しても良いし、これにより、結晶性応力緩和層、キャップ層、構造相転移防止層の一部あるいは全部が取り除かれても良い。
本発明は上記実施形態に限定されるものではなく、種々の変形例が考えられる。例えば、ミストＣＶＤの成膜方式については、数ｍｍ以下のチャネルを反応領域として利用するファインチャネル法、基板上に直線状のノズルを設け、ここから基板に垂直方向にミスト（およびキャリアガス）を吹き付け、さらにノズルを直線状の出口とは垂直方向に移動させるというリニアソース法や、複数の方式を混合した、あるいは派生させた方式でも良い。ファインチャネル法では、均質な薄膜作製と原料の利用効率の向上が可能であるし、リニアソース法では、将来の大面積基板およびロールツーロールでの連続成膜が可能である。キャリアガスとして窒素ではなくアルゴン、酸素、オゾン、空気などのガスを流すこともできるし、成膜室を大気圧ではなく加圧や減圧をしても良い。
また、上記実施形態では、ミストＣＶＤ法によりコランダム型結晶膜を成膜したが、他の手法により成膜してもよい。コランダム型結晶膜を成膜可能な他の手法としては、有機金属気相成長法、分子線エピタキシー法等がある。
なお、本発明では、コランダム型結晶構造を有する下地基板、半導体膜、絶縁膜、結晶性応力緩和層、キャップ層、構造相転移防止層にコランダム型結晶膜に適当な元素（例えば、スズ、シリコン、マグネシウム）をドーピングしてもよい。これにより、導電性ならびに絶縁性を調整することができる。
さらに、本発明では、コランダム型結晶構造を有する半導体膜、絶縁膜、結晶性応力緩和層、キャップ層、構造相転移防止層の一部に、膜組成および元素ドーピング濃度についての一定の繰り返し構造を導入しても良い。これにより、応力緩和の促進、あるいはキャリア濃度の増減、キャリア移動度の大小を調整することが可能である。
１　　　絶縁膜
２　　　半導体層
３　　　下地基板
４　　　絶縁膜
５　　　半導体層
６　　　下地基板
７　　　絶縁膜
８　　　半導体層
９　　　結晶性応力緩和層
１０　　下地基板
１１　　絶縁膜
１２　　キャップ層
１３　　半導体層
１４　　結晶性応力緩和層
１５　　下地基板
１６　　絶縁膜
１７　　構造相転移防止層
１８　　半導体層
１９　　成膜装置
２０　　被成膜試料
２１　　試料台
２２　　窒素源
２３　　流量調節弁
２４　　ミスト発生源
２４a 　溶液
２５　　ミスト発生源
２５a 　水
２６　　超音波振動子
２７　　成膜室
２８　　ヒータ

Claims (28)

  1. 下地基板上に、半導体層と、絶縁膜とをこの順序で又はこの逆の順序で備え、
    前記下地基板、前記半導体層、及び前記絶縁膜は、何れもコランダム型結晶構造を有する半導体装置、又は結晶。
  2. 前記下地基板、前記半導体層、前記絶縁膜のすべてが、サファイア、酸化ガリウム、酸化インジウム、酸化クロム、酸化鉄、酸化チタン、酸化バナジウム、酸化コバルトのいずれか、あるいは、サファイア、酸化ガリウム、酸化インジウム、酸化クロム、酸化鉄、酸化チタン、酸化バナジウム、酸化コバルトの複数の混晶で形成される、請求項１記載の半導体装置、又は結晶。
  3. 前記下地基板、前記半導体層、前記絶縁膜のすべてが同一、あるいは格子定数差１５％以内の半導体材料および組成を用いて形成される請求項１又は請求項２に記載の半導体装置、又は結晶。
  4. 前記下地基板、前記半導体層、前記絶縁膜のすべてがα型酸化アルミニウム・ガリウムＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５～２．５）から形成される請求項３に記載の半導体装置、又は結晶。
  5. 前記下地基板、前記半導体層、前記絶縁膜の少なくとも一層が、異なる組成を有する請求項１～請求項４の何れか１つに記載の半導体装置、又は結晶。
  6. 前記下地基板及び前記絶縁膜がサファイア、酸化ガリウム、酸化インジウム、酸化クロム、酸化鉄、酸化チタン、酸化バナジウム、酸化コバルトのいずれか、あるいは、これらの複数の混晶で形成され、前記半導体層がα型ＩｎＸ１ＡｌＹ１ＧａＺ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、０≦Ｚ１≦２、Ｘ１＋Ｙ１＋Ｚ１＝１．５～２．５）から形成される請求項１～請求項５に記載の半導体装置、又は結晶。
  7. ０．１≦Ｘ１又は０．１≦Ｚ１である請求項６に記載の半導体装置、又は結晶。
  8. ０．１≦Ｘ１且つ０．１≦Ｚ１である請求項６又は請求項７に記載の半導体装置、又は結晶。
  9. 前記下地基板がα型サファイアから形成され、前記絶縁膜がα型ＡｌＹ２ＧａＺ２Ｏ３（０≦Ｙ２≦２、０≦Ｚ２≦２、Ｙ２＋Ｚ２＝１．５～２．５）から形成される請求項６～請求項８に記載の半導体装置、又は結晶。
  10. ０．１≦Ｘ２且つ０．１≦Ｙ２である請求項９に記載の半導体装置、又は結晶。
  11. 前記下地基板と前記半導体層との間に、コランダム型結晶構造を有する結晶性応力緩和層を有する請求項１～請求項１０の何れか１つに記載の半導体装置、又は結晶。
  12. 前記下地基板がα型サファイアから形成され、
    前記結晶性応力緩和層は、１層以上から形成され、前記下地基板から前記半導体層に向かってＡｌ量を徐々に低減させたα型ＡｌＸ１ＧａＹ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、Ｘ１＋Ｙ１＝１．５～２．５）から形成され、
    前記半導体層は、α型ＩｎＸ２ＡｌＹ２ＧａＺ２Ｏ３（０≦Ｘ２≦２、０≦Ｙ２≦２、０≦Ｚ２≦２、Ｘ２＋Ｙ２＋Ｚ２＝１．５～２．５）から形成され、
    前記絶縁膜は、α型ＡｌＸ３ＧａＹ３Ｏ３（０≦Ｘ３≦２、０≦Ｙ３≦２、Ｘ３＋Ｙ３＝１．５～２．５）から形成される請求項１１に記載の半導体装置、又は結晶。
  13. 前記半導体層と前記絶縁膜との間に、前記半導体層と前記絶縁膜に含まれる元素の少なくとも一部の元素を含むキャップ層を有する請求項１～請求項１２の何れか１つに記載の半導体装置、又は結晶。
  14. 前記下地基板がα型サファイアから形成され、
    前記半導体層は、不純物ドープされたα型ＩｎＸ２ＡｌＹ２ＧａＺ２Ｏ３（０≦Ｘ２≦２、０≦Ｙ２≦２、０≦Ｚ２≦２、Ｘ２＋Ｙ２＋Ｚ２＝１．５～２．５）から形成され、
    前記キャップ層は、前記半導体層から前記絶縁膜に向かってＡｌ量を徐々に大きくしたα型ＡｌＸ３ＧａＹ３Ｏ３（０≦Ｘ３≦２、０≦Ｙ３≦２、Ｘ３＋Ｙ３＝１．５～２．５）から形成され、
    前記絶縁膜は、α型ＡｌＸ４ＧａＹ４Ｏ３（０≦Ｘ４≦２、０≦Ｙ４≦２、Ｘ４＋Ｙ４＝１．５～２．５）から形成される請求項１３に記載の半導体装置、又は結晶。
  15. 前記下地基板と前記半導体層との間に、コランダム型結晶構造を有する結晶性応力緩和層を有し、
    前記結晶性応力緩和層は、１層以上から形成され、前記下地基板から前記半導体層に向かってＡｌ量を徐々に低減させたα型ＡｌＸ１ＧａＹ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、Ｘ１＋Ｙ１＝１．５～２．５）から形成される請求項１４に記載の半導体装置、又は結晶。
  16. 前記半導体層と前記絶縁膜との間に、前記半導体層と前記絶縁膜に含まれる元素の少なくとも一部の元素を含む構造相転移防止層を有する請求項１～請求項１５の何れか１つに記載の半導体装置、又は結晶。
  17. 前記半導体層は、不純物ドープされたα型ＩｎＸ１ＡｌＹ１ＧａＺ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、０≦Ｚ１≦２、Ｘ１＋Ｙ１＋Ｚ１＝１．５～２．５）から形成され、
    前記構造相転移防止層は、前記半導体層から前記絶縁膜に向かってＡｌ量を徐々に大きくしたα型ＡｌＸ２ＧａＹ２Ｏ３（０≦Ｘ２≦２、０≦Ｙ２≦２、Ｘ２＋Ｙ２＝１．５～２．５）から形成され、
    前記絶縁膜は、α型ＡｌＸ３ＧａＹ３Ｏ３（０≦Ｘ３≦２、０≦Ｙ３≦２、Ｘ３＋Ｙ３＝１．５～２．５）から形成される請求項１６に記載の半導体装置、又は結晶。
  18. 請求項１～請求項１７の何れか１つに記載の半導体装置の製造方法、又は結晶の製造方法であって、
    前記半導体層及び前記絶縁膜の原料となる溶質が溶媒中に溶解されてなる原料溶液をミスト化して生成される原料ミストを成膜室に供給する工程を備える、半導体装置の製造方法、又は結晶の製造方法。
  19. 前記原料ミストを前記成膜室中で反応させて前記下地基板上に前記半導体層及び前記絶縁膜を形成する工程を備える、請求項１８に記載の方法。
  20. 前記半導体層と前記絶縁膜の少なくとも一方が混晶膜からなり、
    前記混晶膜は、２種類以上の溶質が溶媒中に溶解されてなる原料溶液を用いて形成される、請求項１８又は請求項１９に記載の方法。
  21. 前記半導体層と前記絶縁膜の少なくとも一方が混晶膜からなり、
    前記混晶膜は、２種類以上の原料溶液を別々にミスト化して生成される原料ミストを同時に成膜室に導入することによって形成される、請求項１８又は請求項１９に記載の方法。
  22. 下地基板上に、半導体層と、絶縁膜とをこの順序で又はこの逆の順序で備え、
    前記下地基板は、コランダム型結晶構造を有するか又は有さず、
    前記半導体層及び前記絶縁膜は、何れもコランダム型結晶構造を有し、
    前記支持基板と前記半導体層の間に、前記支持基板とコランダム型結晶との接合層を有する半導体装置、又は結晶。
  23. 前記支持基板が、ＳｉＣ基板、Ｓｉ基板、金属基板、セラミック基板、ガラス基板のいずれかで形成される請求項２２に記載の半導体装置、又は結晶。
  24. 前記接合層が、酸化シリコン膜で形成される請求項２２又は請求項２３に記載の半導体装置、又は結晶。
  25. 下地基板上に、半導体層と、絶縁膜とをこの順序で又はこの逆の順序で形成する結晶形成工程と、
    前記下地基板ではない側の面に支持基板を貼り付ける貼り付け工程と、
    前記下地基板を剥離する剥離工程を備え、
    前記下地基板、前記半導体層、及び前記絶縁膜は、何れもコランダム型結晶構造を有する、半導体装置の製造方法、又は結晶の製造方法。
  26. 前記支持基板が、ＳｉＣ基板、Ｓｉ基板、金属基板、セラミック基板、ガラス基板のいずれかである請求項２５に記載の方法。
  27. 前記支持基板は、接合層を介して、前記下地基板でない側の面に貼り付ける、請求項２５又は請求項２６に記載の方法。
  28. 前記接合層が、酸化シリコン膜で形成される、請求項２７に記載の方法。
PCT/JP2013/075659 2012-09-28 2013-09-24 半導体装置又は結晶、および、半導体装置又は結晶の製造方法 WO2014050793A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201380002360.9A CN104205296A (zh) 2012-09-28 2013-09-24 半导体装置或结晶
US14/233,699 US9711590B2 (en) 2012-09-28 2013-09-24 Semiconductor device, or crystal
CN201910354277.7A CN110071037B (zh) 2012-09-28 2013-09-24 半导体装置或结晶
KR1020147002063A KR101579460B1 (ko) 2012-09-28 2013-09-24 반도체 장치 또는 결정, 및, 반도체장치 또는 결정의 제조방법
EP13817841.3A EP2752869B1 (en) 2012-09-28 2013-09-24 Semiconductor device or crystal, and method for producing semiconductor device or crystal

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-218891 2012-09-28
JP2012218891A JP5343224B1 (ja) 2012-09-28 2012-09-28 半導体装置および結晶

Publications (1)

Publication Number Publication Date
WO2014050793A1 true WO2014050793A1 (ja) 2014-04-03

Family

ID=49679227

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/075659 WO2014050793A1 (ja) 2012-09-28 2013-09-24 半導体装置又は結晶、および、半導体装置又は結晶の製造方法

Country Status (7)

Country Link
US (1) US9711590B2 (ja)
EP (1) EP2752869B1 (ja)
JP (1) JP5343224B1 (ja)
KR (1) KR101579460B1 (ja)
CN (2) CN104205296A (ja)
TW (1) TWI518748B (ja)
WO (1) WO2014050793A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2942803A1 (en) * 2014-05-08 2015-11-11 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US10460934B2 (en) 2017-08-21 2019-10-29 Flosfia Inc. Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
CN110777359A (zh) * 2014-07-22 2020-02-11 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
US10770553B2 (en) 2017-09-29 2020-09-08 Flosfia Inc. Layered structure, semiconductor device including layered structure, and semiconductor system including semiconductor device
JPWO2020027244A1 (ja) * 2018-08-01 2020-10-01 出光興産株式会社 化合物
WO2020194802A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 下地基板及びその製造方法
US10927458B2 (en) 2017-10-07 2021-02-23 Flosfia Inc. Method of forming film
WO2021065940A1 (ja) * 2019-09-30 2021-04-08 株式会社Flosfia 積層構造体および半導体装置
WO2021153609A1 (ja) 2020-01-27 2021-08-05 株式会社Flosfia 半導体装置および半導体装置の製造方法
KR20220054668A (ko) 2019-09-03 2022-05-03 가부시키가이샤 플로스피아 결정막, 결정막을 포함하는 반도체 장치, 및 결정막의 제조 방법
WO2022124404A1 (ja) 2020-12-11 2022-06-16 株式会社Flosfia 半導体装置
KR20220165210A (ko) 2021-06-07 2022-12-14 가부시키가이샤 플로스피아 반도체 장치
KR20220165211A (ko) 2021-06-07 2022-12-14 가부시키가이샤 플로스피아 반도체 장치
US11694894B2 (en) 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
KR20230120608A (ko) 2022-02-09 2023-08-17 가부시키가이샤 플로스피아 결정성 산화물막, 적층 구조체 및 반도체 장치
US11804519B2 (en) 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
US11855135B2 (en) 2020-10-23 2023-12-26 Flosfia Inc. Semiconductor device

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2778252A3 (en) * 2013-03-15 2014-12-10 Apple Inc. Layered Coatings For Sapphire Structure
JP6945120B2 (ja) * 2014-08-29 2021-10-06 株式会社Flosfia 金属膜形成方法
EP3783662A1 (en) * 2014-09-02 2021-02-24 Flosfia Inc. Laminated structure and method for manufacturing same, semiconductor device, and crystalline film
JP6647521B2 (ja) * 2014-10-09 2020-02-14 株式会社Flosfia 導電性積層構造体の製造方法
JP7344426B2 (ja) * 2014-11-26 2023-09-14 株式会社Flosfia 結晶性積層構造体
JP6945119B2 (ja) * 2014-11-26 2021-10-06 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP6478020B2 (ja) * 2014-11-26 2019-03-06 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
JP2016100593A (ja) * 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体
JP6478103B2 (ja) * 2015-01-29 2019-03-06 株式会社Flosfia 成膜装置および成膜方法
EP3051002A1 (en) * 2015-01-29 2016-08-03 Flosfia Inc. Apparatus and method for forming film
JP6533982B2 (ja) * 2015-02-25 2019-06-26 株式会社Flosfia 量子井戸構造、積層構造体および半導体装置
JP6980183B2 (ja) * 2015-02-25 2021-12-15 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
KR20160120601A (ko) 2015-04-08 2016-10-18 주식회사 에스바텍 광학 투명성 점착 시트
JP6967213B2 (ja) * 2015-04-10 2021-11-17 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP6945121B2 (ja) * 2015-09-30 2021-10-06 株式会社Flosfia 結晶性半導体膜および半導体装置
JP6890858B2 (ja) * 2015-11-11 2021-06-18 国立大学法人京都工芸繊維大学 基体および基体の製造方法
JP6732201B2 (ja) * 2015-11-11 2020-07-29 国立大学法人京都工芸繊維大学 発光素子
KR102656977B1 (ko) * 2016-05-20 2024-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
JP6904517B2 (ja) * 2016-06-30 2021-07-14 株式会社Flosfia 結晶性酸化物半導体膜およびその製造方法
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
JP2018137394A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
US10930743B2 (en) 2017-06-28 2021-02-23 Flosfia Inc. Layered structure, semiconductor device including layered structure, and semiconductor system including semiconductor device
JP6478425B2 (ja) * 2017-07-07 2019-03-06 株式会社Flosfia 結晶性半導体膜および半導体装置
CN109423693B (zh) * 2017-08-21 2022-09-09 株式会社Flosfia 用于制造结晶膜的方法
CN109423690B (zh) * 2017-08-21 2022-09-16 株式会社Flosfia 用于制造结晶膜的方法
JP2019142756A (ja) * 2018-02-22 2019-08-29 トヨタ自動車株式会社 成膜方法
JP2019151922A (ja) 2018-02-28 2019-09-12 株式会社Flosfia 積層体および半導体装置
US11488821B2 (en) 2018-06-26 2022-11-01 Flosfia Inc. Film forming method and crystalline multilayer structure
JPWO2020004250A1 (ja) * 2018-06-26 2021-08-05 株式会社Flosfia 結晶性酸化物膜
US11410850B2 (en) 2018-09-03 2022-08-09 Uacj Corporation Aluminum oxide semiconductor manufacturing method and aluminum oxide semiconductor manufacturing device
JP6857641B2 (ja) * 2018-12-19 2021-04-14 信越化学工業株式会社 成膜方法及び成膜装置
JP7315136B2 (ja) 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
US20220076950A1 (en) * 2019-01-31 2022-03-10 King Abdullah University Of Science And Technology Semiconductor device with a group-iii oxide active layer
CN113614292A (zh) * 2019-03-28 2021-11-05 日本碍子株式会社 半导体膜
JPWO2020204006A1 (ja) * 2019-03-29 2020-10-08
CN113677833A (zh) * 2019-04-24 2021-11-19 日本碍子株式会社 半导体膜
TW202100452A (zh) 2019-06-28 2021-01-01 日商Ｆｌｏｓｆｉａ股份有限公司 蝕刻處理方法
WO2021039010A1 (ja) 2019-08-27 2021-03-04 信越化学工業株式会社 積層構造体及び積層構造体の製造方法
JP7320070B2 (ja) * 2019-09-30 2023-08-02 日本碍子株式会社 下地基板及びその製造方法
WO2021064795A1 (ja) * 2019-09-30 2021-04-08 日本碍子株式会社 α－Ｇａ２Ｏ３系半導体膜
CN110896024B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构
CN110993505B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 基于碳化硅衬底的半导体结构制备方法及半导体结构
JP7016489B2 (ja) * 2019-12-16 2022-02-07 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
KR102537070B1 (ko) * 2020-11-30 2023-05-26 서울대학교산학협력단 알파-산화알루미늄갈륨을 활용한 알파-산화갈륨 박막의 제조방법
JPWO2023047895A1 (ja) 2021-09-22 2023-03-30
WO2023200688A2 (en) * 2022-04-11 2023-10-19 Board Of Regents, The University Of Texas System Gallium-oxide-on-silicon (gaoxs)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084867A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012129511A (ja) * 2010-11-26 2012-07-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2013035843A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3222404B2 (ja) 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
JP2972996B2 (ja) * 1997-12-02 1999-11-08 三井金属鉱業株式会社 Ｉｔｏ微粉末及びその製造方法
JP4365530B2 (ja) * 1998-09-10 2009-11-18 ローム株式会社 半導体発光素子およびその製法
US6586819B2 (en) * 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
US7141186B2 (en) * 2002-10-29 2006-11-28 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and sputtering target, and manufacturing method for transparent conductive oxide film as electrode
KR101033797B1 (ko) * 2003-01-15 2011-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
DE10304849A1 (de) * 2003-02-06 2004-08-19 Institut für Neue Materialien gemeinnützige Gesellschaft mit beschränkter Haftung Chemomechanische Herstellung von Funktionskolloiden
JP4427271B2 (ja) 2003-04-30 2010-03-03 株式会社神戸製鋼所 アルミナ保護膜およびその製造方法
KR20060024421A (ko) * 2003-06-30 2006-03-16 켄이치로 미야하라 박막 형성용 기판, 박막 기판, 및 발광소자
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
JP2008504116A (ja) * 2004-06-21 2008-02-14 フエロ コーポレーション 不可視マークの形成方法および検出方法、当該方法に従ってマークされた物品
JP4907929B2 (ja) * 2005-06-27 2012-04-04 株式会社東芝 電界効果型半導体装置及び電界効果型半導体装置の製造方法
EP2066496B1 (en) * 2006-11-22 2013-04-10 Soitec Equipment for high volume manufacture of group iii-v semiconductor materials
US20110233689A1 (en) 2008-12-08 2011-09-29 Sumitomo Chemical Company, Limited Semiconductor device, process for producing semiconductor device, semiconductor substrate, and process for producing semiconductor substrate
US8419176B2 (en) * 2009-05-29 2013-04-16 Eastman Kodak Company Aqueous compositions with improved silicon corrosion characteristics
JP4988902B2 (ja) * 2009-07-31 2012-08-01 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
KR101047652B1 (ko) * 2009-12-18 2011-07-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20110088976A (ko) 2010-01-29 2011-08-04 주식회사 뉴로벤션 스텐트
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
JP5775321B2 (ja) * 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084867A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012129511A (ja) * 2010-11-26 2012-07-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2013035843A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
DAISUKE SHINOHARA ET AL.: "Heteroepitaxy of Corundum-Structured a-Ga203 Thin Films on a-Al203 Substrates by Ultrasonic Mist Chemical Vapor Deposition", JPN. J. APPL. PHYS., vol. 47, no. 9, 2008, pages 7311 - 7313, XP055137290 *
MATERIALS SCIENCE FORUM, vol. 600-603, pages 695 - 698
See also references of EP2752869A4
TOSHIYUKI KAWAHARAMURA ET AL.: "Successful Growth of Conductive Highly Crystalline Sn-Doped a-Ga203 Thin Films by Fine-Channel Mist Chemical Vapor Deposition", JPN. J. APPL. PHYS., vol. 51, 26 March 2012 (2012-03-26), pages 040207-1 - -3, XP001576424 *

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2942803A1 (en) * 2014-05-08 2015-11-11 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN110047907B (zh) * 2014-05-08 2024-03-15 株式会社Flosfia 结晶性层叠结构体、半导体装置
US9379190B2 (en) 2014-05-08 2016-06-28 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
TWI607511B (zh) * 2014-05-08 2017-12-01 Flosfia Inc Crystalline multilayer structure, semiconductor device
CN105097957A (zh) * 2014-05-08 2015-11-25 Flosfia株式会社 结晶性层叠结构体、半导体装置
CN110620145A (zh) * 2014-05-08 2019-12-27 株式会社Flosfia 结晶性层叠结构体、半导体装置
CN110047907A (zh) * 2014-05-08 2019-07-23 Flosfia株式会社 结晶性层叠结构体、半导体装置
CN110777359A (zh) * 2014-07-22 2020-02-11 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
US10460934B2 (en) 2017-08-21 2019-10-29 Flosfia Inc. Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
US10770553B2 (en) 2017-09-29 2020-09-08 Flosfia Inc. Layered structure, semiconductor device including layered structure, and semiconductor system including semiconductor device
US10927458B2 (en) 2017-10-07 2021-02-23 Flosfia Inc. Method of forming film
JPWO2020027244A1 (ja) * 2018-08-01 2020-10-01 出光興産株式会社 化合物
WO2020194802A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 下地基板及びその製造方法
JP7159449B2 (ja) 2019-03-28 2022-10-24 日本碍子株式会社 下地基板及びその製造方法
JPWO2020194802A1 (ja) * 2019-03-28 2021-10-28 日本碍子株式会社 下地基板及びその製造方法
KR20220054668A (ko) 2019-09-03 2022-05-03 가부시키가이샤 플로스피아 결정막, 결정막을 포함하는 반도체 장치, 및 결정막의 제조 방법
WO2021065940A1 (ja) * 2019-09-30 2021-04-08 株式会社Flosfia 積層構造体および半導体装置
KR20220070311A (ko) 2019-09-30 2022-05-30 가부시키가이샤 플로스피아 적층 구조체 및 반도체 장치
KR20220127301A (ko) 2020-01-27 2022-09-19 가부시키가이샤 플로스피아 반도체 장치 및 반도체 장치의 제조 방법
WO2021153609A1 (ja) 2020-01-27 2021-08-05 株式会社Flosfia 半導体装置および半導体装置の製造方法
US11694894B2 (en) 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
US11804519B2 (en) 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
US11855135B2 (en) 2020-10-23 2023-12-26 Flosfia Inc. Semiconductor device
WO2022124404A1 (ja) 2020-12-11 2022-06-16 株式会社Flosfia 半導体装置
KR20220165210A (ko) 2021-06-07 2022-12-14 가부시키가이샤 플로스피아 반도체 장치
KR20220165211A (ko) 2021-06-07 2022-12-14 가부시키가이샤 플로스피아 반도체 장치
KR20230120608A (ko) 2022-02-09 2023-08-17 가부시키가이샤 플로스피아 결정성 산화물막, 적층 구조체 및 반도체 장치

Also Published As

Publication number Publication date
JP5343224B1 (ja) 2013-11-13
CN110071037A (zh) 2019-07-30
KR101579460B1 (ko) 2015-12-22
EP2752869B1 (en) 2016-11-09
CN110071037B (zh) 2024-05-14
US9711590B2 (en) 2017-07-18
EP2752869A4 (en) 2015-01-07
EP2752869A1 (en) 2014-07-09
TW201421542A (zh) 2014-06-01
CN104205296A (zh) 2014-12-10
TWI518748B (zh) 2016-01-21
JP2014072463A (ja) 2014-04-21
KR20140085414A (ko) 2014-07-07
US20150194479A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
JP6067532B2 (ja) 半導体装置
JP5343224B1 (ja) 半導体装置および結晶
JP5397795B1 (ja) 半導体装置及びその製造方法、結晶及びその製造方法
JP6281146B2 (ja) 結晶性半導体膜および板状体ならびに半導体装置
JP5528612B1 (ja) 半導体装置
US9752255B2 (en) Base material on which single-crystal diamond is grown comprised of a base substrate, bonded single-crystal MgO layer, and heteroepitaxial film, and method for manufacturing a single-crystal diamond substrate on the base material
US20120225308A1 (en) Multilayer substrate and method for producing the same, diamond film and method for producing the same
KR101359094B1 (ko) 반도체 에피택셜 결정 기판의 제조 방법 및 반도체 에피택셜 결정 기판
CN102822395B (zh) 单晶3C-SiC基板的制造方法以及通过该方法获得的单晶3C-SiC基板
JP7078947B2 (ja) ダイヤモンド製膜用下地基板及びそれを用いたダイヤモンド基板の製造方法
CN112309832B (zh) 可转移氧化镓单晶薄膜的制备方法
JP2016081946A (ja) 半導体構造および半導体装置
TWI308365B (ja)
JP6281145B2 (ja) 半導体装置
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
CN110828291A (zh) 基于单晶金刚石衬底的GaN/AlGaN异质结材料及其制备方法
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
JP7176099B2 (ja) 半導体膜
TW201005141A (en) Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate
Shin et al. Effects of different annealing atmospheres on the surface and microstructural properties of ZnO thin films grown on p-Si (1 0 0) substrates
WO2022181163A1 (ja) 窒化物半導体基板およびその製造方法
JP2006240968A (ja) 単結晶成長方法、その方法により得られるＩＩＩ族窒化物単結晶およびＳｉＣ単結晶
WO2024104626A1 (en) A method of forming a graphene layer structure and a graphene substrate
KR20240100360A (ko) 하지기판 및 단결정 다이아몬드 적층기판 그리고 그들의 제조방법
GB2624474A (en) A method of forming a graphene layer structure and a graphene substrate

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14233699

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2013817841

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2013817841

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20147002063

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13817841

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE