CN110071037A - 半导体装置或结晶 - Google Patents

半导体装置或结晶 Download PDF

Info

Publication number
CN110071037A
CN110071037A CN201910354277.7A CN201910354277A CN110071037A CN 110071037 A CN110071037 A CN 110071037A CN 201910354277 A CN201910354277 A CN 201910354277A CN 110071037 A CN110071037 A CN 110071037A
Authority
CN
China
Prior art keywords
film
layer
insulating film
semiconductor device
crystalline texture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910354277.7A
Other languages
English (en)
Other versions
CN110071037B (zh
Inventor
金子健太郎
人罗俊实
平尾孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FLOSFIA KK
Original Assignee
FLOSFIA KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FLOSFIA KK filed Critical FLOSFIA KK
Priority to CN201910354277.7A priority Critical patent/CN110071037B/zh
Publication of CN110071037A publication Critical patent/CN110071037A/zh
Application granted granted Critical
Publication of CN110071037B publication Critical patent/CN110071037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供形成良质的刚玉型结晶膜的半导体装置。本发明提供的由具有刚玉型结晶结构的底层基板、具有刚玉型结晶结构的半导体层、具有刚玉型结晶结构的绝缘膜形成的半导体装置。在具有刚玉型结晶结构的材料中包括多种氧化膜，不仅能够发挥作为绝缘膜的功能，而且底层基板、半导体层以及绝缘膜全部具有刚玉型结晶结构，由此，在底层基板上能够实现良质的半导体层、绝缘膜。

Description

半导体装置或结晶
本申请是针对申请日为2013年9月24日、申请号为201380002360.9、发明名称为“半导体装置或结晶”的发明专利申请的分案申请。
技术领域
本发明涉及适合用于电力用途的半导体装置或结晶。
背景技术
作为能够实现高耐压、低损失以及高耐热的下一代的开关元件，使用带隙大的碳化硅(SiC)以及氮化镓(GaN)的半导体元件被认为是有希望的，期待向反相器等电力用半导体装置中的应用。
特别是在以SiC作为材料的高耐压半导体装置中，正在进行与硅同样地在基板表面上形成MOS结构的SiCMOSFET的开发。
但是，在SiC半导体装置和GaN半导体装置中，残存多个应该解决的课题。其中，重大的课题是常闭型的元件结构困难的问题。
特别是在SiCMOSFET的MOS结构中，已知是由于难以形成良质的绝缘膜引起的。这是由于，过度关注形成结晶性良好的半导体层，选择期待结晶性好、良好的装置特性的SiC等半导体，而且，不断进行利用热氧化等方法能够实现的绝缘膜的选择、成膜工艺的研究。
【现有技术文献】
【专利文献】
【专利文献1】日本特开平11-16900号公报
【非专利文献】
【非专利文献1】Materials Science Forum，Volumes600-603,p695―698
发明内容
【发明要解决的问题】
本发明是鉴于上述情况而完成的，其目的在于提供形成良好的绝缘膜的半导体装置。
【用于解决问题的方法】
本发明为一种半导体装置或结晶，其特征在于，由具有刚玉型结晶结构的底层基板、半导体层以及绝缘膜形成。在具有刚玉型结晶结构的材料中包括多种氧化膜，不仅能够发挥作为绝缘膜的功能，而且底层基板、半导体层以及绝缘膜全部具有刚玉型结晶结构，由此，能够在底层基板上实现良质的半导体层、绝缘膜。具有刚玉型结晶结构的底层基板、半导体层以及绝缘膜使用CVD成膜等方法进行结晶生长。
为了实现常闭型半导体装置，不仅要求形成良质的绝缘膜层，而且要求在与具有不同组成的膜之间在关闭时没有形成电子累积(電子だまり)。也已知具有刚玉型(corundum)结晶结构的材料在m轴及a轴等相对于c轴而言垂直的方位极化极小。因此，在底层基板、半导体层以及绝缘膜中存在的不同种材料界面上也不会发生电子累积，不会产生横向装置形成时的电流泄漏。这是与GaN系材料中利用在不同种材料界面上产生的二维电子气体完全不同的性质。
作为具有刚玉型结晶结构的材料，包括：蓝宝石(Al2O3)、氧化镓(Ga2O3)、氧化铟(In2O3)、氧化铬(Cr2O3)、氧化铁(Fe2O3)、氧化钛(Ti2O3)、氧化钒(V2O3)、氧化钴(Co2O3)，另外，也包括将这些多种材料组合而成的混晶。
在将底层基板和半导体层通过由相同的半导体组成构成的同质外延生长而形成的情况下，不会产生来自于晶格常数的不匹配的结晶缺陷，或者半导体层的晶格常数在底层基板的晶格常数的±15％以内的范围内且通过不同的外延生长形成的情况下，难以产生来自晶格常数的不匹配的结晶缺陷。具有刚玉型结晶结构的材料的一部分具有比较大的带隙值，在通过控制杂质种类以及杂质浓度作为半导体层并且绝缘层利用的情况下，能够实现良好的特性。晶格常数差如果在5％以内，则更加难以产生来自晶格常数的不匹配的结晶缺陷。
例如如图1所示，在α型氧化铝·镓AlX1GaY1O3(0≤X1≤2、0≤Y1≤2、X1+Y1＝1.5～2.5)基板3上，作为半导体层形成掺杂有杂质的α型氧化铝·镓AlX2GaY2O3膜2(0≤X2≤2、0≤Y2≤2、X2+Y2＝1.5～2.5)，进一步形成α型氧化铝·镓AlX3GaY3O3膜1作为绝缘膜。在此，各个X的值需要满足晶格常数之差达到15％以内的条件，X1、Y1、X2、Y2、X3、Y3分别具体为例如0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2，也可以为在此例示出的数值中的任意二个之间的范围内。X+Y具体为例如1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5，也可以为在此例示出的数值中的任意二个之间的范围内。
也可以使底层基板与半导体层、半导体层与绝缘膜、或底层基板与半导体层、绝缘膜全部由具有刚玉型结晶结构的不同的材料、不同的组成形成。
例如如图2所示，可以在底层基板6上形成α型蓝宝石Al2O3，在半导体层5上形成掺杂有杂质的α型InX1AlY1GaZ1O3(0≤X1≤2、0≤Y1≤2、0≤Z1≤2、X1+Y1+Z1＝1.5～2.5)，在绝缘膜4上形成α型AlX2GaY2O3(0≤X2≤2、0≤Y2≤2、X2+Y2＝1.5～2.5)。另外，绝缘膜4可以为α型Inz2AlX2GaY2O3(0≤X2≤2、0≤Y2≤2、0≤Z2≤2、X2+Y2+Z2＝1.5～2.5)。
X1、Y1、Z1、X2、Y2、Z2分别具体为例如0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2，也可以为在此例示出的数值中的任意二个之间的范围内。X1+Y1+Z1、X2+Y2、X2+Y2+Z2分别具体为例如1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5，也可以为在此例示出的数值中的任意二个之间的范围内，在底层基板、半导体层、绝缘膜的3个层中也可以仅1层由不同的材料、不同的组成形成。另外，底层基板6也可以使用具有刚玉型结晶结构的任意的基板。
需要说明的是，半导体层5在包含In或Ga的情况下容易作为半导体发挥作用，因此，优选为0.1≤X1或0.1≤Z1。另外，为了对半导体层5赋予导电性，形成氧欠缺、氧过剩、金属欠缺、或金属过剩的状态来代替掺杂杂质，由此，可以形成施主能级或受主能级。该情况下，X1+Y1+Z1≠2。另外，半导体层5在包含In和Ga二者的情况下可以期待增大载体浓度、能够控制迁移率的效果，因此，优选为0.1≤X1并且0.1≤Z1。另外，X1、Y1、Z1分别优选为0.1以上。
另外，在绝缘膜4中包含Al及Ga规定量以上的情况下，除了期待高绝缘击穿电场之外，还与由α型InX1AlY1GaZ1O3构成的半导体层具有高亲和性。因此，上述通式中，优选为0.1≤X2并且0.1≤Y2。另外，在表示绝缘膜的Al含有率的Y2大于表示半导体层的Al含有率的Y1的情况下，绝缘膜与半导体层相比带隙增大，即使对在绝缘膜侧形成的栅电极施加电压，载体也在绝缘膜侧移动而没有蓄积，得到有助于在半导体-绝缘膜界面上形成载体的滞留的优点，因此，优选为Y2>Y1。
在此所述的内容也同样适用于本说明书的其他部分中所述的底层基板、半导体层及绝缘膜。
在由具有刚玉型结晶结构的不同的材料形成底层基板和半导体层的情况下，作为中间层，也可以形成具有刚玉型结晶结构的结晶性应力缓和层。结晶性应力缓和层使在不同的材料间的界面上产生的应力降低，并且良好地保持界面以及各层的结晶品质，因此是有效的。另外，在底层基板上存在不期待的电流通路的情况下，也有时可以期待使来自底层基板的电流泄漏降低的效果。通常，在底层基板与半导体层之间有时缓冲层由低温生长而成的低结晶品质膜形成，其特征在于，结晶性应力缓和层具有与半导体层或底层基板变化不大的结晶性。相对于此，一般的缓冲层具有不同的结晶结构。
例如如图3所示，底层基板10使用α型蓝宝石Al2O3，作为结晶性应力缓和层9形成使Al量缓慢降低的α型AlX1GaY1O3(0≤X1≤2、0≤Y1≤2、X1+Y1＝1.5～2.5)膜后，作为半导体层8形成掺杂有杂质的α型InX2AlY2GaZ2O3(0≤X2≤2、0≤Y2≤2、0≤Z2≤2、X2+Y2+Z2＝1.5～2.5)膜，另外，绝缘膜7可以形成α型AlX3GaY3O3(0≤X3≤2、0≤Y3≤2、X3+Y3＝1.5～2.5)膜。
在此，结晶性应力缓和层的不同种材料总数只要为1以上即可。X1、Y1、X2、Y2、Z2、X3、Y3分别具体为例如0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2，也可以为在此例示出的数值中的任意二个之间的范围内。X1+Y1、X2+Y2+Z2、X3+Y3分别具体为例如1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5，也可以为在此例示出的数值中的任意二个之间的范围内。
在由具有刚玉型结晶结构的不同的材料形成半导体层和绝缘膜的情况下，在半导体层与绝缘膜之间也可以形成具有刚玉型结晶结构的覆盖层。覆盖层的特征在于，与在底层基板与半导体层之间形成的缓冲层不同，而是在半导体层与绝缘膜之间形成。在作为电力用半导体装置利用的情况下，绝缘膜为了有效地传递通过对在绝缘膜上部形成的金属施加的电压而产生的电场，期待使膜厚变薄。因此，通过在半导体膜与绝缘膜的界面上存在的晶格常数的不匹配，在绝缘膜中产生的应力小，无需缓和应力。另外，以往是着眼于绝缘膜的结晶结构，通过与半导体层相同的结晶结构来实现绝缘膜，由此，不能期待实现良质的刚玉型结晶膜。由此，对绝缘膜以及绝缘膜-半导体膜间的中间层不能期待通过覆盖层期待的应力缓和或良好地保持结晶品质的效果，作为半导体层和绝缘膜和中间层，不会形成覆盖层。
本发明中，该覆盖层带来使刚玉型结晶膜的可靠性提高的效果。能够降低在半导体层与绝缘膜之间产生的电流通路。另外，由于能够减少在刚玉型结晶膜中存在的小孔，因此，防止以氢原子为主的外因杂质的浸入。还具有由绝缘膜以及半导体膜的小极化引起的、减小绝缘膜与半导体层之间微量存在的电子累积的效果，由此，也具有实现常闭型半导体装置的效果。
例如如图4所示，底层基板15使用α型蓝宝石Al2O3，作为结晶性应力缓和层14形成使Al量缓慢降低的α型AlX1GaY1O3(0≤X1≤2、0≤Y1≤2、X1+Y1＝1.5～2.5)膜后，作为半导体层13形成掺杂有杂质的α型InX2AlY2GaZ2O3(0≤X2≤2、0≤Y2≤2、0≤Z2≤2、X2+Y2+Z2＝1.5～2.5)膜，另外，作为覆盖层12，可以形成缓慢地增大Al量的α型AlX3GaY3O3(0≤X3≤2、0≤Y3≤2、X3+Y3＝1.5～2.5)膜，绝缘膜11可以形成α型AlX4GaY4O3(0≤X4≤2、0≤Y4≤2、X4+Y4＝1.5～2.5)膜。在此，结晶性应力缓和层以及覆盖层的不同种材料总数只要为1以上即可。X1、Y1、X2、Y2、Z2、X3、Y3、X4、Y4分别具体为例如0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2，也可以为在此例示出的数值中的任意二个之间的范围内。X1+Y1、X2+Y2+Z2、X3+Y3、X4+Y4分别具体为例如1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5，也可以为在此例示出的数值中的任意二个之间的范围内。
将底层基板与半导体层、或半导体层与绝缘膜由具有刚玉型结晶结构的不同的材料形成的情况下，在半导体层与绝缘膜、底层基板与半导体层、以及结晶性应力缓和层与半导体层、覆盖层与绝缘膜之间也可以形成具有刚玉型结晶结构的结构相变防止层。形成结晶性应力缓和层、半导体层、覆盖层、绝缘膜的各个结晶生长温度高于该形成层的下层的结晶结构转移温度时，通过形成结构相变防止层，能够防止从刚玉型结晶结构变化成不同的结晶结构。为了防止结晶结构的相变(phase transition)，在降低结晶性应力缓和层、半导体层、覆盖层、绝缘膜的形成温度的情况下，结晶性降低。因此，通过使成膜温度降低，也难以抑制结晶结构的变化，形成结构相变防止层是有效的。
例如如图5所示，半导体层18可以形成InX1AlY1GaZ1O3(0≤X1≤2、0≤Y1≤2、0≤Z1≤2、X1+Y1+Z1＝1.5～2.5)膜，结构相变防止层17可以形成AlX2GaY2O3(0≤X2≤2、0≤Y2≤2、X2+Y2＝1.5～2.5)膜，绝缘膜16可以形成AlX3GaY3O3(0≤X3≤2、0≤Y3≤2、X3+Y3＝1.5～2.5)膜。该情况下，结构相变防止层17的Al含有率(X2值)大于半导体层中的Al含有率(Y1值)，小于绝缘膜中的Al含有率(X3值)。结构相变防止层的不同种材料总数只要为1以上即可。X1、Y1、Z1、X2、Y2、Z2、X3、Y3分别具体为例如0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2，也可以为在此例示出的数值中的任意二个之间的范围内。X1+Y1+Z1、X2+Y2、X3+Y3分别具体为例如1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5，也可以为在此例示出的数值中的任意二个之间的范围内。
上述半导体装置的制造方法或结晶的制造方法没有特别限定，作为一例，具备：将作为上述半导体层及上述绝缘膜的原料的溶质在溶剂中溶解而成的原料溶液进行雾化，将由此生成的原料雾供给至成膜室的工序。优选具备：使上述原料雾在上述成膜室中反应、在上述底层基板上形成上述半导体层及上述绝缘膜的工序。优选上述半导体层和上述绝缘膜的至少一种由混晶膜构成，上述混晶膜使用2种以上的溶质在溶剂中溶解而成的原料溶液来形成。优选上述半导体层和上述绝缘膜的至少一种由混晶膜构成，上述混晶膜通过将2种以上的原料溶液分别进行雾化而生成的原料雾同时导入成膜室来形成。
通过刚玉型结晶形成包括底层基板、半导体层、绝缘膜的所有层后，向不是底层基板的一侧的面粘贴支撑基板，然后，将底层基板经过氢离子注入或加热处理等工序剥离，由此，也能够形成半导体层和绝缘膜为刚玉型结晶但利用不是刚玉型结晶的支撑基板的半导体装置。该方法具备：在底层基板上以半导体层、绝缘膜的顺序或相反的顺序形成的结晶形成工序；在不是上述底层基板的一侧的面上粘贴支撑基板的粘贴工序；和将上述底层基板剥离的剥离工序，上述底层基板、上述半导体层及上述绝缘膜均具有刚玉型结晶结构。优选上述支撑基板为SiC基板、Si基板、金属基板、陶瓷基板、玻璃基板中的任意一种。优选上述支撑基板隔着接合层在不是上述底层基板的一侧的面上粘贴。优选上述接合层由氧化硅膜形成。
通过上述方法，也可以使不是刚玉型结晶的基板作为支撑基板，因此，可以使用放热性更优良的基板，或降低基板成本。在底层基板上形成绝缘膜，在其上形成半导体层等，也可以更换成膜的顺序。由此，能够简化离子注入、蚀刻、光刻等装置工艺的步骤。
附图说明
图1是表示本发明的实施方式的例子的半导体装置的截面图。
图2是表示本发明的实施方式的其他例的半导体装置的截面图。
图3是表示本发明的实施方式的其他例的半导体装置的截面图。
图4是表示本发明的实施方式的其他例的半导体装置的截面图。
图5是表示本发明的实施方式的其他例的半导体装置的截面图。
图6是表示本发明的实施方式的例子的成膜装置的构成图。
图7是表示本发明的实施方式的TEM图像的一例的显微镜照片。
图8是表示本发明的实施方式的TEM图像的其他例的显微镜照片。
图9是表示本发明的实施方式的X射线衍射谱的一例的图。
图10是表示本发明的实施方式的TEM图像的其他例的显微镜照片。
具体实施方式
以下，参考附图，对本发明的半导体装置及其制造方法的优选实施方式进行说明。需要说明的是，各图中，赋予相同的符号的构成要素是相同的。
[半导体装置的制造方法、刚玉型结晶膜的成膜装置]
对半导体装置的制造方法以及使刚玉型结晶成膜时使用的成膜装置10A进行说明。
图6所示的成膜装置19为雾化CVD装置，具有下述的构成。即，成膜装置19具备：底层基板等被成膜试样20、试样台21、氮源22、用于调节从氮源22送出的氮气的流量的流量调节阀23、装入有溶液24a的雾产生源24、装入有水25a的容器25、在容器25的底面上安装的超声波振子26、石英管或不锈钢等金属、由氧化铝等陶瓷构成的成膜室27、和在成膜室27的周边部或下部设置的加热器28。
在使用该成膜装置19的刚玉型结晶膜的成膜中，首先，通过加热器28使成膜室27升温至规定温度(例如300～550℃)。然后，在成膜室27内的试样台21上配置底层基板等被成膜试样20。
被成膜试样20的配置完成时，通过预先从氮源22送来的氮气，充分地置换成膜室内部的气氛，然后，开始超声波振子26的振动。超声波振子26以规定频率(例如2.4MHz)进行振动时，该振动通过水25a传播至溶液24a，从溶液24a中产生雾。产生的雾被从氮源22送来的氮气排出，导入升温后的成膜室27中。
导入成膜室27的雾通过高温被分解的同时到达使刚玉型结晶膜要成膜的被成膜试样20的面。另外，在被成膜试样20的表面上引起CVD反应，使刚玉型结晶膜成膜。其结果，雾到达的面的至少一部分通过刚玉型结晶膜包覆。例如溶液24a由作为溶质的乙酰丙酮镓、和作为溶剂的超纯水构成的情况下，使氧化镓膜成膜。此外，成膜装置19中，能够使下表所示的刚玉型结晶膜成膜。
[刚玉型结晶材料以及组成]
表1中示出了具有刚玉型结晶结构的底层基板、半导体层、构成绝缘膜的结晶膜种例和用于成膜的溶质、溶剂的例子。
【表1】
刚玉型结晶膜 溶质 溶剂
氧化钛 乙酰丙酮钛 甲醇(95％)+超纯水(5％)
氧化镓 乙酰丙酮镓 超纯水
氧化铁 乙酰丙酮铁 超纯水
氧化铬 乙酰丙酮铬 超纯水,甲醇(95％)+超纯水(5％)
氧化铝 乙酰丙酮铝 超纯水
氧化铟 乙酰丙酮铟 超纯水
氧化锡 乙酰丙酮锡 超纯水
氧化钒 乙酰丙酮钒 甲醇(95％)+超纯水(5％)
氧化钴 乙酰丙酮钴 甲醇(95％)+超纯水(5％)
形成底层基板、半导体层、绝缘膜的刚玉型结晶膜可以均为单一组成膜，也可以为混晶膜。在形成混晶膜的情况下，可以由将2种以上的溶质混合而成的溶液13a产生雾，或将分别产生的2种以上的雾同时导入成膜室27。
[取出]
刚玉型结晶膜的成膜完成时，从成膜室27取出带刚玉型结晶膜的底层基板。由上，本发明的半导体装置的成膜工序结束，向离子注入或蚀刻、光刻等装置工艺转移。
[膜结构]
图7以及图8是表示使用成膜装置10C通过雾化CVD法作为底层基板使用α型蓝宝石Al2O3、作为半导体层使α型氧化镓Ga2O3膜(图7)以及α型All.1Ga0.9O3(Al＝55％)成膜的结果的TEM图像。作为α型蓝宝石基板上的半导体层，可以使任意组成的α型InXAlYGaZO3(0≤X≤2、0≤Y≤2、0≤Z≤2、X+Y+Z＝1.5～2.5)成膜。图9中示出了成膜后的半导体膜的X射线衍射结果的一例。作为α型蓝宝石基板上的半导体层形成任意组成的α型InXAlYGaZO3(0≤X≤2、0≤Y≤2、0≤Z≤2、X+Y+Z＝1.5～2.5)后，进一步作为绝缘膜，可以形成任意组成的α型AlXGaYO3(0≤X≤2、0≤Y≤2、X+Y+Z＝1.5～2.5)。图10是表示在作为半导体层形成的α型氧化镓Ga2O3膜上进一步作为绝缘膜使α型Al0.76Ga1.44O3(Al＝38％)成膜的一例的TEM图像。
只要是具有刚玉型结晶结构的膜，则可以使用各种材料、组成来形成底层基板、半导体层以及绝缘膜，作为具有刚玉型结晶结构的膜，可以使用表1所述的任意的材料以及它们的混晶。
底层基板、半导体层、绝缘膜全部可以为相同的膜，或者也可以使用各个膜相对于基底层的晶格常数而言晶格常数差15％以内的半导体材料、半导体组成来形成。
在具有刚玉型结晶结构的底层基板、半导体层、绝缘膜的各层之间可以形成由不同的材料/组成形成的层。例如在底层基板与半导体层之间可以形成具有刚玉结晶结构的结晶性应力缓和层，在半导体层与绝缘膜之间可以形成具有刚玉型结晶结构的覆盖层或结构相变防止层。或者，可以将这些结晶性应力缓和层与覆盖层、结构相变防止层多种组合来形成。另外，形成底层基板、半导体层、绝缘膜的刚玉型结晶膜均可以为将单一组成膜或混晶膜多层层叠而得到的多层结构。如果形成多层结构，则可以提高结晶性，或增大电流，或使可靠性提高。
在半导体层为任意组成的α型InXAlYGaZO3(0≤X≤2、0≤Y≤2、0≤Z≤2、X+Y+Z＝1.5～2.5)的情况下，作为底层基板，使用α型蓝宝石Al2O3基板和α型Ga2O3基板，作为绝缘膜，可以使α型Al0.76Ga1.44O3(Al＝38％)成膜。此时，作为结晶性应力缓和层，可以使用由具有刚玉结晶结构的1层以上形成、在α型蓝宝石基板时使Al量缓慢降低、在α型Ga2O3基板时使Al量缓慢增加的、α型AlXGaYO3(0≤X≤2、0≤Y≤2、X+Y＝1.5～2.5)膜。作为覆盖层或结构相变防止层，可以使用由1层以上形成、缓慢地增大Al量的α型AlXGaYO3(0≤X≤2、0≤Y≤2、X+Y＝1.5～2.5)膜。结晶性应力缓和层可以期待对降低α型蓝宝石基板与半导体层之间的来自于各个晶格常数差的刃形位错、螺旋位错、基底面位错等各种位错有效果，覆盖层可以期待对降低半导体层与绝缘膜之间的来自于各个晶格常数差的刃形位错、螺旋位错、基底面位错等各种位错有效果。
结构相变防止层作为一例可以在以下的情况下形成。在α型蓝宝石底层基板上作为半导体层形成α型Ga2O3膜，在其上作为绝缘膜希望形成结晶性优良的α型AlXGaYO3(0≤X≤2、0≤Y≤2、X+Y＝1.5～2.5)膜时，在半导体与绝缘膜之间作为覆盖层形成Al组成比小于绝缘膜的α型AlXGaYO3(0≤X≤2、0≤Y≤2、X+Y＝1.5～2.5)膜。也可以使α型AlXGaYO3(0≤X≤2、0≤Y≤2、X+Y＝1.5～2.5)膜的结晶生长温度为500℃以下。但是，Al组成比大的情况下，通过达到530℃以上的成膜温度，能够进行结晶性更优良的成膜。另一方面，在530℃以上的成膜温度的情况下，如果要使绝缘膜成膜而没有覆盖层，则有时半导体层以及绝缘膜的一部分达到结构相变成β型的状态。因此，作为覆盖层，临时在500℃以下的温度下使Al组成比小于绝缘膜的α型AlXGaYO3(0≤X≤2、0≤Y≤2、X+Y＝1.5～2.5)膜成膜，然后，作为绝缘膜，在530℃以上的温度下使Al组成比大于覆盖层的α型AlXGaYO3(0≤X≤2、0≤Y≤2、X+Y＝1.5～2.5)膜成膜。
底层基板、半导体层、绝缘膜可以从下侧以底层基板、半导体层、绝缘膜的顺序形成，也可以以底层基板、绝缘膜、半导体层的顺序形成。因此，本实施方式的半导体装置或结晶在底层基板上以半导体层、绝缘膜的顺序或相反的顺序具备，上述底层基板、上述半导体层及上述绝缘膜均具有刚玉型结晶结构。
形成具有刚玉型结晶结构的底层基板、半导体层、绝缘膜的全部或一部分的层后，可以将底层基板剥离，在其他支撑基板上固定。作为一例，可以使用以下的顺序。首先，使用α型蓝宝石Al2O3基板，作为绝缘层形成α型AlXGaYO3(0≤X≤2、0≤Y≤2、X+Y＝1.5～2.5)膜后，作为半导体层形成任意组成的α型InXAlYGaZO3(0≤X≤2、0≤Y≤2、0≤Z≤2、X+Y+Z＝1.5～2.5)，然后，在半导体层上形成氧化硅膜。另外，准备在SiC基板上或Si基板上使氧化硅膜成膜后的支撑基板，与半导体层上的氧化硅膜接合后，将底层基板剥离。该氧化硅膜作为接合层发挥作用。为了将底层基板剥离，在半导体层上的氧化硅成膜后，直到底层基板的剥离期间可以使用氢离子等离子注入或加热、冷却工序、等离子体处理，也可以使用蚀刻等方法。作为底层基板，可以使用表1中包含的具有刚玉结晶结构的任意的金属氧化膜，作为支撑基板，可以使用Si、SiC、GaAs、GaN等半导体基板或陶瓷膜、金属基板、玻璃基板等。在具有刚玉型结晶结构的底层基板、半导体层、绝缘膜的各层之间可以形成由不同的材料/组成形成的层。例如在底层基板与半导体层之间可以形成具有刚玉结晶结构的结晶性应力缓和层，在半导体层与绝缘膜之间可以形成具有刚玉型结晶结构的覆盖层或结构相变防止层。或者，也可以将这些结晶性应力缓和层、覆盖层和结构相变防止层多种组合来形成。在底层基板的粘贴后，为了改善刚玉型结晶表面的结晶性，可以通过CMP等方法进行表面研磨，由此，可以除去结晶性应力缓和层、覆盖层、结构相变防止层的一部分或全部。
本发明不限于上述实施方式，可以考虑各种变形例。关于例如雾化CVD的成膜方式，可以为利用数mm以下的通道作为反应区域的细通道法；在基板上设计直线状的喷嘴、从该喷嘴对基板沿垂直方向地吹雾(以及载气)，进而使喷嘴沿与直线状的出口垂直的方向移动的线源法；将多种方式混合或派生的方式。在细通道法中，能够实现均质的薄膜制作和原料的利用效率的提高，在线源法中，能够实现将来的大面积基板以及通过辊对辊的连续成膜。作为载气，可以使氩气、氧气、臭氧、空气等气体流动而不是氮气，也可以使成膜室进行加压或减压而不是大气压。
另外，上述实施方式中，通过雾化CVD法使刚玉型结晶膜成膜，但也可以通过其他方法成膜。作为能够使刚玉型结晶膜成膜的其他方法，具有有机金属气相生长法、分子束外延法等。
需要说明的是，本发明中，可以在具有刚玉型结晶结构的底层基板、半导体膜、绝缘膜、结晶性应力缓和层、覆盖层、结构相变防止层中掺杂对刚玉型结晶膜适合的元素(例如锡、硅、镁)。由此，能够调节导电性以及绝缘性。
另外，本发明中，可以在具有刚玉型结晶结构的半导体膜、绝缘膜、结晶性应力缓和层、覆盖层、结构相变防止层的一部分中引入对于膜组成以及元素掺杂浓度而言的一定反复结构。由此，能够调节应力缓和的促进、或载体浓度的增减、载体迁移率的大小。
【符号的说明】
1 绝缘膜
2 半导体层
3 底层基板
4 绝缘膜
5 半导体层
6 底层基板
7 绝缘膜
8 半导体层
9 结晶性应力缓和层
10 底层基板
11 绝缘膜
12 覆盖层
13 半导体层
14 结晶性应力缓和层
15 底层基板
16 绝缘膜
17 结构相变防止层
18 半导体层
19 成膜装置
20 被成膜试样
21 试样台
22 氮源
23 流量调节阀
24 雾产生源
24a 溶液
25 雾产生源
25a 水
26 超声波振子
27 成膜室
28 加热器

Claims (20)

1.一种半导体装置或结晶，其特征在于，
在底层基板上以半导体层和绝缘膜的顺序或相反的顺序具备所述半导体层和所述绝缘膜，所述底层基板具有刚玉型结晶结构，所述半导体层掺杂有杂质且具有刚玉型结晶结构，所述绝缘膜具有刚玉型结晶结构，
所述半导体层中，作为具有刚玉型结晶结构的材料包括氧化镓或其混晶。
2.如权利要求1所述的半导体装置或结晶，其中，
在半导体层具有α型InX1AlY1GaZ1O3膜，其中，0≤X1≤2、0≤Y1≤2、0.1≤Z1≤2、X1+Y1+Z1＝1.5～2.5。
3.如权利要求1所述的半导体装置或结晶，其中，
掺杂有杂质且具有刚玉型结晶结构的半导体层掺杂有锡、硅或镁。
4.如权利要求1或2所述的半导体装置或结晶，其中，
所述绝缘膜为α型AlX2GaY2O3膜，其中，0≤X2≤2、0≤Y2≤2、X2+Y2＝1.5～2.5。
5.如权利要求4所述的半导体装置或结晶，其中，
所述α型AlX2GaY2O3的绝缘膜满足0.1≤X2且0.1≤Y2。
6.如权利要求4所述的半导体装置或结晶，其中，
满足Y2＞Y1。
7.如权利要求1所述的半导体装置或结晶，其中，
在所述底层基板与所述半导体层之间包括具有刚玉型结晶结构的中间层。
8.如权利要求7所述的半导体装置或结晶，其中，
所述中间层由一层以上形成，并且具有从所述底层基板侧朝向所述半导体层侧Al量缓慢降低的α型AlX3GaY3O3膜，其中，0≤X3≤2、0≤Y3≤2、X3+Y3＝1.5～2.5。
9.如权利要求1所述的半导体装置或结晶，其中，
在所述半导体层与所述绝缘膜之间包括具有刚玉型结晶结构的中间层。
10.如权利要求9所述的半导体装置或结晶，其中，
所述中间层由一层以上形成，并且具有从所述半导体层侧朝向所述绝缘膜侧Al量缓慢地增大的α型AlX4GaY4O3膜，其中，0≤X4≤2、0≤Y4≤2、X4+Y4＝1.5～2.5。
11.一种半导体装置，其特征在于，包括：
半导体层，具有刚玉型结晶结构，掺杂有杂质；
绝缘膜，具有刚玉型结晶结构；及
中间层，具有刚玉型结晶结构，配置在具有所述刚玉型结晶结构的所述半导体层与具有所述刚玉型结晶结构的所述绝缘膜之间，
具有所述刚玉型结晶结构的所述中间层由一层以上形成，以α型AlX3GaY3O3表示，其中，0≤X3≤2，0≤Y3≤2，X3+Y3＝1.5～2.5。
12.如权利要求11所述的半导体装置，其中，
所述中间层的Al量缓慢变化。
13.如权利要求12所述的半导体装置，其中，
所述Al量缓慢增加。
14.如权利要求12所述的半导体装置，其中，
所述Al量缓慢减少。
15.如权利要求11所述的半导体装置，其中，
与所述绝缘膜相比，所述中间层含有的Al较少。
16.如权利要求11所述的半导体装置，其中，
在500℃以下的温度形成所述中间层。
17.如权利要求11所述的半导体装置，其中，
在530℃以上的温度形成所述绝缘膜。
18.一种半导体装置，其特征在于，包括：
半导体层，具有刚玉型结晶结构，掺杂有杂质；
绝缘膜，具有刚玉型结晶结构；
底层基板，具有刚玉型结晶结构；及
中间层，具有刚玉型结晶结构，配置在具有所述刚玉型结晶结构的所述半导体层与具有所述刚玉型结晶结构的所述底层基板之间，
所述中间层由一层以上形成，以α型AlX3GaY3O3表示，其中，0≤X3≤2，0≤Y3≤2，X3+Y3＝1.5～2.5，
所述底层基板为α型蓝宝石基板，
所述中间层的Al量缓慢变化。
19.如权利要求18所述的半导体装置，其中，
在500℃以下的温度形成所述中间层。
20.如权利要求18所述的半导体装置，其中，
在530℃以上的温度形成所述绝缘膜。
CN201910354277.7A 2012-09-28 2013-09-24 半导体装置或结晶 Active CN110071037B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910354277.7A CN110071037B (zh) 2012-09-28 2013-09-24 半导体装置或结晶

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012218891A JP5343224B1 (ja) 2012-09-28 2012-09-28 半導体装置および結晶
JP2012-218891 2012-09-28
PCT/JP2013/075659 WO2014050793A1 (ja) 2012-09-28 2013-09-24 半導体装置又は結晶、および、半導体装置又は結晶の製造方法
CN201910354277.7A CN110071037B (zh) 2012-09-28 2013-09-24 半导体装置或结晶
CN201380002360.9A CN104205296A (zh) 2012-09-28 2013-09-24 半导体装置或结晶

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380002360.9A Division CN104205296A (zh) 2012-09-28 2013-09-24 半导体装置或结晶

Publications (2)

Publication Number Publication Date
CN110071037A true CN110071037A (zh) 2019-07-30
CN110071037B CN110071037B (zh) 2024-05-14

Family

ID=49679227

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380002360.9A Pending CN104205296A (zh) 2012-09-28 2013-09-24 半导体装置或结晶
CN201910354277.7A Active CN110071037B (zh) 2012-09-28 2013-09-24 半导体装置或结晶

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201380002360.9A Pending CN104205296A (zh) 2012-09-28 2013-09-24 半导体装置或结晶

Country Status (7)

Country Link
US (1) US9711590B2 (zh)
EP (1) EP2752869B1 (zh)
JP (1) JP5343224B1 (zh)
KR (1) KR101579460B1 (zh)
CN (2) CN104205296A (zh)
TW (1) TWI518748B (zh)
WO (1) WO2014050793A1 (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2778252A3 (en) * 2013-03-15 2014-12-10 Apple Inc. Layered Coatings For Sapphire Structure
US9379190B2 (en) * 2014-05-08 2016-06-28 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
CN106415845B (zh) * 2014-07-22 2019-12-10 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
JP6945120B2 (ja) * 2014-08-29 2021-10-06 株式会社Flosfia 金属膜形成方法
US10043664B2 (en) 2014-09-02 2018-08-07 Flosfia Inc. Multilayer structure, method for manufacturing same, semiconductor device, and crystalline film
JP6647521B2 (ja) * 2014-10-09 2020-02-14 株式会社Flosfia 導電性積層構造体の製造方法
JP6945119B2 (ja) * 2014-11-26 2021-10-06 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP2016100593A (ja) * 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体
JP6478020B2 (ja) * 2014-11-26 2019-03-06 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
JP7344426B2 (ja) * 2014-11-26 2023-09-14 株式会社Flosfia 結晶性積層構造体
US20160222511A1 (en) * 2015-01-29 2016-08-04 Flosfia Inc. Apparatus and method for forming film
JP6478103B2 (ja) * 2015-01-29 2019-03-06 株式会社Flosfia 成膜装置および成膜方法
JP6980183B2 (ja) * 2015-02-25 2021-12-15 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
JP6533982B2 (ja) * 2015-02-25 2019-06-26 株式会社Flosfia 量子井戸構造、積層構造体および半導体装置
KR20160120601A (ko) 2015-04-08 2016-10-18 주식회사 에스바텍 광학 투명성 점착 시트
JP6967213B2 (ja) * 2015-04-10 2021-11-17 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP6945121B2 (ja) * 2015-09-30 2021-10-06 株式会社Flosfia 結晶性半導体膜および半導体装置
JP6732201B2 (ja) * 2015-11-11 2020-07-29 国立大学法人京都工芸繊維大学 発光素子
JP6890858B2 (ja) * 2015-11-11 2021-06-18 国立大学法人京都工芸繊維大学 基体および基体の製造方法
CN114864381A (zh) * 2016-05-20 2022-08-05 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
JP6904517B2 (ja) * 2016-06-30 2021-07-14 株式会社Flosfia 結晶性酸化物半導体膜およびその製造方法
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
JP2018137394A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
US10930743B2 (en) 2017-06-28 2021-02-23 Flosfia Inc. Layered structure, semiconductor device including layered structure, and semiconductor system including semiconductor device
JP6478425B2 (ja) * 2017-07-07 2019-03-06 株式会社Flosfia 結晶性半導体膜および半導体装置
CN109423693B (zh) * 2017-08-21 2022-09-09 株式会社Flosfia 用于制造结晶膜的方法
JP2020001997A (ja) 2017-08-21 2020-01-09 株式会社Flosfia 結晶膜の製造方法
JP2019034883A (ja) * 2017-08-21 2019-03-07 株式会社Flosfia 結晶膜の製造方法
JP7011219B2 (ja) 2017-09-29 2022-01-26 株式会社Flosfia 積層構造体および半導体装置
CN109628910B (zh) 2017-10-07 2023-06-30 株式会社Flosfia 形成膜的方法
JP2019142756A (ja) * 2018-02-22 2019-08-29 トヨタ自動車株式会社 成膜方法
JP2019151922A (ja) 2018-02-28 2019-09-12 株式会社Flosfia 積層体および半導体装置
CN112368429A (zh) 2018-06-26 2021-02-12 株式会社Flosfia 成膜方法及结晶性层叠结构体
WO2020004250A1 (ja) * 2018-06-26 2020-01-02 株式会社Flosfia 結晶性酸化物膜
KR102436599B1 (ko) * 2018-08-01 2022-08-25 이데미쓰 고산 가부시키가이샤 화합물
US11410850B2 (en) 2018-09-03 2022-08-09 Uacj Corporation Aluminum oxide semiconductor manufacturing method and aluminum oxide semiconductor manufacturing device
JP6909191B2 (ja) * 2018-09-27 2021-07-28 信越化学工業株式会社 積層体、半導体装置及び積層体の製造方法
JP6857641B2 (ja) 2018-12-19 2021-04-14 信越化学工業株式会社 成膜方法及び成膜装置
JP7315136B2 (ja) 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
US20220076950A1 (en) * 2019-01-31 2022-03-10 King Abdullah University Of Science And Technology Semiconductor device with a group-iii oxide active layer
WO2020195355A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 下地基板
CN113614292B (zh) * 2019-03-28 2024-08-23 日本碍子株式会社 半导体膜
CN113574215B (zh) * 2019-03-28 2024-08-02 日本碍子株式会社 基底基板及其制造方法
CN113891859A (zh) * 2019-03-29 2022-01-04 株式会社Flosfia 晶体、结晶性氧化物半导体、包含结晶性氧化物半导体的半导体膜、包含晶体和/或半导体膜的半导体装置以及包含半导体装置的系统
WO2020217563A1 (ja) * 2019-04-24 2020-10-29 日本碍子株式会社 半導体膜
JP7391297B2 (ja) 2019-06-28 2023-12-05 株式会社Flosfia エッチング処理方法およびエッチング処理装置
TWI849160B (zh) 2019-06-28 2024-07-21 日商Ｆｌｏｓｆｉａ股份有限公司 蝕刻處理方法和半導體裝置的製造方法
EP4023794A4 (en) 2019-08-27 2023-09-20 Shin-Etsu Chemical Co., Ltd. LAYER BODY AND METHOD FOR PRODUCING A LAYER BODY
KR102704230B1 (ko) 2019-09-03 2024-09-05 가부시키가이샤 플로스피아 결정막, 결정막을 포함하는 반도체 장치, 및 결정막의 제조 방법
WO2021064795A1 (ja) * 2019-09-30 2021-04-08 日本碍子株式会社 α－Ｇａ２Ｏ３系半導体膜
WO2021065940A1 (ja) * 2019-09-30 2021-04-08 株式会社Flosfia 積層構造体および半導体装置
WO2021064816A1 (ja) * 2019-09-30 2021-04-08 日本碍子株式会社 下地基板及びその製造方法
CN110993505B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 基于碳化硅衬底的半导体结构制备方法及半导体结构
CN110896024B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构
JP7016489B2 (ja) * 2019-12-16 2022-02-07 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
JPWO2021153609A1 (zh) 2020-01-27 2021-08-05
US11804519B2 (en) 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
US11694894B2 (en) 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
JP2022069302A (ja) 2020-10-23 2022-05-11 株式会社Flosfia 半導体装置
KR102537070B1 (ko) * 2020-11-30 2023-05-26 서울대학교산학협력단 알파-산화알루미늄갈륨을 활용한 알파-산화갈륨 박막의 제조방법
JPWO2022124404A1 (zh) 2020-12-11 2022-06-16
TW202306179A (zh) 2021-06-07 2023-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
TW202315140A (zh) 2021-06-07 2023-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
KR20240063901A (ko) 2021-09-22 2024-05-10 신에쓰 가가꾸 고교 가부시끼가이샤 성막방법, 성막장치 및 결정성 산화물막
TW202346211A (zh) 2022-02-09 2023-12-01 日商Ｆｌｏｓｆｉａ股份有限公司 結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統
WO2023200688A2 (en) * 2022-04-11 2023-10-19 Board Of Regents, The University Of Texas System Gallium-oxide-on-silicon (gaoxs)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104093A (zh) * 2009-12-18 2011-06-22 Lg伊诺特有限公司 发光器件，发光器件封装以及照明系统
US20120061663A1 (en) * 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3222404B2 (ja) 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
JP2972996B2 (ja) * 1997-12-02 1999-11-08 三井金属鉱業株式会社 Ｉｔｏ微粉末及びその製造方法
KR100648759B1 (ko) * 1998-09-10 2006-11-23 로무 가부시키가이샤 반도체발광소자 및 그 제조방법
US6586819B2 (en) * 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
US7141186B2 (en) * 2002-10-29 2006-11-28 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and sputtering target, and manufacturing method for transparent conductive oxide film as electrode
CN102290422A (zh) 2003-01-15 2011-12-21 株式会社半导体能源研究所 显示装置及其制造方法、剥离方法及发光装置的制造方法
DE10304849A1 (de) * 2003-02-06 2004-08-19 Institut für Neue Materialien gemeinnützige Gesellschaft mit beschränkter Haftung Chemomechanische Herstellung von Funktionskolloiden
JP4427271B2 (ja) 2003-04-30 2010-03-03 株式会社神戸製鋼所 アルミナ保護膜およびその製造方法
EP1712662A4 (en) * 2003-06-30 2009-12-02 Kenichiro Miyahara SUBSTRATE FOR THE MANUFACTURE OF THIN FILMS, SUBSTRATE FOR THIN FILMS AND LIGHT EMITTING ELEMENT
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
EP1768792A1 (en) * 2004-06-21 2007-04-04 Ferro Corporation Methods of forming and detecting non-visible marks and articles marked in accordance with the methods
JP4907929B2 (ja) * 2005-06-27 2012-04-04 株式会社東芝 電界効果型半導体装置及び電界効果型半導体装置の製造方法
US9580836B2 (en) * 2006-11-22 2017-02-28 Soitec Equipment for high volume manufacture of group III-V semiconductor materials
WO2010067525A1 (ja) * 2008-12-08 2010-06-17 住友化学株式会社 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法
US8419176B2 (en) * 2009-05-29 2013-04-16 Eastman Kodak Company Aqueous compositions with improved silicon corrosion characteristics
JP4988902B2 (ja) * 2009-07-31 2012-08-01 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
KR20110088976A (ko) 2010-01-29 2011-08-04 주식회사 뉴로벤션 스텐트
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
JP5775321B2 (ja) * 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
WO2013035843A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104093A (zh) * 2009-12-18 2011-06-22 Lg伊诺特有限公司 发光器件，发光器件封装以及照明系统
US20120061663A1 (en) * 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DAISUKE SHINOHARA: ""Heteroepitaxy of Corundum-Structured α-Ga2O3 Thin Films on α-Al2O3 Substrates by Ultrasonic Mist Chermical Vapor Deposition"", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *
TOSHIYUKI KAWAHARAMURA: ""Successful Growth of Conductive Highly Crystalline Sn-Doped α-Ga2O3 Thin Films by FineChannel Mist Chemical Vapor Deposition"", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *

Also Published As

Publication number Publication date
CN110071037B (zh) 2024-05-14
JP5343224B1 (ja) 2013-11-13
TW201421542A (zh) 2014-06-01
KR20140085414A (ko) 2014-07-07
EP2752869A1 (en) 2014-07-09
EP2752869B1 (en) 2016-11-09
WO2014050793A1 (ja) 2014-04-03
TWI518748B (zh) 2016-01-21
CN104205296A (zh) 2014-12-10
JP2014072463A (ja) 2014-04-21
EP2752869A4 (en) 2015-01-07
US20150194479A1 (en) 2015-07-09
KR101579460B1 (ko) 2015-12-22
US9711590B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
CN110071037A (zh) 半导体装置或结晶
JP6067532B2 (ja) 半導体装置
JP5397795B1 (ja) 半導体装置及びその製造方法、結晶及びその製造方法
CN103915537B (zh) 硅衬底上化合物半导体外延层生长方法及其器件结构
Guziewicz et al. Extremely low temperature growth of ZnO by atomic layer deposition
JP5528612B1 (ja) 半導体装置
CN109690736A (zh) 高压缩/拉伸的翘曲晶片上的厚钨硬掩模膜沉积
US9752255B2 (en) Base material on which single-crystal diamond is grown comprised of a base substrate, bonded single-crystal MgO layer, and heteroepitaxial film, and method for manufacturing a single-crystal diamond substrate on the base material
US20120225308A1 (en) Multilayer substrate and method for producing the same, diamond film and method for producing the same
EP1832673B1 (en) Method for producing substrate for single crystal diamond growth
CN109411328B (zh) 一种通过掺杂铁降低结晶温度的氧化镓薄膜制备方法
US20060079100A1 (en) High density plasma grown silicon nitride
Kakiuchi et al. Controllability of structural and electrical properties of silicon films grown in atmospheric-pressure very high-frequency plasma
Sun et al. ZnO thin film, device, and circuit fabrication using low-temperature PECVD processes
Bi et al. Dielectric properties of AlN film on Si substrate
CN111430228A (zh) 一种超高介电常数介质薄膜的制备方法
JP6281145B2 (ja) 半導体装置
Cho et al. High performance thin film transistor with HfSiO x dielectric fabricated at room temperature RF-magnetron sputtering
Caricato et al. Excimer pulsed laser deposition and annealing of YSZ nanometric films on Si substrates
CN111690908B (zh) 一种大面积二维氮化镓薄膜及其制备方法
Hwang et al. Growth of epitaxially twinned ferroelectric Bi3. 25La0. 75Ti3O12 (0 2 8) thin film on GaN substrate
JP6944699B2 (ja) 六方晶系窒化ホウ素膜の製造方法
CN117577665A (zh) 二维重构铁电相宽带隙半导体材料及其制备方法
CN113611734A (zh) 基于氮化镓衬底的渐变铝组分铝镓氮mosfet及制备方法
JP2011040500A (ja) 化合物半導体基板とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment