CN117577665A - 二维重构铁电相宽带隙半导体材料及其制备方法 - Google Patents

二维重构铁电相宽带隙半导体材料及其制备方法 Download PDF

Info

Publication number
CN117577665A
CN117577665A CN202311512659.0A CN202311512659A CN117577665A CN 117577665 A CN117577665 A CN 117577665A CN 202311512659 A CN202311512659 A CN 202311512659A CN 117577665 A CN117577665 A CN 117577665A
Authority
CN
China
Prior art keywords
graphene
band gap
substrate
semiconductor material
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311512659.0A
Other languages
English (en)
Inventor
袁海东
王立炜
常晶晶
林珍华
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202311512659.0A priority Critical patent/CN117577665A/zh
Publication of CN117577665A publication Critical patent/CN117577665A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种二维重构铁电相宽带隙半导体材料及其制备方法，主要解决现有技术中半导体薄膜质量和厚度难以控制的问题。方案包括：1)衬底预处理；2)生长石墨烯层，并将其转移至衬底；3)对衬底上的石墨烯层进行等离子修饰；4)利用限域沉积法形成金属层；5)生长二维宽带隙半导体；6)高温退火。本发明通过降低传统宽带隙半导体材料的纬度引入量子效应，实现带隙和能级位置的调控，使用高温退火诱导铁电相重构，得到表现出铁电性质和极化调制效应的原子级别厚度的二维重构铁电相宽带隙半导体材料，该材料薄层作为沟道能够有效减少晶格失配和表面缺陷，提高器件性能，同时可以与传统CMOS工艺兼容，降低生产成本。

Description

二维重构铁电相宽带隙半导体材料及其制备方法
技术领域
本发明属于半导体技术领域，进一步涉及宽带隙半导体材料，具体为一种二维重构铁电相宽带隙半导体材料及其制备方法，可用于铁电电子器件领域。
背景技术
在过去的十年中，宽带隙半导体材料在高功率和高频率电子领域的技术革命中起着主导作用。Ⅲ-Ⅴ族化合物半导体材料，如氮化镓GaN、氧化镓Ga2O3及其合金，它们是高电子迁移率晶体管HEMTs的核心材料，在电子器件领域起着非常重要的作用。HEMTs可用于不同类型的应用，例如变压器、高电压电源，还可用于高频数据传输、雷达和卫星等应用，契合节能减排、智能制造和信息安全等国家重大战略需求。在过去的几年里，Ⅲ-Ⅴ族化合物半导体引起了科研人员和国家政府机构的广泛关注，以此为代表的氮化镓GaN和β-氧化镓β-Ga2O3材料，具有高击穿场强和宽禁带宽度。GaN(3.4eV)、Ga2O3(4.8eV)的禁带宽度和巴利加优值远大于碳化硅SiC，从而使其制造的功率器件具有更高的击穿电压和更低的损耗，使得它们能够在高温高功率环境下工作，具有优异的热稳定性，胜过传统的Si和SiC基础的半导体电子器件。近年来，Kumar等人研究的β-(AlxGa1-x)2O3/Ga2O3 HEMTs器件，具有十分优异的击穿电压和光电特性，但Ga2O3的低热导率，限制了其寿命和射频性能。体相材料的β-Ga2O3结构还存在其他缺陷，例如容易发生劈裂的单斜结构，表面缺陷导致引入界面态、热膨胀系数和光学性质具有各向异性等问题。
根据前期的研究发现，降低半导体的维度不仅可以调控其能级的位置，而且还可以调控带隙、降低有效质量，同时会调整半导体/电极金属界面结构和性能。进一步的，原子级别厚度的二维宽带隙半导体薄膜材料还可以引入量子效应，增大材料的比表面积，实现宽带隙半导体材料的柔性化应用。此外，由于二维结构下宽带隙半导体材料晶体结构在z轴应力的释放，还会导致其表面结构的重构，从而引入一些新型的电子特性，如自发极化和压电极化等，从而进一步拓展了宽带隙半导体材料在铁电电子器件领域的应用。
到目前为止，在制备低维GaN、β-Ga2O3薄膜方面，实验室主要是采用化学气相沉积CVD和机械剥离法制备。对于化学气相沉积CVD，由于其外延生长的速率比较快，精确控制薄膜厚度较为困难，因此很难做到低维甚至是原子级别厚度的二维宽带隙半导体材料薄膜。同时，CVD方法生成的β-Ga2O3多为多晶，对器件性能有着很大的影响。对于机械剥离法，相比较于化学气相沉积，机械剥离法成本低、操作简单，因此目前实验室主要是采用该方法制备低维β-Ga2O3半导体材料及其电子器件。但是由于β-Ga2O3宽带隙半导体材料并不是严格的层状二维结构，只是因为其在(100)方向的化学键相对于(010)和(001)方向较弱，更容易受到外界机械作用而断裂。使用机械剥离法制备的低维宽带隙半导体材料，只是降低了宽带隙半导体材料的厚度，并不能做到真正的原子级别。同时，通过机械剥离法制备的低维氧化镓受到表面悬挂键的影响，其结构和性质通常是不稳定的，会引入不必要的表面态，从而增加界面散射效应，影响材料和器件的性能。另一方面，对于缺少这种多层结构的锌矿结构的氮化镓GaN晶体，至今还没有明确的方法从中剥离出二维结构。因此机械剥离法无法应用于大面积的薄膜及其集成电子器件的制备。
发明内容
本发明目的在于针对上述现有技术存在的不足，提出了一种二维重构铁电相宽带隙半导体材料及其制备方法。用于解决目前机械剥离法获得的低维GaN、β-Ga2O3薄膜质量和厚度难以控制，无法应用于大面积的薄膜及制备其集成电子器件的问题。本发明通过限域外延制备原子级别厚度二维宽带隙半导体材料，并诱导其铁电相重构，通过在衬底上生长出薄层的二维GaN或Ga2O3材料，作为二维半导体沟道，从而减少晶格失配和表面缺陷，提高器件性能，同时实现与传统CMOS工艺的兼容性，有效降低生产成本。
本发明为实现上述目的提出的一种二维重构铁电相宽带隙半导体材料，通过降低传统宽带隙半导体材料的维度引入量子效应，实现带隙和能级位置的调控，使用高温退火诱导铁电相重构；具体为一种能够达到原子级别厚度、表现出铁电性质和极化调制效应的二维重构铁电相宽带隙半导体材料，制备该材料的步骤，包括：
步骤1、选取衬底并进行预处理：
选取衬底并采用去离子水清洗其表面灰尘，然后依次使用丙酮、乙醇、去离子水进行超声清洗，去除表面有机杂质，将清洗完成的衬底用氮气枪吹干，得到预处理后的衬底层；
步骤2、生长石墨烯，并将其转移至衬底：
2.1)将金属箔片基底放入CVD炉中，通入保护气体并加热至900～1100℃，稳定温度后保持15～20min；然后停止通入保护气体，改为通入碳源气体甲烷，保持25～30min，反应完成；切断电源，关闭碳源气体，再次通入保护气体，用于排净碳源气体，在保护气体的环境下直至管子冷却到室温，取出金属箔片基底，得到位于基底上的石墨烯；
2.2)使用机械剥离法，剥离出单层石墨烯；再选取聚二甲基硅氧烷PDMS作为转印聚合物，得到异质结构Graphene/PDMS；
2.3)将Graphene/PDMS翻转，使石墨烯面朝下，并利用转移台将其与步骤1中预处理后的衬底层精确对准，让聚二甲基硅氧烷PDMS上的单层石墨烯与衬底贴合，再缓慢抬起聚二甲基硅氧烷PDMS，将单层石墨烯转移至衬底层的上表面；
步骤3、对石墨烯层进行等离子修饰：
借助掩膜版工具，使用O2等离子体对石墨烯层表面进行选择性修饰，引入缺陷空隙，并将其作为金属源沉积通道；
步骤4、利用限域沉积法形成金属层：
将步骤3得到的样品放入CVD炉中，循环通入三甲基镓TMGa，并加热到500～600℃，对三甲基镓TMGa进行分解获取镓原子作为金属源；该原子能够穿过石墨烯层表面的缺陷和空隙，并嵌入到衬底层上表面，形成Ga金属层；
步骤5、生长二维宽带隙半导体：
将步骤4得到的样品置于真空环境中，通入氨气或氧气进行加热分解，制备二维宽带隙半导体材料GaN或Ga2O3，在该制备中通过控制温度、时间，以及气体浓度和流速实现对二维宽带隙半导体材料厚度的控制；
步骤6、高温退火诱导重构，得到二维重构铁电相宽带隙半导体材料：
高温退火诱导步骤5制备的二维宽带隙半导体材料样本实现原子重构，然后将聚二甲基硅氧烷PDMS高分子膜粘附在样本上，并使PDMS高分子膜与样本结构充分接触进行按压，然后慢慢剥离，去除样本表面残留的石墨烯，得到在衬底上生长的二维重构铁电相宽带隙半导体材料。
本发明与现有技术相比具有以下优点：
第一、相比传统的机械剥离法，本发明利用石墨烯层与衬底之间的间隙，通过限域法在衬底上制备二维宽带隙半导体材料，从而使获得的二维宽带隙半导体材料能够达到真正原子级别厚度；
第二、本发明所制备的二维宽带隙半导体材料薄膜，由于二维材料没有平面外悬挂键，因此不受表面断裂悬挂键的影响，能够有效减少或消除界面效应，具有优异的性质，可将传统宽带隙半导体材料拓展到了二维材料和柔性电子领域；
第三、由于本发明制备的二维宽带隙半导体材料通过高温处理后，诱导了限域生长出的二维宽带隙半导体的原子重构，从而提升了其二维结构的稳定性，同时引入了二维宽带隙半导体材料的铁电极化特性，将宽带隙半导体材料的视野引领进了二维铁电领域，扩展了其应用范围。
附图说明：
图1为本发明中二维重构铁电相宽带隙半导体材料的制备工艺流程图；
图2为利用本发明材料制作得到的MOS器件结构示意图。
具体实施方式
下面结合附图对本发明做进一步的描述。
实施例一：参照图1，本实施例提供的一种二维重构铁电相宽带隙半导体材料，是通过降低传统宽带隙半导体材料的维度引入量子效应，实现带隙和能级位置的调控，使用高温退火诱导铁电相重构；具体为一种能够达到原子级别厚度、表现出铁电性质和极化调制效应的二维重构铁电相宽带隙半导体材料。本发明通过修饰衬底表面单层石墨烯，利用限域法将少层金属沉积在石墨烯和衬底之间，经过后续氮化或氧化以得到原子级别厚度的二维宽带隙半导体材料，如图1中的(e)所示，同时使用高温退火可以诱导该二维半导体层的铁电相重构，如图1中的(f)所示，引入了二维宽带隙半导体材料的铁电极化特性，将宽带隙半导体材料的视野引进二维铁电领域，扩展了其应用范围。
实施例二：参照图1，本实施例提供的二维重构铁电相宽带隙半导体材料的制备方法，具体实现步骤如下：
步骤1、选取衬底并进行预处理：
选用Si、SiC或者蓝宝石中的任意一种作为衬底，并采用去离子水清洗其表面灰尘，然后依次使用丙酮、乙醇、去离子水进行超声清洗，去除表面有机杂质，将清洗完成的衬底用氮气枪吹干，得到预处理后的衬底层；所述衬底，。
步骤2、生长石墨烯，并将其转移至衬底：
2.1)将金属箔片基底放入CVD炉中，通入保护气体并加热至900～1100℃，稳定温度后保持15～20min；然后停止通入保护气体，改为通入碳源气体甲烷，保持25～30min，反应完成；切断电源，关闭碳源气体，再次通入保护气体，用于排净碳源气体，在保护气体的环境下直至管子冷却到室温，取出金属箔片基底，得到位于基底上的石墨烯；该步骤中的保护气体采用氢气和氩气混合气体，或者氢气和氮气混合气体。
2.2)使用机械剥离法，剥离出单层石墨烯；再选取聚二甲基硅氧烷PDMS作为转印聚合物，得到异质结构Graphene/PDMS；
2.3)将Graphene/PDMS翻转，使石墨烯面朝下，并利用转移台将其与步骤1中预处理后的衬底层精确对准，让聚二甲基硅氧烷PDMS上的单层石墨烯与衬底贴合，再缓慢抬起聚二甲基硅氧烷PDMS，将单层石墨烯转移至衬底层的上表面；
步骤3、对石墨烯层进行等离子修饰：
借助掩膜版工具，使用O2/He等离子体对石墨烯层表面进行选择性修饰(刻蚀)，引入缺陷空隙，并将其作为金属源沉积通道。使用O2等离子体对石墨烯层表面进行选择性修饰时，通入O2的气体流量为10～100sccm，功率为3～5W，时间5min。
步骤4、利用限域沉积法形成金属层：
将步骤得到的样品放入CVD炉中，循环通入三甲基镓TMGa，并加热到500～600℃，对三甲基镓TMGa进行分解获取镓原子作为金属源；该原子能够穿过石墨烯层表面的缺陷和空隙，并嵌入到衬底层上表面，形成Ga金属层3。这里的金属源，还可以是Al、In、Zn中的任意一种。
步骤5、生长二维宽带隙半导体：
将步骤4得到的样品置于真空环境中，通入氨气或氧气进行加热分解，制备二维宽带隙半导体材料GaN或Ga2O3，在该制备中通过控制温度、时间，以及气体浓度和流速实现对二维宽带隙半导体材料厚度的控制。所述通入氨气/氧气进行加热分解制备二维宽带隙半导体材料GaN/Ga2O3结构，具体是：通过通入氨气进行加热分解获取N原子，该N原子通过石墨烯缺陷空隙进入Ga金属源层制备二维GaN；或者通过通入氧气进行加热分解获取O原子，该O原子通过石墨烯缺陷空隙进入Ga金属层制备二维Ga2O3。
步骤6、高温退火诱导重构，得到二维重构铁电相宽带隙半导体材料：
高温退火诱导步骤5制备的二维宽带隙半导体材料样本实现原子重构，然后将聚二甲基硅氧烷PDMS高分子膜粘附在样本上，并使PDMS高分子膜与样本结构充分接触进行按压，然后慢慢剥离，去除样本表面残留的石墨烯，得到在衬底上生长的二维重构铁电相宽带隙半导体材料。
实施例三：参照图1，本实施例提供的材料制备方法整体实现步骤同实施例二，现给出具体参数设置，以具体实例进一步详细描述本发明的实现过程：
(1)衬底1预处理：
用金刚笔将4英寸的0001SiC片切割为1*1cm2大小的方块作为衬底层，放入清洗架内，在超声清洗机中先用去离子水清洗10min以去除表面灰尘，再依次用丙酮、乙醇、去离子水超声清洗15min，去除衬底表面有机杂质。将清洗完成的SiC片衬底用氮气枪吹干备用。
(2)石墨烯层生长和转移
把基底金箔片放入CVD炉中，通入氢气和氩气或者氮气的混合气体保护加热至1000℃左右，稳定温度，保持18min左右；然后停止通入保护气体，改通入碳源(如甲烷)气体，大约28min，反应完成；切断电源，关闭甲烷气体，再通入保护气体排净甲烷气体，在保护气体的环境下直至管子冷却到室温，取出金属箔片，得到金箔片上的石墨烯。使用机械剥离法，剥离出单层石墨烯，再选取聚二甲基硅氧烷(PDMS)作为转印聚合物，得到Graphene/PDMS异质结构；将Graphene/PDMS翻转，使石墨烯面朝下，并利用转移台将PDMS/Graphene与第一步中预处理的SiC衬底精确对准，让聚二甲基硅氧烷PDMS上的少层石墨烯薄膜与SiC衬底贴合，再缓慢抬起聚二甲基硅氧烷PDMS，完成转移。
(3)石墨烯层2等离子修饰
借助掩膜版工具，使用O2/He等离子体对石墨烯表面进行选择性修饰，引入缺陷空隙，留作金属源沉积通道。
(4)金属源3限域沉积
将Graphene/SiC暴露于550℃的三甲基镓(TMGa)循环中，其分解成容易在石墨烯表面上扩散的镓吸附原子，形成的镓原子可以穿过石墨烯层表面的缺陷和空隙，嵌入到SiC与石墨烯的夹层中，形成Ga金属源层。
(5)二维宽带隙半导体4生长
通过通入氨气加热分解，使N通过石墨烯缺陷空隙进入Ga金属层制备二维GaN(或者通过通入O2加热分解，使O通过石墨烯缺陷空隙进入Ga金属层制备二维Ga2O3)，在此过程中通过控制温度、时间和气体浓度和流速来控制限域下制备二维宽带隙半导体材料的厚度。
(6)高温退火诱导重构
高温退火诱导生成的二维宽带隙半导体材料原子重构，稳定2D GaN/Ga2O3结构。然后将聚二甲基硅氧烷(PDMS)高分子膜粘附在样品上，PDMS高分子膜与上一步处理过的样品充分接触按压，然后慢慢剥离，实现二维材料与基底的分离，去除表面残留石墨烯层，并得到在SiC衬底上生长的二维重构铁电相宽带隙半导体材料。
实施例四：参照图2，本实施例提供一种利用二维重构铁电相宽带隙半导体材料制作的电子器件结构及其制作方法。该器件结构自下而上具体包括：(1)衬底1；(2)二维宽带隙半导体沟道层4；(3)源漏电极5；(4)栅介质层6；(5)栅极电极7。所述源漏电极和栅极电极，均由5nm铬和25nm金蒸镀得到。该器件的制备是在实施例三制备步骤之后，增加了如下步骤：
(7)蒸镀源漏电极：
通过掩模版在样品的源漏区域光刻电极图案，通过掩膜版蒸镀源漏电极。
(8)沉积栅介质层：
采用掩膜版沉积SiO2，或者通过自对准转移BN作为栅介质层。
(9)制备栅极电极：
通过掩膜版或者光刻工艺，制备栅极电极，完成二维重构铁电相宽带隙半导体电子器件的制备。
本发明未详细说明部分属于本领域技术人员公知常识。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.一种二维重构铁电相宽带隙半导体材料，其特征在于：通过降低传统宽带隙半导体材料的维度引入量子效应，实现带隙和能级位置的调控，使用高温退火诱导铁电相重构；具体为一种能够达到原子级别厚度、表现出铁电性质和极化调制效应的二维重构铁电相宽带隙半导体材料。
2.一种权利要求1所述二维重构铁电相宽带隙半导体材料的制备方法，其特征在于，包括：
步骤1、选取衬底并进行预处理：
选取衬底并采用去离子水清洗其表面灰尘，然后依次使用丙酮、乙醇、去离子水进行超声清洗，去除表面有机杂质，将清洗完成的衬底用氮气枪吹干，得到预处理后的衬底层；
步骤2、生长石墨烯，并将其转移至衬底：
2.1)将金属箔片基底放入CVD炉中，通入保护气体并加热至900～1100℃，稳定温度后保持15～20min；然后停止通入保护气体，改为通入碳源气体甲烷，保持25～30min，反应完成；切断电源，关闭碳源气体，再次通入保护气体，用于排净碳源气体，在保护气体的环境下直至管子冷却到室温，取出金属箔片基底，得到位于基底上的石墨烯；
2.2)使用机械剥离法，剥离出单层石墨烯；再选取聚二甲基硅氧烷PDMS作为转印聚合物，得到异质结构Graphene/PDMS；
2.3)将Graphene/PDMS翻转，使石墨烯面朝下，并利用转移台将其与步骤1中预处理后的衬底层精确对准，让聚二甲基硅氧烷PDMS上的单层石墨烯与衬底贴合，再缓慢抬起聚二甲基硅氧烷PDMS，将单层石墨烯转移至衬底层的上表面；
步骤3、对石墨烯层进行等离子修饰：
借助掩膜版工具，使用O2等离子体对石墨烯层表面进行选择性修饰，引入缺陷空隙，并将其作为金属源沉积通道；
步骤4、利用限域沉积法形成金属层：
将步骤3得到的样品放入CVD炉中，循环通入三甲基镓TMGa，并加热到500～600℃，对三甲基镓TMGa进行分解获取镓原子作为金属源；该原子能够穿过石墨烯层表面的缺陷和空隙，并嵌入到衬底层上表面，形成Ga金属层；
步骤5、生长二维宽带隙半导体：
将步骤4得到的样品置于真空环境中，通入氨气或氧气进行加热分解，制备二维宽带隙半导体材料GaN或Ga2O3，在该制备中通过控制温度、时间，以及气体浓度和流速实现对二维宽带隙半导体材料厚度的控制；
步骤6、高温退火诱导重构，得到二维重构铁电相宽带隙半导体材料：
高温退火诱导步骤5制备的二维宽带隙半导体材料样本实现原子重构，然后将聚二甲基硅氧烷PDMS高分子膜粘附在样本上，并使PDMS高分子膜与样本结构充分接触进行按压，然后慢慢剥离，去除样本表面残留的石墨烯，得到在衬底上生长的二维重构铁电相宽带隙半导体材料。
3.根据权利要求2所述的方法，其特征在于：步骤1中所述衬底，选用Si、SiC或者蓝宝石中的任意一种。
4.根据权利要求2所述的方法，其特征在于：步骤2.1)中的保护气体采用氢气和氩气混合气体，或者氢气和氮气混合气体。
5.根据权利要求2所述的方法，其特征在于：步骤3中使用O2等离子体对石墨烯层表面进行选择性修饰时，通入O2的气体流量为10～100sccm，功率为3～5W，时间5min。
6.根据权利要求2所述的方法，其特征在于：步骤4中的金属源，还可以是Al、In、Zn中的任意一种。
7.根据权利要求2所述的方法，其特征在于：步骤5中所述通入氨气/氧气进行加热分解制备二维宽带隙半导体材料GaN/Ga2O3结构，具体是：通过通入氨气进行加热分解获取N原子，该N原子通过石墨烯缺陷空隙进入Ga金属源层制备二维GaN；或者通过通入氧气进行加热分解获取O原子，该O原子通过石墨烯缺陷空隙进入Ga金属层制备二维Ga2O3。
8.一种利用权利要求1所述材料制作的电子器件，其特征在于，自下而上依次包括：衬底层、二维宽带隙半导体沟道层、源漏电极、栅介质层和栅极电极。
9.根据权利要求8所述的电子器件，其特征在于：源漏电极和栅极电极，均由5nm铬和25nm金蒸镀得到。
CN202311512659.0A 2023-11-14 2023-11-14 二维重构铁电相宽带隙半导体材料及其制备方法 Pending CN117577665A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311512659.0A CN117577665A (zh) 2023-11-14 2023-11-14 二维重构铁电相宽带隙半导体材料及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311512659.0A CN117577665A (zh) 2023-11-14 2023-11-14 二维重构铁电相宽带隙半导体材料及其制备方法

Publications (1)

Publication Number Publication Date
CN117577665A true CN117577665A (zh) 2024-02-20

Family

ID=89883638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311512659.0A Pending CN117577665A (zh) 2023-11-14 2023-11-14 二维重构铁电相宽带隙半导体材料及其制备方法

Country Status (1)

Country Link
CN (1) CN117577665A (zh)

Similar Documents

Publication Publication Date Title
US20100178234A1 (en) Multilayer substrate and method for producing the same, diamond film and method for producing the same
CN109346400B (zh) 一种高质量Ga2O3薄膜及其异质外延制备方法
US6696306B2 (en) Methods of fabricating layered structure and semiconductor device
CN109411328B (zh) 一种通过掺杂铁降低结晶温度的氧化镓薄膜制备方法
CN108987257B (zh) 利用卤化物气相外延法在Si衬底上生长Ga2O3薄膜的方法
CN108428618B (zh) 基于石墨烯插入层结构的氮化镓生长方法
JP2012243792A (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
CN112687525B (zh) 一种提高超薄氮化镓场效应管晶体质量的外延方法
CN113506777A (zh) 半导体元件用外延基板和半导体元件
CN116497455B (zh) 一种调控铁电畴尺寸的氮化物铁电半导体的制备方法
CN110828291A (zh) 基于单晶金刚石衬底的GaN/AlGaN异质结材料及其制备方法
CN116053120B (zh) 氮化物外延结构及其制备方法和应用
EP2296169A1 (en) Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate
US20130171811A1 (en) Method for manufacturing compound semiconductor
JP3671215B2 (ja) サファイア基板上への窒化インジウム積層方法
TWI379021B (en) Method for forming group-iii nitride semiconductor epilayer on silicon substrate
JP2005001928A (ja) 自立基板およびその製造方法
CN115938940A (zh) 一种氮化硼范德华外延氮化镓微波材料及生长方法
CN117577665A (zh) 二维重构铁电相宽带隙半导体材料及其制备方法
CN112530803B (zh) GaN基HEMT器件的制备方法
KR20190087861A (ko) 표면 조도가 개선된 반도체 구조체 및 이의 제조 방법
CN113871473A (zh) 一种控制范德瓦耳斯外延与远程外延生长模式的装置及方法
JP2004307253A (ja) 半導体基板の製造方法
CN107564799A (zh) GaN衬底的表面处理方法
JP2005203666A (ja) 化合物半導体デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination