CN113891859A - 晶体、结晶性氧化物半导体、包含结晶性氧化物半导体的半导体膜、包含晶体和/或半导体膜的半导体装置以及包含半导体装置的系统 - Google Patents

晶体、结晶性氧化物半导体、包含结晶性氧化物半导体的半导体膜、包含晶体和/或半导体膜的半导体装置以及包含半导体装置的系统 Download PDF

Info

Publication number
CN113891859A
CN113891859A CN202080039782.3A CN202080039782A CN113891859A CN 113891859 A CN113891859 A CN 113891859A CN 202080039782 A CN202080039782 A CN 202080039782A CN 113891859 A CN113891859 A CN 113891859A
Authority
CN
China
Prior art keywords
crystalline oxide
film
oxide semiconductor
semiconductor
thermistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080039782.3A
Other languages
English (en)
Inventor
松田时宜
佐佐木贵博
人罗俊实
高桥勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of CN113891859A publication Critical patent/CN113891859A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G45/00—Compounds of manganese
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

作为实施方式之一，本发明涉及一种晶体，包含金属氧化物，所述金属氧化物包含Ga和Mn并具有刚玉结构。

Description

晶体、结晶性氧化物半导体、包含结晶性氧化物半导体的半导 体膜、包含晶体和/或半导体膜的半导体装置以及包含半导体 装置的系统
技术领域
本发明涉及对热敏电阻和功率器件等半导体装置有用的晶体、对功率器件等半导体装置有用的结晶性氧化物半导体。另外，本发明涉及具有晶体和/或结晶性氧化物半导体的半导体装置。进而，本发明涉及包含半导体装置的系统。
背景技术
作为能够实现高耐压、低损耗及高耐热的新一代开关元件，使用带隙大的氧化镓(Ga2O3)的半导体装置受到关注，期待应用于逆变器等功率用半导体装置。而且，由于带隙大，也被期待作为LED和传感器等受发光装置的应用。该氧化镓可以通过分别或组合铟和铝作为混晶来控制带隙，构成作为InAlGaO系半导体的极富魅力的材料系统。这里，InAlGaO系半导体示出InXAlYGaZO3(0≤X≤2、0≤Y≤2、0≤Z≤2、X+Y+Z＝1.5～2.5)，作为包括氧化镓在内的同一材料系统具有领先优势。
在使用带隙大的半导体材料的半导体装置中，为了提高包含半导体特性的电气特性，进行了各种尝试。在专利文献4中，在使用MBE法制造β-Ga2O3系半导体元件时，通过离子注入进行掺杂，作为n型掺杂剂的例子记载有硅。然而，在通过离子注入进行掺杂的情况下，存在如下问题：在离子注入后，如果不在高温(例如，1000℃)下进行退火处理，则不能作为供体使用。另外，在专利文献1所述的方法中，即使进行了活性化退火处理，例如，在将硅用作掺杂剂的情况下，晶体缺陷多，电气特性也差，难以得到例如迁移率1cm2/Vs以上。
在使用带隙大的半导体材料的半导体装置中，为了提高包含半导体特性的电气特性，进行了各种尝试。例如，在专利文献4中，在使用MBE法制造β-Ga2O3系半导体元件时，通过对膜进行离子注入来进行掺杂，作为n型掺杂剂的例子记载有硅。但是，在通过离子注入对膜进行掺杂的情况下，存在如下问题：在离子注入后，如果不在高温(例如，1000℃)下进行退火处理，则不能作为供体使用。另外，在专利文献4所述的方法中，即使进行了活性化退火处理，例如，在将硅用作掺杂剂的情况下，晶体缺陷多，电气特性也差，难以得到例如迁移率1cm2/Vs以上。另外，在本申请人的专利文献5中记载了包含以具有刚玉结构的氧化物半导体为主要成分的结晶性氧化物半导体膜包含锗、硅、钛、锆、钒或铌，与使用锡作为掺杂剂的物质相比，电气特性更优异。进而，为了提高晶体和结晶性氧化物半导体膜的电气特性，进行了各种各样的研究(例如，专利文献6)。
另外，以往在电子设备等产品或具备电子设备的系统中，在电子设备的温度补偿中使用温度传感器或气体传感器，在温度传感器或气体传感器中，作为半导体装置之一，使用热敏电阻。所述热敏电阻的种类具有负温度系数(Negative Temperature Coefficient；NTC)热敏电阻和正温度系数(Positive Temperature Coefficient；PTC)热敏电阻。
负温度系数(NTC)热敏电阻是利用了随着温度升高而电阻减小的现象的热敏电阻，在广范围的温度下电阻呈指数下降的n型半导体的性质强，大部分热敏电阻属于负温度系数热敏电阻。正温度系数(PTC)热敏电阻是利用了当温度升高并超过一定温度时电阻急剧增加的现象的特殊的热敏电阻。
近年来，电子设备的小型化和薄型化不断发展，电子设备所使用的温度传感器和气体传感器，甚至这些传感器所使用的热敏电阻元件也要求小型化和薄型化。对于这样的要求，虽然研究了使用热敏电阻膜的热敏电阻元件，但是由于机械强度弱、热敏电阻特性不足等原因，不能令人满意。
在专利文献1中记载了通过常温真空粉末喷射法形成的NTC热敏电阻膜。但是，专利文献1记载的NTC热敏电阻膜，机械强度弱，薄膜化也困难，另外，还存在使用真空装置需要复杂的工序等问题。
另外，在专利文献2中记载了通过气胶沉积法形成的热敏电阻膜。然而，想要通过气胶沉积法得到热敏电阻膜时，如果不使用小口径的喷嘴将气溶胶猛力地喷射到基板上并使热敏电阻原料粒子碰撞，就不能得到热敏电阻特性良好的粒状致密的膜，另外即使得到这样的膜，也难以扩大膜的面积，即使花很长时间制成膜状，密合性和表面平坦性也很差，根据专利文献2记载的方法形成的热敏电阻膜如果不是数微米以上的厚膜，则存在热敏电阻特性不足或者作为膜还远没有令人满意的问题。
如上所述，以往即使想要得到热敏电阻膜，在单纯地使热敏电阻原料微粒堆积的情况下，膜的机械强度弱，热敏电阻特性也不足，另外，即使在将热敏电阻原料微粒喷涂到基板上使其碰撞而形成致密的膜的情况下，如果不形成数微米以上的膜，也不能得到充分的热敏电阻特性，得到这样的热敏电阻特性的膜也存在密合性和表面平坦性差等问题。
另外，在专利文献3中记载了薄膜热敏电阻元件，但是在专利文献3记载的薄膜热敏电阻元件中，如果在电极内不含有一定量的氧和氮，则无法确保与热敏电阻膜的密合性，另外立式热敏电阻元件还存在难以实现的问题。
专利文献1：日本特开2010-251757号公报
专利文献2：日本特开2015-115438号公报
专利文献3：日本专利第5509393号公报
专利文献4：WO2013/035841号公报
专利文献5：日本专利第6557899号公报
专利文献6：WO2018/052097号公报
发明内容
作为本发明的第一方式，目的之一在于提供一种晶体品质优异的晶体。作为本发明的第二方式，目的之一在于提供一种半导体特性优异的结晶性氧化物半导体。进而，作为本发明的第三方式，目的之一在于提供一种半导体特性优异的半导体装置。另外，作为本发明的方式之一，目的之一在于作为能够实现热敏电阻特性的半导体膜，提供热敏电阻膜和/或具有热敏电阻膜的半导体装置。
本发明人等在特定条件下使用雾化CVD法，成功地得到了包含Ga和Mn并具有刚玉结构的晶体，进而为了达到上述至少一个目的而进行了深入研究的结果，发现在特定条件下使用雾化CVD法，成功地使包含Ga和Mn并具有刚玉结构的结晶性氧化物半导体生长，由此得到的结晶性氧化物半导体具有优异的电气特性，可以一举解决上述传统问题。另外，本发明人等为了达到上述至少一个目的而进行了深入研究的结果，发现在特定条件下使用雾化CVD法，成功地形成了包含Ga和Mn并具有刚玉结构的结晶性氧化物半导体，由此得到的膜在200℃～250℃中可以实现高灵敏度的优异的热敏电阻特性。
另外，本发明人等在得到上述知识之后，进而经过反复研究，最终完成了本发明。
即，本发明涉及以下的技术方式。
[1]一种晶体，其中，包含金属氧化物，所述金属氧化物包含Ga和Mn并具有刚玉结构。
[2]根据所述[1]所述的晶体，其中，刚玉结构的金属氧化物的金属成分中的Ga的含量为30原子％以上。
[3]根据所述[1]或[2]所述的晶体，其中，晶体包含掺杂剂。
[4]一种结晶性氧化物半导体，其中，包含Ga和Mn并具有刚玉结构。
[5]根据所述[4]所述的结晶性氧化物半导体，其中，具有刚玉结构的结晶性氧化物半导体的金属成分中的Ga的含量为30原子％以上。
[6]根据所述[4]或[5]所述的结晶性氧化物半导体，其中，所述结晶性氧化物半导体包含掺杂剂。
[7]根据所述[6]所述的结晶性氧化物半导体，其中，所述结晶性氧化物半导体中的Mn的含量少于所述掺杂剂的含量。
[8]根据所述[6]或[7]所述的结晶性氧化物半导体，其中，载体密度在1×1015/cm3～1×1022/cm3的范围内。
[9]根据所述[6]或[7]所述的结晶性氧化物半导体，其中，载体密度在1×1018/cm3～1×1022/cm3的范围内。
[10]根据所述[4]～[9]中任一项所述的结晶性氧化物半导体，其中，具有膜形状。
[11]根据所述[10]所述的结晶性氧化物半导体，其中，所述结晶性氧化物半导体具有m面作为主面。
[12]一种半导体装置，至少具备结晶性氧化物半导体膜，其中，所述结晶性氧化物半导体膜包含所述[1]～[3]中任一项所述的晶体和/或所述[4]～[11]中任一项所述的结晶性氧化物半导体。
[13]根据所述[12]所述的半导体装置，其中，具有配置在所述结晶性氧化物半导体膜的第一面侧的第一电极和第二电极，所述第一电极与所述第二电极隔开配置。
[14]根据所述[12]所述的半导体装置，其中，具有配置在所述结晶性氧化物半导体膜的所述第一面侧的第一电极和配置在所述结晶性氧化物半导体膜的第二面侧的第二电极，所述第二面位于所述第一面的相反侧。
[15]根据所述[12]～[14]中任一项所述的半导体装置，其中，其为二极管或晶体管。
[16]根据所述[12]～[15]中任一项所述的半导体装置，其中，其为MOSFET。
[17]根据所述[12]～[15]中任一项所述的半导体装置，其中，其为功率器件。
[18]根据所述[12]～[14]中任一项所述的半导体装置，其中，其为热敏电阻。
[19]一种半导体系统，具备半导体装置，其中，所述半导体装置为根据所述[12]～[18]中任一项所述的半导体装置。
在本发明的第一实施方式中，具有刚玉结构的晶体和/或结晶性氧化物半导体发挥优异的电气特性。另外，在本发明的第二实施方式中，具有结晶性氧化物半导体膜的热敏电阻在200℃～250℃中发挥高灵敏度的优异的热敏电阻特性。另外，在本发明的第二实施方式中，具有刚玉结构的晶体和/或结晶性氧化物半导体是高品质的，对于所述热敏电阻等是有用的。
附图说明
图1是表示本发明的第一实施方式中的、结晶性氧化物半导体膜的侧面的概略图。
图2是表示本发明的第一实施方式中的、包含半导体膜的半导体装置的一例的概略剖视图。
图3是表示本发明的第一实施方式中的、包含半导体膜的半导体装置的一例的概略剖视图。
图4表示作为本发明的半导体装置的实施方式之一的结势垒肖特基二极管(JBS)的概略剖视图。
图5是示意性地表示电源系统的一例的图。
图6是示意性地表示系统装置的一例的图。
图7是示意性地表示电源装置的电源电路图的一例的图。
图8是表示在实施例中原料溶液中的Mn量(％)与得到的结晶性氧化物半导体的迁移率之间的关系的图表。
图9是表示在实施例中原料溶液中的Mn量(％)与得到的结晶性氧化物半导体的载体密度之间的关系的图表。
图10是表示在改变原料溶液中的Mn量(％)的同时使其晶体生长、并与掺入结晶性氧化物半导体中的Mn量之间的关系的SIMS数据。
图11是表示本发明的第二实施方式中的、热敏电阻的一例的概略结构图。
图12是表示本发明的第二实施方式中的、热敏电阻的一例的概略结构图。
图13是表示本发明的第二实施方式中的、热敏电阻的一例的概略结构图。
图14是表示本发明的第二实施方式中的、热敏电阻的一例的概略结构图。
图15是表示本发明的第二实施方式中的、热敏电阻的一例的概略结构图。
图16是本发明的第二实施方式中的、热敏电阻的一例安装到电路基板上的概略结构图。
图17是在实施例1中使用的成膜装置(雾化CVD装置)的概略结构图。
图18是表示制法的一例的图。
图19是表示制法的一例的图。
图20是表示实施例1中的XRD数据的图。
图21是表示使用本发明的产品的燃料电池系统的优选一个方式的结构图。
图22是表示实施例1～3中的热敏电阻特性的评价结果的图。
具体实施方式
本发明的晶体只要是包含金属氧化物则不特别限定，所述金属氧化物包含镓(Ga)和锰(Mn)并具有刚玉结构，可以是单晶，也可以是多晶。在本发明中，优选所述晶体包含所述金属氧化物作为主要成分。这里，“主要成分”是指例如以原子比计50％以上的比例包含所述晶体中的所述金属氧化物即可。在本发明中，优选所述晶体中的金属氧化物以原子比计为70％以上，更优选为80％以上。所述晶体中的Ga的含量只要不阻碍本发明的目的则不特别限定，具有刚玉结构的晶体的金属氧化物的金属成分中的Ga的含量优选为30原子％以上，更优选为60原子％以上，最优选为90原子％以上。另外，所述晶体中的Mn的含量相对于刚玉结构的金属氧化物中的Ga的含量优选为0.1原子％以上。另外，所述晶体只要包含Ga和Mn并包含刚玉结构则不特别限定，进而还可以是包含一种或两种以上的除Ga和Mn以外的其他金属成分的混晶。作为其他金属成分，例如可以举出铝(Al)、铟(In)、锶(Sr)、Mn以外的过渡金属等，更具体而言，可以举出Al、In、Sr、铜(Cu)、锌(Zn)、钯(Pd)、铱(Ir)、镭(Rh)、钌(Ru)、铁(Fe)、钼(Mo)、钨(W)、钛(Ti)、钽(Ta)、锆(Zr)、铪(Hf)、铌(Nb)、钒(V)、钴(Co)、镍(Ni)、钌(Ru)、锡(Sn)或铬(Cr)等。
所述晶体可以包含掺杂剂。通过包含所述掺杂剂，可以使电气特性更良好。作为所述掺杂剂，例如可以举出n型掺杂剂、p型掺杂剂等。作为所述n型掺杂剂，例如可以举出锡(Sn)、锗(Ge)、硅(Si)、钒(V)、铌(Nb)、钽(Ta)、钛(Ti)、锆(Zr)、铪(Hf)等。作为所述p型掺杂剂，例如可以举出镁(Mg)、钙(Ca)等。在本发明的实施方式中，所述晶体可以是结晶性氧化物半导体。另外，所述晶体也可以具有膜形状。
所述结晶性氧化物半导体只要是包含Ga和Mn并具有刚玉结构的结晶性氧化物半导体则不特别限定，可以是单晶，也可以是多晶。所述结晶性氧化物半导体通常包含所述掺杂剂或/和氧空位。所述掺杂剂的载体密度没有特别限定，例如优选为约1×1014/cm3～1×1022/cm3，更优选为1×1015/cm3～1×1022/cm3。所述结晶性氧化物半导体中的Ga的含量只要不阻碍本发明的目的则不特别限定，具有刚玉结构的结晶性氧化物半导体的金属成分中的Ga的含量优选为30原子％以上，更优选为60原子％以上，最优选为90原子％以上。另外，所述结晶性氧化物半导体中的Mn的含量相对于具有刚玉结构的结晶性氧化物半导体的金属氧化物中的Ga的含量优选为0.1原子％以上。另外，所述结晶性氧化物半导体只要包含Ga和Mn并包含刚玉结构则不特别限定，进而还可以是包含一种或两种以上的除Ga和Mn以外的其他金属成分的混晶。作为其他金属成分，例如可以举出铝(Al)、铟(In)、锶(Sr)、Mn以外的过渡金属等，更具体而言，可以举出Al、In、Sr、铜(Cu)、锌(Zn)、钯(Pd)、铱(Ir)、镭(Rh)、钌(Ru)、铁(Fe)、钼(Mo)、钨(W)、钛(Ti)、钽(Ta)、锆(Zr)、铪(Hf)、铌(Nb)、钒(V)、钴(Co)、镍(Ni)、钌(Ru)、锡(Sn)或铬(Cr)等。此外，在本发明的实施方式中，优选所述结晶性氧化物半导体中Mn的含量小于所述掺杂剂的含量。
在本发明的一个方式中，晶体至少包含Ga和Mn并具有刚玉结构。另外，在本发明的另一方式中，结晶性氧化物半导体包含Ga、Mn和掺杂剂。所述结晶性氧化物半导体可以是具有膜形状的半导体膜。另外，进而作为另一方式，所述晶体或所述结晶性氧化物半导体也可以是混晶。在所述结晶性氧化物半导体是混晶的情况下，可以举出与一种或两种以上的金属氧化物的混晶，作为所述金属氧化物的优选例子，例如可以举出氧化镓、氧化铝、氧化铟、氧化铱、氧化铑、氧化铁等。在本发明的半导体装置的方式中，优选所述晶体的主要成分是氧化镓。此外，在本发明的实施方式中，在氧化物半导体膜包含α-Ga2O3的情况下，所述氧化物半导体膜的金属元素中的镓以原子比计为30％以上的比例包含即可。在本发明的实施方式中，优选所述氧化物半导体膜的金属元素中的镓的原子比为70％以上，更优选为80％以上。另外，即使在所述晶体是混晶(例如，具有包含氧化镓和铟和/或铝的刚玉结构的混晶)的情况下，优选所述氧化物半导体膜的主要成分是氧化镓。作为一例，在氧化物半导体膜包含α-(AlGa)2O3的情况下，所述氧化物半导体膜的金属元素中的镓的比例也最高，以30原子％以上的比例包含即可。本发明的实施方式中的结晶性氧化物半导体膜包含Mn和选自所述掺杂剂中的至少一个，优选所述结晶性氧化物半导体中的Mn的含量小于所述掺杂剂的含量。作为本发明的一个实施方式，结晶性氧化物半导体的载体密度优选在1×1018/cm3～1×1022/cm3的范围内。
图1示出本发明的实施方式中的晶体的侧视图。所述晶体可以具有膜形状。另外，所述晶体也可以是结晶性氧化物半导体。所述结晶性氧化物半导体2包含Ga、Mn和掺杂剂并具有刚玉结构。所述结晶性氧化物半导体中的Mn的含量少于所述掺杂剂的含量。
图2是表示作为本发明的实施方式之一的半导体装置的一个方式的部分剖视图。半导体装置10具有结晶性氧化物半导体2，所述结晶性氧化物半导体2包含至少含有氧化镓的晶体，结晶性氧化物半导体2包含反转通道区域2a。进而，半导体装置10具有第一半导体区域1a和第二半导体区域1b。在本实施方式中，反转通道区域2a在俯视中位于第一半导体区域1a与第二半导体区域1b之间。另外，第一半导体区域1a和第二半导体区域1b配置在结晶性氧化物半导体2上。半导体装置10进一步具有基板9和配置在基板9上的金属氧化物膜3。金属氧化物膜3包含氧化镓，也可以作为主要成分包含氧化镓。金属氧化物膜3优选为电阻比结晶性氧化物半导体2更高的膜。所述结晶性氧化物半导体2可以具有膜形状。图2的半导体装置是MOSFET，详细而言是横式的MOSFET，结晶性氧化物半导体2是p型半导体膜，具有设置在结晶性氧化物半导体2内且在表面上形成有包含磷的氧化膜2b的反转通道区域2a。在本实施方式中，第一半导体区域1a是n+型半导体层(n+型源极层)。另外，第二半导体区域1b是n+型半导体层(n+型漏极层)。在本实施方式中，所述结晶性氧化物半导体2具有膜形状。半导体装置10具有配置在结晶性氧化物半导体2的膜的第一面侧的第一电极5b和第二电极5c，所述第一电极5b与所述第二电极5c隔开配置。在本实施方式中，第一电极5b是源极，第二电极5c是漏极，进而还具有第三电极5a。此外，第三电极5a是栅极。在本实施方式中，所述结晶性氧化物半导体2可以具有刚玉结构，至少包含镓(Ga)、锰(Mn)和掺杂剂。
(SBD)
图3是本发明的半导体装置的一个方式的部分剖视图，示出本发明所涉及的肖特基势垒二极管(SBD)的一例。半导体装置12中，作为结晶性氧化物半导体2具备n-型半导体层、n+型半导体层3、肖特基电极11a和欧姆电极11b。在本实施方式中，所述结晶性氧化物半导体2具有刚玉结构，至少包含镓(Ga)、锰(Mn)和掺杂剂。另外，所述结晶性氧化物半导体2的载体密度优选在1×1015/cm3～1×1022/cm3的范围内。
肖特基电极和欧姆电极的材料可以是公知的电极材料，作为所述电极材料，例如可以举出Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯乙烯、聚噻吩或聚吡咯等有机导电化合物或它们的混合物等。
肖特基电极和欧姆电极的形成例如可以通过真空蒸镀法或溅射法等公知的手段来进行。更具体而言，例如，在形成肖特基电极的情况下，可以通过使由Mo构成的层和由Al构成的层层叠，对由Mo构成的层和由Al构成的层实施利用光刻的手法的图案化来进行。
在向图3的SBD施加反向偏置的情况下，由于空乏层(未示出)扩展到n型半导体层101a之中，因此成为高耐压的SBD。另外，在施加正向偏置的情况下，电子从欧姆电极105b流向肖特基电极105a。这样，使用了所述半导体结构的SBD，在高耐压/大电流用中优异，开关速度也快，耐压性/可靠性也优异。
图4示出作为本发明的半导体装置的一个实施方式的结势垒肖特基二极管(JBS)的概略剖视图。图4的半导体装置13包括：结晶性氧化物半导体2的区域；势垒电极，作为设置在所述结晶性氧化物半导体2的区域上且与所述结晶性氧化物半导体2的区域之间可形成肖特基势垒的第一电极11a；以及势垒高度调整层，设置在势垒电极与结晶性氧化物半导体区域2之间且与所述半导体2的区域之间可形成比势垒电极的肖特基势垒的势垒高度大的势垒高度的肖特基势垒。此外，势垒高度调整层14嵌入设置在结晶性氧化物半导体2的区域的第一面2a侧的沟槽15中。在本发明的实施方式中，优选每隔一定间隔设置多个沟槽15和配置在沟槽15内的多个势垒高度调整层，更优选在所述势垒电极的两端与所述半导体区域之间分别设置所述势垒高度调整区域。根据这样的优选方式，构成为热稳定性和密合性更优异，漏电流更减轻，进而更耐压等半导体特性优异的JBS。此外，图4的半导体装置13在结晶性氧化物半导体2的区域的第二面2b侧具备欧姆电极作为第二电极11b。图4的半导体装置13在所述沟槽15的底面15a与侧面15b之间具有圆弧部15c，所述圆弧部的曲率半径在100nm～500nm的范围内，电场缓和效果优异，能够降低导通电阻。
图4的半导体装置的各层的形成手段只要不阻碍本发明的目的则不特别限定，也可以是公知的手段。例如，可以举出通过真空蒸镀法、CVD法、溅射法、各种涂覆技术等成膜后，通过光刻法形成图案的手段，或者使用印刷技术等直接形成图案的手段等。
另外，在本实施方式中，也可以进行结晶性氧化物的蚀刻来形成沟槽。蚀刻方法至少包括蚀刻结晶性氧化物，在1Pa以上且10Pa以下的压力下对所述结晶性氧化物进行所述的蚀刻。另外，本实施方式的结晶性氧化物半导体层的沟槽形成方法包括蚀刻结晶性氧化物半导体层并在所述结晶性氧化物半导体层上形成至少一个沟槽，其中，在1Pa以上且10Pa以下的压力下对所述结晶性氧化物半导体层进行所述的蚀刻。
在本实施方式中，可以适当地使用现有的各种蚀刻剂和蚀刻手段，所述蚀刻既可以是干法蚀刻，也可以是湿法蚀刻，优选使用等离子体化的蚀刻气体进行所述蚀刻，更优选使用ICP-RIE装置进行所述蚀刻。另外，在本发明中，所述压力优选为2Pa以上，最优选为5Pa以上。另外，在本实施方式中，优选至少使用卤素进行所述蚀刻，更优选使用氯。另外，在本实施方式中，优选在惰性气体的气氛下进行所述蚀刻，更优选在Ar气氛下进行。另外，在本发明中，优选在卤素气体的气氛下进行所述蚀刻，因为在氯气的气氛下进行能够更容易地形成适于功率器件等半导体装置的沟槽，因此更优选。另外，在本发明中，还优选所述蚀刻气体的等离子体的偏置为50W以上。另外，在本实施方式中，优选所述结晶性氧化物至少包含镓。另外，在本实施方式中，优选结晶性氧化物具有刚玉结构，更优选具有亚稳相的晶体结构。另外，在本实施方式中，优选所述结晶性氧化物为层状。另外，在本发明中，优选所述结晶性氧化物为结晶性氧化物半导体。
根据上述优选的方法，例如，容易获得如下的半导体装置：其包括：包含至少一个沟槽的结晶性氧化物半导体层、以及与所述结晶性氧化物半导体层电连接的至少一个电极，在所述沟槽的底面与侧面之间具有至少一个圆弧部，所述圆弧部的曲率半径在100nm～500nm的范围内，所述侧面与所述结晶性氧化物半导体层的第一面所形成的角为90°以上。
“曲率半径”是指在所述沟槽截面中，相对于所述圆弧部的曲线的接触圆的半径。“圆弧部”不仅包含正圆的一部分，也可以包含椭圆的一部分，作为整体呈圆弧状即可，例如也可以是多边形的角部分呈圆弧的形状的一部分。也就是，所述圆弧部只要是在所述沟槽截面中具有曲线的形状的部分即可，只要设置在所述侧面与所述底面之间的至少一部分即可。例如，图2示出圆弧部的例子。图2所示的结晶性氧化物半导体具备具有两个曲率半径的圆弧部7c。图2中，R1、R2的曲率半径均在100nm～500nm的范围内。在本发明中，通过设为这样的曲率半径的范围，能够实现优异的电场缓和效果，导通电阻也能够降低。另外，在本发明的实施方式中，所述沟槽也可以在所述沟槽的底面7b与侧面7a之间的全部具有圆弧部。
所述沟槽形成于所述结晶性氧化物半导体层，只要不阻碍本发明的目的则不特别限定。所述沟槽的深度等也不特别限定，在本发明中，所述沟槽截面中的所述沟槽的深度通常为200nm以上，优选为500nm以上，更优选为1μm以上。此外，所述沟槽的深度的上限不特别限定，优选为100μm，更优选为10μm。另外，所述沟槽截面中的所述沟槽的宽度也不特别限定，通常为200nm以上，优选为500nm以上。此外，所述沟槽的宽度的上限不特别限定，优选为100μm，更优选为10μm。根据这样的优选范围的沟槽，作为功率器件等半导体装置能够发挥更优异的半导体特性。另外，在所述沟槽剖面中，作为另一实施方式之一，可以举出所述沟槽的宽度朝向底面变窄的情况作为优选的例子，根据这样的优选的例子，能够形成良好的界面，能够得到更良好的电气特性，因此优选。另外，还优选地，所述沟槽的侧面为锥状，所述侧面相对于所述结晶性氧化物半导体层的第一面具有锥角。
图5是示意性地表示电源装置的电源电路图的一例的图。
本发明的实施方式中的半导体装置，除了上述事项以外，进一步采用公知的方法，优选地用作功率模块、逆变器或转换器，进而优选地用于例如使用电源装置的半导体系统等。通过使用公知的方法连接到布线图案等，能够从所述半导体装置或作为所述半导体装置来制作所述电源装置。图5示出使用多个所述电源装置171、172和控制电路173构成的电源系统170。如图6所示，所述电源系统170能够将电子电路181和电源系统182组合用于系统装置180。此外，图7示出电源装置的电源电路图的一例。图7示出由功率电路和控制电路构成的电源装置的电源电路，通过逆变器192(由MOSFETA～D构成)以高频开关DC电压并转换为AC后，通过变压器193实施绝缘和变压，以整流MOSFET整流后，通过DCL195(平滑用线圈L1、L2)和电容器进行平滑，输出直流电压。此时，通过电压比较器197将输出电压与基准电压进行比较，通过PWM控制电路196控制逆变器192和整流MOSFET194，以成为期望的输出电压。
在本发明的第二实施方式中，结晶性氧化物半导体是用于热敏电阻的热敏电阻膜，只要包含所述晶体或所述结晶性氧化物半导体作为主要成分则不特别限定。这里，“主要成分”是指例如以原子比50％以上的比例包含所述热敏电阻膜中的所述晶体或所述结晶性氧化物半导体即可。在本发明中，优选为所述膜中的所述结晶性氧化物半导体的原子比70％以上，更优选为80％以上。另外，所述热敏电阻膜的膜厚不特别限定，优选为10μm以下，更优选为0.001μm～10μm。
所述热敏电阻膜适合用于各种热敏电阻。在本发明中，优选所述热敏电阻是具有热敏电阻膜、配置在热敏电阻膜的第一面侧的第一电极、以及配置在位于第一面的相反侧的第二面侧的第二电极的热敏电阻。
下面，对所述热敏电阻的优选的实施方式进行说明，但是本发明不限于这些实施方式。
本发明的热敏电阻的优选的实施方式之一的特征在于至少具备所述热敏电阻膜和电极。所述热敏电阻优选具有：配置在热敏电阻膜的第一面侧的第一电极和配置在位于所述热敏电阻膜的第一面的相反侧的第二面侧的第二电极，所述热敏电阻膜以包含Ga和Mn并具有刚玉结构的结晶性氧化物半导体为主要成分。
在本发明中，优选所述热敏电阻是立式设备。在为这样的优选热敏电阻元件的情况下，则在低电阻且散热性中变得更优异。
另外，本发明的热敏电阻优选具有配置在所述热敏电阻膜的第一面侧的第一电极和配置在位于热敏电阻膜的第一面的相反侧的第二面侧的第二电极。图11是表示本发明热敏电阻的优选的方式的概略结构图。热敏电阻元件100具有热敏电阻膜50、配置在热敏电阻膜50的第一面侧的第一电极51、以及配置在位于热敏电阻膜50的第一面的相反侧的第二面侧的第二电极52。第一电极51和第二电极52分别构成为沿纵向导通。进而，也可以具有与第一电极51接触配置的基体54。基体54还可以包含具有导电性的金属膜。通过在基体表面设置导电性的金属膜，具有容易安装在电路基板的优点。另外，基体54没有特别限定，例如可以是具有刚玉结构的晶体基板。通过将基体作为晶体基板、并使晶体生长而形成热敏电阻膜，具有能够得到表面更平坦的热敏电阻膜的优点。图12是表示本发明热敏电阻的优选的方式的概略结构图。热敏电阻元件200具有热敏电阻膜50、配置在热敏电阻膜50的第一面侧的第一电极51、以及配置在位于热敏电阻膜50的第一面的相反侧的第二面侧的第二电极52。本方式的热敏电阻元件200可以具有位于第一电极51与热敏电阻膜50之间的层53。层53可以是晶体膜。图13是表示本发明热敏电阻的优选的方式的概略结构图。热敏电阻元件300具有：热敏电阻膜50、配置在热敏电阻膜50的第一面上的第一电极51、以及配置在位于热敏电阻膜50的第一面的相反侧的第二面上的第二电极52。如图13所示，也可以设置多个第二电极。图14是表示本发明热敏电阻的优选的方式的概略结构图。热敏电阻元件400具有：热敏电阻膜50、配置在热敏电阻膜50的第一面上的第一电极51、以及配置在位于热敏电阻膜50的第一面的相反侧的第二面上的第二电极52。图15是表示本发明热敏电阻的优选的方式的概略结构图。热敏电阻元件500具有：热敏电阻膜50、配置在热敏电阻膜50的第一面上的第一电极51、以及配置在位于热敏电阻膜50的第一面的相反侧的第二面上的第二电极52。在与第一电极51接触配置的基体54例如是蓝宝石基板的情况下，也可以将与第一电极51电连接的上表面电极配置在与第二电极52相同的一侧。另外，如图16所示，能够在位于电子设备1000的电路基板70上的第一电极71上、通过焊接等、经由导电性的基体54来电安装热敏电阻元件100的第一电极51，位于热敏电阻元件300的上表面的第二电极和电路基板的第二电极72电极通过引线键合60等电连接。这样，可以用作立式设备。
(热敏电阻膜)
对本发明的热敏电阻膜进行更详细地说明。所述热敏电阻膜可以是NTC热敏电阻膜，也可以是PTC热敏电阻膜。另外，本发明的热敏电阻膜还可以进一步具有刚玉结构以外的晶体结构。所述热敏电阻膜可以例如通过以下描述的优选的方式来得到。
对所述优选的方式进行说明。在本发明中，优选通过雾化CVD法进行所述的热敏电阻膜的形成，更优选通过如下工序进行：使热敏电阻膜的原料溶液雾化(雾化工序)，使液滴悬浮并得到雾化液滴，对于得到的雾化液滴(包括雾)供给载气并将其运送到基体(运送工序)，然后使所述雾化液滴在所述基体上进行热反应(成膜工序)来进行。此外，也可以与所述的热敏电阻膜的形成方法同样地形成所述晶体或所述结晶性氧化物半导体。
(基体)
所述基体不特别限定，可以是结晶性，也可以是非结晶性。所述基体的材料也只要不阻碍本发明的目的则不特别限定，可以是公知的基体，也可以是有机化合物，还可以是无机化合物。在本发明中，优选所述基体包含导电性材料或晶体。作为所述基体的形状，可以是任何形状，对所有形状都有效，例如可以举出平板或圆板等板状、纤维状、棒状、圆柱形、角柱状、筒状、螺旋状、球状、环状等，在本发明中，优选基板。在本发明中，优选所述基板在表面的一部分或全部具有晶体，更优选在晶体生长侧的主面的全部或一部分具有晶体的晶体基板，最优选在晶体生长侧的主面的全部具有晶体的晶体基板。所述晶体只要不阻碍本发明的目的则不特别限定，优选为三方晶系或六方晶系的晶体，更优选为具有刚玉结构的晶体。此外，在本发明的实施方式中，例如在所述晶体基板具有刚玉结构的情况下，所述主面为c面、a面或m面，能够进一步提高热敏电阻特性，因此优选。另外，作为本发明的实施方式之一，所述主面为m面能够进一步提高电气特性，因此优选。进而，所述晶体基板也可以具有偏离角，作为所述偏离角，例如可以举出0.1°～12.0°的偏离角等。这里，“偏离角”是指基板表面与晶体生长面所形成的角度。所述基板形状是板状，只要是成为所述结晶性氧化物半导体膜的支撑体就不特别限定。可以是绝缘体基板，也可以是半导体基板，但是在本发明中，还优选所述基体在表面形成有例如镍箔或贵金属箔等具有导电性的金属膜。另外，在本发明中，还优选所述基板是导电性基板。作为所述导电性基板，例如可以举出属于元素周期表第3族～第15族的一种或两种以上的金属，优选地举出一种或两种以上的过渡金属，更优选地举出元素周期表第7族～第11族的一种或两种以上的金属。所述基板的形状不特别限定，可以是大致圆形(例如圆形、椭圆形等)，也可以是多边形(例如，三角形、正方形、长方形、五边形、六边形、七边形、八边形、九边形等)，可以优选地使用各种形状。在本发明中，通过使所述基板的形状为优选形状，可以设定在基板上形成的膜的形状。另外，在本发明中，也可以使用大面积的基板，通过使用这样的大面积的基板，可以增大结晶性氧化物半导体的面积。所述晶体基板的基板材料只要不阻碍本发明的目的则不特别限定，可以是公知的材料。具有所述的刚玉结构的基板材料，例如可以优选地举出α-Al2O3(蓝宝石基板)或α-Ga2O3，可以举出c面蓝宝石基板、a面蓝宝石基板、m面蓝宝石基板或α氧化镓基板(c面、a面或m面)等作为更优选的例子。
另外，在本发明中，优选所述基体具有平坦面，但所述基体也可以在表面的一部分或全部具有凹凸形状，在所述基体是结晶性基体的情况下，能够使所述膜的晶体生长的品质更好，因此优选。具有所述的凹凸形状的基体只要在表面的一部分或全部形成由凹部或凸部构成的凹凸部即可，所述凹凸部只要是由凸部或凹部构成的则不特别限定，既可以是由凸部构成的凹凸部，也可以是由凹部构成的凹凸部，还可以是由凸部和凹部构成的凹凸部。另外，所述凹凸部可以由规则的凸部或凹部形成，也可以由不规则的凸部或凹部形成。在本发明中，优选周期性地形成所述凹凸部，更优选周期性且规则地进行图案化。作为所述凹凸部的形状，不特别限定，例如可以举出条纹状、点状、网状或随机状等，在本发明中，优选为点状或条纹状，更优选为点状。另外，在周期性且规则地对凹凸部进行图案化的情况下，优选所述凹凸部的图案形状为三角形、四边形(例如正方形、长方形或梯形等)、五边形或六边形等多边形、圆形、椭圆形等形状。另外，在以点状形成凹凸部的情况下，优选将点的格子形状设为例如正方格子、斜方格子、三角格子、六角格子等格子形状，更优选形成三角格子的格子形状。作为所述凹凸部的凹部或凸部的截面形状并不特别限定，例如可以举出コ字形、U字型、逆U字型、波型或三角形、四边形(例如正方形、长方形或梯形等)、五边形或六边形等多边形等。
(原料溶液)
所述原料溶液是晶体和/或结晶性氧化物半导体(下文中也称为膜)的膜的原料溶液，只要可以雾化和/或液滴化则不特别限定，可以包含无机材料，也可以包含有机材料。在本发明中，所述原料溶液通常包含所述结晶性氧化物的金属。所述金属既可以是金属单质，也可以是金属化合物，只要不阻碍本发明的目的则不特别限定。所述原料溶液中的所述金属的含量并不特别限定，优选为0.001重量％～80重量％，更优选为0.01重量％～80重量％。
在本发明中，作为所述原料溶液，可以优选地使用将所述金属以络合物或盐的形式溶解或分散在有机溶剂或水中的物质。作为络合物的形态，例如可以举出乙酰丙酮络合物、羰基络合物、氨络合物、羟基络合物等。作为盐的形态，例如可以举出有机金属盐(例如，金属醋酸盐、金属草酸盐、金属柠檬酸盐等)、硫化金属盐、硝化金属盐、磷酸化金属盐、卤化金属盐(例如氯化金属盐、溴化金属盐、碘化金属盐等)等。
原料溶液的溶剂不特别限定，可以是水等无机溶剂，也可以是乙醇等有机溶剂，还可以是无机溶剂和有机溶剂的混合溶剂。在本发明中，所述溶剂优选包含水，更优选为水或水和乙醇的混合溶剂，最优选为水。作为所述水，更具体而言，例如纯水、超纯水、自来水、井水、矿泉水、矿物水、温泉水、泉水、淡水、海水等，在本发明中，优选超纯水。
另外，也可以在所述原料溶液中混合氢卤酸和氧化剂等添加剂。作为所述氢卤酸，例如可以举出氢溴酸、盐酸、氢碘酸等，其中，氢溴酸或氢碘酸优选。作为所述氧化剂，例如可以举出过氧化氢(H2O2)、过氧化钠(Na2O2)、过氧化钡(BaO2)、过氧化苯甲酚(C6H5CO)2O2等过氧化物、次氯酸(HClO)、过氯酸、硝酸、臭氧水、过醋酸和硝基苯等有机过氧化物等。
所述原料溶液中也可以包含所述掺杂剂。通过使所述原料溶液中包含掺杂剂，从而能够控制所得到的膜的特性。
(雾化工序)
所述雾化工序使所述原料溶液变成雾化液滴。所述雾化工序只要能够使所述原料溶液雾化则不特别限定，可以是公知的雾化手段，在本发明中，优选是使用超声波的雾化液滴化手段。所述雾化液滴的初始速度为零，优选悬浮在空中，例如，更优选的不是像喷雾那样喷涂，而是作为浮在空间中的气体可运送的雾。雾化液滴的液滴尺寸不特别限定，可以是数mm左右的液滴，优选为50μm以下，更优选为1～10μm。
(运送工序)
在所述运送工序中，对通过所述雾化工序得到的雾化液滴供给载气，用载气将所述雾化液滴运送到所述基体。作为载气的种类，只要不阻碍本发明的目的则不特别限定，例如可以举出氧、臭氧、氮、氩等惰性气体，或者氢气、合成气体等还原气体等作为优选的例子。在本发明中，所述载气更优选为氧或惰性气体。另外，载气的种类可以是一种，但也可以是两种以上，也可以将使载气浓度变化后的稀释气体(例如10倍稀释气体等)等作为第二载气进一步使用。另外，载气的供给部位也不止一个，还可以有两个以上。载气的流量并不特别限定，优选为0.01～20L/分钟，更优选为0.1～10L/分钟。稀释气体的情况下，稀释气体的流量优选为0.001～10L/分钟，更优选为0.1～5L/分钟。
(成膜工序)
在成膜工序中，使所述雾化液滴热反应，在所述基体上形成所述膜。所述热反应只要所述雾化液滴通过热进行反应即可，只要反应条件等不阻碍本发明的目的则不特别限定。在本工序中，通常在溶剂的蒸发温度以上的温度进行所述热反应。另外，热反应可以在真空下、非真空下、非氧气氛下、还原气体气氛下以及氧气氛下的任何气氛下进行，在本发明中，优选在非真空下进行所述热反应，更优选在氮气氛下或氧气氛下进行。另外，所述热反应可以在大气压下、加压下以及减压下的任意条件下进行，在本发明中，优选在大气压下进行。另外，通过调整成膜时间，能够容易地调整得到的膜的膜厚。此外，在本发明中，所述膜既可以是单层膜，也可以是多层膜。
另外，在本发明中，优选在所述成膜工序之后进行退火处理。退火的处理温度只要不阻碍本发明的目的则不特别限定，通常为300℃～1100℃，优选为500℃～1000℃。另外，退火的处理时间通常为1分钟～48小时，优选为10分钟～24小时，更优选为30分钟～12小时。此外，退火处理只要不阻碍本发明的目的，可以在任何气氛下进行。
如上所述得到的膜优质且密合性等表面特性优异，直接或进行了剥离或加工等处理后，使用公知的手段，例如与电极层叠而被用于热敏电阻。
所述热敏电阻的优选的制造方法包括形成第一电极、以至少一部分接触该第一电极的方式通过雾化CVD方法形成所述膜、以及以至少一部分接触所述膜的方式形成所述第二电极。图18示出制法的一例。在基体54上形成第一电极51，进而以至少一部分接触第一电极51上的方式通过雾化CVD法使半导体膜生长并制成热敏电阻膜50。进而，形成第二电极52。图19示出了集合性的制法的一例。在大幅面的基体540上形成第一电极层510。以至少一部分接触第一电极层510的方式，通过雾化CVD法形成热敏电阻膜5000并得到集合体之后，横竖切割并得到多个热敏电阻元件。在各个热敏电阻元件上形成第二电极52。
另外，所述热敏电阻基于常规方法用于温度传感器或温度控制装置等，搭载有所述热敏电阻的温度传感器或温度控制装置等还使用公知的手段，应用于电子设备等的产品或系统。此外，作为所述产品，例如可以举出使用200℃以上的温度传感器或温度控制装置等的产品等。另外，在本发明中，也可以优选地用于至少具备所述产品和CPU的系统。此外，作为所述产品，并不特别限定，例如可以举出移动终端、业务用设备、调理设备、制造设备、气体处理器、CPU搭载设备、手机等基站、5G无线用设备、车用传感器设备、新设备(例如，IoT、AI等)用温度补偿元件等。
虽然说明了使用所述温度传感器的优选的方式，但是本发明并不限定于这些。图21是表示具备所述产品和CPU(控制器)的发电系统的一例的方框图。所述发电系统30例如包括燃料电池系统32，燃料电池系统32包括：燃料处理器33，使城市燃气等原料气体进行水蒸气改性、水性转移反应(水性シフト反応)和选择性氧化反应，生成以氢为主要成分的燃料气体；堆栈(燃料电池堆栈)34，使从燃料处理器33供给的燃料气体和氧化剂气体进行化学反应来进行发电；逆变器35，将通过堆栈34的发电得到的输出直流电力转换为交流电力；控制器(CPU)36，控制燃料电池系统32的启动、发电、结束、停止的一系列动作；鼓风机37，通过氧化剂气体将包含氧的空气供给到堆栈34，以及热交换机38，回收堆栈34发电时产生的热并作为温水储存在蓄水罐中。此外，在图21中，燃料电池系统32例如通过设置在家庭内的配电盘39与商业交流连接。另外，在配电盘39与燃料电池系统之间连接有家电产品和工业用产品等负载40。并且，当堆栈34开始发电时，经由逆变器35向负载40供给电力，负载40运转，进而，利用堆栈34的发电产生的热量，将其作为温水有效地储存在蓄水罐31中。并且，在蓄水罐31中，作为传感器41设置有温度传感器，以控制蓄水罐31的温度。此外，虽然未图示，但是在燃料处理器33中也设置有气体传感器，控制燃料气体的产生。
如上所述，所述热敏电阻膜在可以使用温度控制装置或温度传感器的所有系统中都是有用的。
以下，对本发明的实施例进行说明，但本发明不限于此。
(实施例1)
1.成膜装置
使用图17，对本实施例中使用的雾化CVD装置1进行说明。雾化CVD装置1具备：载气源2a，供给载气；流量调节阀3a，用于调节从载气源2a送出的载气的流量；载气(稀释)源2b，供给载气(稀释)；流量调节阀3b，用于调节从载气(稀释)源2b送出的载气(稀释)的流量；雾化发生源4，收容有原料溶液4a；容器5，装入水5a；超声波振子6，安装在容器5的底面；成膜室7；供给管9，连接雾化发生源4至成膜室7；热板8，设置在成膜室7内；以及排气口，排出热反应后的雾、液滴和废气。此外，在热板8上设置有基板10。
2.原料溶液的调制
在水中将乙酰丙酮锰和乙酰丙酮镓混合，以使得到的膜的Ga：Mn以原子比计成为100:2，将其作为原料溶液。
3.成膜准备
将上述2.得到的原料溶液4a收容在雾发生源4内。接着，作为基板10，在热板8上设置蓝宝石基板，使热板8运转并升温至900℃。接着，分别打开流量调节阀3a、3b，从作为载气源的载气供给单元2a、2b向成膜室7内供给载气，用载气充分置换成膜室7的气氛之后，将载气的流量调节为3L/分钟。作为载气使用氮。此外，载气(稀释)的流量也设为0.5L/分钟。
4.成膜
接着，使超声波振子以2.4MHz振动，使其振动通过水5a传播到原料溶液4a，从而使原料溶液4a雾化并生成雾4b。该雾4b通过载气在供给管9内通过并导入成膜室7内，在大气压下在500℃，在基板10附近，雾发生热反应，在基板10上形成膜厚0.5μm的膜。此外，成膜时间为60分钟。所得到的膜不会产生剥离等，是密合性优异的膜，机械强度也足够。图20示出XRD的结果。由图20可知，所得到的膜包含α-Ga2O3，并具有刚玉结构。另外，测定电阻值，评价热敏电阻特性。图22示出评价结果。由图22可知具有良好的NTC热敏电阻特性。此外，在200℃～250℃下B常数为10337。
(实施例2～3)
除了膜组成比如下表1所示以外，与实施例1同样，作为实施例2和实施例3得到了各自的热敏电阻膜。此外，作为实施例2～3得到的各个膜与实施例1同样，不产生剥离等，是密合性优异的膜，机械强度也充分。另外，测定电阻值，对热敏电阻特性进行评价后，与实施例1的热敏电阻膜同样，具有良好的NTC热敏电阻特性(图22、表1)。
[表1]
Figure BDA0003377662170000181
(实施例4～14)
使用与实施例1相同的成膜装置，在水中将溴化镓(0.1mol)和氯化锰以Ga原子的摩尔比计，将Mn0％作为比较例，变更为Mn1％和Mn10％，进而将基板的设定温度条件改变为600℃、630℃、660℃、690℃，使用锗作为掺杂剂，在各个条件下得到具有刚玉结构的结晶性氧化物半导体。图8和9示出结果。与不含Mn的结晶性氧化物半导体(Mn0％)相比较，可知在包含Mn的结晶性氧化物半导体中，迁移率变高，电气特性提高。此外，以氯化锰的Ga原子的摩尔比计，0％表示为Mn0％，1％表示为Mn1％，10％表示为Mn10％。此外，图8的横轴表示成膜时的基板的设定温度(℃)，纵轴表示迁移率(cm2/Vs)。进而，如图9所示，与不含Mn的结晶性氧化物半导体(Mn0％)相比较，在包含Mn的结晶性氧化物半导体中，载体密度也变高。此外，可知即使在与使用锡作为掺杂剂同样得到刚玉结构的结晶性氧化物半导体的情况下，也可以与上述实施例4～14同样，通过包含Mn的情况得到电气特性(迁移率、载体密度等)良好的半导体膜。
图10是表示在改变原料溶液中的Mn量(％)的同时使其晶体生长并与掺入结晶性氧化物半导体中的Mn浓度(原子/cm3)之间的关系的SIMS数据。在所述实施例中，结晶性氧化物半导体中的Mn的含量少于所述掺杂剂的含量。另外，在本发明的实施方式中，优选所述结晶性氧化物半导体中的Mn的含量小于所述掺杂剂的含量。
产业上的可利用性
本发明的实施方式中的晶体、结晶性氧化物半导体对半导体元件和热敏电阻元件有用，并且可以用于温度传感器和气体传感器以补偿高输出功率的半导体装置和电子设备的温度。另外，可以用于具有半导体装置的各种系统中，所述温度传感器和气体传感器在电子设备等产品或具备电子设备的系统中是有用的。
符号说明
1a 第一半导体区域
1b 第二半导体区域
2 结晶性氧化物半导体
2a 反转通道区域
2b 氧化膜
2c 结晶性氧化物半导体的第二面
3 金属氧化物层
4a 绝缘膜
4b 绝缘膜
5a 第三电极
5b 第一电极
5c 第二电极
6 第三半导体区域
9 基板
10 半导体装置
11a 第一电极
11b 第二电极
12 半导体装置
13 半导体装置
14 势垒高度调整层
15 沟槽
15a 沟槽底面
15b 沟槽侧面
19 成膜装置
22a 载气源
22b 载气(稀释)源
23a 流量调节阀
23b 流量调节阀
24 雾发生源
24a 原料溶液
24b 原料微粒
25 容器
25a 水
26 超声波振子
27a 供给管
27b 成膜室
28 热板
30 发电系统
31 蓄水罐
32 燃料电池系统
33 燃料处理器
34 堆栈
35 逆变器
36 控制器
37 鼓风机
38 热交换机
39 配电盘
40 负载
41 传感器
50 热敏电阻膜
51 第一电极
52 第二电极
70 电路基板
100 热敏电阻元件
200 热敏电阻元件
300 热敏电阻元件
400 热敏电阻元件
500 热敏电阻元件
5000 热敏电阻膜。

Claims (19)

1.一种晶体，其中，其包含金属氧化物，所述金属氧化物包含Ga和Mn并具有刚玉结构。
2.根据权利要求1所述的晶体，其中，刚玉结构的金属氧化物的金属成分中的Ga的含量为30原子％以上。
3.根据权利要求1或2所述的晶体，其中，晶体包含掺杂剂。
4.一种结晶性氧化物半导体，其中，包含Ga和Mn并具有刚玉结构。
5.根据权利要求4所述的结晶性氧化物半导体，其中，具有刚玉结构的结晶性氧化物半导体的金属成分中的Ga的含量为30原子％以上。
6.根据权利要求4或5所述的结晶性氧化物半导体，其中，所述结晶性氧化物半导体包含掺杂剂。
7.根据权利要求6所述的结晶性氧化物半导体，其中，所述结晶性氧化物半导体中的Mn的含量少于所述掺杂剂的含量。
8.根据权利要求6或7所述的结晶性氧化物半导体，其中，载体密度在1×1015/cm3～1×1022/cm3的范围内。
9.根据权利要求6或7所述的结晶性氧化物半导体，其中，载体密度在1×1018/cm3～1×1022/cm3的范围内。
10.根据权利要求4～9中任一项所述的结晶性氧化物半导体，其中，具有膜形状。
11.根据权利要求10所述的结晶性氧化物半导体，其中，所述结晶性氧化物半导体具有m面作为主面。
12.一种半导体装置，至少具备结晶性氧化物半导体膜，其中，所述结晶性氧化物半导体膜包含权利要求1～3中任一项所述的晶体和/或权利要求4～11中任一项所述的结晶性氧化物半导体。
13.根据权利要求12所述的半导体装置，其中，具有配置在所述结晶性氧化物半导体膜的第一面侧的第一电极和第二电极，所述第一电极与所述第二电极隔开配置。
14.根据权利要求12所述的半导体装置，其中，具有配置在所述结晶性氧化物半导体膜的所述第一面侧的第一电极和配置在所述结晶性氧化物半导体膜的第二面侧的第二电极，所述第二面位于所述第一面的相反侧。
15.根据权利要求12～14中任一项所述的半导体装置，其中，其为二极管或晶体管。
16.根据权利要求12～15中任一项所述的半导体装置，其中，其为MOSFET。
17.根据权利要求12～16中任一项所述的半导体装置，其中，其为功率器件。
18.根据权利要求12～14中任一项所述的半导体装置，其中，其为热敏电阻。
19.一种半导体系统，具备半导体装置，其中，所述半导体装置为根据权利要求12～18中任一项所述的半导体装置。
CN202080039782.3A 2019-03-29 2020-03-30 晶体、结晶性氧化物半导体、包含结晶性氧化物半导体的半导体膜、包含晶体和/或半导体膜的半导体装置以及包含半导体装置的系统 Pending CN113891859A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019068480 2019-03-29
JP2019-068480 2019-03-29
PCT/JP2020/014693 WO2020204006A1 (ja) 2019-03-29 2020-03-30 結晶、結晶性酸化物半導体、結晶性酸化物半導体を含む半導体膜、結晶および／または半導体膜を含む半導体装置および半導体装置を含むシステム

Publications (1)

Publication Number Publication Date
CN113891859A true CN113891859A (zh) 2022-01-04

Family

ID=72667749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080039782.3A Pending CN113891859A (zh) 2019-03-29 2020-03-30 晶体、结晶性氧化物半导体、包含结晶性氧化物半导体的半导体膜、包含晶体和/或半导体膜的半导体装置以及包含半导体装置的系统

Country Status (4)

Country Link
US (1) US11088242B2 (zh)
JP (1) JPWO2020204006A1 (zh)
CN (1) CN113891859A (zh)
WO (1) WO2020204006A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3960914A4 (en) * 2019-04-24 2022-12-28 NGK Insulators, Ltd. SEMICONDUCTOR FILM
KR102153550B1 (ko) * 2019-05-08 2020-09-08 현대오트론 주식회사 전력 반도체 소자
JPWO2021106809A1 (zh) * 2019-11-29 2021-06-03

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415845A (zh) * 2014-07-22 2017-02-15 Flosfia株式会社 结晶性半导体膜和板状体以及半导体装置
JP2017128492A (ja) * 2016-01-15 2017-07-27 株式会社Flosfia 結晶性酸化物膜
CN107799584A (zh) * 2016-08-31 2018-03-13 流慧株式会社 结晶性氧化物半导体膜、半导体装置及半导体系统
JP2018082144A (ja) * 2016-08-31 2018-05-24 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
CN109427867A (zh) * 2017-08-24 2019-03-05 流慧株式会社 半导体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559393B2 (zh) 1974-06-05 1980-03-10
KR20100113321A (ko) 2009-04-13 2010-10-21 한국기계연구원 고밀도 및 나노결정립 스피넬계 부온도계수 서미스터 후막 및 이의 제조방법
AU2011317033B2 (en) * 2010-10-20 2014-09-18 Swimc Llc Water-based coating system with improved adhesion to a wide range of coated and uncoated substrates including muffler grade stainless steel
WO2013035841A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系ＨＥＭＴ
US9567469B2 (en) * 2011-12-23 2017-02-14 Textured Coatings Of America, Inc. Surface coatings and methods
US9505936B1 (en) * 2012-07-06 2016-11-29 The United States Of America As Represented By The Secretary Of The Army Ultra-violet cure coating
CN103688320B (zh) 2012-07-13 2018-04-03 Ｓｅｍｉｔｅｃ株式会社 薄膜热敏电阻元件及其制造方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP2015115438A (ja) 2013-12-11 2015-06-22 株式会社村田製作所 Ｎｔｃサーミスタ素子
EP2942803B1 (en) 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN105670622B (zh) * 2016-01-26 2017-09-05 井冈山大学 一种植物生长led灯用红色荧光材料及其制备方法
US11152208B2 (en) 2016-09-15 2021-10-19 Flosfia Inc. Semiconductor film, method of forming semiconductor film, complex compound for doping, and method of doping
US20180097073A1 (en) 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
EP3562682A1 (en) * 2017-01-01 2019-11-06 Advanced Environmental Recycling Technologies, Inc Methods for coating composite articles
JP7313609B2 (ja) * 2017-07-08 2023-07-25 株式会社Flosfia 半導体装置
CN107652973B (zh) * 2017-09-30 2019-08-27 广东工业大学 白光LED用Mn离子掺杂石榴石结构红色发光材料及其制备方法和应用

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415845A (zh) * 2014-07-22 2017-02-15 Flosfia株式会社 结晶性半导体膜和板状体以及半导体装置
JP2017128492A (ja) * 2016-01-15 2017-07-27 株式会社Flosfia 結晶性酸化物膜
CN107799584A (zh) * 2016-08-31 2018-03-13 流慧株式会社 结晶性氧化物半导体膜、半导体装置及半导体系统
JP2018082144A (ja) * 2016-08-31 2018-05-24 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
CN109427867A (zh) * 2017-08-24 2019-03-05 流慧株式会社 半导体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
O.S. VENEDIKTOVA ET AL.: ""PHASE TRANSFORMATIONS IN THE Mn–Ga–O SYSTEM DEPENDING ON THE PREPARATION CONDITIONS"" *

Also Published As

Publication number Publication date
WO2020204006A1 (ja) 2020-10-08
JPWO2020204006A1 (zh) 2020-10-08
US11088242B2 (en) 2021-08-10
US20210143251A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
CN113891859A (zh) 晶体、结晶性氧化物半导体、包含结晶性氧化物半导体的半导体膜、包含晶体和/或半导体膜的半导体装置以及包含半导体装置的系统
US10944015B2 (en) Semiconductor device
US20180097073A1 (en) Semiconductor device and semiconductor system including semiconductor device
TWI830750B (zh) 半導體裝置及半導體系統
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7457366B2 (ja) 半導体装置および半導体装置を含む半導体システム
JP7404594B2 (ja) 半導体装置および半導体装置を含む半導体システム
WO2019013136A1 (ja) 半導体装置
US20210320179A1 (en) Semiconductor device
TW201925502A (zh) ｐ型氧化物半導體膜及其形成方法
CN115053354A (zh) 半导体元件和半导体装置
CN115053355A (zh) 半导体元件和半导体装置
TW202018819A (zh) 半導體裝置和半導體系統
CN111357119B (zh) 半导体装置
US10770553B2 (en) Layered structure, semiconductor device including layered structure, and semiconductor system including semiconductor device
TW202006945A (zh) 半導體裝置和半導體系統
JP7453607B2 (ja) サーミスタならびにその製品およびシステム
TW201924057A (zh) 半導體裝置
JP2020167331A (ja) サーミスタならびにその製品およびシステム
WO2020013243A1 (ja) 半導体装置
CN114144889A (zh) 半导体装置
CN114514615A (zh) 半导体装置和半导体系统
TW202135317A (zh) 半導體裝置及半導體系統
TW202315140A (zh) 半導體裝置
CN114402437A (zh) 层叠结构体和半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination