CN107799584A - 结晶性氧化物半导体膜、半导体装置及半导体系统 - Google Patents

结晶性氧化物半导体膜、半导体装置及半导体系统 Download PDF

Info

Publication number
CN107799584A
CN107799584A CN201710772734.5A CN201710772734A CN107799584A CN 107799584 A CN107799584 A CN 107799584A CN 201710772734 A CN201710772734 A CN 201710772734A CN 107799584 A CN107799584 A CN 107799584A
Authority
CN
China
Prior art keywords
oxide semiconductor
crystallized oxide
semiconductor film
crystallized
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710772734.5A
Other languages
English (en)
Other versions
CN107799584B (zh
Inventor
德田梨绘
织田真也
人罗俊实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liu Hui Plant
Original Assignee
Liu Hui Plant
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017137446A external-priority patent/JP6994181B2/ja
Application filed by Liu Hui Plant filed Critical Liu Hui Plant
Publication of CN107799584A publication Critical patent/CN107799584A/zh
Application granted granted Critical
Publication of CN107799584B publication Critical patent/CN107799584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本发明提供一种电特性优异的结晶性氧化物半导体膜。本发明提供一种结晶性氧化物半导体装置，以及结晶性氧化物半导膜的结晶性氧化物半导体系统。作为本发明的目的之一，提出一种结晶性氧化物半导体膜。结晶性氧化物半导体膜含有：结晶性氧化物半导体，具有刚玉结构，含有结晶性氧化物作为主成分；以及掺杂剂，结晶性氧化物半导体的电子迁移率为30cm2/Vs以上。

Description

结晶性氧化物半导体膜、半导体装置及半导体系统
技术领域
本发明涉及对于半导体装置有用的结晶性氧化物半导体膜。本发明涉及具有结晶性氧化物半导体膜的结晶性氧化物半导体装置。本发明涉及具有结晶性氧化物半导体装置的结晶性氧化物半导体系统。
背景技术
作为可实现下一代切换元件，使用了带隙大的氧化镓(Ga2O3)的半导体装置受到关注，期待着对于逆变器等功率用半导体装置的应用。
专利文献1中，记载了在c面蓝宝石基板上形成掺杂有Sn的α-Ga2O3薄膜。虽然专利文献1中记载的薄膜是X射线衍射法的摇摆曲线半宽度约为60arcsec而为结晶性高的α-Ga2O3薄膜，但是无法维持充分的耐压性，另外，迁移率也为1cm2/Vs以下，半导体特性也未得到满足，仍难以应用于半导体装置。
另外，专利文献2中，记载了在c面蓝宝石基板上掺杂有Ge的α-Ga2O3膜，可得到与专利文献1中记载的薄膜相比电特性优异的α-Ga2O3薄膜，但是迁移率为3.26cm2/Vs，应用于半导体装置还未得到满足。
非专利文献1中，氧化镓通过分别混合铟或铝或者将它们组合形成混晶，从而能够进行带隙控制，作为InAlGaO系半导体构成极富魅力的材料系统。
非专利文献2中，通过制作在c面蓝宝石基板上掺杂有Sn的α-Ga2O3膜，接着进行退火处理将其作为退火缓冲层，然后形成在退火缓冲层上掺杂有Sn的α-Ga2O3膜，从而提高迁移率。另外，通过Sn的掺杂，Sn发挥表面活性剂的效果，从而α-Ga2O3薄膜的表面粗糙度、结晶性得到改善，还可得到迁移率提高的结果。但是，因退火处理，导致出现高电阻化或绝缘化的问题，用于半导体装置还残留着很多课题。另外，由于得到的膜仍然位错多，位错散射的影响强，因此存在对电特性造成障碍的问题。而且，还存在裂纹也多的问题，盼望着在工业上有用的α-Ga2O3膜。
专利文献1：日本专利公开2013-028480号公报
专利文献2：日本专利公开2015-228495号公报
非专利文献1：金子健太郎、《刚玉结构氧化镓系混晶薄膜的生长与物性》、京都大学博士论文、平成25年3月(金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成25年3月)
非专利文献2：赤岩和明、《刚玉结构氧化镓系半导体的电特性控制与设备应用》、京都大学博士论文、平成28年3月(赤岩和明、「コランダム構造酸化ガリウム系半導体の電気特性制御とデバイス応用」、京都大学博士論文、平成28年3月)
发明内容
作为本发明的目的之一，提出一种结晶性氧化物半导体膜。作为本发明的目的之一在于提供一种电特性、特别是迁移率优异的结晶性氧化物半导体膜。
即，本发明涉及以下的技术方案。
[1]一种结晶性氧化物半导体膜，其中，含有：
结晶性氧化物半导体，具有刚玉结构，含有结晶性氧化物作为主成分；以及
掺杂剂，
结晶性氧化物半导体的电子迁移率为30cm2/Vs以上。
[2]根据[1]的结晶性氧化物半导体膜，其中，载流子密度为1.0×1018/cm3以上。
[3]根据[1]的结晶性氧化物半导体膜，其中，电阻率为50mΩcm以下。
[4]根据[1]的结晶性氧化物半导体膜，其中，电阻率为5mΩcm以下。
[5]根据[1]的结晶性氧化物半导体膜，其中，刚玉结构包括主面，主面是a面或m面。
[6]根据[1]的结晶性氧化物半导体膜，其中，掺杂剂包含从锡、锗和硅中选择的至少一个。
[7]根据[1]的结晶性氧化物半导体膜，其中，掺杂剂为锡。
[8]根据[1]的结晶性氧化物半导体膜，其中，结晶性氧化物半导体包含从镓、铟和铝中选择的至少一个。
[9]根据[1]的结晶性氧化物半导体膜，其中，结晶性氧化物半导体含有镓。
[10]一种结晶性氧化物半导体装置，其中，包括：[1]的结晶性氧化物半导体膜；以及电极。
[11]一种结晶性氧化物半导体系统，其中，包括[10]的结晶性氧化物半导体装置。
[12]一种结晶性氧化物半导体膜，其中，含有：
结晶性氧化物半导体，具有刚玉结构，含有结晶性氧化物作为主成分；以及
掺杂剂，
包括1.0×1018/cm3以上的载流子密度。
[13]根据[12]的结晶性氧化物半导体膜，其中，结晶性氧化物半导体的电子迁移率为30cm2/Vs以上。
[14]根据[12]的结晶性氧化物半导体膜，其中，电阻率为50mΩcm以下。
[15]一种结晶性氧化物半导体装置，其中，具有：
[12]的结晶性氧化物半导体膜；以及
电极。
[16]根据[15]的结晶性氧化物半导体装置，其中，结晶性氧化物半导体装置为肖特基势垒二极管。
[17]一种结晶性氧化物半导体膜，其中，含有：
结晶性氧化物半导体，具有刚玉结构，含有结晶性氧化物作为主成分；以及
掺杂剂，为n型掺杂剂，
刚玉结构包括主面，主面是a面或m面。
[18]根据[17]的结晶性氧化物半导体膜，其中，结晶性氧化物半导体的电子迁移率为30cm2/Vs以上。
[19]根据[18]的结晶性氧化物半导体膜，其中，电阻率为50mΩcm以下。
[20]一种结晶性氧化物半导体装置，其中，具有：[17]的结晶性氧化物半导体膜；以及在结晶性氧化物半导体膜上配置的至少两个电极。
本发明的结晶性氧化物半导体膜的电特性，特别是迁移率优异。
附图说明
图1是在处理过程实施方式中使用的为形成结晶性氧化物半导膜的成膜装置(雾化CVD装置)的概略结构图。
图2是示意性地表示本发明的第1实施例的结晶性氧化物半导体装置的概略图。
图3是示意性地表示本发明的第2实施例的结晶性氧化物半导体装置的概略图。
图4是示意性地表示本发明的第3实施例的结晶性氧化物半导体装置的概略图。
图5是示意性地表示本发明的第4实施例的结晶性氧化物半导体装置的概略图。
图6是示意性地表示本发明的第5实施例的结晶性氧化物半导体装置的概略图。
图7是示意性地表示本发明的第6实施例的结晶性氧化物半导体装置的概略图。
图8是示意性地表示本发明的第7实施例的结晶性氧化物半导体装置的概略图。
图9是示意性地表示本发明的第8实施例的结晶性氧化物半导体系统的改路。
图10是示意性地表示本发明的第9实施例的结晶性氧化物半导体系统装置的概略图。
图11是示意性地表示本发明的第10实施例的结晶性氧化物半导体系统的电源装置的电源电路图的优选的一例的图。
图12是表示实施例中的XRD测定结果的图。
图13是表示试验例中的霍尔效应测定结果的图。其中，纵轴为迁移率(cm2/Vs),横轴为载流子密度(cm-3)。
图14是表示试验例中的变温霍尔效应测定结果的图。其中，纵轴为迁移率(cm2/Vs)，横轴为温度(K)。
符号说明
19 雾化CVD装置
20 基板
21 基座
22a 载气供给单元
22b 载气(稀释)供给单元
23a 流量调节阀
23b 流量调节阀
24 雾发生源
24a 原料溶液
25 容器
25a 水
26 超声波振子
27 供给管
28 加热器
29 排气口
101a n-型半导体层
101b n+型半导体层
105a 肖特基电极
105b 欧姆电极
121a 带隙宽的n型半导体层
121b 带隙窄的n型半导体层
121c n+型半导体层
124 半绝缘体层
125a 栅电极
125b 源电极
125c 漏电极
128 缓冲层
131a n-型半导体层
131b 第一n+型半导体层
131c 第二n+型半导体层
134 栅绝缘膜
135a 栅电极
135b 源电极
135c 漏电极
141a n-型半导体层
141b 第一n+型半导体层
141c 第二n+型半导体层
145a 栅电极
145b 源电极
145c 漏电极
151 n型半导体层
151a n-型半导体层
151b n+型半导体层
152 p型半导体层
154 栅绝缘膜
155a 栅电极
155b 发射电极
155c 集电极
161 n型半导体层
162 p型半导体层
163 发光层
165a 第一电极
165b 第二电极
167 透光性电极
169 基板
具体实施方式
本发明的结晶性氧化物半导体膜为含有具有刚玉结构的结晶性氧化物半导体作为主成分，进一步含有掺杂剂的结晶性氧化物半导体膜，其特征在于，迁移率为30cm2/Vs以上。所述迁移率是指，由霍尔效应测定得到的迁移率，在本发明中，所述迁移率优选为40cm2/Vs以上，更优选为50cm2/Vs以上，最优选为100cm2/Vs以上。另外，在本发明中，所述结晶性氧化物半导体膜的载流子密度优选为1.0×1018/cm3以上。在此，所述载流子密度是指，由霍尔效应测定得到的半导体膜中的载流子密度。所述载流子密度的上限并不特别限定，优选为约1.0×1023/cm3以下，更优选为约1.0×1022/cm3以下。所述结晶性氧化物半导体膜的电阻率优选为50mΩcm以下，更优选为10mΩcm以下，最优选为5mΩcm以下。在本发明中，由于所述结晶性氧化物半导体膜的主面为a面或m面，能够更加提高电特性，因而优选，更优选为m面。另外，所述结晶性氧化物半导体膜优选具有偏离角(オフ角)。“偏离角”是指，以规定的结晶面(主面)为基准面形成的倾斜角，通常是指规定的结晶面(主面)与结晶生长面所成的角度。所述偏离角的倾斜方向并不特别限定，在本发明中，所述主面为m面时，优选从基准面向a轴方向形成倾斜角。所述偏离角的大小并不特别限定，优选为0.2°～12.0°，更优选为0.5°～4.0°，最优选为0.5°～3.0°。通过具有优选的偏离角，从而结晶性半导体膜的半导体特性、特别是迁移率进一步变得更加优异。在发明的实施例中，结晶性氧化物半导体包含从铟、镓和铝中选择的至少一个。另外，在本发明的实施例中，结晶性氧化物半导体优选含有铟、镓或铝，更优选含有InAlGaO系半导体，最优选至少含有镓。在此，InAlGaO系半导体由InXAlYGaZO3(0≤X≤2、0≤Y≤2、0≤Z≤2、X+Y+Z＝1.5～2.5)表示，从宏观上能够看作包含氧化镓的同一材料系统。此外，关于“主成分”，例如在结晶性氧化物半导体为α-Ga2O3时，以膜中的金属元素中的镓的原子比为0.5以上的比例包含有α-Ga2O3即可。在本发明中，优选所述膜中的金属元素中的镓的原子比为0.7以上，更优选为0.8以上。另外，结晶性氧化物半导体膜的厚度并不特别限定，可以为1μm以下，也可以为1μm以上。另外，所述结晶性氧化物半导体膜的形状等并不特别限定，可以为四边形(包括正方形、长方形)，也可以为圆形(包括半圆形)，还可以为多边形。所述结晶性氧化物半导体膜的表面积并不特别限定，优选为3mm见方以上，更优选为5mm见方以上，最优选为直径50mm以上。在本发明中，所述结晶性氧化物半导体膜的膜表面在光学显微镜的观察下，优选在中心3mm见方区域没有裂纹，更优选在中心5mm见方区域没有裂纹，最优选在中心9.5mm见方区域没有裂纹。另外，所述结晶性氧化物半导体膜可以为单结晶膜，也可以为多结晶膜，优选为单结晶膜。
所述结晶性氧化物半导体膜含有掺杂剂，但所述掺杂剂并不特别限定，可以为公知的掺杂剂。作为所述掺杂剂，例如可以举出锡、锗、硅、钛、锆、钒、铌或铅等n型掺杂剂或p型掺杂剂等。在发明实施例中，结晶性氧化物半导体膜，其中，掺杂剂包含从锡、锗和硅中选择的至少一个。在本发明另外实施例中，掺杂剂优选为锡、锗或硅，更优选为锡或锗，最优选为锡。掺杂剂的含量在所述结晶性氧化物半导体膜的组成中优选为0.00001原子％以上，更优选为0.00001原子％～20原子％，最优选为0.00001原子％～10原子％。通过设为这种优选的范围，从而能够更加提高所述结晶性氧化物半导体膜的电特性。
另外，所述结晶性氧化物半导体膜的X射线衍射法的摇摆曲线半宽度优选为100arcsec以上，更优选为300arcsec以上。所述半宽度的上限并不特别限定，优选为1300arcsec，更优选为1100arcsec。通过设为这种优选的半宽度，从而能够使得到的结晶性氧化物半导体膜的迁移率更加优异。
上述“半宽度”是指，通过XRD(X-ray diffraction：X射线衍射法)测定摇摆曲线半宽度的值。作为测定取向，并不特别限定，例如可以举出[11-20]或[30-30]等。
下面，对所述结晶性氧化物半导体膜的优选的制造方法进行说明，但本发明并不限定于这些优选的制造方法。
本发明人们为了实现上述目的而进行了深入研究，其结果发现了在特定的条件下，使用雾化CVD(化学气相沉积)法进行成膜时，惊人的情况在于既不用进行高电阻化处理也不用进行绝缘化处理，并且即使半宽度例如为100arcsec以上。也可得到迁移率优异的结晶性氧化物半导体膜，而且，得到的结晶性氧化物半导体膜的裂纹降低，从而得知结晶性氧化物半导体膜能够一举解决上述现有的问题。作为结晶性氧化物半导体膜的制造方法，例如在使用图1所示的雾化CVD装置，对含有掺杂剂的原料溶液进行雾化或液滴化(雾化·液滴化工序)，将得到的雾或液滴由载气运送到成膜室内(运送工序)，接着通过在成膜室内使雾或液滴进行热反应，从而在结晶基板上形成结晶性氧化物半导体膜(成膜工序)的方法中，可以举出使用具有主面为a面或m面的刚玉结构的结晶基板、或者使用形成有缓冲层且具有偏离角的结晶基板等，但在本发明中，优选使用可形成有缓冲层的结晶基板(是具有主面为a面或m面的刚玉结构的结晶基板)，由于使用可形成有不含有掺杂剂的缓冲层的结晶基板(是一种具有主面为a面或m面的刚玉结构的结晶基板)会使得迁移率更加提高，因而更优选。
(结晶基板)
结晶基板只要为在主面的全部或一部分具有刚玉结构的基板，则并不特别限定，优选为在结晶生长面侧的主面的全部或一部分具有刚玉结构的基板，更优选为在结晶生长面侧的主面的全部具有刚玉结构的基板。另外，在本发明中，由于主面为a面或m面的能够更加提高电特性，因而优选。另外，结晶基板可以具有偏离角，作为偏离角，例如可以举出0.2°～12.0°的偏离角等，在本发明中，偏离角优选为0.5°～4.0°，更优选为0.5°～3.0°。在此，“偏离角”是指，基板表面与结晶生长面所成的角度。基板形状为板状且只要为结晶性氧化物半导体膜的支撑体，则并不特别限定。可以为绝缘体基板，也可以为半导体基板，还可以为导电性基板，但基板优选为绝缘体基板，另外，还优选为在表面具有金属膜的基板。基板的形状并不特别限定，可以为略圆形(例如圆形、椭圆形等)，还可以为多边形(例如三角形、正方形、长方形、五边形、六边形、七边形、八边形、九边形等)，能够适宜使用各种各样的形状。在本发明中，通过将基板的形状设为优选的形状，从而能够设定在基板上形成的膜的形状。另外，在本发明中，还能够使用大面积的基板，通过使用这种大面积的基板，能够扩大结晶性氧化物半导体膜的面积。结晶基板的基板材料只要不阻碍本发明的目的，则并不特别限定，可以为公知的基板材料。关于具有刚玉结构的基板材料，例如可以适宜举出α-Al2O3(蓝宝石基板)或α-Ga2O3，作为更适宜的例子，可以举出a面蓝宝石基板、m面蓝宝石基板、α氧化镓基板(a面或m面)等。
作为不含有掺杂剂的缓冲层，例如可以举出α-Fe2O3、α-Ga2O3、α-Al2O3以及它们的混晶等。在本发明中，缓冲层优选为α-Ga2O3。缓冲层的层叠机构并不特别限定，可以为公知的层叠机构，还可以与结晶性氧化物半导体膜的成膜机构相同。
(雾化·液滴化工序)
雾化·液滴化工序对原料溶液进行雾化或液滴化。原料溶液的雾化手段或液滴化手段只要能够对原料溶液进行雾化或液滴化，则并不特别限定，可以为公知的手段，在本发明中，优选为使用超声波的雾化手段或液滴化手段。由于使用超声波得到的雾或液滴的初速度为零且在空中悬浮，因此优选，例如由于不是喷雾这样吹出的，而是在空间中悬浮并可作为气体运送的雾，因此不会有因碰撞能量造成的损伤，所以非常适宜。液滴尺寸并不特别限定，可以为数mm程度的液滴，优选为50μm以下，更优选为0.1～10μm。
(原料溶液)
原料溶液只要为通过雾化CVD，可得到结晶性氧化物半导体的溶液且含有掺杂剂，则并不特别限定。作为原料溶液，例如可以举出金属的有机金属络合物(例如乙酰丙酮络合物等)、卤化物(例如氟化物、氯化物，溴化物或碘化物等)的水溶液等。金属只要为可构成半导体的金属即可，作为这种金属，例如可以举出镓、铟、铝、铁等。在本发明中，金属优选至少含有镓、铟或铝，更优选至少含有镓。原料溶液中的金属的含量只要不阻碍本发明的目的，则并不特别限定，优选为0.001摩尔％～50摩尔％，更优选为0.01摩尔％～50摩尔％。
另外，在原料溶液中通常含有掺杂剂。通过在原料溶液中含有掺杂剂，从而不进行离子注入等，不破坏结晶结构，就能够容易地控制结晶性氧化物半导体膜的导电性。作为掺杂剂，例如在金属至少含有镓的情况下，可以举出锡、锗、硅或铅等n型掺杂剂等。在本发明中方式例，掺杂剂优选包含从锡、锗和硅中选择的至少一个。在本发明中方式另外例，更优选为锡或锗，掺杂剂优选为锡、锗或硅，更优选为锡或锗，最优选为锡。掺杂剂的浓度通常可以为约1×1016/cm3～1×1022/cm3，另外，还可以将掺杂剂的浓度设为例如约1×1017/cm3以下的低浓度，还可以以约1×1020/cm3以上的高浓度含有掺杂剂。在本发明中，掺杂剂的浓度优选为1×1020/cm3以下，更优选为5×1019/cm3以下。
原料溶液的溶剂并不特别限定，可以为水等无机溶剂，也可以为醇等有机溶剂，还可以为无机溶剂与有机溶剂的混合溶剂。在本发明中，溶剂优选含有水，更优选为水或水与乙醇的混合溶剂，最优选为水。作为水，更具体而言，例如可以举出纯水、超纯水、自来水、井水、矿泉水、矿水、温泉水、泉水、淡水、海水等，在本发明中，优选为超纯水。
(运送工序)
在运送工序中，以载气将雾或液滴运送到成膜室内。载气只要不阻碍本发明的目的则并不特别限定，例如作为适宜的例子可以举出氧，臭氧，氮、氩等惰性气体，或氢气、合成气体(フォーミングガス)等还原气体。另外，载气的种类可以为一种，也可以为两种以上，还可以进一步使用降低了流量的稀释气体(例如10倍稀释气体等)等作为第二载气。另外，载气的供给处也不仅为一处，还可以为两处以上。载气的流量并不特别限定，优选为0.01～20L/分钟，更优选为1～10L/分钟。在稀释气体的情况下，稀释气体的流量优选为0.001～2L/分钟，更优选为0.1～1L/分钟。
(成膜工序)
在成膜工序中，通过在成膜室内使雾或液滴进行热反应，从而在基体上形成结晶性氧化物半导体膜。热反应只要以热使雾或液滴进行反应即可，反应条件等也只要不阻碍本发明的目的则并不特别限定。在本工序中，通常以溶剂的蒸发温度以上的温度进行热反应，优选为并不过高的温度(例如1000℃)以下，更优选为650℃以下，最优选为400℃～650℃。另外，热反应只要不阻碍本发明的目的，则可以在真空下、非氧气氛下、还原气体气氛下及氧气氛下的任一种气氛下进行，另外，还可以在大气压下、加压下和减压下的任一种条件下进行，在本发明中，优选在大气压下进行。此外，膜厚能够通过调整成膜时间来设定。
如上所示得到的结晶性氧化物半导体膜不仅电特性、特别是迁移率优异，而且裂纹降低，在工业上有用。这种结晶性氧化物半导体膜能够适宜用于半导体装置等，特别对于功率设备有用。例如，结晶性氧化物半导体膜被用于半导体装置的n型半导体层(包括n+型半导体层、n-型半导体层)。另外，在本发明中，可以直接使用结晶性氧化物半导体膜，还可以在使用从基板等剥离等的公知的手段之后，适用于半导体装置等。
另外，半导体装置能够分类为电极在半导体层的单面侧形成的卧式的元件(卧式设备)和在半导体层的表背两面侧分别具有电极的立式的元件(立式设备)，在本发明中，既能够适宜用于卧式设备，又能够适宜用于立式设备，其中，优选用于立式设备。作为半导体装置，例如可以举出肖特基势垒二极管(SBD)、金属半导体场效应晶体管(MESFET)、高电子迁移率晶体管(HEMT)、金属氧化膜半导体场效应晶体管(MOSFET)、静电感应晶体管(SIT)、结型场效应晶体管(JFET)、绝缘栅双极晶体管(IGBT)或发光二极管(LED)等。
下面，使用附图对将本发明的结晶性氧化物半导体膜适用于n型半导体层(n+型半导体、n-型半导体等)时的适宜的例子进行说明，但本发明并不限定于这些例子。此外，在以下示例的半导体装置中，只要不阻碍本发明的目的，则还可以进一步包含其他层(例如绝缘体层、半绝缘体层、导体层、半导体层、缓冲层或其他中间层等)等，另外，还可以适宜省略缓冲层(buffer层)等。
图2是示意性地表示本发明的第1实施例的结晶性氧化物半导体装置的概略图。第1实施例的结晶性氧化物半导体装置是比如肖特基势垒二极管(SBD)。图2的SBD具备n-型半导体层101a、n+型半导体层101b、肖特基电极105a及欧姆电极105b。
肖特基电极和欧姆电极的材料可以为公知的电极材料，作为电极材料，例如可以举出Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或它们的合金、氧化锡、氧化锌、氧化铼、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物、或者它们的混合物以及层叠体等。
关于肖特基电极和欧姆电极的形成，例如能够通过真空蒸镀法或溅射法等公知的手段进行。更具体而言，例如在使用金属之中的两种的第一金属和第二金属形成肖特基电极时，能够通过如下方式进行：层叠由第一金属构成的层与由第二金属构成的层，对由第一金属构成的层和由第二金属构成的层实施利用了光刻方法的图案化。
在对图2的SBD施加反向偏压的情况下，耗尽层(未图示)在n型半导体层101a之中扩散，因此成为高耐压的SBD。另外，在施加正向偏压的情况下，电子从欧姆电极105b向肖特基电极105a流动。如此，使用了半导体结构的SBD在高耐压·大电流用途方面优异，切换速度也迅速、耐压性·可靠性也优异。
(HEMT)
图3是示意性地表示本发明的第2实施例的结晶性氧化物半导体装置的概略图。第2实施例的结晶性氧化物半导体装置是比如高电子迁移率晶体管(HEMT)。图3的HEMT具备带隙宽的n型半导体层121a、带隙窄的n型半导体层121b、n+型半导体层121c、半绝缘体层124、缓冲层128、栅电极125a、源电极125b和漏电极125c。
(MOSFET)
图4是示意性地表示本发明的第3实施例的结晶性氧化物半导体装置的概略图。第3实施例的结晶性氧化物半导体装置是比如金属氧化膜半导体场效应晶体管(MOSFET)。图4的MOSFET为沟道型MOSFET，具备n-型半导体层131a、n+型半导体层131b和131c、栅绝缘膜134、栅电极135a、源电极135b和漏电极135c。
(JFET)
图5是示意性地表示本发明的第4实施例的结晶性氧化物半导体装置的概略图。第4实施例的结晶性氧化物半导体装置是比如结型场效应晶体管(JFET)，表示具备n-型半导体层141a、第一n+型半导体层141b、第二n+型半导体层141c、栅电极145a、源电极145b和漏电极145c的结型场效应晶体管(JFET)的适宜的一例。
(IGBT)
图6是示意性地表示本发明的第5实施例的结晶性氧化物半导体装置的概略图。第5实施例的结晶性氧化物半导体装置是比如绝缘栅双极晶体管(IGBT)。图6表示具备n型半导体层151、n-型半导体层151a、n+型半导体层151b、p型半导体层152、栅绝缘膜154、栅电极155a、发射电极155b和集电极155c的绝缘栅双极晶体管(IGBT)的适宜的一例。
(LED)
图7是示意性地表示本发明的第6实施例的结晶性氧化物半导体装置的概略图。将本发明的第6实施例的结晶性氧化物半导体装置比如为发光二极管(LED)。图7的半导体发光元件在第二电极165b上具备n型半导体层161，在n型半导体层161上层叠有发光层163。而且，在发光层163上层叠有p型半导体层162。在p型半导体层162上具备透射发光层163发出的光的透光性电极167，在透光性电极167上层叠有第一电极165a。此外，图7的半导体发光元件除了电极部分以外可以由保护层覆盖。
作为透光性电极的材料，可以举出含有铟(In)或钛(Ti)的氧化物的导电性材料等。更具体而言，例如可以举出In2O3、ZnO、SnO2、Ga2O3、TiO2、CeO2或它们的两种以上的混晶或对这些掺杂的材料等。通过溅射等公知的手段设置这些材料，从而能够形成透光性电极。另外，在形成透光性电极之后，还可以实施以透光性电极的透明化为目的的热退火。
根据图7的半导体发光元件，通过将第一电极165a设为正极，将第二电极165b设为负极，并经由两者在p型半导体层162、发光层163和n型半导体层161流通电流，从而使发光层163发光。
作为第一电极165a和第二电极165b的材料，例如可以举出Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或它们的合金、氧化锡、氧化锌、氧化铼、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物、或者它们的混合物等。电极的制膜法并不特别限定，能够从印刷方式、喷雾法、涂布方式等湿式方式、真空蒸镀法、溅射法、离子电镀法等物理方式、CVD、等离子体CVD法等化学方式等之中，考虑与材料的适合性，按照适宜选择的方法在基板上形成。
此外，图8是示意性地表示本发明的第7实施例的结晶性氧化物半导体装置的概略图。将发光元件的其他方式示于图8。在图8的发光元件中，在基板169上层叠有n型半导体层161，在通过将p型半导体层162、发光层163和n型半导体层161的一部分开槽而露出的n型半导体层161的半导体层露出面上的一部分层叠有第二电极165b。
半导体装置例如被用于使用了电源装置的系统等。电源装置能够使用公知的手段，将半导体装置与布线图案等连接等来制作。图9是示意性地表示本发明的第8实施例的结晶性氧化物半导体系统的改路。第8实施例表示电源系统的例子。图9使用多个电源装置和控制电路构成电源系统。图10是示意性地表示本发明的第9实施例的结晶性氧化物半导体系统装置的概略图。如图10所示，电源系统能够与电子电路组合后用于系统装置。此外，图11是示意性地表示本发明的第10实施例的结晶性氧化物半导体系统的电源装置的电源电路图的优选的一例的图。
将电源装置的电源电路图的一例示于图11。图11表示由功率电路和控制电路构成的电源装置的电源电路，通过逆变器(由MOSFET A～D构成)将DC电压以高频切换并向AC转换后，由变压器实施绝缘和变压，由整流MOSFET进行整流后，由DCL(平滑用线圈L1、L2)和电容器进行平滑，输出直流电压。此时，由电压比较器将输出电压与基准电压进行比较，由PWM控制电路控制逆变器和整流MOSFET，以使其成为希望的输出电压。
[实施例]
下面，对本发明的实施例进行说明，但本发明并不限定于这些。
(实施例1)
1.成膜装置
使用图1，对本实施例中使用的雾化CVD装置进行说明。雾化CVD装置19具备载置基板20的基座21、供给载气的载气供给单元22a、用于调节从载气供给单元22a送出的载气的流量的流量调节阀23a、供给载气(稀释)的载气(稀释)供给单元22b、用于调节从载气(稀释)供给单元22b送出的载气的流量的流量调节阀23b、收容有原料溶液24a的雾发生源24、可装水25a的容器25、安装在容器25的底面的超声波振子26、由内径40mm的石英管构成的供给管27、以及设置在供给管27的周边部的加热器28。基座21由石英构成，载置基板20的表面从水平面倾斜。通过使成为成膜室的供给管27和基座21均由石英制作，从而抑制了在基板20上形成的膜内混入源自装置的杂质。
2.原料溶液的制备
将乙酰丙酮镓和氯化锡(II)混合在超纯水中，以锡相对于镓的原子比为1:0.002以及镓为0.05摩尔/L的方式调整水溶液，此时，以体积比1.5％含有盐酸，将其作为原料溶液24a。
3.成膜准备
将由上述2中得到的原料溶液24a收容在雾发生源24内。接着，作为基板20，将在表面层叠有α-Ga2O3膜(未掺杂)作为缓冲层的m面蓝宝石基板设置在基座21上，使加热器28运转而使成膜室27内的温度升温至460℃。接着，打开流量调节阀23a、23b，从作为载气源的载气供给单元22a、22b将载气供给到成膜室27内，将成膜室27的气氛由载气充分置换之后，分别将载气的流量调节为1.0L/min，将载气(稀释)的流量调节为0.5L/min。此外，作为载气使用氮气。
4.半导体膜形成
接着，以2.4MHz使超声波振子26振动，使其振动通过水25a传递给原料溶液24a，从而使原料溶液24a微粒化，生成原料微粒。原料微粒通过载气被导入到成膜室27内，在大气压下，在460℃下，在供给管27内使雾进行反应，在基板20上形成半导体膜。此外，膜厚为2.5μm，成膜时间为360分钟。
(实施例2～实施例4)
除了作为基板，使用具有偏离角的m面蓝宝石基板以外，与实施例1同样地进行而得到结晶性氧化物半导体膜。此外，偏离角在实施例2为0.5°，在实施例3为2.0°，在实施例4为3.0°。关于得到的结晶性氧化物半导体膜的膜厚，分别在实施例2为3.0μm，在实施例3为2.9μm，在实施例4为3.3μm。
(实施例5)
为了确认再现性，与实施例4同样地进行而得到结晶性氧化物半导体膜。得到的结晶性氧化物半导体膜的膜厚为3.4μm。此外，通过下述试验例进行再现性的确认。而且，由表1明确确认再现性良好。另外，由膜厚也可知再现性良好。
(实施例6)
作为原料溶液，使用将溴化镓和溴化锡混合在超纯水中，以锡相对于镓的原子比为1:0.08以及镓为0.1摩尔/L的方式调整水溶液，此时，使用以体积比10％含有氢溴酸的水溶液，作为基板，代替在表面层叠有α-Ga2O3膜(未掺杂)作为缓冲层的m面蓝宝石基板而使用在表面未层叠缓冲层的a面蓝宝石基板，以及将成膜时间设为10分钟，除此以外，与实施例1同样地进行而得到结晶性氧化物半导体膜。
(实施例7)
除了作为基板，代替在表面未层叠缓冲层的a面蓝宝石基板而使用在表面层叠有α-Ga2O3膜(未掺杂)作为缓冲层的a面蓝宝石基板以外，与实施例6同样地进行而得到结晶性氧化物半导体膜。得到的结晶性氧化物半导体膜的膜厚为0.3μm。
(实施例8)
为了确认再现性，与实施例7同样地进行得到结晶性氧化物半导体膜。得到的结晶性氧化物半导体膜的膜厚为0.3μm。此外，通过下述试验例进行再现性的确认。并且，由表1明确确认再现性良好。另外，由膜厚也可知再现性良好。
(实施例9)
作为基板，代替在表面层叠有α-Ga2O3膜(未掺杂)作为缓冲层的m面蓝宝石基板而使用在表面层叠有α-Ga2O3膜(掺杂有Sn)作为缓冲层的a面蓝宝石基板，以及将成膜时间设为180分钟，除此以外，与实施例1同样地进行而得到结晶性氧化物半导体膜。
(实施例10)
作为基板，使用在表面层叠有α-Ga2O3膜(未掺杂)作为缓冲层的a面蓝宝石基板，以及以原料溶液中的镓与锡的原子比为1:0.0002的方式调整原料溶液，除此以外，与实施例9同样地进行而得到结晶性氧化物半导体膜。得到的结晶性氧化物半导体膜的膜厚为1.0μm。
(实施例11)
除了作为基板，代替在表面层叠有α-Ga2O3膜(掺杂有Sn)作为缓冲层的a面蓝宝石基板而使用在表面未层叠缓冲层的a面蓝宝石基板以外，与实施例9同样地进行而得到结晶性氧化物半导体膜。得到的结晶性氧化物半导体膜的膜厚为0.9μm。
(实施例12)
作为原料溶液，使用将溴化镓和氧化锗混合在超纯水中，以锗相对于镓的原子比为1:0.01以及镓为0.1摩尔/L的方式调整原料溶液，此时，以体积比20％含有氢溴酸的水溶液，以及将成膜时间设为30分钟，除此以外，与实施例6同样地进行而得到结晶性氧化物半导体膜。
(实施例13)
除了将成膜时间设为720分钟以外，与实施例3同样地进行而得到结晶性氧化物半导体膜。得到的结晶性氧化物半导体膜的膜厚为3.8μm。
(比较例1)
除了作为基板，代替在表面层叠有α-Ga2O3膜(未掺杂)作为缓冲层的m面蓝宝石基板而使用在表面未层叠缓冲层的c面蓝宝石基板以外，与实施例1同样地进行而得到结晶性氧化物半导体膜。
(比较例2)
将溴化镓和氧化锗混合在超纯水中，以锗相对于镓的原子比为1:0.05的方式调整原料溶液，以及作为基板，代替在表面未层叠缓冲层的a面蓝宝石基板而使用在表面未层叠缓冲层的c面蓝宝石基板，除此以外，与实施例6同样地进行而得到结晶性氧化物半导体膜。
(比较例3)
以锡相对于镓的原子比为1:0.05的方式调整原料溶液，以及作为基板，代替在表面未层叠缓冲层的a面蓝宝石基板而使用在表面未层叠缓冲层的c面蓝宝石基板，除此以外，与实施例6同样地进行而得到结晶性氧化物半导体膜。
(试验例1)
使用X射线衍射装置，对于实施例1～13和比较例1～3中得到的结晶性氧化物半导体膜进行相的鉴定。关于鉴定，通过使用XRD衍射装置，以15度至95度的角度进行2θ/ω扫描来进行。关于测定，使用CuKα射线来进行。其结果实施例1～5和实施例13中得到的结晶性氧化物半导体膜全部为m面α-Ga2O3。另外，实施例6～12中得到的膜全部为a面α-Ga2O3，比较例1～3中得到的膜全部为c面α-Ga2O3。另外，将测定实施例1、2、4、7～12和比较例1中得到的结晶性氧化物半导体膜的摇摆曲线半宽度的结果示于表1～3。
(试验例2)
对于实施例1～13和比较例1～3中得到的结晶性氧化物半导体膜，通过范德堡(van der pauw)法，实施霍尔效应测定。将实施例1～13和比较例1～3中得到的结晶性氧化物半导体膜的载流子密度、迁移率和电阻率示于表1～3。由表1～3可知，本发明的结晶性氧化物半导体膜的电特性、特别是迁移率优异。
(试验例3)
对于实施例1～13和比较例1～3中得到的结晶性氧化物半导体膜，使用光学显微镜，进行膜表面的观察。在观察中，将在膜表面的中心3mm见方区域未观察到裂纹时设为○，将在中心3mm见方区域观察到裂纹时设为×，表1～3表示观察结果。由表1～3可知，本发明的结晶性氧化物半导体膜的裂纹降低。
[表1]
[表2]
[表3]
(实施例14)
除了作为掺杂剂原料，使用溴化硅以外，与实施例6同样地进行而得到结晶性氧化物半导体膜。由其结果可知，示出与实施例1中得到的结晶性氧化物半导体膜同等的性能。
(实施例15)
与实施例1同样进行而得到结晶性氧化物半导体膜。此外，得到的膜厚为2.3μm。
(实施例16)
除了作为基板，使用朝向a轴具有2°的偏离角的m面蓝宝石基板以外，与实施例1同样地进行得到结晶性氧化物半导体膜。此外，得到的膜厚为3.2μm。
(实施例17)
与实施例16同样地进行得到结晶性氧化物半导体膜。此外，得到的膜厚为2.2μm。
(实施例18)
作为基板，使用在表面未层叠α-Ga2O3膜(未掺杂)作为缓冲层且朝向a轴具有2°的偏离角的m面蓝宝石基板，除此以外，与实施例1同样地进行而得到结晶性氧化物半导体膜。此外，得到的膜厚为2μm。
(实施例19)
除了作为基板，使用朝向a轴具有4°的偏离角的m面蓝宝石基板以外，与实施例1同样进行而得到结晶性氧化物半导体膜。此外，得到的膜厚为2.6μm。
(实施例20)
在将乙酰丙酮镓和氯化锡(II)混合在超纯水中时，以锡相对于镓的原子比为1:0.0002以及镓为0.05摩尔/L的方式调整水溶液，除此以外，与实施例18同样地进行而得到结晶性氧化物半导体膜。此外，得到的膜厚为1.8μm。
(实施例21)
在将乙酰丙酮镓和氯化锡(II)混合在超纯水中时，以锡相对于镓的原子比为1:0.0002以及镓为0.05摩尔/L的方式调整水溶液，除此以外，与实施例18同样地进行而得到结晶性氧化物半导体膜。此外，得到的膜厚为1.8μm。
(试验例4)
对于实施例15～21中得到的结晶性氧化物半导体膜，与试验例1同样地进行相的鉴定，其结果实施例15～21中得到的结晶性氧化物半导体膜全部为m面α-Ga2O3。此外，为了参考，将由实施例20和实施例21得到的结晶性半导体膜的XRD测定结果示于图12。另外，对于实施例15～21中得到的结晶性氧化物半导体膜，与试验例1～3同样，评价载流子密度、迁移率、半宽度和有无裂纹。将结果示于表4。
[表4]
(试验例5)
对于m面蓝宝石基板上的掺杂有Sn的α-Ga2O3膜，实施范德堡(vander Pauw)法的霍尔效应测定，评价迁移率和载流子密度。此外，对于α-Ga2O3膜，一边少量加入盐酸，一边将乙酰丙酮镓与氯化锡(II)二水合物混合至直到溶解，将得到的溶液用作原料溶液，作为基板，使用m面蓝宝石基板，以及将成膜温度设为500℃，除此以外，与实施例1同样地进行而得到α-Ga2O3膜。此时，为了使载流子密度成为1×1018/cm3左右，适宜变更氯化锡(II)二水合物的配合比例而准备多个原料溶液，得到多个α-Ga2O3膜，用于本评价。
将霍尔效应测定的结果示于图13。另外，为了用于比较试验，代替m面蓝宝石基板而使用c面蓝宝石基板，与上述同样地进行而得到的α-Ga2O3膜的测定结果也一并在图13中示出。由图13明确可知，与使用c面蓝宝石基板成膜的结晶性氧化物半导体膜相比，使用m面蓝宝石基板成膜的结晶性氧化物半导体膜在电特性上优异。
(试验例6)
另外，对于由试验例1得到的载流子密度1.1×1018/cm3的α-Ga2O3膜，使用变温霍尔效应测定装置，调查迁移率的温度特性。将结果示于图14。由图14明确可知，在低温区域中迁移率也有40cm2/Vs以上，另外，在高温区域中电特性也良好。
产业上的可利用性
本发明的结晶性氧化物半导体膜能够用于半导体装置(例如化合物半导体电子设备等)、电子部件·电气设备部件、光学·电子照片相关装置、工业部件等所有领域，特别是对于半导体装置有用。

Claims (20)

1.一种结晶性氧化物半导体膜，其中，含有：
结晶性氧化物半导体，具有刚玉结构，含有结晶性氧化物作为主成分；以及
掺杂剂，
所述结晶性氧化物半导体的电子迁移率为30cm2/Vs以上。
2.根据权利要求1所述的结晶性氧化物半导体膜，其中，载流子密度为1.0×1018/cm3以上。
3.根据权利要求1所述的结晶性氧化物半导体膜，其中，电阻率为50mΩcm以下。
4.根据权利要求1所述的结晶性氧化物半导体膜，其中，电阻率为5mΩcm以下。
5.根据权利要求1所述的结晶性氧化物半导体膜，其中，所述刚玉结构包括主面，所述主面是a面或m面。
6.根据权利要求1所述的结晶性氧化物半导体膜，其中，所述掺杂剂包含从锡、锗和硅中选择的至少一个。
7.根据权利要求1所述的结晶性氧化物半导体膜，其中，所述掺杂剂为锡。
8.根据权利要求1所述的结晶性氧化物半导体膜，其中，所述结晶性氧化物半导体包含从镓、铟和铝中选择的至少一个。
9.根据权利要求1所述的结晶性氧化物半导体膜，其中，所述结晶性氧化物半导体含有镓。
10.一种结晶性氧化物半导体装置，其中，包括：
权利要求1所述的结晶性氧化物半导体膜；以及
电极。
11.一种结晶性氧化物半导体系统，其中，包括权利要求10所述的结晶性氧化物半导体装置。
12.一种结晶性氧化物半导体膜，其中，含有：
结晶性氧化物半导体，具有刚玉结构，含有结晶性氧化物作为主成分；以及
掺杂剂，
具有1.0×1018/cm3以上的载流子密度。
13.根据权利要求12所述的结晶性氧化物半导体膜，其中，所述结晶性氧化物半导体的电子迁移率为30cm2/Vs以上。
14.根据权利要求12所述的结晶性氧化物半导体膜，其中，电阻率为50mΩcm以下。
15.一种结晶性氧化物半导体装置，其中，具有：
权利要求12所述的结晶性氧化物半导体膜；以及
电极。
16.根据权利要求15所述的结晶性氧化物半导体装置，其中，所述结晶性氧化物半导体装置为肖特基势垒二极管。
17.一种结晶性氧化物半导体膜，其中，含有：
结晶性氧化物半导体，具有刚玉结构，含有结晶性氧化物作为主成分；以及
掺杂剂，为n型掺杂剂，
所述刚玉结构包括主面，所述主面是a面或m面。
18.根据权利要求17所述的结晶性氧化物半导体膜，其中，所述结晶性氧化物半导体的电子迁移率为30cm2/Vs以上。
19.根据权利要求18所述的结晶性氧化物半导体膜，其中，电阻率为50mΩcm以下。
20.一种结晶性氧化物半导体装置，其中，具有：
权利要求17所述的结晶性氧化物半导体膜；以及
在所述结晶性氧化物半导体膜上配置的至少两个电极。
CN201710772734.5A 2016-08-31 2017-08-31 结晶性氧化物半导体膜、半导体装置及半导体系统 Active CN107799584B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2016-170409 2016-08-31
JP2016170409 2016-08-31
JP2016-217660 2016-11-07
JP2016217660 2016-11-07
JP2017137446A JP6994181B2 (ja) 2016-08-31 2017-07-13 結晶性酸化物半導体膜および半導体装置
JP2017-137446 2017-07-13

Publications (2)

Publication Number Publication Date
CN107799584A true CN107799584A (zh) 2018-03-13
CN107799584B CN107799584B (zh) 2022-08-26

Family

ID=59745784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710772734.5A Active CN107799584B (zh) 2016-08-31 2017-08-31 结晶性氧化物半导体膜、半导体装置及半导体系统

Country Status (3)

Country Link
US (1) US10804362B2 (zh)
EP (1) EP3291284B1 (zh)
CN (1) CN107799584B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110724935A (zh) * 2018-07-17 2020-01-24 丰田自动车株式会社 成膜方法和半导体装置的制造方法
CN111383911A (zh) * 2018-12-26 2020-07-07 株式会社Flosfia 结晶性氧化物膜、半导体装置及半导体系统
CN112424948A (zh) * 2018-07-12 2021-02-26 株式会社Flosfia 半导体装置
CN113677833A (zh) * 2019-04-24 2021-11-19 日本碍子株式会社 半导体膜
CN113891859A (zh) * 2019-03-29 2022-01-04 株式会社Flosfia 晶体、结晶性氧化物半导体、包含结晶性氧化物半导体的半导体膜、包含晶体和/或半导体膜的半导体装置以及包含半导体装置的系统
TWI821483B (zh) * 2018-12-19 2023-11-11 日商信越化學工業股份有限公司 層積體、成膜方法及成膜裝置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189737B2 (en) * 2015-12-25 2021-11-30 Idemitsu Kosan Co., Ltd. Laminated body
KR20190074288A (ko) * 2016-11-07 2019-06-27 가부시키가이샤 플로스피아 결정성 산화물 반도체막 및 반도체 장치
JP7008293B2 (ja) * 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
JP6934852B2 (ja) * 2018-12-18 2021-09-15 信越化学工業株式会社 酸化ガリウム膜の製造方法
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
WO2021010237A1 (ja) * 2019-07-12 2021-01-21 株式会社Flosfia 酸化物半導体膜及び半導体装置
TW202110743A (zh) * 2019-07-12 2021-03-16 日商Ｆｌｏｓｆｉａ股份有限公司 氧化物膜及半導體裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205296A (zh) * 2012-09-28 2014-12-10 株式会社Flosfia 半导体装置或结晶
WO2015005385A1 (ja) * 2013-07-12 2015-01-15 株式会社タムラ製作所 半導体積層構造体及び半導体素子
CN104952926A (zh) * 2014-03-31 2015-09-30 Flosfia株式会社 结晶性层叠结构体,半导体装置
CN105097957A (zh) * 2014-05-08 2015-11-25 Flosfia株式会社 结晶性层叠结构体、半导体装置
WO2016013554A1 (ja) * 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
WO2016035696A1 (ja) * 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5793732B2 (ja) 2011-07-27 2015-10-14 高知県公立大学法人 ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
US20140217470A1 (en) * 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
US9590050B2 (en) * 2014-05-08 2017-03-07 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
WO2017171739A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Transistor gate-channel arrangements

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205296A (zh) * 2012-09-28 2014-12-10 株式会社Flosfia 半导体装置或结晶
WO2015005385A1 (ja) * 2013-07-12 2015-01-15 株式会社タムラ製作所 半導体積層構造体及び半導体素子
CN104952926A (zh) * 2014-03-31 2015-09-30 Flosfia株式会社 结晶性层叠结构体,半导体装置
CN105097957A (zh) * 2014-05-08 2015-11-25 Flosfia株式会社 结晶性层叠结构体、半导体装置
WO2016013554A1 (ja) * 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
WO2016035696A1 (ja) * 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112424948A (zh) * 2018-07-12 2021-02-26 株式会社Flosfia 半导体装置
CN110724935A (zh) * 2018-07-17 2020-01-24 丰田自动车株式会社 成膜方法和半导体装置的制造方法
TWI821483B (zh) * 2018-12-19 2023-11-11 日商信越化學工業股份有限公司 層積體、成膜方法及成膜裝置
CN111383911A (zh) * 2018-12-26 2020-07-07 株式会社Flosfia 结晶性氧化物膜、半导体装置及半导体系统
CN111383911B (zh) * 2018-12-26 2023-11-24 株式会社Flosfia 结晶性氧化物膜、半导体装置及半导体系统
CN113891859A (zh) * 2019-03-29 2022-01-04 株式会社Flosfia 晶体、结晶性氧化物半导体、包含结晶性氧化物半导体的半导体膜、包含晶体和/或半导体膜的半导体装置以及包含半导体装置的系统
CN113677833A (zh) * 2019-04-24 2021-11-19 日本碍子株式会社 半导体膜

Also Published As

Publication number Publication date
US10804362B2 (en) 2020-10-13
CN107799584B (zh) 2022-08-26
EP3291284A1 (en) 2018-03-07
US20180061952A1 (en) 2018-03-01
EP3291284B1 (en) 2021-03-10

Similar Documents

Publication Publication Date Title
CN107799584A (zh) 结晶性氧化物半导体膜、半导体装置及半导体系统
KR102329576B1 (ko) ｐ형 산화물 반도체 및 그 제조 방법
KR102467802B1 (ko) 산화물 반도체 막 및 그 제조 방법
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7358718B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP6904517B2 (ja) 結晶性酸化物半導体膜およびその製造方法
KR102404772B1 (ko) ｐ형 산화물 반도체 및 그 제조 방법
JP2019151922A (ja) 積層体および半導体装置
JP7014355B2 (ja) 積層構造体および半導体装置
JP6945121B2 (ja) 結晶性半導体膜および半導体装置
TWI831755B (zh) ｐ型氧化物半導體膜及其形成方法
CN112424947A (zh) 半导体装置及包含半导体装置的半导体系统
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
JP7011219B2 (ja) 積層構造体および半導体装置
JP2018032699A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Kyoto Japan

Applicant after: FLOSFIA Inc.

Address before: Kyoto Japan

Applicant before: Liuhui Co.,Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant