CN113677833A - 半导体膜 - Google Patents

半导体膜 Download PDF

Info

Publication number
CN113677833A
CN113677833A CN201980093708.7A CN201980093708A CN113677833A CN 113677833 A CN113677833 A CN 113677833A CN 201980093708 A CN201980093708 A CN 201980093708A CN 113677833 A CN113677833 A CN 113677833A
Authority
CN
China
Prior art keywords
semiconductor film
film
substrate
crystal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980093708.7A
Other languages
English (en)
Other versions
CN113677833B (zh
Inventor
渡边守道
福井宏史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=72941625&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN113677833(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN113677833A publication Critical patent/CN113677833A/zh
Application granted granted Critical
Publication of CN113677833B publication Critical patent/CN113677833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供结晶缺陷明显较少的半导体膜。该半导体膜具有由α－Ga2O3或α－Ga2O3系固溶体构成的刚玉型结晶结构，半导体膜的至少一个表面的结晶缺陷密度为1.0×106/cm2以下。

Description

半导体膜
技术领域
本发明涉及半导体膜。特别涉及结晶缺陷明显较少的α－Ga2O3系半导体膜。
背景技术
近年来，氧化镓(Ga2O3)作为半导体用材料得到关注。已知：氧化镓具有α、β、γ、δ及ε这5种晶型，其中，作为亚稳相的α－Ga2O3的带隙非常大，高达5.3eV，作为功率半导体元件用材料而备受期待。
例如，专利文献1(日本特开2014－72533号公报)中涉及一种半导体装置，其由具有刚玉型结晶结构的基底基板、具有刚玉型结晶结构的半导体层、以及具有刚玉型结晶结构的绝缘膜形成，并公开了在蓝宝石基板上形成α－Ga2O3膜而作为半导体层的例子。另外，专利文献2(日本特开2016－25256号公报)中公开一种半导体装置，其具备：包含具有刚玉结构的结晶性氧化物半导体作为主成分的n型半导体层、以具有六方晶的结晶结构的无机化合物为主成分的p型半导体层、以及电极，实施例中，在c面蓝宝石基板上形成亚稳相、即具有刚玉结构的α－Ga2O3膜作为n型半导体层并形成具有六方晶的结晶结构的α－Rh2O3膜作为p型半导体层，制作二极管。
然而，已知：这些半导体器件中，材料中的结晶缺陷较少者能够得到良好的特性。特别是，功率半导体要求耐电压特性优异，因此，希望降低结晶缺陷。这是因为：结晶缺陷的多少会左右介电击穿电场特性。但是，α－Ga2O3为亚稳相，因此，单晶基板尚未实用化，通常是以异质外延生长形成于蓝宝石基板。然而，这种情况下，已知包含有大量因与蓝宝石之间的晶格常数差而产生的结晶缺陷。例如，非专利文献1(Applied Physics Express,vol.9,pages 071101-1～071101-4)中公开如下内容，即，α－Ga2O3与蓝宝石基板之间，在c轴方向及a轴方向上分别具有3.54％及4.81％的晶格的不匹配，因该不匹配而使α－Ga2O3产生缺陷，刃型位错密度为7×1010cm－2。
这种状况下，为了降低α－Ga2O3中的结晶缺陷，报告有在蓝宝石与α－Ga2O3层之间形成缓冲层的方法。例如，非专利文献1中给出如下例子，即，通过在蓝宝石与α－Ga2O3层之间导入(Alx、Ga1－x)2O3层(x＝0.2～0.9)作为缓冲层，使得刃型位错和螺旋位错分别为3×108/cm2及6×108/cm2。
现有技术文献
专利文献
专利文献1：日本特开2014－72533号公报
专利文献2：日本特开2016－25256号公报
非专利文献
非专利文献1：Riena Jinno et al.,Reduction in edge dislocation densityin corundum-structuredα-Ga2O3 layers on sapphire substrates with quasi-gradedα-(Al,Ga)2O3 buffer layers,Applied Physics Express,Japan,The Japan Society ofApplied Physics,June 1,2016,vol.9,pages 071101-1 to 071101-4
发明内容
然而，功率半导体要求高耐压，因此，像非专利文献1中公开那样的导入缓冲层的方法也需要进一步降低结晶缺陷。本发明的发明人最近发现，能够提供结晶缺陷明显较少的半导体膜。
因此，本发明的目的在于，提供一种结晶缺陷明显较少的半导体膜。
根据本发明的一个方案，提供一种半导体膜，其具有由α－Ga2O3或α－Ga2O3系固溶体构成的刚玉型结晶结构，所述半导体膜的特征在于，所述半导体膜的至少一个表面的结晶缺陷密度为1.0×106/cm2以下。
附图说明
图1是表示气溶胶沉积(AD)装置的构成的剖视简图。
图2是表示采用了HVPE法的气相生长装置的构成的剖视简图。
图3是表示雾化CVD(化学气相生长)装置的构成的剖视简图。
图4是例1中得到的α－Ga2O3膜的成膜侧表面的TEM图像。
图5是示意性地表示例5中的复合基底基板的制作工序的图。
具体实施方式
半导体膜
本发明的半导体膜具有由α－Ga2O3或α－Ga2O3系固溶体构成的刚玉型结晶结构。α－Ga2O3属于三方晶系的结晶组，具有刚玉型结晶结构。另外，α－Ga2O3系固溶体为其他成分固溶于α－Ga2O3得到的物质，维持着刚玉型结晶结构。
本发明的α－Ga2O3系半导体膜的至少一个表面的结晶缺陷密度为1.0×106/cm2以下，优选为1.0×105/cm2以下，更优选为4.0×103/cm2以下，进一步优选为1.0×103/cm2以下。像这样，结晶缺陷密度明显较低的半导体膜的介电击穿电场特性优异，适合于功率半导体的用途。结晶缺陷密度的下限没有特别限定，优选较低者。另外，在像这样的结晶缺陷密度较低的半导体膜的表面上(或内部)形成功能层的情况下，结晶缺陷不会传播到功能层的内部，故优选。应予说明，本说明书中，至少一个表面是指：半导体膜的彼此对置的2个主面(即，膜面或板面)中的至少任意一者，无所谓正面还是背面。另外，本说明书中，“表面”(Surface)是指形成物品的外侧的面，无所谓是否暴露于外部(例如可以与其他物品接触或结合)。另一方面，“正面”是指与“背面”对置的面。另外，本说明书中，结晶缺陷是指：贯穿刃型位错、贯穿螺旋位错、贯穿混合位错及基底面位错，结晶缺陷密度为各位错密度的合计。应予说明，对于基底面位错，在半导体膜具有偏角的情况下构成问题，在没有偏角的情况下，由于没有露出至半导体膜的表面，所以不构成问题。例如，如果包含贯穿刃型位错3×104/cm2、贯穿螺旋位错6×104/cm2、贯穿混合位错4×104/cm2，则结晶缺陷密度为1.3×105/cm2。
半导体膜的结晶缺陷密度优选为：半导体膜的一个表面(以下称为正面)小于与该一个表面对置的表面(以下称为背面)。换言之，优选满足(背面的结晶缺陷密度)/(正面的结晶缺陷密度)＞1的关系。例如，在成膜用基底基板上形成半导体膜，对成膜侧的表面和与该表面对置一侧的表面(与成膜用基底基板邻接的表面)的结晶缺陷密度进行评价，此时，成膜侧的表面的结晶缺陷密度有时小于与成膜用基底基板邻接的表面的结晶缺陷密度。这种情况下，若将结晶缺陷密度较小侧设为正面，将与成膜用基底基板接触的一侧设为背面，则(背面的结晶缺陷密度)/(正面的结晶缺陷密度)＞1。该关系意味着：在半导体膜的成膜中，结晶缺陷减少。该膜中，通过在结晶缺陷密度较小的表面上(或内部)形成功能层，能够形成结晶缺陷密度较小且高品质的功能层等。另外，将在成膜用基底基板上制作的半导体膜分离并转载于另一支撑基板进行使用的情况下，若在结晶缺陷密度较小侧的表面上(或内部)形成功能层，则也能够得到高品位的功能层，故优选。具体而言，半导体膜的与一个表面对置的表面(背面)的结晶缺陷密度相对于半导体膜的一个表面(正面)的结晶缺陷密度的比值优选超过1.0，更优选为1.2以上，进一步优选为2.0以上，特别优选为10以上，最优选为100以上。另外，半导体膜的背面的结晶缺陷密度相对于半导体膜的正面的结晶缺陷密度的比值的上限没有特别限定，例如为1000以下。此处，如上所述，半导体膜的背面是指：与结晶缺陷密度较小侧的表面(正面)对置一侧的表面，典型地是指：与半导体膜的成膜用的基底基板邻接(或邻接过的)一侧的面。
α－Ga2O3系半导体膜的结晶缺陷密度可以利用平面TEM观察(俯视图)或截面TEM观察进行评价。例如，实施半导体膜表面的平面TEM观察的情况下，可以采用通常的透射电子显微镜进行观察。例如，作为透射电子显微镜采用日立制H－90001UHR－I的情况下，以加速电压300kV进行TEM观察即可。TEM观察用的试验片优选为：按包含有半导体膜的一个表面的方式切出样品且能够观察到测定视野50μm×50μm的范围这样的试验片。更具体而言，通过离子铣削加工成：测定视野4.1μm×3.1μm的区域能够观察到8处以上，且测定视野周边的厚度为150nm即可。根据这样得到的试验片表面的平面TEM图像，能够评价结晶缺陷密度。同样地，实施与所观察的半导体膜表面(正面)对置一侧的表面(背面)的平面TEM观察的情况下，按包含有半导体膜背面的方式切出试验片，进行TEM观察即可。另外，半导体膜较薄的情况下，也可以通过膜的截面TEM观察，一次性地对正面和背面的缺陷密度进行评价。应予说明，结晶缺陷密度较低，利用平面TEM观察来观察结晶缺陷比较困难的情况下，还可以采用其他公知的方法、例如利用湿法蚀刻的蚀刻坑评价等。
本发明的半导体膜可以由在α－Ga2O3中固溶有选自由Cr2O3、Fe2O3、Ti2O3、V2O3、Ir2O3、Rh2O3、In2O3及Al2O3构成的组中的1种以上成分得到的α－Ga2O3系固溶体构成。这些成分均具有刚玉型结晶结构，且晶格常数彼此比较接近。因此，这些成分的金属原子在固溶体中容易置换Ga原子。另外，通过使这些成分固溶，能够控制半导体膜的带隙、电气特性和/或晶格常数。这些成分的固溶量可以根据期望的特性而适当变更。
不过，作为评价结晶缺陷、晶畴的方法，已知有实施(006)晶面或(104)晶面的X射线摇摆曲线(XRC)测定并以其半值宽度(FWHM)进行评价的方法。XRC测定中，通常利用真空卡盘等对试样的翘曲进行矫正来测定，翘曲量较大的情况下，多数情况下矫正较为困难。因此，可以说：X射线摇摆曲线半值宽度(以下称为XRC半值宽度)除了反映结晶缺陷、晶畴，还反映翘曲量。特别是，(104)晶面的XRC半值宽度将贯穿刃型位错、贯穿螺旋位错等各种缺陷、倾斜(生长方位的结晶轴的倾斜)或扭转(表面面内的结晶轴的旋转)不同的区域(晶畴)的存在(镶嵌性)及翘曲的状态全部反映出来，因此，适合作为半导体膜的评价方法。本发明的半导体膜的至少一个表面中的(104)晶面的XRC半值宽度优选较小者，优选为500arcsec以下，更优选为150arcsec以下，进一步优选为100arcsec以下，特别优选为50arcsec以下，最优选为40arcsec以下。(104)晶面的XRC半值宽度即便为与测定用的X射线源固有的半值宽度相同的值也没有问题，不过，实际上优选为30arcsec以上。如果是上述范围内的XRC半值宽度，则结晶缺陷较少，镶嵌性较小，翘曲也较小，结果，在像这样的表面上(或内部)形成功能层的情况下，得到具有更高介电击穿电场特性等的高品位功能层。
针对α－Ga2O3系半导体膜的、(104)晶面的XRC曲线可以采用通常的XRD装置进行测定。例如，作为XRD装置采用Bruker－AXS制D8－DISCOVER的情况下，调整2θ、ω、χ及φ，按出现α－Ga2O3的(104)晶面的峰的方式进行轴建立后，以管电压40kV、管电流40mA、准直器直径0.5mm、防散射狭缝3mm、ω＝15.5～19.5°的范围、ω步进宽度0.005°以及计数时间0.5秒的条件进行测定即可。优选在利用Ge(022)非对称反射单色仪对CuKα射线进行平行单色光化之后进行该测定。并且，(104)晶面的XRC曲线中的半值宽度可以如下确定，即，使用XRD解析软件(Bruker－AXS制、“LEPTOS”Ver4.03)，进行曲线的平滑化后，进行峰值搜索，由此确定半值宽度。
另外，本发明的半导体膜的至少一个表面中的(006)晶面的XRC半值宽度也优选较小者，优选为50arcsec以下，更优选为40arcsec以下。(006)晶面的XRC半值宽度即便为与测定用的X射线源固有的半值宽度相同的值也没有问题，不过，实际上优选为30arcsec以上。(006)晶面的XRC半值宽度反映出贯穿螺旋位错、倾斜及翘曲的信息。因此，如果是上述范围内的XRC半值宽度，则结晶缺陷较少，镶嵌性较小，翘曲也较小，结果，得到更高的介电击穿电场特性。针对α－Ga2O3系半导体膜的、(006)晶面的XRC曲线也可以采用通常的XRD装置进行测定。例如，作为XRD装置采用Bruker－AXS制D8－DISCOVER的情况下，作为测定条件，调整2θ、ω、χ及φ，按出现α－Ga2O3的(006)晶面的峰的方式进行轴建立后，设为ω＝18.0～22.0°，除此以外，可以与关于(104)晶面而前述的条件相同。
半导体膜可以按1.0×1016～1.0×1021/cm3的比例包含14族元素作为掺杂剂。此处，14族元素为IUPAC(国际纯粹与应用化学联合会)制定的元素周期表的第14族元素，具体的为碳(C)、硅(Si)、锗(Ge)、锡(Sn)及铅(Pb)中的任一元素。掺杂剂量可以根据期望的特性而适当变更，优选为1.0×1016～1.0×1021/cm3，更优选为1.0×1017～1.0×1019/cm3。这些掺杂剂优选在膜中均匀地分布，一个表面(正面)和与该一个表面对置一侧的表面(背面)的浓度为相同程度。即，半导体膜优选按上述比例均匀地包含14族元素作为掺杂剂。
此外，半导体膜优选为按特定的面方位进行取向的取向膜，例如为c轴取向膜。可以采用公知的方法来调查半导体膜的取向性，例如，可以采用电子背散射衍射装置(EBSD)进行反极图方位映射来调查取向性。
半导体膜的厚度从成本方面及所要求的特性的观点出发适当调整即可。即，如果过厚，则成膜花费时间，因此，从成本方面考虑，优选不是非常厚。另外，在制作要求特别高的绝缘耐压的器件的情况下，优选制成较厚的膜。另一方面，在制作要求纵向(厚度方向)上的导电性的器件的情况下，优选制成较薄的膜。像这样根据期望的特性而适当调整膜厚即可，典型的为0.3～50μm、或0.5～20μm、或0.5～10μm。通过设为像这样的范围的厚度，能够兼顾成本和半导体特性。另外，需要自立的半导体膜的情况下，制成较厚的膜即可，例如50μm以上、或100μm以上，只要成本方面没有限制，就没有特别的上限。
半导体膜的单面具有优选为20cm2以上、更优选为70cm2以上、进一步优选为170cm2以上的面积。通过像这样使半导体膜大面积化，能够由一块半导体膜得到多个半导体元件，可实现制造成本降低。半导体膜的大小的上限没有特别限定，典型的为单面700cm2以下。
半导体膜可以为膜单独的自立膜的形态，也可以形成在支撑基板上。作为支撑基板，优选具有刚玉结构且在c轴及a轴这两个轴上取向的基板(双轴取向基板)。通过支撑基板采用具有刚玉结构的双轴取向基板，能够兼作用于使半导体膜异质外延生长的晶种(成膜用基底基板)。双轴取向基板可以为多晶、镶嵌结晶(结晶方位偏离若干的结晶的集合)，也可以为单晶。只要具有刚玉结构即可，可以由单一材料构成，也可以为多个材料的固溶体。支撑基板的主成分优选为选自由α－Al2O3、α－Cr2O3、α－Fe2O3、α－Ti2O3、α－V2O3、及α－Rh2O3构成的组中的材料、或者包含选自由α－Al2O3、α－Cr2O3、α－Fe2O3、α－Ti2O3、α－V2O3、及α－Rh2O3构成的组中的2种以上的固溶体，特别优选为α－Cr2O3或α－Cr2O3与异种材料的固溶体。
另外，作为支撑基板兼异质外延生长用的晶种(成膜用基底基板)，还可以采用如下复合基底基板，该复合基底基板是在蓝宝石、Cr2O3等刚玉单晶上形成由具有a轴长度和/或c轴长度比蓝宝石的a轴长度和/或c轴长度大的刚玉型结晶结构的材料构成的取向层得到的。这种情况下，取向层优选包含：选自由α－Cr2O3、α－Fe2O3、α－Ti2O3、α－V2O3、及α－Rh2O3构成的组中的材料、或者含有选自由α－Al2O3、α－Cr2O3、α－Fe2O3、α－Ti2O3、α－V2O3、及α－Rh2O3构成的组中的2种以上的固溶体。
另外，可以将在成膜用基底基板上制作的半导体膜分离，转载于另一支撑基板。另一支撑基板的材质没有特别限定，从材料物性的观点出发，选择适合的材料即可。例如，从热传导率的观点出发，优选为Cu等金属基板、SiC、AlN等陶瓷基板等。另外，也优选采用25～400℃下的热膨胀率为6～13ppm/K的基板。即，半导体膜优选设置在25～400℃下的热膨胀率为6～13ppm/K的支撑基板上，像这样的半导体膜或复合材料也作为本发明的优选方案进行提供。通过采用具有该热膨胀率的支撑基板，能够减小与半导体膜之间的热膨胀差，结果，能够抑制由热应力所导致的半导体膜中的开裂或膜剥落等。作为该支撑基板的例子，可以举出由Cu－Mo复合材料构成的基板。Cu和Mo的复合比率可以考虑与半导体膜之间的热膨胀率匹配度、热传导率、导电率等来适当选择。
作为半导体膜的支撑基板，优选为由α－Cr2O3或者α－Cr2O3和异种材料的固溶体构成的双轴取向基板、或具有由α－Cr2O3或者α－Cr2O3和异种材料的固溶体构成的取向层的复合基板中的任一者。据此，能够兼作用于使半导体膜异质外延生长的晶种(成膜用基底基板)和支撑基板，并且，能够显著降低半导体膜中的结晶缺陷。
如上所述，本发明的半导体膜的结晶缺陷明显较少，能够呈现高介电击穿电场特性。据本发明的发明人所知，目前还没有已知的技术能够得到结晶缺陷密度如此之低的半导体膜。例如，非专利文献1中公开了采用在蓝宝石与α－Ga2O3层之间导入了作为缓冲层的(Alx、Ga1－x)2O3层(x＝0.2～0.9)的基板形成α－Ga2O3层，但是，得到的α－Ga2O3层的刃型位错和螺旋位错的密度分别为3×108/cm2及6×108/cm2。
半导体膜的制造方法
半导体膜只要能够按至少一个表面的结晶缺陷密度为1.0×106/cm2以下的方式形成具有由α－Ga2O3或α－Ga2O3系固溶体构成的刚玉型结晶结构的半导体膜即可，其制法没有特别限定。不过，优选将如上所述的、由α－Cr2O3或者α－Cr2O3和异种材料的固溶体构成的双轴取向基板、或具有由α－Cr2O3或者α－Cr2O3和异种材料的固溶体构成的取向层的复合基底基板中的任一者用作成膜用基底基板。以下，按(1)复合基底基板的制作、(2)半导体膜的形成的顺序，对半导体膜的制造方法进行说明。
(1)复合基底基板的制作
复合基底基板可以优选如下制造，即，(a)准备蓝宝石基板；(b)制作规定的取向前驱体层；(c)在蓝宝石基板上，对取向前驱体层进行热处理，使取向前驱体层的至少蓝宝石基板附近的部分转化为取向层；(d)根据期望而施加磨削、研磨等加工，使取向层的表面露出。该取向前驱体层通过热处理而成为取向层，其包含：具有a轴长度和/或c轴长度比蓝宝石的a轴长度和/或c轴长度大的刚玉型结晶结构的材料、或者通过后述的热处理而成为a轴长度和/或c轴长度比蓝宝石的a轴长度和/或c轴长度大的刚玉型结晶结构的材料。另外，取向前驱体层除了包含具有刚玉型结晶结构的材料以外，还可以包含微量成分。根据该制造方法，能够以蓝宝石基板为晶种而促进取向层的生长。即，蓝宝石基板的单晶特有的高结晶性和结晶取向方位被取向层继承。
(a)蓝宝石基板的准备
为了制作复合基底基板，首先，准备蓝宝石基板。使用的蓝宝石基板可以具有任意方位面。即，可以具有a面、c面、r面、m面，也可以相对于这些面而具有规定的偏角。例如，使用c面蓝宝石的情况下，相对于表面进行c轴取向，因此，能够容易地在其上异质外延生长c轴取向的取向层。另外，为了调整电气特性，还可以使用加入了掺杂剂的蓝宝石基板。作为该掺杂剂，可以使用公知的掺杂剂。
(b)取向前驱体层的制作
制作包含具有a轴长度和/或c轴长度比蓝宝石的a轴长度和/或c轴长度大的刚玉型结晶结构的材料、或通过热处理而成为a轴长度和/或c轴长度比蓝宝石的a轴长度和/或c轴长度大的刚玉型结晶结构的材料的取向前驱体层。形成取向前驱体层的方法没有特别限定，可以采用公知的方法。作为形成取向前驱体层的方法的例子，可以举出：AD(气溶胶沉积)法、溶胶凝胶法、水热法、溅射法、蒸镀法、各种CVD(化学气相生长)法、PLD法、CVT(化学气相输运)法、升华法等方法等。作为CVD法的例子，可以举出：热CVD法、等离子CVD法、雾化CVD法、MO(有机金属)CVD法等。或者，可以为如下方法，即，预先制作取向前驱体的成型体，将该成型体载放在蓝宝石基板上。可以将取向前驱体的材料利用流延成型或压制成型等方法进行成型来制作该成型体。另外，还可以采用如下方法，即，作为取向前驱体层，使用预先利用各种CVD法、烧结等制作的多晶体，并载放在蓝宝石基板上。
不过，优选为采用气溶胶沉积(AD)法、各种CVD法或溅射法而直接形成取向前驱体层的方法。通过采用这些方法，能够以比较短的时间形成致密的取向前驱体层，容易以蓝宝石基板为晶种进行异质外延生长。特别是，AD法不需要高真空的工艺，成膜速度也相对较快，因此，在制造成本方面也比较理想。使用溅射法的情况下，还可以使用与取向前驱体层相同材料的靶标进行成膜，不过，也可以采用使用金属靶标在氧气氛下进行成膜的反应性溅射法。将预先制作的成型体载放在蓝宝石上的方法也作为简易的方法而优选，不过，由于取向前驱体层不致密，所以在后述的热处理工序中需要进行致密化的工艺。作为取向前驱体层而采用预先制作的多晶体的方法中，需要制作多晶体的工序和在蓝宝石基板上进行热处理的工序这两个工序。另外，为了提高多晶体与蓝宝石基板的密合性，还需要预先使多晶体的表面充分平滑等。任一方法都可以采用公知的条件，不过，以下，对采用AD法而直接形成取向前驱体层的方法和将预先制作的成型体载放在蓝宝石基板上的方法进行说明。
AD法为如下技术，即，将微粒或微粒原料与气体混合，进行气溶胶化，从喷嘴中高速喷射该气溶胶，使其冲撞基板，形成被膜，该AD法具有能够在常温下形成致密化的被膜的特征。将该AD法中使用的成膜装置(气溶胶沉积(AD)装置)的一例示于图1。图1所示的成膜装置20构成为：在气压低于大气压的气氛下将原料粉末喷射到基板上的AD法中使用的装置。该成膜装置20具备：气溶胶生成部22，其生成包含原料成分的原料粉末的气溶胶；以及成膜部30，其将原料粉末喷射到蓝宝石基板21而形成包含原料成分的膜。气溶胶生成部22具备：气溶胶生成室23，其对原料粉末进行收纳并接受来自未图示的气瓶的载气供给而生成气溶胶；原料供给管24，其将生成的气溶胶向成膜部30供给；以及励振器25，其以10～100Hz的振动频率对气溶胶生成室23及其中的气溶胶施加振动。成膜部30具备：成膜腔室32，其向蓝宝石基板21喷射气溶胶；基板保持架34，其配设于成膜腔室32的内部并对蓝宝石基板21进行固定；以及X－Y工作台33，其使基板保持架34在X轴－Y轴方向上移动。另外，成膜部30具备：喷射喷嘴36，其前端形成有狭缝37并将气溶胶向蓝宝石基板21喷射；以及真空泵38，其将成膜腔室32减压。
对于AD法，已知可以通过成膜条件来控制膜厚、膜质等。例如，AD膜的形态容易受到原料粉末冲撞基板的冲撞速度、原料粉末的粒径、气溶胶中的原料粉末的凝聚状态、每单位时间的喷射量等的影响。原料粉末冲撞基板的冲撞速度受到成膜腔室32与喷射喷嘴36内的差压、或喷射喷嘴的开口面积等的影响。不采用适当条件的情况下，有时被膜成为压粉体或者产生气孔，因此，需要适当控制这些因素。
采用预先制作了取向前驱体层的成型体的情况下，可以将取向前驱体的原料粉末成型而制作成型体。例如，采用压制成型的情况下，取向前驱体层为压制成型体。可以基于公知的方法，将取向前驱体的原料粉末压制成型来制作压制成型体，例如，将原料粉末放入模具中并以优选为100～400kgf/cm2、更优选为150～300kgf/cm2的压力进行压制来制作即可。另外，成型方法没有特别限定，除了采用压制成型以外，还可以采用流延成型、浇铸成型、挤出成型、刮板法及这些方法的任意组合。例如，采用流延成型的情况下，优选在原料粉末中适当加入粘合剂、增塑剂、分散剂、分散介质等添加物进行浆料化，使该浆料从狭缝状较细的喷出口通过，由此呈片状地喷出及成型。成型为片状的成型体的厚度没有限定，从操作的观点考虑，优选为5～500μm。另外，需要较厚的取向前驱体层的情况下，将多块该片材成型体堆叠，以期望的厚度进行使用即可。
对于这些成型体，通过之后在蓝宝石基板上的热处理，使得蓝宝石基板附近的部分成为取向层。如上所述，该方法中，需要在后述的热处理工序中使成型体烧结而致密化。因此，成型体除了包含具有或带来刚玉型结晶结构的材料以外，还可以包含烧结助剂等微量成分。
(c)蓝宝石基板上的取向前驱体层的热处理
将形成有取向前驱体层的蓝宝石基板于1000℃以上的温度进行热处理。通过该热处理，能够将取向前驱体层的至少蓝宝石基板附近的部分转化为致密的取向层。另外，通过该热处理，能够使取向层异质外延生长。即，通过由具有刚玉型结晶结构的材料构成取向层，在热处理时发生具有刚玉型结晶结构的材料以蓝宝石基板为晶种进行结晶生长的异质外延生长。此时，发生结晶的重新排列，结晶仿照蓝宝石基板的结晶面进行排列。结果，能够使蓝宝石基板和取向层的结晶轴一致。例如可以采用如下方案，即，当使用c面蓝宝石基板时，蓝宝石基板和取向层相对于基底基板的表面均进行了c轴取向。并且，通过该热处理，能够在取向层的一部分形成梯度组成区域。即，热处理时，在蓝宝石基板与取向前驱体层的界面发生反应，蓝宝石基板中的Al成分向取向前驱体层中扩散和/或取向前驱体层中的成分向蓝宝石基板中扩散，形成由包含α－Al2O3的固溶体构成的梯度组成区域。
应予说明，已知：在各种CVD法、溅射法、PLD法、CVT法、升华法等方法中，有时不经1000℃以上的热处理就在蓝宝石基板上发生异质外延生长。不过，取向前驱体层优选为：在其制作时处于未取向的状态、即非晶质或无取向的多晶，在本热处理工序时以蓝宝石为晶种而发生结晶的重新排列。据此，能够有效地降低到达取向层表面的结晶缺陷。该理由不确定，不过，认为可能是因为：暂时形成的固相的取向前驱体层以蓝宝石为晶种而发生结晶结构的重新排列对结晶缺陷的降低有效。
热处理只要得到刚玉型结晶结构并发生以蓝宝石基板为晶种的异质外延生长即可，没有特别限定，可以在管状炉、加热板等公知的热处理炉中实施。另外，不仅可以采用这些常压(无压)下的热处理，也可以采用热压、HIP等加压热处理、常压热处理与加压热处理的组合。热处理条件可以根据用于取向层的材料而适当选择。例如，热处理的气氛可以从大气、真空、氮及不活泼性气体气氛中选择。优选的热处理温度也根据用于取向层的材料而发生变化，不过，例如优选为1000～2000℃，更优选为1200～2000℃。热处理温度及保持时间与异质外延生长中产生的取向层的厚度及由与蓝宝石基板之间的扩散形成的梯度组成区域的厚度有关，可以根据材料的种类、目标取向层、梯度组成区域的厚度等而适当调整。不过，将预先制作的成型体用作取向前驱体层的情况下，需要在热处理中进行烧结而使其致密化，优选高温下的常压烧成、热压、HIP、或它们的组合。例如，采用热压的情况下，表面压力优选为50kgf/cm2以上，更优选为100kgf/cm2以上，特别优选为200kgf/cm2以上，上限没有特别限定。另外，对于烧成温度，只要发生烧结、致密化以及异质外延生长即可，也没有特别限定，优选为1000℃以上，更优选为1200℃以上，进一步优选为1400℃以上，特别优选为1600℃以上。烧成气氛也可以从大气、真空、氮及不活泼性气体气氛中选择。外模等烧成夹具可以利用石墨制或氧化铝制的夹具等。
(d)取向层表面的露出
在通过热处理而在蓝宝石基板附近形成的取向层之上有可能存在或残留有取向前驱体层或取向性较差或者无取向的表面层。这种情况下，优选对源自取向前驱体层一侧的面施加磨削、研磨等加工，使取向层的表面露出。据此，具有优异的取向性的材料在取向层的表面露出，因此，能够使半导体层在其上有效地外延生长。除去取向前驱体层及表面层的方法没有特别限定，例如可以举出：进行磨削及研磨的方法、进行离子束铣削的方法。优选利用采用了磨粒的研磨加工或化学机械研磨(CMP)来进行取向层的表面的研磨。
(2)半导体膜的形成
接下来，在得到的复合基底基板的取向层上形成半导体膜。作为半导体膜的形成方法，只要得到具有本发明中确定的特性的半导体膜即可，换言之，只要能够按半导体膜的至少一个表面的结晶缺陷密度为1.0×106/cm2以下的方式进行成膜即可，可以采用公知的方法。不过，优选为雾化CVD法、HVPE法、MBE法、MOCVD法、水热法及溅射法中的任一者，特别优选为雾化CVD法、水热法、或HVPE法。以下，对这些方法中的HVPE法进行说明。
HVPE法(卤化物气相生长法)为CVD的一种，是能够应用于Ga2O3、GaN等化合物半导体的成膜的方法。该方法中，使Ga原料和卤化物反应而产生卤化镓气体，向成膜用基底基板上供给。同时，将O2气体向成膜用基底基板上供给，通过卤化镓气体和O2气体发生反应，使得Ga2O3在成膜用基底基板上生长。这是能够进行高速及厚膜生长、且具有广泛的工业成就的方法，不仅报告有α－Ga2O3的成膜例，还报告有β－Ga2O3的成膜例。
图2中示出了采用HVPE法的气相生长装置的一例。采用HVPE法的气相生长装置40具备：反应炉50、供成膜用基底基板56载放的基座58、氧原料供给源51、载气供给源52、Ga原料供给源53、加热器54、以及气体排出部57。反应炉50应用不与原料发生反应的任意反应炉，例如石英管。加热器54应用至少能够加热至700℃(优选为900℃以上)的任意加热器，例如电阻加热式的加热器。
对于Ga原料供给源53，在内部载放有金属Ga55，并被供给卤素气体或卤化氢气体、例如HCl。卤素气体或卤化气体优选为Cl2或HCl。所供给的卤素气体或卤化气体与金属Ga55发生反应，产生卤化镓气体，向成膜用基底基板供给。卤化镓气体优选包含GaCl和/或GaCl3。氧原料供给源51可以供给选自由O2、H2O及N2O构成的组中的氧源，不过，优选为O2。这些氧原料气体与卤化镓气体同时向成膜用基底基板供给。应予说明，Ga原料、氧原料气体可以与N2、稀有气体等载气一同供给。
气体排出部57可以与例如扩散泵、旋转泵等真空泵连接，不仅可以将反应炉50内的未反应的气体排出，还可以将反应炉50内控制为减压状态。由此，气相反应的抑制及生长速度分布能够得到改善。
采用加热器54，将成膜用基底基板56加热至规定的温度，并同时供给卤化镓气体和氧原料气体，由此在成膜用基底基板56上形成α－Ga2O3。对于成膜温度，只要将α－Ga2O3成膜即可，没有特别限定，例如典型的为250℃～900℃。Ga原料气体、氧原料气体的分压也没有特别限定。例如，Ga原料气体(卤化镓气体)的分压可以设为0.05kPa以上10kPa以下的范围，氧原料气体的分压可以设为0.25kPa以上50kPa以下的范围。
形成作为掺杂剂含有14族元素的α－Ga2O3系半导体膜的情况、或形成包含In、Al的氧化物等的与α－Ga2O3的混晶膜的情况下，可以另行设置供给源而供给它们的卤化物等，也可以将卤化物混合而从Ga原料供给源53进行供给。另外，可以在与金属Ga55相同的部位载放含有14族元素、或In、Al等的材料，使其与卤素气体或卤化氢气体反应，以卤化物的形式供给。供给至成膜用基底基板56的这些卤化物气体与卤化镓同样地与氧原料气体反应而成为氧化物，进入α－Ga2O3系半导体膜中。
利用HVPE法形成半导体膜时，可以使Ga原料、氧原料等的供给量恒定，通过适当控制成膜条件来形成单层结构的膜。像这样，能够在复合基底基板上形成表面的结晶缺陷密度明显较低为1.0×106/cm2以下的半导体膜。
应予说明，本发明的半导体膜在形成于成膜用基底基板之后及自成膜用基底基板分离而制成自立膜时的翘曲明显较小。特别是，作为成膜用基底基板，使用由α－Cr2O3或者α－Cr2O3和异种材料的固溶体构成的双轴取向基板、或具有由α－Cr2O3或者α－Cr2O3和异种材料的固溶体构成的取向层的复合基板中的任一者的情况下，能够使翘曲量特别小。例如，能够使制作2英寸尺寸的半导体膜时的翘曲量为30μm以下，更优选为20μm以下，进一步优选为10μm以下。
如上所述，本发明的半导体膜可以制成镶嵌性较小的膜。以往的在蓝宝石基板上形成的α－Ga2O3膜有时成为结晶方位稍微不同的晶畴的集合体(镶嵌结晶)。该原因不确定，不过，可以举出：由于α－Ga2O3为亚稳相，所以成膜温度为比较低的温度。由于成膜温度为低温，所以吸附成分在基板表面难以迁移，不易进行层流生长。因此，进行岛状生长(三维生长)的生长模式容易占支配地位。另外，成膜用基底基板采用蓝宝石基板的情况下，具有半导体膜与蓝宝石间的晶格不匹配，有时各岛状生长部(晶畴)的结晶取向方位稍微不同。因此，各晶畴没有完全缔合，容易成为镶嵌结晶。对于本发明的半导体膜，特别是，作为成膜用基底基板，使用由α－Cr2O3或者α－Cr2O3和异种材料的固溶体构成的单晶基板、或者具有由α－Cr2O3或者α－Cr2O3和异种材料的固溶体构成的单晶层的复合基板中的任一者，并适当控制成膜条件的情况下，能够得到无镶嵌性(即单晶)或镶嵌性较小的半导体膜。从镶嵌性的观点出发，成膜温度为例如600℃以上，优选为700℃以上，更优选为800℃以上，进一步优选为900℃以上。为了评价半导体膜的镶嵌性，可以采用XRC测定、EBSD测定、TEM等公知的方法，特别优选利用如上所述的XRC半值宽度进行评价。
得到的半导体膜可以直接或分割而制成半导体元件。或者，可以将半导体膜自复合基底基板剥离而设为膜单体的形态。这种情况下，为了使自复合基底基板的剥离变得容易，可以在复合基底基板的取向层表面(成膜面)预先设置有剥离层。对于这样的剥离层，可以举出在复合基底基板表面设置有C注入层或H注入层。另外，可以在半导体膜的成膜初期使C或H注入于膜中，在半导体膜侧设置剥离层。此外，也可以在复合基底基板上所形成的半导体膜的表面(即与复合基底基板相反一侧的面)粘接或接合与复合基底基板不同的支撑基板(安装基板)，然后，自半导体膜剥离除去复合基底基板。作为该支撑基板(安装基板)，可以采用25～400℃下的热膨胀率为6～13ppm/K的基板、例如由Cu－Mo复合材料构成的基板。另外，作为将半导体膜和支撑基板(安装基板)粘接及接合的方法的例子，可以举出钎焊、锡焊、固相接合等公知的方法。此外，可以在半导体膜与支撑基板之间设置欧姆电极、肖特基电极等电极、或粘接层等其他层。
实施例
通过以下的例子，对本发明进一步具体地进行说明。
例1
作为成膜用基底基板，使用市售的Cr2O3单晶(尺寸8mm×8mm、厚度0.5mm、c面、无偏角)(以下称为Cr2O3基板)，如下进行α－Ga2O3膜(半导体膜)的形成。
(1)利用雾化CVD法形成α－Ga2O3膜
(1a)雾化CVD装置
图3中示意性地示出本例中使用的雾化CVD装置61。雾化CVD装置61具备：稀释气体源62a、载气源62b、流量调节阀63b、雾化发生源64、容器65、超声波振荡器66、石英管67、加热器68、基座70以及排气口71。在基座70载放基板69。流量调节阀63a构成为能够调节从稀释气体源62a送出的稀释气体的流量，另一方面，流量调节阀63b构成为能够调节从载气源62b送出的载气的流量。在雾化发生源64中收纳有原料溶液64a，另一方面，在容器65中放有水65a。超声波振荡器66安装于容器65的底面。石英管67形成成膜室，加热器68置于石英管67的周边部。基座70由石英构成，供基板69载放的面相对于水平面进行倾斜。
(1b)原料溶液的制备
制备乙酰丙酮镓浓度为0.05mol/L的水溶液。此时，使其以体积比含有1.5％的36％盐酸，制成原料溶液64a。
(1c)成膜准备
将得到的原料溶液64a收纳于雾化发生源64内。使上述的成膜用基底基板(Cr2O3基板)作为基板69设置在基座70上，并使加热器68工作而使石英管67内的温度上升至600℃。接下来，打开流量调节阀63a及63b，从稀释气体源62a及载气源62b向石英管67内分别供给稀释气体及载气。将石英管67内的气氛用稀释气体及载气充分置换后，将稀释气体的流量调节为0.5L/min，将载气的流量调节为1L/min。作为稀释气体及载气，采用氮气。
(1d)膜形成
使超声波振荡器66以2.4MHz振动，将该振动通过水65a而向原料溶液64a传播，由此使原料溶液64a雾化，产生喷雾64b。该喷雾64b通过稀释气体及载气而向作为成膜室的石英管67内导入，在石英管67内发生反应，通过基板69的表面处的CVD反应而在基板69上形成膜。这样得到结晶性半导体膜(半导体层)。成膜时间为60分钟。
(2)半导体膜的评价
(2a)表面EDS
实施得到的膜的成膜侧(即，与Cr2O3基板相反一侧)的膜表面的EDS测定，结果仅检测到Ga及O，可知得到的膜为Ga氧化物。
(2b)EBSD
利用安装有电子背散射衍射装置(EBSD)(牛津仪器公司制Nordlys Nano)的SEM(日立高新技术公司制、SU－5000)，在500μm×500μm的视野内，实施由Ga氧化物构成的成膜侧的膜表面的反极图方位映射。该EBSD测定的各条件如下。
＜EBSD测定条件＞
·加速电压：15kv
·点强度：70
·工作距离：22.5mm
·步进尺寸：0.5μm
·试样倾斜角：70°
·测定程序：Aztec(version3.3)
由得到的反极图方位映射可知：Ga氧化物膜具有在基板法线方向上进行c轴取向且在面内也进行取向的双轴取向的刚玉型结晶结构。这说明了：形成有由α－Ga2O3构成的取向膜。
(2c)成膜侧表面的平面TEM
为了对α－Ga2O3膜的结晶缺陷密度进行评价，实施了平面TEM观察(俯视图)。按包含有成膜侧的表面的方式进行切割，并通过离子铣削而加工成测定视野周边的试样厚度(T)为150nm。针对得到的切片，使用透射电子显微镜(日立制H－90001UHR－I)以加速电压300kV进行TEM观察，评价结晶缺陷密度。实际上，以8个视野观察测定视野4.1μm×3.1μm的TEM图像，计算出其中确认到的缺陷的数量。结果，在得到的TEM图像内没有观察到结晶缺陷，可知结晶缺陷密度小于9.9×105/cm2。将得到的TEM图像的一例示于图4。
(2d)成膜用基底基板侧表面的平面TEM
为了对α－Ga2O3膜的与上述(2c)中观察的表面相反一侧的表面(即，与Cr2O3基板邻接的表面)的结晶缺陷密度进行评价，实施了平面TEM观察(俯视图)。按包含有膜表面的方式进行切割，并通过离子铣削而加工成测定视野周边的试样厚度(T)为150nm。针对得到的切片，使用透射电子显微镜(日立制H－90001UHR－I)以加速电压300kV进行TEM观察，评价结晶缺陷密度。实际上，以8个视野观察测定视野4.1μm×3.1μm的TEM图像，计算出其中确认到的缺陷的数量。结果，在得到的TEM图像内没有观察到结晶缺陷，可知结晶缺陷密度小于9.9×105/cm2。
(2e)截面TEM
以同时包含有成膜侧的表面和与Cr2O3基板邻接的表面且测定视野周边的试样厚度(T)为200nm的方式从α－Ga2O3膜中切出截面试验片。采用得到的试验片，使用透射电子显微镜(日立制H－90001UHR－I)，以加速电压300kV进行TEM观察。根据得到的TEM图像测定α－Ga2O3膜的厚度，结果为0.7μm。
(2f)成膜侧表面的XRC
采用XRD装置(Bruker－AXS株式会社制D8－DISCOVER)，实施α－Ga2O3膜的成膜面侧表面的(104)晶面的XRC测定。实际上，调整2θ、ω、χ及φ，按出现α－Ga2O3的(104)晶面的峰的方式进行轴建立后，采用管电压40kV、管电流40mA、准直器直径0.5mm、防散射狭缝3mm、ω＝15.5～19.5°的范围、ω步进宽度0.005°以及计数时间0.5秒的条件。另外，X射线源采用利用Ge(022)非对称反射单色仪对CuKα射线进行平行单色光化得到的射线。使用XRD解析软件(Bruker－AXS制、“LEPTOS”Ver4.03)，进行曲线的平滑化后，进行峰值搜索，由此确定得到的(104)晶面的XRC曲线中的半值宽度(FWHM)。结果，α－Ga2O3膜的(104)晶面XRC曲线的半值宽度为127arcsec.。
(2g)Sn浓度
采用D－SIMS(CAMECA公司制IMS－7f)，测定α－Ga2O3膜中的Sn浓度。作为测定时的1次离子种类，采用Cs+离子，以一次离子加速电压14.5kV进行测定。结果，α－Ga2O3膜中的Sn浓度为检测极限以下。
例2
如下进行上述(1b)中的原料溶液的制备，并将上述(1d)中的成膜时间设为130分钟，除此以外，与例1同样地进行α－Ga2O3膜的形成及各种评价。结果如表1所示。
(1b’)原料溶液的制备
制备乙酰丙酮镓浓度为0.05mol/L的水溶液。此时，使其以体积比含有1.5％的36％盐酸。在得到的乙酰丙酮镓溶液中加入氯化锡(II)二水合物(SnCl2·2H2O)，调整浓度，以使锡相对于镓的原子比为0.2，得到原料溶液64a。
例3
上述(1c)中使石英管67内的温度为460℃，并将上述(1d)中的成膜时间设为200分钟，除此以外，与例1同样地，进行α－Ga2O3膜的形成及各种评价。结果如表1所示。本例中，α－Ga2O3膜的成膜侧表面的结晶缺陷密度小于成膜用基底基板侧表面的结晶缺陷密度。因此，若将成膜侧表面设为正面，将成膜用基底基板侧表面设为背面，计算(背面的结晶缺陷密度)/(正面的结晶缺陷密度)，则显示大于1。
例4
上述(1b’)中按锡相对于镓的原子比为5.0×10－6的方式添加氯化锡(II)二水合物，且在上述(1c)中使石英管67内的温度为460℃，并在上述(1d)中使成膜时间为110分钟，除此以外，与例2同样地实施α－Ga2O3膜的形成及各种评价。结果如表1所示。本例中，成膜侧表面的结晶缺陷密度小于成膜用基底基板侧表面的结晶缺陷密度。因此，若将成膜侧表面设为正面，将成膜用基底基板侧表面设为背面，计算(背面的结晶缺陷密度)/(正面的结晶缺陷密度)，则显示大于1。
例5
作为成膜用基底基板，采用如下制作的复合基底基板，且在上述(1b’)中按锡相对于镓的原子比为0.7的方式添加氯化锡(II)二水合物，并在上述(1d)中使成膜时间为280分钟，除此以外，与例2同样地进行α－Ga2O3膜的形成及各种评价。结果如表1所示。
(复合基底基板的制作)
(a)取向前驱体层的制作
作为原料粉体，采用Cr2O3粉体(Lanxess制、COLORTHERM Green)，作为基板，采用蓝宝石(直径50.8mm(2英寸)、厚度0.43mm、c面、偏角0.2°)，利用图1所示的气溶胶沉积(AD)装置20，在种基板(蓝宝石基板)上形成由Cr2O3构成的AD膜(取向前驱体层)。气溶胶沉积(AD)装置20的构成如上所述。
AD成膜条件如下。即，载气设为N2，采用形成有长边5mm×短边0.3mm的狭缝的陶瓷制的喷嘴。喷嘴的扫描条件如下：以0.5mm/s的扫描速度，沿着与狭缝的长边垂直且前进的方向移动55mm，沿着狭缝的长边方向移动5mm，沿着与狭缝的长边垂直且返回的方向移动55mm，沿着狭缝的长边方向且与初始位置相反的方向移动5mm，反复进行该扫描，在沿着狭缝的长边方向自初始位置移动了55mm的时刻沿着与此前相反的方向进行扫描并返回至初始位置，将这样的循环设为1个循环，反复进行500个循环。室温下的1个循环的成膜中，将输送气体的设定压力调整为0.06MPa，将流量调整为6L/min，将腔室内压力调整为100Pa以下。像这样形成的AD膜(取向前驱体层)的厚度为约100μm。
(b)取向前驱体层的热处理
将形成有AD膜(取向前驱体层)的蓝宝石基板从AD装置中取出，在氮气氛中于1700℃进行4小时退火。
(c)磨削及研磨
将得到的基板固定于陶瓷平台，采用粒度号#2000以内的磨石，将源自AD膜一侧的面磨削至取向层露出，然后，利用采用了金刚石磨粒的研磨加工，使板面进一步平滑化。此时，一边使金刚石磨粒的尺寸从3μm阶段性地减小至0.5μm，一边进行研磨加工，由此提高板面的平坦性。然后，利用采用了胶体二氧化硅的化学机械研磨(CMP)，实施镜面精加工，得到在蓝宝石基板上具备取向层的复合基底基板。应予说明，将基板的源自AD膜一侧的面称为“正面”。加工后的取向层的正面的算术平均粗糙度Ra为0.1nm，磨削及研磨量为50μm，研磨后的复合基底基板的厚度为0.48mm。
(d)取向层的评价
(d1)截面EDX
采用能量分散型X射线分析器(EDX)，进行与基板主面正交的截面的组成分析。结果，在从复合基底基板的正面至深度约20μm为止的范围内，仅检测出Cr及O。Cr及O的比率在深度约20μm的范围内几乎没有变化，可知形成有厚度约20μm的Cr氧化物层。另外，在从该Cr氧化物层进一步至深度30μm为止的范围内，检测出Cr、O及Al，可知在Cr氧化物层与蓝宝石基板之间形成有厚度约30μm的Cr－Al氧化物层(梯度组成层)。在Cr－Al氧化物层内，确认到如下情形，即，Cr和Al的比率不同，在蓝宝石基板侧，Al浓度较高，在靠近Cr氧化物层一侧，Al浓度降低。
(d2)表面EBSD
利用安装有电子背散射衍射装置(EBSD)(牛津仪器公司制Nordlys Nano)的SEM(日立高新技术公司制、SU－5000)，在500μm×500μm的视野内，实施由Cr氧化物层构成的取向层的正面的反极图方位映射。该EBSD测定的各条件如下。
＜EBSD测定条件＞
·加速电压：15kV
·点强度：70
·工作距离：22.5mm
·步进尺寸：0.5μm
·试样倾斜角：70°
·测定程序：Aztec(version3.3)
由得到的反极图方位映射可知：Cr氧化物层为具有在基板法线方向上进行c轴取向且在面内方向上也进行取向的双轴取向的刚玉型结晶结构的层。这说明了：在基板的正面形成有由α－Cr2O3构成的取向层。在以上结果的基础上，将复合基底基板的制作工序示意性地示于图5(a)～(d)。
(d3)XRD
采用多功能高分辨率X射线衍射(XRD)装置(布鲁克·AXS株式会社制、D8DISCOVER)，进行基板的正面的XRD面内测定。具体而言，根据基板表面的高度调整Z轴后，相对于(11-20)晶面，调整Chi、Phi、ω、20，进行轴建立，在以下的条件下进行2θ-ω测定。
<XRD测定条件>
·管电压：40kV
·管电流：40mA
·检测器：Tripple Ge(220)Analyzer
·利用Ge(022)非对称反射单色仪进行平行单色光化(半值宽度28秒)得到的CuKα射线
·步进宽度：0.001°
·扫描速度：1.0秒/步
通过XRD测定可知：取向层的a轴长度为
Figure BDA0003249600710000212
例6
上述(1b’)中按锡相对于镓的原子比为0.2的方式添加氯化锡(II)二水合物，并在上述(1d)中使成膜时间为600分钟，除此以外，与例5同样地进行α-Ga2O3膜的形成及各种评价。结果如表1所示。
[表1]
表1
Figure BDA0003249600710000211

Claims (7)

1.一种半导体膜，其具有由α－Ga2O3或α－Ga2O3系固溶体构成的刚玉型结晶结构，
所述半导体膜的特征在于，
所述半导体膜的至少一个表面的结晶缺陷密度为1.0×106/cm2以下。
2.根据权利要求1所述的半导体膜，其特征在于，
所述半导体膜的背面的结晶缺陷密度相对于所述半导体膜的正面的结晶缺陷密度的比值超过1.0，所述正面是所述半导体膜的一个表面，所述背面是所述半导体膜的与所述表面对置的表面。
3.根据权利要求1或2所述的半导体膜，其特征在于，
所述半导体膜的至少一个表面中的(104)晶面的X射线摇摆曲线半值宽度为500arcsec以下。
4.根据权利要求1～3中的任一项所述的半导体膜，其特征在于，
所述半导体膜以1.0×1016～1.0×1021/cm3的比例包含14族元素作为掺杂剂。
5.根据权利要求1～4中的任一项所述的半导体膜，其特征在于，
所述半导体膜为c轴取向膜。
6.根据权利要求1～5中的任一项所述的半导体膜，其特征在于，
所述半导体膜设置在25～400℃下的热膨胀率为6～13ppm/K的支撑基板上。
7.根据权利要求6所述的半导体膜，其特征在于，
所述支撑基板由Cu－Mo复合材料构成。
CN201980093708.7A 2019-04-24 2019-09-10 半导体膜 Active CN113677833B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019017515 2019-04-24
JPPCT/JP2019/017515 2019-04-24
PCT/JP2019/035513 WO2020217563A1 (ja) 2019-04-24 2019-09-10 半導体膜

Publications (2)

Publication Number Publication Date
CN113677833A true CN113677833A (zh) 2021-11-19
CN113677833B CN113677833B (zh) 2024-08-23

Family

ID=72941625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980093708.7A Active CN113677833B (zh) 2019-04-24 2019-09-10 半导体膜

Country Status (5)

Country Link
US (1) US11942520B2 (zh)
EP (1) EP3960914A4 (zh)
JP (2) JP6784870B1 (zh)
CN (1) CN113677833B (zh)
WO (1) WO2020217563A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023048150A1 (zh) * 2021-09-22 2023-03-30
KR102546042B1 (ko) * 2021-12-22 2023-06-22 주식회사루미지엔테크 HVPE법에 따른 Ga2O3 결정막 증착방법, 증착장치 및 이를 사용한 Ga2O3 결정막 증착 기판

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263427A (ja) * 1989-04-03 1990-10-26 Sumitomo Metal Ind Ltd 化合物半導体基板およびその製造方法
JPH05254991A (ja) * 1992-03-11 1993-10-05 Hitachi Constr Mach Co Ltd 薄膜積層結晶体およびその製造方法
CN101111945A (zh) * 2005-01-27 2008-01-23 罗姆股份有限公司 氮化物半导体元件和氮化物半导体结晶层的生长方法
CN101471246A (zh) * 2001-04-06 2009-07-01 索尼株式会社 化合物半导体衬底的制造方法
WO2010092051A2 (de) * 2009-02-11 2010-08-19 Schott Solar Ag Integraler prozess von waferherstellung bis modulfertigung zur herstellung von wafern, solarzellen und solarmodulen
US20120061663A1 (en) * 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014072533A (ja) * 2013-10-10 2014-04-21 Roca Kk 半導体装置
JP2014234344A (ja) * 2013-10-10 2014-12-15 株式会社Flosfia 酸化物結晶薄膜の製造方法
JP2016155714A (ja) * 2015-02-25 2016-09-01 国立研究開発法人物質・材料研究機構 α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP2016157879A (ja) * 2015-02-25 2016-09-01 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
JP2017069424A (ja) * 2015-09-30 2017-04-06 株式会社Flosfia 結晶性半導体膜および半導体装置
WO2017125796A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び表示装置
CN107210229A (zh) * 2015-03-24 2017-09-26 株式会社村田制作所 薄膜结构体及薄膜结构体的制造方法以及半导体设备
CN107799584A (zh) * 2016-08-31 2018-03-13 流慧株式会社 结晶性氧化物半导体膜、半导体装置及半导体系统
CN108615672A (zh) * 2018-04-17 2018-10-02 中山大学 一种半导体结晶膜的制备方法及其半导体结晶膜
US20190057865A1 (en) * 2017-08-21 2019-02-21 Flosfia Inc. Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP6349592B2 (ja) 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
EP3816330A4 (en) 2018-06-26 2022-10-05 Flosfia Inc. CRYSTALLINE OXIDE FILM
WO2020004249A1 (ja) * 2018-06-26 2020-01-02 株式会社Flosfia 成膜方法および結晶性積層構造体
US11088242B2 (en) * 2019-03-29 2021-08-10 Flosfia Inc. Crystal, crystalline oxide semiconductor, semiconductor film containing crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film and system including semiconductor device
US10992103B1 (en) * 2019-12-02 2021-04-27 Sharp Fukuyama Laser Co., Ltd. Laser device

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263427A (ja) * 1989-04-03 1990-10-26 Sumitomo Metal Ind Ltd 化合物半導体基板およびその製造方法
JPH05254991A (ja) * 1992-03-11 1993-10-05 Hitachi Constr Mach Co Ltd 薄膜積層結晶体およびその製造方法
CN101471246A (zh) * 2001-04-06 2009-07-01 索尼株式会社 化合物半导体衬底的制造方法
CN101111945A (zh) * 2005-01-27 2008-01-23 罗姆股份有限公司 氮化物半导体元件和氮化物半导体结晶层的生长方法
WO2010092051A2 (de) * 2009-02-11 2010-08-19 Schott Solar Ag Integraler prozess von waferherstellung bis modulfertigung zur herstellung von wafern, solarzellen und solarmodulen
US20120061663A1 (en) * 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014072533A (ja) * 2013-10-10 2014-04-21 Roca Kk 半導体装置
JP2014234344A (ja) * 2013-10-10 2014-12-15 株式会社Flosfia 酸化物結晶薄膜の製造方法
JP2016155714A (ja) * 2015-02-25 2016-09-01 国立研究開発法人物質・材料研究機構 α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP2016157879A (ja) * 2015-02-25 2016-09-01 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
CN107210229A (zh) * 2015-03-24 2017-09-26 株式会社村田制作所 薄膜结构体及薄膜结构体的制造方法以及半导体设备
JP2017069424A (ja) * 2015-09-30 2017-04-06 株式会社Flosfia 結晶性半導体膜および半導体装置
WO2017125796A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び表示装置
CN107799584A (zh) * 2016-08-31 2018-03-13 流慧株式会社 结晶性氧化物半导体膜、半导体装置及半导体系统
US20190057865A1 (en) * 2017-08-21 2019-02-21 Flosfia Inc. Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
CN108615672A (zh) * 2018-04-17 2018-10-02 中山大学 一种半导体结晶膜的制备方法及其半导体结晶膜

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
NURUL NAZLI ROSLI ET AL.: "A review of graphene based transparent conducting films for use in solar photovoltaic applications", 《RENEWABLE AND SUSTAINABLE ENERGY REVIEWS》, vol. 99, no. 2019, pages 83 - 99, XP085546263, DOI: 10.1016/j.rser.2018.09.011 *
姜春生;刘政;郭世斌;李晓静;唐伟忠;吕反修;郭辉;: "沉积温度及其变化对金刚石膜内黑色缺陷产生过程的影响", 材料热处理学报, no. 03, pages 4 - 9 *
宋歌;: "磁控溅射法制备氧化镓薄膜", 宿州教育学院学报, no. 02, pages 128 - 129 *

Also Published As

Publication number Publication date
JP2021038136A (ja) 2021-03-11
WO2020217563A1 (ja) 2020-10-29
EP3960914A4 (en) 2022-12-28
JP6784870B1 (ja) 2020-11-11
US11942520B2 (en) 2024-03-26
JPWO2020217563A1 (ja) 2021-05-06
CN113677833B (zh) 2024-08-23
US20220028982A1 (en) 2022-01-27
EP3960914A1 (en) 2022-03-02
JP7410009B2 (ja) 2024-01-09

Similar Documents

Publication Publication Date Title
JP7461851B2 (ja) 半導体膜
CN113574214B (zh) 基底基板及其制造方法
CN114269972B (zh) 半导体膜
US11942520B2 (en) Semiconductor film
US20210355602A1 (en) Underlying substrate
CN113614292B (zh) 半导体膜
JP7320070B2 (ja) 下地基板及びその製造方法
JP7265624B2 (ja) 半導体膜
JP7108783B2 (ja) 半導体膜
WO2020261356A1 (ja) 半導体膜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant