JP7108783B2 - 半導体膜 - Google Patents

半導体膜 Download PDF

Info

Publication number
JP7108783B2
JP7108783B2 JP2021508846A JP2021508846A JP7108783B2 JP 7108783 B2 JP7108783 B2 JP 7108783B2 JP 2021508846 A JP2021508846 A JP 2021508846A JP 2021508846 A JP2021508846 A JP 2021508846A JP 7108783 B2 JP7108783 B2 JP 7108783B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
substrate
gas
voids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021508846A
Other languages
English (en)
Other versions
JPWO2020195497A1 (ja
Inventor
守道 渡邊
宏史 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2020195497A1 publication Critical patent/JPWO2020195497A1/ja
Application granted granted Critical
Publication of JP7108783B2 publication Critical patent/JP7108783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体膜に関するものであり、特に、ボイドを含有し、ボイド中に水を含まないα-Ga系半導体膜に関する。
近年、酸化ガリウム(Ga)が半導体用材料として着目されている。酸化ガリウムはα、β、γ、δ及びεの5つの結晶形を有することが知られているが、この中で、準安定相であるα-Gaはバンドギャップが5.3eVと非常に大きく、パワー半導体用材料として期待を集めている。
例えば、特許文献1(特開2014-72533号公報)には、コランダム型結晶構造を有する下地基板と、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とを備えた半導体装置が開示されており、サファイア基板上に、半導体層としてα-Ga膜を成膜した例が記載されている。また、特許文献2(特開2016-25256号公報)には、コランダム構造を有する結晶性酸化物半導体を主成分として含むn型半導体層と、六方晶の結晶構造を有する無機化合物を主成分とするp型半導体層と、電極とを備えた半導体装置が開示されている。この特許文献2の実施例には、c面サファイア基板上に、n型半導体層として準安定相であるコランダム構造を有するα-Ga膜を、p型半導体層として六方晶の結晶構造を有するα-Rh膜を形成して、ダイオードを作製することが開示されている。
ところで、異種基板上にα-Ga膜を結晶成長させる際に、クラックや結晶欠陥が生じるという問題がある。α-Gaと異種コランダム材料との混晶であるInAlGaO系の半導体膜を成膜する際も、通常、異種基板上に結晶成長を行うため、エピタキシャル膜にクラックが入る等の問題が生じている。この問題に対処する技術として、特許文献3(特開2016-100592号公報)では、クラックの少ないα-Ga膜を作製することが開示されている。また、特許文献4(特開2016-100593号公報)には、エピタキシャル膜の成膜時にボイドを含ませることにより、クラックが低減されたα-Ga膜を作製することが開示されている。しかしながら、これらの手法によっては、大面積にわたってクラックを実質的に含まないα-Ga系半導体膜を得ることは難しく、特に、3μm以上の厚膜とした場合には、クラックが十分に低減された半導体膜を得ることができていなかった。
特許文献5(特開2018-2544号公報)には、2層以上の酸化物層が形成されている成膜用下地基板を用いることで、大面積で実質的にクラックを含まない結晶性酸化物半導体膜を得た例が開示されている。しかしながら、下地基板上に複数の層を形成する必要があり、作業が煩雑でコスト的にも不利となる。また、この手法を用いて作製した膜を成膜用下地基板から分離して自立化する場合や、他の支持基板に転載する場合は、依然としてクラック等が生じやすい。そのため、成膜時のみならず自立化した後においてもクラック等が生じにくいα-Ga系半導体膜及びその製造方法が望まれている。
特開2014-72533号公報 特開2016-25256号公報 特開2016-100592号公報 特開2016-100593号公報 特開2018-2544号公報
本発明者らは、今般、α-Ga系半導体膜中にボイドを含有させ、そのボイド中に残留するガスが水を含まないものとすることで、成膜時のクラックが低減するのみならず、半導体膜を成膜用下地基板から分離して自立化する際、さらには自立化後においても、クラックが生じにくい膜となることを知見した。
したがって、本発明の目的は、クラックが低減され、かつ、クラックが生じにくいα-Ga系半導体膜を提供することにある。
本発明の一態様によれば、α-Ga、又はα-Ga系固溶体で構成されるコランダム型結晶構造を有する半導体膜であって、
前記半導体膜がボイドを含有しており、前記ボイド内に残留するガスが水を含まない、半導体膜が提供される。
エアロゾルデポジション(AD)装置の構成を示す模式断面図である。 HVPE法を用いた気相成長装置の構成を示す模式断面図である。
半導体膜
本発明の半導体膜は、α-Ga、又はα-Ga系固溶体からなるコランダム型結晶構造を有する。α-Gaは、三方晶系の結晶群に属し、コランダム型結晶構造をとる。また、α-Ga系固溶体は、α-Gaに他の成分が固溶したものであり、コランダム型結晶構造が維持されている。
本発明の半導体膜は、膜中にボイドを含有し、そのボイド内に残留するガスは水を含まない。なお、本明細書において「水を含まない」とは、水を完全に含まないという厳密的な意味ではなく、主成分として実質的に水を含まないことを概念的に意味するものであり、要するに、水をほとんど含まないガスがボイド内を満たしているということである。こうすることで、クラックが低減され、かつ、クラックが生じにくい半導体膜を実現することができる。その理由は定かではないが、以下のようなメカニズムが考えられる。すなわち、半導体膜中には、成膜用下地基板と半導体膜との間の熱膨張差や格子定数差、並びに成膜時の温度分布によって、応力が生じる。半導体膜中にボイドが形成されるとこれらの応力が緩和されると考えられるが、ボイド内に水が残留する場合、ボイドの内壁(α-Ga)と反応してダメージを与え、ボイドを起点としたクラックが生じやすくなる。また、成膜中は高温に保持されているためボイド内では水蒸気として存在するが、室温まで降温するとその一部が液体となるため、ボイド内部の圧力が著しく低下する、あるいはボイド中に生じた水(液体)によって内壁にダメージを与える。このこともクラックが生じやすくなる原因の一つと考えられる。すなわち、半導体膜中に発生する応力は、ボイドによって緩和されるが、ボイド内に水が存在することで緩和効果以上のダメージを半導体膜に与えるため、クラックが生じやすくなるものと推定される。
ボイド内に含有される残留ガスの成分は、残留ガスの分圧比で表すことができる。本発明の半導体膜に含まれるボイド中の水の分圧比は1%未満が好ましく、0.1%未満がより好ましく、0.01%未満がより好ましく、0.0001%未満が更に好ましく、0.00001%未満が特に好ましく、理想的には0%である。成膜中にボイド内に水が残留する場合、ガス(水蒸気)として存在しているが、室温まで降温すると一部は液体となる場合がある。このため、ボイド中の残留ガスの分圧比は、半導体膜を100℃以上(より好ましくは200℃以上)に加熱してガス化した後にガス分析する手法が好ましい。ボイド中に残留するガスはO及び/又はClを含むのが好ましい。これらのガスはボイドの内壁のダメージを軽減する効果があると考えられる。
半導体膜は、ドーパントとして14族元素を1.0×1016~1.0×1021/cmの割合で含むことができる。ここで、14族元素はIUPAC(国際純正・応用化学連合)が策定した周期律表による第14族元素のことであり、具体的には、炭素(C)、珪素(Si)、ゲルマニウム(Ge)、錫(Sn)及び鉛(Pb)のいずれかの元素である。ドーパント量は所望の特性に合わせて適宜変更することができるが、好ましくは、1.0×1016~1.0×1021/cm、より好ましくは1.0×1017~1.0×1019/cmである。これらのドーパントは膜中に均一に分布し、半導体膜の表面と裏面のドーパント濃度は同程度であることが好ましい。
さらに、半導体膜が特定の面方位に配向した配向膜であるのが好ましい。半導体膜の配向性は公知の方法で調べることができるが、例えば、電子線後方散乱回折装置(EBSD)を用いて、逆極点図方位マッピングを行うことで、調べることができる。
半導体膜の膜厚は、コスト面及び要求される特性の観点から適宜調整すればよい。すなわち、厚すぎると成膜に時間がかかるため、コスト面からは極端に厚くない方が好ましい。また、特に高い絶縁耐圧が要求されるデバイスを作製する場合には、厚い膜とすることが好ましい。一方、縦方向(厚さ方向)の導電性が要求されるデバイスを作製する場合には、薄い膜とすることが好ましい。このように所望の特性に合わせて膜厚を適宜調整すればよいが、典型的には0.1~50μm、又は0.2~20μm、又は0.2~10μmである。このような範囲の厚さとすることで、コスト面や半導体特性の両立が可能となる。また、自立した半導体膜が必要な場合は厚い膜とすればよく、例えば50μm以上、又は100μm以上であり、コスト面の制限がない限り特に上限はない。
半導体膜は、その片面が、好ましくは20cm以上、より好ましくは70cm以上、さらに好ましくは170cm以上の面積を有する。このように半導体膜を大面積化することにより、一枚の半導体膜から半導体素子を多数個取りすることが可能となり、製造コストの低減化を図ることができる。半導体膜の大きさの上限は特に限定されるものではないが、典型的には、片面700cm以下である。
半導体膜は、膜単独の自立膜の形態であってもよいし、支持基板上に形成されたものであってもよい。支持基板は、コランダム構造を有し、c軸及びa軸の二軸に配向した基板(二軸配向基板)が好ましい。支持基板にコランダム構造を有する二軸配向基板を用いることで、半導体膜がヘテロエピタキシャル成長するための種結晶を兼ねることが可能となる。二軸配向基板は、多結晶やモザイク結晶(結晶方位が若干ずれた結晶の集合)であってもよいし、単結晶であってもよい。コランダム構造を有する限り、単一の材料で構成されるものでもよいし、複数の材料の固溶体であってもよい。支持基板の主成分は、α-Cr、α-Fe、α-Ti、α-V、α-Rh、及びα-Alからなる群から選択される材料、又はα-Al、α-Cr、α-Fe、α-Ti、α-V、及びα-Rhからなる群から選択される2種以上を含む固溶体が好ましく、α-Cr、又はα-Crと異種材料との固溶体が特に好ましい。
また、支持基板兼ヘテロエピタキシャル成長用の種結晶として、サファイア、Cr等のコランダム単結晶上に、サファイアよりも大きいa軸長及び/又はc軸長を有するコランダム型結晶構造を有する材料で構成された配向層を形成した複合下地基板も用いることができる。配向層は、α-Cr、α-Fe、α-Ti、α-V、及びα-Rhからなる群から選択される材料、又はα-Al、α-Cr、α-Fe、α-Ti、α-V、及びα-Rhからなる群から選択される2種以上を含む固溶体を含む。
また、成膜用下地基板上に作製した半導体膜を分離し、別の支持基板に転載してもよい。別の支持基板の材質は特に限定はないが、材料物性の観点から好適なものを選択すればよい。例えば、熱伝導率の観点では、Cu等の金属基板、SiC、AlN等のセラミックス基板等が好ましい。また、25~400℃での熱膨張率が6~13ppm/Kである基板を用いるのも好ましい。このような熱膨張率を有する支持基板を用いることで、半導体膜との熱膨張差を小さくすることができ、その結果、熱応力による半導体膜中のクラック発生や膜剥がれ等を抑制できる。このような支持基板の例としては、Cu-Mo複合金属で構成される基板が挙げられる。CuとMoの複合比率は、半導体膜との熱膨張率マッチング、熱伝導率、導電率等を勘案して、適宜選択することができる。
半導体膜の支持基板として、α-Cr、若しくはα-Crと異種材料との固溶体で構成される二軸配向基板、又はα-Cr、若しくはα-Crと異種材料との固溶体で構成される配向層を有する複合基板のいずれかが好ましい。こうすることで、半導体膜がヘテロエピタキシャル成長するための種結晶(成膜用下地基板)と支持基板を兼ねることができる上、半導体膜中の結晶欠陥を著しく低減することができる。
以上のように、本発明によれば、クラックが低減されたα-Ga系半導体膜を提供することができる。
半導体膜の製造方法
半導体膜は、膜中に実質的に水を含まないボイドを形成できる限り、その製法は特に限定されるものではない。しかしながら、前述したような、α-Cr、若しくはα-Crと異種材料との固溶体で構成される二軸配向基板、又はα-Cr、若しくはα-Crと異種材料との固溶体で構成される配向層を有する複合下地基板のいずれかを成膜用下地基板として使用することが好ましい。以下に、半導体膜の製造方法を、(1)複合下地基板の作製、(2)半導体膜の形成の順に説明する。
(1)複合下地基板の作製
複合下地基板は、(a)サファイア基板を準備し、(b)所定の配向前駆体層を作製し、(c)サファイア基板上で配向前駆体層を熱処理してその少なくともサファイア基板近くの部分を配向層に変換し、所望により(d)研削や研磨等の加工を施して配向層の表面を露出させることにより好ましく製造することができる。この配向前駆体層は熱処理により配向層となるものであり、a軸長及び/又はc軸長がサファイアより大きいコランダム型結晶構造を有する材料、あるいは後述する熱処理によってa軸長及び/又はc軸長がサファイアより大きいコランダム型結晶構造となる材料を含む。また、配向前駆体層はコランダム型結晶構造を有する材料の他に、微量成分を含んでいてもよい。このような製造方法によれば、サファイア基板を種結晶として配向層の成長を促すことができる。すなわち、サファイア基板の単結晶特有の高い結晶性と結晶配向方位が配向層に引き継がれる。
(a)サファイア基板の準備
複合下地基板を作製するには、まず、サファイア基板を準備する。用いるサファイア基板は、いずれの方位面を有するものであってもよい。すなわち、a面、c面、r面、m面を有するものであってもよく、これらの面に対して所定のオフ角を有するものであってもよい。例えばc面サファイアを用いた場合、表面に対してc軸配向しているため、その上に、容易にc軸配向させた配向層をヘテロエピタキシャル成長させることが可能となる。また、電気特性を調整するために、ドーパントを加えたサファイア基板を用いることも可能である。このようなドーパントとしては公知のものが使用可能である。
(b)配向前駆体層の作製
a軸長及び/又はc軸長がサファイアより大きいコランダム型結晶構造を有する材料、又は熱処理によってa軸長及び/又はc軸長がサファイアより大きいコランダム型結晶構造となる材料を含む配向前駆体層を作製する。配向前駆体層を形成する方法は特に限定されず、公知の手法が採用可能である。配向前駆体層を形成する方法の例としては、AD(エアロゾルデポジション)法、ゾルゲル法、水熱法、スパッタリング法、蒸着法、各種CVD(化学気相成長)法、PLD法、CVT(化学気相輸送)法、昇華法等の手法が挙げられる。CVD法の例としては、熱CVD法、プラズマCVD法、ミストCVD法、MO(有機金属)CVD法等が挙げられる。あるいは、配向前駆体の成形体を予め作製し、この成形体をサファイア基板上に載置する手法であってもよい。このような成形体は、配向前駆体の材料を、テープ成形又はプレス成形等の手法で成形することで作製可能である。また、配向前駆体層として予め各種CVD法や焼結等で作製した多結晶体を使用し、サファイア基板上に載置する方法も用いることができる。
しかしながら、エアロゾルデポジション(AD)法、各種CVD法、又はスパッタリング法を用いて配向前駆体層を直接形成する手法が好ましい。これらの方法を用いることで緻密な配向前駆体層を比較的短時間で形成することが可能となり、サファイア基板を種結晶としたヘテロエピタキシャル成長を生じさせることが容易になる。特に、AD法は高真空のプロセスを必要とせず、成膜速度も相対的に速いため、製造コストの面でも好ましい。スパッタリング法を用いる場合は、配向前駆体層と同材料のターゲットを用いて成膜することも可能であるが、金属ターゲットを使用し、酸素雰囲気下で成膜する反応性スパッタ法も用いることができる。予め作製した成形体をサファイア上に載置する手法も簡易な手法として好ましいが、配向前駆体層が緻密ではないため、後述する熱処理工程において緻密化するプロセスを必要とする。配向前駆体層として予め作製した多結晶体を用いる手法では、多結晶体を作製する工程と、サファイア基板上で熱処理する工程の二つが必要となる。また、多結晶体とサファイア基板の密着性を高めるため、多結晶体の表面を十分に平滑にしておく等の工夫も必要である。いずれの手法も公知の条件を用いることができるが、AD法を用いて配向前駆体層を直接形成する手法と、予め作製した成形体をサファイア基板上に載置する手法について、以下に説明する。
AD法は、微粒子や微粒子原料をガスと混合してエアロゾル化し、このエアロゾルをノズルから高速噴射して基板に衝突させ、被膜を形成する技術であり、常温で緻密化された被膜を形成できるという特徴を有している。このようなAD法で用いられる成膜装置(エアロゾルデポジション(AD)装置)の一例を図1に示す。図1に示される成膜装置20は、大気圧より低い気圧の雰囲気下で原料粉末を基板上に噴射するAD法に用いられる装置として構成されている。この成膜装置20は、原料成分を含む原料粉末のエアロゾルを生成するエアロゾル生成部22と、原料粉末をサファイア基板21に噴射して原料成分を含む膜を形成する成膜部30とを備えている。エアロゾル生成部22は、原料粉末を収容し図示しないガスボンベからのキャリアガスの供給を受けてエアロゾルを生成するエアロゾル生成室23と、生成したエアロゾルを成膜部30へ供給する原料供給管24と、エアロゾル生成室23及びその中のエアロゾルに10~100Hzの振動数で振動が付与する加振器25とを備えている。成膜部30は、サファイア基板21にエアロゾルを噴射する成膜チャンバ32と、成膜チャンバ32の内部に配設されサファイア基板21を固定する基板ホルダ34と、基板ホルダ34をX軸-Y軸方向に移動するX-Yステージ33とを備えている。また、成膜部30は、先端にスリット37が形成されエアロゾルをサファイア基板21へ噴射する噴射ノズル36と、成膜チャンバ32を減圧する真空ポンプ38とを備えている。
AD法は、成膜条件によって膜厚や膜質等を制御できることが知られている。例えば、AD膜の形態は、原料粉末の基板への衝突速度、原料粉末の粒径、エアロゾル中の原料粉末の凝集状態、単位時間当たりの噴射量等に影響を受けやすい。原料粉末の基板への衝突速度に関しては、成膜チャンバ32と噴射ノズル36内の差圧や、噴射ノズルの開口面積等に影響を受ける。適切な条件を用いない場合、被膜が圧粉体となったり望ましくない気孔を生じたりする場合があり、これらのファクターを適切に制御することが必要である。
配向前駆体層を予め作製した成形体を用いる場合、配向前駆体の原料粉末を成形して成形体を作製することができる。例えば、プレス成形を用いる場合、配向前駆体層はプレス成形体である。プレス成形体は、配向前駆体の原料粉末を公知の手法に基づきプレス成形することで作製可能であり、例えば、原料粉末を金型に入れ、好ましくは100~400kgf/cm、より好ましくは150~300kgf/cmの圧力でプレスすることにより作製すればよい。また、成形方法に特に限定はなく、プレス成形の他、テープ成形、鋳込み成形、押出し成形、ドクターブレード法、及びこれらの任意の組合せを用いることができる。例えば、テープ成形を用いる場合、原料粉末にバインダー、可塑剤、分散剤、分散媒等の添加物を適宜加えてスラリー化し、このスラリーをスリット状の細い吐出口を通過させることにより、シート状に吐出及び成形するのが好ましい。シート状に成形した成形体の厚さに限定はないが、ハンドリングの観点では5~500μmであるのが好ましい。また、厚い配向前駆体層が必要な場合はこのシート成形体を多数枚積み重ねて、所望の厚さとして使用すればよい。
これらの成形体はその後のサファイア基板上での熱処理によりサファイア基板近くの部分が配向層となるものである。上述したように、このような手法では、後述する熱処理工程において成形体を焼結させ、緻密化する必要がある。このため、成形体はコランダム型結晶構造を有する又はもたらす材料の他に、焼結助剤等の微量成分を含んでいてもよい。
(c)サファイア基板上配向前駆体層の熱処理
配向前駆体層が形成されたサファイア基板を1000℃以上の温度で熱処理する。この熱処理により、配向前駆体層の少なくともサファイア基板近くの部分を緻密な配向層に変換することが可能となる。また、この熱処理により、配向層をヘテロエピタキシャル成長させることが可能となる。すなわち、配向層をコランダム型結晶構造を有する材料で構成することで、熱処理時にコランダム型結晶構造を有する材料がサファイア基板を種結晶として結晶成長するヘテロエピタキシャル成長が生じる。その際、結晶の再配列が起こり、サファイア基板の結晶面に倣って結晶が配列する。この結果、サファイア基板と配向層の結晶軸を揃えることができる。例えば、c面サファイア基板を用いると、サファイア基板と配向層が下地基板の表面に対していずれもc軸配向した態様とすることが可能となる。その上、この熱処理により、配向層の一部に傾斜組成領域を形成することが可能となる。すなわち、熱処理の際に、サファイア基板と配向前駆体層の界面で反応が生じ、サファイア基板中のAl成分が配向前駆体層中に拡散する及び/又は配向前駆体層中の成分がサファイア基板中に拡散して、α-Alを含む固溶体で構成される傾斜組成領域が形成される。
なお、各種CVD法やスパッタリング法、PLD法、CVT法、昇華法等の方法では、1000℃以上の熱処理を経ることなくサファイア基板上にヘテロエピタキシャル成長を生じる場合があることが知られている。しかし、配向前駆体層はその作製時には配向していない状態、すなわち非晶質や無配向の多結晶であり、本熱処理工程時にサファイアを種結晶として結晶の再配列を生じさせることが好ましい。こうすることで、配向層表面に到達する結晶欠陥を効果的に低減することができる。この理由は定かではないが、一旦成膜された固相の配向前駆体層がサファイアを種として結晶構造の再配列を生じることが結晶欠陥の消滅に効果があるのではないかと考えている。
熱処理は、コランダム型結晶構造が得られ、サファイア基板を種としたヘテロエピタキシャル成長が生じるかぎり特に限定されず、管状炉やホットプレート等、公知の熱処理炉で実施することができる。また、これらの常圧(プレスレス)での熱処理だけでなく、ホットプレスやHIP等の加圧熱処理や、常圧熱処理と加圧熱処理の組み合わせも用いることができる。熱処理条件は、配向層に用いる材料によって適宜選択できる。例えば、熱処理の雰囲気は大気、真空、窒素及び不活性ガス雰囲気から選択することができる。好ましい熱処理温度も配向層に用いる材料によって変わるが、例えば1000~2000℃が好ましく、1200~2000℃がさらに好ましい。熱処理温度や保持時間はヘテロエピタキシャル成長で生じる配向層の厚さやサファイア基板との拡散で形成される傾斜組成領域の厚さと関係しており、材料の種類、狙いとする配向層、傾斜組成領域の厚さ等によって適宜調整することができる。ただし、予め作製した成形体を配向前駆体層として用いる場合、熱処理中に焼結して緻密化させる必要があり、高温での常圧焼成、ホットプレス、HIP、又はそれらの組み合わせが好適である。例えば、ホットプレスを用いる場合、面圧は50kgf/cm以上が好ましく、より好ましくは100kgf/cm以上、特に好ましくは200kgf/cm以上であり、上限は特に限定されない。また、焼成温度も、焼結及び緻密化並びにヘテロエピタキシャル成長が生じる限り、特に限定されないが、1000℃以上が好ましく、1200℃以上がさらに好ましく、1400℃以上がさらに好ましく、1600℃以上が特に好ましい。焼成雰囲気も大気、真空、窒素及び不活性ガス雰囲気から選択することができる。モールド等の焼成冶具は黒鉛製やアルミナ製のもの等が利用できる。
(d)配向層表面の露出
熱処理によりサファイア基板近くに形成される配向層の上には、配向前駆体層や配向性に劣る又は無配向の表面層が存在又は残留しうる。この場合、配向前駆体層に由来する側の面に研削や研磨等の加工を施して配向層の表面を露出させるのが好ましい。こうすることで、配向層の表面に優れた配向性を有する材料が露出することになるため、その上に効果的に半導体層をエピタキシャル成長させることができる。配向前駆体層や表面層を除去する手法は特に限定されるものではないが、例えば、研削及び研磨する手法やイオンビームミリングする手法を挙げることができる。配向層の表面の研磨は、砥粒を用いたラップ加工や化学機械研磨(CMP)により行われるのが好ましい。
(2)半導体膜の形成
次に、得られた複合下地基板の配向層上にα-Ga系半導体膜を形成する。半導体膜の形成手法としては、実質的に水を含まないボイドを膜中に形成できる限り、公知の手法が採用可能である。しかしながら、ミストCVD法、HVPE法、MBE法、MOCVD法、水熱法及びスパッタリング法のいずれかが好ましく、ミストCVD法、HVPE法、MBE法、又はMOCVD法がより好ましく、HVPE法が特に好ましい。これらの方法のうち、HVPE法について以下に説明する。
HVPE法(ハライド気相成長法)はCVDの一種であり、GaやGaN等の化合物半導体の成膜に適用可能な方法である。この方法では、Ga原料とハロゲン化物を反応させてハロゲン化ガリウムガスを発生させ、成膜用下地基板上に供給する。同時にOガスを成膜用下地基板上に供給し、ハロゲン化ガリウムガスとOガスが反応することで成膜用下地基板上にGaが成長する。高速及び厚膜成長が可能であり、工業的にも広く実績を有する方法であり、α-Gaだけでなくβ-Gaの成膜例が報告されている。
図2にHVPE法を用いた気相成長装置の一例を示す。HVPE法を用いた気相成長装置40は、反応炉50と、成膜用下地基板56を載置するサセプタ58と、酸素原料供給源51と、キャリアガス供給源52と、Ga原料供給源53と、ヒーター54と、ガス排出部57を備えている。反応炉50は、原料と反応しない任意の反応炉が適用され、例えば石英管である。ヒーター54は少なくとも700℃(好ましくは900℃以上)まで加熱可能な任意のヒーターが適用され、例えば抵抗加熱式のヒーターである。
Ga原料供給源53には内部に金属Ga55が載置されており、ハロゲンガス又はハロゲン化水素ガス、例えばHClが供給される。ハロゲンガス又はハロゲン化ガスは好ましくはCl又はHClである。供給されたハロゲンガス又はハロゲン化ガスは金属Ga55と反応し、ハロゲン化ガリウムガスが生じ、成膜用下地基板に供給される。ハロゲン化ガリウムガスは、好ましくはGaCl及び又はGaClを含む。酸素原料供給源51は、O、HO及びNOからなる群から選択される酸素源が供給可能だが、Oが好ましい。これらの酸素原料ガスは、ハロゲン化ガリウムガスと同時に成膜用下地基板に供給される。なお、Ga原料や酸素原料ガスはNや希ガス等のキャリアガスととともに供給してもよい。
ガス排出部57は、例えば、拡散ポンプ、ロータリーポンプ等の真空ポンプに接続されていてもよく、反応炉50内の未反応のガスの排出だけでなく、反応炉50内を減圧下に制御してもよい。これにより、気相反応の抑制、及び成長速度分布が改善され得る。
ヒーター54を用いて所定の温度まで成膜用下地基板56を加熱し、ハロゲン化ガリウムガスと酸素原料ガスを同時に供給することで、成膜用下地基板56上にα-Gaが形成される。成膜温度はα-Gaが成膜され、膜中にボイドを生じる限り特に限定されないが、例えば250℃~900℃が典型的である。Ga原料ガスや酸素原料ガスの分圧も特に限定はされない。例えば、Ga原料ガス(ハロゲン化ガリウムガス)の分圧は0.05kPa以上10kPa以下の範囲としてもよく、酸素原料ガスの分圧は0.25kPa以上50kPa以下の範囲としてもよい。
ドーパントとして14族元素を含有するα-Ga系半導体膜を成膜する場合や、InやAlの酸化物等を含むα-Gaとの混晶膜を成膜する場合は、別途供給源を設けてそれらのハロゲン化物等を供給してもよいし、Ga原料供給源53からハロゲン化物を混合して供給してもよい。また、金属Ga55と同じ箇所に14族元素やIn、Al等を含有する材料を載置し、ハロゲンガス又はハロゲン化水素ガスと反応させ、ハロゲン化物として供給してもよい。成膜用下地基板56に供給されたそれらのハロゲン化物ガスは、ハロゲン化ガリウムと同様、酸素原料ガスと反応して酸化物となり、α-Ga系半導体膜中に取り込まれる。
このようにして半導体膜を形成するが、HVPE法は、緻密膜を形成する方法として知られている。しかし、Ga原料ガス及び酸素原料のガス流量比や分圧、成膜時の全圧、成膜温度、成膜用下地基板のモフォロジー等を制御することで、半導体膜中にボイドを形成することができる。例えば、Ga源とO源の比率Ga/O比を高くすることで、半導体膜中にGaやハロゲン化ガリウムの凝集体が形成され、ボイドが形成される。また、成膜速度が速すぎるとボイドが形成されやすく、原料ガスの供給量や成膜温度を高めること等で、半導体膜中にボイドを形成できる。このため、半導体膜中にボイドを形成するには、これらのファクターを適切に制御することが必要である。このようなボイドの形成方法は、他の気相成膜の手法、例えばMOCVDやミストCVDでも共通であり、それぞれの成膜方法に適した条件が必要とされる。
半導体膜中に形成されたボイドには、キャリアガスや各種原料ガス、ハロゲン化物又はハロゲン化水素ガスが取り込まれる。このため、Nや希ガス等のキャリアガス、ハロゲン化ガリウム、O等の酸素原料ガス、ClやHCl等のハロゲン化物、ハロゲン化水素ガスがボイド中のガスの主成分となる。これらのガス種がボイド中の主成分の場合、半導体膜に悪影響を与えないため、ボイド形成による応力緩和の効果を享受できる。一方、ボイド中の主成分に実質的に水が含まれる場合、ボイド形成による応力緩和の効果以上のダメージを半導体膜に与えるため、クラックが生じやすい半導体膜となる。酸素原料ガスとして、HOガスを用いた場合でも成膜条件次第ではボイド内に取り込まれる量を所定量以下に低減できるが、プロセスウインドウが狭くなる弊害がある。
このようにして、半導体膜を複合下地基板上に成膜する。半導体膜の結晶相は、XRDやEBSD等の公知の分析手法にて評価することができる。ボイドの有無については、走査電子顕微鏡、X線トポグラフィー、X線CT像等の公知の手法を用いて確認することができる。ボイド内のガス種を分析する場合にも公知の手法を用いることができる、例えば、高い真空度を保持したチャンバ内に半導体膜を導入し、この半導体膜を破壊し、破壊に伴ってボイドから放出されたガスを質量分析装置等で評価する手法が挙げられる。他にも、気密性の高い特殊容器内で半導体膜を破壊し、破壊に伴ってボイドから放出されたガスをキャリアガスを用いて質量分析装置等に導入する方法等が広く知られている。
このようにして作製した半導体膜は、成膜時にクラックが生じにくい。また、成膜用下地基板から分離して自立膜とした場合であっても、クラックが生じにくい特性を有する。
なお、本発明の半導体膜は、成膜用下地基板に成膜した後や成膜用下地基板から分離して自立膜とした場合の反りが著しく小さい。特に、成膜用下地基板として、α-Cr、若しくはα-Crと異種材料との固溶体で構成される二軸配向基板、又はα-Cr、若しくはα-Crと異種材料との固溶体で構成される配向層を有する複合基板のいずれかを用いた場合、反り量を小さくすることができる。例えば、2インチサイズの半導体膜を作製した場合の反り量を30μm以下、より好ましくは20μm以下、さらに好ましくは10μm以下とすることができる。このような小さい反り量が得られる理由は定かではないが、半導体膜中にボイドが存在することで、成膜時の半導体膜中の応力が緩和されるためと考えられる。
本発明の半導体膜は、モザイク性が小さい膜とすることができる。従来のサファイア基板上に成膜したα-Ga膜は、結晶方位がわずかに異なるドメインの集合体(モザイク結晶)となる場合がある。この原因は定かではないが、α-Gaが準安定相のため成膜温度が比較的低温であることが挙げられる。成膜温度が低温のため、吸着成分が基板表面でマイグレーションしづらく、ステップフロー成長しにくい。このため、島状成長(三次元成長)する成長モードが支配的となりやすい。また、成膜用下地基板にサファイア基板を用いた場合、半導体膜とサファイア間の格子不整合があり、それぞれの島状成長部(ドメイン)はわずかに結晶配向方位が異なる場合がある。このため、各ドメインは完全には会合せず、モザイク結晶となりやすい。本発明の半導体膜は、特に成膜用下地基板として、α-Cr、若しくはα-Crと異種材料との固溶体で構成される単結晶基板、又はα-Cr、若しくはα-Crと異種材料との固溶体で構成される単結晶層を有する複合基板のいずれかを使用し、成膜条件を適切に制御した場合、モザイク性のない(すなわち単結晶)又はモザイク性の小さい半導体膜を得ることができる。この理由は定かではないが、成膜中の半導体膜と成膜用下地基板の格子定数が近い又は同じであることに加え、半導体膜中にボイドが存在することで、成膜中又は成膜後の降温時における半導体膜中の応力が緩和され、配向方位が揃いやすいためと考えられる。また、上述したように、膜中に印加される応力が緩和されるため、α-Gaの結晶構造が安定化する。言い換えると、成膜温度を比較的高温としてもα-Gaの結晶構造を保って成膜することが可能となる。高温下で成膜することで、吸着成分が基板表面でマイグレーションしやすくなり、ステップフロー成長が生じやすくなる。この点も、結晶ドメインのない(すなわち単結晶)又はモザイク性の小さい半導体膜が得られる要因の一つと考えられる。モザイク性の観点においては、成膜温度は、例えば600℃以上、好ましくは700℃以上、より好ましくは800℃以上、さらに好ましくは900℃以上である。半導体膜のモザイク性を評価するには、X線ロッキングカーブ測定、EBSD測定、TEM等の公知の手法を用いることができるが、特に、X線ロッキングカーブ測定での半値幅での評価が好適である。
例えば、X線ロッキングカーブ測定(XRC)にて半導体膜のモザイク性を評価するには、以下の方法を用いることができる。
<XRCによるモザイク性評価>
・測定装置:Bruker-AXS製D8-DISCOVER
・X線源:CuKα線、管電圧40kV、管電流40mA、Ge(022)非対称反射モノクロメーターで平行単色化
・コリメータ径:0.5mm
・アンチスキャッタリングスリット:3mm
・ωステップ幅:0.005°
・計数時間:0.5秒
・XRD解析ソフトウェア:Bruker-AXS製、「LEPTOS」Ver4.03
例えば、X線ロッキングカーブの(006)面半値幅は、40秒未満が好ましく、30秒未満がより好ましく、測定に使用したX線源固有の半値幅と同等の値でも問題はない。また、X線ロッキングカーブの(104)面半値幅は、40秒未満が好ましく、30秒未満がより好ましく、測定に使用したX線源固有の半値幅と同等の値でも問題はない。X線ロッキングカーブの半値幅は、上述したモザイク性の他、結晶欠陥密度や結晶の反りにも影響を受けるが、本発明の半導体膜は、結晶欠陥が少なく、モザイク性がなく、反りも小さいため、このような値が実現できると考えられる。
得られた半導体膜は、そのままの形態又は分割して半導体素子とすることが可能である。あるいは、半導体膜を複合下地基板から剥離して膜単体の形態としてもよい。この場合、複合下地基板からの剥離を容易にするために、複合下地基板の配向層表面(成膜面)に予め剥離層を設けたものを用いてもよい。このような剥離層は、複合下地基板表面にC注入層やH注入層を設けたものが挙げられる。また、半導体膜の成膜初期にCやHを膜中に注入させ、半導体膜側に剥離層を設けてもよい。さらに、複合下地基板上に成膜された半導体膜の表面(すなわち複合下地基板とは反対側の面)に複合下地基板とは異なる支持基板(実装基板)を接着及び接合し、その後、半導体膜から複合下地基板を剥離除去することも可能である。このような支持基板(実装基板)として、25~400℃での熱膨張率が6~13ppm/Kであるもの、例えばCu-Mo複合金属で構成される基板を用いることができる。また、半導体膜と支持基板(実装基板)を接着及び接合する手法の例としては、ロウ付け、半田、固相接合等の公知の手法を挙げることができる。さらに、半導体膜と支持基板との間に、オーミック電極、ショットキー電極等の電極、又は接着層等の他の層を設けてもよい。

Claims (4)

  1. α-Ga、又はα-Ga系固溶体で構成されるコランダム型結晶構造を有する半導体膜であって、
    前記半導体膜がボイドを含有しており、前記ボイド内に残留するガスが水を含まず、
    前記半導体膜の片面が20cm 以上の面積を有する、半導体膜。
  2. 前記ボイド内に残留するガスが、O及び/又はClを含む、請求項1に記載の半導体膜。
  3. 前記半導体膜が、ドーパントとして14族元素を1.0×1016~1.0×1021/cmの割合で含む、請求項1又は2に記載の半導体膜。
  4. 前記半導体膜が、特定の面方位に配向した配向膜である、請求項1~3のいずれか一項に記載の半導体膜。
JP2021508846A 2019-03-28 2020-02-26 半導体膜 Active JP7108783B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019063604 2019-03-28
JP2019063604 2019-03-28
PCT/JP2020/007842 WO2020195497A1 (ja) 2019-03-28 2020-02-26 半導体膜

Publications (2)

Publication Number Publication Date
JPWO2020195497A1 JPWO2020195497A1 (ja) 2021-11-18
JP7108783B2 true JP7108783B2 (ja) 2022-07-28

Family

ID=72610436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021508846A Active JP7108783B2 (ja) 2019-03-28 2020-02-26 半導体膜

Country Status (2)

Country Link
JP (1) JP7108783B2 (ja)
WO (1) WO2020195497A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011046544A (ja) 2009-08-25 2011-03-10 Toyoda Gosei Co Ltd Iii族窒化物半導体結晶の製造方法、およびiii族窒化物半導体基板
JP2013522152A (ja) 2010-03-18 2013-06-13 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 半極性の半導体結晶およびそれを製造するための方法
JP2016100593A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011046544A (ja) 2009-08-25 2011-03-10 Toyoda Gosei Co Ltd Iii族窒化物半導体結晶の製造方法、およびiii族窒化物半導体基板
JP2013522152A (ja) 2010-03-18 2013-06-13 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 半極性の半導体結晶およびそれを製造するための方法
JP2016100593A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体

Also Published As

Publication number Publication date
JPWO2020195497A1 (ja) 2021-11-18
WO2020195497A1 (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
JP7461851B2 (ja) 半導体膜
JP7289357B2 (ja) 半導体膜
JP7159450B2 (ja) 下地基板及びその製造方法
US11942520B2 (en) Semiconductor film
US20210408242A1 (en) Semiconductor film
US20210355602A1 (en) Underlying substrate
JP7108783B2 (ja) 半導体膜
JP7320070B2 (ja) 下地基板及びその製造方法
JP7265624B2 (ja) 半導体膜
JP7439117B2 (ja) 下地基板及びその製造方法
WO2020261356A1 (ja) 半導体膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220715

R150 Certificate of patent or registration of utility model

Ref document number: 7108783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150