JP5343224B1 - 半導体装置および結晶 - Google Patents

半導体装置および結晶 Download PDF

Info

Publication number
JP5343224B1
JP5343224B1 JP2012218891A JP2012218891A JP5343224B1 JP 5343224 B1 JP5343224 B1 JP 5343224B1 JP 2012218891 A JP2012218891 A JP 2012218891A JP 2012218891 A JP2012218891 A JP 2012218891A JP 5343224 B1 JP5343224 B1 JP 5343224B1
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor layer
layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012218891A
Other languages
English (en)
Other versions
JP2014072463A (ja
Inventor
健太郎 金子
俊実 人羅
孝 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ROCA K.K.
Original Assignee
ROCA K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012218891A priority Critical patent/JP5343224B1/ja
Application filed by ROCA K.K. filed Critical ROCA K.K.
Priority to US14/233,699 priority patent/US9711590B2/en
Priority to CN201910354277.7A priority patent/CN110071037A/zh
Priority to KR1020147002063A priority patent/KR101579460B1/ko
Priority to PCT/JP2013/075659 priority patent/WO2014050793A1/ja
Priority to CN201380002360.9A priority patent/CN104205296A/zh
Priority to EP13817841.3A priority patent/EP2752869B1/en
Priority to TW102134563A priority patent/TWI518748B/zh
Application granted granted Critical
Publication of JP5343224B1 publication Critical patent/JP5343224B1/ja
Publication of JP2014072463A publication Critical patent/JP2014072463A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Abstract

【課題】良質なコランダム型結晶膜を形成する半導体装置を提供する。
【解決手段】本発明によれば、コランダム型結晶構造を有する下地基板とコランダム型結晶構造を有する半導体層、コランダム型結晶構造を有する絶縁膜とから形成される半導体装置が提供される。コランダム型の結晶構造を持つ材料のなかには酸化膜が多く含まれ、絶縁膜としての機能を果たすことができることのみならず、下地基板、半導体層および絶縁膜がすべてコランダム型の結晶構造を有していることにより下地基板上に良質な半導体層、絶縁膜を実現することができる。
【選択図】図２

Description

本発明は、電力用半導体装置に関する。
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな炭化珪素（ＳｉＣ）および窒化ガリウム（ＧａＮ）を用いた半導体素子が有望視されており、インバータなどの電力用半導体装置への適用が期待されている。
特にＳｉＣを材料とする高耐圧半導体デバイスにおいては、シリコンと同様、基板表面にＭＯＳ構造を形成するＳｉＣＭＯＳＦＥＴの開発が進められてきた。
しかし、ＳｉＣ半導体装置やＧａＮ半導体装置では、多くの解決すべき課題が残されている。なかでも重大な課題は、ノーマリーオフ型の素子構造が困難である問題である。
特にＳｉＣＭＯＳＦＥＴのＭＯＳ構造においては、良質な絶縁膜の形成が困難であることに起因することが明らかになってきた。これは、結晶性の良い半導体層を形成することに注視するあまり、結晶性が良く良好なデバイス特性が期待されるＳｉＣ等の半導体が選択され、そのうえで、熱酸化等の手法による実現可能な絶縁膜の選択、成膜プロセスの検討が行われてきてきたことに因る。
特願平９−１６４５１３号広報
Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ，Ｖｏｌｕｍｅｓ６００−６０３， ｐ６９５―６９８
本発明は上記の如き事情に鑑みてなされたものであり、その目的は良好な絶縁膜を形成した半導体装置を提供することにある。
本発明は、コランダム型の結晶構造をもつ下地基板、半導体層および絶縁膜で形成されることを特徴とする半導体装置である。コランダム型の結晶構造を持つ材料のなかには酸化膜が多く含まれ、絶縁膜としての機能を果たすことができることのみならず、下地基板、半導体層および絶縁膜がすべてコランダム型の結晶構造を有していることにより下地基板上に良質な半導体層、絶縁膜を実現することができる。コランダム型の結晶構造を持つ下地基板、半導体層および絶縁膜はＣＶＤ成膜等の手段を用いて結晶成長させる。
ノーマリーオフ型半導体装置を実現するためには、良質な絶縁膜層の形成のみならず、異なる組成を有する膜との間に、オフ時に電子だまりが形成されないことが要求される。コランダム型の結晶構造をもつ材料は、m軸及びa軸などのc軸に対して垂直な方位では分極が極めて小さいことも知られている。そのため、下地基板、半導体層および絶縁膜の中に存在する異種材料界面に電子だまりが生じることもなく、横方向デバイス形成時の電流リークを生じない。これはＧａＮ系材料で異種材料界面に生じる二次元電子ガスが利用されているのとは全く異なる性質である。
コランダム型の結晶構造を持つ材料としては、サファイア（Ａｌ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、酸化インジウム（Ｉｎ２Ｏ３）、酸化クロム（Ｃｒ２Ｏ３）、酸化鉄（Ｆｅ２Ｏ３）、酸化チタン（Ｔｉ２Ｏ３）酸化バナジウム（Ｖ２Ｏ３）、酸化コバルト（Ｃｏ２Ｏ３）を含み、更に、これらの複数材料を組み合わせた混晶を含む。
下地基板と半導体層を同一の半導体組成で構成するホモエピタキシャル成長により形成した場合には、格子定数のミスマッチに由来する結晶欠陥が生じず、あるいは半導体層の格子定数が下地基板の格子定数の±１５%以内の範囲で異なるエピタキシャル成長により形成した場合は、格子定数のミスマッチに由来する結晶欠陥が生じにくい。コランダム型の結晶構造を持つ材料の一部は比較的大きなバンドギャップ値を有しており、不純物種および不純物濃度を制御して半導体層かつ絶縁層として利用した場合、良好な特性を実現できる。格子定数差が５％以内であれば格子定数のミスマッチに由来する結晶欠陥がさらに生じにくい。
たとえば、図１に示すように、α型酸化アルミニウム・ガリウムＡｌＸ１ＧａＹ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、Ｘ１＋Ｙ１＝１．５〜２．５）基板３上に、半導体層として、不純物ドープしたα型酸化アルミニウム・ガリウムＡｌＸ２ＧａＹ２Ｏ３膜２（０≦Ｘ２≦２、０≦Ｙ２≦２、Ｘ２＋Ｙ２＝１．５〜２．５）を形成し、さらにα型酸化アルミニウム・ガリウムＡｌＸ３ＧａＹ３Ｏ３膜１を絶縁膜として形成する。ここで、それぞれのＸの値は格子定数の差が１５％以内となる条件を満たす必要があるが、Ｘ１、Ｙ１、Ｘ２、Ｙ２、Ｘ３、Ｙ３は、それぞれ、具体的には例えば、０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。Ｘ＋Ｙは、具体的には例えば、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。
下地基板と半導体層、半導体層と絶縁膜、あるいは下地基板と半導体層、絶縁膜全てを、コランダム型結晶構造をもつ異なる材料、異なる組成で形成することも可能である。
たとえば、図２に示すように、下地基板６にα型サファイアＡｌ２Ｏ３、半導体層５に不純物ドープされたα型ＩｎＸ１ＡｌＹ１ＧａＺ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、０≦Ｚ１≦２、Ｘ１＋Ｙ１＋Ｚ１＝１．５〜２．５）、絶縁膜４にα型ＡｌＸ２ＧａＹ２Ｏ３（０≦Ｘ２≦２、０≦Ｙ２≦２、Ｘ２＋Ｙ２＝１．５〜２．５）を形成することができる。Ｘ１、Ｙ１、Ｚ１、Ｘ２、Ｙ２は、それぞれ、具体的には例えば、０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。Ｘ１＋Ｙ１＋Ｚ１、Ｘ２＋Ｙ２は、それぞれ、具体的には例えば、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５であり、ここで例示した数値の何れか２つの間の範囲内であってもよいし、下地基板と半導体層、絶縁膜の３層のうち、１層のみ異なる材料、異なる組成で形成してもよい。
下地基板と半導体層とを、コランダム型結晶構造をもつ異なる材料で形成する場合、中間層として、コランダム型結晶構造を持つ結晶性応力緩和層を形成することも可能である。結晶性応力緩和層は、異なる材料間の界面に生じる応力を低減させ、且つ、界面および各層の結晶品質を良好に保つために有効である。さらに下地基板に期待しない電流パスが存在する場合、下地基板由来の電流リークを低減させる効果が期待できる場合もある。一般に下地基板と半導体層との間に緩衝層は低温成長させた低結晶品質膜で形成されることがあるが、結晶性応力緩和層は、半導体層や下地基板と大きく変わらない結晶性を有することを特徴とする。これは一般的な緩衝層は異なる結晶構造を有する
たとえば、図３に示すように、下地基板１０にα型サファイアＡｌ２Ｏ３を用い、結晶性応力緩和層９としてＡｌ量を徐々に低減させたα型ＡｌＸ１ＧａＹ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、Ｘ１＋Ｙ１＝１．５〜２．５）膜を形成したのち、半導体層８として不純物ドープされたα型ＩｎＸ２ＡｌＹ２ＧａＺ２Ｏ３（０≦Ｘ２≦２、０≦Ｙ２≦２、０≦Ｚ２≦２、Ｘ２＋Ｙ２＋Ｚ２＝１．５〜２．５）膜を形成し、さらに、絶縁膜７にα型ＡｌＸ３ＧａＹ３Ｏ３（０≦Ｘ３≦２、０≦Ｙ３≦２、Ｘ３＋Ｙ３＝１．５〜２．５）膜を形成することができる。
ここで結晶性応力緩和層の異種材料総数は１以上であれば良い。Ｘ１、Ｙ１、Ｘ２、Ｙ２、Ｚ２、Ｘ３、Ｙ３は、それぞれ、具体的には例えば、０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。Ｘ１＋Ｙ１、Ｘ２＋Ｙ２＋Ｚ２、Ｘ３＋Ｙ３は、それぞれ、具体的には例えば、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。
半導体層と絶縁膜とを、コランダム型結晶構造をもつ異なる材料で形成する場合、半導体層と絶縁膜との間にはコランダム型結晶構造を持つキャップ層を形成することも可能である。キャップ層は、下地基板と半導体層との間に形成される緩衝層と異なり、半導体層と絶縁膜との間に形成されることを特徴とする。電力用半導体装置として利用される場合、絶縁膜は絶縁膜上部に形成される金属に印加された電圧により生じる電界を効率的に伝えるために膜厚を薄くすることが期待される。そのため、半導体膜と絶縁膜との界面に存在する格子定数のミスマッチにより、絶縁膜中に生じる応力は小さく、応力を緩和する必要性が生じない。さらに、従来は、絶縁膜の結晶構造に着目して、絶縁膜を半導体層と同一の結晶構造で実現することで良質なコランダム型結晶膜を実現することは期待されていなかった。よって、キャップ層で期待される応力緩和や結晶品質を良好に保つ効果を絶縁膜および絶縁膜-半導体膜間の中間層に期待されることはなく、半導体層と絶縁膜との中間層としてキャップ層が形成されることはなかった。
本発明において、当該キャップ層は、コランダム型結晶膜の信頼性を向上させる効果をもたらす。半導体層と絶縁膜との間で生じる電流パスを低減させることができる。さらに、コランダム型結晶膜中に存在する小孔を減少できるため、水素原子をはじめとする外因不純物の浸入を防ぐためである。絶縁膜および半導体膜の小さな分極に起因する、絶縁膜と半導体層との間のごくわずかに存在する電子だまりを小さくする効果もあり、これによりノーマリーオフ型半導体装置を実現する効果もある。
たとえば、図４に示すように、下地基板１５にα型サファイアＡｌ２Ｏ３を用い、結晶性応力緩和層１４としてＡｌ量を徐々に低減させたα型ＡｌＸ１ＧａＹ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、Ｘ１＋Ｙ１＝１．５〜２．５）膜を形成したのち、半導体層１３として不純物ドープされたα型ＩｎＸ２ＡｌＹ２ＧａＺ２Ｏ３（０≦Ｘ２≦２、０≦Ｙ２≦２、０≦Ｚ２≦２、Ｘ２＋Ｙ２＋Ｚ２＝１．５〜２．５）膜を形成し、さらに、キャップ層１２としてα型Ａｌ量を徐々に大きくしたＡｌＸ３ＧａＹ３Ｏ３（０≦Ｘ３≦２、０≦Ｙ３≦２、Ｘ３＋Ｙ３＝１．５〜２．５）膜、絶縁膜１１にα型ＡｌＸ４ＧａＹ４Ｏ３（０≦Ｘ４≦２、０≦Ｙ４≦２、Ｘ４＋Ｙ４＝１．５〜２．５）膜を形成することができる。ここで結晶性応力緩和層およびキャップ層の異種材料総数は１以上であれば良い。Ｘ１、Ｙ１、Ｘ２、Ｙ２、Ｚ２、Ｘ３、Ｙ３、Ｘ４、Ｙ４は、それぞれ、具体的には例えば、０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。Ｘ１＋Ｙ１、Ｘ２＋Ｙ２＋Ｚ２、Ｘ３＋Ｙ３、Ｘ４＋Ｙ４は、それぞれ、具体的には例えば、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。
下地基板と半導体層、あるいは半導体層と絶縁膜とをコランダム型結晶構造をもつ異なる材料で形成する場合、半導体層と絶縁膜、下地基板と半導体層、および結晶性応力緩和層と半導体層、キャップ層と絶縁膜との間にコランダム型結晶構造を持つ構造相転移防止層を形成することも可能である。結晶性応力緩和層、半導体層、キャップ層、絶縁膜を形成するそれぞれの結晶成長温度が当該形成層より下層の結晶構造転移温度より高いときには、構造相転移防止層を形成することで、コランダム型結晶構造から異なる結晶構造に変化することを防ぐことができる。結晶構造の相転移を防ぐために、結晶性応力緩和層、半導体層、キャップ層、絶縁膜の形成温度を低くした場合には、結晶性が低下してしまう。そのため、成膜温度を低下させることで結晶構造の変化をおさえることも困難であり、構造相転移防止層の形成は有効である。
たとえば、図５に示すように、半導体層１８にＩｎＸ１ＡｌＹ１ＧａＺ１Ｏ３（０≦Ｘ１≦２、０≦Ｙ１≦２、０≦Ｚ１≦２、Ｘ１＋Ｙ１＋Ｚ１＝１．５〜２．５）膜を形成し、構造相転移防止層１７に、ＡｌＸ２ＧａＹ２Ｏ３（０≦Ｘ２≦２、０≦Ｙ２≦２、Ｘ２＋Ｙ２＝１．５〜２．５）膜を形成し、絶縁膜１６にＡｌＸ３ＧａＹ３Ｏ３（０≦Ｘ３≦２、０≦Ｙ３≦２、Ｘ３＋Ｙ３＝１．５〜２．５）膜を形成することができる。この場合、構造相転移防止層１７のＡｌ含有率（Ｘ２値）は、Ａｌ含有率を半導体層中のＡｌ含有率（Ｙ１値）より大きく、絶縁膜中のＡｌ含有率（Ｘ３値）より小さい。構造相転移防止層の異種材料総数は１以上であれば良い。Ｘ１、Ｙ１、Ｚ１、Ｘ２、Ｙ２、Ｚ２、Ｘ３、Ｙ３は、それぞれ、具体的には例えば、０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。Ｘ１＋Ｙ１＋Ｚ１、Ｘ２＋Ｙ２、Ｘ３＋Ｙ３は、それぞれ、具体的には例えば、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。
下地基板、半導体層、絶縁膜を含むすべての層をコランダム型結晶により形成させたのち、下地基板でない側の面に対し支持基板を貼り付け、その後に下地基板を水素イオン注入や加熱処理等の工程を経て剥離することで、半導体層や絶縁膜はコランダム型結晶であるがコランダム型結晶でない支持基板を利用した半導体製造装置を形成することも可能である。これにより、コランダム型結晶でない基板を支持基板とすることができるので、より放熱性に優れた基板を用いたり、基板コストを低減させることができる。下地基板上に絶縁膜を形成し、そのうえに半導体層を形成するなど、成膜の順番を入れ替えることも可能である。これにより、イオン注入、エッチング、フォトリソグラフィーなどのデバイスプロセスの手順を簡素化することができる。
本発明の実施の形態の事例を示す半導体装置の断面図である。 本発明の実施の形態の他の例を示す半導体装置の断面図である。 本発明の実施の形態の他の例を示す半導体装置の断面図である。 本発明の実施の形態の他の例を示す半導体装置の断面図である。 本発明の実施の形態の他の例を示す半導体装置の断面図である。 本発明の実施の形態の事例を示す成膜装置の構成図である。 本発明の実施の形態のＴＥＭ画像の一例を示す顕微鏡写真である。 本発明の実施の形態のＴＥＭ画像の他の事例を示す顕微鏡写真である。 本発明の実施の形態のＸ線回折プロファイルの一例を示す図である。 本発明の実施の形態のＴＥＭ画像の他の事例を示す顕微鏡写真である。
以下、添付図面を参照して、本発明に係る半導体装置およびその製造方法の好ましい実施形態について説明する。なお、各図において同一の符号を付した構成要素は同一であるものとする。
［半導体装置の製造方法、コランダム型結晶膜の成膜装置］
半導体装置の製造方法およびコランダム型結晶を成膜する際に使用する成膜装置１０Ａについて説明する。
図６に示す成膜装置１９はミストＣＶＤ装置であり、下記の構成を有している。すなわち、成膜装置１９は、下地基板等の被成膜試料２０と試料台２１と、窒素源２２、窒素源２２から送り出される窒素の流量を調節するための流量調節弁２３と、溶液２４ａが入れられたミスト発生源２４と、水２５ａが入れられた容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、石英管あるいはステンレス等の金属、アルミナ等のセラミックスからなる成膜室２７と、成膜室２７の周辺部あるいは下部に設置されたヒータ２８とを備えている。
この成膜装置１９を用いたコランダム型結晶膜の成膜においては、まず、ヒータ２８によって成膜室２７が所定温度（例えば、３００〜５５０℃）にまで昇温される。その後、下地基板等の被成膜試料２０が成膜室２７内の試料台２１上に配置される。
被成膜試料２０の配置が完了すると、あらかじめ窒素源２２から送られてきた窒素ガスによって成膜室内部の雰囲気が十分に置換され、その後、超音波振動子２６の振動が開始される。超音波振動子２６が所定周波数（例えば２．４ＭＨｚ）で振動すると、その振動が水２５ａを介して溶液２４ａに伝播し、溶液２４ａからミストが発生する。発生したミストは、窒素源２２から送られてきた窒素に押し出され、昇温後の成膜室２７に導入される。
成膜室２７に導入されたミストは、高温により分解されながらコランダム型結晶膜を成膜すべき被成膜試料２０の面に到達する。そして、被成膜試料２０の表面においてＣＶＤ反応が起こり、コランダム型結晶膜が成膜される。その結果、ミストが到達した面の少なくとも一部分がコランダム型結晶膜によって覆われる。例えば、溶液２４ａが溶質としてのガリウムアセチルアセトナートと、溶媒としての超純水とからなる場合は、酸化ガリウム膜が成膜される。この他、成膜装置１９では、下表に示すコランダム型結晶膜が成膜可能である。
[コランダム型結晶材料および組成]
表１に、コランダム型結晶構造を持つ下地基板、半導体層、絶縁膜を構成する結晶膜種例と成膜に用いる溶質、溶媒の例を示す。
下地基板、半導体層、絶縁膜を形成するコランダム型結晶膜は、いずれも単一組成膜であっても混晶膜であってもよい。混晶膜とする場合は、２種類以上の溶質を混合した溶液１３ａからミストを発生させるか、または、別々に発生させた２種類以上のミストを同時に成膜室１６に導入すればよい。
[取り出し]
コランダム型結晶膜の成膜が完了すると、コランダム型結晶膜付きの下地基板が成膜室１６から取り出される。以上により、本発明に係る半導体装置の成膜工程は終了し、イオン注入やエッチング、フォトリソグラフィー等のデバイスプロセスへと移される。
［膜構造］
図７および図８は、成膜装置１０Ｃを用いてミストＣＶＤ法により下地基板としてα型サファイアＡｌ２Ｏ３を用い、半導体層としてα型酸化ガリウムＧａ２Ｏ３膜（図７）およびα型Ａｌｌ．１Ｇａ０．９Ｏ３ （Ａｌ＝５５％）を成膜した結果を示すＴＥＭ画像である。α型サファイア基板上の半導体層として任意の組成のα型ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）を成膜しても良い。図９に成膜した半導体膜のＸ線回折結果の一例を示す。α型サファイア基板上の半導体層として任意の組成のα型ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）を形成した後に、さらに絶縁膜として、任意の組成のα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）を形成しても良い。図１０は半導体層として形成したα型酸化ガリウムＧａ２Ｏ３膜上に、さらに絶縁膜としてα型Ａｌ０．７６Ｇａ１．４４Ｏ３ （Ａｌ＝３８％）を成膜させた一例を示すＴＥＭ画像である。
コランダム型結晶構造を有する膜であれば種々の材料、組成を用いて、下地基板、半導体層および絶縁膜を形成しても良いし、コランダム型結晶構造を有する膜として、表１に記載の任意の材料およびこれらの混晶を用いても良い。
下地基板と半導体層、絶縁膜の全てが同一の膜であっても良いし、あるいはそれぞれの膜の下地層の格子定数に対し格子定数差１５％以内の半導体材料、半導体組成を用いて形成しても良い。
コランダム型結晶構造を有する下地基板、半導体層、絶縁膜の各層の間に異なる材料・組成から形成される層を形成しても良い。たとえば、下地基板と半導体層との間にコランダム結晶構造を有する結晶性応力緩和層を形成しても良いし、半導体層と絶縁膜との間にコランダム型結晶構造を有するキャップ層もしくは構造相転移防止層を形成しても良い。あるいはこれらの結晶性応力緩和層とキャップ層、構造相転移防止層を複数組み合わせて形成しても良い。また、下地基板、半導体層、絶縁膜を形成するコランダム型結晶膜は、いずれも単一組成膜または混晶膜を複数層積層した多層構造とすることもできる。多層構造にすれば、結晶性を向上したり、電流を増大させたり、信頼性を向上させることができる。
半導体層が任意の組成のα型ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）の場合、下地基板としてα型サファイアＡｌ２Ｏ３基板やα型Ｇａ２Ｏ３基板を用い、絶縁膜としてα型Ａｌ０．７６Ｇａ１．４４Ｏ３ （Ａｌ＝３８％）を成膜させても良い。このとき、結晶性応力緩和層としてコランダム結晶構造を有する１層以上から形成され、α型サファイア基板のときはＡｌ量を徐々に低減させ、α型Ｇａ２Ｏ３基板のときはＡｌ量を徐々に増加させた、α型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５〜２．５）膜を用いても良い。キャップ層あるいは構造相転移防止層として、１層以上から形成され、Ａｌ量を徐々に大きくしたα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５〜２．５）膜を用いても良い。結晶性応力緩和層はα型サファイア基板と半導体層、キャップ層は半導体層と絶縁膜、との間のそれぞれの格子定数差に由来する刀状転位、らせん転位、基底面転位等の各種転位の低減に効果が期待できる。
構造相転移防止層は一例として、以下の場合に形成しても良い。α型サファイア下地基板上に半導体層としてα型Ｇａ２Ｏ３膜を形成し、その上に絶縁膜として結晶性に優れたα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５〜２．５）膜を形成したいとき、半導体と絶縁膜との間に、キャップ層として絶縁膜よりもＡｌ組成比の小さなα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５〜２．５）膜を形成する。α型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５〜２．５）膜の結晶成長温度は５００℃以下にすることもできる。しかしながら、Ａｌ組成比が大きい場合、５３０℃以上の成膜温度にすることにより、いっそう結晶性に優れた成膜を行うことができる。他方で、５３０℃以上の成膜温度の場合、キャップ層なしで絶縁膜を成膜しようとすると、半導体層および絶縁膜の一部がβ型に構造相転移されてしまった状態になることがある。そこで、一旦、キャップ層として、絶縁膜よりもＡｌ組成比の小さなα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５〜２．５）膜を５００℃以下の温度で成膜し、その後、絶縁膜としてＡｌ組成比がキャップ層よりも大きなα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５〜２．５）膜を５３０℃以上の温度で成膜する。
下地基板、半導体層、絶縁膜の順序は下側から下地基板、半導体層、絶縁膜の順に形成しても良いし、下地基板、絶縁膜、半導体層の順に形成しても良い。
コランダム型結晶構造を有する下地基板、半導体層、絶縁膜のすべてあるいは一部の層を形成したのち、下地基板を剥離し、別の支持基板に固定しても良い。一例として以下の手順を用いても良い。まず、α型サファイアＡｌ２Ｏ３基板を用い、絶縁層としてα型ＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝１．５〜２．５）膜を形成した後、半導体層として任意の組成のα型ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）を形成し、その後、半導体層上に酸化シリコン膜を形成する。別途、ＳｉＣ基板上あるいはＳｉ基板上に酸化シリコン膜を成膜した支持基板を用意して、半導体層上の酸化シリコン膜と接合させた後、下地基板を剥離する。下地基板を剥離するために、半導体層上の酸化シリコン成膜後、下地基板の剥離までの間に水素イオン等のイオン注入や加熱・冷却工程、プラズマ処理を用いても良いしエッチング等の方法を用いても良い。下地基板としては表１に含まれるコランダム結晶構造を持つ任意の金属酸化膜を用いても良く、支持基板としては、ＳｉやＳｉＣ、ＧａＡｓ、ＧａＮなどの半導体基板やセラミック膜、金属基板、ガラス基板などを用いても良い。コランダム型結晶構造を有する下地基板、半導体層、絶縁膜の各層の間に異なる材料・組成から形成される層を形成しても良い。たとえば、下地基板と半導体層との間にコランダム結晶構造を有する結晶性応力緩和層を形成しても良いし、半導体層と絶縁膜との間にコランダム型結晶構造を有するキャップ層もしくは構造相転移防止層を形成しても良い。あるいはこれらの結晶性応力緩和層とキャップ層、構造相転移防止層を複数組み合わせて形成しても良い。下地基板の貼り合わせ後、コランダム型結晶表面の結晶性を改善するため、ＣＭＰ等の方法で表面研磨しても良いし、これにより、結晶性応力緩和層、キャップ層、構造相転移防止層の一部あるいは全部が取り除かれても良い。
本発明は上記実施形態に限定されるものではなく、種々の変形例が考えられる。例えば、ミストＣＶＤの成膜方式については、数ｍｍ以下のチャネルを反応領域として利用するファインチャネル法、基板上に直線状のノズルを設け、ここから基板に垂直方向にミスト（およびキャリアガス）を吹き付け、さらにノズルを直線状の出口とは垂直方向に移動させるというリニアソース法や、複数の方式を混合した、あるいは派生させた方式でも良い。ファインチャネル法では、均質な薄膜作製と原料の利用効率の向上が可能であるし、リニアソース法では、将来の大面積基板およびロールツーロールでの連続成膜が可能である。キャリアガスとして窒素ではなくアルゴン、酸素、オゾン、空気などのガスを流すこともできるし、成膜室を大気圧ではなく加圧や減圧をしても良い。
また、上記実施形態では、ミストＣＶＤ法によりコランダム型結晶膜を成膜したが、他の手法により成膜してもよい。コランダム型結晶膜を成膜可能な他の手法としては、有機金属気相成長法、分子線エピタキシー法等がある。
なお、本発明では、コランダム型結晶構造を有する下地基板、半導体膜、絶縁膜、結晶性応力緩和層、キャップ層、構造相転移防止層にコランダム型結晶膜に適当な元素（例えば、スズ、シリコン、マグネシウム）をドーピングしてもよい。これにより、導電性ならびに絶縁性を調整することができる。
さらに、本発明では、コランダム型結晶構造を有する半導体膜、絶縁膜、結晶性応力緩和層、キャップ層、構造相転移防止層の一部に、膜組成および元素ドーピング濃度についての一定の繰り返し構造を導入しても良い。これにより、応力緩和の促進、あるいはキャリア濃度の増減、キャリア移動度の大小を調整することが可能である。
１ 絶縁膜
２ 半導体層
３ 下地基板
４ 絶縁膜
５ 半導体層
６ 下地基板
７ 絶縁膜
８ 半導体層
９ 結晶性応力緩和層
１０ 下地基板
１１ 絶縁膜
１２ キャップ層
１３ 半導体層
１４ 結晶性応力緩和層
１５ 下地基板
１６ 絶縁膜
１７ 構造相転移防止層
１８ 半導体層
１９ 成膜装置
２０ 被成膜試料
２１ 試料台
２２ 窒素源
２３ 流量調節弁
２４ ミスト発生源
２４a 溶液
２５ ミスト発生源
２５a 水
２６ 超音波振動子
２７ 成膜室
２８ ヒータ

Claims (12)

  1. コランダム型結晶構造を有する下地基板と、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とを備え、
    前記半導体層は、不純物ドープされたα型Ｉｎ Ｘ１ Ａｌ Ｙ１ Ｇａ Ｚ１ Ｏ ３ （０≦Ｘ１≦２、０≦Ｙ１≦２、０≦Ｚ１≦２、Ｘ１＋Ｙ１＋Ｚ１＝１．５〜２．５であり、かつＸ１≧０．１又はＺ１≧０．１）膜からなり、
    かつ以下の特徴（１）〜（３）の少なくとも１つを備える半導体装置。
    （１）前記下地基板は、α型サファイアからなり、前記下地基板と前記半導体層との間に、コランダム型結晶構造を有する結晶性応力緩和層を有し、前記結晶性応力緩和層は、１層以上から形成され、かつ前記下地基板側から前記半導体層側に向かってＡｌ量を徐々に低減させたα型Ａｌ Ｘ２ Ｇａ Ｙ２ Ｏ ３ （０≦Ｘ２≦２、０≦Ｙ２≦２、Ｘ２＋Ｙ２＝１．５〜２．５）膜からなる。
    （２）前記半導体層と絶縁膜との間に、前記半導体層の結晶材料と前記絶縁膜の結晶材料で使用されている元素の少なくとも一部の元素を含む結晶からなるキャップ層を備え、前記キャップ層は、１層以上から形成され、かつ前記半導体層側から前記絶縁膜側に向かってＡｌ量を徐々に大きくしたα型Ａｌ Ｘ３ Ｇａ Ｙ３ Ｏ ３ （０≦Ｘ３≦２、０≦Ｙ３≦２、Ｘ３＋Ｙ３＝１．５〜２．５）膜からなり、前記絶縁膜は、α型Ａｌ Ｘ４ Ｇａ Ｙ４ Ｏ ３ （０≦Ｘ４≦２、０≦Ｙ４≦２、Ｘ４＋Ｙ４＝１．５〜２．５）膜からなる。
    （３）前記半導体層と前記絶縁膜との間に、前記半導体層の結晶材料と前記絶縁膜の結晶材料で使用されている元素の少なくとも一部の元素を含む結晶からなる構造相転移防止層を備え、前記構造相転移防止層は、１層以上から形成され、かつ前記半導体層側から前記絶縁膜側に向かってＡｌ量を徐々に大きくしたα型Ａｌ Ｘ５ Ｇａ Ｙ５ Ｏ ３ （０≦Ｘ５≦２、０≦Ｙ５≦２、Ｘ５＋Ｙ５＝１．５〜２．５）膜からなり、前記絶縁膜は、α型Ａｌ Ｘ４ Ｇａ Ｙ４ Ｏ ３ （０≦Ｘ４≦２、０≦Ｙ４≦２、Ｘ４＋Ｙ４＝１．５〜２．５）膜からなる。
  2. 前記下地基板、前記半導体層、及び前記絶縁膜は、格子定数差１５％以内である請求項１に記載の半導体装置。
  3. 前記下地基板、前記半導体層、及び前記絶縁膜の少なくともいずれかの層が、異なる組成の結晶から形成される請求項１または請求項２に記載の半導体装置。
  4. 前記特徴（１）を備え、前記絶縁膜は、α型Ａｌ Ｘ４ Ｇａ Ｙ４ Ｏ ３ （０≦Ｘ４≦２、０≦Ｙ４≦２、Ｘ４＋Ｙ４＝１．５〜２．５）膜からなる、請求項１〜請求項３の何れか１つに記載の半導体装置。
  5. 前記特徴（２）と（３）の少なくとも一方を備え、前記下地基板は、α型サファイアからなる、請求項１〜請求項４の何れか１つに記載の半導体装置。
  6. 前記下地基板と前記半導体層との間に、コランダム型結晶構造を有する結晶性応力緩和層を有し、前記結晶性応力緩和層は、１層以上から形成され、かつ前記下地基板側から前記半導体層側に向かってＡｌ量を徐々に低減させたα型Ａｌ Ｘ２ Ｇａ Ｙ２ Ｏ ３ （０≦Ｘ２≦２、０≦Ｙ２≦２、Ｘ２＋Ｙ２＝１．５〜２．５）膜からなる、請求項５に記載の半導体装置。
  7. コランダム型結晶構造を有する下地基板と、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とを備え、
    前記半導体層は、不純物ドープされたα型Ｉｎ Ｘ１ Ａｌ Ｙ１ Ｇａ Ｚ１ Ｏ ３ （０≦Ｘ１≦２、０≦Ｙ１≦２、０≦Ｚ１≦２、Ｘ１＋Ｙ１＋Ｚ１＝１．５〜２．５であり、かつＸ１≧０．１又はＺ１≧０．１）膜からなり、
    かつ以下の特徴（１）〜（３）の少なくとも１つを備える結晶。
    （１）前記下地基板は、α型サファイアからなり、前記下地基板と前記半導体層との間に、コランダム型結晶構造を有する結晶性応力緩和層を有し、前記結晶性応力緩和層は、１層以上から形成され、かつ前記下地基板側から前記半導体層側に向かってＡｌ量を徐々に低減させたα型Ａｌ Ｘ２ Ｇａ Ｙ２ Ｏ ３ （０≦Ｘ２≦２、０≦Ｙ２≦２、Ｘ２＋Ｙ２＝１．５〜２．５）膜からなる。
    （２）前記半導体層と絶縁膜との間に、前記半導体層の結晶材料と前記絶縁膜の結晶材料で使用されている元素の少なくとも一部の元素を含む結晶からなるキャップ層を備え、前記キャップ層は、１層以上から形成され、かつ前記半導体層側から前記絶縁膜側に向かってＡｌ量を徐々に大きくしたα型Ａｌ Ｘ３ Ｇａ Ｙ３ Ｏ ３ （０≦Ｘ３≦２、０≦Ｙ３≦２、Ｘ３＋Ｙ３＝１．５〜２．５）膜からなり、前記絶縁膜は、α型Ａｌ Ｘ４ Ｇａ Ｙ４ Ｏ ３ （０≦Ｘ４≦２、０≦Ｙ４≦２、Ｘ４＋Ｙ４＝１．５〜２．５）膜からなる。
    （３）前記半導体層と前記絶縁膜との間に、前記半導体層の結晶材料と前記絶縁膜の結晶材料で使用されている元素の少なくとも一部の元素を含む結晶からなる構造相転移防止層を備え、前記構造相転移防止層は、１層以上から形成され、かつ前記半導体層側から前記絶縁膜側に向かってＡｌ量を徐々に大きくしたα型Ａｌ Ｘ５ Ｇａ Ｙ５ Ｏ ３ （０≦Ｘ５≦２、０≦Ｙ５≦２、Ｘ５＋Ｙ５＝１．５〜２．５）膜からなり、前記絶縁膜は、α型Ａｌ Ｘ４ Ｇａ Ｙ４ Ｏ ３ （０≦Ｘ４≦２、０≦Ｙ４≦２、Ｘ４＋Ｙ４＝１．５〜２．５）膜からなる。
  8. 前記下地基板、前記半導体層、及び前記絶縁膜は、格子定数差１５％以内である請求項７に記載の結晶。
  9. 前記下地基板、前記半導体層、及び前記絶縁膜の少なくともいずれかの層が、異なる組成の結晶から形成される請求項７または請求項８に記載の結晶。
  10. 前記特徴（１）を備え、前記絶縁膜は、α型Ａｌ Ｘ４ Ｇａ Ｙ４ Ｏ ３ （０≦Ｘ４≦２、０≦Ｙ４≦２、Ｘ４＋Ｙ４＝１．５〜２．５）膜からなる、請求項７〜請求項９の何れか１つに記載の結晶。
  11. 前記特徴（２）と（３）の少なくとも一方を備え、前記下地基板は、α型サファイアからなる、請求項７〜請求項１０の何れか１つに記載の結晶。
  12. 前記下地基板と前記半導体層との間に、コランダム型結晶構造を有する結晶性応力緩和層を有し、前記結晶性応力緩和層は、１層以上から形成され、かつ前記下地基板側から前記半導体層側に向かってＡｌ量を徐々に低減させたα型Ａｌ Ｘ２ Ｇａ Ｙ２ Ｏ ３ （０≦Ｘ２≦２、０≦Ｙ２≦２、Ｘ２＋Ｙ２＝１．５〜２．５）膜からなる、請求項１１に記載の結晶。
JP2012218891A 2012-09-28 2012-09-28 半導体装置および結晶 Active JP5343224B1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2012218891A JP5343224B1 (ja) 2012-09-28 2012-09-28 半導体装置および結晶
CN201910354277.7A CN110071037A (zh) 2012-09-28 2013-09-24 半导体装置或结晶
KR1020147002063A KR101579460B1 (ko) 2012-09-28 2013-09-24 반도체 장치 또는 결정, 및, 반도체장치 또는 결정의 제조방법
PCT/JP2013/075659 WO2014050793A1 (ja) 2012-09-28 2013-09-24 半導体装置又は結晶、および、半導体装置又は結晶の製造方法
US14/233,699 US9711590B2 (en) 2012-09-28 2013-09-24 Semiconductor device, or crystal
CN201380002360.9A CN104205296A (zh) 2012-09-28 2013-09-24 半导体装置或结晶
EP13817841.3A EP2752869B1 (en) 2012-09-28 2013-09-24 Semiconductor device or crystal, and method for producing semiconductor device or crystal
TW102134563A TWI518748B (zh) 2012-09-28 2013-09-25 Semiconductor device or crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012218891A JP5343224B1 (ja) 2012-09-28 2012-09-28 半導体装置および結晶

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013131172A Division JP5397795B1 (ja) 2013-06-21 2013-06-21 半導体装置及びその製造方法、結晶及びその製造方法

Publications (2)

Publication Number Publication Date
JP5343224B1 true JP5343224B1 (ja) 2013-11-13
JP2014072463A JP2014072463A (ja) 2014-04-21

Family

ID=49679227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012218891A Active JP5343224B1 (ja) 2012-09-28 2012-09-28 半導体装置および結晶

Country Status (7)

Country Link
US (1) US9711590B2 (ja)
EP (1) EP2752869B1 (ja)
JP (1) JP5343224B1 (ja)
KR (1) KR101579460B1 (ja)
CN (2) CN110071037A (ja)
TW (1) TWI518748B (ja)
WO (1) WO2014050793A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100593A (ja) * 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体
JP2016100592A (ja) * 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法
US20170200790A1 (en) * 2014-07-22 2017-07-13 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
JP2019036737A (ja) * 2014-10-09 2019-03-07 株式会社Flosfia 剥離方法
US10460934B2 (en) 2017-08-21 2019-10-29 Flosfia Inc. Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
WO2020050181A1 (ja) * 2018-09-03 2020-03-12 株式会社Uacj 半導体製造方法及び半導体製造装置
JP2020074363A (ja) * 2014-11-26 2020-05-14 株式会社Flosfia 結晶性積層構造体
WO2021153609A1 (ja) 2020-01-27 2021-08-05 株式会社Flosfia 半導体装置および半導体装置の製造方法
US11152472B2 (en) 2018-12-26 2021-10-19 Flosfia Inc. Crystalline oxide semiconductor
KR20220054668A (ko) 2019-09-03 2022-05-03 가부시키가이샤 플로스피아 결정막, 결정막을 포함하는 반도체 장치, 및 결정막의 제조 방법
US11488821B2 (en) 2018-06-26 2022-11-01 Flosfia Inc. Film forming method and crystalline multilayer structure
WO2023047895A1 (ja) 2021-09-22 2023-03-30 信越化学工業株式会社 成膜方法、成膜装置及び結晶性酸化物膜
US11694894B2 (en) 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
US11804519B2 (en) 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2778252A3 (en) * 2013-03-15 2014-12-10 Apple Inc. Layered Coatings For Sapphire Structure
EP2942803B1 (en) * 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP6945120B2 (ja) * 2014-08-29 2021-10-06 株式会社Flosfia 金属膜形成方法
JP6916426B2 (ja) * 2014-09-02 2021-08-11 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜
JP6478020B2 (ja) * 2014-11-26 2019-03-06 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
US20160222511A1 (en) * 2015-01-29 2016-08-04 Flosfia Inc. Apparatus and method for forming film
JP6478103B2 (ja) * 2015-01-29 2019-03-06 株式会社Flosfia 成膜装置および成膜方法
JP6533982B2 (ja) * 2015-02-25 2019-06-26 株式会社Flosfia 量子井戸構造、積層構造体および半導体装置
JP6980183B2 (ja) * 2015-02-25 2021-12-15 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
KR20160120601A (ko) 2015-04-08 2016-10-18 주식회사 에스바텍 광학 투명성 점착 시트
JP6967213B2 (ja) * 2015-04-10 2021-11-17 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP6945121B2 (ja) * 2015-09-30 2021-10-06 株式会社Flosfia 結晶性半導体膜および半導体装置
JP6732201B2 (ja) * 2015-11-11 2020-07-29 国立大学法人京都工芸繊維大学 発光素子
JP6890858B2 (ja) * 2015-11-11 2021-06-18 国立大学法人京都工芸繊維大学 基体および基体の製造方法
KR102391754B1 (ko) * 2016-05-20 2022-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
JP6904517B2 (ja) * 2016-06-30 2021-07-14 株式会社Flosfia 結晶性酸化物半導体膜およびその製造方法
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
JP2018137394A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
US10930743B2 (en) 2017-06-28 2021-02-23 Flosfia Inc. Layered structure, semiconductor device including layered structure, and semiconductor system including semiconductor device
JP6478425B2 (ja) * 2017-07-07 2019-03-06 株式会社Flosfia 結晶性半導体膜および半導体装置
JP2019034883A (ja) * 2017-08-21 2019-03-07 株式会社Flosfia 結晶膜の製造方法
CN109423693B (zh) * 2017-08-21 2022-09-09 株式会社Flosfia 用于制造结晶膜的方法
JP7011219B2 (ja) 2017-09-29 2022-01-26 株式会社Flosfia 積層構造体および半導体装置
CN109628910B (zh) 2017-10-07 2023-06-30 株式会社Flosfia 形成膜的方法
JP2019142756A (ja) * 2018-02-22 2019-08-29 トヨタ自動車株式会社 成膜方法
JP2019151922A (ja) 2018-02-28 2019-09-12 株式会社Flosfia 積層体および半導体装置
EP3816330A4 (en) * 2018-06-26 2022-10-05 Flosfia Inc. CRYSTALLINE OXIDE FILM
KR102436599B1 (ko) * 2018-08-01 2022-08-25 이데미쓰 고산 가부시키가이샤 화합물
JP6857641B2 (ja) * 2018-12-19 2021-04-14 信越化学工業株式会社 成膜方法及び成膜装置
WO2020157589A1 (en) * 2019-01-31 2020-08-06 King Abdullah University Of Science And Technology Semiconductor device with a group-iii oxide active layer
CN113574214A (zh) * 2019-03-28 2021-10-29 日本碍子株式会社 基底基板及其制造方法
WO2020194763A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 半導体膜
US11088242B2 (en) * 2019-03-29 2021-08-10 Flosfia Inc. Crystal, crystalline oxide semiconductor, semiconductor film containing crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film and system including semiconductor device
JP6784870B1 (ja) * 2019-04-24 2020-11-11 日本碍子株式会社 半導体膜
TW202100452A (zh) 2019-06-28 2021-01-01 日商Ｆｌｏｓｆｉａ股份有限公司 蝕刻處理方法
US20220316091A1 (en) 2019-08-27 2022-10-06 Shin-Etsu Chemical Co., Ltd. Laminated structure and method for manufacturing laminated structure
WO2021064795A1 (ja) * 2019-09-30 2021-04-08 日本碍子株式会社 α－Ｇａ２Ｏ３系半導体膜
JP7320070B2 (ja) * 2019-09-30 2023-08-02 日本碍子株式会社 下地基板及びその製造方法
JPWO2021065940A1 (ja) * 2019-09-30 2021-04-08
CN110896024B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构
CN110993505B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 基于碳化硅衬底的半导体结构制备方法及半导体结构
JP7016489B2 (ja) * 2019-12-16 2022-02-07 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
JP2022069302A (ja) 2020-10-23 2022-05-11 株式会社Flosfia 半導体装置
KR102537070B1 (ko) * 2020-11-30 2023-05-26 서울대학교산학협력단 알파-산화알루미늄갈륨을 활용한 알파-산화갈륨 박막의 제조방법
WO2022124404A1 (ja) 2020-12-11 2022-06-16 株式会社Flosfia 半導体装置
TW202306179A (zh) 2021-06-07 2023-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
TW202315140A (zh) 2021-06-07 2023-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
TW202346211A (zh) 2022-02-09 2023-12-01 日商Ｆｌｏｓｆｉａ股份有限公司 結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統
WO2023200688A2 (en) * 2022-04-11 2023-10-19 Board Of Regents, The University Of Texas System Gallium-oxide-on-silicon (gaoxs)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010510167A (ja) * 2006-11-22 2010-04-02 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ Ｉｉｉ−ｖ族半導体材料の大量製造装置
JP2012084867A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012129511A (ja) * 2010-11-26 2012-07-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012238861A (ja) * 2004-01-22 2012-12-06 Cree Inc ダイアモンド基板上炭化珪素並びに関連するデバイス及び方法
WO2013035843A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3222404B2 (ja) 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
JP2972996B2 (ja) * 1997-12-02 1999-11-08 三井金属鉱業株式会社 Ｉｔｏ微粉末及びその製造方法
EP1115163A4 (en) * 1998-09-10 2001-12-05 Rohm Co Ltd SEMICONDUCTOR LEDS AND MANUFACTURING METHOD THEREOF
US6586819B2 (en) * 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
US7141186B2 (en) * 2002-10-29 2006-11-28 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and sputtering target, and manufacturing method for transparent conductive oxide film as electrode
KR101033797B1 (ko) * 2003-01-15 2011-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
DE10304849A1 (de) * 2003-02-06 2004-08-19 Institut für Neue Materialien gemeinnützige Gesellschaft mit beschränkter Haftung Chemomechanische Herstellung von Funktionskolloiden
JP4427271B2 (ja) 2003-04-30 2010-03-03 株式会社神戸製鋼所 アルミナ保護膜およびその製造方法
EP1712662A4 (en) * 2003-06-30 2009-12-02 Kenichiro Miyahara SUBSTRATE FOR THE MANUFACTURE OF THIN FILMS, SUBSTRATE FOR THIN FILMS AND LIGHT EMITTING ELEMENT
US8006909B2 (en) * 2004-06-21 2011-08-30 Ferro Corporation Methods of forming and detecting non-visible marks and articles marked in accordance with the methods
JP4907929B2 (ja) * 2005-06-27 2012-04-04 株式会社東芝 電界効果型半導体装置及び電界効果型半導体装置の製造方法
CN103474354B (zh) 2008-12-08 2016-12-07 住友化学株式会社 半导体装置、半导体装置的制造方法、半导体基板、和半导体基板的制造方法
US8419176B2 (en) * 2009-05-29 2013-04-16 Eastman Kodak Company Aqueous compositions with improved silicon corrosion characteristics
JP4988902B2 (ja) * 2009-07-31 2012-08-01 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
KR101047652B1 (ko) * 2009-12-18 2011-07-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20110088976A (ko) 2010-01-29 2011-08-04 주식회사 뉴로벤션 스텐트
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
JP5775321B2 (ja) * 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238861A (ja) * 2004-01-22 2012-12-06 Cree Inc ダイアモンド基板上炭化珪素並びに関連するデバイス及び方法
JP2010510167A (ja) * 2006-11-22 2010-04-02 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ Ｉｉｉ−ｖ族半導体材料の大量製造装置
JP2012084867A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012129511A (ja) * 2010-11-26 2012-07-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2013035843A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6013020220; Ｄａｉｓｕｋｅ　Ｓｈｉｎｏｈａｒａ　ａｎｄ　Ｓｈｉｚｕｏ　Ｆｕｊｉｔａ: 'Ｈｅｔｅｒｏｅｐｉｔａｘｙ　ｏｆ　Ｃｏｒｕｎｄｕｍ-Ｓｔｒｕｃｔｕｒｅｄ　alpha-Ｇａ２Ｏ３　Ｔｈｉｎ　Ｆｉｌｍｓ　ｏｎ　alpha-Ａｌ２Ｏ３　Ｓｕｂｓｔｒａｔｅｓ　ｂｙ　Ｕｌｔｒａｓｏｎｉｃ　Ｍｉｓｔ　Ｃ' Ｊｐｎ．　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ． ４７　（２００８）, 20080912, ｐｐ．　７３１１-７３１３ *
JPN6013020221; Ｔｏｓｈｉｙｕｋｉ　Ｋａｗａｈａｒａｍｕｒａ，　Ｇｉａｎｇ　Ｔ．　Ｄａｎｇ，　ａｎｄ　Ｍａｍｏｒｕ　Ｆｕｒｕｔａ: 'Ｓｕｃｃｅｓｓｆｕｌ　Ｇｒｏｗｔｈ　ｏｆ　Ｃｏｎｄｕｃｔｉｖｅ　Ｈｉｇｈｌｙ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｓｎ-Ｄｏｐｅｄ　alpha-Ｇａ２Ｏ３　Ｔｈｉｎ　Ｆｉｌｍｓ　ｂｙ　Ｆｉｎｅ-Ｃｈａｎｎｅｌ　Ｍｉｓｔ' Ｊｐｎ．　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ． ５１　（２０１２）, 20120326, ０４０２０７ *

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020074443A (ja) * 2014-07-22 2020-05-14 株式会社Flosfia 結晶性半導体膜および半導体装置
US11682702B2 (en) 2014-07-22 2023-06-20 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
US20170200790A1 (en) * 2014-07-22 2017-07-13 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
JP2019033271A (ja) * 2014-07-22 2019-02-28 株式会社Flosfia 剥離方法、結晶性半導体膜および半導体装置
US10439028B2 (en) 2014-07-22 2019-10-08 Flosfia, Inc. Crystalline semiconductor film, plate-like body and semiconductor device
US11069781B2 (en) 2014-07-22 2021-07-20 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
JP7352226B2 (ja) 2014-07-22 2023-09-28 株式会社Flosfia 結晶性半導体膜および半導体装置
JP2019036737A (ja) * 2014-10-09 2019-03-07 株式会社Flosfia 剥離方法
JP2020074363A (ja) * 2014-11-26 2020-05-14 株式会社Flosfia 結晶性積層構造体
JP7344426B2 (ja) 2014-11-26 2023-09-14 株式会社Flosfia 結晶性積層構造体
JP2016100593A (ja) * 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体
JP2016100592A (ja) * 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法
US10460934B2 (en) 2017-08-21 2019-10-29 Flosfia Inc. Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
US11488821B2 (en) 2018-06-26 2022-11-01 Flosfia Inc. Film forming method and crystalline multilayer structure
JPWO2020050181A1 (ja) * 2018-09-03 2021-08-26 株式会社Uacj 半導体製造方法及び半導体製造装置
JP7062776B2 (ja) 2018-09-03 2022-05-06 株式会社Uacj 半導体製造方法及び半導体製造装置
US11410850B2 (en) 2018-09-03 2022-08-09 Uacj Corporation Aluminum oxide semiconductor manufacturing method and aluminum oxide semiconductor manufacturing device
WO2020050181A1 (ja) * 2018-09-03 2020-03-12 株式会社Uacj 半導体製造方法及び半導体製造装置
US11152472B2 (en) 2018-12-26 2021-10-19 Flosfia Inc. Crystalline oxide semiconductor
KR20220054668A (ko) 2019-09-03 2022-05-03 가부시키가이샤 플로스피아 결정막, 결정막을 포함하는 반도체 장치, 및 결정막의 제조 방법
WO2021153609A1 (ja) 2020-01-27 2021-08-05 株式会社Flosfia 半導体装置および半導体装置の製造方法
US11694894B2 (en) 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
US11804519B2 (en) 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
WO2023047895A1 (ja) 2021-09-22 2023-03-30 信越化学工業株式会社 成膜方法、成膜装置及び結晶性酸化物膜

Also Published As

Publication number Publication date
KR101579460B1 (ko) 2015-12-22
EP2752869A1 (en) 2014-07-09
WO2014050793A1 (ja) 2014-04-03
JP2014072463A (ja) 2014-04-21
CN104205296A (zh) 2014-12-10
TWI518748B (zh) 2016-01-21
TW201421542A (zh) 2014-06-01
CN110071037A (zh) 2019-07-30
KR20140085414A (ko) 2014-07-07
US20150194479A1 (en) 2015-07-09
EP2752869A4 (en) 2015-01-07
EP2752869B1 (en) 2016-11-09
US9711590B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
JP5343224B1 (ja) 半導体装置および結晶
JP6067532B2 (ja) 半導体装置
JP5397795B1 (ja) 半導体装置及びその製造方法、結晶及びその製造方法
KR101797428B1 (ko) 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
JP5528612B1 (ja) 半導体装置
US20100178234A1 (en) Multilayer substrate and method for producing the same, diamond film and method for producing the same
JP7078947B2 (ja) ダイヤモンド製膜用下地基板及びそれを用いたダイヤモンド基板の製造方法
JP2011084411A (ja) 単結晶ダイヤモンド成長用基材及び単結晶ダイヤモンド基板の製造方法
JP2008053343A (ja) 炭化珪素半導体エピタキシャル基板の製造方法
TWI308365B (ja)
JP6281145B2 (ja) 半導体装置
WO2018159646A1 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP7176099B2 (ja) 半導体膜
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
JP2004269313A (ja) 窒化ガリウム結晶基板の製造方法
TW201005141A (en) Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate
Shin et al. Effects of different annealing atmospheres on the surface and microstructural properties of ZnO thin films grown on p-Si (1 0 0) substrates
WO2022181163A1 (ja) 窒化物半導体基板およびその製造方法
JP2022109306A (ja) ダイヤモンド製膜用下地基板及びそれを用いたダイヤモンド基板の製造方法
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
JP4595592B2 (ja) 単結晶成長方法
Sun et al. GaN/SiC Epitaxial Growth for High Power and High Switching Speed Device Applications
WO2003065429A1 (fr) Procede de fabrication de cristal semi-conducteur a base de compose gan
Kwon et al. The Influence of AlN Buffer Layer Thickness on the Growth of GaN on a Si (111) Substrate with an Ultrathin Al Layer

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

R150 Certificate of patent or registration of utility model

Ref document number: 5343224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250