JP2020074363A - 結晶性積層構造体 - Google Patents

結晶性積層構造体 Download PDF

Info

Publication number
JP2020074363A
JP2020074363A JP2019164176A JP2019164176A JP2020074363A JP 2020074363 A JP2020074363 A JP 2020074363A JP 2019164176 A JP2019164176 A JP 2019164176A JP 2019164176 A JP2019164176 A JP 2019164176A JP 2020074363 A JP2020074363 A JP 2020074363A
Authority
JP
Japan
Prior art keywords
crystalline
film
laminated structure
crystal
epitaxial film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019164176A
Other languages
English (en)
Other versions
JP7344426B2 (ja
Inventor
章夫 高塚
Akio Takatsuka
章夫 高塚
真也 織田
Shinya Oda
真也 織田
俊実 人羅
Toshimi Hitora
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014239390A external-priority patent/JP2016100593A/ja
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2019164176A priority Critical patent/JP7344426B2/ja
Publication of JP2020074363A publication Critical patent/JP2020074363A/ja
Application granted granted Critical
Publication of JP7344426B2 publication Critical patent/JP7344426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】クラックが低減され、かつ、横方向に結晶成長したコランダム構造のエピタキシャル膜を有する結晶性積層構造体を提供する。【解決手段】本発明の結晶性積層構造体は、結晶基板の結晶成長面上に、直接または他の層を介して、コランダム構造を有する結晶性半導体を主成分として含むエピタキシャル膜が形成されている結晶性積層構造体であって、前記エピタキシャル膜がボイドを含むことを特徴とし、結晶基板の結晶成長面上に、直接または他の層を介して、凹部または凸部からなる凹凸部を形成し、ついで、前記エピタキシャル膜を成膜することにより、ボイドを形成する。【選択図】なし

Description

本発明は、半導体装置の製造に有用な結晶性積層構造体に関する。
従来、異種基板上に結晶成長させる際に、クラックや格子欠陥が生じる問題がある。この問題に対し、基板と膜の格子定数や熱膨張係数を整合させること等が検討されている。また、不整合が生じる場合には、ELOのような成膜手法等も検討されている。
特許文献1には、異種基板上にバッファ層を形成し、前記バッファ層上に酸化亜鉛系半導体層を結晶成長させる方法が記載されている。特許文献2には、ナノドットのマスクを異種基板上に形成して、ついで、単結晶半導体材料層を形成することが記載されている。非特許文献1には、サファイア上に、GaNのナノカラムを介して、GaNを結晶成長させる手法が記載されている。非特許文献2には、周期的なSiN中間層を用いて、Si(111)上にGaNを結晶成長させて、ピット等の欠陥を減少させる手法が記載されている。
しかしながら、いずれの技術も、成膜速度が悪かったり、基板にクラック、転位、反り等が生じたり、また、エピタキシャル膜に転位やクラック等が生じたりして、高品質なエピタキシャル膜を得ることが困難であり、基板の大口径化やエピタキシャル膜の厚膜化においても、支障が生じていた。
また、高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム(Ga)を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからLEDやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献1によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、InAlGaO系半導体として極めて魅力的な材料系統を構成している。ここでInAlGaO系半導体とはInAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
しかしながら、酸化ガリウムは、再安定相がβガリア構造であるので、特殊な成膜法を用いなければ、コランダム構造の結晶膜を成膜することが困難であり、結晶品質等においてもまだまだ課題が数多く存在している。これに対し、現在、コランダム構造を有する結晶性半導体の成膜について、いくつか検討がなされている。
特許文献3には、ガリウム又はインジウムの臭化物又はヨウ化物を用いて、ミストCVD法により、酸化物結晶薄膜を製造する方法が記載されている。特許文献4〜6には、コランダム型結晶構造を有する下地基板上に、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とが積層された多層構造体が記載されている。
なお、特許文献3〜6はいずれも本出願人による特許または特許出願に関する公報である。
特開2010−232623号公報 特表2010−516599号公報 特許第5397794号 特許第5343224号 特許第5397795号 特開2014−72533号公報
Kazuhide Kusakabe., et al., "Overgrowth of GaN layer on GaN nano-columns by RF-molecular beam epitaxy", Journal of Crystal Growth 237-239 (2002) 988-992 K. Y. Zang., et al.,"Defect reduction by periodic SiNx interlayers in gallium nitride grown on Si (111)", Journal of Applied Physics 101, 093502 (2007) 金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成25年3月
本発明は、クラックが低減され、かつ横方向に結晶成長したコランダム構造のエピタキシャル膜を有する結晶性積層構造体を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、コランダム構造を有する結晶性半導体を主成分として含むエピタキシャル膜の成膜時に、ボイドを設けると、横方向に結晶成長したコランダム構造の結晶膜が得られたが、驚くべきことに、得られた結晶膜に、クラックがあまり見られず、結晶が他とは全く別物であり、結晶の品質において格段に優れていることを知見し、上記した従来の問題を一挙に解決できることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
すなわち、本発明は、以下の発明に関する。
[1] 凹凸部を有する結晶基板の結晶成長面上に、直接または他の層を介して、少なくともガリウムを含み、かつコランダム構造を有する結晶性半導体を主成分として含むエピタキシャル膜が形成されている結晶性積層構造体であって、前記エピタキシャル膜がボイドを含み、表面粗さが0.1μm以下であることを特徴とする結晶性積層構造体。
[2] 前記ボイドが、周期的に形成されている前記[1]記載の結晶性積層構造体。
[3] 前記結晶性半導体が酸化物半導体である前記[1]または[2]に記載の結晶性積層構造体。
[4] 前記エピタキシャル膜が、CVD膜、MOCVD膜、MOVPE膜、ミストCVD膜、ミスト・エピタキシー膜、MBE膜、HVPE膜またはパルス成長膜である前記[1]〜[3]のいずれかに記載の結晶性積層構造体。
[5] 前記結晶基板が、サファイア基板である前記[1]〜[4]のいずれかに記載の結晶性積層構造体。
[6] 前記結晶基板上に、凹部または凸部からなる凹凸部が形成されている前記[1]〜[5]のいずれかに記載の結晶性積層構造体。
[7] 前記エピタキシャル膜がドーパントを含む、前記[1]〜[6]のいずれかに記載の結晶性積層構造体。
[8] 前記エピタキシャル膜が、Br、I、FおよびClから選択される少なくとも1種からなる異常粒抑制剤を含む、前記[1]〜[7]のいずれかに記載の結晶性積層構造体。
] 前記[1]〜[8]のいずれかに記載の結晶性積層構造体を用いてなる半導体装置。
10] 結晶基板の結晶成長面上に、直接または他の層を介して、凹部または凸部からなる凹凸部を形成し、ついで、前記凹凸部上に、少なくともガリウムを含み、かつコランダム構造を有する結晶性酸化物半導体を主成分として含むエピタキシャル膜を800℃以下で成膜して結晶性積層構造体を製造する方法であって、前記成膜時に、前記エピタキシャル膜にボイドを形成し、少なくともガリウムと異常粒抑制剤とを含む原料溶液を用いてドーピング処理を行うことにより、表面粗さを0.1μm以下とすることを特徴とする結晶性積層構造体の製造方法。
11] 前記ボイドの形成を、前記ボイドを周期的に形成することにより行う前記[10]記載の製造方法。
12] 前記エピタキシャル膜の成膜を、CVD法、MOCVD法、MOVPE法、ミストCVD法、ミスト・エピタキシー法、MBE法、HVPE法またはパルス成長法を用いて行う前記[10]または[11]に記載の製造方法。
本発明によれば、クラックが低減され、かつ、横方向に結晶成長したコランダム構造のエピタキシャル膜を有する結晶性積層構造体を提供できる。
本発明に用いられる結晶基板の結晶成長面上に形成された凹凸部の一態様を示す模式図である。 本発明に用いられる結晶基板の結晶成長面上に形成された凹凸部の一態様を示す模式図である。 本発明に用いられる結晶基板の結晶成長面上に形成された凹凸部の一態様を示す模式図である。 本発明に用いられる結晶基板の結晶成長面上に形成された凹凸部の一態様を示す模式図である。 本発明に用いられる結晶基板の結晶成長面上に形成された凹凸部の一態様を示す模式図である。 本発明に用いられる結晶基板の結晶成長面上に形成された凹凸部の一態様を示す模式図である。 本発明の結晶性積層構造体の一態様の断面を模式的に示す図である。 本発明の結晶性積層構造体の一態様の断面を模式的に示す図である。 実施例で用いたミストCVD装置を説明する図である。 実施例における光学顕微鏡の観察像を示す図である。 実施例におけるTEM像を示す図である。 実施例におけるTEM像を示す図である。
本発明の結晶性積層構造体は、結晶基板の結晶成長面上に、直接または他の層を介して、コランダム構造を有する結晶性半導体を主成分として含むエピタキシャル膜が形成されている結晶性積層構造体であって、前記エピタキシャル膜がボイドを含むことを特徴とする。
<結晶基板>
前記結晶基板は、結晶物を主成分として含む基板であれば特に限定されず、公知の基板であってよい。絶縁体基板であってもよいし、導電性基板であってもよいし、半導体基板であってもよい。単結晶基板であってもよいし、多結晶基板であってもよい。前記結晶基板としては、例えば、コランダム構造を有する結晶物を主成分として含む基板、またはβ−ガリア構造を有する結晶物を主成分として含む基板、六方晶構造を有する基板などが挙げられる。なお、前記「主成分」とは、基板中の組成比で、前記結晶物を50%以上含むものをいい、好ましくは70%以上含むものであり、より好ましくは90%以上含むものである。
前記コランダム構造を有する結晶物を主成分として含む基板としては、例えば、サファイア基板、α型酸化ガリウム基板などが挙げられる。前記β−ガリア構造を有する結晶物を主成分として含む基板としては、例えば、β−Ga基板、またはβ−GaとAlとを含む混晶体基板などが挙げられる。なお、β−GaとAlとを含む混晶体基板としては、例えば、Alが0wt%より多くかつ60wt%以下である混晶体基板などが好適な例として挙げられる。また、前記六方晶構造を有する基板としては、例えば、SiC基板、ZnO基板、GaN基板などが挙げられる。その他の結晶基板の例示としては、例えば、Si基板などが挙げられる。
本発明においては、前記結晶基板が、サファイア基板であるのが好ましい。前記サファイア基板としては、例えば、c面サファイア基板、m面サファイア基板、a面サファイア基板などが挙げられる。また、前記サファイア基板はオフ角を有していてもよい。前記オフ角は、特に限定されないが、好ましくは0°〜15°である。
なお、前記結晶基板の厚さは、特に限定されないが、好ましくは、50〜2000μmであり、より好ましくは200〜800μmである。
<ボイド>
前記ボイドは、前記エピタキシャル膜に含まれる空隙であれば特に限定されないが、本発明においては、複数のボイドが、周期的に形成されているのが好ましい。前記ボイドの断面形状としては、本発明の目的を阻害しない限り特に限定されず、例えば、線状、帯状、多角形(例えば三角形、逆三角形、正方形や長方形等の四角形、菱形、台形、五角形、六角形、八角形等)、円状、楕円状、らせん状、これらの組み合わせた形状などが挙げられる。前記ボイドの断面積も特に限定されないが、好ましくは約0.01μm以上であり、より好ましくは約0.1〜100μmである。また、本発明においては、前記ボイドの高さが、前記エピタキシャル膜の膜厚に対して、約0.01%以上であるのが好ましく、約1〜60%であるのがより好ましく、約3〜50%であるのが最も好ましい。
<凹凸部>
本発明においては、前記結晶基板上に、直接または他の層を介して、凹部または凸部からなる凹凸部が形成されているのが好ましい。前記凹凸部は、凸部または凹部からなるものであれば特に限定されず、凸部からなる凹凸部であってもよいし、凹部からなる凹凸部であってもよいし、凸部および凹部からなる凹凸部であってもよい。また、前記凹凸部は、規則的な凸部または凹部から形成されていてもよいし、不規則な凸部または凹部から形成されていてもよい。本発明においては、前記凹凸部が周期的に形成されているのが好ましく、周期的かつ規則的にパターン化されているのがより好ましい。前記凹凸部の形状としては、特に限定されず、例えば、ストライプ状、ドット状、メッシュ状またはランダム状などが挙げられるが、本発明においては、ストライプ状またはドット状が好ましい。なお、ドット状に凹凸部を形成する場合には、例えば正方格子、斜方格子、三角格子、六角格子などの格子位置に、周期的かつ規則的に、三角形、四角形(例えば正方形、長方形若しくは台形等)、五角形若しくは六角形等の多角形状、円状、楕円状などの凹凸部を配置することができる。前記凹凸部の凹部または凸部の断面形状としては、特に限定されないが、例えば、コの字型、U字型、逆U字型、波型、または三角形、四角形(例えば正方形、長方形若しくは台形等)、五角形若しくは六角形等の多角形等が挙げられる。
前記凸部の構成材料は、特に限定されず、公知の材料であってよい。絶縁体材料であってもよいし、導電体材料であってもよいし、半導体材料であってもよいが、縦方向の結晶成長を阻害可能な材料が好ましい。また、前記構成材料は、非晶であってもよいし、単結晶であってもよいし、多結晶であってもよい。前記凸部の構成材料としては、例えば、Si、Ge、Ti、Zr、Hf、Ta、Sn等の酸化物、窒化物または炭化物、カービン、ダイヤモンド、金属、これらの混合物などが挙げられる。より具体的には、SiO、SiNまたは多結晶シリコンを主成分として含むSi含有化合物、前記結晶性半導体の結晶成長温度よりも高い融点を有する金属(例えば、白金、金、銀、パラジウム、ロジウム、イリジウム、ルテニウムなどの貴金属等)などが挙げられる。なお、前記構成材料の含有量は、凸部中、組成比で、50%以上が好ましく、70%以上がより好ましく、90%以上が最も好ましい。
前記凸部の形成手段としては、公知の手段であってよく、例えば、フォトリソグラフィー、電子ビームリソグラフィー、レーザーパターニング、その後のエッチング(例えばドライエッチングまたはウェットエッチング等)などの公知のパターニング加工手段などが挙げられる。本発明においては、前記凸部がストライプ状またはドット状であるのが好ましく、ストライプ状であるのがより好ましい。
前記凹部は、特に限定されないが、上記凸部の構成材料と同様のものであってよいし、結晶基板であってもよい。本発明においては、前記凹部が、ドット状であるのが好ましく、前記シリコン含有化合物からなるマスク層にドット状の凹部が設けてあるのがより好ましい。前記凹部の形成手段としては、前記の凸部の形成手段と同様の手段を用いることができる。また、前記凹部が結晶基板の結晶成長面上に設けられた溝であるのも好ましい。前記溝は、公知の溝加工手段により、結晶基板に溝を設けることで、前記結晶基板の結晶成長面上に形成することができる。前記溝の溝幅、溝深さ、テラス幅等は、本発明の目的を阻害しない限り、特に限定されず、適宜に設定することができる。
以下、本発明において用いられる表面に凹凸部を有する結晶基板について、図面を用いて説明する。
図1は、本発明に用いられる結晶基板の結晶成長面上に設けられた凹凸部の一態様を示す。図1の凹凸部は、結晶基板1と、結晶成長面1a上の凸部2aとから形成されている。凸部2aはストライプ状であり、結晶基板1の結晶成長面1a上には、ストライプ状の凸部2aが周期的に配列されている。なお、凸部2aは、SiO等のシリコン含有化合物からなり、フォトリソグラフィー等の公知の手段を用いて形成することができる。
図2は、本発明に用いられる結晶基板の結晶成長面上に設けられた凹凸部の一態様を示し、図1とは別の態様を示している。図2の凹凸部は、図1と同様、結晶基板1と、結晶成長面1a上に設けられた凸部2aとから形成されている。凸部2aはドット状であり、結晶基板1の結晶成長面1a上には、ドット状の凸部2aが周期的かつ規則的に配列されている。なお、凸部2aは、SiO等のシリコン含有化合物からなり、フォトリソグラフィー等の公知の手段を用いて形成することができる。
図3は、本発明において用いられる結晶基板の結晶成長面上に設けられた凹凸部の一態様を示す。図3は、凸部ではなく凹部2bを備えている。図3の凹部は、結晶基板1と、マスク層4とから形成されている。マスク層は、結晶成長面1上に形成されており、ドット状に穴が空いている。マスク層4のドットの穴からは結晶基板1が露出しており、結晶成長面1a上にドット状の凹部2bが形成されている。なお、凹部2bは、フォトリソグラフィー等の公知の手段を用いて、マスク層4を形成することにより得ることができる。また、マスク層4は、縦方向の結晶成長を阻害可能な層であれば特に限定されない。マスク層4の構成材料としては、例えば、SiO等のシリコン含有化合物などの公知の材料等が挙げられる。
図4は、本発明において用いられる結晶基板の結晶成長面上に設けられた凹凸部の一態様を示す。図4の凹凸部は、結晶基板1と溝とから形成されている。溝は、ストライプ状であり、結晶基板1の結晶成長面1a上には、ストライプ状の凹部2bが周期的に配列されている。なお、凹部2bは、公知の溝加工手段により形成することができる。
また、図5にも、本発明において用いられる結晶基板1の結晶成長面1a上に設けられた凹凸部の一態様を示す。図5の凹凸部は、図4とは、凹部2bの間隔が異なっており、間隔の幅が小さくなっている。つまり、凹部2bのテラス幅が、図4では広くなっており、図5では狭くなっている。図5の凹部2bもまた、図4の凹部と同様、公知の溝加工手段を用いて形成することができる。
図6は、図4および図5と同様、本発明における結晶基板の結晶成長面上に設けられた凹凸部の一態様を示し、図6の凹凸部は、結晶基板1と溝とから形成されている。溝は、図4および図5とは異なり、ドット状であり、結晶基板1の結晶成長面1a上には、ドット状の凹部2bが周期的かつ規則的に配列されている。なお、凹部2bは、公知の溝加工手段により形成することができる。
凹凸部の凸部の幅および高さ、凹部の幅および深さ、間隔などが特に限定されないが、本発明においては、それぞれが例えば約10nm〜約1mmの範囲内であり、好ましくは約10nm〜約300μmであり、より好ましくは約10nm〜約1μmであり、最も好ましくは約100nm〜約1μmである。
本発明においては、凹凸部が形成されている場合には、前記凹凸部上に前記ボイドが形成されているのが好ましい。
また、本発明においては、前記結晶基板上にバッファ層や応力緩和層等の他の層を設けもよく、他の層を設ける場合には、他の層上でも他の層下でも前記ボイドを形成してもよいが、好ましくは、他の層上に、前記ボイドを形成する。
本発明においては、前記ボイドを、前記凹凸部を表面に有する結晶基板を用いてエピタキシャル膜を成膜することで形成することができる。より具体的には、結晶基板の結晶成長面上に、直接または他の層を介して、凹部または凸部からなる凹凸部を形成する。凹凸部を形成した後は、前記凹凸部上に、コランダム構造を有する結晶性半導体を主成分として含むエピタキシャル膜を形成することにより、前記ボイドを形成することができる。なお、本発明においては、前記凹凸部を表面に有する結晶基板を用いずに、公知のボイド形成手段を用いて、前記ボイドを形成してもよい。
前記結晶性積層構造体は、前記結晶基板の結晶成長面上に、エピタキシャル膜が形成されており、前記エピタキシャル膜にボイドが含まれていれば特に限定されない。エピタキシャル膜は、通常、エピタキシャル結晶成長により形成される。
「結晶性積層構造体」とは、一層以上の結晶層を含む構造体であり、結晶層以外の層(例:アモルファス層)を含んでいてもよい。また、結晶層は、単結晶層であることが好ましいが、多結晶層であってもよい。
図7は、本発明の結晶性積層構造体の断面図を示している。図7の結晶性積層構造体は、結晶基板1上に、凸部2aが形成されており、さらに、エピタキシャル膜3が結晶成長によりボイド10が形成されている。エピタキシャル膜3は、凸部2aにより、コランダム構造を有する結晶性半導体が横方向にも結晶成長しており、凸部2a上にボイド10が形成されている。ボイド10の断面形状は線状であり、凸部2aの表面から上方向に線状のボイドが形成されている。なお、前記ボイドは、凸部の表面から真上に伸びている必要はなく、斜め上に伸びていてもよい。このようにして得られたコランダム構造を有する結晶膜は、ボイドのないコランダム構造を有する結晶膜に比べて、クラックがなく、全く異なる高品質の結晶膜となる。
図8は、本発明の結晶性積層構造体の断面図を示している。図8の結晶性積層構造体は、結晶基板1上に、凹部2bが形成されており、さらに、エピタキシャル膜3の結晶成長によりボイド10が形成されている。エピタキシャル膜3は、凹部2bにより、コランダム構造を有する結晶性半導体が横方向にも結晶成長しており、凹部2b上にボイド10が形成されている。ボイド10の断面形状は楕円状であり、凹部2bの表面から少し離れた凹部上の位置から真上に伸びている。なお、前記ボイドは、前記凹凸部上に複数形成されていてもよい。このようにして得られたコランダム構造を有する結晶膜も、ボイドのないコランダム構造を有する結晶膜に比べて、クラックがなく、全く異なる高品質の結晶膜となる。
前記エピタキシャル膜は、結晶成長した膜であって、コランダム構造を有する結晶性半導体を主成分として含む膜であれば特に限定されない。前記結晶性半導体の主成分である結晶性半導体としては、酸化物半導体などが好適な例として挙げられる。前記酸化物半導体としては、例えば、Al、Ga、In、Fe、Cr、V、Ti、Rh、NiおよびCo等から選ばれる1種または2種以上の金属を含む金属酸化物半導体などが挙げられる。本発明においては、前記酸化物半導体が、インジウム、アルミニウムおよびガリウムから選ばれる1種または2種以上の元素を主成分として含有するのが好ましく、少なくともインジウムまたは/およびガリウムを主成分として含んでいるのがより好ましく、少なくともガリウムを主成分として含んでいるのが最も好ましい。なお、本発明において、「主成分」とは、前記のコランダム構造を有する酸化物半導体が、原子比で、前記結晶性半導体膜の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよいことを意味する。
前記エピタキシャル結晶成長の手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。前記エピタキシャル結晶成長手段としては、例えば、CVD法、MOCVD法、MOVPE法、ミストCVD法、ミスト・エピタキシー法、MBE法、HVPE法またはパルス成長法などが挙げられる。本発明においては、前記エピタキシャル結晶成長手段が、ミストCVD法またはミスト・エピタキシー法であるのが好ましい。
以下、本発明の好適な例として、ミストCVD法を用いて、前記エピタキシャル膜として結晶性酸化物薄膜を成膜した例を挙げて、本発明をさらに詳細に説明する。
前記結晶性酸化物薄膜は、結晶性酸化物半導体薄膜であるのが好ましく、前記結晶性酸化物半導体薄膜はアニール処理後であってもよく、これにより、結晶性薄膜とオーミック電極との間にオーミック電極が合金化・混晶化した金属酸化膜が形成されていてもよい。なお、前記オーミック電極としては、例えば、アルミニウム(Al)、チタン(Ti)、ニッケル(Ni)、金(Au)、クロム(Cr)、タングステン(W)及びバナジウム(V)並びに白金(Pt)、パラジウム(Pd)、金(Au)クロム(Cr)、ニッケル(Ni)、銅(Cu)及びコバルト(Co)などが挙げられる。
前記結晶性酸化物薄膜は、ドーパントが含まれていてもよい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のn型ドーパント、またはp型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、GeまたはSiであるのが好ましい。前記GeまたはSiの含有量は、前記結晶性酸化物薄膜の組成中、0.00001原子%以上であるのが好ましく、0.00001原子%〜20原子%であるのがより好ましく、0.00001原子%〜10原子%であるのが最も好ましい。
また、前記結晶性酸化物薄膜は、炭素を実質的に含有していない。「炭素を実質的に含有していない」とは、具体的には、炭素の含有量が、前記結晶性酸化物薄膜の組成中、0.1原子%以下であることをいい、好ましくは0.01原子%以下であり、より好ましくは0.001原子%以下である。
また、前記結晶性酸化物薄膜は、半値幅が50arcsec以下であるのが好ましく、40arcsec以下であるのがより好ましい。前記半値幅は、X線測定(アウト・オブ・プレーン(Out−of−plane)測定)の半値幅である。
<結晶性酸化物薄膜>
前記結晶性酸化物薄膜は、コランダム構造を有する結晶性酸化物、またはβ−ガリア構造を有する結晶性酸化物を主成分として含んでいるのが好ましく、前記結晶性酸化物がα−Gaまたはβ−Gaを主成分として含んでいるのがより好ましい。「主成分」とは、結晶性酸化物がα−Gaである場合、前記薄膜の金属元素中のガリウムの原子比が0.5以上の割合でα−Gaが含まれていればそれでよい。本発明においては、前記薄膜中の金属元素中のガリウムの原子比が0.7以上であることが好ましく、0.8以上であるのがより好ましい。また、結晶性酸化物半導体薄膜の厚さは、特に限定されず、1μm以下であってもよいし、1μm以上であってもよいが、本発明においては、3μm以上であることが好ましく、5μm以上であることがより好ましく、10μm以上であることが最も好ましい。なお、前記結晶性酸化物薄膜は、通常、単結晶であるが、多結晶であってもよい。
前記結晶性積層構造体は、原料溶液を微粒子化して生成される原料微粒子をキャリアガスによって成膜室に供給して前記成膜室内に配置された前記下地基板上に前記結晶性酸化物薄膜を形成することで製造される。本発明においては、ドーピング処理を、前記原料溶液に異常粒抑制剤を含めて行うのが好ましい。前記原料溶液に異常粒抑制剤を含めてドーピング処理を行うことで、効率よく、工業的有利に表面粗さが0.1μm以下の結晶性酸化物薄膜を備える結晶性積層構造体を製造することもできる。ドーピング量は、本発明の目的を阻害しない限り、特に限定されないが、原料溶液中、体積比で、0.01〜10%であるのが好ましく、0.1〜5%であるのがより好ましい。また、本発明においては、ノンドープも好ましい。
異常粒抑制剤は、成膜過程で副生する粒子の発生を抑制する効果を有するものをいい、結晶性酸化物薄膜の表面粗さを0.1μm以下とすることができれば特に限定されないが、本発明においては、Br、I、FおよびClから選択される少なくとも1種からなる異常粒抑制剤であるのが好ましい。安定的に膜形成をするために異常粒抑制剤として、BrやIを薄膜中に導入すると異常粒成長による表面粗さの悪化を抑制することができる。異常粒抑制剤の添加量は、異常粒を抑制できれば特に限定されないが、原料溶液中、体積比で50%以下であることが好ましく、30%以下であることがより好ましく、1〜20%の範囲内であることが最も好ましい。このような好ましい範囲で異常粒抑制剤を使用することにより、異常粒抑制剤として機能させることができるので、結晶性酸化物薄膜の異常粒の成長を抑制して表面を平滑にすることができる。
結晶性酸化物薄膜の形成方法は、本発明の目的を阻害しない限り、特に限定されないが、例えば、ガリウム化合物及び所望によりインジウム化合物、アルミニウム化合物又は鉄化合物を結晶性酸化物薄膜の組成に合わせて組み合わせた原料化合物を酸化反応させることによって形成可能である。これによって、下地基板上に、下地基板側から結晶性酸化物半導体薄膜を結晶成長させることができる。ガリウム化合物としては、ガリウム金属を出発材料として成膜直前にガリウム化合物に変化させたものであってもよい。ガリウム化合物としては、ガリウムの有機金属錯体(例:アセチルアセトナート錯体)やハロゲン化物(フッ化物、塩化物、臭化物、又はヨウ化物)などが挙げられるが、本発明においては、ハロゲン化物(フッ化物、塩化物、臭化物、又はヨウ化物)を用いることが好ましい。
結晶性酸化物薄膜の成膜温度は、特に限定されないが、800℃以下が好ましく、700℃以下がより好ましい。また、前記成膜を、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、常圧下、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、常圧下または大気圧下で行われるのが好ましい。なお、膜厚は成膜時間を調整することにより、設定することができる。
また、キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、0.01〜20L/分であるのが好ましく、1〜10L/分であるのがより好ましい。
より具体的には、結晶性酸化物薄膜は、原料化合物が溶解した原料溶液から生成されたミスト状の原料微粒子を成膜室に供給して、前記成膜室内で前記原料化合物を反応させることによって形成することができる。原料溶液の溶媒は、特に限定されないが、水、過酸化水素水または有機溶媒であることが好ましい。本発明においては、通常、ドーパント原料の存在下で、上記原料化合物を酸化反応させる。なお、ドーパント原料は、好ましくは、原料溶液に含められて、原料化合物と共に微粒子化される。
ドーパント原料としては、ドーピングされる金属単体又は化合物(例:ハロゲン化物、酸化物)などが挙げられる。
本発明によれば、前記結晶性酸化物薄膜の結晶性を向上させるだけでなく、膜厚の限界値を伸ばすこともできる。なお、本発明においては、成膜後、アニール処理を行ってもよい。
また、本発明においては、前記結晶性酸化物薄膜上に、直接または別の層を介して、酸化物半導体層または/および窒化物半導体層(例えばGaN系半導体層等)を備えていてもよい。
前記結晶性積層構造体は半導体装置に有用である。前記結晶性積層構造体を用いて形成される半導体装置としては、MISやHEMT等のトランジスタやTFT、半導体‐金属接合を利用したショットキーバリアダイオード、他のP層と組み合わせたPN又はPINダイオード、受発光素子が挙げられる。本発明においては、前記結晶性積層構造体をそのまま又は前記結晶基板と前記結晶性酸化物薄膜とを剥離等して、半導体装置に用いることができる。
本発明においては、前記結晶性積層構造体の結晶性酸化物薄膜上に、直接または別の層を介して、ショットキー電極を備え、前記結晶性積層構造体の下地基板上に、直接または別の層を介して、オーミック電極を備える半導体装置が好ましく、前記結晶性酸化物薄膜の半導体特性により、半導体装置そのものの信頼性を向上させることができる。
前記ショットキー電極やオーミック電極は、公知のものであってよく、公知の手段を用いて、これらを前記結晶性積層構造体に備えることができる。なお、別の層を介する場合の別の層としては、公知の半導体層、絶縁体層、導体層などが挙げられ、これらの層は、公知のものであってよく、本発明においては、公知の手段でもって、これらの層を積層することができる。
以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
1.ミストCVD装置
まず、図9を用いて、本実施例で用いたミストCVD装置19を説明する。ミストCVD装置19は、下地基板等の被成膜試料20を載置する試料台21と、キャリアガスを供給するキャリアガス源22と、キャリアガス源22から送り出されるキャリアガスの流量を調節するための流量調節弁23と、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、内径40mmの石英管からなる成膜室27と、成膜室27の周辺部に設置されたヒータ28を備えている。試料台21は、石英からなり、被成膜試料20を載置する面が水平面から傾斜している。成膜室27と試料台21をどちらも石英で作製することにより、被成膜試料20上に形成される薄膜内に装置由来の不純物が混入することを抑制している。
2.凹凸部の形成
<実施例1>
結晶基板として、c面サファイア基板を用いた。SOGをスピンコーターで塗布し、フォトリソグラフィー法を用いて、c面サファイア基板上に、SiOのストライプを形成した。なお、ストライプの方向軸をa軸とした。
<比較例>
結晶基板として、表面に凹凸のないc面サファイア基板を用いた。
3.原料溶液の作製
臭化ガリウム0.1mol/Lの水溶液を調整し、この際、さらに48%臭化水素酸溶液を体積比で10%となるように含有させ、これを原料溶液とした。
4.成膜準備
上記3.で得られた原料溶液24aをミスト発生源24内に収容した。次に、被成膜試料20として、1辺が10mmの正方形の結晶成長用基板を試料台21上に設置させ、ヒータ28を作動させて成膜室27内の温度を580℃にまで昇温させた。次に、流量調節弁23を開いてキャリアガス源22からキャリアガスを成膜室27内に供給し、成膜室27の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を5L/minに調節した。なお、キャリアガスとして酸素を用いた。
5.単層膜形成
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室27内に導入され、580℃にて、成膜室27内で反応して、被成膜試料20上に薄膜を形成した。なお、成膜時間は12時間であった。
6.評価
上記5.にて得られたα−Ga薄膜の相の同定をした。同定は、薄膜用XRD回折装置を用いて、15度から95度の角度で2θ/ωスキャンを行うことによって行った。測定は、CuKα線を用いて行った。その結果、実施例1および比較例1のいずれの膜もα−Gaであった。
実施例1および比較例の膜につき、断面を光学顕微鏡で観察した。実施例1の結果を図10に示す。図10の光学顕微鏡の断面像から、凸部上にボイドが形成されていることがわかる。なお、図10のエピタキシャル膜の膜厚(約4.5μm)に対するボイドの高さは、17.46%〜34.67%であった。また、光学顕微鏡から、実施例1の膜は比較例の膜に比べてクラックが少なかった。
<実施例2>
成膜時間を4時間としたこと以外は、実施例1と同様にして、結晶性積層構造体を得た。得られた結晶性積層構造体のエピタキシャル膜につき、TEMを用いて断面を観察した。結果を図11に示す。図11から、凸部上にボイドが形成されていることがわかる。また、凸部上の結晶はクラックが低減されていることがわかる。なお、図11のエピタキシャル膜の膜厚(約8μm)に対するボイドの高さは、1.69%および2.38%であった。また、ボイドと凸部の拡大TEM像を図12に示す。図12から、凸部表面から斜め上に向けてボイドが伸びていることがわかる。
本発明の結晶性積層構造体は、半導体(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、半導体装置に有用である。
1 結晶基板
1a 結晶成長面
2a 凸部
2b 凹部
3 エピタキシャル膜
4 マスク層
10 ボイド
19 ミストCVD装置
20 被成膜試料
21 試料台
22 キャリアガス源
23 流量調節弁
24 ミスト発生源
24a 原料溶液
25 容器
25a 水
26 超音波振動子
27 成膜室
28 ヒータ

Claims (12)

  1. 凹凸部を有する結晶基板の結晶成長面上に、直接または他の層を介して、少なくともガリウムを含み、かつコランダム構造を有する結晶性半導体を主成分として含むエピタキシャル膜が形成されている結晶性積層構造体であって、前記エピタキシャル膜がボイドを含み、表面粗さが0.1μm以下であることを特徴とする結晶性積層構造体。
  2. 前記ボイドが、周期的に形成されている請求項1記載の結晶性積層構造体。
  3. 前記結晶性半導体が酸化物半導体である請求項1または2に記載の結晶性積層構造体。
  4. 前記エピタキシャル膜が、CVD膜、MOCVD膜、MOVPE膜、ミストCVD膜、ミスト・エピタキシー膜、MBE膜、HVPE膜またはパルス成長膜である請求項1〜3のいずれかに記載の結晶性積層構造体。
  5. 前記結晶基板が、サファイア基板である請求項1〜4のいずれかに記載の結晶性積層構造体。
  6. 前記結晶基板上に、凹部または凸部からなる凹凸部が形成されている請求項1〜5のいずれかに記載の結晶性積層構造体。
  7. 前記エピタキシャル膜がドーパントを含む、請求項1〜6のいずれかに記載の結晶性積層構造体。
  8. 前記エピタキシャル膜が、Br、I、FおよびClから選択される少なくとも1種からなる異常粒抑制剤を含む、請求項1〜7のいずれかに記載の結晶性積層構造体。
  9. 請求項1〜のいずれかに記載の結晶性積層構造体を用いてなる半導体装置。
  10. 結晶基板の結晶成長面上に、直接または他の層を介して、凹部または凸部からなる凹凸部を形成し、ついで、前記凹凸部上に、少なくともガリウムを含み、かつコランダム構造を有する結晶性酸化物半導体を主成分として含むエピタキシャル膜を800℃以下で成膜して結晶性積層構造体を製造する方法であって、前記成膜時に、前記エピタキシャル膜にボイドを形成し、少なくともガリウムと異常粒抑制剤とを含む原料溶液を用いてドーピング処理を行うことにより、表面粗さを0.1μm以下とすることを特徴とする結晶性積層構造体の製造方法。
  11. 前記ボイドの形成を、前記ボイドを周期的に形成することにより行う請求項10記載の製造方法。
  12. 前記エピタキシャル膜の成膜を、CVD法、MOCVD法、MOVPE法、ミストCVD法、ミスト・エピタキシー法、MBE法、HVPE法またはパルス成長法を用いて行う請求項10または11に記載の製造方法。


JP2019164176A 2014-11-26 2019-09-10 結晶性積層構造体 Active JP7344426B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019164176A JP7344426B2 (ja) 2014-11-26 2019-09-10 結晶性積層構造体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014239390A JP2016100593A (ja) 2014-11-26 2014-11-26 結晶性積層構造体
JP2019164176A JP7344426B2 (ja) 2014-11-26 2019-09-10 結晶性積層構造体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014239390A Division JP2016100593A (ja) 2014-11-26 2014-11-26 結晶性積層構造体

Publications (2)

Publication Number Publication Date
JP2020074363A true JP2020074363A (ja) 2020-05-14
JP7344426B2 JP7344426B2 (ja) 2023-09-14

Family

ID=87934920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019164176A Active JP7344426B2 (ja) 2014-11-26 2019-09-10 結晶性積層構造体

Country Status (1)

Country Link
JP (1) JP7344426B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331947A (ja) * 1999-03-17 2000-11-30 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
JP2011046544A (ja) * 2009-08-25 2011-03-10 Toyoda Gosei Co Ltd Iii族窒化物半導体結晶の製造方法、およびiii族窒化物半導体基板
JP2013028480A (ja) * 2011-07-27 2013-02-07 Kochi Univ Of Technology ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
WO2013035843A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3系半導体素子
JP2013070072A (ja) * 2006-04-25 2013-04-18 National Univ Of Singapore エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
JP2013522152A (ja) * 2010-03-18 2013-06-13 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 半極性の半導体結晶およびそれを製造するための方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Roca株式会社 半導体装置および結晶
JP5397794B1 (ja) * 2013-06-04 2014-01-22 Roca株式会社 酸化物結晶薄膜の製造方法
JP2014031300A (ja) * 2012-08-06 2014-02-20 Namiki Precision Jewel Co Ltd 酸化ガリウム基板及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331947A (ja) * 1999-03-17 2000-11-30 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
JP2013070072A (ja) * 2006-04-25 2013-04-18 National Univ Of Singapore エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
JP2011046544A (ja) * 2009-08-25 2011-03-10 Toyoda Gosei Co Ltd Iii族窒化物半導体結晶の製造方法、およびiii族窒化物半導体基板
JP2013522152A (ja) * 2010-03-18 2013-06-13 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 半極性の半導体結晶およびそれを製造するための方法
JP2013028480A (ja) * 2011-07-27 2013-02-07 Kochi Univ Of Technology ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
WO2013035843A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3系半導体素子
JP2014031300A (ja) * 2012-08-06 2014-02-20 Namiki Precision Jewel Co Ltd 酸化ガリウム基板及びその製造方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Roca株式会社 半導体装置および結晶
JP5397794B1 (ja) * 2013-06-04 2014-01-22 Roca株式会社 酸化物結晶薄膜の製造方法

Also Published As

Publication number Publication date
JP7344426B2 (ja) 2023-09-14

Similar Documents

Publication Publication Date Title
JP6945119B2 (ja) 結晶性積層構造体およびその製造方法
JP6478020B2 (ja) 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
JP2016100593A (ja) 結晶性積層構造体
US10460934B2 (en) Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
JP5586233B2 (ja) ナノ構造テンプレートを使用した単結晶半導体材料の製造
CN109423690B (zh) 用于制造结晶膜的方法
JP6481706B2 (ja) 窒化ガリウム基板、半導体デバイスの製造方法、および、窒化ガリウム層接合基板の製造方法
JP7166522B2 (ja) 結晶膜の製造方法
TWI571525B (zh) A crystalline laminated structure, and a semiconductor device
JP2009018983A (ja) GaN基板、エピタキシャル層付き基板、半導体装置、およびGaN基板の製造方法
US20190055646A1 (en) Method for producing crystalline film
CN106574399B (zh) n型氮化铝单晶基板
JP7404593B2 (ja) 成膜方法および結晶性積層構造体
JP2019048766A (ja) α−Ga2O3単結晶、α−Ga2O3の製造方法、および、それを用いた半導体素子
JP7344426B2 (ja) 結晶性積層構造体
US20210226002A1 (en) Crystalline oxide film
Ravi et al. Epitaxial growth of AlN microwalls on wet etched GaN template by MOCVD
JP7453609B2 (ja) 剥離方法および結晶性酸化物膜の製造方法
JP2014157979A (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
WO2023048150A1 (ja) 結晶膜の製造方法および結晶膜
KR20220054668A (ko) 결정막, 결정막을 포함하는 반도체 장치, 및 결정막의 제조 방법
JP2022047720A (ja) 結晶膜の成長方法および結晶性酸化物膜
JP2015192036A (ja) 窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220708

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220708

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220720

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220726

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220930

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20221004

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230117

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230207

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20230328

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230809

R150 Certificate of patent or registration of utility model

Ref document number: 7344426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150