JP2012129511A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2012129511A
JP2012129511A JP2011252457A JP2011252457A JP2012129511A JP 2012129511 A JP2012129511 A JP 2012129511A JP 2011252457 A JP2011252457 A JP 2011252457A JP 2011252457 A JP2011252457 A JP 2011252457A JP 2012129511 A JP2012129511 A JP 2012129511A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
layer
transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011252457A
Other languages
English (en)
Other versions
JP5955538B2 (ja
JP2012129511A5 (ja
Inventor
Yuki Imoto
裕己 井本
Yuji Asano
裕治 淺野
Yoshiki Maruyama
哲紀 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011252457A priority Critical patent/JP5955538B2/ja
Publication of JP2012129511A publication Critical patent/JP2012129511A/ja
Publication of JP2012129511A5 publication Critical patent/JP2012129511A5/ja
Application granted granted Critical
Publication of JP5955538B2 publication Critical patent/JP5955538B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】ノーマリーオフのトランジスタ、或いは当該トランジスタを含んで構成される回路を有する半導体装置を提供する。
【解決手段】チャネル形成領域として機能する第１の酸化物半導体層と、当該第１の酸化物半導体層と重なるソース電極層及びドレイン電極層と、当該第１の酸化物半導体層、当該ソース電極層、及び当該ドレイン電極層と接するゲート絶縁層と、当該ゲート絶縁層に接して当該第１の酸化物半導体層と重なる第２の酸化物半導体層と、当該第２の酸化物半導体層上に設けられたゲート電極層とを有する半導体装置及びその作製に関する。
【選択図】図１

Description

開示される発明の一形態は、トランジスタ或いはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ或いはトランジスタを含んで構成される回路を有する半導体装置に関する。
チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製し、表示装置に応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
半導体層としてインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体膜を用い、半導体層とソース電極及びドレイン電極層との間に金属酸化物でなるバッファ層が設けられた逆スタガ型（ボトムゲート構造）のトランジスタが特許文献３に開示されている。このトランジスタは、ソース電極層及びドレイン電極層と半導体層との間に、バッファ層として金属酸化物層を意図的に設けることによってオーミック性のコンタクトを形成している。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１０−０５６５３９号公報
ところで表示装置には各種の方式があり、液晶表示装置ではブルー相液晶が注目されている。また、電子ペーパーと呼ばれる表示装置では、コントラストを電気的に可変可能な媒体（電子インクなどとも呼ばれている）が用いられている。さらに、エレクトロルミネセンス材料を用いた自発光方式の表示装置も実用化が進展している。このような、新しい表示方式に対応するために、表示装置に用いられるトランジスタは、より高耐圧なものが求められている。
また、表示装置に用いられるトランジスタは、０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。トランジスタのしきい値電圧の値が負であると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、いわゆるノーマリーオンの状態となる。アクティブマトリクス型の表示装置においては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、負の電圧状態でもチャネルが形成されてドレイン電流が流れるノーマリオンのトランジスタは、制御が難しく、回路に用いるトランジスタとしては不向きである。
ただしノーマリオンのトランジスタであっても、０Ｖにできるだけ近いしきい値電圧でチャネルが形成されるトランジスタであれば、表示装置に用いることも可能である。
開示される発明の一態様は、上記課題に鑑み、新規な構造の半導体装置及び、その作製方法を提供することを課題とする。
開示される発明の一態様は、ノーマリーオフのトランジスタ、及び、当該トランジスタを含んで構成される回路を有する半導体装置を提供することを課題の一つとする。
開示される発明の一態様は、チャネル形成領域として機能する第１の酸化物半導体層と、当該第１の酸化物半導体層と重なるソース電極層及びドレイン電極層と、当該第１の酸化物半導体層、当該ソース電極層、及び当該ドレイン電極層と接するゲート絶縁層と、当該ゲート絶縁層に接して当該第１の酸化物半導体層と重なる第２の酸化物半導体層と、当該第２の酸化物半導体層上に設けられたゲート電極層とを有することを特徴とする半導体装置に関する。
また開示される発明の一態様は、絶縁表面上に、第１の酸化物半導体層を形成し、当該第１の酸化物半導体層と重なるソース電極層及びドレイン電極層を形成し、当該第１の酸化物半導体層、当該ソース電極層、及び当該ドレイン電極層と接するゲート絶縁層を形成し、当該ゲート絶縁層に接して、当該第１の酸化物半導体層と重なる第２の酸化物半導体層を形成し、当該第２の酸化物半導体層上にゲート電極層を形成することを特徴とする半導体装置の作製方法に関する。
ゲート電極層とゲート絶縁層との間に設けられた第２の酸化物半導体層として、具体的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜や、Ｉｎ−Ｓｎ−Ｏ膜や、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｚｎ−Ｏ膜や、Ｓｎ−Ｏ膜や、Ｉｎ−Ｏ膜を用いる。これらの膜は４電子ボルト以上５電子ボルト未満の仕事関数を有し、ゲート電極層とゲート絶縁層との間に設けた場合、トランジスタの電気特性のしきい値電圧を正にすることができ、いわゆるノーマリーオフのトランジスタを得ることができる。
なお本明細書において、ゲート電圧が０Ｖ、及び、ソース−ドレイン電圧が少なくとも１Ｖの場合、ドレイン電流が流れていないとみなすことができるトランジスタをノーマリオフのトランジスタと定義する。また、ゲート電圧が０Ｖ、及び、ソース−ドレイン電圧が少なくとも１Ｖの場合、ドレイン電流が流れているとみなすことができるトランジスタをノーマリオンのトランジスタと定義する。
より具体的には、本明細書では、ｎチャネル型トランジスタにおいて、ドレイン電流が１×１０−１２Ａのときのゲート電圧が正であるトランジスタを、ノーマリオフのトランジスタと定義する。またｎチャネル型トランジスタにおいて、ドレイン電流が１×１０−１２Ａのときのゲート電圧が負であるトランジスタを、ノーマリオンのトランジスタと定義する。
チャネル形成領域として機能する第１の酸化物半導体層に用いる材料としては、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜などを用いることができる。また、上記酸化物半導体層にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜である。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
なお、本明細書において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電気機器は全て半導体装置である。
開示される発明の一態様により、ノーマリーオフのトランジスタ、或いは当該トランジスタを含んで構成される回路を有する半導体装置を得ることができる。
トランジスタの作製工程を示す断面図。 トランジスタの作製工程を示す断面図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタの作製工程を示す断面図。 トランジスタの作製工程を示す断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
本実施の形態のトランジスタ及びその作製方法を、図１（Ａ）〜図１（Ｃ）、図２（Ａ）〜図２（Ｂ）、図８（Ａ）〜図８（Ｂ）、図９（Ａ）〜図９（Ｂ）を用いて説明する。
まず基板１０１に付着している水分等を除去するために、基板１０１に対して真空加熱処理を行う。本実施の形態では、基板１０１を圧力１０−５Ｐａのチャンバ内で４００℃で１０分間加熱する。
また上記真空加熱処理に代えて、基板１０１に対して逆スパッタを行ってもよい。逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。基板１０１に対して逆スパッタを行うことにより、基板１０１に付着している水分等を除去することができる。
基板１０１は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。大量生産する上では、基板１０１は第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して大量生産を行う場合、作製工程の加熱処理は、６００℃以下、好ましくは４５０℃以下とすることが望ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を基板１０１として用いることもできる。他にも、結晶化ガラスなどを用いることができる。さらには、シリコンウェハ等の半導体基板の表面や金属材料よりなる導電性の基板の表面に絶縁層を形成したものを用いることもできる。
次いで基板１０１上に下地絶縁層である酸化物絶縁膜１６０を形成する。
酸化物絶縁膜１６０は、加熱により酸素の一部が放出する酸化物絶縁膜を用いて形成する。加熱により酸素の一部が放出する酸化物絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。加熱により酸素の一部が放出する酸化物絶縁膜は、加熱により、後に形成される酸化物半導体膜に酸素を拡散させることができる。酸化物絶縁膜１６０は、代表的には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウム等で形成することができる。
酸化物絶縁膜１６０の膜厚は、５０ｎｍ以上、好ましくは２００ｎｍ以上５００ｎｍ以下とする。酸化物絶縁膜１６０を厚くすることで、酸化物絶縁膜１６０からの酸素放出量を増加させることができると共に、その増加によって酸化物絶縁膜１６０及び後に形成される酸化物半導体膜との界面における欠陥を低減することが可能である。
酸化物絶縁膜１６０は、スパッタリング法、ＣＶＤ法等により形成する。なお、加熱により酸素の一部が放出する酸化物絶縁膜は、スパッタリング法を用いることで形成しやすいため好ましい。本実施の形態では、酸化物絶縁膜１６０として、スパッタリング法を用いて酸化シリコンを膜厚３００ｎｍに成膜する。
次いで、酸化物絶縁膜１６０上に酸化物半導体膜１６５を形成する（図１（Ａ）参照）。
酸化物半導体膜１６５は、スパッタ法等を用いて、少なくとも亜鉛を含む金属酸化物ターゲットを用い、酸素のみ、又はアルゴンなどの不活性ガス及び酸素の混合雰囲気下で得られる膜厚を５ｎｍ以上５０μｍ以下とする。金属酸化物ターゲットの代表例としては、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物などのターゲットを用いることができる。
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。
また、トランジスタの電気特性のしきい値電圧をプラス方向にシフトさせるために、酸化物半導体膜１６５に窒素を微量に含ませてフェルミ準位（ＥＦ）を下げてもよい。
また、酸化物半導体膜１６５の形成時に、スパッタリング装置の処理室の圧力を０．４Ｐａ以下とすることで、被成膜面及び被成膜物への、アルカリ金属、水素等の不純物の混入を抑制することができる。なお、被成膜物に含まれる水素は、水素原子の他、水素分子、水、水酸基、または水素化物等が挙げられる。
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を抑制することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を防止することができる。
また、酸化物半導体膜１６５の形成時に、ターゲットの間の距離（Ｔ−Ｓ間距離）を４０ｍｍ以上３００ｍｍ以下（好ましくは６０ｍｍ以上）とする。
酸化物半導体膜１６５の形成後、必要であれば、水素及び水分をほとんど含まない雰囲気下（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、露点−４０℃以下、好ましくは露点−６０℃以下）など）で加熱処理（温度範囲２００℃以上４５０℃以下）を行ってもよい。この加熱処理は、酸化物半導体膜１６５中からＨ、ＯＨなどを脱離させる脱水化または脱水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で酸素を含む雰囲気下に切り替えて加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。
次いで、酸化物半導体膜１６５を加工して島状の酸化物半導体層１６６を形成する。
酸化物半導体層の加工は、第１のフォトマスクを用いて所望の形状のマスクを酸化物半導体膜１６５上に形成した後、酸化物半導体膜１６５をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
なお、酸化物半導体膜１６５のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。
次いで、島状の酸化物半導体層１６６上に第１の導電膜１０６ａ、第２の導電膜１０６ｂ、及び第３の導電膜１０６ｃを形成する（図１（Ｂ）参照）。本実施の形態では、第１の導電膜１０６ａとしてチタン膜を膜厚５０ｎｍ、第２の導電膜１０６ｂとしてアルミニウム膜を膜厚１００ｎｍ、第３の導電膜１０６ｃとしてチタン膜を膜厚５ｎｍで成膜する。
次いで、第３の導電膜１０６ｃ上に、第２のフォトマスクを用いてマスクの形成を行い、選択的にエッチングしてソース電極層１０８（ソース電極層１０８ａ、ソース電極層１０８ｂ、及びソース電極層１０８ｃを含む）、並びにドレイン電極層１０９（ドレイン電極層１０９ａ、ドレイン電極層１０９ｂ、ドレイン電極層１０９ｃを含む）を形成する（図１（Ｃ）参照）。なお本実施の形態では、ソース電極層１０８及びドレイン電極層１０９として、三層の導電膜を積層したが、本実施の形態はこれに限定されない。ソース電極層１０８及びドレイン電極層１０９として、単層の導電膜を用いてもよいし、積層の数は３に限定されず、積層の数は２又は４以上であってもよい。
なお島状の酸化物半導体層１６６とドレイン電極層１０９（またはソース電極層１０８）との間に、窒素を含む金属酸化物を用いてバッファ層を形成してもよい。ドレイン電極層１０９（またはソース電極層１０８）と酸化物半導体層１６６との間に当該バッファ層を設けると、電界集中を緩和し、トランジスタの信頼性を向上させることができる。
次いで、ソース電極層１０８ａ乃至ソース電極層１０８ｃの側面およびドレイン電極層１０９ａ乃至ドレイン電極層１０９ｃを覆い、且つ、酸化物半導体層１６６と接するゲート絶縁層１０３を形成する。
ゲート絶縁層１０３は、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができる。ただし、トランジスタのゲート絶縁層として機能することを考慮して、酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネート、などの比誘電率が高い材料を採用しても良い。なお、水素や水などが混入しにくいという点では、スパッタリング法が好適である。
またゲート絶縁層１０３としては、Ｇａ−Ｚｎ−Ｏ膜や、六方晶構造をとるα−Ｇａ２Ｏ３膜を用いると、酸化物半導体層１６６の結晶と、ゲート絶縁層１０３の結晶とを連続的に整合することができるため好ましい。
次いで、ゲート絶縁層１０３上に酸化物半導体膜１１６を形成する（図２（Ａ）参照）。
ゲート絶縁層１０３上に接する酸化物半導体膜１１６は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜や、Ｉｎ−Ｓｎ−Ｏ膜や、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｚｎ−Ｏ膜や、Ｓｎ−Ｏ膜や、Ｉｎ−Ｏ膜などを用いる。
酸化物半導体膜１１６として用いられるＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、Ｉｎ−Ｓｎ−Ｏ膜や、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｚｎ−Ｏ膜や、Ｓｎ−Ｏ膜や、Ｉｎ−Ｏ膜のバンドギャップ及び仕事関数を表１に示す。表１に示されるように、これらの材料のバンドギャップは２．７電子ボルト以上３．３電子ボルト以下である。
Figure 2012129511
上述のように、酸化物半導体膜１１６として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜や、Ｉｎ−Ｓｎ−Ｏ膜や、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｚｎ−Ｏ膜や、Ｓｎ−Ｏ膜や、Ｉｎ−Ｏ膜を用いる。酸化物半導体膜１１６として、これらの膜は４電子ボルト以上５電子ボルト未満の仕事関数を有する（表１参照）。これによりノーマリーオフのトランジスタを得ることができる。このことは、シリコンを用いたトランジスタと異なると言える。シリコンを用いたｎ型のトランジスタは、ｐ型を付与する元素をゲート電極に用いる、或いはｐ型を付与する不純物元素をシリコンに微量にドープすることでしきい値を正にする。一方、本実施の形態で示すように、酸化物半導体層を半導体層として有し、ゲート絶縁層を酸化物半導体層と４電子ボルト以上５電子ボルト未満の仕事関数を有する酸化物半導体膜で挟持し、かつ酸化物半導体膜をゲート電極と接するようにトランジスタを形成することで、しきい値電圧を正にすることができる。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］（三井金属製））を用いて、基板とターゲットの間との距離（Ｔ−Ｓ距離とも呼ぶ）を４０ｍｍ以上３００ｍｍ以下、具体的には６０ｍｍ、基板温度８０℃以上４５０℃未満、具体的には２００℃、圧力０．４〜０．６Ｐａ、具体的には０．４Ｐａ、直流（ＤＣ）電源０．１ｋＷ〜５ｋＷ、具体的には０．５ｋＷ、アルゴン及び酸素雰囲気下で膜厚２０ｎｍの酸化物半導体膜１１６を成膜する。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、加熱処理を行うと抵抗が小さくなるため、必要であれば加熱処理を行って抵抗を小さくしてもよい。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、ｃ軸配向を有する多結晶であり、結晶性が高い。また、スパッタリング法で成膜した単膜を評価した結果、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の仕事関数は、表１に示されるように４．６電子ボルトであった。
次いで酸化物半導体膜１１６を加工して、酸化物半導体層１１５を得る（図２（Ｂ）参照）。
ゲート絶縁層１０３及び酸化物半導体層１１５を覆って、導電膜１０４を形成する（図８（Ａ）参照）。
導電膜１０４は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属、これらの窒化物、またはこれらを主成分とする合金を用いて形成することができる。
または導電膜１０４として、少なくとも一層にアルミニウム、銅などを用いる積層とすることが好ましい。銅を導電膜１０４の一層として用いる場合、ゲート電極層形成後のプロセス温度は４５０℃以下とする。
また、アルミニウムを導電膜１０４の一層として用いる場合、導電膜１０４形成後のプロセス温度は２５０℃以上３８０℃以下、好ましくは３００℃以上３５０℃以下とする。また、アルミニウムを導電膜１０４の材料として用い、導電膜１０４上に酸化物を含む層間絶縁膜を形成する場合、酸化物を含む層間絶縁膜と接するアルミニウム表面に酸化物（アルミナなど）が形成される恐れがあるため、導電膜１０４の上にバリア層として窒化タンタルや窒化チタンを用いてもよい。
次いで、導電膜１０４を加工して、酸化物半導体層１１５に接するゲート電極層１０２を形成する（図８（Ｂ）参照）。
以上の工程でトップゲート型のトランジスタが形成される。図８（Ｂ）に示すトップゲート型トランジスタは、チャネル形成領域として機能する酸化物半導体層１６６上に、ソース電極層１０８及びドレイン電極層１０９が接触する構造を有するトップゲート型トランジスタである。
なお図８（Ｂ）では、酸化物半導体層１１５の端部とゲート電極層１０２の端部を揃えたが（側面が同一平面）、本実施の形態のトランジスタはこれに限定されない。図９（Ａ）に示すように、ゲート電極層１０２の端部が酸化物半導体層１１５の端部の外側に配置されていてもよいし、図９（Ｂ）に示すように、ゲート電極層１０２の端部が酸化物半導体層１１５の端部の内側に配置されていてもよい。
また本実施の形態では、酸化物半導体膜１１６を加工して酸化物半導体層１１５を得た後に、導電膜１０４を形成し、導電膜１０４を加工してゲート電極層１０２を形成したが、本実施の形態はこれに限定されない。酸化物半導体膜１１６及び導電膜１０４を連続して成膜し、酸化物半導体膜１１６及び導電膜１０４を同じマスクを用いて加工して、それぞれ酸化物半導体層１１５及びゲート電極層１０２を形成してもよい。この場合、酸化物半導体層１１５の端部と及びゲート電極層１０２の端部はそれぞれ一致する。
以上本実施の形態により、ノーマリーオフのトランジスタを得ることができる。
また本実施の形態のトランジスタがノーマリオンであっても、酸化物半導体層１１５が形成されているため、０Ｖに非常に近いしきい値電圧でチャネルを形成することができる。
また本実施の形態において、ゲート電極層１０２とチャネル形成領域として機能する酸化物半導体層１６６との間に、酸化物半導体層１１５が設けられているため、ゲート絶縁層１０３の膜厚を薄くすることが可能である。
本実施例では、実施の形態で述べられたトランジスタの特性について説明する。
本実施例のトランジスタの構造は、図８（Ｂ）に示す通りである。下地絶縁層である酸化物絶縁膜１６０として膜厚３００ｎｍの酸化シリコン膜、第１の酸化物半導体層である酸化物半導体層１６６として膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜、ソース電極層１０８及びドレイン電極層１０９として膜厚５０ｎｍのタングステン膜、ゲート絶縁層１０３として膜厚３０ｎｍの窒素を含む酸化シリコン膜、第２の酸化物半導体層である酸化物半導体層１１５に膜厚１０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜、ゲート電極層１０２にタングステン膜１４０ｎｍを用いた。
酸化物半導体層１１５となる酸化物半導体膜１１６の成膜条件は、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］（三井金属製））を用いて、基板とターゲットの間との距離（Ｔ−Ｓ距離とも呼ぶ）を６０ｍｍ、基板温度２００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン流量４０ｓｃｃｍである。
また比較例のトランジスタでは、第２の酸化物半導体層である酸化物半導体層１１５に代えて、導電膜である窒化タンタル膜を膜厚１５ｎｍで成膜した。
図６に、本実施例のトランジスタ（チャネル長２．９μｍ、チャネル幅１０μｍ）及び比較例のトランジスタのゲート電圧（Ｖｇ）及びドレイン電流（Ｉｄ）の関係を示す。なお図６において、本実施例のトランジスタの特性は実線（「ＩＧＺＯ」と表記されている線））、比較例のトランジスタの特性は点線（「窒化タンタル」と表記されている線）で示す。
図６に示されるように、本実施例のトランジスタでは、ドレイン電流が１×１０−１２Ａのときのゲート電圧は正である。よって本実施例のトランジスタは、ノーマリオフのトランジスタと言える。一方、比較例のトランジスタでは、ドレイン電流が１×１０−１２Ａのときのゲート電圧は負であるので、ノーマリオンのトランジスタと言える。
図７には、本実施例のトランジスタ（チャネル長９．９μｍ、チャネル幅１０μｍ）及び比較例のトランジスタのゲート電圧（Ｖｇ）及びドレイン電流（Ｉｄ）の関係を示す。なお図７で用いられた本実施例のトランジスタと、図６で用いた本実施例のトランジスタは、チャネル長以外は同じ構造を有するトランジスタである。
図７に示されるように、本実施例のトランジスタにおいて、ゲート電圧が０Ｖのときのドレイン電流は測定下限（１×１０−１４Ａ）以下となっている。このように測定下限（１×１０−１４Ａ）以下という電流値は、電流が流れていないとみなすことが可能な程度には十分小さい電流値である。よって図７に用いられた本実施例のトランジスタは、ノーマリオフのトランジスタであると言える。
図３、図４、及び図５に、チャネル長としきい値電圧（Ｖｔｈ）との関係、チャネル長とシフト値との関係、及びチャネル長とＳ値との関係、における本実施例及び比較例のトランジスタの比較を示す。なお図３、図４、及び図５においても、本実施例のトランジスタは実線（「ＩＧＺＯ」と表記されている線））、比較例のトランジスタは点線（「窒化タンタル」と表記されている線）とする。
図３、図４、及び図５、特に図３に示されるように、本実施例のトランジスタは、比較例のトランジスタよりもしきい値電圧が高い。しきい値電圧がより高いほど、よりノーマリオフになりやすい。よって本実施例のトランジスタは比較例のトランジスタよりも、よりノーマリオフになりやすいと言える。
以上本実施例より、開示される発明の一態様により、ノーマリオフのトランジスタを得られることが示された。
１０１ 基板
１０２ ゲート電極層
１０３ ゲート絶縁層
１０４ 導電膜
１０６ａ 導電膜
１０６ｂ 導電膜
１０６ｃ 導電膜
１０８ ソース電極層
１０８ａ ソース電極層
１０８ｂ ソース電極層
１０８ｃ ソース電極層
１０９ ドレイン電極層
１０９ａ ドレイン電極層
１０９ｂ ドレイン電極層
１０９ｃ ドレイン電極層
１１５ 酸化物半導体層
１１６ 酸化物半導体膜
１６５ 酸化物半導体膜
１６６ 酸化物半導体層

Claims (6)

  1. チャネル形成領域として機能する第１の酸化物半導体層と、
    前記第１の酸化物半導体層と重なるソース電極層及びドレイン電極層と、
    前記第１の酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層と接するゲート絶縁層と、
    前記ゲート絶縁層に接して前記第１の酸化物半導体層と重なる第２の酸化物半導体層と、
    前記第２の酸化物半導体層上に設けられたゲート電極層と、
    を有することを特徴とする半導体装置。
  2. 請求項１において、
    前記第２の酸化物半導体層の仕事関数は、４電子ボルト以上５電子ボルト未満であることを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記第２の酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｉｎ−Ｏ膜のいずれか一であることを特徴とする半導体装置。
  4. 絶縁表面上に、第１の酸化物半導体層を形成し、
    前記第１の酸化物半導体層と重なるソース電極層及びドレイン電極層を形成し、
    前記第１の酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層と接するゲート絶縁層を形成し、
    前記ゲート絶縁層に接して、前記第１の酸化物半導体層と重なる第２の酸化物半導体層を形成し、
    前記第２の酸化物半導体層上にゲート電極層を形成することを特徴とする半導体装置の作製方法。
  5. 請求項４において、
    前記第２の酸化物半導体層の仕事関数は、４電子ボルト以上５電子ボルト未満であることを特徴とする半導体装置の作製方法。
  6. 請求項４又は請求項５において、
    前記第２の酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｉｎ−Ｏ膜のいずれか一であることを特徴とする半導体装置の作製方法。
JP2011252457A 2010-11-26 2011-11-18 半導体装置 Active JP5955538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011252457A JP5955538B2 (ja) 2010-11-26 2011-11-18 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010263472 2010-11-26
JP2010263472 2010-11-26
JP2011252457A JP5955538B2 (ja) 2010-11-26 2011-11-18 半導体装置

Publications (3)

Publication Number Publication Date
JP2012129511A true JP2012129511A (ja) 2012-07-05
JP2012129511A5 JP2012129511A5 (ja) 2014-12-11
JP5955538B2 JP5955538B2 (ja) 2016-07-20

Family

ID=46126010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011252457A Active JP5955538B2 (ja) 2010-11-26 2011-11-18 半導体装置

Country Status (2)

Country Link
US (1) US8936965B2 (ja)
JP (1) JP5955538B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP2014157893A (ja) * 2013-02-15 2014-08-28 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JP2016139800A (ja) * 2015-01-26 2016-08-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2016189414A1 (en) * 2015-05-22 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2017028252A (ja) * 2015-05-22 2017-02-02 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2017076787A (ja) * 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019186573A (ja) * 2014-03-14 2019-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2021048403A (ja) * 2015-03-03 2021-03-25 株式会社半導体エネルギー研究所 液晶表示装置
JP7462087B2 (ja) 2018-03-29 2024-04-04 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9770871B2 (en) 2007-05-22 2017-09-26 The Boeing Company Method and apparatus for layup placement
US8936695B2 (en) 2007-07-28 2015-01-20 The Boeing Company Method for forming and applying composite layups having complex geometries
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
KR101811703B1 (ko) * 2011-08-04 2017-12-26 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP6438727B2 (ja) 2013-10-11 2018-12-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
WO2018236359A1 (en) * 2017-06-20 2018-12-27 Intel Corporation THIN-THICK HEART-SHELL FIN AND NANOWLED TRANSISTORS
GB201819570D0 (en) * 2018-11-30 2019-01-16 Univ Surrey Multiple-gate transistor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007305658A (ja) * 2006-05-09 2007-11-22 Bridgestone Corp 酸化物トランジスタ及びその製造方法
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP2008311342A (ja) * 2007-06-13 2008-12-25 Idemitsu Kosan Co Ltd 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP2010093070A (ja) * 2008-10-08 2010-04-22 Canon Inc 電界効果型トランジスタ及びその製造方法
JP2010147458A (ja) * 2008-12-22 2010-07-01 Korea Electronics Telecommun 透明トランジスタ及びその製造方法
JP2010156963A (ja) * 2008-12-05 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5892244A (en) * 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
WO2000026973A1 (en) * 1998-11-02 2000-05-11 Presstek, Inc. Transparent conductive oxides for plastic flat panel displays
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6998656B2 (en) * 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4689806B2 (ja) * 2000-09-28 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6562700B1 (en) * 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US6509282B1 (en) * 2001-11-26 2003-01-21 Advanced Micro Devices, Inc. Silicon-starved PECVD method for metal gate electrode dielectric spacer
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100579182B1 (ko) * 2002-10-30 2006-05-11 삼성에스디아이 주식회사 유기 전계 발광 표시 장치의 제조 방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2519608A1 (en) * 2005-01-07 2006-07-07 Edward Sargent Quantum dot-polymer nanocomposite photodetectors and photovoltaics
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7521710B2 (en) * 2006-02-16 2009-04-21 Idemitsu Kosan Co., Ltd. Organic thin film transistor
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US20080202577A1 (en) * 2007-02-16 2008-08-28 Henry Hieslmair Dynamic design of solar cell structures, photovoltaic modules and corresponding processes
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009038606A2 (en) * 2007-06-01 2009-03-26 Northwestern University Transparent nanowire transistors and methods for fabricating same
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5121478B2 (ja) * 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP2011149968A (ja) * 2008-05-12 2011-08-04 Sharp Corp 液晶表示装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI834207B (zh) 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20100294349A1 (en) * 2009-05-20 2010-11-25 Uma Srinivasan Back contact solar cells with effective and efficient designs and corresponding patterning processes
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR101648072B1 (ko) * 2009-07-03 2016-08-12 삼성전자 주식회사 유기 반도체 고분자 및 이를 포함하는 트랜지스터
US8441016B2 (en) * 2009-07-14 2013-05-14 Sharp Kabushiki Kaisha Thin-film transistor, display device, and manufacturing method for thin-film transistors
WO2011043164A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN102598279B (zh) * 2009-11-06 2015-10-07 株式会社半导体能源研究所 半导体装置
KR101108160B1 (ko) * 2009-12-10 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101675113B1 (ko) * 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8884282B2 (en) * 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20110263079A1 (en) * 2010-04-23 2011-10-27 Applies Materials, Inc. Interface protection layaer used in a thin film transistor structure
JP5705559B2 (ja) * 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
US8232618B2 (en) * 2010-08-11 2012-07-31 International Business Machines Corporation Semiconductor structure having a contact-level air gap within the interlayer dielectrics above a semiconductor device and a method of forming the semiconductor structure using a self-assembly approach
KR101797095B1 (ko) * 2010-09-29 2017-12-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6080167B2 (ja) * 2010-10-01 2017-02-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜トランジスタ用途に用いられる砒化ガリウムに基づく材料
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007305658A (ja) * 2006-05-09 2007-11-22 Bridgestone Corp 酸化物トランジスタ及びその製造方法
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP2008311342A (ja) * 2007-06-13 2008-12-25 Idemitsu Kosan Co Ltd 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP2010093070A (ja) * 2008-10-08 2010-04-22 Canon Inc 電界効果型トランジスタ及びその製造方法
JP2010156963A (ja) * 2008-12-05 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010147458A (ja) * 2008-12-22 2010-07-01 Korea Electronics Telecommun 透明トランジスタ及びその製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
WO2014050793A1 (ja) * 2012-09-28 2014-04-03 Ｒｏｃａ株式会社 半導体装置又は結晶、および、半導体装置又は結晶の製造方法
KR20140085414A (ko) * 2012-09-28 2014-07-07 로카 가부시기가이샤 반도체 장치 또는 결정, 및, 반도체장치 또는 결정의 제조방법
CN104205296A (zh) * 2012-09-28 2014-12-10 株式会社Flosfia 半导体装置或结晶
KR101579460B1 (ko) * 2012-09-28 2015-12-22 가부시키가이샤 플로스피아 반도체 장치 또는 결정, 및, 반도체장치 또는 결정의 제조방법
US9711590B2 (en) 2012-09-28 2017-07-18 Flosfia, Inc. Semiconductor device, or crystal
JP2014157893A (ja) * 2013-02-15 2014-08-28 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
US11876126B2 (en) 2014-03-14 2024-01-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11094804B2 (en) 2014-03-14 2021-08-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2019186573A (ja) * 2014-03-14 2019-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016139800A (ja) * 2015-01-26 2016-08-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2021048403A (ja) * 2015-03-03 2021-03-25 株式会社半導体エネルギー研究所 液晶表示装置
US9748403B2 (en) 2015-05-22 2017-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10903368B2 (en) 2015-05-22 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
US10319861B2 (en) 2015-05-22 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor
WO2016189414A1 (en) * 2015-05-22 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2019197917A (ja) * 2015-05-22 2019-11-14 株式会社半導体エネルギー研究所 トランジスタ
US10861981B2 (en) 2015-05-22 2020-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor
JP2020205423A (ja) * 2015-05-22 2020-12-24 株式会社半導体エネルギー研究所 半導体装置
US10032929B2 (en) 2015-05-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2017028252A (ja) * 2015-05-22 2017-02-02 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2021057600A (ja) * 2015-05-22 2021-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016219801A (ja) * 2015-05-22 2016-12-22 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP6999758B2 (ja) 2015-05-22 2022-01-19 株式会社半導体エネルギー研究所 半導体装置
US11695078B2 (en) 2015-05-22 2023-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
JP2017076787A (ja) * 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7462087B2 (ja) 2018-03-29 2024-04-04 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US8936965B2 (en) 2015-01-20
US20120132902A1 (en) 2012-05-31
JP5955538B2 (ja) 2016-07-20

Similar Documents

Publication Publication Date Title
JP5955538B2 (ja) 半導体装置
JP6421221B2 (ja) 半導体装置
JP6871986B2 (ja) 半導体装置
JP6810783B2 (ja) 半導体装置
JP5653193B2 (ja) 半導体装置及びその作製方法
JP2019071493A (ja) トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141020

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160615

R150 Certificate of patent or registration of utility model

Ref document number: 5955538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250