JP2017076787A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2017076787A
JP2017076787A JP2016197917A JP2016197917A JP2017076787A JP 2017076787 A JP2017076787 A JP 2017076787A JP 2016197917 A JP2016197917 A JP 2016197917A JP 2016197917 A JP2016197917 A JP 2016197917A JP 2017076787 A JP2017076787 A JP 2017076787A
Authority
JP
Japan
Prior art keywords
insulator
oxide semiconductor
conductor
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016197917A
Other languages
English (en)
Other versions
JP2017076787A5 (ja
JP6867134B2 (ja
Inventor
純一 肥塚
Junichi Hizuka
純一 肥塚
正美 神長
Masami Kaminaga
正美 神長
行徳 島
Yukinori Shima
行徳 島
泰靖 保坂
Hiroyasu Hosaka
泰靖 保坂
安孝 中澤
Yasutaka Nakazawa
安孝 中澤
貴士 羽持
Takashi Hamochi
貴士 羽持
佐藤　貴洋
Takahiro Sato
貴洋 佐藤
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017076787A publication Critical patent/JP2017076787A/ja
Publication of JP2017076787A5 publication Critical patent/JP2017076787A5/ja
Application granted granted Critical
Publication of JP6867134B2 publication Critical patent/JP6867134B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】酸化物半導体を有する半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させる。【解決手段】基板上に酸化物半導体を形成し、酸化物半導体上に絶縁体を形成し、絶縁体上に金属酸化物を形成し、金属酸化物上に導電体を形成し、酸化物半導体上の導電体、金属酸化物、絶縁体を除去することで、酸化物半導体の一部を露出し、露出した酸化物半導体の表面にプラズマ処理を行い、露出した酸化物半導体、及び導電体上に窒化物絶縁体を形成し、プラズマ処理は、アルゴンガス及び窒素ガスの混合雰囲気下で行う。【選択図】図１

Description

本発明の一態様は、酸化物半導体を有する半導体装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トランジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（例えば、特許文献１参照）。また、自己整列トップゲート構造を有する酸化物薄膜のトランジスタを作製する技術が開示されている（特許文献２参照）。
また、チャネルを形成する酸化物半導体層の下地絶縁体に、加熱により酸素を放出する絶縁体を用い、該酸化物半導体層の酸素欠損を低減する半導体装置が開示されている（特許文献３参照）。
特開２００７−９６０５５号公報 特開２００９−２７８１１５号公報 特開２０１２−００９８３６号公報
酸化物半導体をチャネル領域に用いてトランジスタを作製する場合、酸化物半導体のチャネル領域中に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体のチャネル領域中に酸素欠損が形成されると、該酸素欠損に起因してキャリアが生成される。酸化物半導体のチャネル領域中にキャリアが生成されると、酸化物半導体をチャネル領域に有するトランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。また、トランジスタごとに電気特性がばらつくという問題がある。したがって、酸化物半導体のチャネル領域においては、酸素欠損が少ないほど好ましい。一方で、酸化物半導体をチャネル領域に用いるトランジスタにおいて、ソース電極及びドレイン電極と接する酸化物半導体としては、ソース電極及びドレイン電極との接触抵抗を低減するために酸素欠損が多く、抵抗が低い方が好ましい。
本発明の一態様は、酸化物半導体を有する微細なトランジスタを提供することを課題の１つとする。または、本発明の一態様は、寄生容量の小さい酸化物半導体を有するトランジスタを提供することを課題の１つとする。または、本発明の一態様は、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることを課題の１つとする。または、本発明の一態様は、酸化物半導体を有するトランジスタを提供することを課題の１つとする。または、本発明の一態様は、酸化物半導体を有するオン電流が大きいトランジスタを提供することを課題の１つとする。または、本発明の一態様は、酸化物半導体を有するオフ電流が小さいトランジスタを提供することを課題の１つとする。または、本発明の一態様は、配線に銅などの抵抗が小さな導電体を用いた半導体装置を提供することを課題の１つとする。または、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の１つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、基板上の酸化物半導体と、酸化物半導体上の絶縁体と、絶縁体上の金属酸化物と、酸化物半導体、絶縁体、及び金属酸化物上の窒化物絶縁体と、を有し、トランジスタのチャネル長は０．２μｍ以上１．５μｍ未満であり、絶縁体の膜厚は１０ｎｍ以上２００ｎｍ以下である半導体装置である。
また、上記態様において、チャネル長は、０．５μｍ以上１．０μｍ以下である。
また、上記態様において、絶縁体の膜厚は、２０ｎｍ以上１５０ｎｍ以下である。また、上記態様において、トランジスタの耐圧特性が８．０×１０６Ｖ／ｃｍ以上であると好ましい。
本発明の一態様は、基板上に酸化物半導体を形成し、酸化物半導体上に絶縁体を形成し、絶縁体上に金属酸化物を形成し、金属酸化物上に導電体を形成し、酸化物半導体上の導電体、金属酸化物、絶縁体を除去することで、酸化物半導体の一部を露出し、露出した酸化物半導体の表面にプラズマ処理を行い、露出した酸化物半導体、及び導電体上に窒化物絶縁体を形成し、プラズマ処理は、アルゴンガス及び窒素ガスの混合雰囲気下で行う半導体装置の作製方法である。
また、上記態様において、プラズマ処理は、１５０℃以上３００℃未満の温度で実施される。
また、上記態様において、窒化物絶縁体の形成は、１５０℃以上３００℃未満の温度で実施される。
また、上記態様において、プラズマ処理と、窒化物絶縁体の形成は、プラズマＣＶＤ装置を用いて連続的に処理される。
また、上記態様において、金属酸化物は、ゲート絶縁体として機能することを特徴とする。
また、上記態様において、金属酸化物は、ゲート電極として機能することを特徴とする。
本発明の一態様は、電子機器の作製方法であって、電子機器は、半導体装置と、アンテナ、バッテリ、操作キー、または、筐体と、を有し、半導体装置は、上記態様の半導体装置の作製方法を用いて作製されている。
本発明の一態様により、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、酸化物半導体を有するトランジスタを提供することができる。または、本発明の一態様により、酸化物半導体を有するオン電流が大きいトランジスタを提供することができる。または、本発明の一態様により、酸化物半導体を有するオフ電流が小さいトランジスタを提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の作製方法を説明する工程フロー図。 半導体装置の作製方法を説明する工程フロー図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 本発明の一態様に係る酸化物半導体の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体の積層構造におけるバンド図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る画素回路を説明する回路図。 実施の形態に係る表示パネルの構成を説明する図。 半導体装置の回路構成を説明する図。 画素回路の構成を説明する図、及び画素回路の動作を説明するタイミングチャート。 表示装置を説明するブロック図及び回路図。 本発明の一態様を説明するための回路図及びタイミングチャート。 本発明の一態様を説明するためのグラフ及び回路図。 本発明の一態様を説明するための回路図及びタイミングチャート。 本発明の一態様を説明するための回路図及びタイミングチャート。 本発明の一態様を説明するためのブロック図、回路図及び波形図。 本発明の一態様を説明するための回路図及びタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 入出力装置の一例を示す断面図。 表示モジュールを説明する図。 電子機器を説明する図。 表示装置を説明する斜視図。 情報処理装置の構成を説明する図。 実施例における、試料の断面構造を説明する図。 実施例における、ＴＤＳ測定結果を説明する図。 実施例における、シート抵抗の測定結果を説明する図。 実施例における、試料の断面構造を説明する図。 実施例における、試料の断面写真を説明する図。 実施例における、エミッション顕微鏡観察結果を説明する図。 実施例における、トランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例における、トランジスタのＧＢＴ試験結果を説明する図。 実施例における、トランジスタの耐圧評価を説明する図。 実施例における、トランジスタのＩｄ−Ｖｇ特性及び断面写真を説明する図。 実施例における、試料の断面構造及び表面粗さの測定結果を説明する図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 表示装置の一例を示す斜視図。 表示装置の一例を示す断面図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、半導体の不純物とは、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
（実施の形態１）
本実施の形態では、トランジスタを有する半導体装置、及び当該半導体装置の作製方法の一例について、図１乃至図２０を用いて説明する。
＜１−１．半導体装置の構成例１＞
図３（Ａ）、図３（Ｂ）、及び図３（Ｃ）に、半導体装置が有するトランジスタの一例を示す。
図３（Ａ）は、トランジスタ１００の上面図であり、図３（Ｂ）は図３（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図３（Ｃ）は図３（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。なお、図３（Ａ）では、明瞭化のため、絶縁体１１０などの構成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図３（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅（Ｗ）方向と呼称する場合がある。
図３（Ａ）、図３（Ｂ）、及び図３（Ｃ）に示すトランジスタ１００は、基板１０２上の絶縁体１０４と、絶縁体１０４上の酸化物半導体１０８と、酸化物半導体１０８上の絶縁体１１０と、絶縁体１１０上の金属酸化物１１１と、金属酸化物１１１上の導電体１１２と、絶縁体１０４、酸化物半導体１０８、及び導電体１１２上の絶縁体１１６と、を有する。なお、酸化物半導体１０８は、導電体１１２と重なる領域１０８ｉと、絶縁体１１６と接する領域１０８ｓと、絶縁体１１６と接する領域１０８ｄと、を有する。
また、絶縁体１１６は、窒素または水素を有する。絶縁体１１６と、領域１０８ｓ及び領域１０８ｄと、が接することで、絶縁体１１６中の窒素または水素が領域１０８ｓ及び領域１０８ｄ中に添加される。領域１０８ｓ及び領域１０８ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。また、領域１０８ｉは、チャネル領域としての機能を有し、領域１０８ｓは、ソース領域としての機能を有し、領域１０８ｄは、ドレイン領域としての機能を有する。
また、トランジスタ１００は、絶縁体１１６上の絶縁体１１８と、絶縁体１１６、及び絶縁体１１８に設けられた開口部１４１ａを介して、領域１０８ｓに電気的に接続される導電体１２０ａ、及び１２１ａと、絶縁体１１６、及び絶縁体１１８に設けられた開口部１４１ｂを介して、領域１０８ｄに電気的に接続される導電体１２０ｂ、及び１２１ｂと、を有していてもよい。
なお、本明細書等において、絶縁体１０４を第１の絶縁体と、絶縁体１１０を第２の絶縁体と、絶縁体１１６を第３の絶縁体と、絶縁体１１８を第４の絶縁体と、それぞれ呼称する場合がある。また、導電体１１２は、ゲート電極としての機能を有し、導電体１２０ａ、及び１２１ａは、ソース電極としての機能を有し、導電体１２０ｂ、及び１２１ｂは、ドレイン電極としての機能を有する。
また、絶縁体１１０及び金属酸化物１１１は、ゲート絶縁体としての機能を有する。また、絶縁体１１０は、過剰酸素領域を有する。また、絶縁体１１０は膜中を酸素が移動可能な絶縁体である。即ち、絶縁体１１０は酸素透過性を有する絶縁体とすればよい。例えば、絶縁体１１０は、酸化物半導体１０８及び金属酸化物１１１よりも酸素透過性の高い絶縁体とすればよい。
絶縁体１１０から放出される過剰酸素は、導電体１１２側への拡散が抑制され、効率的に酸化物半導体１０８が有する領域１０８ｉへと供給される。よって、領域１０８ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
なお、酸化物半導体１０８中に過剰酸素を供給させるためには、酸化物半導体１０８の下方に形成される絶縁体１０４に過剰酸素を供給してもよい。ただし、この場合、絶縁体１０４中に含まれる過剰酸素は、酸化物半導体１０８が有する領域１０８ｓ、及び領域１０８ｄにも供給されうる。領域１０８ｓ、及び領域１０８ｄ中に過剰酸素が供給されると、領域１０８ｓ、及び領域１０８ｄの抵抗が高くなる場合がある。
一方で、酸化物半導体１０８の上方に形成される絶縁体１１０に過剰酸素を有する構成とすることで、領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能となる。
また、酸化物半導体１０８が有する領域１０８ｓ及び領域１０８ｄは、それぞれ、酸素欠損を有する。酸素欠損は、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等を添加すると形成される場合がある。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。そのため、領域１０８ｓ及び領域１０８ｄには該元素が検出される場合ある。なお、上記酸素欠損を形成する元素が、絶縁体１１６中に含まれる場合、絶縁体１１６の構成元素が領域１０８ｓ、及び領域１０８ｄに拡散する。または、上記酸素欠損を形成する元素は、不純物添加処理により領域１０８ｓ、及び領域１０８ｄ中に添加される。
不純物元素が酸化物半導体に添加されると、酸化物半導体中の金属元素と酸素の結合が切断され、酸素が脱離することで酸素欠損が形成される。または、不純物元素が酸化物半導体に添加されると、不純物元素と酸化物半導体中の酸素が結合する。不純物元素と結合した酸素が酸化物半導体中から脱離することで、酸素欠損が形成される。これらの結果、酸化物半導体においてキャリアが増加し、導電性が高くなる。
領域１０８ｓ、及び領域１０８ｄは、絶縁体１１６と接する。領域１０８ｓ、及び領域１０８ｄが絶縁体１１６と接することで、絶縁体１１６から領域１０８ｓ、及び領域１０８ｄに窒素または水素が添加されるため、キャリア密度が高くなる。
また、絶縁体１１０が過剰酸素を有する構成とする場合、絶縁体１１０を形成した後の工程が重要となる。特に、絶縁体１１６の形成条件が重要である。例えば、絶縁体１１６を高温（具体的には３００℃以上４５０℃以下）で形成した場合、絶縁体１１０の側面から過剰酸素が外部に放出される場合がある。したがって、本発明の一態様の半導体装置の作製方法においては、絶縁体１１６の形成温度を１５０℃以上３００℃未満、好ましくは１６０℃以上２７０℃以下、さらに好ましくは１８０℃以上２５０℃以下とする。
ここで、図３（Ａ）、図３（Ｂ）、及び図３（Ｃ）に示すトランジスタ１００の作製方法について、図１を用いて説明する。なお、図１は、半導体装置の作製方法を説明する工程フロー図である。
図３（Ａ）、図３（Ｂ）、及び図３（Ｃ）に示すトランジスタ１００は、少なくとも図１に示す第１乃至第８の工程を経て作製される。
［第１の工程：酸化物半導体の形成］
第１の工程は、酸化物半導体を形成する工程を有する（図１、ステップＳ０１参照）。トランジスタ１００においては、絶縁体１０４上に酸化物半導体を形成し、その後、当該酸化物半導体を島状に加工することで酸化物半導体１０８を形成する工程が第１の工程に相当する。
［第２の工程：絶縁体の形成］
第２の工程は、絶縁体を形成する工程を有する（図１、ステップＳ０２参照）。トランジスタ１００においては、酸化物半導体１０８上に絶縁体１１０を形成する工程が第２の工程に相当する。なお、絶縁体１１０は、過剰酸素を有することが好ましい。
［第３の工程：金属酸化物の形成］
第３の工程は、金属酸化物を形成する工程を有する（図１、ステップＳ０３参照）。トランジスタ１００においては、絶縁体１１０上に金属酸化物１１１を形成する工程が第３の工程に相当する。なお、金属酸化物１１１に、絶縁性を有する材料を用いることで、ゲート絶縁体として機能する。
また、金属酸化物１１１は、スパッタリング装置により成膜することが好ましい。スパッタリング法を用いることで、容易に金属酸化物１１１の下層である絶縁体１１０に酸素過剰領域を形成することができる。
スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着することにより金属酸化物１１１が形成される。また、一部のイオンはターゲットによって反跳し、反跳イオンとして金属酸化物１１１を介して、形成された膜の下部にある絶縁体１１０に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面に衝突する。この際、イオンの一部のイオンは、絶縁体１１０の内部まで到達する。イオンが絶縁体１１０に取り込まれることにより、イオンが取り込まれた領域が絶縁体１１０に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体１１０に酸素過剰領域が形成される。
［第４の工程：導電体の形成］
第４の工程は、導電体を形成する工程を有する（図１、ステップＳ０４参照）。トランジスタ１００においては、金属酸化物１１１上に導電体１１２を形成する工程が第４の工程に相当する。
［第５の工程：窒化物絶縁体の形成］
第５の工程は、酸化物半導体、ゲート電極上に窒化物絶縁体を形成する工程を有する（図１、ステップＳ０５参照）。また、第５の工程において、窒化物絶縁体は、少なくともプラズマ処理と、成膜処理との２つのステップにより形成され、当該２つのステップは、１５０℃以上３００℃未満の温度で実施される。
トランジスタ１００においては、酸化物半導体１０８、導電体１１２上に絶縁体１１６を形成する工程が第５の工程に相当する。
なお、先に記載のように、絶縁体１１６の形成温度を１５０℃以上３００℃未満、好ましくは１６０℃以上２７０℃以下、さらに好ましくは１８０℃以上２５０℃以下とする。絶縁体１１６の形成温度を上記の範囲とすることで、絶縁体１１０の側面から放出される酸素を抑制することができる。また、絶縁体１１６の形成温度を上記の範囲とすることで、絶縁体１１６中に含まれる窒素または水素が絶縁体１１０に拡散するのを抑制することができる。
また、絶縁体１１６の形成は、プラズマ処理と、成膜処理との２つのステップにより行われる。プラズマ処理は、アルゴンガス及び窒素ガスの混合雰囲気下で行われると好適である。また、成膜処理としては、シランガスと、窒素ガスと、アンモニアガスと、を用いて行われると好適である。
プラズマ処理は、プラズマダメージにより、酸化物半導体１０８が有する領域１０８ｓ、及び領域１０８ｄに酸素欠損を形成し、該領域の抵抗を低下させる効果を有する。また、熱を加えることにより、酸化物半導体１０８が有する領域１０８ｉ中の水素が、領域１０８ｓ、及び領域１０８ｄに拡散する。ここで、米国特許出願公開第２０１５／１５５１６９号明細書に記載されているように、水素は酸素欠損のサイトに入るとエネルギー的に安定となる。従って、領域１０８ｉから拡散した水素は、領域１０８ｓ、及び領域１０８ｄで安定して存在するため、領域１０８ｉの水素を低減することができる。また、領域１０８ｓ、及び領域１０８ｄは、水素が供給されることで、キャリア密度を高めることができる。
また、成膜処理にアンモニアガスを用いることで、絶縁体１１０中に形成されうる窒素酸化物（ＮＯｘ、ｘは０を超えて２以下、好ましくは１以上２以下、代表的にはＮＯまたはＮＯ２）を低減することができる。なお、上述のプラズマ処理と、成膜処理とは、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて真空中で連続して行うと、製造コストを低減することができるため好適である。
［第６の工程：絶縁体の形成］
第６の工程は、窒化物絶縁体上に絶縁体を形成する工程を有する（図１、ステップＳ０６参照）。トランジスタ１００においては、絶縁体１１６上に絶縁体１１８を形成する工程が第６の工程に相当する。
［第７の工程：開口部の形成］
第７の工程は、窒化物絶縁体及び絶縁体に開口部を形成する工程を有する（図１、ステップＳ０７参照）。トランジスタ１００においては、絶縁体１１６及び絶縁体１１８に、酸化物半導体１０８に達する開口部１４１ａ、１４１ｂを形成する工程が第７の工程に相当する。
［第８の工程：ＳＤ電極の形成］
第８の工程は、開口部を覆うように、絶縁体上にソース電極及びドレイン電極（ＳＤ電極ともいう）を形成する工程を有する（図１、ステップＳ０８参照）。トランジスタ１００においては、絶縁体１１８上に導電体を形成し、当該導電体を島状に加工することで導電体１２０ａ、１２０ｂ、１２１ａ、１２１ｂを形成する工程が第８の工程に相当する。
なお、トランジスタ１００の作製方法の詳細については、後述する。
このように、本発明の一態様の半導体装置の作製方法においては、第３の工程、すなわち、金属酸化物を形成する工程で、絶縁体１１０に過剰酸素領域を形成することができる。また、第５の工程、すなわち、窒化物絶縁体を形成する工程を１５０℃以上３００℃未満の温度とすることで、過剰酸素を有する絶縁体の側面より外部に放出される酸素を抑制することができる。さらに、絶縁体１１０よりも金属酸化物１１１の密度が高いことで、領域１０８ｉ及び絶縁体１１０から、導電体１１２側へ酸素が拡散することを抑制することができる。したがって、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることができる。
次に、図３（Ａ）、図３（Ｂ）、及び図３（Ｃ）に示す半導体装置の構成要素の詳細について説明する。
［基板］
基板１０２としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板１０２とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタを耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成、または基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
［第１の絶縁体］
絶縁体１０４は、スパッタリング法、化学気相堆積（ＣＶＤ）法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁体１０４としては、例えば、絶縁体または窒化物絶縁体を単層または積層して形成することができる。なお、酸化物半導体１０８との界面特性を向上させるため、絶縁体１０４において少なくとも酸化物半導体１０８と接する領域は絶縁体で形成することが好ましい。また、絶縁体１０４として加熱により酸素を放出する絶縁体を用いることで、加熱処理により絶縁体１０４に含まれる酸素を、酸化物半導体１０８に移動させることが可能である。
絶縁体１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁体１０４を厚くすることで、絶縁体１０４の酸素放出量を増加させることができると共に、絶縁体１０４と酸化物半導体１０８との界面における界面準位、並びに酸化物半導体１０８の領域１０８ｉに含まれる酸素欠損を低減することが可能である。
絶縁体１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁体１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁体１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物半導体１０８中に効率よく酸素を導入することができる。
［酸化物半導体］
酸化物半導体１０８は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。また、酸化物半導体１０８として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
以下に、本発明に係る酸化物半導体について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
まず、図３９（Ａ）、図３９（Ｂ）、および図３９（Ｃ）を用いて、本発明に係る酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図３９には、酸素の原子数比については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図３９（Ａ）、図３９（Ｂ）、および図３９（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１−γ）の原子数比（−１≦γ≦１）となるラインを表す。また、図３９に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。
図３９（Ａ）および図３９（Ｂ）では、本発明の一態様の酸化物半導体が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図４０に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図４０は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図４０に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図４０に示すように、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、および酸素を有する（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
ただし、酸化物中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物半導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が高くなるためである。
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図３９（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図３９（Ａ）の領域Ａで示される原子数比を有することが好ましい。
また、図３９（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体である。
なお、酸化物半導体が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物半導体が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
なお、高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル領域に用いることで、安定した電気特性を付与することができる。
続いて、該酸化物半導体を２層構造、または３層構造とした場合について述べる。酸化物半導体Ｓ１、酸化物半導体Ｓ２、および酸化物半導体Ｓ３の積層構造に接する絶縁体のバンド図と、酸化物半導体Ｓ１および酸化物半導体Ｓ２の積層構造に接する絶縁体のバンド図と、酸化物半導体Ｓ２および酸化物半導体Ｓ３の積層構造に接する絶縁体のバンド図と、について、図４１を用いて説明する。
図４１（Ａ）は、絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図４１（Ｂ）は、絶縁体Ｉ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図４１（Ｃ）は、絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体Ｓ２の伝導帯下端のエネルギー準位と、酸化物半導体Ｓ１、酸化物半導体Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力よりも、酸化物半導体Ｓ２の電子親和力が大きく、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力と、酸化物半導体Ｓ２の電子親和力との差は、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図４１（Ａ）、図４１（Ｂ）、および図４１（Ｃ）に示すように、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、または酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物半導体Ｓ１と酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物半導体Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物半導体の場合、酸化物半導体Ｓ１、酸化物半導体Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物半導体、Ｇａ−Ｚｎ酸化物半導体、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物半導体Ｓ２となる。酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物半導体Ｓ１、酸化物半導体Ｓ３を設けることにより、トラップ準位を酸化物半導体Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ１との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物半導体Ｓ１、酸化物半導体Ｓ３には、図３９（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物半導体を用いればよい。なお、図３９（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
特に、酸化物半導体Ｓ２に領域Ａで示される原子数比の酸化物半導体を用いる場合、酸化物半導体Ｓ１および酸化物半導体Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物半導体を用いることが好ましい。また、酸化物半導体Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物半導体を用いることが好適である。
また、酸化物半導体１０８は、非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、後述する微結晶酸化物半導体、または非晶質酸化物半導体を含む。非単結晶酸化物半導体において、非晶質酸化物半導体は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、酸化物半導体１０８が、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、及び単結晶酸化物半導体の領域の二種以上を有する単層膜、あるいはこの膜が積層された構造であってもよい。
なお、酸化物半導体１０８において、領域１０８ｉと、領域１０８ｓ及び領域１０８ｄとの結晶性が異なる場合がある。具体的には、酸化物半導体１０８において、領域１０８ｉよりも領域１０８ｓ及び領域１０８ｄの方が、結晶性が低い場合がある。これは、領域１０８ｓ及び領域１０８ｄに不純物元素が添加された際に、領域１０８ｓ及び領域１０８ｄにダメージが入ってしまい、結晶性が低下するためである。
酸化物半導体１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。
［第２の絶縁体］
絶縁体１１０は、トランジスタ１００のゲート絶縁体として機能する。例えば、絶縁体１１０としては、酸化物絶縁体または窒化物絶縁体を単層または積層して形成することができる。
また、絶縁体１１０は、酸化物半導体１０８、特に領域１０８ｉに酸素を供給する機能を有する。従って、絶縁体１１０は過剰酸素を含む絶縁体であると好ましい。なお、過剰酸素を含む絶縁体は、加熱処理によって酸素を放出する機能を有する絶縁体である。例えば、過剰酸素を含む酸化シリコンは、加熱処理などによって酸素を放出することができる酸化シリコンである。
なお、絶縁体１１０は膜中を酸素が移動可能な絶縁体である。即ち、絶縁体１１０は酸素透過性を有する絶縁体とすればよい。例えば、絶縁体１１０は、酸化物半導体１０８及び金属酸化物１１１よりも酸素透過性の高い絶縁体とすればよい。
過剰酸素を含む絶縁体は、領域１０８ｉ中の酸素欠損を低減させる機能を有する場合がある。領域１０８ｉ中で酸素欠損は、欠陥準位を形成する。酸素欠損のサイトに水素が入ることによって、キャリアである電子を生成することがある。したがって、領域１０８ｉ中の酸素欠損を低減することで、トランジスタ１００に安定した電気特性を付与することができる。
また、絶縁体１１０の厚さは、１０ｎｍ以上２００ｎｍ以下、または２０ｎｍ以上１５０ｎｍ以下とすることができる。
また、絶縁体１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、酸化シリコンの場合、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターに起因するシグナルが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁体１１０としては、Ｅ’センターに起因するシグナルのスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
また、酸化シリコンの場合、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁体１１０として、二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁体を用いると好適である。
なお、二酸化窒素（ＮＯ２）などの窒素酸化物（ＮＯｘ）は、絶縁体１１０中に準位を形成する。当該準位は、酸化物半導体１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁体１１０及び酸化物半導体１０８の界面に拡散すると、当該準位が絶縁体１１０側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁体１１０及び酸化物半導体１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁体１１０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁体としては、例えば、酸化窒化シリコン膜を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁体を用いることで窒素酸化物（ＮＯｘ）が低減される。
なお、絶縁体１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であると好ましい。
［金属酸化物］
金属酸化物１１１として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルなどの酸化物絶縁体、またはこれらの混合材料を用いることができる。また、上記材料の積層であってもよい。従って、本実施の形態においては、金属酸化物１１１は、絶縁体とも言い換えることが可能であり、ゲート絶縁体として機能する場合がある。
特に、金属酸化物１１１として、酸化アルミニウム（ＡｌＯｘ）、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いるとよい。当該ｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
なお、絶縁体１１０の密度と比較して、金属酸化物１１１の密度が高いほど、絶縁体１１０に拡散する酸素の量が増加する蓋然性は高くなる。例えば、絶縁体１１０として密度が２．２ｇ／ｃｍ３の酸化シリコンを用い、金属酸化物１１１として密度が４．０ｇ／ｃｍ３の酸化アルミニウムを用いた場合、過剰酸素は金属酸化物１１１から絶縁体１１０へと拡散する蓋然性が高い。
従って、絶縁体１１０の密度よりも、金属酸化物の密度を、０．５ｇ／ｃｍ３以上、好ましくは１．０ｇ／ｃｍ３以上、さらに好ましくは１．５ｇ／ｃｍ３以上高くすることで、絶縁体１１０側に拡散される酸素の量を増加させることができる。
また、金属酸化物１１１は、金属酸化物１１１上に形成される構造体に含まれる要素からの不純物の拡散を防止する役割を有していてもよい。特に、酸化アルミニウムは、水素、水分などの不純物、及び酸素に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物の酸化物半導体１０８への混入防止、酸素の酸化物半導体１０８からの放出防止、絶縁体１１０からの酸素の放出防止の効果を有する保護膜として用いることに適している。
［第３の絶縁体］
絶縁体１１６は、窒素または水素を有する。また、絶縁体１１６は、フッ素を有していてもよい。絶縁体１１６としては、例えば、窒化物絶縁体が挙げられる。該窒化物絶縁体としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化フッ化シリコン、フッ化窒化シリコン等を用いて形成することができる。絶縁体１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁体１１６は、酸化物半導体１０８の領域１０８ｓ、及び領域１０８ｄと接する。したがって、絶縁体１１６と接する領域１０８ｓ、及び領域１０８ｄ中の不純物（窒素または水素）濃度が高くなり、領域１０８ｓ、及び領域１０８ｄのキャリア密度を高めることができる。
［第４の絶縁体］
絶縁体１１８としては、酸化物絶縁体を用いることができる。また、絶縁体１１８としては、酸化物絶縁体と、窒化物絶縁体との積層膜を用いることができる。絶縁体１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればいい。
また、絶縁体１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
絶縁体１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
［導電体］
導電体１１２、１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電体１１２、１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂとしては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。
また、導電体１１２は、単層構造でも、二層以上の積層構造としてもよい。また、図では導電体１２０ａ、及び１２１ａの２層構造と、導電体１２０ｂ、及び１２１ｂとの２層構造を示したが、単層構造でも、３層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
なお、導電体１１２として、遮光性を有する金属膜を用いる場合、導電体１１２の下方に形成される領域１０８ｉを遮光することができるため、好適である。
また、導電体１２１ａ、及び１２１ｂとしては、銅を含む材料を用いると好適である。導電体１２１ａ、及び１２１ｂに銅を含む材料を用いると、抵抗を低くすることができる。例えば、基板１０２として大面積の基板を用いた場合においても信号の遅延等を抑制することができる。
特に、導電体１２０ａ、及び１２０ｂとしては、酸化物半導体１０８と、導電体１２１ａ、及び１２１ｂと、双方の密着性が良い材料を用いるとよい。例えば、導電体１２１ａ、及び１２１ｂに銅を含む材料を用いた場合、導電体１２０ａ、及び１２０ｂにタングステン、タンタル、チタン、またはそれらの窒化物などを用いると好ましい。
＜１−２．半導体装置の構成例２＞
次に、図３（Ａ）、図３（Ｂ）、及び図３（Ｃ）に示す半導体装置が有するトランジスタと異なる構成について、図４（Ａ）、図４（Ｂ）、及び図４（Ｃ）を用いて説明する。
図４（Ａ）は、トランジスタ１００Ａの上面図であり、図４（Ｂ）は図４（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図４（Ｃ）は図４（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
図４（Ａ）、図４（Ｂ）、及び図４（Ｃ）に示すトランジスタ１００Ａは、基板１０２上の導電体１０６と、導電体１０６上の絶縁体１０４と、絶縁体１０４上の酸化物半導体１０８と、酸化物半導体１０８上の絶縁体１１０と、絶縁体１１０上の金属酸化物１１１と、金属酸化物１１１上の導電体１１２と、絶縁体１０４、酸化物半導体１０８、及び導電体１１２上の絶縁体１１６と、を有する。なお、酸化物半導体１０８は、導電体１１２と重なる領域１０８ｉと、絶縁体１１６と接する領域１０８ｓと、絶縁体１１６と接する領域１０８ｄと、を有する。
トランジスタ１００Ａは、先に示すトランジスタ１００の構成に加え、導電体１０６と、開口部１４３と、を有する。
なお、開口部１４３は、絶縁体１０４、絶縁体１１０、及び金属酸化物１１１に設けられる。また、導電体１０６は、開口部１４３を介して、導電体１１２と、電気的に接続される。よって、導電体１０６と導電体１１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電体１０６と、導電体１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに、導電体１０６を遮光膜として用いてもよい。例えば、導電体１０６を遮光性の材料により形成することで、領域１０８ｉに照射される下方からの光を抑制することができる。
また、トランジスタ１００Ａの構成とする場合、導電体１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電体１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁体１０４は、第１のゲート絶縁体としての機能を有し、絶縁体１１０は、第２のゲート絶縁体としての機能を有する。
導電体１０６としては、先に記載の導電体１１２、１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂと同様の材料を用いることができる。特に導電体１０６として、銅を含む材料により形成することで抵抗を低くすることができるため好適である。例えば、導電体１０６を銅膜上に窒化チタン膜、窒化タンタル膜、またはタングステン膜を設ける積層構造とする。また、導電体１２０ａ、及び１２０ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜とし、導電体１２１ａ、及び１２１ｂは銅膜を設ける積層構造とすると好適である。この場合、トランジスタ１００Ａを表示装置の画素トランジスタ及び駆動トランジスタのいずれか一方または双方に用いることで、導電体１０６と導電体１２０ａ、及び１２１ａとの間に生じる寄生容量、及び導電体１０６と導電体１２０ｂ、及び１２１ｂとの間に生じる寄生容量を低くすることができる。したがって、導電体１０６、導電体１２０ａ、導電体１２０ｂ、導電体１２１ａ、及び導電体１２１ｂを、トランジスタ１００Ａの第１のゲート電極、ソース電極、及びドレイン電極として用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続用の配線等に用いる事も可能となる。
このように、図４（Ａ）、図４（Ｂ）、及び図４（Ｃ）に示すトランジスタ１００Ａは、先に説明したトランジスタ１００と異なり、酸化物半導体１０８の上下にゲート電極として機能する導電体を有する構造である。トランジスタ１００Ａに示すように、本発明の一態様の半導体装置には、複数のゲート電極を設けてもよい。
ここで、図４（Ａ）、図４（Ｂ）、及び図４（Ｃ）に示すトランジスタ１００Ａの作製方法について、図２を用いて説明する。なお、図２は、半導体装置の作製方法を説明する工程フロー図である。
図４（Ａ）、図４（Ｂ）、及び図４（Ｃ）に示すトランジスタ１００Ａは、少なくとも図２に示す第１乃至第１０の工程を経て作製される。
［第９の工程：第１のゲート電極の形成］
第９の工程は、第１のゲート電極を形成する工程を有する（図２、ステップＳ０９参照）。トランジスタ１００Ａにおいては、基板１０２上に導電体１０６を形成する工程が第９の工程に相当する。
［第１０の工程：第１のゲート絶縁体の形成］
第１０の工程は、第１のゲート電極上に第１のゲート絶縁体を形成する工程を有する（図２、ステップＳ１０参照）。トランジスタ１００Ａにおいては、基板１０２及び導電体１０６上に絶縁体１０４を形成する工程が第１０の工程に相当する。
第１０工程に続いて、＜１−１．半導体装置の構成例１＞で示した第１の工程乃至第８の工程を経ることで、トランジスタ１００Ａを作製することができる。
なお、トランジスタ１００Ａの作製方法の詳細については、後述する。
このように、本発明の一態様の半導体装置の作製方法においては、第３の工程、すなわち、金属酸化物を形成する工程で、絶縁体１１０に過剰酸素領域を形成することができる。また、第５の工程、すなわち、窒化物絶縁体を形成する工程を１５０℃以上３００℃未満の温度とすることで、過剰酸素を有する絶縁体の側面より外部に放出される酸素を抑制することができる。さらに、絶縁体１１０よりも金属酸化物１１１の密度が高いことで、領域１０８ｉ及び絶縁体１１０から、導電体１１２側へ酸素が拡散することを抑制することができる。したがって、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、図４（Ｃ）に示すように、酸化物半導体１０８は、第１のゲート電極として機能する導電体１０６と、第２のゲート電極として機能する導電体１１２のそれぞれと対向するように位置し、２つのゲート電極として機能する導電体に挟まれている。
また、導電体１１２のチャネル幅方向の長さは、酸化物半導体１０８のチャネル幅方向の長さよりも長く、酸化物半導体１０８のチャネル幅方向全体は、絶縁体１１０及び金属酸化物１１１を介して導電体１１２に覆われている。また、導電体１１２と導電体１０６とは、絶縁体１０４、絶縁体１１０、及び金属酸化物１１１に設けられる開口部１４３において接続されるため、酸化物半導体１０８のチャネル幅方向の側面の一方は、絶縁体１１０及び金属酸化物１１１を介して導電体１１２と対向している。
別言すると、トランジスタ１００Ａのチャネル幅方向において、導電体１０６及び導電体１１２は、絶縁体１０４、絶縁体１１０、及び金属酸化物１１１に設けられる開口部１４３において接続すると共に、絶縁体１０４、絶縁体１１０、及び金属酸化物１１１を介して酸化物半導体１０８を取り囲む構成である。
このような構成を有することで、トランジスタ１００Ａに含まれる酸化物半導体１０８を、第１のゲート電極として機能する導電体１０６及び第２のゲート電極として機能する導電体１１２の電界によって電気的に取り囲むことができる。トランジスタ１００Ａのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１００Ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電体１０６または導電体１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体１０８に印加することができるため、トランジスタ１００Ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００Ａを微細化することが可能となる。また、トランジスタ１００Ａは、酸化物半導体１０８が導電体１０６、及び導電体１１２によって取り囲まれた構造を有するため、トランジスタ１００Ａの機械的強度を高めることができる。
なお、トランジスタ１００Ａのチャネル幅方向において、酸化物半導体１０８の開口部１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
また、トランジスタ１００Ａに示すように、トランジスタが、半導体膜を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは、電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることができる。信号Ａは、アナログ信号であってもよい。
固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位である。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電位Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くすることで、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲートーソース間電圧Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を低減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方で、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。その結果、ゲート−ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、トランジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも高くしてもよい。
信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは、電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることができる。信号Ｂは、アナログ信号であってもよい。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を持つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを有する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び電位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信号Ｂが入力されるゲートに対応するゲート絶縁体が、信号Ａが入力されるゲートに対応するゲート絶縁体よりも厚い場合、信号Ｂの電位振幅（Ｖ３−Ｖ４）を、信号Ａの電位振幅（Ｖ１−Ｖ２）より大きくしても良い。そうすることで、トランジスタの導通状態または非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とすることができる場合がある。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値を持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎチャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合のみ導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信号であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａほど頻繁には電位が切り替わらない場合がある。
信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナログ信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算もしくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が向上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号Ａと異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。
信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａがアナログ信号であり、信号Ｂがデジタル信号であってもよい。
トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子と同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トランジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
なお、トランジスタ１００Ａのその他の構成は、先に示すトランジスタ１００と同様であり、同様の効果を奏する。
＜１−３．半導体装置の構成例３＞
次に、図４（Ａ）、図４（Ｂ）、及び図４（Ｃ）に示す半導体装置が有するトランジスタと異なる構成について、図５乃至図９を用いて説明する。
図５（Ａ）、及び図５（Ｂ）は、トランジスタ１００Ｂの断面図であり、図６（Ａ）、及び図６（Ｂ）は、トランジスタ１００Ｃの断面図であり、図７（Ａ）、及び図７（Ｂ）は、トランジスタ１００Ｄの断面図であり、図８（Ａ）、及び図８（Ｂ）は、トランジスタ１００Ｅの断面図であり、図９（Ａ）、及び図９（Ｂ）は、トランジスタ１００Ｆの断面図である。なお、トランジスタ１００Ｂ、トランジスタ１００Ｃ、トランジスタ１００Ｄ、トランジスタ１００Ｅ、及びトランジスタ１００Ｆの上面図としては、図４（Ａ）に示すトランジスタ１００Ａと同様であるため、ここでの説明は省略する。
図５（Ａ）、及び図５（Ｂ）に示すトランジスタ１００Ｂは、先に示すトランジスタ１００Ａと絶縁体１１０、金属酸化物１１１、及び導電体１１２の形状が異なる。具体的には、トランジスタのチャネル長（Ｌ）方向の断面において、トランジスタ１００Ａは、絶縁体１１０、金属酸化物１１１、及び導電体１１２の形状が矩形状であるのに対し、トランジスタ１００Ｂは、絶縁体１１０、金属酸化物１１１、及び導電体１１２の形状がテーパー形状である。より詳しくは、トランジスタ１００Ａは、トランジスタのチャネル長（Ｌ）方向の断面において、導電体１１２の上端部と、絶縁体１１０の下端部とが概略同じ位置に形成される。一方で、トランジスタ１００Ｂは、トランジスタのチャネル長（Ｌ）方向の断面において、導電体１１２の上端部が絶縁体１１０の下端部よりも内側に形成される。別言すると、絶縁体１１０の側端部は、導電体１１２の側端部よりも外側に位置する。
トランジスタ１００Ａとしては、導電体１１２と、金属酸化物１１１と、絶縁体１１０と、を同じマスクで加工し、ドライエッチング法を用いて、一括して加工することで形成できる。トランジスタ１００Ｂとしては、導電体１１２と、金属酸化物１１１と、絶縁体１１０と、を同じマスクで加工し、ウエットエッチング法及びドライエッチング法を組み合わせて加工することで形成できる。
トランジスタ１００Ａのような構成とすることで、領域１０８ｓ、及び領域１０８ｄと、導電体１１２との端部が概略同じ位置に形成されるため好ましい。一方で、トランジスタ１００Ｂのような構成とすることで、絶縁体１１６の被覆性が向上するため好ましい。
図６（Ａ）、図６（Ｂ）に示すトランジスタ１００Ｃは、先に示すトランジスタ１００Ａと比較し、導電体１１２、金属酸化物１１１、及び絶縁体１１０の形状が異なる。具体的には、トランジスタ１００Ｃは、トランジスタのチャネル長（Ｌ）方向の断面において、導電体１１２の下端部と、金属酸化物１１１の上端部との位置が異なる。導電体１１２の下端部は、金属酸化物１１１の上端部よりも内側に形成される。
例えば、導電体１１２と、金属酸化物１１１、及び絶縁体１１０と、を同じマスクで加工し、導電体１１２をウエットエッチング法で、金属酸化物１１１、及び絶縁体１１０をドライエッチング法で、それぞれ加工することで、トランジスタ１００Ｃの構造とすることができる。
また、トランジスタ１００Ｃの構造とすることで、酸化物半導体１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、領域１０８ｉと領域１０８ｓとの間、及び領域１０８ｉと領域１０８ｄとの間に形成される。
領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵抗領域とは、領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する導電体１１２が重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合においては、トランジスタ１００Ｃのオン電流の低下を抑制するために、チャネル長（Ｌ）方向の断面において、領域１０８ｆを１μｍ以下とすればよい。
また、低抵抗領域とは、領域１０８ｉよりも抵抗が低く、且つ領域１０８ｓ及び領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
なお、領域１０８ｆをＬＤＤ領域とする場合には、例えば、絶縁体１１６から領域１０８ｆに窒素または水素を供給する、あるいは、導電体１１２及び絶縁体１１０をマスクとして、導電体１１２及び絶縁体１１０の上方から不純物元素を添加することで、当該不純物元素が絶縁体１１０を介し、酸化物半導体１０８に添加されることで領域１０８ｆが形成される。
図７（Ａ）、及び図７（Ｂ）に示すトランジスタ１００Ｄは、先に示すトランジスタ１００Ａと比較し、導電体１１２、金属酸化物１１１及び絶縁体１１０の形状が異なる。具体的には、トランジスタ１００Ｄは、トランジスタのチャネル長（Ｌ）方向の断面において、金属酸化物１１１の下端部と、絶縁体１１０の上端部との位置が異なる。具体的には、金属酸化物１１１の下端部は、絶縁体１１０の上端部よりも内側に形成される。
例えば、導電体１１２と、金属酸化物１１１及び絶縁体１１０と、を同じマスクで加工し、導電体１１２、及び金属酸化物１１１をドライエッチング法で、絶縁体１１０をウエットエッチング法で、それぞれ加工することで、トランジスタ１００Ｄの構造とすることができる。
また、トランジスタ１００Ｄの構造とすることで、酸化物半導体１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、領域１０８ｉと領域１０８ｓとの間、及び領域１０８ｉと領域１０８ｄとの間に形成される。
図８（Ａ）、図８（Ｂ）に示すトランジスタ１００Ｅは、先に示すトランジスタ１００Ａと比較し、導電体１１２、金属酸化物１１１及び絶縁体１１０の形状が異なる。具体的には、トランジスタ１００Ｅは、トランジスタのチャネル長（Ｌ）方向の断面において、金属酸化物１１１の下端部と、絶縁体１１０の上端部との位置が異なる。具体的には、金属酸化物１１１の下端部は、絶縁体１１０の上端部よりも内側に形成される。また、金属酸化物１１１の上端部と、導電体１１２の下端部との位置が異なる。具体的には、金属酸化物１１１の上端部は、導電体１１２の下端部よりも外側に形成される。
例えば、金属酸化物にエッチングが困難な材料（難エッチング材料とも呼ぶ）である場合、導電体１１２と、金属酸化物１１１及び絶縁体１１０と、を同じマスクで加工し、導電体１１２、及び金属酸化物１１１をドライエッチング法で、絶縁体１１０をウエットエッチング法で、それぞれ加工することで、トランジスタ１００Ｅの構造とすることができる。
また、トランジスタ１００Ｅの構造とすることで、酸化物半導体１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、領域１０８ｉと領域１０８ｓとの間、及び領域１０８ｉと領域１０８ｄとの間に形成される。
図９（Ａ）、及び図９（Ｂ）に示すトランジスタ１００Ｆは、先に示すトランジスタ１００Ａと比較し、絶縁体１１８上に平坦化膜として機能する絶縁体１２２が設けられている点が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同様の効果を奏する。
絶縁体１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁体１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
なお、図９（Ａ）、及び図９（Ｂ）においては、絶縁体１２２が有する開口部の形状は、開口部１４１ａ、及び１４１ｂよりも大きい形状としたが、これに限定されず、例えば、開口部１４１ａ、及び１４１ｂと同じ形状、または開口部１４１ａ、及び１４１ｂよりも小さい形状としてもよい。
また、図９（Ａ）、及び図９（Ｂ）においては、絶縁体１２２上に導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂを設ける構成について例示したがこれに限定されず、例えば、絶縁体１１８上に導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂを設け、導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂ上に絶縁体１２２を設ける構成としてもよい。
＜１−４．半導体装置の構成例４＞
次に、図４（Ａ）、図４（Ｂ）、及び図４（Ｃ）に示す半導体装置が有するトランジスタと異なる構成について、図１０乃至図１４を用いて説明する。
図１０（Ａ）、及び図１０（Ｂ）は、トランジスタ１００Ｇの断面図であり、図１１（Ａ）、及び図１１（Ｂ）は、トランジスタ１００Ｈの断面図であり、図１２（Ａ）、及び図１２（Ｂ）は、トランジスタ１００Ｊの断面図であり、図１３（Ａ）、及び図１３（Ｂ）は、トランジスタ１００Ｋの断面図であり、図１４（Ａ）、及び図１４（Ｂ）は、トランジスタ１００Ｌの断面図である。なお、トランジスタ１００Ｇ、トランジスタ１００Ｈ、トランジスタ１００Ｊ、トランジスタ１００Ｋ、及びトランジスタ１００Ｌの上面図としては、図４（Ａ）に示すトランジスタ１００Ａと同様であるため、ここでの説明は省略する。
トランジスタ１００Ｇ、トランジスタ１００Ｈ、トランジスタ１００Ｊ、トランジスタ１００Ｋ、及びトランジスタ１００Ｌは、先に示すトランジスタ１００Ａと酸化物半導体１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同様の効果を奏する。
図１０（Ａ）、及び図１０（Ｂ）に示すトランジスタ１００Ｇが有する酸化物半導体１０８は、絶縁体１０４上の酸化物半導体１０８＿１と、酸化物半導体１０８＿１上の酸化物半導体１０８＿２と、酸化物半導体１０８＿２上の酸化物半導体１０８＿３と、を有する。また、領域１０８ｉ、領域１０８ｓ、及び領域１０８ｄは、それぞれ、酸化物半導体１０８＿１、酸化物半導体１０８＿２、及び酸化物半導体１０８＿３の３層の積層構造である。
図１１（Ａ）、及び図１１（Ｂ）に示すトランジスタ１００Ｈが有する酸化物半導体１０８は、絶縁体１０４上の酸化物半導体１０８＿２と、酸化物半導体１０８＿２上の酸化物半導体１０８＿３と、を有する。また、領域１０８ｉ、領域１０８ｓ、及び領域１０８ｄは、それぞれ、酸化物半導体１０８＿２、及び酸化物半導体１０８＿３の２層の積層構造である。
図１２（Ａ）、及び図１２（Ｂ）に示すトランジスタ１００Ｊが有する酸化物半導体１０８は、絶縁体１０４上の酸化物半導体１０８＿１と、酸化物半導体１０８＿１上の酸化物半導体１０８＿２と、を有する。また、領域１０８ｉ、領域１０８ｓ、及び領域１０８ｄは、それぞれ、酸化物半導体１０８＿１、及び酸化物半導体１０８＿２の２層の積層構造である。
図１３（Ａ）、及び図１３（Ｂ）に示すトランジスタ１００Ｋが有する酸化物半導体１０８は、絶縁体１０４上の酸化物半導体１０８＿１と、酸化物半導体１０８＿１上の酸化物半導体１０８＿２と、酸化物半導体１０８＿２上の酸化物半導体１０８＿３と、を有する。また、領域１０８ｉは、酸化物半導体１０８＿１、酸化物半導体１０８＿２、及び酸化物半導体１０８＿３の３層の積層構造であり、領域１０８ｓ、及び領域１０８ｄは、それぞれ、酸化物半導体１０８＿１、及び酸化物半導体１０８＿２の２層の積層構造である。なお、トランジスタ１００Ｋのチャネル幅（Ｗ）方向の断面において、酸化物半導体１０８＿３が、酸化物半導体１０８＿１及び酸化物半導体１０８＿２の側面を覆う。
図１４（Ａ）、及び図１４（Ｂ）に示すトランジスタ１００Ｌが有する酸化物半導体１０８は、絶縁体１０４上の酸化物半導体１０８＿２と、酸化物半導体１０８＿２上の酸化物半導体１０８＿３と、を有する。また、領域１０８ｉは、酸化物半導体１０８＿２、及び酸化物半導体１０８＿３の２層の積層構造であり、領域１０８ｓ、及び領域１０８ｄは、それぞれ、酸化物半導体１０８＿２の単層構造である。なお、トランジスタ１００Ｌのチャネル幅（Ｗ）方向の断面において、酸化物半導体１０８＿３が、酸化物半導体１０８＿２の側面を覆う。
領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍においては、加工におけるダメージにより欠陥（例えば、酸素欠損）が形成されやすい、あるいは不純物の付着により汚染されやすい。そのため、領域１０８ｉが実質的に真性であっても、電界などのストレスが印加されることによって、領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍が活性化され、低抵抗（ｎ型）領域となりやすい。また、領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍がｎ型領域の場合、当該ｎ型領域がキャリアのパスとなるため、寄生チャネルが形成される場合がある。
そこで、トランジスタ１００Ｋ、及びトランジスタ１００Ｌにおいては、領域１０８ｉを積層構造とし、領域１０８ｉのチャネル幅（Ｗ）方向の側面を、積層構造の一方の層で覆う構成とする。当該構成とすることで、領域１０８ｉの側面またはその近傍の欠陥を抑制する、あるいは領域１０８ｉの側面またはその近傍への不純物の付着を低減することが可能となる。
＜１−５．半導体装置の作製方法１＞
次に、図１に示すトランジスタ１００の作製方法の一例について、図１５乃至図１７を用いて説明する。なお、図１５乃至図１７は、トランジスタ１００の作製方法を説明するチャネル長（Ｌ）方向及びチャネル幅（Ｗ）方向の断面図である。
まず、基板１０２上に絶縁体１０４を形成する。続いて、絶縁体１０４上に酸化物半導体を形成する。その後、当該酸化物半導体を島状に加工することで、酸化物半導体１０７を形成する（図１５（Ａ）参照）。
絶縁体１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態においては、絶縁体１０４として、プラズマＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。なお、絶縁体１０４を形成せずに、基板１０２上に酸化物半導体１０７を形成してもよい。
また、絶縁体１０４を形成した後、絶縁体１０４に酸素を添加してもよい。絶縁体１０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁体１０４上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁体１０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステンの１以上を有する導電体あるいは半導体を用いて形成することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁体１０４への酸素添加量を増加させることができる。
酸化物半導体１０７としては、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により形成することができる。なお、酸化物半導体１０７への加工には、酸化物半導体上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体の一部をエッチングすることにより形成することができる。また、印刷法を用いて、素子分離された酸化物半導体１０７を直接形成してもよい。
スパッタリング法で酸化物半導体を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。また、酸化物半導体を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
なお、酸化物半導体を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以上３５０℃以下として、酸化物半導体を成膜することで、結晶性を高めることができるため好ましい。
なお、本実施の形態においては、酸化物半導体１０７として、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、膜厚３５ｎｍの酸化物半導体を成膜する。
また、酸化物半導体１０７を形成した後、加熱処理を行い、酸化物半導体１０７の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性雰囲気で行うことができる。または、不活性雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分間以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
酸化物半導体を加熱しながら成膜する、または酸化物半導体を形成した後、加熱処理を行うことで、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
次に、絶縁体１０４及び酸化物半導体１０７上に絶縁体１１０＿０を形成する（図１５（Ｂ）参照）。
絶縁体１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、プラズマＣＶＤ装置を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁体１１０＿０として、堆積性気体の流量に対して酸化性気体の流量を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするプラズマＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁体１１０＿０として、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上３５０Ｐａ以下、さらに好ましくは１００Ｐａ以上３００Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁体１１０＿０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁体１１０＿０を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁体１１０＿０を形成することができる。
また、絶縁体１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁体１１０＿０を形成することができる。
本実施の形態では絶縁体１１０＿０として、プラズマＣＶＤ装置を用い、厚さ２０ｎｍの酸化シリコン膜を形成する。
次に、絶縁体１１０＿０上に金属酸化物１１１＿０を形成する（図１５（Ｃ）参照）。なお、図１５（Ｃ）において、絶縁体１１０＿０中に添加される酸素を矢印で模式的に表している。
金属酸化物１１１＿０としては、酸化アルミニウムを、スパッタリング装置を用いて形成することができる。この場合、成膜ガスとしては、酸素及び希ガスを含むことが好ましい。なお、成膜ガス全体に占める希ガスの割合を、１体積％以上、好ましくは３体積％以上、さらに好ましくは１０体積％以上、より好ましくは２０体積％以上とすればよい。
スパッタリング法としては、ＲＦスパッタリング法、ＤＣスパッタリング法、ＡＣスパッタリング法等を用いることができる。特に、金属酸化物１１１が絶縁性を有する場合、ＲＦスパッタリング法を用いることが好ましい。ＤＣスパッタリング法と比較して、ＲＦスパッタリング法は、プラズマ密度が高くなるため、酸素イオンの持つエネルギーが大きくなり、過剰酸素が絶縁体１１０＿０に供給されやすい。
なお、金属酸化物１１１＿０として酸化アルミニウム膜を用いた場合、４ｎｍ以上成膜することで、絶縁体１１０＿０に過剰酸素領域を形成することができる。一方、絶縁体１１０＿０上に形成された酸化アルミニウム膜が２０ｎｍ以上になると、絶縁体１１０＿０に対する成膜ガス中の酸素イオンの供給が抑制され始める。従って、金属酸化物１１１＿０は４ｎｍ以上２０ｎｍ以下とすることが好ましい。
また、酸化アルミニウムは、絶縁体１１０＿０に用いた酸化シリコンよりも比誘電率が高いため、金属酸化物１１１＿０を形成することで、ゲート絶縁体の総膜厚を比較的薄く形成することができる。
本実施の形態では金属酸化物１１１＿０として、ＲＦスパッタリング装置を用い、厚さ２０ｎｍの酸化アルミニウム膜を形成する。
次に、金属酸化物１１１＿０上に導電体１１２＿０を形成する。導電体１１２＿０としては、先に記載の材料を選択することで形成できる。本実施の形態においては、スパッタリング装置を用い、導電体１１２＿０として、厚さ１５ｎｍのタングステンと、厚さ１００ｎｍのチタンとの積層膜を形成する。
なお、導電体１１２となる導電体１１２＿０の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ドライエッチング法にてチタン膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電体１１２＿０を加工し、導電体１１２を形成する。
次に、導電体１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成する（図１５（Ｄ）参照）。
次に、マスク１４０上からエッチングを行い、導電体１１２＿０と、金属酸化物１１１＿０と、絶縁体１１０＿０と、を加工する。その後、マスク１４０を除去することで、島状の導電体１１２と、島状の金属酸化物１１１と、島状の絶縁体１１０とを形成する（図１６（Ａ）参照）。
導電体１１２＿０、金属酸化物１１１＿０、及び絶縁体１１０＿０の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、導電体１１２＿０、金属酸化物１１１＿０、及び絶縁体１１０＿０の加工としては、ドライエッチング法を用いて行う。
なお、導電体１１２＿０、金属酸化物１１１＿０、及び絶縁体１１０＿０の加工の際に、導電体１１２が重畳しない領域の酸化物半導体１０７の膜厚が薄くなる場合がある。または、導電体１１２＿０、金属酸化物１１１＿０、及び絶縁体１１０＿０の加工の際に、酸化物半導体１０７が重畳しない領域の絶縁体１０４の膜厚が薄くなる場合がある。また、導電体１１２＿０、金属酸化物１１１＿０、及び絶縁体１１０＿０の加工の際に、エッチャントまたはエッチングガス（例えば、塩素など）が酸化物半導体１０７中に添加される、あるいは導電体１１２＿０、金属酸化物１１１＿０、または絶縁体１１０＿０の構成元素が酸化物半導体１０７中に添加される場合がある。
次に、酸化物半導体１０７に、プラズマ処理を施し、酸化物半導体１０８を形成する。当該プラズマ処理は、基板温度を２２０℃とし、流量１００ｓｃｃｍのアルゴンガス、及び流量１０００ｓｃｃｍの窒素ガスをチャンバー内に導入し、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給することで行った。
プラズマに曝された酸化物半導体１０７は、領域１０８ｓ及び領域１０８ｄとなる。また、導電体１１２と重畳する酸化物半導体１０７の領域は、領域１０８ｉとなる。これにより、領域１０８ｉ、領域１０８ｓ、及び領域１０８ｄを有する酸化物半導体１０８が形成される（図１６（Ｂ）参照）。
ここで、チャネル長（Ｌ）方向の断面において、領域１０８ｉは、０．２μｍ以上１．５μｍ未満、好ましくは０．５μｍ以上１．０μｍ以下とすればよい。
なお、図１６（Ｂ）において、プラズマ処理を矢印で模式的に表している。
次に、絶縁体１０４、酸化物半導体１０８、及び導電体１１２上に絶縁体１１６を形成する（図１６（Ｃ）参照）。なお、絶縁体１１６を形成することで、絶縁体１１６と接する、領域１０８ｓ及び領域１０８ｄは、絶縁体１１６からの不純物が拡散し、より抵抗が低くなる場合がある。
絶縁体１１６としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁体１１６として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリコン膜を形成する。
成膜処理としては、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとを、チャンバー内に導入し、チャンバー内の圧力を１００Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給する。
また、上述したプラズマ処理と、窒化酸化シリコン膜の成膜処理との２つのステップを２２０℃の温度で、連続して行う。
絶縁体１１６として、窒化酸化シリコン膜を用いることで、絶縁体１１６に接する領域１０８ｓ、及び領域１０８ｄに窒化酸化シリコン膜中の窒素または水素を供給することができる。また、絶縁体１１６の形成時の温度を上述の温度とすることで、絶縁体１１０に含まれる過剰酸素が外部に放出されるのを抑制することができる。
次に、絶縁体１１６上に絶縁体１１８を形成する（図１６（Ｄ）参照）。
絶縁体１１８としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁体１１８として、プラズマＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁体１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁体１１８及び絶縁体１１６の一部をエッチングすることで、領域１０８ｓに達する開口部１４１ａと、領域１０８ｄに達する開口部１４１ｂと、を形成する（図１７（Ａ）参照）。
絶縁体１１８及び絶縁体１１６をエッチングする方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、絶縁体１１８、及び絶縁体１１６を加工する。
次に、開口部１４１ａ、及び１４１ｂを覆うように、領域１０８ｓ、領域１０８ｄ、及び絶縁体１１８上に導電体を形成し、当該導電体を所望の形状に加工することで、導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂを形成する（図１７（Ｂ）参照）。
導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂとしては、先に記載の材料を選択することで形成できる。本実施の形態においては、スパッタリング装置を用い、導電体１２０ａ、及び１２０ｂとして、厚さ５０ｎｍのタングステン膜と、導電体１２１ａ、及び１２１ｂとして、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂとなる導電体の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電体を加工し、導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂを形成する。
以上の工程により、図３に示すトランジスタ１００を作製することができる。
なお、トランジスタ１００を構成する膜（絶縁体、金属酸化物、酸化物半導体、導電体等）としては、上述の形成方法の他、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、ＡＬＤ法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電体、絶縁体、酸化物半導体、金属酸化物などの膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、及びジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
また、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
また、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
また、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
また、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
また、ＡＬＤを利用する成膜装置により酸化物半導体、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。
＜１−６．半導体装置の作製方法２＞
次に、図４に示すトランジスタ１００Ａの作製方法の一例について、図１８乃至図２０を用いて説明する。なお、図１８乃至図２０は、トランジスタ１００Ａの作製方法を説明するチャネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向の断面図である。
まず、基板１０２上に導電体１０６を形成する。次に、基板１０２、及び導電体１０６上に絶縁体１０４を形成し、絶縁体１０４上に酸化物半導体を形成する。その後、当該酸化物半導体を島状に加工することで、酸化物半導体１０７を形成する（図１８（Ａ）参照）。
導電体１０６としては、導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂと同様の材料、及び同様の手法により形成することができる。本実施の形態においては、導電体１０６として、厚さ５０ｎｍの窒化タンタル膜と、厚さ１００ｎｍの銅膜との積層膜をスパッタリング法により形成する。
次に、絶縁体１０４及び酸化物半導体１０７上に絶縁体１１０＿０、及び金属酸化物１１１＿０を形成する。また、金属酸化物１１１＿０の形成時に、絶縁体１１０＿０中に酸素が添加される場合がある（図１８（Ｂ）参照）。
次に、金属酸化物１１１＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁体１１０＿０、金属酸化物１１１＿０、及び絶縁体１０４の一部をエッチングすることで、導電体１０６に達する開口部１４３を形成する（図１８（Ｃ）参照）。
開口部１４３の形成方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、開口部１４３を形成する。
次に、開口部１４３を覆うように、導電体１０６、絶縁体１１０＿０、及び金属酸化物１１１＿０上に導電体１１２＿０を形成する（図１８（Ｄ）参照）。また、開口部１４３を覆うように、導電体１１２＿０を形成することで、導電体１０６と、導電体１１２＿０とが電気的に接続される。
次に、導電体１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成する（図１９（Ａ）参照）。
次に、マスク１４０上から、エッチングを行い、導電体１１２＿０、金属酸化物１１１＿０、及び絶縁体１１０＿０を加工する。また、導電体１１２＿０、金属酸化物１１１＿０、及び絶縁体１１０＿０の加工後に、マスク１４０を除去する。導電体１１２＿０、金属酸化物１１１＿０、及び絶縁体１１０＿０を加工することで、島状の導電体１１２、島状の金属酸化物１１１、及び島状の絶縁体１１０が形成される（図１９（Ｂ）参照）。
本実施の形態においては、ドライエッチング法を用い、導電体１１２＿０、金属酸化物１１１＿０、及び絶縁体１１０＿０を加工する。
次に、酸化物半導体１０７に、プラズマ処理を施し、酸化物半導体１０８を形成する。プラズマに曝された酸化物半導体１０７は、領域１０８ｓ及び領域１０８ｄとなる。また、導電体１１２と重畳する酸化物半導体１０７の領域は、領域１０８ｉとなる。これにより、領域１０８ｉ、領域１０８ｓ、及び領域１０８ｄを有する酸化物半導体１０８が形成される（図１９（Ｃ）参照）。
ここで、チャネル長（Ｌ）方向の断面において、領域１０８ｉは、０．５μｍ以上２．０μｍ以下、好ましくは１．５μｍ以下とすればよい。
なお、図１９（Ｃ）において、プラズマ処理を矢印で模式的に表している。
次に、絶縁体１０４、酸化物半導体１０８、及び導電体１１２上に絶縁体１１６を形成する。なお、絶縁体１１６を形成することで、絶縁体１１６と接する、領域１０８ｓ及び領域１０８ｄは、絶縁体１１６からの不純物が拡散し、より抵抗が低くなる場合がある（図１９（Ｄ）参照）。
また、上述したプラズマ処理と、窒化酸化シリコン膜の成膜処理との２つのステップを２２０℃の温度で、連続して行う。
絶縁体１１６として、窒化酸化シリコン膜を用いることで、絶縁体１１６に接する領域１０８ｓ、及び領域１０８ｄに窒化酸化シリコン膜中の窒素または水素を供給することができる。また、絶縁体１１６の形成時の温度を上述の温度とすることで、絶縁体１１０に含まれる過剰酸素が外部に放出されるのを抑制することができる。
次に、絶縁体１１６上に絶縁体１１８を形成する（図２０（Ａ）参照）。
次に、絶縁体１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁体１１８及び絶縁体１１６の一部をエッチングすることで、領域１０８ｓに達する開口部１４１ａと、領域１０８ｄに達する開口部１４１ｂと、を形成する（図２０（Ｂ）参照）。
次に、開口部１４１ａ、１４１ｂを覆うように、領域１０８ｓ、領域１０８ｄ、及び絶縁体１１８上に導電体を形成し、当該導電体を所望の形状に加工することで導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂを形成する（図２０（Ｃ）参照）。
以上の工程により、図４に示すトランジスタ１００Ａを作製することができる。
また、本実施の形態において、トランジスタが酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様では、トランジスタが酸化物半導体を有さなくてもよい。一例としては、トランジスタのチャネル領域、チャネル領域の近傍、ソース領域、またはドレイン領域において、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを有する材料で形成してもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態または実施例で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、トランジスタを有する半導体装置、及び当該半導体装置の作製方法の一例について、図２１乃至図３８を用いて説明する。
なお、実施の形態１は、絶縁体１１０と導電体１１２との間に形成される金属酸化物に絶縁体を用いたが、本実施の形態に示す半導体装置は、金属酸化物に導電体を用いる場合について説明する。つまり、トランジスタ１００、およびトランジスタ１００Ａ乃至トランジスタ１００Ｌは、金属酸化物１１１が絶縁性を有することに対し、トランジスタ１００Ｍ乃至トランジスタ１００Ｙは、金属酸化物１１３が導電性を有することが異なる。従って、トランジスタ１００Ｍ乃至トランジスタ１００Ｙにおいて、トランジスタ１００で説明した構成と同等の機能を有する構成には、トランジスタ１００と同符号を付した。
＜２−１．半導体装置の構成例５＞
図２１（Ａ）、図２１（Ｂ）、図２１（Ｃ）に、半導体装置が有するトランジスタの一例を示す。
図２１（Ａ）は、トランジスタ１００Ｍの上面図であり、図２１（Ｂ）は図２１（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２１（Ｃ）は図２１（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。なお、図２１（Ａ）では、明瞭化のため、絶縁体１１０などの構成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図２１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅（Ｗ）方向と呼称する場合がある。
図２１（Ａ）、図２１（Ｂ）、図２１（Ｃ）に示すトランジスタ１００Ｍは、基板１０２上の絶縁体１０４と、絶縁体１０４上の酸化物半導体１０８と、酸化物半導体１０８上の絶縁体１１０と、絶縁体１１０上の金属酸化物１１３と、金属酸化物１１３上の導電体１１２と、絶縁体１０４、酸化物半導体１０８、及び導電体１１２上の絶縁体１１６と、を有する。なお、酸化物半導体１０８は、導電体１１２と重なる領域１０８ｉと、絶縁体１１６と接する領域１０８ｓと、絶縁体１１６と接する領域１０８ｄと、を有する。
また、トランジスタ１００Ｍは、絶縁体１１６上の絶縁体１１８と、絶縁体１１６、絶縁体１１８に設けられた開口部１４１ａを介して、領域１０８ｓに電気的に接続される導電体１２０ａ、及び１２１ａと、絶縁体１１６、絶縁体１１８に設けられた開口部１４１ｂを介して、領域１０８ｄに電気的に接続される導電体１２０ｂ、及び１２１ｂと、を有していてもよい。
なお、金属酸化物１１３は、ゲート電極の一部としての機能を有する。
ここで、図２１（Ａ）、図２１（Ｂ）、及び図２１（Ｃ）に示すトランジスタ１００Ｍの作製方法について、図１を用いて説明する。なお、図１は、半導体装置の作製方法を説明する工程フロー図である。
図２１（Ａ）、図２１（Ｂ）、及び図２１（Ｃ）に示すトランジスタ１００Ｍは、少なくとも図１に示す第１乃至第８の工程を経て作製される。なお、＜１−１．半導体装置の構成例１＞で示した工程において、第３の工程では、絶縁性を有する金属酸化物を形成したが、本実施の形態では、第３の工程では、導電性を有する金属酸化物を形成する点が異なる。
［第３の工程：金属酸化物の形成］
第３の工程は、金属酸化物を形成する工程を有する（図１、ステップＳ０３参照）。トランジスタ１００Ｍにおいては、絶縁体１１０上に金属酸化物１１３を形成する工程が第３の工程に相当する。金属酸化物１１３には、導電性を有する材料を用いることで、ゲート電極として機能する。
また、上述したように、金属酸化物１１３は、スパッタリング装置により成膜することが好ましい。
［第４の工程：導電体の形成］
第４の工程は、導電体を形成する工程を有する（図１、ステップＳ０４参照）。トランジスタ１００Ｍにおいては、金属酸化物１１３上に導電体１１２を形成する工程が第４の工程に相当する。
なお、導電体１１２は、光透過性を有する導電体でも、遮光性を有する導電体を用いてもよい。遮光性を有する導電体を用いることで、トランジスタにおいて、光による誤作動を抑制することができる。また、金属酸化物１１３が十分に導電性を有する場合は、当該工程は省略してもよい。
第４の工程に続いて、＜１−１．半導体装置の構成例１＞で示した第５の工程乃至第８の工程を経ることで、トランジスタ１００Ｍを作製することができる。
なお、トランジスタ１００Ｍの作製方法の詳細については、後述する。
このように、本発明の一態様の半導体装置の作製方法においては、第３の工程、すなわち、金属酸化物を形成する工程で、絶縁体１１０に過剰酸素領域を形成することができる。また、第５の工程、すなわち、窒化物絶縁体を形成する工程を１５０℃以上３００℃未満の温度とすることで、過剰酸素を有する絶縁体の側面より外部に放出される酸素を抑制することができる。さらに、絶縁体１１０よりも金属酸化物１１３の密度が高いことで、領域１０８ｉ及び絶縁体１１０から、導電体１１２側へ酸素が拡散することを抑制することができる。したがって、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることができる。
次に、図２１（Ａ）、図２１（Ｂ）、及び図２１（Ｃ）に示す半導体装置の構成要素の詳細について説明する。
［金属酸化物］
金属酸化物１１３として、Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物半導体を用いる場合、絶縁体１１６から窒素または水素が供給されることで、キャリア密度が高くなる。別言すると、酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）として機能する。従って、本実施の形態においては、金属酸化物１１３は、導電体とも言い換えることが可能であり、ゲート電極として機能する場合がある。
また、金属酸化物１１３として、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物：ＩＴＳＯともいう）等の透光性を有する導電性材料を適用することもできる。
また、金属酸化物１１３は、金属酸化物１１３上に形成される構造体に含まれる要素からの不純物の拡散を防止する役割を有していてもよい。
なお、導電体１１２として、遮光性を有する金属膜を用いる場合、導電体１１２の下方に形成される領域１０８ｉを遮光することができるため、好適である。また、導電体１１２として、金属膜を用いることで、金属膜中の構成元素が金属酸化物１１３側に拡散し低抵抗化する、金属膜の成膜時のダメージ（例えば、スパッタリングダメージなど）により低抵抗化する、あるいは金属膜中に金属酸化物１１３中の酸素が拡散することで、酸素欠損が形成され低抵抗化することができる。なお、金属酸化物１１３がゲート電極としての機能を有するため、導電体１１２の形成は省略してもよい。
＜２−２．半導体装置の構成例６＞
次に、図２１（Ａ）、図２１（Ｂ）、及び図２１（Ｃ）に示す半導体装置が有するトランジスタと異なる構成について、図２２（Ａ）と、図２２（Ｂ）と、図２２（Ｃ）または図２２（Ｄ）とを用いて説明する。
図２２（Ａ）は、トランジスタ１００Ｎの上面図であり、図２２（Ｂ）は図２２（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２２（Ｃ）または図２２（Ｄ）は図２２（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。なお、トランジスタ１００Ａは、金属酸化物１１１が絶縁性を有することに対し、トランジスタ１００Ｎは、金属酸化物１１３が導電性を有することが異なる。従って、トランジスタ１００Ｎにおいて、トランジスタ１００Ａで説明した構成と同等の機能を有する構成には、トランジスタ１００Ａと同符号を付した。
図２２（Ａ）と、図２２（Ｂ）と、図２２（Ｃ）または図２２（Ｄ）とに示すトランジスタ１００Ｎは、基板１０２上の導電体１０６と、導電体１０６上の絶縁体１０４と、絶縁体１０４上の酸化物半導体１０８と、酸化物半導体１０８上の絶縁体１１０と、絶縁体１１０上の金属酸化物１１３と、金属酸化物１１３上の導電体１１２と、絶縁体１０４、酸化物半導体１０８、及び導電体１１２上の絶縁体１１６と、を有する。なお、酸化物半導体１０８は、導電体１１２と重なる領域１０８ｉと、絶縁体１１６と接する領域１０８ｓと、絶縁体１１６と接する領域１０８ｄと、を有する。
トランジスタ１００Ｎは、先に示すトランジスタ１００Ｍの構成に加え、導電体１０６と、開口部１４３と、を有する。
なお、開口部１４３は、図２２（Ｃ）において、絶縁体１０４、絶縁体１１０、金属酸化物１１３に設けられる。また、導電体１０６は、開口部１４３を介して、導電体１１２と、電気的に接続される。よって、導電体１０６、金属酸化物１１３、及び導電体１１２には、同じ電位が与えられる。
また、開口部１４３は、図２２（Ｄ）において、絶縁体１０４、絶縁体１１０に設けてもよい。この場合、導電体１０６は、開口部１４３を介して、金属酸化物１１３及び導電体１１２と、電気的に接続される。よって、導電体１０６、金属酸化物１１３、及び導電体１１２には、同じ電位が与えられる。
また、開口部１４３を設けずに、導電体１０６と、導電体１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに、導電体１０６を遮光膜として用いてもよい。例えば、導電体１０６を遮光性の材料により形成することで、領域１０８ｉに照射される下方からの光を抑制することができる。
また、トランジスタ１００Ｎの構成とする場合、導電体１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電体１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁体１０４は、第１のゲート絶縁体としての機能を有し、絶縁体１１０は、第２のゲート絶縁体としての機能を有する。
導電体１０６としては、先に記載の導電体１１２、１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂと同様の材料を用いることができる。特に導電体１０６として、銅を含む材料により形成することで抵抗を低くすることができるため好適である。例えば、導電体１０６を窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造とすると好適である。また、導電体１０６を、トランジスタ１００Ｎの第１のゲート電極として用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続用の配線等に用いる事も可能となる。
このように、図２２（Ａ）と、図２２（Ｂ）と、図２２（Ｃ）または図２２（Ｄ）とに示すトランジスタ１００Ｎは、先に説明したトランジスタ１００と異なり、酸化物半導体１０８の上下にゲート電極として機能する導電体を有する構造である。トランジスタ１００Ｎに示すように、本発明の一態様の半導体装置には、複数のゲート電極を設けてもよい。
ここで、図２２（Ａ）と、図２２（Ｂ）と、図２２（Ｃ）または図２２（Ｄ）とに示すトランジスタ１００Ｎの作製方法について、図２を用いて説明する。なお、図２は、半導体装置の作製方法を説明する工程フロー図である。
図２２（Ａ）と、図２２（Ｂ）と、図２２（Ｃ）または図２２（Ｄ）とに示すトランジスタ１００Ｎは、少なくとも図２に示す第１乃至第１０の工程を経て作製される。
［第９の工程：第１のゲート電極の形成］
第９の工程は、第１のゲート電極を形成する工程を有する（図２、ステップＳ０９参照）。トランジスタ１００Ｎにおいては、基板１０２上に導電体１０６を形成する工程が第９の工程に相当する。
［第１０の工程：第１のゲート絶縁体の形成］
第１０の工程は、第１のゲート電極上に第１のゲート絶縁体を形成する工程を有する（図２、ステップＳ１０参照）。トランジスタ１００Ｎにおいては、基板１０２及び導電体１０６上に絶縁体１０４を形成する工程が第１０の工程に相当する。
第１０の工程に続いて、＜２−１．半導体装置の構成例５＞で示した第１の工程乃至第８の工程を経ることで、トランジスタ１００Ｎを作製することができる。
なお、トランジスタ１００Ｎの作製方法の詳細については、後述する。
このように、本発明の一態様の半導体装置の作製方法においては、第３の工程、すなわち、金属酸化物１１３を形成する工程で、絶縁体１１０に過剰酸素領域を形成することができる。また、第５の工程、すなわち、窒化物絶縁体を形成する工程を１５０℃以上３００℃未満の温度とすることで、過剰酸素を有する絶縁体の側面より外部に放出される酸素を抑制することができる。さらに、絶縁体１１０よりも金属酸化物１１３の密度が高いことで、領域１０８ｉ及び絶縁体１１０から、導電体１１２側へ酸素が拡散することを抑制することができる。したがって、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、図２２（Ｃ）または図２２（Ｄ）に示すように、酸化物半導体１０８は、第１のゲート電極として機能する導電体１０６と、第２のゲート電極として機能する導電体１１２及び金属酸化物１１３のそれぞれと対向するように位置し、２つのゲート電極として機能する導電体に挟まれている。
また、導電体１１２のチャネル幅方向の長さは、酸化物半導体１０８のチャネル幅方向の長さよりも長く、酸化物半導体１０８のチャネル幅方向全体は、絶縁体１１０を介して、導電体１１２及び金属酸化物１１３に覆われている。また、導電体１１２と導電体１０６とは、絶縁体１０４、及び絶縁体１１０に設けられる開口部１４３において接続されるため、酸化物半導体１０８のチャネル幅方向の側面の一方は、絶縁体１１０を介して、導電体１１２及び金属酸化物１１３と対向している。
別言すると、トランジスタ１００Ｎのチャネル幅方向において、導電体１０６、導電体１１２及び金属酸化物１１３は、絶縁体１０４、及び絶縁体１１０に設けられる開口部１４３において接続すると共に、絶縁体１０４、及び絶縁体１１０を介して酸化物半導体１０８を取り囲む構成である。
このような構成を有することで、トランジスタ１００Ｎに含まれる酸化物半導体１０８を、第１のゲート電極として機能する導電体１０６及び第２のゲート電極として機能する導電体１１２及び金属酸化物１１３の電界によって電気的に取り囲むことができる。トランジスタ１００Ｎのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１００Ｎは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電体１０６または導電体１１２及び金属酸化物１１３によってチャネルを誘起させるための電界を効果的に酸化物半導体１０８に印加することができるため、トランジスタ１００Ｎの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００Ｎを微細化することが可能となる。また、トランジスタ１００Ｎは、酸化物半導体１０８が導電体１０６、導電体１１２、及び金属酸化物１１３によって取り囲まれた構造を有するため、トランジスタ１００Ｎの機械的強度を高めることができる。
なお、トランジスタ１００Ｎのチャネル幅方向において、酸化物半導体１０８の開口部１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
また、トランジスタ１００Ｎに示すように、トランジスタが、半導体膜を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
なお、トランジスタ１００Ｎのその他の構成は、先に示すトランジスタ１００Ｍと同様であり、同様の効果を奏する。
＜２−３．半導体装置の構成例７＞
次に、図２２（Ａ）と、図２２（Ｂ）と、図２２（Ｃ）または図２２（Ｄ）とに示す半導体装置が有するトランジスタと異なる構成について、図２３乃至図２７を用いて説明する。
図２３（Ａ）、及び図２３（Ｂ）は、トランジスタ１００Ｐの断面図であり、図２４（Ａ）、及び図２４（Ｂ）は、トランジスタ１００Ｑの断面図であり、図２５（Ａ）、及び図２５（Ｂ）は、トランジスタ１００Ｒの断面図であり、図２６（Ａ）、及び図２６（Ｂ）は、トランジスタ１００Ｓの断面図であり、図２７（Ａ）、及び図２７（Ｂ）は、トランジスタ１００Ｔの断面図である。また、図２３乃至図２７には、図２２（Ｃ）と同様に、金属酸化物１１３に開口部１４３を設ける場合を示したが、図２２（Ｄ）に示したように、金属酸化物１１３を介して、導電体１０６と導電体１１２とを電気的に接続させてもよい。なお、トランジスタ１００Ｐ、トランジスタ１００Ｑ、トランジスタ１００Ｒ、トランジスタ１００Ｓ、及びトランジスタ１００Ｔの上面図としては、図２２（Ａ）に示すトランジスタ１００Ｎと同様であるため、ここでの説明は省略する。
図２３（Ａ）、及び図２３（Ｂ）に示すトランジスタ１００Ｐは、先に示すトランジスタ１００Ｎと絶縁体１１０、金属酸化物１１３及び導電体１１２の形状が異なる。具体的には、トランジスタのチャネル長（Ｌ）方向の断面において、トランジスタ１００Ｎは、絶縁体１１０、金属酸化物１１３及び導電体１１２の形状が矩形状であるのに対し、トランジスタ１００Ｐは、絶縁体１１０、金属酸化物１１３及び導電体１１２の形状がテーパー形状である。より詳しくは、トランジスタ１００Ｎは、トランジスタのチャネル長（Ｌ）方向の断面において、導電体１１２の上端部と、絶縁体１１０の下端部とが概略同じ位置に形成される。一方で、トランジスタ１００Ｐは、トランジスタのチャネル長（Ｌ）方向の断面において、導電体１１２の上端部が絶縁体１１０の下端部よりも内側に形成される。別言すると、絶縁体１１０の側端部は、導電体１１２の側端部よりも外側に位置する。
トランジスタ１００Ｎとしては、導電体１１２と、金属酸化物１１３と、絶縁体１１０と、を同じマスクで加工し、ドライエッチング法を用いて、一括して加工することで形成できる。トランジスタ１００Ｐとしては、導電体１１２と、金属酸化物１１３と、絶縁体１１０と、を同じマスクで加工し、ウエットエッチング法及びドライエッチング法を組み合わせて加工することで形成できる。
トランジスタ１００Ｎのような構成とすることで、領域１０８ｓ及び領域１０８ｄと、導電体１１２との端部が概略同じ位置に形成されるため好ましい。一方で、トランジスタ１００Ｐのような構成とすることで、絶縁体１１６の被覆性が向上するため好ましい。
図２４（Ａ）、及び図２４（Ｂ）に示すトランジスタ１００Ｑは、先に示すトランジスタ１００Ｎと比較し、導電体１１２、金属酸化物１１３及び絶縁体１１０の形状が異なる。具体的には、トランジスタ１００Ｑは、トランジスタのチャネル長（Ｌ）方向の断面において、導電体１１２の下端部と、金属酸化物１１３の上端部との位置が異なる。導電体１１２の下端部は、金属酸化物１１３の上端部よりも内側に形成される。
例えば、導電体１１２と、金属酸化物１１３及び絶縁体１１０と、を同じマスクで加工し、導電体１１２をウエットエッチング法で、金属酸化物１１３及び絶縁体１１０をドライエッチング法で、それぞれ加工することで、トランジスタ１００Ｑの構造とすることができる。
また、トランジスタ１００Ｑの構造とすることで、酸化物半導体１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、領域１０８ｉと領域１０８ｓとの間、及び領域１０８ｉと領域１０８ｄとの間に形成される。
領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵抗領域とは、領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する導電体１１２が重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合においては、トランジスタ１００Ｑのオン電流の低下を抑制するために、チャネル長（Ｌ）方向の断面において、領域１０８ｆを１μｍ以下とすればよい。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
図２５（Ａ）、及び図２５（Ｂ）に示すトランジスタ１００Ｒは、先に示すトランジスタ１００Ｎと比較し、導電体１１２、金属酸化物１１３及び絶縁体１１０の形状が異なる。具体的には、トランジスタ１００Ｒは、トランジスタのチャネル長（Ｌ）方向の断面において、金属酸化物１１３の下端部と、絶縁体１１０の上端部との位置が異なる。具体的には、金属酸化物１１３の下端部は、絶縁体１１０の上端部よりも内側に形成される。
例えば、導電体１１２と、金属酸化物１１３及び絶縁体１１０と、を同じマスクで加工し、導電体１１２、及び金属酸化物１１３をドライエッチング法で、絶縁体１１０をウエットエッチング法で、それぞれ加工することで、トランジスタ１００Ｒの構造とすることができる。
また、トランジスタ１００Ｒの構造とすることで、酸化物半導体１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、領域１０８ｉと領域１０８ｓとの間、及び領域１０８ｉと領域１０８ｄとの間に形成される。
領域１０８ｆは、低抵抗領域として機能する。低抵抗領域とは、領域１０８ｉよりも抵抗が低く、且つ領域１０８ｓ及び領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
なお、領域１０８ｆをＬＤＤ領域とする場合には、例えば、絶縁体１１６、領域１０８ｓ及び領域１０８ｄから領域１０８ｆに窒素または水素が拡散することで領域１０８ｆが形成される。あるいは、導電体１１２、金属酸化物１１３及び絶縁体１１０をマスクとして、導電体１１２、金属酸化物１１３及び絶縁体１１０の上方から不純物元素を添加することで、当該不純物元素が金属酸化物１１３及び絶縁体１１０を介し、酸化物半導体１０８に添加されることで形成される。
図２６（Ａ）、及び図２６（Ｂ）に示すトランジスタ１００Ｓは、先に示すトランジスタ１００Ｎと比較し、導電体１１２、金属酸化物１１３及び絶縁体１１０の形状が異なる。具体的には、トランジスタ１００Ｓは、トランジスタのチャネル長（Ｌ）方向の断面において、金属酸化物１１３の下端部と、絶縁体１１０の上端部との位置が異なる。具体的には、金属酸化物１１３の下端部は、絶縁体１１０の上端部よりも内側に形成される。また、金属酸化物１１３の上端部と、導電体１１２の下端部との位置が異なる。具体的には、金属酸化物１１３の上端部は、導電体１１２の下端部よりも外側に形成される。
例えば、金属酸化物にエッチングが困難な材料（難エッチング材料とも呼ぶ）である場合、導電体１１２と、金属酸化物１１３及び絶縁体１１０と、を同じマスクで加工し、導電体１１２、及び金属酸化物１１３をドライエッチング法で、絶縁体１１０をウエットエッチング法で、それぞれ加工することで、トランジスタ１００Ｓの構造とすることができる。
また、トランジスタ１００Ｓの構造とすることで、酸化物半導体１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、領域１０８ｉと領域１０８ｓとの間、及び領域１０８ｉと領域１０８ｄとの間に形成される。
図２７（Ａ）、及び図２７（Ｂ）に示すトランジスタ１００Ｔは、先に示すトランジスタ１００Ｎと比較し、絶縁体１１８上に平坦化膜として機能する絶縁体１２２が設けられている点が異なる。それ以外の構成については、先に示すトランジスタ１００Ｎと同様の構成であり、同様の効果を奏する。
絶縁体１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁体１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
なお、図２７（Ａ）、及び図２７（Ｂ）においては、絶縁体１２２が有する開口部の形状は、開口部１４１ａ、及び１４１ｂよりも大きい形状としたが、これに限定されず、例えば、開口部１４１ａ、及び１４１ｂと同じ形状、または開口部１４１ａ、及び１４１ｂよりも小さい形状としてもよい。
また、図２７（Ａ）、及び図２７（Ｂ）においては、絶縁体１２２上に導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂを設ける構成について例示したがこれに限定されず、例えば、絶縁体１１８上に導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂを設け、導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂ上に絶縁体１２２を設ける構成としてもよい。
＜２−４．半導体装置の構成例８＞
次に、図２２（Ａ）、図２２（Ｂ）、図２２（Ｃ）または図２２（Ｄ）に示す半導体装置が有するトランジスタと異なる構成について、図２８乃至図３２を用いて説明する。
図２８（Ａ）、及び図２８（Ｂ）は、トランジスタ１００Ｕの断面図であり、図２９（Ａ）、及び図２９（Ｂ）は、トランジスタ１００Ｖの断面図であり、図３０（Ａ）、及び図３０（Ｂ）は、トランジスタ１００Ｗの断面図であり、図３１（Ａ）、及び図３１（Ｂ）は、トランジスタ１００Ｘの断面図であり、図３２（Ａ）、及び図３２（Ｂ）は、トランジスタ１００Ｙの断面図である。また、図２８乃至図３２には、図２２（Ｃ）と同様に、金属酸化物１１３に開口部１４３を設ける場合を示したが、図２２（Ｄ）に示したように、金属酸化物１１３を介して、導電体１０６と導電体１１２とを電気的に接続させてもよい。なお、トランジスタ１００Ｕ、トランジスタ１００Ｖ、トランジスタ１００Ｗ、トランジスタ１００Ｘ、及びトランジスタ１００Ｙの上面図としては、図２２（Ａ）に示すトランジスタ１００Ｎと同様であるため、ここでの説明は省略する。
トランジスタ１００Ｕ、トランジスタ１００Ｖ、トランジスタ１００Ｗ、トランジスタ１００Ｘ、及びトランジスタ１００Ｙは、先に示すトランジスタ１００Ｎと酸化物半導体１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００Ｎと同様の構成であり、同様の効果を奏する。
図２８（Ａ）、及び図２８（Ｂ）に示すトランジスタ１００Ｕが有する酸化物半導体１０８は、絶縁体１０４上の酸化物半導体１０８＿１と、酸化物半導体１０８＿１上の酸化物半導体１０８＿２と、酸化物半導体１０８＿２上の酸化物半導体１０８＿３と、を有する。また、領域１０８ｉ、領域１０８ｓ、及び領域１０８ｄは、それぞれ、酸化物半導体１０８＿１、酸化物半導体１０８＿２、及び酸化物半導体１０８＿３の３層の積層構造である。
図２９（Ａ）、及び図２９（Ｂ）に示すトランジスタ１００Ｖが有する酸化物半導体１０８は、絶縁体１０４上の酸化物半導体１０８＿２と、酸化物半導体１０８＿２上の酸化物半導体１０８＿３と、を有する。また、領域１０８ｉ、領域１０８ｓ、及び領域１０８ｄは、それぞれ、酸化物半導体１０８＿２、及び酸化物半導体１０８＿３の２層の積層構造である。
図３０（Ａ）、及び図３０（Ｂ）に示すトランジスタ１００Ｗが有する酸化物半導体１０８は、絶縁体１０４上の酸化物半導体１０８＿１と、酸化物半導体１０８＿１上の酸化物半導体１０８＿２と、を有する。また、領域１０８ｉ、領域１０８ｓ、及び領域１０８ｄは、それぞれ、酸化物半導体１０８＿１、及び酸化物半導体１０８＿２の２層の積層構造である。
図３１（Ａ）、及び図３１（Ｂ）に示すトランジスタ１００Ｘが有する酸化物半導体１０８は、絶縁体１０４上の酸化物半導体１０８＿１と、酸化物半導体１０８＿１上の酸化物半導体１０８＿２と、酸化物半導体１０８＿２上の酸化物半導体１０８＿３と、を有する。また、領域１０８ｉは、酸化物半導体１０８＿１、酸化物半導体１０８＿２、及び酸化物半導体１０８＿３の３層の積層構造であり、領域１０８ｓ、及び領域１０８ｄは、それぞれ、酸化物半導体１０８＿１、及び酸化物半導体１０８＿２の２層の積層構造である。なお、トランジスタ１００Ｘのチャネル幅（Ｗ）方向の断面において、酸化物半導体１０８＿３が、酸化物半導体１０８＿１及び酸化物半導体１０８＿２の側面を覆う。
図３２（Ａ）、及び図３２（Ｂ）に示すトランジスタ１００Ｙが有する酸化物半導体１０８は、絶縁体１０４上の酸化物半導体１０８＿２と、酸化物半導体１０８＿２上の酸化物半導体１０８＿３と、を有する。また、領域１０８ｉは、酸化物半導体１０８＿２、及び酸化物半導体１０８＿３の２層の積層構造であり、領域１０８ｓ、及び領域１０８ｄは、それぞれ、酸化物半導体１０８＿２の単層構造である。なお、トランジスタ１００Ｙのチャネル幅（Ｗ）方向の断面において、酸化物半導体１０８＿３が、酸化物半導体１０８＿２の側面を覆う。
領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍においては、加工におけるダメージにより欠陥（例えば、酸素欠損）が形成されやすい、あるいは不純物の付着により汚染されやすい。そのため、領域１０８ｉが実質的に真性であっても、電界などのストレスが印加されることによって、領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍が活性化され、低抵抗（ｎ型）領域となりやすい。また、領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍がｎ型領域の場合、当該ｎ型領域がキャリアのパスとなるため、寄生チャネルが形成される場合がある。
そこで、トランジスタ１００Ｘ、及びトランジスタ１００Ｙにおいては、領域１０８ｉを積層構造とし、領域１０８ｉのチャネル幅（Ｗ）方向の側面を、積層構造の一方の層で覆う構成とする。当該構成とすることで、領域１０８ｉの側面またはその近傍の欠陥を抑制する、あるいは領域１０８ｉの側面またはその近傍への不純物の付着を低減することが可能となる。
＜２−５．半導体装置の作製方法３＞
次に、図２１に示すトランジスタ１００Ｍの作製方法の一例について、図３３乃至図３５を用いて説明する。なお、図３３乃至図３５は、トランジスタ１００Ｍの作製方法を説明するチャネル長（Ｌ）方向及びチャネル幅（Ｗ）方向の断面図である。
まず、基板１０２上に絶縁体１０４を形成する。続いて、絶縁体１０４上に酸化物半導体を形成する。その後、当該酸化物半導体を島状に加工することで、酸化物半導体１０７を形成する。続いて、絶縁体１０４及び酸化物半導体１０７上に絶縁体１１０＿０を形成する（図３３（Ａ）参照）。
次に、絶縁体１１０＿０上に金属酸化物１１３＿０を形成する（図３３（Ｂ）参照）。ここで、金属酸化物１１３＿０の形成時に、絶縁体１１０＿０中に酸素が添加される場合がある。なお、図３３（Ｂ）において、絶縁体１１０＿０中に添加される酸素を矢印で模式的に表している。
また、金属酸化物１１３＿０として、Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物半導体を用いることができる。また、金属酸化物１１３＿０として、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物：ＩＴＳＯともいう）等の透光性を有する導電性材料を適用することもできる。
金属酸化物１１３＿０として、酸化物半導体を用いる場合、金属酸化物１１３＿０の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい。形成時に酸素ガスを含む雰囲気で金属酸化物１１３＿０を形成することで、金属酸化物１１３＿０中に酸素を好適に添加することができる。なお、金属酸化物１１３＿０の形成方法としては、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ法を用いてもよい。
本実施の形態においては、金属酸化物１１３＿０として、スパッタリング法を用いて、膜厚が１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物であるＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１（原子数比））を成膜する。また、金属酸化物１１３＿０の形成前、または金属酸化物１１３＿０の形成後に、絶縁体１１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処理の方法としては、絶縁体１０４の形成後に行うことのできる酸素の添加と同様とすればよい。
続いて、金属酸化物１１３＿０上に導電体１１２＿０を形成する。ここで、導電体１１２＿０の形成時に、金属酸化物１１３＿０は、金属膜の成膜時のダメージ（例えば、スパッタリングダメージなど）により低抵抗化し、導電性を有する金属酸化物１１３＿１となる場合がある。また、成膜時のダメージの他に、導電体１１２＿０として、金属膜を用いることで、金属膜中の構成元素が金属酸化物１１３＿０側に拡散し低抵抗化する、あるいは金属膜中に金属酸化物１１３＿０中の酸素が拡散することで、酸素欠損が形成され低抵抗化することができる（図３３（Ｃ）参照）。
つまり、金属酸化物１１３＿１は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）として機能する。従って、本実施の形態においては、金属酸化物１１３は、導電体とも言い換えることが可能であり、ゲート電極として機能する場合がある。なお、図３３（Ｃ）において、金属酸化物１１３＿１に与えられるダメージ、または金属膜中の構成元素を矢印で模式的に表している。
なお、導電体１１２＿０としては、先に記載の材料を選択することで形成できる。本実施の形態においては、導電体１１２＿０として、スパッタリング装置を用い、厚さ１５ｎｍのタングステンと、厚さ１００ｎｍのチタンとの積層膜を形成する。
次に、導電体１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成する（図３３（Ｄ）参照）。
次に、マスク１４０上からエッチングを行い、導電体１１２＿０と、金属酸化物１１３＿１と、絶縁体１１０＿０と、を加工する。その後、マスク１４０を除去することで、島状の導電体１１２と、島状の金属酸化物１１３と、島状の絶縁体１１０とを形成する（図３４（Ａ）参照）。
なお、導電体１１２となる導電体１１２＿０の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ドライエッチング法にてチタン膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電体１１２＿０を加工し、導電体１１２を形成する。
本実施の形態においては、導電体１１２＿０、金属酸化物１１３＿１、及び絶縁体１１０＿０の加工としては、ドライエッチング法を用いて行う。
次に、酸化物半導体１０７に、プラズマ処理を施し、酸化物半導体１０８を形成する。当該プラズマ処理は、基板温度を２２０℃とし、流量１００ｓｃｃｍのアルゴンガス、及び流量１０００ｓｃｃｍの窒素ガスをチャンバー内に導入し、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給することで行った。
プラズマに曝された酸化物半導体１０７は、領域１０８ｓ及び領域１０８ｄとなる。また、導電体１１２と重畳する酸化物半導体１０７の領域は、領域１０８ｉとなる。これにより、領域１０８ｉ、領域１０８ｓ、及び領域１０８ｄを有する酸化物半導体１０８が形成される（図３４（Ｂ）参照）。
ここで、チャネル長（Ｌ）方向の断面において、領域１０８ｉは、０．２μｍ以上１．５μｍ未満、好ましくは０．５μｍ以上１．０μｍ以下とすればよい。
なお、図３４（Ｂ）において、プラズマ処理を矢印で模式的に表している。
次に、絶縁体１０４、酸化物半導体１０８、及び導電体１１２上に絶縁体１１６を形成する。なお、絶縁体１１６を形成することで、絶縁体１１６と接する、領域１０８ｓ及び領域１０８ｄは、絶縁体１１６からの不純物が拡散し、より抵抗が低くなる場合がある。
絶縁体１１６としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁体１１６として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリコン膜を形成する。
成膜処理としては、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとを、チャンバー内に導入し、チャンバー内の圧力を１００Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給する。
また、上述したプラズマ処理と、窒化酸化シリコン膜の成膜処理との２つのステップを２２０℃の温度で、連続して行う。
絶縁体１１６として、窒化酸化シリコン膜を用いることで、絶縁体１１６に接する領域１０８ｓ、及び領域１０８ｄに窒化酸化シリコン膜中の窒素または水素を供給することができる（図３４（Ｃ）参照）。また、絶縁体１１６の形成時の温度を上述の温度とすることで、絶縁体１１０に含まれる過剰酸素が外部に放出されるのを抑制することができる。また、金属酸化物１１３は、絶縁体１１６から窒素または水素が供給されることで、キャリア密度を高くすることができる。
次に、絶縁体１１６上に絶縁体１１８を形成する（図３４（Ｄ）参照）。
絶縁体１１８としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁体１１８として、プラズマＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁体１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁体１１８及び絶縁体１１６の一部をエッチングすることで、領域１０８ｓに達する開口部１４１ａと、領域１０８ｄに達する開口部１４１ｂと、を形成する（図３５（Ａ）参照）。
絶縁体１１８及び絶縁体１１６をエッチングする方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、絶縁体１１８、及び絶縁体１１６を加工する。
次に、開口部１４１ａ、及び１４１ｂを覆うように、領域１０８ｓ、領域１０８ｄ、及び絶縁体１１８上に導電体を形成し、当該導電体を所望の形状に加工することで、導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂを形成する（図３５（Ｂ）参照）。
導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂとしては、先に記載の材料を選択することで形成できる。本実施の形態においては、スパッタリング装置を用い、導電体１２０ａ、及び１２０ｂとして、厚さ５０ｎｍのタングステン膜と、導電体１２１ａ、及び１２１ｂとして、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂなる導電体の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電体を加工し、導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂを形成する。
以上の工程により、図２１に示すトランジスタ１００Ｍを作製することができる。
＜２−６．半導体装置の作製方法４＞
次に、図２２に示すトランジスタ１００Ｎの作製方法の一例について、図３６乃至図３８を用いて説明する。なお、図３６乃至図３８は、トランジスタ１００Ｎの作製方法を説明するチャネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向の断面図である。
まず、基板１０２上に導電体１０６を形成する。次に、基板１０２、及び導電体１０６上に絶縁体１０４を形成し、絶縁体１０４上に酸化物半導体を形成する。その後、当該酸化物半導体を島状に加工することで、酸化物半導体１０７を形成する（図３６（Ａ）参照）。
導電体１０６としては、導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂと同様の材料、及び同様の手法により形成することができる。本実施の形態においては、導電体１０６として、厚さ５０ｎｍの窒化タンタル膜と、厚さ１００ｎｍの銅膜との積層膜をスパッタリング法により形成する。
次に、絶縁体１０４及び酸化物半導体１０７上に絶縁体１１０＿０、及び金属酸化物１１３＿０を形成する。また、金属酸化物１１３＿０の形成時に、絶縁体１１０＿０中に酸素が添加される場合がある（図３６（Ｂ）参照）。
次に、金属酸化物１１３＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁体１１０＿０、金属酸化物１１３＿０、及び絶縁体１０４の一部をエッチングすることで、導電体１０６に達する開口部１４３を形成する（図３６（Ｃ）参照）。
開口部１４３の形成方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、開口部１４３を形成する。
次に、開口部１４３を覆うように、導電体１０６、絶縁体１１０＿０、及び金属酸化物１１３＿０上に導電体１１２＿０を形成する。また、金属酸化物１１３＿０に酸化物半導体を用いている場合、導電体１１２＿０の形成時に、金属酸化物１１３＿０は、導電性を有する金属酸化物１１３＿１となる場合がある（図３６（Ｄ）参照）。また、開口部１４３を覆うように、導電体１１２＿０を形成することで、導電体１０６と、導電体１１２＿０とが電気的に接続される。
なお、図２２（Ｄ）に示すように、金属酸化物１１３＿０を成膜する前に、開口部１４３を形成してもよい。その場合、開口部１４３を覆うように、導電体１０６、絶縁体１１０＿０上に、金属酸化物１１３＿０及び導電体１１２＿０を形成する。なお、金属酸化物１１３＿０に酸化物半導体を用いている場合、導電体１１２＿０の形成時に、金属酸化物１１３＿０は、導電性を有する金属酸化物１１３＿１となる場合がある。開口部１４３を覆うように、金属酸化物１１３＿０及び導電体１１２＿０を形成することで、導電体１０６と、金属酸化物１１３＿１と、導電体１１２＿０とが電気的に接続される。
次に、導電体１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成する（図３７（Ａ）参照）。
次に、マスク１４０上から、エッチングを行い、導電体１１２＿０、金属酸化物１１３＿１、及び絶縁体１１０＿０を加工する。また、導電体１１２＿０、金属酸化物１１３＿１、及び絶縁体１１０＿０の加工後に、マスク１４０を除去する。導電体１１２＿０、金属酸化物１１３＿１、及び絶縁体１１０＿０を加工することで、島状の導電体１１２、島状の金属酸化物１１３、及び島状の絶縁体１１０が形成される（図３７（Ｂ）参照）。
本実施の形態においては、ドライエッチング法を用い、導電体１１２＿０、金属酸化物１１３＿１、及び絶縁体１１０＿０を加工する。
次に、酸化物半導体１０７に、プラズマ処理を施し、酸化物半導体１０８を形成する。プラズマに曝された酸化物半導体１０７は、領域１０８ｓ及び領域１０８ｄとなる。また、導電体１１２と重畳する酸化物半導体１０７の領域は、領域１０８ｉとなる。これにより、領域１０８ｉ、領域１０８ｓ、及び領域１０８ｄを有する酸化物半導体１０８が形成される（図３７（Ｃ）参照）。
ここで、チャネル長（Ｌ）方向の断面において、領域１０８ｉは、０．２μｍ以上１．５μｍ未満、好ましくは０．５μｍ以上１．０μｍ以下とすればよい。
なお、図３７（Ｃ）において、プラズマ処理を矢印で模式的に表している。
次に、絶縁体１０４、酸化物半導体１０８、及び導電体１１２上に絶縁体１１６を形成する。なお、絶縁体１１６を形成することで、絶縁体１１６と接する、領域１０８ｓ及び領域１０８ｄは、絶縁体１１６からの不純物が拡散し、より抵抗が低くなる場合がある（図３７（Ｄ）参照）。
また、上述したプラズマ処理と、窒化酸化シリコン膜の成膜処理との２つのステップを２２０℃の温度で、連続して行う。
絶縁体１１６として、窒化酸化シリコン膜を用いることで、絶縁体１１６に接する領域１０８ｓ、及び領域１０８ｄに窒化酸化シリコン膜中の窒素または水素を供給することができる。また、絶縁体１１６の形成時の温度を上述の温度とすることで、絶縁体１１０に含まれる過剰酸素が外部に放出されるのを抑制することができる。
次に、絶縁体１１６上に絶縁体１１８を形成する（図３８（Ａ）参照）。
次に、絶縁体１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁体１１８及び絶縁体１１６の一部をエッチングすることで、領域１０８ｓに達する開口部１４１ａと、領域１０８ｄに達する開口部１４１ｂと、を形成する（図３８（Ｂ）参照）。
次に、開口部１４１ａ、及び１４１ｂを覆うように、領域１０８ｓ、領域１０８ｄ、及び絶縁体１１８上に導電体を形成し、当該導電体を所望の形状に加工することで導電体１２０ａ、１２０ｂ、１２１ａ、及び１２１ｂを形成する（図３８（Ｃ）参照）。
以上の工程により、図２２に示すトランジスタ１００Ｎを作製することができる。
また、本実施の形態において、トランジスタが酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。本発明の一態様では、トランジスタが酸化物半導体を有さなくてもよい。一例としては、トランジスタのチャネル領域、チャネル領域の近傍、ソース領域、またはドレイン領域において、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを有する材料で形成してもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態または実施例で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態においては、先の実施の形態で例示したトランジスタが有する酸化物半導体について、図４２乃至図４６を用いて以下説明を行う。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図４２（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図４２（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図４２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図４２（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図４２（Ｅ）に示す。図４２（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図４２（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図４２（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図４３（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図４３（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図４３（Ｂ）および図４３（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図４３（Ｄ）および図４３（Ｅ）は、それぞれ図４３（Ｂ）および図４３（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図４３（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図４３（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図４３（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図４４（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図４４（Ｂ）に示す。図４４（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図４４（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンが観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図４４（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図４５に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図４５（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図４５（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図４５（Ａ）および図４５（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図４６は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図４６より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図４６より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図４６より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、リソグラフィー法で用いる露光装置の性能の一つである解像度の限界よりも微細な線幅を有する配線または電極の加工方法の一例について図４７から図４８、及び図８７から図９５の断面図を用いて説明する。
Ｌ／Ｓ（Ｌｉｎｅ ＆ Ｓｐａｃｅ）とは、配線の幅と隣り合う配線同士の間隔のことである。Ｌはライン（Ｌｉｎｅ）を示し、Ｓはスペース（Ｓｐａｃｅ）を示す。
＜加工方法１＞
加工方法の一例について図４７から図４８の断面図を用いて説明する。
まず基板３０５上に導電体３１０を成膜する。本実施の形態では、導電体３１０は、基板３０５上に成膜する一例を示すが、これに限らず、例えば、絶縁層上または半導体装置上などに成膜しても良い。導電体３１０としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい。
また、本明細書において、導電体、絶縁体および半導体の成膜は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、熱酸化法またはプラズマ酸化法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
次に、導電体３１０上にレジスト３３０を塗布する。レジスト３３０はポジ型レジスト（露光されなかった部分のレジストが残存し、露光された部分のレジストは除去される）またはネガ型レジスト（露光されなかった部分のレジストは除去され、露光された部分のレジストは残有する）を用いることができる。本実施の形態ではポジ型レジストを使用する一例を説明する（図４７（Ａ）参照。）。
次に、レジスト３３０に露光装置を用いて第１の露光を行う。第１の露光では、フォトマスク３６０を使用する。第１の露光を行うことにより、露光領域３３２およびフォトマスク３６０により遮光されて露光されなかった未露光領域３３５が形成される。使用するフォトマスク３６０のＬ／Ｓは、Ｌの幅は例えばＳの幅の２倍程度とし、Ｓの幅は露光装置の性能限界の最小の幅とする（図４７（Ｂ）参照。）。
本実施の形態では、便宜上、等倍露光の一例を示したが、縮小投影レンズを介してレジスト３３０に露光することで、露光される領域および露光されない領域の幅を縮小して露光することができる。代表的には５分の１に縮小する。
次に、露光装置を用いて第２の露光を行う。第２の露光ではフォトマスク３６２を使用する。フォトマスク３６２は第１の露光で使用したフォトマスク３６０とＬ／Ｓの幅は同様である。ただし、フォトマスク３６２の露光領域の中央部を、第１の露光で未露光部となった、未露光領域３３５の中央部に合わせて露光する。フォトマスク３６２の未露光領域は、第１の露光で未露光部となった、未露光領域３３５の両端の位置に配される。第２の露光を行うことで、露光領域３３６および未露光領域３３８を形成する。上述のように、Ｌの幅はＳの幅の２倍とし、Ｓの幅は露光装置の性能限界の最小の幅とすると、未露光領域３３８の幅Ｗは、Ｗ＝（２Ｓ−Ｓ）／２＝Ｓ／２となり、露光装置の性能限界であるＳの１／２となる（図４７（Ｃ）参照。）。本実施の形態では、フォトマスク３６０およびフォトマスク３６２のＬ／Ｓのそれぞれの幅について、Ｌの幅はＳの幅の２倍の一例を示したが、ＬとＳの幅の比を適宜変更することができる。
次に、現像液による処理を行い不要なレジストを除去し、レジストマスク３４０を形成する（図４８（Ａ）参照。）。
次に、レジストマスク３４０をエッチングマスクとして導電体３１０の不要部分をエッチングすることにより、導電体３１５を形成する（図４８（Ｂ）参照。）。
次にレジストマスク３４０を除去する。レジストマスク３４０の除去は、酸素を含むプラズマ処理を行うことにより除去することができる。または、薬液を用いたウエット処理を行ってレジストマスク３４０を除去してもよい。または、酸素を含むプラズマ処理を行った後に薬液を用いたウエット処理を行ってレジストマスク３４０を除去してもよい。導電体３１５の幅は、Ｓ／２となり、露光装置の解像度の限界よりも微細な寸法を有する配線または電極を作製することができる（図４８（Ｃ）参照。）。
＜加工方法２＞
上記例と異なる加工方法の一例について図８７から図８８の断面図を用いて説明する。
まず基板３０５上に導電体３１０を成膜する。次に導電体３１０上に導電体３２０を成膜する。導電体３２０としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、ガリウム、スズおよび酸素を含む導電体、インジウム、ガリウム、スズおよび酸素を含む半導体、またはチタンおよび窒素を含む導電体などを用いてもよい。
本実施の形態では、導電体３１０上に導電体３２０を成膜する一例を示すが、導電体ではなく絶縁体を成膜しても良い。または、絶縁体と導電体を積層して多層膜としても良い。
次に、導電体３２０上に第１のリソグラフィ法を用いて、レジストマスク３４０を形成する（図８７（Ａ）参照。）。レジストマスク３４０のＬの幅は、例えば露光装置の性能限界の最小の幅とし、Ｓの幅はＬの幅の２倍程度とする。
次に、レジストマスク３４０をエッチングマスクとして、導電体３２０の不要部分をエッチングして、導電体３２５を形成する（図８７（Ｂ）参照。）。
次に、レジストマスク３４０を除去する。レジストマスク３４０の除去は、酸素を含むプラズマ処理を行うことにより除去することができる。または、薬液を用いたウエット処理を行ってレジストマスク３４０を除去してもよい。または、酸素を含むプラズマ処理を行った後に薬液を用いたウエット処理を行ってレジストマスク３４０を除去してもよい（図８７（Ｃ）参照。）。
次に、第２のリソグラフィ法を用いて、レジストマスク３４５を形成する（図８８（Ａ）参照。）。レジストマスク３４５のＬの幅は、レジストマスク３４０のＬの幅と同様に、例えば露光装置の性能限界の最小の幅とし、Ｓの幅はＬの幅の２倍程度とする。また、レジストマスク３４５は、隣り合う導電体３２５の間の領域の中央部にレジストマスク３４５の中央部が位置するように形成する。
このように、２回のリソグラフィ法を用いることで、露光装置の性能限界の最小の幅より微細なＬ／２の幅のＳを形成することができる。
次に、レジストマスク３４５および導電体３２５をエッチングマスクとして、導電体３１０の不要部分をエッチングすることにより、導電体３１５を形成する（図８８（Ｂ）参照。）。
次に、レジストマスク３４５を除去する。レジストマスク３４５の除去は、酸素を含むプラズマ処理を行うことにより除去することができる。または、薬液を用いたウエット処理を行ってレジストマスク３４５を除去してもよい。または、酸素含むプラズマ処理を行った後に薬液を用いたウエット処理を行ってレジストマスク３４５を除去してもよい。
次に、導電体３２５を除去する。導電体３２５の除去は、ドライエッチング法またはウエットエッチング法を用いることができるが、ウエットエッチング法を用いることが好ましい。ウエットエッチング法を用いることで、導電体３１５および基板３０５と導電体３２５とのエッチング速度の比を大きくすることができる。具体的には、導電体３１５のエッチング速度および基板３０５のエッチング速度を１とすると導電体３２５のエッチング速度を２０以上とすることができる。従ってウエットエッチング法を用いることで、導電体３１５の膜減りまたは基板３０５の変形などを防ぐことができるので好適である。
以上により、導電体３１５の隣り合う配線間の間隔Ｓの幅は、Ｌ／２となり、露光装置の解像度の限界よりも微細なＳを有する配線または電極を作製することができる（図８８（Ｃ）参照。）。
＜加工方法３＞
上記例と異なる加工方法の一例について図８９から図９０の断面図を用いて説明する。
まず基板３０５上に導電体３１０を成膜する。本実施の形態では、導電体３１０は、基板３０５上に成膜する一例を示すが、これに限らず、例えば、絶縁層上または半導体装置上などに成膜しても良い。導電体３１０としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい。
次に、導電体３１０上に第１のリソグラフィ法を用いて、レジストマスク３４０を形成する（図８９（Ａ）参照。）。レジストマスク３４０のＬの幅は、例えば露光装置の性能限界の最小の幅とし、Ｓの幅はＬの幅の２倍程度とする。
次に、レジストマスク３４０の硬化処理を行う。硬化処理としては、窒素ガス雰囲気による熱処理、紫外線処理または紫外線処理および窒素ガス雰囲気による熱処理を同時に行ってもよい。
次に、第２のリソグラフィ法を用いて、レジストマスク３４５を形成する。レジストマスク３４５のＬの幅は、レジストマスク３４０のＬと同様に、例えば露光装置の性能限界の最小の幅とし、Ｓの幅はＬの幅の２倍程度とする。また、レジストマスク３４５は、隣り合うレジストマスク３４０の間の領域の中央部にレジストマスク３４５の中央部が位置するように形成する。
ここで、第２のリソグラフィ法を用いても、レジストマスク３４０は、硬化処理を行っているので変形または、消失などは生じない（図８９（Ｂ）参照。）。
このように、２回のリソグラフィ法を用いることで、露光装置の性能限界の最小の幅より微細なＬ／２の幅のＳを形成することができる。
次に、レジストマスク３４０およびレジストマスク３４５をエッチングマスクとして、導電体３１０の不要部分をエッチングすることにより、導電体３１５を形成する（図８９（Ｃ）参照。）。
次に、レジストマスク３４０およびレジストマスク３４５を除去する。レジストマスク３４０およびレジストマスク３４５の除去は、酸素を含むプラズマ処理を行うことにより除去することができる。または、薬液を用いたウエット処理を行ってレジストマスク３４０およびレジストマスク３４５を除去してもよい。または、酸素を含むプラズマ処理を行った後に薬液を用いたウエット処理を行ってレジストマスク３４０およびレジストマスク３４５を除去してもよい。以上により、導電体３１５の隣り合う配線間の間隔Ｓの幅は、Ｌ／２となり、露光装置の解像度の限界よりも微細なＳを有する配線または電極を作製することができる（図９０参照。）。
＜加工方法４＞
上記例と異なる加工方法の一例について図９１から図９２の断面図を用いて説明する。
まず基板３０５上に導電体３１０を成膜する。本実施の形態では、導電体３１０は、基板３０５上に成膜する一例を示すが、これに限らず、例えば、絶縁層上または半導体装置上などに成膜しても良い。導電体３１０としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい。
次に、導電体３１０上にリソグラフィ法を用いて、レジストマスク３４０を形成する（図９１（Ａ）参照。）。レジストマスク３４０のＬの幅は例えばＳの幅の２倍程度とし、Ｓの幅は露光装置の性能限界の最小の幅のレジストマスク３４０を形成する。
次に、レジストマスク３４０をエッチングマスクとして、導電体３１０の不要部分をエッチングすることにより、導電体３１２を形成する（図９１（Ｂ）参照。）。
次に、レジストマスク３４０を除去する。レジストマスク３４０の除去は、酸素を含むプラズマ処理を行うことにより除去することができる。または、薬液を用いたウエット処理を行ってレジストマスク３４０を除去してもよい。または、酸素を含むプラズマ処理を行った後に薬液を用いたウエット処理を行ってレジストマスク３４０を除去してもよい。
次に、基板３０５上および導電体３１２上にリソグラフィ法を用いてレジストマスク３４５を形成する。レジストマスク３４５のＬ／Ｓの幅は、レジストマスク３４０のＬ／Ｓと同じ幅になるように形成する。レジストマスク３４５のＬ／ＳのＬの幅は例えばＳの幅の２倍とし、Ｓの幅は露光装置の性能限界の最小の幅とする。
レジストマスク３４５の中央が、隣り合う導電体３１２の間の中央部分に配するようにレジストマスク３４５を形成すると、レジストマスク３４５と導電体３１２とが互いに重なる領域の幅は、Ｓ／２の幅となる（図９１（Ｃ）参照。）。
次に、レジストマスク３４５をエッチングマスクとして、導電体３１２の不要部分をエッチングすることにより、導電体３１５を形成する（図９２（Ａ）参照。）。
次にレジストマスク３４５を除去する。レジストマスク３４５の除去は、酸素を含むプラズマ処理を行うことにより除去することができる。または、薬液を用いたウエット処理を行ってレジストマスク３４５を除去してもよい。または、酸素を含むプラズマ処理を行った後に薬液を用いたウエット処理を行ってレジストマスク３４５を除去してもよい。導電体３１５の幅は、Ｓ／２となり、露光装置の解像度の限界よりも微細な寸法の導電体３１５を有する配線または電極を作製することができる（図９２（Ｂ）参照。）。
＜加工方法５＞
上記例と異なる加工方法の一例について図９３から図９５の断面図を用いて説明する。
まず基板３０５上に導電体３１０を成膜する。本実施の形態では、導電体３１０は、基板３０５上に成膜する一例を示すが、これに限らず、例えば、絶縁層上または半導体装置上などに成膜しても良い。導電体３１０としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい。
次に導電体３１０上に導電体３２０を成膜する。導電体３２０としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい。
本実施の形態では、導電体３１０上に導電体３２０を成膜する一例を示すが、導電体ではなく絶縁体を成膜しても良い。または、絶縁体と導電体を積層して多層膜としても良い。
次に、導電体３２０上にリソグラフィ法を用いて、レジストマスク３４０を形成する（図９３（Ａ）参照。）。ここでは、リソグラフィ法に用いる露光装置が可能な最小のＬ／Ｓの寸法でレジストマスクを形成する。
次にレジストマスク３４０をエッチングマスクとして、導電体３２０の不要部分をエッチングして導電体３２５を形成する。導電体３２０のエッチングは、ドライエッチング法を用いることが微細加工には好ましい。また、導電体３２０のエッチング中にレジストマスク３４０の一部がエッチングされて縮小することで、導電体３２５のライン幅をレジストマスクのライン幅よりも縮小することができる。さらに、導電体３２５のライン幅を縮小するためには、導電体３２０のエッチング時間を長くすればよい（図９３（Ｂ）参照。）。
次に、レジストマスク３４０を除去する。レジストマスク３４０の除去は、酸素を含むプラズマ処理を行うことにより除去することができる。または、薬液を用いたウエット処理を行ってレジストマスク３４０を除去してもよい。または、酸素を含むプラズマ処理を行った後に薬液を用いたウエット処理を行ってレジストマスク３４０を除去してもよい。
次に、導電体３１０上および導電体３２５を覆うように絶縁体３５０を成膜する（図９４（Ａ）参照。）。絶縁体３５０としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３５０としては、酸化シリコン、窒化シリコン、窒化酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
次に、絶縁体３５０を導電体３２５の上面に達するまで、および導電体３１０の上面に達するまでエッチングすることで、導電体３２５の側面に絶縁体３５５を形成する（図９４（Ｂ）参照。）。絶縁体３５０のエッチングは、ドライエッチング法を用いることが好ましい。特に、エッチングの進む方向が基板３０５の底面と平行な面を基準として垂直方向である異方性エッチングであることがより好ましい。
次に、導電体３２５を除去する。導電体３２５の除去は、ドライエッチング法またはウエットエッチング法を用いることができるが、ウエットエッチング法を用いることが好ましい。ウエットエッチング法を用いることで、絶縁体３５５と導電体３２５とのエッチング速度の比を大きくすることができる。具体的には、絶縁体３５５のエッチング速度を１とすると導電体３２５のエッチング速度を２０以上とすることができる。または、ウエットエッチング法は、エッチングが等方的に進むので、例えば絶縁体３５５の影になる部分の導電体３１０のエッチングも可能となる。従ってウエットエッチング法を用いることで、絶縁体３５５の膜減りまたは絶縁体３５５の変形および導電体３２５の膜残りを防ぐことができるので好適である。これで、絶縁体３５５を有するハードマスクを形成する（図９５（Ａ）参照。）。
また、絶縁体３５０の導電体３２５への被覆性が絶縁体３５５のライン幅を決めることになる。すなわち導電体３２５の上面の絶縁体３５０の膜厚をＡとし、導電体３２５の側面の絶縁体３５０の膜厚をＢとする。絶縁体３５０の被覆性をＣとして、被覆性ＣをＢ／Ａと定義する。例えば絶縁体３５０の被覆性Ｃが０．８である場合、絶縁体３５０の膜厚すなわちＡを１０００ｎｍとすると、導電体３２５の側面の絶縁体３５０の膜厚Ｂは８００ｎｍとなる。従って、絶縁体３５５の膜厚すなわち絶縁体３５５のライン幅は、８００ｎｍとなる。あらかじめ絶縁体３５０の被覆性を測定しておけば、絶縁体３５５の膜厚を調整することで、必要な絶縁体３５５のライン幅を形成できる。このように絶縁体３５５は、リソグラフィ工程を用いることなく形成できるので、リソグラフィに使用する露光装置の解像度を超える微細なＬ／Ｓを形成することができる。絶縁体３５０の被覆性Ｃは、０．３以上１．０以下とする。好ましくは、０．５以上１．０以下とする。
次に、絶縁体３５５をエッチングマスクとして、導電体３１０の一部をエッチングすることで、導電体３１５を形成する。導電体３１０のエッチングは、ドライエッチング法を用いることが好ましい（図９５（Ｂ）参照。）。
次に、絶縁体３５５を除去する。絶縁体３５５の除去は、ドライエッチング法またはウエットエッチングを用いることができる。以上により、本発明の一態様である方法を用いれば、露光装置の解像度の限界よりも微細なＬ／Ｓの寸法の導電体３１５を有する配線または電極を作製することができる（図９５（Ｃ）参照。）。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図４９乃至図５７を用いて以下説明を行う。
図４９は、表示装置の一例を示す上面図である。図４９に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図４９には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図５０及び図５１を用いて説明する。なお、図５０は、図４９に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図５１は、図４９に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
まず、図５０及び図５１に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
＜５−１．表示装置の共通部分に関する説明＞
図５０及び図５１に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００と同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
また、トランジスタの電界効果移動度を高めることで、表示装置を高精細にすることができる。例えば、４Ｋ×２Ｋ（水平方向画素数＝３８４０、垂直方向画素数＝２１６０）または８Ｋ×４Ｋ（水平方向画素数＝７６８０、垂直方向画素数＝４３２０）に代表される高精細な表示装置の画素回路または駆動回路のトランジスタとして、上記トランジスタは好適である。本実施の形態で用いるトランジスタは、寄生容量の発生が少なく、高速駆動が可能であるため、信号遅延を抑制することができる。従って、表示装置の画質を高めることができる。
また、図５０及び図５１において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁体７７０が設けられている。
平坦化絶縁体７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁体を複数積層させることで、平坦化絶縁体７７０を形成してもよい。また、平坦化絶縁体７７０を設けない構成としてもよい。
また、図５０及び図５１においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。
なお、画素部７０２と、ソースドライバ回路部７０４とに、異なるトランジスタを用いる場合においては、実施の形態１に示すトランジスタと、逆スタガ型などのボトムゲート型のトランジスタとを組み合わせて用いてもよい。具体的には、画素部７０２に実施の形態１に示すトランジスタを用い、ソースドライバ回路部７０４に逆スタガ型のトランジスタを用いる構成、あるいは画素部７０２に逆スタガ型のトランジスタを用い、ソースドライバ回路部７０４に実施の形態１に示すトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電体と同じ工程を経て形成される。なお、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と異なる工程を経て形成された導電体、例えば、ゲート電極として機能する酸化物半導体と同じ工程を経て形成される酸化物半導体を用いてもよい。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電体７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電体と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電体７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁体を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁体７３４が設けられる。
＜５−２．液晶素子を用いる表示装置の構成例＞
図５０に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電体７７２、導電体７７４、及び液晶層７７６を有する。導電体７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図５０に示す表示装置７００は、導電体７７２と導電体７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電体７７２は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電体に接続される。導電体７７２は、平坦化絶縁体７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電体７７２は、反射電極としての機能を有する。図５０に示す表示装置７００は、外光を利用し導電体７７２で光を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
導電体７７２としては、可視光において透光性のある導電体、または可視光において反射性のある導電体を用いることができる。可視光において透光性のある導電体としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電体としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電体７７２として、可視光において、反射性のある導電体を用いる。
また、図５０に示す表示装置７００においては、画素部７０２の平坦化絶縁体７７０の一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁体７７０を樹脂膜で形成し、該樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機能する導電体７７２は、上記凹凸に沿って形成される。したがって、外光が導電体７７２に入射した場合において、導電体７７２の表面で光を乱反射することが可能となり、視認性を向上させることができる。
なお、図５０に示す表示装置７００は、反射型のカラー液晶表示装置について例示したが、これに限定されない、例えば、導電体７７２を可視光において、透光性のある導電体を用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置の場合、平坦化絶縁体７７０に設けられる凹凸については、設けない構成としてもよい。ここで、透過型のカラー液晶表示装置の一例を図５２に示す。図５２は、図４９に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図５２に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図５２に示す構成の場合、画素電極として機能する導電体７７２上に絶縁体７７３が設けられ、絶縁体７７３上に導電体７７４が設けられる。この場合、導電体７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁体７７３を介して、導電体７７２と導電体７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
また、図５０及び図５２において図示しないが、導電体７７２または導電体７７４のいずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図５０及び図５２において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどを用いることができる。
＜５−３．発光素子を用いる表示装置＞
図５１に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電体７８４、ＥＬ層７８６、及び導電体７８８を有する。図５１に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
また、導電体７８４は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電体に接続される。導電体７８４は、平坦化絶縁体７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電体７８４としては、可視光において透光性のある導電体、または可視光において反射性のある導電体を用いることができる。可視光において透光性のある導電体としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電体としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
また、図５１に示す表示装置７００には、平坦化絶縁体７７０及び導電体７８４上に絶縁体７３０が設けられる。絶縁体７３０は、導電体７８４の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電体７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電体７８４側に光を射出するボトムエミッション構造や、導電体７８４及び導電体７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁体７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁体７３４で覆われている。また、発光素子７８２と絶縁体７３４の間は封止膜７３２で充填されている。なお、図５１に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の表示パネルの構成について、図５３乃至図５６を参照しながら説明する。
図５３は本発明の一態様の表示パネル１７００の構成を説明する図である。図５３（Ａ）は本発明の一態様の表示パネル１７００の下面図である。図５３（Ｂ−１）は図５３（Ａ）の一部を説明する下面図であり、図５３（Ｂ−２）は図５３（Ｂ−１）に図示する一部の構成を省略して説明する下面図である。
図５４は本発明の一態様の表示パネル１７００の構成を説明する図である。図５４（Ａ）は図５３（Ａ）の切断線Ｘ１−Ｘ２、Ｘ３−Ｘ４、Ｘ５−Ｘ６、Ｘ７−Ｘ８、Ｘ９−Ｘ１０、Ｘ１１−Ｘ１２における断面図である。図５４（Ｂ）は表示パネルの一部の構成を説明する断面図である。
図５５は本発明の一態様の表示パネル１７００の構成を説明する図である。図５５は本発明の一態様の表示パネル１７００が備える画素回路に用いることができる画素回路１５３０（ｉ，ｊ）および画素回路１５３０（ｉ，ｊ＋１）の回路図である。
図５６は本発明の一態様の表示パネル１７００の構成を説明する図である。図５６（Ａ）は本発明の一態様の表示パネル１７００に用いることができる画素および配線等の配置を説明するブロック図である。図５６（Ｂ−１）および図５６（Ｂ−２）は本発明の一態様の表示パネル１７００に用いることができる開口部１７５１Ｈの配置を説明する模式図である。
＜表示パネルの構成例＞
本実施の形態で説明する表示パネル１７００は、信号線Ｓ１（ｊ）と、画素１７０２（ｉ，ｊ）と、を有する（図５３（Ｂ−１）および図５３（Ｂ−２）参照）。
画素１７０２（ｉ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される。
画素１７０２（ｉ，ｊ）は、第１の表示素子１７５０（ｉ，ｊ）と、第１の導電膜と、第２の導電膜と、絶縁膜１５０１Ｃと、画素回路１５３０（ｉ，ｊ）と、第２の表示素子１５５０（ｉ，ｊ）と、を有する（図５４（Ａ）および図５５参照）。
第１の導電膜は、第１の表示素子１７５０（ｉ，ｊ）と電気的に接続される（図５４（Ａ）参照）。例えば、第１の導電膜を、第１の表示素子１７５０（ｉ，ｊ）の第１の電極１７５１（ｉ，ｊ）に用いることができる。
第２の導電膜は、第１の導電膜と重なる領域を備える。例えば、第２の導電膜を、スイッチＳＷ１に用いることができるトランジスタのソース電極またはドレイン電極として機能する導電膜１５１２Ｂに用いることができる。
絶縁膜１５０１Ｃは、第２の導電膜と第１の導電膜の間に挟まれる領域を備える。
画素回路１５３０（ｉ，ｊ）は、第２の導電膜と電気的に接続される。例えば、第２の導電膜をソース電極またはドレイン電極として機能する導電膜１５１２Ｂに用いたトランジスタを、画素回路１５３０（ｉ，ｊ）のスイッチＳＷ１に用いることができる（図５４（Ａ）および図５５参照）。
第２の表示素子１５５０（ｉ，ｊ）は、画素回路１５３０（ｉ，ｊ）と電気的に接続される。
絶縁膜１５０１Ｃは、開口部１５９１Ａを備える（図５４（Ａ）参照）。
第２の導電膜は、開口部１５９１Ａにおいて第１の導電膜と電気的に接続される。例えば、導電膜１５１２Ｂは、第１の導電膜を兼ねる第１の電極１７５１（ｉ，ｊ）と電気的に接続される。
画素回路１５３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される（図５５参照）。なお、導電膜１５１２Ａは、信号線Ｓ１（ｊ）と電気的に接続される（図５４（Ａ）および図５５参照）。
第１の電極１７５１（ｉ，ｊ）は、絶縁膜１５０１Ｃに埋め込まれた側端部を備える。
また、本実施の形態で説明する表示パネルの画素回路１５３０（ｉ，ｊ）は、スイッチＳＷ１を備える。スイッチＳＷ１はトランジスタを含み、トランジスタは、酸化物半導体を含む。
また、本実施の形態で説明する表示パネルの第２の表示素子１５５０（ｉ，ｊ）は、第１の表示素子１７５０（ｉ，ｊ）が表示をする方向と同一の方向に表示をする機能を備える。例えば、外光を反射する強度を制御して第１の表示素子１７５０（ｉ，ｊ）が表示をする方向を、破線の矢印で図中に示す。また、第２の表示素子１５５０（ｉ，ｊ）が表示をする方向を、実線の矢印で図中に示す（図５４（Ａ）参照）。
また、本実施の形態で説明する表示パネルの第２の表示素子１５５０（ｉ，ｊ）は、第１の表示素子１７５０（ｉ，ｊ）が表示をする領域に囲まれた領域に表示をする機能を備える（図５６（Ｂ−１）または図５６（Ｂ−２）参照）。なお、第１の表示素子１７５０（ｉ，ｊ）は、第１の電極１７５１（ｉ，ｊ）と重なる領域に表示をし、第２の表示素子１５５０（ｉ，ｊ）は、開口部１７５１Ｈと重なる領域に表示をする。
また、本実施の形態で説明する表示パネルの第１の表示素子１７５０（ｉ，ｊ）は、入射する光を反射する機能を備える反射膜と、反射する光の強さを制御する機能と、を有する。そして、反射膜は、開口部１７５１Ｈを備える。なお、例えば、第１の表示素子１７５０（ｉ，ｊ）の反射膜に、第１の導電膜または第１の電極１７５１（ｉ，ｊ）等を用いることができる。
また、第２の表示素子１５５０（ｉ，ｊ）は、開口部１７５１Ｈに向けて光を射出する機能を有する。
また、本実施の形態で説明する表示パネルは、画素１７０２（ｉ，ｊ）と、一群の画素１７０２（ｉ，１）乃至画素１７０２（ｉ，ｎ）と、他の一群の画素１７０２（１，ｊ）乃至画素１７０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）と、を有する（図５６（Ａ）参照）。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。
また、本実施の形態で説明する表示パネルは、走査線Ｇ２（ｉ）と、配線ＣＳＣＯＭと、配線ＡＮＯと、を有する。
一群の画素１７０２（ｉ，１）乃至画素１７０２（ｉ，ｎ）は、画素１７０２（ｉ，ｊ）を含み、行方向（図中に矢印Ｒで示す方向）に配設される。
また、他の一群の画素１７０２（１，ｊ）乃至画素１７０２（ｍ，ｊ）は、画素１７０２（ｉ，ｊ）を含み、行方向と交差する列方向（図中に矢印Ｃで示す方向）に配設される。
走査線Ｇ１（ｉ）は、行方向に配設される一群の画素１７０２（ｉ，１）乃至画素１７０２（ｉ，ｎ）と電気的に接続される。
列方向に配設される他の一群の画素１７０２（１，ｊ）乃至画素１７０２（ｍ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される。
例えば、画素１７０２（ｉ，ｊ）の行方向に隣接する画素１７０２（ｉ，ｊ＋１）は、画素１７０２（ｉ，ｊ）に対する開口部１７５１Ｈの配置と異なるように画素１７０２（ｉ，ｊ＋１）に配置される開口部を備える（図５６（Ｂ−１）参照）。
例えば、画素１７０２（ｉ，ｊ）の列方向に隣接する画素１７０２（ｉ＋１，ｊ）は、画素１７０２（ｉ，ｊ）に対する開口部１７５１Ｈの配置と異なるように画素１７０２（ｉ＋１，ｊ）に配置される開口部を備える（図５６（Ｂ−２）参照）。なお、例えば、第１の電極１７５１（ｉ，ｊ）を反射膜に用いることができる。
上記本発明の一態様の表示パネルは、第１の表示素子と、第１の表示素子と電気的に接続される第１の導電膜と、第１の導電膜と重なる領域を備える第２の導電膜と、第２の導電膜と第１の導電膜の間に挟まれる領域を備える絶縁膜と、第２の導電膜と電気的に接続される画素回路と、画素回路と電気的に接続される第２の表示素子と、を含み、絶縁膜は開口部を備え、第２の導電膜は第１の導電膜と開口部で電気的に接続される。
これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第１の表示素子と、第１の表示素子とは異なる方法を用いて表示をする第２の表示素子と、を駆動することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。
また、本実施の形態で説明する表示パネルは、端子１５１９Ｂと、導電膜１５１１Ｂと、を有する（図５４（Ａ）参照）。
絶縁膜１５０１Ｃは、端子１５１９Ｂおよび導電膜１５１１Ｂの間に挟まれる領域を備える。また、絶縁膜１５０１Ｃは、開口部１５９１Ｂを備える。
端子１５１９Ｂは、開口部１５９１Ｂにおいて導電膜１５１１Ｂと電気的に接続される。また、導電膜１５１１Ｂは、画素回路１５３０（ｉ，ｊ）と電気的に接続される。なお、例えば、第１の電極１７５１（ｉ，ｊ）または第１の導電膜を反射膜に用いる場合、端子１５１９Ｂの接点として機能する面は、第１の電極１７５１（ｉ，ｊ）の、第１の表示素子１７５０（ｉ，ｊ）に入射する光に向いている面と同じ方向を向いている。
これにより、端子を介して電力または信号を、画素回路に供給することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。
また、本実施の形態で説明する表示パネルの第１の表示素子１７５０（ｉ，ｊ）は、液晶材料を含む層１７５３と、第１の電極１７５１（ｉ，ｊ）および第２の電極１７５２と、を備える。なお、第２の電極１７５２は、第１の電極１７５１（ｉ，ｊ）との間に液晶材料の配向を制御する電界が形成されるように配置される。
また、本実施の形態で説明する表示パネルは、配向膜ＡＦ１および配向膜ＡＦ２を備える。配向膜ＡＦ２は、配向膜ＡＦ１との間に液晶材料を含む層１７５３を挟むように配設される。
また、本実施の形態で説明する表示パネルの第２の表示素子１５５０（ｉ，ｊ）は、第３の電極１５５１（ｉ，ｊ）と、第４の電極１５５２と、発光性の有機化合物を含む層１５５３（ｊ）と、を備える。
第４の電極１５５２は、第３の電極１５５１（ｉ，ｊ）と重なる領域を備える。発光性の有機化合物を含む層１５５３（ｊ）は、第３の電極１５５１および第４の電極１５５２の間に配設される。そして、第３の電極１５５１（ｉ，ｊ）は、接続部１５２２において、画素回路１５３０（ｉ，ｊ）と電気的に接続される。
また、本実施の形態で説明する表示パネルの画素１７０２（ｉ，ｊ）は、着色膜ＣＦ１と、遮光膜ＢＭと、絶縁膜１７７１と、機能膜１７７０Ｐと、を有する。
着色膜ＣＦ１は、第１の表示素子１７５０（ｉ，ｊ）と重なる領域を備える。遮光膜ＢＭは、第１の表示素子１７５０（ｉ，ｊ）と重なる領域に開口部を備える。
絶縁膜１７７１は、着色膜ＣＦ１と液晶材料を含む層１７５３の間または遮光膜ＢＭと液晶材料を含む層１７５３の間に配設される。これにより、着色膜ＣＦ１の厚さに基づく凹凸を平坦にすることができる。または、遮光膜ＢＭまたは着色膜ＣＦ１等から液晶材料を含む層１７５３への不純物の拡散を、抑制することができる。
機能膜１７７０Ｐは、第１の表示素子１７５０（ｉ，ｊ）と重なる領域を備える。機能膜１７７０Ｐは、第１の表示素子１７５０（ｉ，ｊ）との間に基板１７７０を挟むように配設される。
また、本実施の形態で説明する表示パネルは、基板１５７０と、基板１７７０と、機能層１５２０と、を有する。
基板１７７０は、基板１５７０と重なる領域を備える。機能層１５２０は、基板１５７０および基板１７７０の間に配設される。
機能層１５２０は、画素回路１５３０（ｉ，ｊ）と、第２の表示素子１５５０（ｉ，ｊ）と、絶縁膜１５２１と、絶縁膜１５２８と、を含む。また、機能層１５２０は、絶縁膜１５１８および絶縁膜１５１６を含む。
絶縁膜１５２１は、画素回路１５３０（ｉ，ｊ）および第２の表示素子１５５０（ｉ，ｊ）の間に配設される。
絶縁膜１５２８は、絶縁膜１５２１および基板１５７０の間に配設され、第２の表示素子１５５０（ｉ，ｊ）と重なる領域に開口部を備える。第３の電極１５５１の周縁に沿って形成される絶縁膜１５２８は、第３の電極１５５１および第４の電極１５５２の短絡を防止することができる。
絶縁膜１５１８は、絶縁膜１５２１および画素回路１５３０（ｉ，ｊ）の間に配設される領域を備え、絶縁膜１５１６は、絶縁膜１５１８および画素回路１５３０（ｉ，ｊ）の間に配設される領域を備える。
また、本実施の形態で説明する表示パネルは、接合層１５０５と、封止材１７０５と、構造体ＫＢ１と、を有する。
接合層１５０５は、機能層１５２０および基板１５７０の間に配設され、機能層１５２０および基板１５７０を貼り合せる機能を備える。
封止材１７０５は、機能層１５２０および基板１７７０の間に配設され、機能層１５２０および基板１７７０を貼り合わせる機能を備える。
構造体ＫＢ１は、機能層１５２０および基板１７７０の間に所定の間隙を設ける機能を備える。
また、本実施の形態で説明する表示パネルは、端子１５１９Ｃと、導電膜１５１１Ｃと、導電体ＣＰと、を有する。
絶縁膜１５０１Ｃは、端子１５１９Ｃおよび導電膜１５１１Ｃの間に挟まれる領域を備える。また、絶縁膜１５０１Ｃは、開口部１５９１Ｃを備える。
端子１５１９Ｃは、開口部１５９１Ｃにおいて導電膜１５１１Ｃと電気的に接続される。また、導電膜１５１１Ｃは、画素回路１５３０（ｉ，ｊ）と電気的に接続される。
導電体ＣＰは、端子１５１９Ｃと第２の電極１７５２の間に挟まれ、端子１５１９Ｃと第２の電極１７５２を電気的に接続する。例えば、導電性の粒子を導電体ＣＰに用いることができる。
また、本実施の形態で説明する表示パネルは、駆動回路ＧＤと、駆動回路ＳＤと、を有する（図５３（Ａ）および図５６（Ａ）参照）。
駆動回路ＧＤは、走査線Ｇ１（ｉ）と電気的に接続される。駆動回路ＧＤは、例えばトランジスタＭＤを備える。具体的には、画素回路１５３０（ｉ，ｊ）に含まれるトランジスタと同じ工程で形成することができる半導体膜を含むトランジスタをトランジスタＭＤに用いることができる（図５４（Ａ）および図５４（Ｂ）参照）。
駆動回路ＳＤは、信号線Ｓ１（ｊ）と電気的に接続される。駆動回路ＳＤは、例えば端子１５１９Ｂまたは端子１５１９Ｃと同一の工程で形成することができる端子に導電材料を用いて電気的に接続される。
以下に、表示パネルを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば第１の導電膜を、第１の電極１７５１（ｉ，ｊ）に用いることができる。また、第１の導電膜を、反射膜に用いることができる。
また、第２の導電膜を、トランジスタのソース電極またはドレイン電極の機能を備える導電膜１５１２Ｂに用いることができる。
＜構成例＞
本発明の一態様の表示パネルは、基板１５７０、基板１７７０、構造体ＫＢ１、封止材１７０５または接合層１５０５、を有する。
また、本発明の一態様の表示パネルは、機能層１５２０、絶縁膜１５２１、絶縁膜１５２８、を有する。
また、本発明の一態様の表示パネルは、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ、配線ＡＮＯを有する。
また、本発明の一態様の表示パネルは、第１の導電膜または第２の導電膜を有する。
また、本発明の一態様の表示パネルは、端子１５１９Ｂ、端子１５１９Ｃ、導電膜１５１１Ｂまたは導電膜１５１１Ｃを有する。
また、本発明の一態様の表示パネルは、画素回路１５３０（ｉ，ｊ）、スイッチＳＷ１、を有する。
また、本発明の一態様の表示パネルは、第１の表示素子１７５０（ｉ，ｊ）、第１の電極１７５１（ｉ，ｊ）、反射膜、開口部１７５１Ｈ、液晶材料を含む層１７５３、第２の電極１７５２、を有する。
また、本発明の一態様の表示パネルは、配向膜ＡＦ１、配向膜ＡＦ２、着色膜ＣＦ１、遮光膜ＢＭ、絶縁膜１７７１、機能膜１７７０Ｐを有する。
また、本発明の一態様の表示パネルは、第２の表示素子１５５０（ｉ，ｊ）、第３の電極１５５１（ｉ，ｊ）、第４の電極１５５２または発光性の有機化合物を含む層１５５３（ｊ）を有する。
また、本発明の一態様の表示パネルは、絶縁膜１５０１Ｃを有する。
また、本発明の一態様の表示パネルは、駆動回路ＧＤまたは駆動回路ＳＤを有する。
＜基板１５７０＞
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板１５７０等に用いることができる。具体的には厚さ０．７ｍｍの無アルカリガラスを用いることができる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板１５７０等に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板１５７０等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板１５７０等に用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を、基板１５７０等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板１５７０等に用いることができる。例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、アルミナ膜等を、基板１５７０等に用いることができる。ＳＵＳまたはアルミニウム等を、基板１５７０等に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板１５７０等に用いることができる。これにより、半導体素子を基板１５７０等に形成することができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板１５７０等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板１５７０等に用いることができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板１５７０等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板１５７０等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板１５７０等に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板１５７０等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板１５７０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基板１５７０等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基板１５７０等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基板１５７０等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシロキサン結合を有する樹脂を含む材料を基板１５７０等に用いることができる。
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基板１５７０等に用いることができる。
また、紙または木材などを基板１５７０等に用いることができる。
例えば、可撓性を有する基板を基板１５７０等に用いることができる。
なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板１５７０等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。
＜基板１７７０＞
例えば、透光性を備える材料を基板１７７０に用いることができる。具体的には、基板１５７０に用いることができる材料から選択された材料を基板１７７０に用いることができる。具体的には厚さ０．７ｍｍまたは厚さ０．１ｍｍ程度まで研磨した無アルカリガラスを用いることができる。
＜構造体ＫＢ１＞
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体ＫＢ１等に用いることができる。これにより、構造体ＫＢ１等を挟む構成の間に所定の間隔を設けることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体ＫＢ１等に用いることができる。また、感光性を有する材料を用いて形成してもよい。
＜封止材１７０５＞
無機材料、有機材料または無機材料と有機材料の複合材料等を封止材１７０５等に用いることができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材１７０５等に用いることができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着剤等の有機材料を封止材１７０５等に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を封止材１７０５等に用いることができる。
＜接合層１５０５＞
例えば、封止材１７０５に用いることができる材料を接合層１５０５に用いることができる。
＜絶縁膜１５２１＞
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜１５２１等に用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜１５２１等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜１５２１等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを絶縁膜１５２１等に用いることができる。また、感光性を有する材料を用いて形成してもよい。
これにより、例えば絶縁膜１５２１と重なるさまざまな構造に由来する段差を平坦化することができる。
＜絶縁膜１５２８＞
例えば、絶縁膜１５２１に用いることができる材料を絶縁膜１５２８等に用いることができる。具体的には、厚さ１μｍのポリイミドを含む膜を絶縁膜１５２８に用いることができる。
＜絶縁膜１５０１Ｃ＞
例えば、絶縁膜１５２１に用いることができる材料を絶縁膜１５０１Ｃに用いることができる。具体的には、シリコンおよび酸素を含む材料を絶縁膜１５０１Ｃに用いることができる。これにより、画素回路または第２の表示素子等への不純物の拡散を抑制することができる。
例えば、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜を絶縁膜１５０１Ｃに用いることができる。
なお、絶縁膜１５０１Ｃは、開口部１５９１Ａ、開口部１５９１Ｂまたは開口部１５９１Ｃを有する。
＜配線、端子、導電膜＞
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ、配線ＡＮＯ、端子１５１９Ｂ、端子１５１９Ｃ、導電膜１５１１Ｂまたは導電膜１５１１Ｃ等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。
具体的には、導電性高分子を配線等に用いることができる。
＜第１の導電膜、第２の導電膜＞
例えば、配線等に用いることができる材料を第１の導電膜または第２の導電膜に用いることができる。
また、第１の電極１７５１（ｉ，ｊ）または配線等を第１の導電膜に用いることができる。
また、スイッチＳＷ１に用いることができるトランジスタの導電膜１５１２Ｂまたは配線等を第２の導電膜に用いることができる。
＜画素回路１５３０（ｉ，ｊ）＞
画素回路１５３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される（図５５参照）。
画素回路１５３０（ｉ，ｊ＋１）は、信号線Ｓ１（ｊ＋１）、信号線Ｓ２（ｊ＋１）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される。
なお、信号線Ｓ２（ｊ）に供給する信号に用いる電圧が、信号線Ｓ１（ｊ＋１）に供給する信号に用いる電圧と異なる場合、信号線Ｓ１（ｊ＋１）を信号線Ｓ２（ｊ）から離して配置する。具体的には、信号線Ｓ２（ｊ＋１）を信号線Ｓ２（ｊ）に隣接するように配置する。
画素回路１５３０（ｉ，ｊ）は、スイッチＳＷ１、容量素子Ｃ１、スイッチＳＷ２、トランジスタＭおよび容量素子Ｃ２を含む。
例えば、走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ１（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ１に用いることができる。
容量素子Ｃ１は、スイッチＳＷ１に用いるトランジスタの第２の電極に電気的に接続される第１の電極と、配線ＣＳＣＯＭに電気的に接続される第２の電極と、を有する。
例えば、走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ２（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２に用いることができる。
トランジスタＭは、スイッチＳＷ２に用いるトランジスタの第２の電極に電気的に接続されるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。
なお、半導体膜をゲート電極との間に挟むように設けられた導電膜を備えるトランジスタを、トランジスタＭに用いることができる。例えば、トランジスタＭの第１の電極と同じ電位を供給することができる配線と電気的に接続された導電膜を用いることができる。
容量素子Ｃ２は、スイッチＳＷ２に用いるトランジスタの第２の電極に電気的に接続される第１の電極と、トランジスタＭの第１の電極に電気的に接続される第２の電極と、を有する。
なお、第１の表示素子１７５０の第１の電極をスイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続し、第１の表示素子１７５０の第２の電極を配線ＶＣＯＭ１と電気的に接続する。これにより、第１の表示素子１７５０を駆動することができる。
また、第２の表示素子１５５０の第１の電極をトランジスタＭの第２の電極と電気的に接続し、第２の表示素子１５５０の第２の電極を配線ＶＣＯＭ２と電気的に接続する。これにより、第２の表示素子１５５０を駆動することができる。
＜スイッチＳＷ１、スイッチＳＷ２、トランジスタＭ、トランジスタＭＤ＞
例えば、先の実施の形態で説明したトランジスタをスイッチＳＷ１、スイッチＳＷ２、トランジスタＭ、トランジスタＭＤ等に用いることができる。
これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。
また、トランジスタの電界効果移動度を高めることで、表示装置を高精細にすることができる。例えば、４Ｋ×２Ｋ（水平方向画素数＝３８４０、垂直方向画素数＝２１６０）または８Ｋ×４Ｋ（水平方向画素数＝７６８０、垂直方向画素数＝４３２０）に代表される高精細な表示装置の画素回路または駆動回路のトランジスタとして、上記トランジスタは好適である。本実施の形態で用いるトランジスタは、寄生容量の発生が少なく、高速駆動が可能であるため、信号遅延を抑制することができる。従って、表示装置の画質を高めることができる。
＜第１の表示素子１７５０（ｉ，ｊ）＞
例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子１７５０（ｉ，ｊ）等に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のＭＥＭＳ表示素子等を用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。具体的には、反射型の液晶表示素子を第１の表示素子１７５０に用いることができる。
ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。
＜第１の電極１７５１（ｉ，ｊ）＞
例えば、配線等に用いる材料を第１の電極１７５１（ｉ，ｊ）に用いることができる。具体的には、反射膜を第１の電極１７５１（ｉ，ｊ）に用いることができる。
＜反射膜＞
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。
反射膜は、例えば、液晶材料を含む層１７５３を透過してくる光を反射する。これにより、第１の表示素子１７５０を反射型の液晶素子にすることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。
なお、第１の電極１７５１（ｉ，ｊ）を反射膜に用いる構成に限られない。例えば、液晶材料を含む層１７５３と第１の電極１７５１（ｉ，ｊ）の間に反射膜を配設する構成を用いることができる。または、反射膜と液晶材料を含む層１７５３の間に透光性を有する第１の電極１７５１（ｉ，ｊ）を配置する構成を用いることができる。
＜開口部１７５１Ｈ＞
非開口部の総面積に対する開口部１７５１Ｈの総面積の比の値が大きすぎると、第１の表示素子１７５０（ｉ，ｊ）を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口部１７５１Ｈの総面積の比の値が小さすぎると、第２の表示素子１５５０（ｉ，ｊ）を用いた表示が暗くなってしまう。
また、反射膜に設ける開口部１７５１Ｈの面積が小さすぎると、第２の表示素子１５５０が射出する光から取り出せる光の効率が低下してしまう。
多角形、四角形、楕円形、円形または十字等の形状を開口部１７５１Ｈの形状に用いることができる。また、細長い筋状、スリット状、市松模様状の形状を開口部１７５１Ｈの形状に用いることができる。また、開口部１７５１Ｈを隣接する画素に寄せて配置してもよい。好ましくは、開口部１７５１Ｈを同じ色を表示する機能を備える他の画素に寄せて配置する。これにより、第２の表示素子１５５０が射出する光が隣接する画素に配置された着色膜に入射してしまう現象（クロストークともいう）を抑制できる。
＜第２の電極１７５２＞
例えば、可視光について透光性を有し且つ導電性を備える材料を、第２の電極１７５２に用いることができる。
例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを第２の電極１７５２に用いることができる。
具体的には、インジウムを含む導電性酸化物を第２の電極１７５２に用いることができる。または、厚さ１ｎｍ以上１０ｎｍ以下の金属薄膜を第２の電極１７５２に用いることができる。または、銀を含む金属ナノワイヤーを第２の電極１７５２に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、第２の電極１７５２に用いることができる。
＜配向膜ＡＦ１、配向膜ＡＦ２＞
例えば、ポリイミド等を含む材料を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。具体的には、所定の方向に配向するようにラビング処理または光配向技術を用いて形成された材料を用いることができる。
例えば、可溶性のポリイミドを含む膜を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。
＜着色膜ＣＦ１＞
所定の色の光を透過する材料を着色膜ＣＦ１に用いることができる。これにより、着色膜ＣＦ１を例えばカラーフィルタに用いることができる。
例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、黄色の光を透過する材料または白色の光を透過する材料などを着色膜ＣＦ１に用いることができる。
＜遮光膜ＢＭ＞
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭを例えばブラックマトリクスに用いることができる。
＜絶縁膜１７７１＞
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜１７７１に用いることができる。
＜機能膜１７７０Ｐ＞
例えば、偏光板、位相差板、拡散フィルム、反射防止膜または集光フィルム等を機能膜１７７０Ｐに用いることができる。または、２色性色素を含む偏光板を機能膜１７７０Ｐに用いることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜１７７０Ｐに用いることができる。
＜第２の表示素子１５５０（ｉ，ｊ）＞
例えば、発光素子を第２の表示素子１５５０（ｉ，ｊ）に用いることができる。具体的には、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子または発光ダイオードなどを、第２の表示素子１５５０（ｉ，ｊ）に用いることができる。
例えば、青色の光を射出するように積層された積層体、緑色の光を射出するように積層された積層体または赤色の光を射出するように積層された積層体等を、発光性の有機化合物を含む層１５５３（ｊ）に用いることができる。
例えば、信号線Ｓ１（ｊ）に沿って列方向に長い帯状の積層体を、発光性の有機化合物を含む層１５５３（ｊ）に用いることができる。また、発光性の有機化合物を含む層１５５３（ｊ）とは異なる色の光を射出する信号線Ｓ１（ｊ＋１）に沿って列方向に長い帯状の積層体を、発光性の有機化合物を含む層１５５３（ｊ＋１）に用いることができる。
また、例えば、白色の光を射出するように積層された積層体を、発光性の有機化合物を含む層１５５３（ｊ）および発光性の有機化合物を含む層１５５３（ｊ＋１）に用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の有機化合物を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層体を、発光性の有機化合物を含む層１５５３（ｊ）および発光性の有機化合物を含む層１５５３（ｊ＋１）に用いることができる。
例えば、配線等に用いることができる材料を第３の電極１５５１（ｉ，ｊ）または第４の電極１５５２に用いることができる。
例えば、配線等に用いることができる材料から選択された、可視光について透光性を有する材料を、第３の電極１５５１（ｉ，ｊ）に用いることができる。
具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを、第３の電極１５５１（ｉ，ｊ）に用いることができる。または、光が透過する程度に薄い金属膜を第３の電極１５５１（ｉ，ｊ）に用いることができる。
例えば、配線等に用いることができる材料から選択された可視光について反射性を有する材料を、第４の電極１５５２に用いることができる。
＜駆動回路ＧＤ＞
シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。例えば、トランジスタＭＤ、容量素子等を駆動回路ＧＤに用いることができる。具体的には、トランジスタＭの半導体膜と同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる。
または、スイッチＳＷ１に用いることができるトランジスタと異なる構成をトランジスタＭＤに用いることができる。
半導体膜１５０８と導電膜の間に導電膜１５０４を挟むようにを配設し、前記導電膜および半導体膜１５０８の間に絶縁膜１５１６を配設し、半導体膜１５０８および導電膜１５０４の間に金属酸化物膜１５０７、および絶縁膜１５０６を配設してもよい。例えば、導電膜１５０４と同じ電位を供給する配線に前記導電膜を電気的に接続する。
なお、トランジスタＭと同一の構成を、トランジスタＭＤに用いることができる。
＜駆動回路ＳＤ＞
例えば、集積回路を駆動回路ＳＤに用いることができる。具体的には、シリコン基板上に形成された集積回路を駆動回路ＳＤに用いることができる。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて、画素回路１５３０（ｉ，ｊ）と電気的に接続されるパッドに駆動回路ＳＤを実装することができる。具体的には、異方性導電膜を用いて、パッドに集積回路を実装できる。
なお、パッドは、端子１５１９Ｂまたは端子１５１９Ｃと同一の工程で形成することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態または実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、且つ書き込み回数にも制限が無い半導体装置の回路構成の一例について図５７を用いて説明する。
＜７−１．回路構成＞
図５７は、半導体装置の回路構成を説明する図である。図５７において、第１の配線（１ｓｔ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａのソース電極またはドレイン電極の一方とは、電気的に接続されている。また、ｐ型トランジスタ１２８０ａのソース電極またはドレイン電極の他方と、ｎ型トランジスタ１２８０ｂのソース電極またはドレイン電極の一方とは、電気的に接続されている。また、ｎ型トランジスタ１２８０ｂのソース電極またはドレイン電極の他方と、ｎ型トランジスタ１２８０ｃのソース電極またはドレイン電極の一方とは、電気的に接続されている。
また、第２の配線（２ｎｄ Ｌｉｎｅ）と、トランジスタ１２８２のソース電極またはドレイン電極の一方とは、電気的に接続されている。また、トランジスタ１２８２のソース電極またはドレイン電極の他方と、容量素子１２８１の電極の一方及びｎ型トランジスタ１２８０ｃのゲート電極とは、電気的に接続されている。
また、第３の配線（３ｒｄ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａ及びｎ型トランジスタ１２８０ｂのゲート電極とは、電気的に接続されている。また、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１２８２のゲート電極とは、電気的に接続されている。また、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１２８１の電極の他方及びｎ型トランジスタ１２８０ｃのソース電極またはドレイン電極の他方とは、電気的に接続されている。また、第６の配線（６ｔｈ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａのソース電極またはドレイン電極の他方及びｎ型トランジスタ１２８０ｂのソース電極またはドレイン電極の一方とは、電気的に接続されている。
なお、トランジスタ１２８２は、酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）により形成することができる。したがって、図５７において、トランジスタ１２８２に「ＯＳ」の記号を付記してある。トランジスタ１２８２に先の実施の形態で説明したトランジスタを適用することができる。なお、トランジスタ１２８２を酸化物半導体以外の材料により形成してもよい。
また、図５７において、トランジスタ１２８２のソース電極またはドレイン電極の他方と、容量素子１２８１の電極の一方と、ｎ型トランジスタ１２８０ｃのゲート電極と、の接続箇所には、フローティングノード（ＦＮ）を付記してある。トランジスタ１２８２をオフ状態とすることで、フローティングノード、容量素子１２８１の電極の一方、及びｎ型トランジスタ１２８０ｃのゲート電極に与えられた電位を保持することができる。
図５７に示す回路構成では、ｎ型トランジスタ１２８０ｃのゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
＜７−２．情報の書き込み及び保持＞
まず、情報の書き込み及び保持について説明する。第４の配線の電位を、トランジスタ１２８２がオン状態となる電位にして、トランジスタ１２８２をオン状態とする。これにより、第２の配線の電位がｎ型トランジスタ１２８０ｃのゲート電極、及び容量素子１２８１に与えられる。すなわち、ｎ型トランジスタ１２８０ｃのゲート電極には、所定の電荷が与えられる（書き込み）。その後、第４の配線の電位を、トランジスタ１２８２がオフ状態となる電位にして、トランジスタ１２８２をオフ状態とする。これにより、ｎ型トランジスタ１２８０ｃのゲート電極に与えられた電荷が保持される（保持）。
トランジスタ１２８２のオフ電流は極めて小さいため、ｎ型トランジスタ１２８０ｃのゲート電極の電荷は長時間にわたって保持される。
＜７−３．情報の読み出し＞
次に、情報の読み出しについて説明する。第３の配線の電位をＬｏｗレベル電位とした際、ｐ型トランジスタ１２８０ａがオン状態となり、ｎ型トランジスタ１２８０ｂがオフ状態となる。この時、第１の配線の電位は第６の配線に与えられる。一方、第３の配線の電位をＨｉｇｈレベル電位とした際、ｐ型トランジスタ１２８０ａがオフ状態となり、ｎ型トランジスタ１２８０ｂがオン状態となる。この時、フローティングノード（ＦＮ）に保持された電荷量に応じて、第６の配線は異なる電位をとる。このため、第６の配線の電位をみることで、保持されている情報を読み出すことができる（読み出し）。
また、トランジスタ１２８２は、酸化物半導体をチャネル領域に用いるため、極めてオフ電流が小さいトランジスタである。酸化物半導体を用いたトランジスタ１２８２のオフ電流は、シリコン半導体などで形成されるトランジスタの１０万分の１以下のオフ電流であるため、トランジスタ１２８２のリークによる、フローティングノード（ＦＮ）に蓄積される電荷の消失を無視することが可能である。つまり、酸化物半導体を用いたトランジスタ１２８２により、電力の供給が無くても情報の保持が可能な不揮発性の記憶回路を実現することが可能である。
また、このような回路構成を用いた半導体装置を、レジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、記憶装置全体、もしくは記憶装置を構成する一または複数の論理回路において、待機状態のときに短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態または実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置に用いることのできる画素回路の構成について、図５８（Ａ）を用いて以下説明を行う。
＜８−１．画素回路の構成＞
図５８（Ａ）は、画素回路の構成を説明する図である。図５８（Ａ）に示す回路は、光電変換素子１３６０、トランジスタ１３５１、トランジスタ１３５２、トランジスタ１３５３、及びトランジスタ１３５４を有する。
光電変換素子１３６０のアノードは配線１３１６に接続され、カソードはトランジスタ１３５１のソース電極またはドレイン電極の一方と接続される。トランジスタ１３５１のソース電極またはドレイン電極の他方は電荷蓄積部（ＦＤ）と接続され、ゲート電極は配線１３１２（ＴＸ）と接続される。トランジスタ１３５２のソース電極またはドレイン電極の一方は配線１３１４（ＧＮＤ）と接続され、ソース電極またはドレイン電極の他方はトランジスタ１３５４のソース電極またはドレイン電極の一方と接続され、ゲート電極は電荷蓄積部（ＦＤ）と接続される。トランジスタ１３５３のソース電極またはドレイン電極の一方は電荷蓄積部（ＦＤ）と接続され、ソース電極またはドレイン電極の他方は配線１３１７と接続され、ゲート電極は配線１３１１（ＲＳ）と接続される。トランジスタ１３５４のソース電極またはドレイン電極の他方は配線１３１５（ＯＵＴ）と接続され、ゲート電極は配線１３１３（ＳＥ）に接続される。なお、上記接続は全て電気的な接続とする。
なお、配線１３１４には、ＧＮＤ、ＶＳＳ、ＶＤＤなどの電位が供給されていてもよい。ここで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必ずしも、０ボルトであるとは限らないものとする。
光電変換素子１３６０は受光素子であり、画素回路に入射した光に応じた電流を生成する機能を有する。トランジスタ１３５３は、光電変換素子１３６０による電荷蓄積部（ＦＤ）への電荷蓄積を制御する機能を有する。トランジスタ１３５４は、電荷蓄積部（ＦＤ）の電位に応じた信号を出力する機能を有する。トランジスタ１３５２は、電荷蓄積部（ＦＤ）の電位をリセットする機能を有する。トランジスタ１３５２は、読み出し時に画素回路の選択を制御する機能を有する。
なお、電荷蓄積部（ＦＤ）は、電荷保持ノードであり、光電変換素子１３６０が受ける光の量に応じて変化する電荷を保持する。
なお、トランジスタ１３５２とトランジスタ１３５４とは、配線１３１５と配線１３１４との間で、直列接続されていればよい。したがって、配線１３１４、トランジスタ１３５２、トランジスタ１３５４、配線１３１５の順で並んでもよいし、配線１３１４、トランジスタ１３５４、トランジスタ１３５２、配線１３１５の順で並んでもよい。
配線１３１１（ＲＳ）は、トランジスタ１３５３を制御するための信号線としての機能を有する。配線１３１２（ＴＸ）は、トランジスタ１３５１を制御するための信号線としての機能を有する。配線１３１３（ＳＥ）は、トランジスタ１３５４を制御するための信号線としての機能を有する。配線１３１４（ＧＮＤ）は、基準電位（例えばＧＮＤ）を設定する信号線としての機能を有する。配線１３１５（ＯＵＴ）は、トランジスタ１３５２から出力される信号を読み出すための信号線としての機能を有する。配線１３１６は電荷蓄積部（ＦＤ）から光電変換素子１３６０を介して電荷を出力するための信号線としての機能を有し、図５８（Ａ）の回路においては低電位線である。また、配線１３１７は電荷蓄積部（ＦＤ）の電位をリセットするための信号線としての機能を有し、図５８（Ａ）の回路においては高電位線である。
次に、図５８（Ａ）に示す各素子の構成について説明する。
＜８−２．光電変換素子＞
光電変換素子１３６０には、セレンまたはセレンを含む化合物（以下、セレン系材料とする）を有する素子、あるいはシリコンを有する素子（例えば、ｐｉｎ型の接合が形成された素子）を用いることができる。また、酸化物半導体を用いたトランジスタと、セレン系材料を用いた光電変換素子とを組み合わせることで信頼性を高くすることができるため好ましい。
＜８−３．トランジスタ＞
トランジスタ１３５１、トランジスタ１３５２、トランジスタ１３５３、及びトランジスタ１３５４は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどのシリコン半導体を用いて形成することも可能であるが、酸化物半導体を用いたトランジスタで形成することが好ましい。酸化物半導体でチャネル領域を形成したトランジスタは、極めてオフ電流が低い特性を示す特徴を有している。また、酸化物半導体でチャネル領域を形成したトランジスタとしては、実施の形態１に示すトランジスタを用いることができる。
特に、電荷蓄積部（ＦＤ）と接続されているトランジスタ１３５１、及びトランジスタ１３５３のリーク電流が大きいと、電荷蓄積部（ＦＤ）に蓄積された電荷が保持できる時間が十分でなくなる。したがって、少なくとも当該二つのトランジスタに酸化物半導体を用いたトランジスタを使用することで、電荷蓄積部（ＦＤ）からの不要な電荷の流出を防止することができる。
また、トランジスタ１３５２、及びトランジスタ１３５４においても、リーク電流が大きいと、配線１３１４または配線１３１５に不必要な電荷の出力が起こるため、これらのトランジスタとして、酸化物半導体でチャネル領域を形成したトランジスタを用いることが好ましい。
また、図５８（Ａ）において、ゲート電極が一つの構成のトランジスタについて例示したが、これに限定されず、例えば、複数のゲート電極を有する構成としてもよい。複数のゲート電極を有するトランジスタとしては、例えば、チャネル領域が形成される半導体膜と重なる、第１のゲート電極と、第２のゲート電極（バックゲート電極ともいう）と、を有する構成とすればよい。バックゲート電極としては、例えば、第１のゲート電極と同じ電位、フローティング、または第１のゲート電極と異なる電位を与えればよい。
＜８−４．回路動作のタイミングチャート＞
次に、図５８（Ａ）に示す回路の回路動作の一例について図５８（Ｂ）に示すタイミングチャートを用いて説明する。
図５８（Ｂ）では簡易に説明するため、各配線の電位は、二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。なお、図５８（Ｂ）に示す信号１４０１は配線１３１１（ＲＳ）の電位、信号１４０２は配線１３１２（ＴＸ）の電位、信号１４０３は配線１３１３（ＳＥ）の電位、信号１４０４は電荷蓄積部（ＦＤ）の電位、信号１４０５は配線１３１５（ＯＵＴ）の電位に相当する。なお、配線１３１６の電位は常時”Ｌｏｗ”、配線１３１７の電位は常時”Ｈｉｇｈ”とする。
時刻Ａにおいて、配線１３１１の電位（信号１４０１）を”Ｈｉｇｈ”、配線１３１２の電位（信号１４０２）を”Ｈｉｇｈ”とすると、電荷蓄積部（ＦＤ）の電位（信号１４０４）は配線１３１７の電位（”Ｈｉｇｈ”）に初期化され、リセット動作が開始される。なお、配線１３１５の電位（信号１４０５）は、”Ｈｉｇｈ”にプリチャージしておく。
時刻Ｂにおいて、配線１３１１の電位（信号１４０１）を”Ｌｏｗ”とするとリセット動作が終了し、蓄積動作が開始される。ここで、光電変換素子１３６０には逆方向バイアスが印加されるため、逆方向電流により、電荷蓄積部（ＦＤ）の電位（信号１４０４）が低下し始める。光電変換素子１３６０は、光が照射されると逆方向電流が増大するので、照射される光の量に応じて電荷蓄積部（ＦＤ）の電位（信号１４０４）の低下速度は変化する。すなわち、光電変換素子１３６０に照射する光の量に応じて、トランジスタ１３５４のソースとドレイン間のチャネル抵抗が変化する。
時刻Ｃにおいて、配線１３１２の電位（信号１４０２）を”Ｌｏｗ”とすると蓄積動作が終了し、電荷蓄積部（ＦＤ）の電位（信号１４０４）は一定となる。ここで、当該電位は、蓄積動作中に光電変換素子１３６０が生成した電荷量により決まる。すなわち、光電変換素子１３６０に照射されていた光の量に応じて変化する。また、トランジスタ１３５１及びトランジスタ１３５３は、酸化物半導体でチャネル領域を形成したオフ電流が極めて低いトランジスタで構成されているため、後の選択動作（読み出し動作）を行うまで、電荷蓄積部（ＦＤ）の電位を一定に保つことが可能である。
なお、配線１３１２の電位（信号１４０２）を”Ｌｏｗ”とする際に、配線１３１２と電荷蓄積部（ＦＤ）との間における寄生容量により、電荷蓄積部（ＦＤ）の電位に変化が生じることがある。当該電位の変化量が大きい場合は、蓄積動作中に光電変換素子１３６０が生成した電荷量を正確に取得できないことになる。当該電位の変化量を低減するには、トランジスタ１３５１のゲート電極−ソース電極（もしくはゲート電極−ドレイン電極）間容量を低減する、トランジスタ１３５２のゲート容量を増大する、電荷蓄積部（ＦＤ）に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、これらの対策により当該電位の変化を無視できるものとしている。
時刻Ｄに、配線１３１３の電位（信号１４０３）を”Ｈｉｇｈ”にすると、トランジスタ１３５４が導通して選択動作が開始され、配線１３１４と配線１３１５が、トランジスタ１３５２とトランジスタ１３５４とを介して導通する。そして、配線１３１５の電位（信号１４０５）は、低下していく。なお、配線１３１５のプリチャージは、時刻Ｄ以前に終了しておけばよい。ここで、配線１３１５の電位（信号１４０５）が低下する速さは、トランジスタ１３５２のソース電極とドレイン電極間の電流に依存する。すなわち、蓄積動作中に光電変換素子１３６０に照射されている光の量に応じて変化する。
時刻Ｅにおいて、配線１３１３の電位（信号１４０３）を”Ｌｏｗ”にすると、トランジスタ１３５４が遮断されて選択動作は終了し、配線１３１５の電位（信号１４０５）は、一定値となる。ここで、一定値となる値は、光電変換素子１３６０に照射されていた光の量に応じて変化する。したがって、配線１３１５の電位を取得することで、蓄積動作中に光電変換素子１３６０に照射されていた光の量を知ることができる。
より具体的には、光電変換素子１３６０に照射されている光が強いと、電荷蓄積部（ＦＤ）の電位、すなわちトランジスタ１３５２のゲート電圧は低下する。そのため、トランジスタ１３５２のソース電極−ドレイン電極間に流れる電流は小さくなり、配線１３１５の電位（信号１４０５）はゆっくりと低下する。したがって、配線１３１５からは比較的高い電位を読み出すことができる。
逆に、光電変換素子１３６０に照射されている光が弱いと、電荷蓄積部（ＦＤ）の電位、すなわち、トランジスタ１３５２のゲート電圧は高くなる。そのため、トランジスタ１３５２のソース電極−ドレイン電極間に流れる電流は大きくなり、配線１３１５の電位（信号１４０５）は速く低下する。したがって、配線１３１５からは比較的低い電位を読み出すことができる。
本実施の形態は、他の実施の形態または実施例に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態９）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図５９を用いて説明を行う。
＜９．表示装置の回路構成＞
図５９（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図５９（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図５９（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図５９（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図５９（Ａ）に示す複数の画素回路５０１は、例えば、図５９（Ｂ）に示す構成とすることができる。
図５９（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図５９（Ｂ）の画素回路５０１を有する表示装置では、例えば、図５９（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図５９（Ａ）に示す複数の画素回路５０１は、例えば、図５９（Ｃ）に示す構成とすることができる。
また、図５９（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、データ線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ５５２は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図５９（Ｃ）の画素回路５０１を有する表示装置では、例えば、図５９（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態１０）
本実施の形態では、上述の実施の形態で説明したトランジスタの適用可能な回路構成の一例について、図６０乃至図６３を用いて説明する。
なお、本実施の形態においては、先の実施の形態で説明した酸化物半導体を有するトランジスタを、ＯＳトランジスタと呼称して以下説明を行う。
＜１０．インバータ回路の構成例＞
図６０（Ａ）には、駆動回路が有するシフトレジスタやバッファ等に適用することができるインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理を反転した信号を出力端子ＯＵＴに出力する。インバータ８００は、複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信号である。
図６０（Ｂ）は、インバータ８００の一例である。インバータ８００は、ＯＳトランジスタ８１０、及びＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル型トランジスタのみで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳインバータ）を作製する場合と比較して、低コストで作製することが可能である。
なお、ＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成されるＣＭＯＳの回路上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１端子と、ソースまたはドレインの他方として機能する第２端子とを有する。
ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端子は、出力端子ＯＵＴに接続される。
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳを与える配線に接続される。
図６０（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである。図６０（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、信号ＳＢＧの信号波形、及びＯＳトランジスタ８１０のしきい値電圧の変化について示している。
信号ＳＢＧをＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ８１０のしきい値電圧を制御することができる。
信号ＳＢＧは、しきい値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、しきい値電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与えることで、ＯＳトランジスタ８１０はしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ８１０は、しきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
前述の説明を可視化するために、図６１（Ａ）には、トランジスタの電気特性の一つである、Ｉｄ−Ｖｇカーブを示す。
上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａのように大きくすることで、図６１（Ａ）中の破線８４０で表される曲線にシフトさせることができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ｂのように小さくすることで、図６１（Ａ）中の実線８４１で表される曲線にシフトさせることができる。図６１（Ａ）に示すように、ＯＳトランジスタ８１０は、信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、しきい値電圧をプラスシフトあるいはマイナスシフトさせることができる。
しきい値電圧をしきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができる。図６１（Ｂ）には、この状態を可視化して示す。
図６１（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させることができる。
図６１（Ｂ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れにくい状態とすることができるため、図６０（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での動作を行うことができる。
また、しきい値電圧をしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができる。図６１（Ｃ）には、この状態を可視化して示す。図６１（Ｃ）に図示するように、このとき流れる電流ＩＡを少なくとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧を急峻に上昇させることができる。図６１（Ｃ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れやすい状態とすることができるため、図６０（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。
なお、信号ＳＢＧによるＯＳトランジスタ８１０のしきい値電圧の制御は、ＯＳトランジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ましい。例えば、図６０（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ１よりも前に、しきい値電圧ＶＴＨ＿Ａから、しきい値電圧ＶＴＨ＿ＢにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。また、図６０（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に、しきい値電圧ＶＴＨ＿Ｂからしきい値電圧ＶＴＨ＿ＡにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。
なお、図６０（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。例えば、しきい値電圧を制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲートに保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図６２（Ａ）に示す。
図６２（Ａ）では、図６０（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図６２（Ａ）の動作について、図６２（Ｂ）のタイミングチャートを用いて説明する。
ＯＳトランジスタ８１０のしきい値電圧を制御するための電圧は、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状態とし、ノードＮＢＧにしきい値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とする。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けることで、一旦ノードＮＢＧに保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
なお、図６０（Ｂ）及び図６２（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成としてもよい。例えば、しきい値電圧を制御するための電圧を、入力端子ＩＮに与える信号を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構成を実現可能な回路構成の一例について、図６３（Ａ）に示す。
図６３（Ａ）では、図６０（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトランジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳインバータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
図６３（Ａ）の動作について、図６３（Ｂ）のタイミングチャートを用いて説明する。図６３（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、及びＯＳトランジスタ８１０のしきい値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトランジスタ８１０のしきい値電圧を制御する信号とすることができる。したがって、図６１（Ａ）乃至図６１（Ｃ）で説明したように、ＯＳトランジスタ８１０のしきい値電圧を制御できる。例えば、図６３（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができ、出力端子ＯＵＴの電圧の上昇を急峻に下降させることができる。
また、図６３（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができ、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにおける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構成とすることで、ＯＳトランジスタのしきい値電圧を制御することができる。入力端子ＩＮに与える信号によってＯＳトランジスタのしきい値電圧を制御することで、出力端子ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態１１）
本実施の形態では、上述の実施の形態で説明した酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を、複数の回路に用いる半導体装置の一例について、図６４乃至図７０を用いて説明する。
＜１１．半導体装置の回路構成例＞
図６４（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５及び回路９０６を有する。
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部から与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、外部から電源電圧を複数与えることなく動作することができる。
回路９０２、９０４及び９０６は、異なる電源電圧で動作する回路である。例えば回路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に印加される電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とを基に印加される電圧である。また、例えば回路９０６の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とを基に印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば、電源回路９０１で生成する電圧の種類を削減できる。
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
図６４（Ｂ）は電圧ＶＰＯＧで動作する回路９０４の一例、図６４（Ｃ）は回路９０４を動作させるための信号の波形の一例である。
図６４（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧ＶＳＳとする。電圧ＶＰＯＧは、図６４（Ｃ）に図示するように、電圧ＶＯＲＧより大きい。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実に導通状態にできる。その結果、回路９０４は、誤動作が低減された回路とすることができる。
図６４（Ｄ）は電圧ＶＮＥＧで動作する回路９０６の一例、図６４（Ｅ）は回路９０６を動作させるための信号の波形の一例である。
図６４（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジスタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成される。当該信号は、トランジスタ９１２を導通状態とする動作時に電圧ＶＯＲＧ、非導通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ９１２のバックゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図６４（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電力化が図られた回路とすることができる。
なお、電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としてもよい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよい。
また図６５（Ａ）（Ｂ）には、図６４（Ｄ）（Ｅ）の変形例を示す。
図６５（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧは、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトランジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
図６５（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トランジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢＧが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、一旦与えた電圧ＶＮＥＧを保持することができる。
また、図６６（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を示す。図６６（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、及びインバータＩＮＶを有する５段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。
また、図６６（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を示す。図６６（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、及びインバータＩＮＶを有する４段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧ＶＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
なお、上述した電圧生成回路９０３の回路構成は、図６６（Ａ）で示す回路図の構成に限らない。電圧生成回路９０３の変形例を図６７（Ａ）乃至図６７（Ｃ）、及び図６８（Ａ）（Ｂ）に示す。
図６７（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシタＣ１１乃至Ｃ１４、及びインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トランジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。図６７（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また、図６７（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キャパシタＣ１５、Ｃ１６、及びインバータＩＮＶ２を有する。クロック信号ＣＬＫは、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。図６７（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また、図６７（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩ１、トランジスタＭ１５、ダイオードＤ６、及びキャパシタＣ１７を有する。トランジスタＭ１５は、制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧された電圧ＶＰＯＧを得ることができる。図６７（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことができる。
また、図６８（Ａ）に示す電圧生成回路９０３Ｄは、図６６（Ａ）に示す電圧生成回路９０３のダイオードＤ１乃至Ｄ５をダイオード接続したトランジスタＭ１６乃至Ｍ２０に置き換えた構成に相当する。図６８（Ａ）に示す電圧生成回路９０３Ｄは、トランジスタＭ１６乃至Ｍ２０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１乃至Ｃ５に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また、図６８（Ｂ）に示す電圧生成回路９０３Ｅは、図６８（Ａ）に示す電圧生成回路９０３ＤのトランジスタＭ１６乃至Ｍ２０を、バックゲートを有するトランジスタＭ２１乃至Ｍ２５に置き換えた構成に相当する。図６８（Ｂ）に示す電圧生成回路９０３Ｅは、バックゲートにゲートと同じ電圧を与えることができるため、トランジスタを流れる電流量を増やすことができる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
なお、電圧生成回路９０３の変形例は、図６６（Ｂ）に示した電圧生成回路９０５にも適用可能である。この場合の回路図の構成を図６９（Ａ）乃至（Ｃ）、図７０（Ａ）、（Ｂ）に示す。図６９（Ａ）に示す電圧生成回路９０５Ａは、クロック信号ＣＬＫを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの３倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。また図６９（Ｂ）に示す電圧生成回路９０５Ｂは、クロック信号ＣＬＫを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの２倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。
図６９（Ａ）乃至（Ｃ）、図７０（Ａ）、（Ｂ）に示す電圧生成回路９０５Ａ乃至９０５Ｅでは、図６７（Ａ）乃至（Ｃ）、図６８（Ａ）、（Ｂ）に示す電圧生成回路９０３Ａ乃至９０３Ｅにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更した構成に相当する。図６９（Ａ）乃至（Ｃ）、図７０（Ａ）、（Ｂ）に示す電圧生成回路９０５Ａ乃至９０５Ｅは、電圧生成回路９０３Ａ乃至９０３Ｅと同様に、効率的に電圧ＶＳＳから電圧ＶＮＥＧへの降圧を図ることができる。
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の種類を削減できる。
以上、本実施の形態で示す構成等は、他の実施の形態または実施例で示す構成と適宜組み合わせて用いることができる。
（実施の形態１２）
本実施の形態では、本発明の一態様の入出力装置について図７１を用いて説明する。
＜１２．入出力装置の構成例＞
本発明の一態様の入出力装置は、画像を表示する機能と、タッチセンサとしての機能と、を有する、インセル型のタッチパネルである。
本発明の一態様の入出力装置が有する表示素子に限定は無い。液晶素子、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）を利用した光学素子、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子、電気泳動素子など、様々な素子を、表示素子として適用することができる。
本実施の形態では、横電界方式の液晶素子を用いた透過型の液晶表示装置を例に挙げて説明する。
本発明の一態様の入出力装置が有する検知素子（センサ素子ともいう）に限定は無い。指やスタイラスなどの被検知体の近接又は接触を検知することのできる様々なセンサを、検知素子として適用することができる。
例えばセンサの方式としては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。
本実施の形態では、静電容量方式の検知素子を有する入出力装置を例に挙げて説明する。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検出が可能となるため好ましい。
インセル型のタッチパネルとしては、代表的にはハイブリッドインセル型と、フルインセル型とがある。ハイブリッドインセル型は、表示素子を支持する基板と対向基板の両方又は対向基板のみに、検知素子を構成する電極等が設けられた構成をいう。一方、フルインセル型は、表示素子を支持する基板のみに、検知素子を構成する電極等を設けた構成をいう。本発明の一態様の入出力装置は、フルインセル型のタッチパネルである。フルインセル型のタッチパネルは、対向基板の構成を簡略化できるため、好ましい。
また、本発明の一態様の入出力装置は、表示素子を構成する電極が、検知素子を構成する電極を兼ねるため、作製工程を簡略化でき、かつ、作製コストを低減でき、好ましい。
また、本発明の一態様を適用することで、別々に作製された表示パネルと検知素子とを貼り合わせる構成や、対向基板側に検知素子を作製する構成に比べて、入出力装置を薄型化もしくは軽量化することができる、又は、入出力装置の部品点数を少なくすることができる。
また、本発明の一態様の入出力装置は、画素を駆動する信号を供給するＦＰＣと、検知素子を駆動する信号を供給するＦＰＣの両方を、一方の基板側に配置する。これにより、電子機器に組み込みやすく、また、部品点数を削減することが可能となる。なお、一つのＦＰＣにより、画素を駆動する信号と検知素子を駆動する信号が供給されてもよい。
以下では、本発明の一態様の入出力装置の構成について説明する。
［入出力装置の断面構成例１］
図７１（Ａ）に、入出力装置の隣り合う２つの副画素の断面図を示す。図７１（Ａ）に示す２つの副画素はそれぞれ異なる画素が有する副画素である。
図７１（Ａ）に示すように、入出力装置は、基板２１１上に、トランジスタ２０１、トランジスタ２０３、及び液晶素子２０７ａ等を有する。また基板２１１上には、絶縁体２１２、絶縁体２１３、絶縁体２１５、絶縁体２１７、絶縁体２１９等の絶縁体が設けられている。
例えば、赤色を呈する副画素、緑色を呈する副画素、及び青色を呈する副画素によって１つの画素が構成されることで、表示部ではフルカラーの表示を行うことができる。なお、副画素が呈する色は、赤、緑、及び青に限られない。画素には、例えば、白、黄、マゼンタ、又はシアン等の色を呈する副画素を用いてもよい。
副画素が有するトランジスタ２０１、２０３には、上記実施の形態で例示したトランジスタを適用することができる。
液晶素子２０７ａは、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子である。液晶素子２０７ａは、導電体２５１、導電体２５２、及び液晶２４９を有する。導電体２５１と導電体２５２との間に生じる電界により、液晶２４９の配向を制御することができる。導電体２５１は、画素電極として機能することができる。導電体２５２は、共通電極として機能することができる。
導電体２５１及び導電体２５２に、可視光を透過する導電性材料を用いることで、入出力装置を、透過型の液晶表示装置として機能させることができる。また、導電体２５１に、可視光を反射する導電性材料を用い、導電体２５２に可視光を透過する導電性材料を用いることで、入出力装置を、反射型の液晶表示装置として機能させることができる。
可視光を透過する導電性材料としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化ケイ素を添加したインジウム錫酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などが挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。
導電体２５１に酸化物導電体を用いることが好ましい。また、導電体２５２に酸化物導電体を用いることが好ましい。酸化物導電体は、酸化物半導体２２３に含まれる金属元素を一種類以上有することが好ましい。例えば、導電体２５１は、インジウムを含むことが好ましく、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）であることがさらに好ましい。同様に、導電体２５２は、インジウムを含むことが好ましく、Ｉｎ−Ｍ−Ｚｎ酸化物であることがさらに好ましい。
なお、導電体２５１と導電体２５２のうち、少なくとも一方を、酸化物半導体を用いて形成してもよい。上述の通り、同一の金属元素を有する酸化物半導体を、入出力装置を構成する層のうち２層以上に用いることで、製造装置（例えば、成膜装置、加工装置等）を２以上の工程で共通で用いることが可能となるため、製造コストを抑制することができる。
例えば、絶縁体２５３に水素を含む窒化シリコン膜を用い、導電体２５１に酸化物半導体を用いると、絶縁体２５３から供給される水素によって、酸化物半導体の導電率を高めることができる。
可視光を反射する導電性材料としては、例えば、アルミニウム、銀、又はこれらの金属材料を含む合金等が挙げられる。
画素電極として機能する導電体２５１は、トランジスタ２０３のソース又はドレインと電気的に接続される。
導電体２５２は、櫛歯状の上面形状（平面形状ともいう）、又はスリットが設けられた上面形状を有する。導電体２５１と導電体２５２の間には、絶縁体２５３が設けられている。導電体２５１は、絶縁体２５３を介して導電体２５２と重なる部分を有する。また、導電体２５１と着色膜２４１とが重なる領域において、導電体２５１上に導電体２５２が配置されていない部分を有する。
絶縁体２５３上には、導電体２５５が設けられている。導電体２５５は、導電体２５２と電気的に接続されており、導電体２５２の補助配線として機能することができる。共通電極と電気的に接続する補助配線を設けることで、共通電極の抵抗に起因する電圧降下を抑制することができる。また、このとき、金属酸化物を含む導電体と、金属を含む導電体の積層構造とする場合には、ハーフトーンマスクを用いたパターニング技術により形成すると、工程を簡略化できるため好ましい。
導電体２５５は、導電体２５２よりも抵抗値の低い膜とすればよい。導電体２５５は、例えば、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、銀、ネオジム、スカンジウム等の金属材料又はこれらの元素を含む合金材料を用いて、単層で又は積層して形成することができる。
入出力装置の使用者から視認されないよう、導電体２５５は、遮光膜２４３等と重なる位置に設けられることが好ましい。
着色膜２４１は、液晶素子２０７ａと重なる部分を有する。遮光膜２４３は、トランジスタ２０１、２０３のうち、少なくとも一方と重なる部分を有する。
絶縁体２４５は、着色膜２４１や遮光膜２４３等に含まれる不純物が液晶２４９に拡散することを防ぐオーバーコートとしての機能を有することが好ましい。絶縁体２４５は、不要であれば設けなくてもよい。
なお、基板２１１上に形成された構造物、及び基板２６１上に形成された構造物の液晶２４９と接する表面には、配向膜が設けられていてもよい。配向膜は、液晶２４９の配向を制御することができる。例えば、図７１（Ａ）において、導電体２５２を覆う配向膜を形成してもよい。また、図７１（Ａ）において、絶縁体２４５と液晶２４９の間に、配向膜を有していてもよい。また、絶縁体２４５が、配向膜としての機能と、オーバーコートとしての機能の双方を有していてもよい。
また、入出力装置は、スペーサ２４７を有する。スペーサ２４７は、基板２１１と基板２６１との距離が一定以上近づくことを防ぐ機能を有する。
図７１（Ａ）では、スペーサ２４７は、絶縁体２５３上及び導電体２５２上に設けられている例を示すが、本発明の一態様はこれに限られない。スペーサ２４７は、基板２１１側に設けられていてもよいし、基板２６１側に設けられていてもよい。例えば、絶縁体２４５上にスペーサ２４７を形成してもよい。また、図７１（Ａ）では、スペーサ２４７が、絶縁体２５３及び絶縁体２４５と接する例を示すが、基板２１１側又は基板２６１側のいずれかに設けられた構造物と接していなくてもよい。
スペーサ２４７として粒状のスペーサを用いてもよい。粒状のスペーサとしては、シリカなどの材料を用いることもできるが、樹脂やゴムなどの弾性を有する材料を用いることが好ましい。このとき、粒状のスペーサは上下方向に潰れた形状となる場合がある。
基板２１１及び基板２６１は、図示しない接着層によって貼り合わされている。基板２１１、基板２６１、及び接着層に囲まれた領域に、液晶２４９が封止されている。
なお、入出力装置を、透過型の液晶表示装置として機能させる場合、偏光板を、表示部を挟むように２つ配置する。偏光板よりも外側に配置されたバックライトからの光は偏光板を介して入射される。このとき、導電体２５１と導電体２５２の間に与える電圧によって液晶２４９の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板を介して射出される光の強度を制御することができる。また、入射光は着色膜２４１によって特定の波長領域以外の光が吸収されるため、射出される光は例えば赤色、青色、又は緑色を呈する光となる。
また、偏光板に加えて、例えば円偏光板を用いることができる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。円偏光板により、入出力装置の表示の視野角依存を低減することができる。
なお、ここでは液晶素子２０７ａとしてＦＦＳモードが適用された素子を用いたが、これに限られず様々なモードが適用された液晶素子を用いることができる。例えば、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。
また、入出力装置にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
なお、液晶素子は、液晶の光学変調作用によって光の透過又は非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶又はネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶２４９に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
ここで、基板２６１よりも上部に、指又はスタイラスなどの被検知体が直接触れる基板を設けてもよい。またこのとき、基板２６１と当該基板との間に偏光板又は円偏光板を設けることが好ましい。その場合、当該基板上に保護層（セラミックコート等）を設けることが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム、イットリア安定化ジルコニア（ＹＳＺ）などの無機絶縁材料を用いることができる。また、当該基板に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等により物理的、又は化学的な処理が施され、その表面に圧縮応力を加えたものを用いることができる。
図７１（Ａ）では、左の副画素が有する導電体２５２と、右の副画素が有する導電体２５２との間に形成される容量を利用して、被検知体の近接又は接触等を検知することができる。すなわち本発明の一態様の入出力装置において、導電体２５２は、液晶素子の共通電極と、検知素子の電極と、の両方を兼ねる。
このように、本発明の一態様の入出力装置では、液晶素子を構成する電極が、検知素子を構成する電極を兼ねるため、作製工程を簡略化でき、かつ作製コストを低減できる。また、入出力装置の薄型化、軽量化を図ることができる。
導電体２５２は、補助配線として機能する導電体２５５と電気的に接続されている。導電体２５５を設けることで、検知素子の電極の抵抗を低減させることができる。検知素子の電極の抵抗が低下することで、検知素子の電極の時定数を小さくすることができる。検知素子の電極の時定数が小さいほど、検出感度を高めることができ、さらには、検出の精度を高めることができる。
また、検知素子の電極と信号線との間の容量が大きすぎると、検知素子の電極の時定数が大きくなる場合がある。そのため、トランジスタと検知素子の電極との間に、平坦化機能を有する絶縁体を設け、検知素子の電極と信号線との間の容量を削減することが好ましい。例えば、図７１（Ａ）では、平坦化機能を有する絶縁体として絶縁体２１９を有する。絶縁体２１９を設けることで、導電体２５２と信号線との容量を小さくすることができる。これにより、検知素子の電極の時定数を小さくすることができる。前述の通り、検知素子の電極の時定数が小さいほど、検出感度を高めることができ、さらには、検出の精度を高めることができる。
例えば、検知素子の電極の時定数は、０秒より大きく１×１０−４秒以下、好ましくは０秒より大きく５×１０−５秒以下、より好ましくは０秒より大きく５×１０−６秒以下、より好ましくは０秒より大きく５×１０−７秒以下、より好ましくは０秒より大きく２×１０−７秒以下であるとよい。特に、時定数を１×１０−６秒以下とすることで、ノイズの影響を抑制しつつ高い検出感度を実現することができる。
［入出力装置の断面構成例２］
図７１（Ｂ）に、図７１（Ａ）とは異なる、隣り合う２つの画素の断面図を示す。図７１（Ｂ）に示す２つの副画素はそれぞれ異なる画素が有する副画素である。
図７１（Ｂ）に示す構成例２は、導電体２５１、導電体２５２、絶縁体２５３、及び導電体２５５の積層順が、図７１（Ａ）に示す構成例１と異なる。なお、構成例２において、構成例１と同様の部分に関しては、上記を参照することができる。
具体的には、構成例２は、絶縁体２１９上に導電体２５５を有し、導電体２５５上に導電体２５２を有し、導電体２５２上に絶縁体２５３を有し、絶縁体２５３上に導電体２５１を有する。
図７１（Ｂ）に示す液晶素子２０７ｂのように、上層に設けられ、櫛歯状又はスリット状の上面形状を有する導電体２５１を画素電極とし、下層に設けられる導電体２５２を共通電極として用いることもできる。その場合にも、導電体２５１がトランジスタ２０３のソース又はドレインと電気的に接続されればよい。
図７１（Ｂ）では、左の副画素が有する導電体２５２と、右の副画素が有する導電体２５２との間に形成される容量を利用して、被検知体の近接又は接触等を検知することができる。すなわち本発明の一態様の入出力装置において、導電体２５２は、液晶素子の共通電極と、検知素子の電極と、の両方を兼ねる。
なお、構成例１（図７１（Ａ））では、検知素子の電極と共通電極を兼ねる導電体２５２が、画素電極として機能する導電体２５１よりも表示面側（被検知体に近い側）に位置する。これにより、導電体２５１が導電体２５２よりも表示面側に位置する構成例２よりも、構成例１では、検出感度が向上する場合がある。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態１３）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図７２乃至図７４を用いて説明を行う。
＜１３−１．表示モジュール＞
図７２に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図７２において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜１３−２．電子機器＞
図７３（Ａ）乃至図７３（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
図７３（Ａ）乃至図７３（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図７３（Ａ）乃至図７３（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図７３（Ａ）乃至図７３（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図７３（Ａ）乃至図７３（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図７３（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
図７３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図７３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図７３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図７３（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図７３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図７３（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図７３（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
また、図７４（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図７４（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図７４（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
図７４（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示装置とすることができる。
また、図７４（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２としてもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態１４）
本実施の形態では、本発明の一態様の半導体装置を有する情報処理装置の構成について、図７５（Ａ）（Ｂ）を参照して説明する。
図７５（Ａ）は本発明の一態様の半導体装置を有する情報処理装置６００の構成を説明するブロック図であり、図７５（Ｂ）は操作されている情報処理装置６００の状態を説明する模式図である。
以下に、情報処理装置６００を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
＜１４．情報処理装置の構成例＞
情報処理装置６００は、演算装置６１０と、入出力装置６２０とを有する。
［演算装置］
演算装置６１０は、演算部６１１と、記憶部６１２と、伝送路６１４と、入出力インターフェース６１５と、を有する。
［演算部］
演算部６１１は、プログラムを実行する機能を有する。
［記憶部］
記憶部６１２は、演算部６１１が実行するプログラム、初期情報、設定情報または画像等を記憶する機能を有する。具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタを用いたメモリ等を用いることができる。
［プログラム］
演算部６１１が実行するプログラムは、例えば、以下の３つのステップを有する。図７５（Ｂ）を用いて、３つのステップについて説明する。
第１のステップにおいて、位置情報Ｐ１を取得する。
第２のステップにおいて、位置情報Ｐ１に基づいて、第１の領域６８１を決定する。
第３のステップにおいて、第１の領域６８１に表示する画像として、他の領域に表示する画像よりも輝度が高められた画像（画像情報Ｖ１）を生成する。
例えば、演算装置６１０は、位置情報Ｐ１に基づいて、第１の領域６８１を決定する。具体的には、第１の領域６８１の形状を楕円状、円形状、多角形状または矩形状等にすることができる。例えば、位置情報Ｐ１を含む半径６０ｃｍ以下好ましくは５ｃｍ以上３０ｃｍ以下の範囲を第１の領域６８１に決定する。
なお、第１の領域６８１に表示する画像として、他の領域に表示する画像よりも輝度が高められた画像を生成する方法としては、第１の領域６８１に表示する画像の輝度を、他の領域に表示する画像の輝度の１１０％以上好ましくは１２０％以上２００％以下に高める。または、第１の領域に表示する画像の輝度の平均を、他の領域に表示する画像の輝度の平均の１１０％以上好ましくは１２０％以上２００％以下に高める。
上述のプログラムを実行することにより、情報処理装置６００は、位置情報Ｐ１に基づいて第１の領域６８１に表示する画像として、他の領域に表示する画像よりも輝度が高められた画像情報Ｖ１を生成することができる。その結果、操作者は操作を快適に行うことが可能となり、利便性に優れた情報処理装置６００を提供することができる。
［入出力インターフェース］
入出力インターフェース６１５は、端子または配線を有する。また、入出力インターフェース６１５は、情報を供給する機能と、情報を供給される機能とを有する。例えば、入出力インターフェース６１５は、伝送路６１４及び入出力装置６２０のいずれか一方または双方と電気的に接続することができる。
［伝送路］
伝送路６１４は配線を有する。また、伝送路６１４は、情報を供給する機能と、情報を供給される機能とを有する。例えば、伝送路６１４は、演算部６１１、記憶部６１２または入出力インターフェース６１５と電気的に接続することができる。
［入出力装置］
入出力装置６２０は、表示部６３０と、入力部６４０と、検知部６５０と、通信部６９０と、を有する。
［表示部］
表示部６３０は表示パネルを有する。当該表示パネルは、画素を有し、画素は反射型の表示素子と、透過型の発光素子とを有する構成とすればよい。また、画像情報を用いて反射型の表示素子の反射率を高め、表示する画像の輝度を高めることができる。または、画像情報を用いて発光素子の輝度を高め、表示する画像の輝度を高めることができる。
［入力部］
入力部６４０は入力パネルを有する。例えば、入力パネルは、近接センサを有する。当該近接センサは、ポインタ６８２を検知する機能を有する。なお、ポインタ６８２は、指やスタイラスペン等を用いればよい。また、当該スタイラスペンとしては、発光ダイオード等の発光素子、金属片またはコイル等用いればよい。
また、近接センサとしては、静電容量型の近接センサ、電磁誘導型の近接センサ、赤外線検知型の近接センサ、光電変換素子を用いた近接センサ等を用いればよい。
静電容量型の近接センサは、導電体を有し、当該導電体に対する近接を、検知する機能を有する。例えば、入力パネルの互いに異なる領域に複数の導電体を配設し、ポインタ６８２に用いられる指等が近接する領域を、導電体に寄生する容量の変化に基づいて特定し、位置情報を決定できる。
電磁誘導型の近接センサは、金属片やコイル等の検知回路に対する近接を検知する機能を有する。例えば、入力パネルの互いに異なる領域に複数の発振回路を配設し、ポインタ６８２に用いるスタイラスペン等に配設された金属片やコイル等が近接する領域を、発振回路の回路定数の変化に基づいて特定し、位置情報を決定できる。
光電変換素子を用いた近接センサは、発光素子の近接を、検知する機能を有する。例えば、入力パネルの互いに異なる領域に複数の光電変換素子を配設し、ポインタ６８２に用いるスタイラスペン等に配設された発光素子が近接する領域を、光電変換素子の起電力の変化に基づいて特定し、位置情報を決定できる。
［検知部］
検知部６５０としては、環境の明るさを検知する照度センサや人感センサ等を用いればよい。
［通信部］
通信部６９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を有する。
上記説明した情報処理装置６００としては、例えば、教育、デジタルサイネージまたはスマートテレビジョンシステム等に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
（実施の形態１５）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図９６及び図９７を用いて説明を行う。
＜１５−１．表示装置の斜視概略図＞
本実施の形態の表示装置について、図９６を用いて説明を行う。図９６は、表示装置５１０の斜視概略図である。
表示装置５１０は、基板５１１と基板５１２とが貼り合わされた構成を有する。図９６では、基板５１２を破線で明示している。
表示装置５１０は、表示部５１４、回路５１６、配線５１８等を有する。図９６では表示装置５１０にＩＣ５２０及びＦＰＣ５２２が実装されている例を示している。そのため、図９６に示す構成は、表示装置５１０、ＩＣ５２０、及びＦＰＣ５２２を有する表示モジュールということもできる。
回路５１６としては、例えば走査線駆動回路を用いることができる。
配線５１８は、表示部５１４及び回路５１６に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ５２２を介して外部から、またはＩＣ５２０から配線５１８に入力される。
図９６では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式またはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式等により、基板５１１にＩＣ５２０が設けられている例を示す。ＩＣ５２０は、例えば走査線駆動回路または信号線駆動回路などを有するＩＣを適用できる。なお、表示装置５１０には、ＩＣ５２０を設けない構成としてもよい。また、ＩＣ５２０を、ＣＯＦ方式等により、ＦＰＣに実装してもよい。
図９６には、表示部５１４の一部の拡大図を示している。表示部５１４には、複数の表示素子が有する電極５２４がマトリクス状に配置されている。電極５２４は、可視光を反射する機能を有し、液晶素子５７４（後述する）の反射電極として機能する。
また、図９６に示すように、電極５２４は開口部５２６を有する。さらに表示部５１４は、電極５２４よりも基板５１１側に、発光素子５８８を有する。発光素子５８８からの光は、電極５２４の開口部５２６を介して基板５１２側に射出される。発光素子５８８の発光領域の面積と開口部５２６の面積とは等しくてもよい。発光素子５８８の発光領域の面積と開口部５２６の面積のうち一方が他方よりも大きいと、位置ずれに対するマージンが大きくなるため好ましい。
＜１５−２．表示装置の断面図＞
図９７に、図９６で示した表示装置５１０の、ＦＰＣ５２２を含む領域の一部、回路５１６を含む領域の一部、及び表示部５１４を含む領域の一部をそれぞれ切断したときの断面図の一例を示す。
図９７に示す表示装置５１０は、基板５１１と基板５１２の間に、トランジスタ５０１ｔ、トランジスタ５０５ｔ、トランジスタ５０６ｔ、液晶素子５７４、発光素子５８８、絶縁層５３０、絶縁層５３１、着色層５３２等を有する。基板５１２と絶縁層５３０は接着層５３４を介して接着される。基板５１１と絶縁層５３１は接着層５３５を介して接着されている。
なお、図９７に示す表示装置５１０は、ハイブリッドディスプレイの一例である。また、表示装置５１０は、ハイブリッド表示を行うことができる。
ハイブリッド表示とは、１つのパネルにおいて、反射光と、自発光とを併用して、色調または光強度を互いに補完して、文字及び／または画像を表示する方法である。または、ハイブリッド表示とは、同一画素または同一副画素において複数の表示素子から、それぞれの光を用いて、文字及び／または画像を表示する方法である。ただし、ハイブリッド表示を行っているハイブリッドディスプレイを局所的にみると、複数の表示素子のいずれか一を用いて表示される画素または副画素と、複数の表示素子の二以上を用いて表示される画素または副画素と、を有する場合がある。
なお、本明細書等において、上記構成のいずれか１つまたは複数の表現を満たすものを、ハイブリッド表示という。
また、ハイブリッドディスプレイは、同一画素または同一副画素に複数の表示素子を有する。なお、複数の表示素子としては、例えば、光を反射する反射型素子と、光を射出する自発光素子とが挙げられる。なお、反射型素子と、自発光素子とは、それぞれ独立に制御することができる。ハイブリッドディスプレイは、表示部において、反射光、及び自発光のいずれか一方または双方を用いて、文字及び／または画像を表示する機能を有する。
基板５１２には、着色層５３２、遮光層５３６、絶縁層５３０、及び液晶素子５７４の共通電極として機能する電極５３７、配向膜５３８ｂ、絶縁層５３９等が設けられている。基板５１２の外側の面には、偏光板５４０を有する。絶縁層５３０は、平坦化層としての機能を有していてもよい。絶縁層５３０により、電極５３７の表面を概略平坦にできるため、液晶層５４１の配向状態を均一にできる。絶縁層５３９は、液晶素子５７４のセルギャップを保持するためのスペーサとして機能する。絶縁層５３９が可視光を透過する場合は、絶縁層５３９を液晶素子５７４の表示領域と重ねて配置してもよい。
液晶素子５７４は反射型の液晶素子である。液晶素子５７４は、画素電極として機能する電極５４２、液晶層５４１、電極５３７が積層された積層構造を有する。電極５４２の基板５１１側に接して、可視光を反射する電極５２４が設けられている。電極５２４は開口部５２６を有する。電極５４２及び電極５３７は可視光を透過する。液晶層５４１と電極５４２の間に配向膜５３８ａが設けられている。液晶層５４１と電極５３７との間に配向膜５３８ｂが設けられている。
液晶素子５７４において、電極５２４は可視光を反射する機能を有し、電極５３７は可視光を透過する機能を有する。基板５１２側から入射した光は、偏光板５４０により偏光され、電極５３７、液晶層５４１を透過し、電極５２４で反射する。そして液晶層５４１及び電極５３７を再度透過して、偏光板５４０に達する。このとき、電極５２４と電極５３７の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板５４０を介して射出される光の強度を制御することができる。また光は着色層５３２によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
図９７に示すように、開口部５２６には可視光を透過する電極５４２が設けられていることが好ましい。これにより、開口部５２６と重なる領域においてもそれ以外の領域と同様に液晶層５４１が配向するため、これらの領域の境界部で液晶の配向不良が生じ、光が漏れてしまうことを抑制できる。
接続部５４３において、電極５２４は、導電層５４４を介して、トランジスタ５０６ｔが有する導電層５４５と電気的に接続されている。トランジスタ５０６ｔは、液晶素子５７４の駆動を制御する機能を有する。
接着層５３４が設けられる一部の領域には、接続部５４６が設けられている。接続部５４６において、電極５４２と同一の導電膜を加工して得られた導電層と、電極５３７の一部が、接続体５４７により電気的に接続されている。したがって、基板５１２側に形成された電極５３７に、基板５１１側に接続されたＦＰＣ５２２から入力される信号または電位を、接続部５４６を介して供給することができる。
接続体５４７としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体５４７として、弾性変形、または塑性変形する材料を用いることが好ましい。
接続体５４７は、接着層５３４に覆われるように配置することが好ましい。例えば接着層５３４となるペースト等を塗布した後に、接続体５４７を配置すればよい。
発光素子５８８は、ボトムエミッション型の発光素子である。発光素子５８８は、絶縁層５３０側から画素電極として機能する電極５４８、ＥＬ層５７６、及び共通電極として機能する電極５７７の順に積層された積層構造を有する。電極５４８は、絶縁層５７８に設けられた開口を介して、トランジスタ５０５ｔが有する導電層５７９と接続されている。トランジスタ５０５ｔは、発光素子５８８の駆動を制御する機能を有する。絶縁層５３１が電極５４８の端部を覆っている。電極５７７は可視光を反射する材料を含み、電極５４８は可視光を透過する材料を含む。発光素子５８８が発する光は、絶縁層５３０、開口部５２６等を介して、基板５１２側に射出される。
液晶素子５７４及び発光素子５８８は、画素によって着色層の色を変えることで、様々な色を呈することができる。表示装置５１０は、液晶素子５７４を用いて、カラー表示を行うことができる。表示装置５１０は、発光素子５８８を用いて、カラー表示を行うことができる。
トランジスタ５０１ｔ、トランジスタ５０５ｔ、及びトランジスタ５０６ｔは、いずれも絶縁層５８０の基板５１１側の面上に形成されている。これらのトランジスタは、同一の工程を用いて作製することができる。
また、トランジスタ５０１ｔ、トランジスタ５０５ｔ、及びトランジスタ５０６ｔは、いずれも先の実施の形態１及び実施の形態２に示す、本発明の一態様の半導体装置を用いることができる。つまり、本発明の一態様の半導体装置と、複数の表示素子とを組み合わせることで、表示装置の電気特性の変動を抑制すると共に、信頼性を向上させることができる。従って、表示品位の高い表示装置を提供できる。
液晶素子５７４と電気的に接続される回路は、発光素子５８８と電気的に接続される回路と同一面上に形成されることが好ましい。これにより、２つの回路を別々の面上に形成する場合に比べて、表示装置の厚さを薄くすることができる。また、２つのトランジスタを同一の工程で作製できるため、２つのトランジスタを別々の面上に形成する場合に比べて、作製工程を簡略化することができる。
液晶素子５７４の画素電極は、トランジスタが有するゲート絶縁層を挟んで、発光素子５８８の画素電極とは反対に位置する。
トランジスタ５０５ｔは、発光素子５８８に流れる電流を制御するトランジスタ（駆動トランジスタともいう）である。なお、トランジスタのチャネル形成領域に用いる材料には、金属酸化物を用いると好ましい。また、トランジスタ５０５ｔとは別に、画素の選択、非選択状態を制御するトランジスタ（スイッチングトランジスタ、または選択トランジスタともいう）を設けてもよい。
絶縁層５８０の基板５１１側には、絶縁層５８１、絶縁層５８２、絶縁層５８３等の絶縁層が設けられている。絶縁層５８１は、その一部が各トランジスタの下地絶縁層として機能する。絶縁層５８２は、トランジスタのゲート絶縁層として機能する。絶縁層５８３は、トランジスタの保護絶縁膜として機能する。絶縁層５７８は、平坦化層としての機能を有する。なお、トランジスタを覆う絶縁層の数は限定されず、単層であっても２層以上であってもよい。
各トランジスタを覆う絶縁層の少なくとも一層に、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層をバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。
トランジスタ５０１ｔ、トランジスタ５０５ｔ、及びトランジスタ５０６ｔは、ゲートとして機能する導電層５８４、ゲート絶縁層として機能する絶縁層５５８、ソース及びドレインとして機能する導電層５４５及び導電層５８５、並びに、半導体層５８６を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
トランジスタ５０１ｔ及びトランジスタ５０５ｔは、トランジスタ５０６ｔの構成に加えて、ゲートとして機能する導電層５８７を有する。
トランジスタ５０１ｔ及びトランジスタ５０５ｔには、チャネルが形成される半導体層を２つのゲートで挟持する構成が適用されている。２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
または、２つのゲートのうち、一方にしきい値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタのしきい値電圧を制御することができる。
なお、表示装置が有するトランジスタの構造に限定はない。回路５１６が有するトランジスタと、表示部５１４が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。回路５１６が有する複数のトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様に、表示部５１４が有する複数のトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。
基板５１１の基板５１２と重ならない領域には、接続部５８９が設けられている。接続部５８９では、配線５１８が接続層５９０を介してＦＰＣ５２２と電気的に接続されている。接続部５８９は、接続部５４３と同様の構成を有している。接続部５８９の上面は、電極５４２と同一の導電膜を加工して得られた導電層が露出している。これにより、接続部５８９とＦＰＣ５２２とを接続層５９０を介して電気的に接続することができる。
基板５１２の外側の面に配置する偏光板５４０として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子５７４に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
なお、基板５１２の外側には各種光学部材を配置することができる。光学部材としては、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルム等が挙げられる。また、基板５１２の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜等を配置してもよい。
基板５１１及び基板５１２には、それぞれ、ガラス、石英、セラミック、サファイヤ、有機樹脂などを用いることができる。基板５１１及び基板５１２に可撓性を有する材料を用いると、表示装置の可撓性を高めることができる。
液晶素子５７４としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
液晶素子５７４には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。
液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
反射型の液晶素子を用いる場合には、表示面側に偏光板５４０を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。
偏光板５４０よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせて用いることができる。
本実施例においては、試料Ｇ１乃至試料Ｇ４を作製し、ＴＤＳ評価及びシート抵抗評価を行った。
＜１−１．各試料の構造＞
まず、各試料の構造について、図７６を用いて説明する。なお、図７６は、実施例の試料の構造を説明する断面図である。
試料Ｇ１乃至試料Ｇ４は、基板１１０２と、基板１１０２上の酸化物半導体１１０８と、酸化物半導体１１０８上の絶縁体１１１０と、を有する。
＜１−２．各試料の作製方法＞
次に、各試料の作製方法について、説明する。
［試料Ｇ１の作製方法］
まず、基板１１０２上に酸化物半導体１１０８を形成した。
基板１１０２としては、ガラス基板を用い、酸化物半導体１１０８としては、膜厚が４０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を、スパッタリング装置を用いて形成した。当該Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量３５ｓｃｃｍのアルゴンガスと、流量１５ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．２Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に１５００ＷのＡＣ電力を供給して成膜した。
次に、酸化物半導体１１０８上に絶縁体１１１０を形成した。
絶縁体１１１０としては、膜厚が２０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ装置を用いて形成した。酸化窒化シリコン膜の成膜条件としては、基板温度を３５０℃とし、流量６ｓｃｃｍのシランガスと、流量１８０００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２５０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に５００ＷのＲＦ電源を供給して成膜した。
次に、熱処理を行った。当該熱処理としては、基板温度を３５０℃とし、窒素雰囲気下で１時間処理した。
以上の工程により、本実施例の試料Ｇ１を作製した。
［試料Ｇ２の作製方法］
試料Ｇ２としては、試料Ｇ１と同様の条件にて、基板１１０２上に酸化物半導体１１０８と、を形成した。
次に、酸化物半導体１１０８上に絶縁体１１１０を形成した。
絶縁体１１１０としては、膜厚が２０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ装置を用いて形成した。成膜条件としては、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電源を供給して成膜した。
次に、熱処理を行った。当該熱処理としては、基板温度を３５０℃とし、窒素雰囲気下で１時間処理した。
以上の工程により、本実施例の試料Ｇ２を作製した。
［試料Ｇ３の作製方法］
試料Ｇ３としては、試料Ｇ１と同様の条件にて、基板１１０２上に酸化物半導体１１０８と、を形成した。
次に、絶縁体１１１０として、試料Ｇ１と同様の条件にて、膜厚が５０ｎｍの酸化窒化シリコン膜を、酸化物半導体１１０８上に形成した。
次に、熱処理を行った。当該熱処理としては、基板温度を３５０℃とし、窒素雰囲気下で１時間処理した。
以上の工程により、本実施例の試料Ｇ３を作製した。
［試料Ｇ４の作製方法］
試料Ｇ４としては、試料Ｇ２と同様の条件にて、基板１１０２上に酸化物半導体１１０８と、を形成した。
次に、絶縁体１１１０として、試料Ｇ１と同様の条件にて、膜厚が５０ｎｍの酸化窒化シリコン膜を、酸化物半導体１１０８上に形成した。
次に、熱処理を行った。当該熱処理としては、基板温度を３５０℃とし、窒素雰囲気下で１時間処理した。
以上の工程により、本実施例の試料Ｇ４を作製した。
＜１−３．各試料のＴＤＳの測定結果＞
上記作製した試料Ｇ３、及び試料Ｇ４のＴＤＳの測定結果を図７７に、それぞれ示す。なお、図７７（Ａ）は試料Ｇ３の結果であり、図７７（Ｂ）は試料Ｇ４の結果である。また、ＴＤＳとしては、５０℃から５５０℃の温度範囲とした。
なお、図７７（Ａ）、及び図７７（Ｂ）において、ＴＤＳの測定対象としては、質量電荷比が３２、すなわち酸素分子に相当するガスの放出量を測定した結果である。なお、５０℃から２００℃においては表面に吸着している酸素ガスが検出されている。
図７７（Ａ）、及び図７７（Ｂ）に示す結果より、絶縁体１１１０において、試料Ｇ３は、試料Ｇ４よりも、過剰酸素を多く有することが確認できた。
＜１−４．各試料のシート抵抗の測定結果＞
上記作製した試料Ｇ１乃至試料Ｇ４のシート抵抗値の測定結果を図７８に示す。図７８に示す結果より、試料Ｇ１は、試料Ｇ２よりも、高抵抗化されていることが分かった。また、試料Ｇ３は、試料Ｇ４よりも、高抵抗化されていることが分かった。つまり、絶縁体１１１０が同じ膜厚である場合、絶縁体１１１０に、酸素を過剰に有している膜を用いることで、酸化物半導体１１０８を高抵抗化できることが確認できた。
また、図７８に示す結果より、加熱することにより、試料Ｇ１乃至試料Ｇ４は、高抵抗化することがわかった。これは、加熱により、酸素を過剰に有している膜から酸素が酸化物半導体１１０８に供給され、より効果的に高抵抗となることが示唆される。
以上、本実施例に示す構成は、他の実施例または実施の形態と適宜組み合わせて用いることができる。
本実施例においては、トランジスタを作製し、断面観察と、エミッション顕微鏡によって観察された特性の評価を行った。
図７９に示すトランジスタ１００Ｚに相当するトランジスタが形成された試料（試料Ｈ１、及び試料Ｈ２）を作製し評価を行った。なお、図７９に示すトランジスタ１００Ｚの上面図としては、図４に示すトランジスタ１００Ａと同様のため、ここでは省略する。
なお、試料Ｈ１は、絶縁体１１６の形成前に、アルゴンガス及び窒素ガスの混合雰囲気下で、プラズマ処理を行った試料である。試料Ｈ２は、絶縁体１１６の形成前に、アルゴンガス雰囲気下で、プラズマ処理を行った試料である。
本実施例で作製した試料Ｈ１乃至試料Ｈ２について、以下説明を行う。なお、以下の説明において、図７９に示すトランジスタ１００Ｚに付記した符号を用いて説明する。
＜２−１．試料Ｈ１および試料Ｈ２の作製方法＞
まず、基板１０２上に導電体１０６を形成した。基板１０２としては、ガラス基板を用いた。また、導電体１０６としては、厚さ１０ｎｍの窒化タンタル膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。
次に、基板１０２及び導電体１０６上に絶縁体１０４を形成した。絶縁体１０４としては、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを、プラズマＣＶＤ装置を用いて形成した。
絶縁体１０４の成膜条件としては、基板温度を３５０℃とし、流量２００ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に２０００ＷのＲＦ電力を供給して、厚さ５０ｎｍの窒化シリコン膜を成膜し、次に、アンモニアガスの流量を２０００ｓｃｃｍに変更して、厚さ３００ｎｍの窒化シリコン膜を成膜し、次に、アンモニアガスの流量を１００ｓｃｃｍに変更して、厚さ５０ｎｍの窒化シリコン膜を成膜した。続いて、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して、厚さ５０ｎｍの酸化窒化シリコン膜を成膜した。
次に、絶縁体１０４上に酸化物半導体１０８を形成した。酸化物半導体１０８としては、スパッタリング装置を用いて形成した。
酸化物半導体１０８としては、厚さ４０ｎｍの酸化物半導体を、基板温度を１７０℃とし、流量３５ｓｃｃｍのアルゴンガスと、流量１５ｓｃｃｍの酸素ガスと、をチャンバー内に導入し、圧力を０．２Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に１５００ＷのＡＣ電力を投入して成膜した。
次に、絶縁体１０４及び酸化物半導体１０８上に絶縁体１１０を形成した。
絶縁体１１０としては、膜厚が２０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ装置を用いて形成した。酸化窒化シリコン膜の成膜条件としては、基板温度を３５０℃とし、流量６ｓｃｃｍのシランガスと、流量１８０００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２５０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に５００ＷのＲＦ電源を供給して成膜した。
次に、絶縁体１１０及び絶縁体１０４の所望の領域を除去し、導電体１０６に達する開口部１４３を形成した。
次に、開口部１４３を覆うように、絶縁体１１０上に導電体１１２を形成した。導電体１１２としては、膜厚が１０ｎｍの１層目のＩｎ−Ｇａ−Ｚｎ酸化物と、膜厚が９０ｎｍの２層目のＩｎ−Ｇａ−Ｚｎ酸化物とを、スパッタリング装置を用いて形成した。１層目のＩｎ−Ｇａ−Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量２００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を供給して成膜した。２層目のＩｎ−Ｇａ−Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を供給して成膜した。
その後、絶縁体１１０及び導電体１１２を、ドライエッチング装置を用いて島状に加工し、酸化物半導体１０８の表面の一部を露出させた。
次に、絶縁体１０４、酸化物半導体１０８、及び導電体１１２上に絶縁体１１６を、１００ｎｍの厚さで形成した。絶縁体１１６としては、プラズマ処理と、成膜処理との２つのステップにより形成した。
試料Ｈ１は、プラズマ処理として、基板温度を２２０℃とし、流量１００ｓｃｃｍのアルゴンガス、及び流量１０００ｓｃｃｍの窒素ガスをチャンバー内に導入し、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して行った。続けて、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとをチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して窒化シリコン膜を成膜した。
試料Ｈ２は、プラズマ処理として、基板温度を２２０℃とし、流量１００ｓｃｃｍのアルゴンガスをチャンバー内に導入し、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して行った。続けて、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとをチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して窒化シリコン膜を成膜した。
次に、絶縁体１１６上に絶縁体１１８を形成した。
絶縁体１１８の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電力を供給して成膜した。
次に、絶縁体１１６、絶縁体１１８の所望の領域を除去し、酸化物半導体１０８に達する開口部１４１ａ、開口部１４１ｂを形成した。
開口部１４１ａ、開口部１４１ｂの形成方法としては、ドライエッチング法を用いた。
次に、開口部１４１ａ、開口部１４１ｂを覆うように、絶縁体１１８上に導電体を形成し、当該導電体を島状に加工することで、ソース電極及びドレイン電極として機能する導電体１２０ａ、１２１ａ、導電体１２０ｂ、１２１ｂを形成した。
導電体１２０ａ、１２１ａ、導電体１２０ｂ、１２１ｂとしては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。なお、導電体１２０ａ、１２１ａ、導電体１２０ｂ、１２１ｂの加工には、ウエットエッチング装置を用いた。
次に、熱処理を行った。当該熱処理としては、基板温度を２５０℃とし、窒素雰囲気下で１時間処理した。
以上の工程により、本実施例の試料Ｈ１及び試料Ｈ２を作製した。なお、試料Ｈ１及び試料Ｈ２の作製工程における最高温度は３５０℃であった。
＜２−２．断面観察について＞
次に、上記作製した試料Ｈ１及び試料Ｈ２において、チャネル長方向におけるゲート端の断面観察を行った。なお、断面観察は、走査型透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により行った。観察用の装置は日立ハイテクノロジーズ社製ＨＤ−２３００を用いた。図８０（Ａ）に試料Ｈ１のサンプルの断面ＳＴＥＭ観察結果を示す。図８０（Ｂ）に試料Ｈ２のサンプルの断面ＳＴＥＭ観察結果を示す。
試料Ｈ２の断面観察において、絶縁体１１６と導電体１１２の界面、及び絶縁体１１６と酸化物半導体１０８の界面には、凸凹が生じており、導電体１１２及び酸化物半導体１０８の表面が荒れていることが確認された。一方、試料Ｈ１の断面観察において、絶縁体１１６と導電体１１２の界面、及び絶縁体１１６と酸化物半導体１０８の界面は、平坦であり、導電体１１２及び酸化物半導体１０８の表面が荒れていないことが確認できた。
＜２−３．エミッション顕微鏡によって観察された特性について＞
次に、上記作製した試料Ｈ１を搭載したパネル、及び試料Ｈ２を搭載したパネルにおいて、エミッション顕微鏡によって観察された特性を評価した。なお、本観測は、浜松ホトニクス社製のエミッション顕微鏡（ＰＨＥＭＯＳ−１０００）を用い、ＣＣＤカメラ（ＣＣＤ；Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）で撮影した。また、ＣＣＤカメラの観察波長範囲は、３００ｎｍ以上１１００ｎｍ以下とした。
図８１（Ａ）には、試料Ｈ１を搭載したパネルにおいて、導電体１１２に電圧１５Ｖ印加し、導電体１２０ａ及び導電体１２０ｂはＧＮＤ固定した場合のエミッション顕微鏡によって観察された特性を示す。図８１（Ｂ）には、試料Ｈ１を搭載したパネルにおいて、導電体１１２に電圧２０Ｖ印加し、導電体１２０ａ及び導電体１２０ｂはＧＮＤ固定した場合のエミッション顕微鏡によって観察された特性を示す。図８１（Ｃ）には、試料Ｈ２を搭載したパネルにおいて、導電体１１２に電圧５Ｖ印加し、導電体１２０ａ及び導電体１２０ｂはＧＮＤ固定した場合のエミッション顕微鏡によって観察された特性を示す。
試料Ｈ２を搭載したパネルにおいて、図８１（Ｃ）の破線で囲う領域において、導電体１１２に５Ｖの電圧を印加した場合に、発光が確認された。一方、試料Ｈ１を搭載したパネルにおいて、図８１（Ａ）に示すように、導電体１１２に１５Ｖの電圧を印加した場合でも、発光は確認されなかった。試料Ｈ１を搭載したパネルにおいては、導電体１１２に２０Ｖの電圧を印加した場合に、図８１（Ｂ）の破線で囲う領域において、発光が確認された。
従って、アルゴンガス及び窒素ガスの混合雰囲気下においてプラズマ処理を行った場合に、導電体１１２および酸化物半導体１０８の表面荒れ、及び絶縁体１１０の側壁を経路とするリーク電流を抑制できることがわかった。
以上、本実施例に示す構成は、実施の形態、または他の実施例と適宜組み合わせて用いることができる。
本実施例においては、トランジスタを作製し、当該トランジスタのＩｄ−Ｖｇ特性の評価と、トランジスタのＧＢＴ試験の評価と、ゲート絶縁体の耐圧評価と、断面観察を行った。
各評価は、図７９に示すトランジスタ１００Ｚに相当するトランジスタが形成された試料（試料Ｊ１、試料Ｊ２、および試料Ｊ３）を作製し評価を行った。なお、図７９に示すトランジスタ１００Ｚの上面図としては、図４に示すトランジスタ１００Ａと同様のため、ここでは省略する。
なお、試料Ｊ１は、絶縁体１１６の形成前に、アルゴンガス及び窒素ガスの混合雰囲気下で、プラズマ処理を行い、絶縁体１１０の厚さを５０ｎｍで成膜した。試料Ｊ２は、絶縁体１１６の形成前に、アルゴンガス及び窒素ガスの混合雰囲気下で、プラズマ処理を行い、絶縁体１１０の厚さを２０ｎｍで成膜した。また、試料Ｊ３は、絶縁体１１６の形成前に、アルゴンガス雰囲気下で、プラズマ処理を行い、試料Ｊ１及び試料Ｊ２と異なる条件で絶縁体１１０の厚さを２０ｎｍで成膜した。
本実施例で作製した試料Ｊ１乃至試料Ｊ３について、以下説明を行う。なお、以下の説明において、図７９に示すトランジスタ１００Ｚに付記した符号を用いて説明する。
＜３−１．試料Ｊ１乃至Ｊ３の作製方法＞
まず、基板１０２上に導電体１０６を形成した。基板１０２としては、ガラス基板を用いた。また、導電体１０６としては、厚さ１０ｎｍの窒化タンタル膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。
次に、基板１０２及び導電体１０６上に絶縁体１０４を形成した。絶縁体１０４としては、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを、プラズマＣＶＤ装置を用いて形成した。
絶縁体１０４の成膜条件としては、基板温度を３５０℃とし、流量２００ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に２０００ＷのＲＦ電力を供給して、厚さ５０ｎｍの窒化シリコン膜を成膜し、次に、アンモニアガスの流量を２０００ｓｃｃｍに変更して、厚さ３００ｎｍの窒化シリコン膜を成膜し、次に、アンモニアガスの流量を１００ｓｃｃｍに変更して、厚さ５０ｎｍの窒化シリコン膜を成膜した。続いて、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して、厚さ５０ｎｍの酸化窒化シリコン膜を成膜した。
次に、絶縁体１０４上に酸化物半導体１０８を形成した。酸化物半導体１０８としては、スパッタリング装置を用いて形成した。
酸化物半導体１０８としては、厚さ３０ｎｍの酸化物半導体を、基板温度を１７０℃とし、流量３５ｓｃｃｍのアルゴンガスと、流量１５ｓｃｃｍの酸素ガスと、をチャンバー内に導入し、圧力を０．２Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に１５００ＷのＡＣ電力を投入して成膜した。
次に、絶縁体１０４及び酸化物半導体１０８上に絶縁体１１０を形成した。
試料Ｊ１は、絶縁体１１０として、膜厚が５０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ装置を用いて形成した。酸化窒化シリコン膜の成膜条件としては、基板温度を３５０℃とし、流量６ｓｃｃｍのシランガスと、流量１８０００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２５０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に５００ＷのＲＦ電源を供給して成膜した。
試料Ｊ２は、絶縁体１１０として、膜厚が２０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ装置を用いて形成した。酸化窒化シリコン膜の成膜条件としては、基板温度を３５０℃とし、流量６ｓｃｃｍのシランガスと、流量１８０００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２５０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に５００ＷのＲＦ電源を供給して成膜した。
試料Ｊ３は、絶縁体１１０として、膜厚が２０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ装置を用いて形成した。酸化窒化シリコン膜の成膜条件としては、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電源を供給して成膜した。
次に、絶縁体１１０及び絶縁体１０４の所望の領域を除去し、導電体１０６に達する開口部１４３を形成した。
次に、開口部１４３を覆うように、絶縁体１１０上に導電体１１２を形成した。導電体１１２としては、膜厚が１０ｎｍの１層目のＩｎ−Ｇａ−Ｚｎ酸化物と、膜厚が９０ｎｍの２層目のＩｎ−Ｇａ−Ｚｎ酸化物とを、スパッタリング装置を用いて形成した。１層目のＩｎ−Ｇａ−Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量２００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を供給して成膜した。２層目のＩｎ−Ｇａ−Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を供給して成膜した。
その後、絶縁体１１０及び導電体１１２を、ドライエッチング装置を用いて島状に加工し、酸化物半導体１０８の表面の一部を露出させた。
次に、絶縁体１０４、酸化物半導体１０８、及び導電体１１２上に絶縁体１１６を、１００ｎｍの厚さで形成した。絶縁体１１６としては、プラズマ処理と、成膜処理との２つのステップにより形成した。
試料Ｊ１及び試料Ｊ２は、プラズマ処理として、基板温度を２２０℃とし、流量１００ｓｃｃｍのアルゴンガス、及び流量１０００ｓｃｃｍの窒素ガスをチャンバー内に導入し、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して行った。続けて、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとをチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して窒化シリコン膜を成膜した。
試料Ｊ３は、プラズマ処理として、基板温度を２２０℃とし、流量１００ｓｃｃｍのアルゴンガスをチャンバー内に導入し、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して行った。続けて、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとをチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して窒化シリコン膜を成膜した。
次に、絶縁体１１６上に絶縁体１１８を形成した。
絶縁体１１８の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電力を供給して成膜した。
次に、絶縁体１１６、絶縁体１１８の所望の領域を除去し、酸化物半導体１０８に達する開口部１４１ａ、開口部１４１ｂを形成した。
開口部１４１ａ、開口部１４１ｂの形成方法としては、ドライエッチング法を用いた。
次に、開口部１４１ａ、開口部１４１ｂを覆うように、絶縁体１１８上に導電体を形成し、当該導電体を島状に加工することで、ソース電極及びドレイン電極として機能する導電体１２０ａ、１２１ａ、導電体１２０ｂ、１２１ｂを形成した。
導電体１２０ａ、１２１ａ、導電体１２０ｂ、１２１ｂとしては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。なお、導電体１２０ａ、１２１ａ、導電体１２０ｂ、１２１ｂの加工には、ウエットエッチング装置を用いた。
次に、熱処理を行った。当該熱処理としては、基板温度を２５０℃とし、窒素雰囲気下で１時間処理した。
以上の工程により、本実施例の試料Ｊ１乃至試料Ｊ３を作製した。なお、試料Ｊ１乃至試料Ｊ３の作製工程における最高温度は３５０℃であった。
＜３−２．Ｉｄ−Ｖｇ特性について＞
次に、上記作製した試料Ｊ１乃至試料Ｊ３のＩｄ−Ｖｇ特性を測定した。なお、Ｉｄ−Ｖｇ特性の測定において、トランジスタ１００Ｚの第１のゲート電極として機能する導電体１０６に印加する電圧（Ｖｂｇ）、及び第２のゲート電極として機能する導電体１１２に印加する電圧（Ｖｇ）としては、試料Ｊ１は−１５Ｖから＋１５Ｖまで、試料Ｊ２及び試料Ｊ３は、−１０Ｖから＋１０Ｖまで、それぞれ０．２５Ｖのステップで印加した。また、ソース電極として機能する、導電体１２０ａ、１２１ａに印加する電圧（Ｖｓ）を０Ｖ（ｃｏｍｍｏｎ）とし、ドレイン電極として機能する導電体１２０ｂ、１２１ｂに印加する電圧（Ｖｄ）を０．１Ｖ及び１０Ｖとした。
試料Ｊ１乃至試料Ｊ３のＩｄ−Ｖｇ特性結果を、図８２に示す。また、図８２において、縦軸がＩｄ（Ａ）を、横軸がＶｇ（Ｖ）を、それぞれ表す。
図８２に示す結果から、本実施例で作製した試料Ｊ１及び試料Ｊ２は、試料Ｊ３と比較してオン電流が高く、電気特性のばらつきの抑制されたトランジスタを有することが確認できた。つまり、アルゴンおよび窒素の混合雰囲気下でプラズマ処理を行うことで、オン電流が高く、電気特性のばらつきの抑制されたトランジスタを有することが確認された。さらに、ゲート絶縁体として機能する絶縁体１１０が酸素過剰領域を有することで、ゲート絶縁体の薄膜化が可能であることが確認できた。
＜３−３．ゲートバイアス−熱ストレス試験（ＧＢＴ試験）について＞
次に、上記作製した試料Ｊ２の信頼性評価を行った。信頼性評価としては、ＧＢＴ試験とした。
本実施例でのＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）試験条件としては、ゲート電圧（Ｖｇ）を±５Ｖ、とし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境及び光照射環境（白色ＬＥＤにて約１００００ｌｘの光を照射）の２つの環境で、それぞれ行った。すなわち、トランジスタのソース電極とドレイン電極を同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間（ここでは１時間）印加した。
また、ゲート電極に与える電位がソース電極及びドレイン電極の電位よりも高い場合をプラスストレスとし、ゲート電極に与える電位がソース電極及びドレイン電極の電位よりも低い場合をマイナスストレスとした。したがって、測定環境と合わせて、プラスＧＢＴ（ダーク）、マイナスＧＢＴ（ダーク）、プラスＧＢＴ（光照射）、及びマイナスＧＢＴ（光照射）の合計４条件にて信頼性評価を実施した。
なお、プラスＧＢＴ（ダーク）をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とし、マイナスＧＢＴ（ダーク）を、ＮＢＴＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とし、プラスＧＢＴ（光照射）をＰＢＩＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とし、マイナスＧＢＴ（光照射）をＮＢＩＴＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とする。
試料Ｊ２のＧＢＴ試験結果を図８３に示す。また、図８３において、縦軸がトランジスタのしきい値電圧の変化量（ΔＶｔｈ）を、横軸が各ストレス条件を、それぞれ示す。
図８３に示す結果から、本実施例で作製した試料Ｊ２が有するトランジスタは、ＧＢＴ試験における、しきい値電圧の変化量（ΔＶｔｈ）が、±１Ｖ以内であった。したがって、試料Ｊ２が有するトランジスタは、高い信頼性を有することが確認された。つまり、ゲート絶縁体に酸素が過剰に存在することで、トランジスタは、高い信頼性を有することが確認された。
＜３−４．ゲート絶縁体の耐圧試験について＞
次に、上記作製した試料Ｊ２及び試料Ｊ３のゲート絶縁体の耐圧評価を行った。ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）をＧＮＤ固定とし、ゲート電圧（Ｖｇ）を０Ｖから３０Ｖまで印加した。
試料Ｊ２のゲート絶縁体の耐圧試験を、図８４（Ａ）に示す。また、試料Ｊ３のゲート絶縁体の耐圧試験を、図８４（Ｂ）に示す。なお、図８４（Ａ）及び図８４（Ｂ）において、縦軸が電流密度（Ａ／ｃｍ２）を、横軸がゲート絶縁体に掛かる電界強度（ＭＶ／ｃｍ）を、それぞれ表す。なお、電流密度が１．０×１０−６Ａ／ｃｍ２以上となる場合に、リーク電流が生じたとする。
図８４に示す結果から、本実施例で作製した試料Ｊ２は、電界強度が、８ＭＶ／ｃｍ（８．０×１０６Ｖ／ｃｍ）までは、リーク電流を抑制していることが確認できた。酸化物半導体の表面が平坦であるため、ゲート絶縁体を薄膜化することが可能であることがわかる。また、酸化物半導体の表面が平坦であるため、本発明の一態様では、トランジスタの耐圧特性を８ＭＶ／ｃｍ以上、好ましくは１０ＭＶ／ｃｍ（１．０×１０７Ｖ／ｃｍ）以上とすることができる。
＜３−５．断面観察について＞
次に、上記作製した試料Ｊ２において、チャネル長Ｌ＝０．７μｍ、チャネル幅Ｗ＝５０μｍのトランジスタのチャネル長方向における断面観察、及びＩｄ−Ｖｇ特性を測定した。図８５（Ａ）に断面観察の結果を、図８５（Ｂ）にＩｄ−Ｖｇ特性の測定結果を示す。なお、断面観察は、＜２−２．断面観察について＞と同様の条件で行った。また、Ｉｄ−Ｖｇ特性の測定は、＜３−２．Ｉｄ−Ｖｇ特性について＞と同様の条件で行った。
試料Ｊ２の断面観察において、導電体１１２及び酸化物半導体１０８の上面は平坦であり、表面が荒れていないことが確認できた。また、図８５（Ｂ）に示す結果から、本実施例で作製した試料Ｊ２は、電界効果移動度が高く、電気特性のばらつきの抑制されたトランジスタを有することが確認できた。
以上、本実施例に示す構成は、実施の形態、または他の実施例と適宜組み合わせて用いることができる。
本実施例においては、図８６（Ａ）に示す構成の試料Ｋ１、および試料Ｋ２を作製し、表面粗さの測定を行った。
本実施例で作製した試料Ｋ１、および試料Ｋ２について、以下説明を行う。なお、以下の説明において、図８６（Ａ）に示す構成に付記した符号を用いて説明する。
＜４−１．試料Ｋ１、および試料Ｋ２の作製方法＞
まず、基板４１０２上に酸化物半導体４１０８を形成した。基板４１０２としては、ガラス基板を用いた。また、酸化物半導体４１０８としては、スパッタリング装置を用いて形成した。
酸化物半導体４１０８としては、厚さ３０ｎｍの酸化物半導体を、基板温度を１７０℃とし、流量３５ｓｃｃｍのアルゴンガスと、流量１５ｓｃｃｍの酸素ガスと、をチャンバー内に導入し、圧力を０．２Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に１５００ＷのＡＣ電力を投入して成膜した。
次に、酸化物半導体４１０８上に絶縁体４１１０を形成した。
絶縁体４１１０としては、膜厚が３０ｎｍの１層目の酸化窒化シリコン膜と、膜厚が１００ｎｍの２層目の酸化窒化シリコン膜と、膜厚が２０ｎｍの３層目の酸化窒化シリコン膜とをプラズマＣＶＤ装置を用いて形成した。１層目の酸化窒化シリコン膜の成膜条件としては、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電源を供給して成膜した。また、２層目の酸化窒化シリコン膜の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電源を供給して成膜した。また、３層目の酸化窒化シリコン膜の成膜条件としては、１層目の酸化窒化シリコン膜の成膜条件と同じとした。
次に、絶縁体４１１０上に、導電体４１１２を形成した。導電体４１１２としては、膜厚が１０ｎｍの１層目のＩｎ−Ｇａ−Ｚｎ酸化物と、膜厚が９０ｎｍの２層目のＩｎ−Ｇａ−Ｚｎ酸化物とを、スパッタリング装置を用いて形成した。１層目のＩｎ−Ｇａ−Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量２００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を供給して成膜した。２層目のＩｎ−Ｇａ−Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を供給して成膜した。
その後、絶縁体４１１０及び導電体４１１２を、ドライエッチング装置を用いて島状に加工し、酸化物半導体４１０８の表面の一部を露出させた。
次に、酸化物半導体４１０８、及び導電体４１１２上からプラズマ処理を行った。
試料Ｋ１は、プラズマ処理として、基板温度を２２０℃とし、流量１００ｓｃｃｍのアルゴンガス、及び流量１０００ｓｃｃｍの窒素ガスをチャンバー内に導入し、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して行った。
試料Ｋ２は、プラズマ処理として、基板温度を２２０℃とし、流量１００ｓｃｃｍのアルゴンガスをチャンバー内に導入し、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して行った。
以上の工程により、本実施例の試料Ｋ１、及び試料Ｋ２を作製した。
＜４−２．表面粗さの評価結果について＞
上記作製した試料Ｋ１、および試料Ｋ２において、酸化物半導体４１０８の表面粗さを測定した。なお、表面粗さの測定には、エスアイアイ・ナノテクノロジー株式会社製のＳＰＡ５００を用いた。測定範囲は１μｍ×１μｍ、測定モードはＤＦＭ、ＳＩ−ＤＦ４０（背面Ａｌ有）のカンチレバーを用いた。なお、被形成面（ここでは酸化物半導体４１０８）の１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）と、１μｍ×１μｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さと、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）を測定した。
図８６（Ｂ）には、試料Ｋ１のＲａプロファイルを、図８６（Ｃ）には、試料Ｋ２のＲａプロファイルをそれぞれ示す。また、測定サンプルの表面粗さ測定の結果を定量化した値を表１に示す。
試料Ｋ１は、試料Ｋ２よりも、平均面粗さが１０分の１、二乗平均平方根粗さが８分の１に抑えられていることがわかった。また、最大高低差は３分の１に抑えられていることがわかった。従って、試料Ｋ１は、試料Ｋ２よりも、平坦性が高いことが確認できた。これは、酸化物半導体４１０８上から行ったプラズマ処理の条件に起因することが示唆される。試料Ｋ１はアルゴンガス及び窒素ガスの混合雰囲気下でプラズマ処理が実施されたのに対し、試料Ｋ２はアルゴンガス雰囲気下でプラズマ処理されている。このように、本発明の一態様の作製方法を用いることで、酸化物半導体の表面粗さを抑制できることが確認された。
以上、本実施例に示す構成は、実施の形態、または他の実施例と適宜組み合わせて用いることができる。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１００Ｆ トランジスタ
１００Ｇ トランジスタ
１００Ｈ トランジスタ
１００Ｊ トランジスタ
１００Ｋ トランジスタ
１００Ｌ トランジスタ
１００Ｍ トランジスタ
１００Ｎ トランジスタ
１００Ｐ トランジスタ
１００Ｑ トランジスタ
１００Ｒ トランジスタ
１００Ｓ トランジスタ
１００Ｔ トランジスタ
１００Ｕ トランジスタ
１００Ｖ トランジスタ
１００Ｗ トランジスタ
１００Ｘ トランジスタ
１００Ｙ トランジスタ
１００Ｚ トランジスタ
１０２ 基板
１０４ 絶縁体
１０６ 導電体
１０７ 酸化物半導体
１０８ 酸化物半導体
１０８＿１ 酸化物半導体
１０８＿２ 酸化物半導体
１０８＿３ 酸化物半導体
１０８ｆ 領域
１０８ｉ 領域
１０８ｓ 領域
１０８ｄ 領域
１１０ 絶縁体
１１０＿０ 絶縁体
１１１ 金属酸化物
１１１＿０ 金属酸化物
１１２ 導電体
１１２＿０ 導電体
１１３ 金属酸化物
１１３＿０ 金属酸化物
１１３＿１ 金属酸化物
１１６ 絶縁体
１１８ 絶縁体
１２０ａ 導電体
１２０ｂ 導電体
１２１ａ 導電体
１２１ｂ 導電体
１２２ 絶縁体
１４０ マスク
１４１ａ 開口部
１４１ｂ 開口部
１４３ 開口部
２０１ トランジスタ
２０３ トランジスタ
２０７ａ 液晶素子
２０７ｂ 液晶素子
２１１ 基板
２１２ 絶縁体
２１３ 絶縁体
２１５ 絶縁体
２１７ 絶縁体
２１９ 絶縁体
２２３ 酸化物半導体
２４１ 着色膜
２４３ 遮光膜
２４５ 絶縁体
２４７ スペーサ
２４９ 液晶
２５１ 導電体
２５２ 導電体
２５３ 絶縁体
２５５ 導電体
２６１ 基板
３０５ 基板
３１０ 導電体
３１２ 導電体
３１５ 導電体
３２０ 導電体
３２５ 導電体
３３０ レジスト
３３２ 露光領域
３３５ 未露光領域
３３６ 露光領域
３３８ 未露光領域
３４０ レジストマスク
３４５ レジストマスク
３５０ 絶縁体
３５５ 絶縁体
３６０ フォトマスク
３６２ フォトマスク
５０１ 画素回路
５０１ｔ トランジスタ
５０５ｔ トランジスタ
５０６ｔ トランジスタ
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５１０ 表示装置
５１１ 基板
５１２ 基板
５１４ 表示部
５１６ 回路
５１８ 配線
５２０ ＩＣ
５２２ ＦＰＣ
５２４ 電極
５２６ 開口部
５３０ 絶縁層
５３１ 絶縁層
５３２ 着色層
５３４ 接着層
５３５ 接着層
５３６ 遮光層
５３７ 電極
５３８ａ 配向膜
５３８ｂ 配向膜
５３９ 絶縁層
５４０ 偏光板
５４１ 液晶層
５４２ 電極
５４３ 接続部
５４４ 導電層
５４５ 導電層
５４６ 接続部
５４７ 接続体
５４８ 電極
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
５７４ 液晶素子
５７６ ＥＬ層
５７７ 電極
５７８ 絶縁層
５７９ 導電層
５８０ 絶縁層
５８１ 絶縁層
５８２ 絶縁層
５８３ 絶縁層
５８４ 導電層
５８５ 導電層
５８６ 半導体層
５８７ 導電層
５８８ 発光素子
５８９ 接続部
５９０ 接続層
６００ 情報処理装置
６１０ 演算装置
６１１ 演算部
６１２ 記憶部
６１４ 伝送路
６１５ 入出力インターフェース
６２０ 入出力装置
６３０ 表示部
６４０ 入力部
６５０ 検知部
６８１ 領域
６８２ ポインタ
６９０ 通信部
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁体
７３２ 封止膜
７３４ 絶縁体
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁体
７７２ 導電体
７７３ 絶縁体
７７４ 導電体
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電体
７８２ 発光素子
７８４ 導電体
７８６ ＥＬ層
７８８ 導電体
７９０ 容量素子
８００ インバータ
８１０ ＯＳトランジスタ
８２０ ＯＳトランジスタ
８３１ 信号波形
８３２ 信号波形
８４０ 破線
８４１ 実線
８５０ ＯＳトランジスタ
８６０ ＣＭＯＳインバータ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０３Ｄ 電圧生成回路
９０３Ｅ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０５Ａ 電圧生成回路
９０５Ｅ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
１１０２ 基板
１１０８ 酸化物半導体
１１１０ 絶縁体
１２８０ａ ｐ型トランジスタ
１２８０ｂ ｎ型トランジスタ
１２８０ｃ ｎ型トランジスタ
１２８１ 容量素子
１２８２ トランジスタ
１３１１ 配線
１３１２ 配線
１３１３ 配線
１３１４ 配線
１３１５ 配線
１３１６ 配線
１３１７ 配線
１３５１ トランジスタ
１３５２ トランジスタ
１３５３ トランジスタ
１３５４ トランジスタ
１３６０ 光電変換素子
１４０１ 信号
１４０２ 信号
１４０３ 信号
１４０４ 信号
１４０５ 信号
１５０１Ｃ 絶縁膜
１５０４ 導電膜
１５０５ 接合層
１５０６ 絶縁膜
１５０７ 金属酸化物
１５０８ 半導体膜
１５１１Ｂ 導電膜
１５１１Ｃ 導電膜
１５１２Ａ 導電膜
１５１２Ｂ 導電膜
１５１６ 絶縁膜
１５１８ 絶縁膜
１５１９Ｂ 端子
１５１９Ｃ 端子
１５２０ 機能層
１５２１ 絶縁膜
１５２２ 接続部
１５２８ 絶縁膜
１５３０ 画素回路
１５５０ 表示素子
１５５１ 電極
１５５２ 電極
１５５３ 層
１５７０ 基板
１５９１Ａ 開口部
１５９１Ｂ 開口部
１５９１Ｃ 開口部
１７００ 表示パネル
１７０２ 画素
１７０５ 封止材
１７５０ 表示素子
１７５１ 電極
１７５１Ｈ 開口部
１７５２ 電極
１７５３ 層
１７７０ 基板
１７７０Ｐ 機能膜
１７７１ 絶縁膜
４１０２ 基板
４１０８ 酸化物半導体
４１１０ 絶縁体
４１１２ 導電体
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部

Claims (10)

  1. 基板上に酸化物半導体を形成し、
    前記酸化物半導体上に絶縁体を形成し、
    前記絶縁体上に金属酸化物を形成し、
    前記金属酸化物上に導電体を形成し、
    前記酸化物半導体上の前記導電体、前記金属酸化物、前記絶縁体の一部を除去することで、前記酸化物半導体の一部を露出し、
    前記露出した酸化物半導体の表面にプラズマ処理を行い、
    前記露出した酸化物半導体、及び前記導電体上に窒化物絶縁体を形成し、
    前記プラズマ処理は、アルゴンガス及び窒素ガスの混合雰囲気下で行うことを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記プラズマ処理は、１５０℃以上３００℃未満の温度で実施されることを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記窒化物絶縁体の形成は、１５０℃以上３００℃未満の温度で実施されることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記プラズマ処理と、前記窒化物絶縁体の形成は、プラズマＣＶＤ装置を用いて連続的に処理されることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記金属酸化物は、ゲート絶縁体として機能することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項４のいずれか一において、
    前記金属酸化物は、ゲート電極として機能することを特徴とする半導体装置の作製方法。
  7. 電子機器の作製方法であって、
    前記電子機器は、半導体装置と、アンテナ、バッテリ、操作キー、または、筐体と、を有し、
    前記半導体装置は、請求項１乃至請求項６のいずれか一に記載の半導体装置の作製方法を用いて作製されていることを特徴とする電子機器の作製方法。
  8. 基板上の酸化物半導体と、
    前記酸化物半導体上の絶縁体と、
    前記絶縁体上の金属酸化物と、
    前記酸化物半導体、前記絶縁体、及び前記金属酸化物上の窒化物絶縁体と、を有するトランジスタであって、
    トランジスタのチャネル長は０．２μｍ以上１．５μｍ未満であり、
    前記絶縁体の膜厚は１０ｎｍ以上２００ｎｍ未満であり、
    トランジスタの耐圧特性が８．０×１０６Ｖ／ｃｍ以上であることを特徴とするトランジスタ。
  9. 請求項８において、
    前記チャネル長は、０．５μｍ以上１．０μｍ未満であることを特徴とするトランジスタ。
  10. 請求項８または請求項９において、
    前記絶縁体の膜厚は、２０ｎｍ以上１５０ｎｍ未満であることを特徴とするトランジスタ。
JP2016197917A 2015-10-12 2016-10-06 半導体装置の作製方法、及びトランジスタ Active JP6867134B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015201657 2015-10-12
JP2015201671 2015-10-12
JP2015201657 2015-10-12
JP2015201671 2015-10-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021065725A Division JP7059419B2 (ja) 2015-10-12 2021-04-08 トランジスタの作製方法

Publications (3)

Publication Number Publication Date
JP2017076787A true JP2017076787A (ja) 2017-04-20
JP2017076787A5 JP2017076787A5 (ja) 2019-11-14
JP6867134B2 JP6867134B2 (ja) 2021-04-28

Family

ID=58500113

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016197917A Active JP6867134B2 (ja) 2015-10-12 2016-10-06 半導体装置の作製方法、及びトランジスタ
JP2021065725A Active JP7059419B2 (ja) 2015-10-12 2021-04-08 トランジスタの作製方法
JP2022066270A Active JP7392026B2 (ja) 2015-10-12 2022-04-13 半導体装置の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021065725A Active JP7059419B2 (ja) 2015-10-12 2021-04-08 トランジスタの作製方法
JP2022066270A Active JP7392026B2 (ja) 2015-10-12 2022-04-13 半導体装置の作製方法

Country Status (4)

Country Link
US (1) US10158008B2 (ja)
JP (3) JP6867134B2 (ja)
TW (1) TWI715649B (ja)
WO (1) WO2017064590A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019082465A1 (ja) * 2017-10-26 2019-05-02 株式会社ジャパンディスプレイ 表示装置及びその製造方法
WO2019166925A1 (ja) * 2018-03-01 2019-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2020021939A1 (ja) * 2018-07-25 2020-01-30 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170104090A1 (en) * 2015-10-12 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
US10749005B1 (en) * 2017-03-30 2020-08-18 Dynax Semiconductor, Inc. Semiconductor device and method for manufacturing the same
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
US10720098B2 (en) * 2017-11-15 2020-07-21 Facebook Technologies, Llc Pulse-width-modulation control of micro LED
CN108711548B (zh) * 2018-05-21 2020-04-10 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、显示器
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20200050266A (ko) * 2018-11-01 2020-05-11 엘지디스플레이 주식회사 패널, 전자장치 및 트랜지스터
KR102711211B1 (ko) * 2018-11-02 2024-09-27 엘지디스플레이 주식회사 트랜지스터, 패널 및 전자장치
CN109950200B (zh) * 2019-03-26 2021-04-30 上海天马微电子有限公司 显示面板及其制作方法、显示装置
US11884854B2 (en) 2019-03-28 2024-01-30 Ecole Polytechnique Federale De Lausanne (Epfl) Method for producing an oxide shell around nanocrystals
KR20210010771A (ko) * 2019-07-19 2021-01-28 삼성디스플레이 주식회사 표시 장치
CN110479648B (zh) * 2019-08-13 2024-05-24 四川经纬达科技集团有限公司 一种芯片检测、包装的生产系统
CN114846623A (zh) * 2020-12-01 2022-08-02 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、显示装置
US20220238540A1 (en) * 2021-01-22 2022-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and methods of manufacturing thereof
KR20230078904A (ko) * 2021-11-26 2023-06-05 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN115261813A (zh) * 2022-08-05 2022-11-01 中国科学院光电技术研究所 一种介电常数可调控的多晶银薄膜及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272427A (ja) * 2008-05-07 2009-11-19 Canon Inc 薄膜トランジスタ及びその製造方法
JP2012104566A (ja) * 2010-11-08 2012-05-31 Toshiba Mobile Display Co Ltd 薄膜トランジスタ回路基板及びその製造方法
JP2012129511A (ja) * 2010-11-26 2012-07-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012257218A (ja) * 2011-05-19 2012-12-27 Semiconductor Energy Lab Co Ltd 回路及び回路の駆動方法
JP2013016785A (ja) * 2011-06-10 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2013070039A (ja) * 2011-09-07 2013-04-18 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US20130256652A1 (en) * 2012-04-02 2013-10-03 Yong Su LEE Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
JP2014199896A (ja) * 2012-05-01 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
JP2015181151A (ja) * 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015188079A (ja) * 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7875931B2 (en) * 2006-04-28 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with isolation using impurity
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7851277B2 (en) * 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101872927B1 (ko) 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5917035B2 (ja) 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6009226B2 (ja) 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8716073B2 (en) 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US8802493B2 (en) 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102412138B1 (ko) 2012-01-25 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20140001467A1 (en) 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20200019269A (ko) 2012-06-29 2020-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9263689B2 (en) 2013-02-13 2016-02-16 Rutgers, The State University Of New Jersey Organic optoelectronic devices incorporating plasmonic electrodes
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
CN112233982A (zh) 2014-02-28 2021-01-15 株式会社半导体能源研究所 半导体装置的制造方法
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20240090743A (ko) 2015-02-04 2024-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
CN114695562A (zh) 2015-05-22 2022-07-01 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
JP6851166B2 (ja) * 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2017098369A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272427A (ja) * 2008-05-07 2009-11-19 Canon Inc 薄膜トランジスタ及びその製造方法
JP2012104566A (ja) * 2010-11-08 2012-05-31 Toshiba Mobile Display Co Ltd 薄膜トランジスタ回路基板及びその製造方法
JP2012129511A (ja) * 2010-11-26 2012-07-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012257218A (ja) * 2011-05-19 2012-12-27 Semiconductor Energy Lab Co Ltd 回路及び回路の駆動方法
JP2013016785A (ja) * 2011-06-10 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2013070039A (ja) * 2011-09-07 2013-04-18 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US20130256652A1 (en) * 2012-04-02 2013-10-03 Yong Su LEE Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
JP2014199896A (ja) * 2012-05-01 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
JP2015181151A (ja) * 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015188079A (ja) * 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079986A (ja) * 2017-10-26 2019-05-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
WO2019082465A1 (ja) * 2017-10-26 2019-05-02 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US11133337B2 (en) 2017-10-26 2021-09-28 Japan Display Inc. Display device and method for manufacturing same
JP7109902B2 (ja) 2017-10-26 2022-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP7300442B2 (ja) 2018-03-01 2023-06-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2019166925A1 (ja) * 2018-03-01 2019-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11972945B2 (en) 2018-03-01 2024-04-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JPWO2019166925A1 (ja) * 2018-03-01 2021-03-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11374117B2 (en) 2018-03-01 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2020021939A1 (ja) * 2018-07-25 2020-01-30 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
JP7210179B2 (ja) 2018-07-25 2023-01-23 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
US11824063B2 (en) 2018-07-25 2023-11-21 Japan Display Inc. Method for producing semiconductor device
JP2020017610A (ja) * 2018-07-25 2020-01-30 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP7059419B2 (ja) 2022-04-25
US10158008B2 (en) 2018-12-18
JP2021108385A (ja) 2021-07-29
US20170104089A1 (en) 2017-04-13
TWI715649B (zh) 2021-01-11
JP6867134B2 (ja) 2021-04-28
WO2017064590A1 (en) 2017-04-20
TW201724181A (zh) 2017-07-01
JP7392026B2 (ja) 2023-12-05
JP2022095880A (ja) 2022-06-28

Similar Documents

Publication Publication Date Title
JP7059419B2 (ja) トランジスタの作製方法
JP7254867B2 (ja) 半導体装置の作製方法
JP7410110B2 (ja) 半導体装置
JP7352607B2 (ja) 半導体装置
JP2017076788A (ja) 半導体装置の作製方法
JP6803682B2 (ja) 半導体装置の作製方法
US10381486B2 (en) Semiconductor device and display device including the semiconductor device
JP2022186808A (ja) 液晶表示装置
JP2017076785A (ja) 半導体装置、及び半導体装置の作製方法
JP2016027649A (ja) 半導体装置、該半導体装置を有する表示装置
JP2017108065A (ja) 半導体装置の作製方法および該半導体装置を有する表示装置の作製方法
JP2017005064A (ja) 半導体装置、該半導体装置を有する表示装置
JP7026717B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20161013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210408

R150 Certificate of patent or registration of utility model

Ref document number: 6867134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250