KR102333604B1 - 반도체 장치, 이 반도체 장치를 포함하는 표시 장치 - Google Patents
반도체 장치, 이 반도체 장치를 포함하는 표시 장치 Download PDFInfo
- Publication number
- KR102333604B1 KR102333604B1 KR1020150064811A KR20150064811A KR102333604B1 KR 102333604 B1 KR102333604 B1 KR 102333604B1 KR 1020150064811 A KR1020150064811 A KR 1020150064811A KR 20150064811 A KR20150064811 A KR 20150064811A KR 102333604 B1 KR102333604 B1 KR 102333604B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide semiconductor
- insulating film
- semiconductor film
- oxygen
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 657
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 251
- 239000001301 oxygen Substances 0.000 claims abstract description 249
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 247
- 238000000034 method Methods 0.000 claims description 117
- 239000013078 crystal Substances 0.000 claims description 70
- 229910052718 tin Inorganic materials 0.000 claims description 10
- 229910052738 indium Inorganic materials 0.000 claims description 9
- 229910052727 yttrium Inorganic materials 0.000 claims description 9
- 229910052725 zinc Inorganic materials 0.000 claims description 9
- 229910052779 Neodymium Inorganic materials 0.000 claims description 8
- 229910052684 Cerium Inorganic materials 0.000 claims description 7
- 229910052746 lanthanum Inorganic materials 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 44
- 239000002184 metal Substances 0.000 abstract description 28
- 239000010408 film Substances 0.000 description 1356
- 239000000758 substrate Substances 0.000 description 178
- 239000000523 sample Substances 0.000 description 165
- 239000007789 gas Substances 0.000 description 129
- 239000011701 zinc Substances 0.000 description 84
- 239000010410 layer Substances 0.000 description 82
- 230000006870 function Effects 0.000 description 77
- 230000015572 biosynthetic process Effects 0.000 description 67
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 60
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 59
- 239000004973 liquid crystal related substance Substances 0.000 description 56
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 47
- 229910001882 dioxygen Inorganic materials 0.000 description 47
- 229910052710 silicon Inorganic materials 0.000 description 45
- 239000010703 silicon Substances 0.000 description 45
- 238000010438 heat treatment Methods 0.000 description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 42
- 238000004519 manufacturing process Methods 0.000 description 42
- 238000005259 measurement Methods 0.000 description 38
- 238000004544 sputter deposition Methods 0.000 description 35
- 229910052581 Si3N4 Inorganic materials 0.000 description 32
- 230000008569 process Effects 0.000 description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 32
- 229910052757 nitrogen Inorganic materials 0.000 description 30
- 238000004380 ashing Methods 0.000 description 29
- 239000001257 hydrogen Substances 0.000 description 28
- 229910052739 hydrogen Inorganic materials 0.000 description 28
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 27
- 230000007547 defect Effects 0.000 description 27
- 239000000203 mixture Substances 0.000 description 26
- 125000004429 atom Chemical group 0.000 description 25
- 239000000463 material Substances 0.000 description 24
- 239000008188 pellet Substances 0.000 description 24
- 238000011276 addition treatment Methods 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 23
- 229910044991 metal oxide Inorganic materials 0.000 description 20
- 150000004706 metal oxides Chemical class 0.000 description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 18
- 238000010586 diagram Methods 0.000 description 18
- 238000012545 processing Methods 0.000 description 18
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 17
- 239000012535 impurity Substances 0.000 description 17
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 16
- 230000001965 increasing effect Effects 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 15
- 150000002431 hydrogen Chemical class 0.000 description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 15
- 229910001868 water Inorganic materials 0.000 description 15
- 238000001039 wet etching Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000011282 treatment Methods 0.000 description 14
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 13
- 238000001459 lithography Methods 0.000 description 13
- 229910000077 silane Inorganic materials 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910021529 ammonia Inorganic materials 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 238000000231 atomic layer deposition Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 239000011261 inert gas Substances 0.000 description 11
- 239000000126 substance Substances 0.000 description 11
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 239000010949 copper Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 9
- 239000012298 atmosphere Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 8
- 229960001730 nitrous oxide Drugs 0.000 description 8
- 235000013842 nitrous oxide Nutrition 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000002003 electron diffraction Methods 0.000 description 7
- 229910052735 hafnium Inorganic materials 0.000 description 7
- 230000001976 improved effect Effects 0.000 description 7
- 239000002159 nanocrystal Substances 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 229910001316 Ag alloy Inorganic materials 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052783 alkali metal Inorganic materials 0.000 description 6
- 150000001340 alkali metals Chemical class 0.000 description 6
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 6
- 150000001342 alkaline earth metals Chemical class 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000006213 oxygenation reaction Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000012916 structural analysis Methods 0.000 description 6
- -1 tungsten nitride Chemical class 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 239000003086 colorant Substances 0.000 description 5
- 239000000470 constituent Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000004549 pulsed laser deposition Methods 0.000 description 5
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 239000007800 oxidant agent Substances 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000011029 spinel Substances 0.000 description 4
- 229910052596 spinel Inorganic materials 0.000 description 4
- 238000005477 sputtering target Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910007541 Zn O Inorganic materials 0.000 description 3
- 150000001408 amides Chemical class 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000007983 Tris buffer Substances 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000003098 cholesteric effect Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910018137 Al-Zn Inorganic materials 0.000 description 1
- 229910018573 Al—Zn Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002156 adsorbate Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 210000000481 breast Anatomy 0.000 description 1
- 239000011449 brick Substances 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- QKIUAMUSENSFQQ-UHFFFAOYSA-N dimethylazanide Chemical compound C[N-]C QKIUAMUSENSFQQ-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000002524 electron diffraction data Methods 0.000 description 1
- 238000001362 electron spin resonance spectrum Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- LIWAQLJGPBVORC-UHFFFAOYSA-N ethylmethylamine Chemical compound CCNC LIWAQLJGPBVORC-UHFFFAOYSA-N 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004868 gas analysis Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000008155 medical solution Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical group [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H01L27/3262—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Abstract
본 발명은 산화물 반도체를 갖는 트랜지스터를 이용한 반도체 장치에 있어서, 전기 특성의 변동을 억제함과 동시에, 신뢰성을 향상시킨다.
제 1 게이트 전극과, 제 1 게이트 전극 위의 제 1 절연막과, 제 1 절연막 위의 산화물 반도체막과, 산화물 반도체막에 전기적으로 접속되는 소스 전극과, 산화물 반도체막에 전기적으로 접속되는 드레인 전극과, 산화물 반도체막 위, 소스 전극 위, 및 드레인 전극 위의 제 2 절연막과, 제 2 절연막 위의 제 2 게이트 전극을 갖고, 제 2 절연막은 산소를 갖고, 제 2 게이트 전극은 산화물 반도체막이 갖는 금속 원소 중 적어도 하나와 동일한 금속 원소를 갖고, 또한, 산화물 반도체막보다 얇은 영역을 갖는다.
제 1 게이트 전극과, 제 1 게이트 전극 위의 제 1 절연막과, 제 1 절연막 위의 산화물 반도체막과, 산화물 반도체막에 전기적으로 접속되는 소스 전극과, 산화물 반도체막에 전기적으로 접속되는 드레인 전극과, 산화물 반도체막 위, 소스 전극 위, 및 드레인 전극 위의 제 2 절연막과, 제 2 절연막 위의 제 2 게이트 전극을 갖고, 제 2 절연막은 산소를 갖고, 제 2 게이트 전극은 산화물 반도체막이 갖는 금속 원소 중 적어도 하나와 동일한 금속 원소를 갖고, 또한, 산화물 반도체막보다 얇은 영역을 갖는다.
Description
본 발명의 일 형태는 산화물 반도체막을 이용한 반도체 장치 및 이 반도체 장치를 이용한 표시 장치에 관한 것이다.
또한, 본 발명의 일 형태는 상기 기술 분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 기술 분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 특히, 본 발명의 일 형태는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법 또는 이들의 제작 방법을 일례로서 들 수 있다.
또한, 본 명세서 등에서, 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터 등의 반도체 소자를 비롯하여 반도체 회로, 연산 장치, 기억 장치는 반도체 장치의 일 형태이다. 촬상 장치, 표시 장치, 액정 표시 장치, 발광 장치, 전기 광학 장치, 발전 장치(박막 태양 전지, 유기 박막 태양 전지 등을 포함함), 및 전자기기는 반도체 장치를 갖고 있는 경우가 있다.
절연 표면을 갖는 기판 위에 형성된 반도체 박막을 이용하여 트랜지스터(전계 효과 트랜지스터(FET), 또는 박막 트랜지스터(TFT)라고도 함)를 구성하는 기술이 주목받고 있다. 이 트랜지스터는 집적회로(IC)나 화상 표시 장치(표시 장치)와 같은 전자 디바이스에 널리 응용되고 있다. 트랜지스터에 적용할 수 있는 반도체 박막으로서 실리콘을 대표로 하는 반도체 재료가 널리 알려져 있지만, 그 외의 재료로서 산화물 반도체가 주목받고 있다(예를 들면, 특허문헌 1).
또한, 채널을 형성하는 산화물 반도체층의 하지 절연층에 가열에 의해 산소를 방출하는 절연층을 이용하여 이 산화물 반도체층의 산소 결손을 저감하는 반도체 장치가 개시되어 있다(예를 들면, 특허문헌 2).
또한, 산화물 반도체층 위에 산화물 절연층을 형성하고, 산화물 절연층을 통과하여 산소를 도입(첨가)하고, 가열 처리를 수행하고, 이 산소 도입 및 이 가열 처리에 의해, 수소, 수분, 수산기 또는 수소화물 등의 불순물을 산화물 반도체층에서 배제하여, 산화물 반도체층을 고순도화하는 반도체 장치의 제작 방법이 개시되어 있다(예를 들면, 특허문헌 3).
산화물 반도체막을 채널 형성 영역에 이용하여 트랜지스터를 제작하는 경우, 산화물 반도체막 내의 채널 형성 영역에 형성되는 산소 결손은 트랜지스터 특성에 영향을 주기 때문에 문제가 된다. 예를 들면, 산화물 반도체막 내의 채널 형성 영역에 산소 결손이 형성되면, 이 산소 결손에 수소가 결합하여, 캐리어 공급원이 된다. 산화물 반도체막 내의 채널 형성 영역에 캐리어 공급원이 생성되면, 산화물 반도체막을 갖는 트랜지스터의 전기 특성의 변동, 대표적으로는, 문턱 전압의 시프트가 생긴다. 또한, 트랜지스터마다 전기 특성이 변동된다는 문제가 있다. 따라서, 산화물 반도체막의 채널 형성 영역에서는 산소 결손이 적을수록 바람직하다.
또한, 산화물 반도체막의 채널 형성 영역의 반대측, 즉 백 채널 측에 불필요한 전하 등이 축적되면, 트랜지스터 특성에 영향을 주기 때문에 문제가 된다. 예를 들면, 보텀 게이트 구조의 트랜지스터의 경우, 게이트 절연막과는 반대측의 절연막의 표면 근방에 전하가 축적되면 트랜지스터의 문턱 전압의 시프트가 생긴다. 또한, 트랜지스터마다 전기 특성이 변동된는 문제가 있다. 따라서, 산화물 반도체막의 백 채널 측에서는 전하를 고정, 또는 전하를 임의로 제어할 수 있는 구성이 바람직하다.
상기 문제를 감안하여, 본 발명의 일 형태는 산화물 반도체를 갖는 트랜지스터를 이용한 반도체 장치에서, 전기 특성의 변동을 억제함과 동시에, 신뢰성을 향상시키는 것을 과제의 하나로 한다. 또는 본 발명의 일 형태는 소비 전력이 저감된 반도체 장치를 제공하는 것을 과제의 하나로 한다. 또는 본 발명의 일 형태는 신규 반도체 장치를 제공하는 것을 과제의 하나로 한다. 또는 본 발명의 일 형태는 신규 표시 장치를 제공하는 것을 과제의 하나로 한다.
또한, 상기의 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 반드시 이러한 과제의 모두를 해결할 필요는 없다. 상기 이외의 과제는 명세서 등의 기재로부터 저절로 명확해지는 것이며, 명세서 등의 기재로부터 상기 이외의 과제를 추출하는 것이 가능하다.
본 발명의 일 형태는 트랜지스터를 갖는 반도체 장치이며, 트랜지스터는 제 1 게이트 전극과, 제 1 게이트 전극 위의 제 1 절연막과, 제 1 절연막 위의 산화물 반도체막과, 산화물 반도체막에 전기적으로 접속되는 소스 전극과, 산화물 반도체막에 전기적으로 접속되는 드레인 전극과, 산화물 반도체막 위, 소스 전극 위, 및 드레인 전극 위의 제 2 절연막과, 제 2 절연막 위의 제 2 게이트 전극을 갖고, 제 2 절연막은 산소를 갖고, 제 2 게이트 전극은 산화물 반도체막이 갖는 금속 원소 중 적어도 하나와 동일한 금속 원소를 갖고, 또한, 산화물 반도체막보다 얇은 영역을 갖는 것을 특징으로 하는 반도체 장치이다.
또한, 본 발명의 다른 일 형태는 트랜지스터를 갖는 반도체 장치이며, 트랜지스터는 제 1 게이트 전극과, 제 1 게이트 전극 위의 제 1 절연막과, 제 1 절연막 위의 산화물 반도체막과, 산화물 반도체막에 전기적으로 접속되는 소스 전극과, 산화물 반도체막에 전기적으로 접속되는 드레인 전극과, 산화물 반도체막 위, 소스 전극 위, 및 드레인 전극 위의 제 2 절연막과, 제 2 절연막 위의 제 2 게이트 전극을 갖고, 제 2 게이트 전극은 제 1 절연막 및 제 2 절연막에 제공되는 개구부를 통하여, 제 1 게이트 전극에 전기적으로 접속되고, 제 2 절연막은 산소를 갖고, 제 2 게이트 전극은 산화물 반도체막이 갖는 금속 원소 중 적어도 하나와 동일한 금속 원소를 갖고, 또한, 산화물 반도체막보다 얇은 영역을 갖는 것을 특징으로 하는 반도체 장치이다.
또한, 본 발명의 다른 일 형태는 트랜지스터를 갖는 반도체 장치이며, 트랜지스터는 제 1 게이트 전극과, 제 1 게이트 전극 위의 제 1 절연막과, 제 1 절연막 위의 산화물 반도체막과, 산화물 반도체막 위의 제 2 절연막과, 제 2 절연막에 제공되는 개구부를 통하여, 산화물 반도체막과 전기적으로 접속되는 소스 전극과, 제 2 절연막에 제공되는 개구부를 통하여, 산화물 반도체막과 전기적으로 접속되는 드레인 전극과, 제 2 절연막 위의 제 2 게이트 전극을 갖고, 제 2 절연막은 산소를 갖고, 제 2 게이트 전극은 산화물 반도체막이 갖는 금속 원소 중 적어도 하나와 동일한 금속 원소를 갖고, 또한, 산화물 반도체막보다 얇은 영역을 갖는 것을 특징으로 하는 반도체 장치이다.
또한, 본 발명의 다른 일 형태는 트랜지스터를 갖는 반도체 장치이며, 트랜지스터는 제 1 게이트 전극과, 제 1 게이트 전극 위의 제 1 절연막과, 제 1 절연막 위의 산화물 반도체막과, 산화물 반도체막 위의 제 2 절연막과, 제 2 절연막에 제공되는 개구부를 통하여, 산화물 반도체막과 전기적으로 접속되는 소스 전극과, 제 2 절연막에 제공되는 개구부를 통하여, 산화물 반도체막과 전기적으로 접속되는 드레인 전극과, 제 2 절연막 위의 제 2 게이트 전극을 갖고, 제 2 게이트 전극은 제 1 절연막 및 제 2 절연막에 제공되는 개구부를 통하여, 제 1 게이트 전극에 전기적으로 접속되고, 제 2 절연막은 산소를 갖고, 제 2 게이트 전극은 산화물 반도체막이 갖는 금속 원소 중 적어도 하나와 동일한 금속 원소를 갖고, 또한, 산화물 반도체막보다 얇은 영역을 갖는 것을 특징으로 하는 반도체 장치이다.
상기 각 구성에서, 제 2 게이트 전극의 두께는 5 nm 이상 35 nm 이하이면 바람직하다.
또한, 상기 각 구성에서, 산화물 반도체막은 산소와, In과, Zn과, M(M은 Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 가지면 바람직하다. 또한, 상기 각 구성에서, 산화물 반도체막은 결정부를 갖고, 결정부는 c축 배향성을 가지면 바람직하다.
또한, 본 발명의 다른 일 형태는 상기 각 구성 중 어느 하나에 기재된 반도체 장치와 표시 소자를 갖는 표시 장치이다. 또한, 본 발명의 다른 일 형태는 이 표시 장치와 터치 센서를 갖는 표시 모듈이다. 또한, 본 발명의 다른 일 형태는 상기 각 구성 중 어느 하나에 기재된 반도체 장치, 상기 표시 장치, 또는 상기 표시 모듈과, 조작 키 또는 배터리를 갖는 전자기기이다.
본 발명의 일 형태에 의해, 산화물 반도체를 갖는 트랜지스터를 이용한 반도체 장치에서, 전기 특성의 변동을 억제함과 동시에, 신뢰성을 향상시킬 수 있다. 또는 본 발명의 일 형태에 의해, 소비 전력이 저감된 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의해, 신규 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의해, 신규 표시 장치를 제공할 수 있다.
또한, 이러한 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 반드시 이러한 효과의 모두를 가질 필요는 없다. 또한, 이것들 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터, 스스로 분명해지는 것이며, 명세서, 도면, 청구항 등의 기재로부터, 이것들 이외의 효과를 추출하는 것이 가능하다.
도 1은 반도체 장치의 일 형태를 나타내는 상면도 및 단면도.
도 2는 반도체 장치의 일 형태를 나타내는 상면도 및 단면도.
도 3은 반도체 장치의 일 형태를 나타내는 상면도 및 단면도.
도 4는 반도체 장치의 일 형태를 나타내는 상면도 및 단면도.
도 5는 반도체 장치의 일 형태를 나타내는 단면도.
도 6은 밴드 구조를 설명하는 도면.
도 7은 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 8은 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 9는 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 10은 반도체 장치의 제작 공정의 한 공정의 일례를 나타내는 단면도.
도 11은 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 12는 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 13은 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 14는 애싱 장치를 설명하는 개략도, 및 산소 첨가 처리 시의 애싱 장치 내에서의 산소 플라즈마의 개념도.
도 15는 CAAC-OS의 단면에서의 Cs 보정 고분해능 TEM상, 및 CAAC-OS의 단면 모식도.
도 16은 CAAC-OS의 평면에서의 Cs 보정 고분해능 TEM상.
도 17은 CAAC-OS 및 단결정 산화물 반도체의 XRD에 의한 구조 해석을 설명하는 도면.
도 18은 CAAC-OS의 전자 회절 패턴을 나타내는 도면.
도 19는 In-Ga-Zn 산화물의 전자 조사에 의한 결정부의 변화를 나타내는 도면.
도 20은 표시 장치의 일 형태를 나타내는 상면도.
도 21은 표시 장치의 일 형태를 나타내는 단면도.
도 22는 표시 장치의 일 형태를 나타내는 단면도.
도 23은 표시 장치를 설명하는 블럭도 및 회로도.
도 24는 표시 모듈을 설명하는 도면.
도 25는 전자기기를 설명하는 도면.
도 26은 실시예 1 내지 실시예 4의 시료 구조를 설명하는 단면도.
도 27은 실시예 1에서의 TDS 측정 결과를 설명하는 도면.
도 28은 실시예 1에서의 TDS 측정 결과를 설명하는 도면.
도 29는 실시예 1에서의 산소 방출량을 설명하는 도면.
도 30은 실시예 2에서의 TDS 측정 결과를 설명하는 도면.
도 31은 실시예 2에서의 산소 방출량을 설명하는 도면.
도 32는 실시예 3에서의 산소 방출량을 설명하는 도면.
도 33은 실시예 4에서의 산소 방출량을 설명하는 도면.
도 2는 반도체 장치의 일 형태를 나타내는 상면도 및 단면도.
도 3은 반도체 장치의 일 형태를 나타내는 상면도 및 단면도.
도 4는 반도체 장치의 일 형태를 나타내는 상면도 및 단면도.
도 5는 반도체 장치의 일 형태를 나타내는 단면도.
도 6은 밴드 구조를 설명하는 도면.
도 7은 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 8은 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 9는 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 10은 반도체 장치의 제작 공정의 한 공정의 일례를 나타내는 단면도.
도 11은 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 12는 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 13은 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 14는 애싱 장치를 설명하는 개략도, 및 산소 첨가 처리 시의 애싱 장치 내에서의 산소 플라즈마의 개념도.
도 15는 CAAC-OS의 단면에서의 Cs 보정 고분해능 TEM상, 및 CAAC-OS의 단면 모식도.
도 16은 CAAC-OS의 평면에서의 Cs 보정 고분해능 TEM상.
도 17은 CAAC-OS 및 단결정 산화물 반도체의 XRD에 의한 구조 해석을 설명하는 도면.
도 18은 CAAC-OS의 전자 회절 패턴을 나타내는 도면.
도 19는 In-Ga-Zn 산화물의 전자 조사에 의한 결정부의 변화를 나타내는 도면.
도 20은 표시 장치의 일 형태를 나타내는 상면도.
도 21은 표시 장치의 일 형태를 나타내는 단면도.
도 22는 표시 장치의 일 형태를 나타내는 단면도.
도 23은 표시 장치를 설명하는 블럭도 및 회로도.
도 24는 표시 모듈을 설명하는 도면.
도 25는 전자기기를 설명하는 도면.
도 26은 실시예 1 내지 실시예 4의 시료 구조를 설명하는 단면도.
도 27은 실시예 1에서의 TDS 측정 결과를 설명하는 도면.
도 28은 실시예 1에서의 TDS 측정 결과를 설명하는 도면.
도 29는 실시예 1에서의 산소 방출량을 설명하는 도면.
도 30은 실시예 2에서의 TDS 측정 결과를 설명하는 도면.
도 31은 실시예 2에서의 산소 방출량을 설명하는 도면.
도 32는 실시예 3에서의 산소 방출량을 설명하는 도면.
도 33은 실시예 4에서의 산소 방출량을 설명하는 도면.
이하, 실시형태에 대하여 도면을 참조하면서 설명한다. 단, 실시형태는 많은 다른 양태로 실시하는 것이 가능하고, 취지 및 그 범위로부터 벗어나지 않고 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한, 도면에서, 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일로 한정되지 않는다. 또한, 도면은 이상적인 예를 모식적으로 나타낸 것이며, 도면에 나타내는 형상 또는 값 등에 한정되지 않는다.
또한, 본 명세서에서 이용하는 "제 1", " 제 2", "제 3"이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이고, 수적으로 한정하는 것이 아니라는 것을 부기한다.
또한, 본 명세서에서, "위에", "아래에" 등의 배치를 나타내는 어구는 구성들 간의 위치 관계를, 도면을 참조하여 설명하기 위해 편의상 이용하고 있다. 또한, 구성들 간의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화하는 것이다. 따라서, 명세서로 설명한 어구로 한정되지 않고, 상황에 따라 적절히 바꿀 수 있다.
또한, 본 명세서 등에서, 트랜지스터란, 게이트, 드레인, 소스를 포함한 적어도 3개의 단자를 갖는 소자이다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역 또는 소스 전극)의 사이에 채널 형성 영역을 갖고, 드레인과 채널 형성 영역과 소스를 통하여 전류를 흘릴 수 있는 것이다. 또한, 본 명세서 등에서, 채널 형성 영역이란, 전류가 주로 흐르는 영역을 말한다.
또한, 소스나 드레인의 기능은 다른 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화하는 경우 등에는 바뀌는 일이 있다. 따라서, 본 명세서 등에서는 소스나 드레인이라는 용어는 서로 바꾸어 이용할 수 있는 것으로 한다.
또한, 본 명세서 등에서, "전기적으로 접속"에는 "어떠한 전기적 작용을 갖는 것"을 통하여 접속되어 있는 경우가 포함된다. 여기서, "어떠한 전기적 작용을 갖는 것"은 접속 대상 간에서의 전기 신호의 수수(授受)를 가능하게 하는 것이면, 특별히 제한을 받지 않는다. 예를 들면, "어떠한 전기적 작용을 갖는 것", 전극이나 배선을 비롯하여, 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 커패시터, 그 외의 각종 기능을 갖는 소자 등이 포함된다.
또한, 본 명세서 등에서, 산화 질화 실리콘막이란, 그 조성으로서 질소보다 산소의 함유량이 많은 막을 가리키고, 질화 산화 실리콘막이란, 그 조성으로서 산소보다 질소의 함유량이 많은 막을 가리킨다.
또한, 본 명세서 등에서, 도면을 이용하여 발명의 구성을 설명함에 있어서, 같은 것을 가리키는 부호는 다른 도면 간에서도 공통으로 이용한다.
또한, 본 명세서 등에서, "평행"이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 포함된다. 또한, "대략 평행"이란, 2개의 직선이 -30° 이상 30° 이하의 각도로 배치되어 있는 상태를 말한다. 또한, "수직"이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 포함된다. 또한, "대략 수직"이란, 2개의 직선이 60° 이상 120° 이하의 각도로 배치되어 있는 상태를 말한다.
또한, 본 명세서 등에서, "막"이라는 용어와 "층"이라는 용어는 경우에 따라, 또는 상황에 따라, 서로 바꾸는 것이 가능하다. 예를 들면, "도전층"이라는 용어를 "도전막"이라는 용어로 변경하는 것이 가능한 경우가 있다. 또는 예를 들면, "절연막"이라는 용어를 "절연층"이라는 용어로 변경하는 것이 가능한 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치, 및 반도체 장치의 제작 방법에 대하여, 도 1 내지 도 14를 참조하여 설명한다.
＜반도체 장치의 구성예 1＞
도 1의 (A)는 본 발명의 일 형태의 반도체 장치인 트랜지스터(100)의 상면도이며, 도 1의 (B)는 도 1의 (A)에 나타내는 일점 쇄선 X1-X2 간에서의 절단면의 단면도에 상당하고, 도 1의 (C)는 도 1의 (A)에 나타내는 일점 쇄선 Y1-Y2 간에서의 절단면의 단면도에 상당한다. 또한, 도 1의 (A)에서, 번잡하게 되는 것을 피하기 위하여, 트랜지스터(100)의 구성 요소의 일부(게이트 절연막으로서 기능하는 절연막 등)를 생략하여 도시하였다. 또한, 일점 쇄선 X1-X2 방향을 채널 길이 방향, 일점 쇄선 Y1-Y2 방향을 채널 폭 방향이라고 칭하는 경우가 있다. 또한, 트랜지스터의 상면도에서는 이후의 도면에서도 도 1의 (A)와 마찬가지로, 구성 요소의 일부를 생략하여 도시하는 경우가 있다.
트랜지스터(100)는 기판(102) 위의 제 1 게이트 전극으로서 기능하는 도전막(104)과, 기판(102) 및 도전막(104) 위의 절연막(106)과, 절연막(106) 위의 절연막(107)과, 절연막(107) 위의 산화물 반도체막(108)과, 산화물 반도체막(108)에 전기적으로 접속되는 소스 전극 및 드레인 전극으로서 기능하는 도전막(112a, 112b)과, 산화물 반도체막(108) 및 도전막(112a, 112b) 위의 절연막(114, 116)과, 절연막(116) 위의 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)을 갖는다. 또한, 산화물 반도체막(117)은 절연막(106, 107, 114, 116)에 제공되는 개구부(142a, 142b)를 통하여, 도전막(104)과 전기적으로 접속된다. 또한, 도 1의 (A), (B), (C)에 나타내는 바와 같이, 절연막(116) 및 산화물 반도체막(117)을 덮는 절연막(118)을 형성하는 구성으로 해도 좋다. 또한, 절연막(114, 116, 118)에 개구부(143)를 제공하고, 개구부(143)를 통하여 도전막(112b)에 전기적으로 접속되는 도전막(120)을 형성하는 구성으로 해도 좋다.
또한, 절연막(106) 및 절연막(107)을 제 1 절연막이라고 칭하는 경우가 있고, 이 제 1 절연막은 트랜지스터(100)의 제 1 게이트 절연막으로서의 기능을 갖는다. 또한, 절연막(114) 및 절연막(116)을 제 2 절연막이라고 칭하는 경우가 있고, 이 제 2 절연막은 산소를 갖고, 산화물 반도체막(108) 내에 산소를 공급하는 기능을 갖는다. 또한, 제 2 절연막은 트랜지스터(100)의 제 2 게이트 절연막으로서의 기능을 갖는다. 또한, 절연막(118)은 트랜지스터(100) 내에 들어가는 불순물을 억제하는 보호 절연막으로서의 기능을 갖는다.
트랜지스터(100)가 갖는 산화물 반도체막(108)은 채널 형성 영역을 갖는다. 또한, 트랜지스터(100)가 갖는 산화물 반도체막(108)은 산소 결손이 형성되면 캐리어인 전자가 발생하여, 노멀리 온(normally-on) 특성이 되기 쉽다. 따라서, 산화물 반도체막(108) 내의 산소 결손을 줄이는 것이 안정된 트랜지스터 특성을 얻는데 있어서도 중요하게 된다. 본 발명의 일 형태의 트랜지스터의 구성에서는 산화물 반도체막(108) 위의 절연막, 여기에서는 산화물 반도체막(108) 위의 절연막(114)에 과잉의 산소를 도입함으로써, 절연막(114)으로부터 산화물 반도체막(108) 내로 산소를 이동시켜, 산화물 반도체막(108) 내의 산소 결손을 보충하는 것을 특징으로 한다. 또는, 산화물 반도체막(108) 위의 절연막(116)에 과잉의 산소를 도입함으로써, 절연막(116)으로부터 절연막(114)을 통하여, 산화물 반도체막(108) 내로 산소를 이동시켜, 산화물 반도체막(108) 내의 산소 결손을 보충하는 것을 특징으로 한다. 또는, 산화물 반도체막(108) 위의 절연막(114) 및 절연막(116)에 과잉의 산소를 도입함으로써, 절연막(114) 및 절연막(116)의 쌍방으로부터 산화물 반도체막(108) 내로 산소를 이동시켜, 산화물 반도체막(108) 내의 산소 결손을 보충하는 것을 특징으로 한다.
또한, 절연막(114, 116)으로서는 화학량론적 조성보다 과잉에 산소를 함유하는 영역(산소 과잉 영역)을 갖는 것이 보다 바람직하다. 바꿔 말하면, 절연막(114, 116)은 산소를 방출하는 것이 가능한 절연막이다. 또한, 절연막(114, 116)에 산소 과잉 영역을 형성하기 위해서는, 예를 들면, 성막 후의 절연막(114, 116)에 산소를 도입하여, 산소 과잉 영역을 형성한다. 산소의 도입 방법으로서는 이온 주입법, 이온 도핑법, 플라즈마 잠입 이온 주입법, 플라즈마 처리 등을 이용할 수 있다. 또한, 이 플라즈마 처리로서는 산소 가스를 고주파 전력에 의해 플라즈마화시키는 장치(플라즈마 에칭 장치 또는 플라즈마 애싱 장치라고도 함)를 이용하면 적합하다.
또한, 본 발명의 일 형태에서는 절연막(114, 116)에 산소 과잉 영역을 형성하기 위해, 후에 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)이 되는 산화물 반도체막을 통하여, 절연막(114, 116)에 산소를 도입한다. 이 산화물 반도체막은 절연막(114, 116)에 산소를 도입한 후에 가공함으로써, 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)이 된다. 이와 같이, 절연막(114, 116)에 산소를 도입할 때의 보호막으로서 산화물 반도체막을 이용하고, 그 후 이 산화물 반도체막을 가공하여 제 2 게이트 전극으로 함으로써 제작 공정을 간이화할 수 있다.
또한, 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)은 산소 도입 시에는 산소를 통과시키는 기능을 갖고, 가공 후에서는 도전성을 갖는다. 또한, 산화물 반도체막(117)은 산화물 반도체막(108)이 갖는 금속 원소 중 적어도 하나와 동일한 금속 원소를 갖고, 또한, 산화물 반도체막(108)보다 얇은 영역을 갖는다. 산화물 반도체막(117)을 상기의 구성으로 함으로써, 절연막(114, 116) 내에 적합하게 산소를 도입할 수 있다.
또한, 절연막(114, 116)이 갖는 산소는 방출되어, 열 처리에 의해 산화물 반도체막(108)으로 확산된다. 예를 들면, 승온 이탈 가스 분석법(TDS(Thermal Desorption Spectroscopy))으로, 절연막(114, 116) 내의 산소 분자의 방출량을 측정할 수 있다.
이상과 같이, 산화물 반도체막(108) 위에 절연막(114, 116)을 형성함으로써, 절연막(114, 116) 내의 산소를 산화물 반도체막(108)으로 이동시켜, 산화물 반도체막(108) 내에 형성되는 산소 결손을 보충하는 것이 가능하게 된다. 또한, 절연막(116) 위에 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)을 형성함으로써, 산화물 반도체막(108)의 채널 형성 영역의 백 채널측의 전위를 제어할 수 있다. 따라서, 본 발명의 일 형태의 반도체 장치에서는 산화물 반도체막(108) 내의 산소 결손을 적합하게 보충하고, 또한, 산화물 반도체막(108)의 백 채널측의 전위를 제어하는 것이 가능하게 되어, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한, 트랜지스터(100)에서는 도 1의 (C)에 나타내는 바와 같이 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)은 절연막(106, 107, 114, 116)에 제공되는 개구부(142a, 142b)에서, 제 1 게이트 전극으로서 기능하는 도전막(104)에 접속된다. 따라서, 산화물 반도체막(117)과 도전막(104)에는 같은 전위가 인가된다.
또한, 본 실시형태에서는 개구부(142a, 142b)를 제공하고, 산화물 반도체막(117)과 도전막(104)을 접속하는 구성에 대하여 예시했지만, 이것에 한정되지 않는다. 예를 들면, 개구부(142a) 또는 개구부(142b) 중 어느 한쪽의 개구부만을 형성하여, 산화물 반도체막(117)과 도전막(104)을 접속하는 구성으로 해도 좋다.
또한, 도 1의 (B)에 나타내는 바와 같이, 산화물 반도체막(108)은 제 1 게이트 전극으로서 기능하는 도전막(104)과, 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)의 각각과 대향하도록 위치하여, 2개의 게이트 전극에 끼워져 있다. 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)의 채널 길이 방향의 길이 및 채널 폭 방향의 길이는 산화물 반도체막(108)의 채널 길이 방향의 길이 및 채널 폭 방향의 길이보다 각각 길고, 산화물 반도체막(108)의 전체는 절연막(114, 116)을 통하여 산화물 반도체막(117)으로 덮여 있다. 또한, 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)과 제 1 게이트 전극으로서 기능하는 도전막(104)은 절연막(106, 107, 114, 116)에 제공되는 개구부(142a, 142b)에서 접속되기 때문에, 산화물 반도체막(108)의 채널 폭 방향의 측면은 절연막(114, 116)을 통하여 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)과 대향한다.
바꿔 말하면, 트랜지스터(100)의 채널 폭 방향에서 제 1 게이트 전극으로서 기능하는 도전막(104) 및 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)은 제 1 게이트 절연막으로서 기능하는 절연막(106, 107) 및 제 2 게이트 절연막으로서 기능하는 절연막(114, 116)에 제공되는 개구부에서 접속함과 동시에, 제 1 게이트 절연막으로서 기능하는 절연막(106, 107) 및 제 2 게이트 절연막으로서 기능하는 절연막(114, 116)을 통하여 산화물 반도체막(108)을 둘러싸는 구성이다.
이러한 구성을 가짐으로써, 트랜지스터(100)에 포함되는 산화물 반도체막(108)을, 제 1 게이트 전극으로서 기능하는 도전막(104) 및 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)의 전계에 의해 전기적으로 둘러쌀 수 있다. 트랜지스터(100)와 같이, 제 1 게이트 전극 및 제 2 게이트 전극의 전계에 의해, 채널 형성 영역이 형성되는 산화물 반도체막을 전기적으로 둘러싸는 트랜지스터의 디바이스 구조를 surrounded channel(s-channel) 구조라고 부를 수 있다.
트랜지스터(100)는 s-channel 구조를 가지기 때문에, 제 1 게이트 전극으로서 기능하는 도전막(104)에 의해 채널을 유발시키기 위한 전계를 효과적으로 산화물 반도체막(108)에 인가할 수 있기 때문에, 트랜지스터(100)의 전류 구동 능력이 향상되어, 높은 온 전류 특성을 얻는 것이 가능하게 된다. 또한, 온 전류를 높게 하는 것이 가능하기 때문에, 트랜지스터(100)를 미세화하는 것이 가능하게 된다. 또한, 트랜지스터(100)는 제 1 게이트 전극으로서 기능하는 도전막(104) 및 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)에 의해 둘러싸인 구조를 가지기 때문에, 트랜지스터(100)의 기계적 강도를 높일 수 있다.
또한, 트랜지스터(100)에 있어서, 도전막(120)은 예를 들면, 표시 장치에 이용하는 화소 전극으로서의 기능을 갖는다.
이하에, 본 실시형태의 반도체 장치에 포함되는 그 외의 구성 요소에 대하여, 상세하게 설명한다.
＜기판＞
기판(102)의 재질 등에 큰 제한은 없지만, 적어도, 후의 열 처리에 견딜 수 있을 정도의 내열성을 가지고 있을 필요가 있다. 예를 들면, 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등을 기판(102)으로서 이용해도 좋다. 또한, 실리콘이나 탄화 실리콘을 재료로 한 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 게르마늄 등의 화합물 반도체 기판, SOI 기판 등을 적용하는 것도 가능하고, 이러한 기판 위에 반도체 소자가 제공된 것을 기판(102)으로서 이용해도 좋다. 또한, 기판(102)으로서 유리 기판을 이용하는 경우, 제 6 세대(1500 mm×1850 mm), 제 7 세대(1870 mm×2200 mm), 제 8 세대(2200 mm×2400 mm), 제 9 세대(2400 mm×2800 mm), 제 10 세대(2950 mm×3400 mm) 등의 대면적 기판을 이용함으로써, 대형의 표시 장치를 제작할 수 있다.
또한, 기판(102)으로서 가요성 기판을 이용하여 가요성 기판 위에 직접 트랜지스터(100)를 형성해도 좋다. 또는 기판(102)과 트랜지스터(100) 사이에 박리층을 제공해도 좋다. 박리층은 그 위에 반도체 장치를 일부 혹은 전부 완성시킨 후, 기판(102)으로부터 분리하여, 다른 기판에 전재(轉載)하는데 이용할 수 있다. 이때, 트랜지스터(100)는 내열성이 떨어지는 기판이나 가요성의 기판에도 전재할 수 있다.
＜제 1 게이트 전극, 소스 전극, 및 드레인 전극＞
제 1 게이트 전극으로서 기능하는 도전막(104), 및 소스 전극 및 드레인 전극으로서 기능하는 도전막(112a, 112b)으로서는 크롬(Cr), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag), 아연(Zn), 몰리브덴(Mo), 탄탈(Ta), 티탄(Ti), 텅스텐(W), 망간(Mn), 니켈(Ni), 철(Fe), 코발트(Co)로부터 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 이용하여 각각 형성할 수 있다.
또한, 도전막(104, 112a, 112b)은 단층 구조여도, 2층 이상의 적층 구조여도 좋다. 예를 들면, 실리콘을 포함한 알루미늄막의 단층 구조, 알루미늄막 위에 티탄막을 적층하는 2층 구조, 질화 티탄막 위에 티탄막을 적층하는 2층 구조, 질화 티탄막 위에 텅스텐막을 적층하는 2층 구조, 질화 탄탈막 또는 질화 텅스텐막 위에 텅스텐막을 적층하는 2층 구조, 티탄막 위에 알루미늄막을 적층하고, 그 위에 티탄막을 형성하는 3층 구조 등이 있다. 또한, 알루미늄에, 티탄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 스칸듐으로부터 선택된 하나 또는 복수를 조합한 합금막, 혹은 질화막을 이용해도 좋다.
또한, 도전막(104, 112a, 112b)에는 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 티탄을 포함한 인듐 산화물, 산화 티탄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등의 투광성을 갖는 도전성 재료를 적용할 수도 있다.
또한, 도전막(104, 112a, 112b)에는 Cu-X 합금막(X는 Mn, Ni, Cr, Fe, Co, Mo, Ta, 또는 Ti)을 적용해도 좋다. Cu-X 합금막을 이용함으로써, 웨트 에칭 프로세스로 가공할 수 있기 때문에, 제조 비용을 억제하는 것이 가능하게 된다.
＜제 1 게이트 절연막＞
트랜지스터(100)의 제 1 게이트 절연막으로서 기능하는 절연막(106, 107)으로서는 플라즈마 화학 기상 퇴적(PECVD：(Plasma Enhanced Chemical Vapor Deposition))법, 스퍼터링법 등에 의해, 산화 실리콘막, 산화 질화 실리콘막, 질화 산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈막, 산화 마그네슘막, 산화 란탄막, 산화 세륨막, 및 산화 네오디뮴막을 일종 이상 포함한 절연층을 각각 이용할 수 있다. 또한, 절연막(106, 107)의 적층 구조로 하지 않고, 상술한 재료로부터 선택된 단층의 절연막, 또는 3층 이상의 절연막을 이용해도 좋다.
또한, 절연막(106)은 산소의 투과를 억제하는 블로킹막으로서의 기능을 갖는다. 예를 들면, 절연막(107, 114, 116) 및/또는 산화물 반도체막(108) 내에 과잉의 산소를 공급하는 경우에, 절연막(106)은 산소의 투과를 억제할 수 있다.
또한, 트랜지스터(100)의 채널 형성 영역으로서 기능하는 산화물 반도체막(108)과 접하는 절연막(107)은 산화물 절연막인 것이 바람직하고, 화학량론적 조성보다 과잉으로 산소를 함유하는 영역(산소 과잉 영역)을 갖는 것이 보다 바람직하다. 바꿔 말하면, 절연막(107)은 산소를 방출하는 것이 가능한 절연막이다. 또한, 절연막(107)에 산소 과잉 영역을 형성하기 위해서는 예를 들면, 산소 분위기 하에서 절연막(107)을 형성하면 좋다. 또는 성막 후의 절연막(107)에 산소를 도입하여, 산소 과잉 영역을 형성해도 좋다. 산소의 도입 방법으로서는 이온 주입법, 이온 도핑법, 플라즈마 잠입 이온 주입법, 플라즈마 처리 등을 이용할 수 있다.
또한, 절연막(107)으로서 산화 하프늄을 이용하는 경우, 이하의 효과를 나타낸다. 산화 하프늄은 산화 실리콘이나 산화 질화 실리콘과 비교하여 비유전률이 높다. 따라서, 산화 실리콘에 대해서 막 두께를 크게 할 수 있기 때문에, 터널 전류에 의한 리크 전류를 작게 할 수 있다. 즉, 오프 전류가 작은 트랜지스터를 실현할 수 있다. 또한, 결정 구조를 갖는 산화 하프늄은 비정질 구조를 갖는 산화 하프늄과 비교하여 높은 비유전률을 구비한다. 따라서, 오프 전류가 작은 트랜지스터로 하기 위해서는 결정 구조를 갖는 산화 하프늄을 이용하는 것이 바람직하다. 결정 구조의 예로서는 단사정계나 입방정계 등을 들 수 있다. 단, 본 발명의 일 형태는 이것들로 한정되지 않는다.
또한, 본 실시형태에서는 절연막(106)으로서 질화 실리콘막을 형성하고, 절연막(107)으로서 산화 실리콘막을 형성한다. 질화 실리콘막은 산화 실리콘막과 비교하여 비유전률이 높고, 산화 실리콘막과 동등한 정전 용량을 얻는데 필요한 막 두께가 크기 때문에, 트랜지스터(100)의 게이트 절연막으로서 질화 실리콘막을 포함함으로써 절연막을 후막화(厚膜化)할 수 있다. 따라서, 트랜지스터(100)의 절연 내압의 저하를 억제하고, 절연 내압을 향상시켜, 트랜지스터(100)의 정전 파괴를 억제할 수 있다.
＜산화물 반도체막＞
산화물 반도체막(108)은 산소와 In과 Zn과 M(M은 Ti, Ga, Y, Zr, Sn, La, Ce, Nd, 또는 Hf)을 갖는다. 대표적으로는 산화물 반도체막(108)은 In-Ga 산화물, In-Zn 산화물, In-M-Zn 산화물을 이용할 수 있다. 특히, 산화물 반도체막(108)으로서는 In-M-Zn 산화물을 이용하면 바람직하다.
산화물 반도체막(108)이 In-M-Zn 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 이용하는 스퍼터링 타겟의 금속 원소의 원자수비는 In≥M, Zn≥M을 만족시키는 것이 바람직하다. 이러한 스퍼터링 타겟의 금속 원소의 원자수비로서 In：M：Zn = 1：1：1, In：M：Zn = 1：1：1.2, In：M：Zn = 3：1：2, In：M：Zn = 4：2：4.1이 바람직하다. 또한, 산화물 반도체막(108)이 In-M-Zn 산화물인 경우, 스퍼터링 타겟으로서는 다결정의 In-M-Zn 산화물을 포함한 타겟을 이용하면 바람직하다. 다결정의 In-M-Zn 산화물을 포함한 타겟을 이용함으로써, 결정성을 갖는 산화물 반도체막(108)을 형성하기 쉬워진다. 또한, 성막되는 산화물 반도체막(108)의 원자수비는 각각 오차로서 상기의 스퍼터링 타겟에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
또한, 산화물 반도체막(108)이 In-M-Zn 산화물일 때, Zn 및 O를 제외한 In과 M의 원자수 비율은, 바람직하게는, In이 25 atomic% 이상, M이 75 atomic% 미만, 더욱 바람직하게는, In이 34 atomic% 이상, M이 66 atomic% 미만으로 한다.
또한, 산화물 반도체막(108)은 에너지갭이 2 eV 이상, 바람직하게는, 2.5 eV 이상, 보다 바람직하게는, 3 eV 이상이다. 이와 같이, 에너지갭이 넓은 산화물 반도체를 이용함으로써, 트랜지스터(100)의 오프 전류를 저감할 수 있다.
또한, 산화물 반도체막(108)의 두께는 3 nm 이상 200 nm 이하, 바람직하게는, 3 nm 이상 100 nm 이하, 더욱 바람직하게는, 3 nm 이상 50 nm 이하로 한다.
또한, 산화물 반도체막(108)으로서는, 캐리어 밀도가 낮은 산화물 반도체막을 이용한다. 예를 들면, 산화물 반도체막(108)은 캐리어 밀도가 1×1017 개/cm3 이하, 바람직하게는, 1×1015 개/cm3 이하, 더욱 바람직하게는, 1×1013 개/cm3 이하, 보다 바람직하게는, 1×1011 개/cm3 이하로 한다.
또한, 이것들에 한정되지 않고, 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성의 것을 이용하면 좋다. 또한, 필요로 하는 트랜지스터의 반도체 특성을 얻기 위하여, 산화물 반도체막(108)의 캐리어 밀도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
또한, 산화물 반도체막(108)으로서 불순물 농도가 낮고, 결함 준위 밀도가 낮은 산화물 반도체막을 이용함으로써, 더욱 뛰어난 전기 특성을 갖는 트랜지스터를 제작할 수 있어 바람직하다. 여기에서는 불순물 농도가 낮고, 결함 준위 밀도가 낮은(산소 결손의 적음) 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 부른다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 발생원이 적기 때문에, 캐리어 밀도를 낮게 할 수 있다. 따라서, 이 산화물 반도체막에 채널 형성 영역이 형성되는 트랜지스터는 문턱 전압이 마이너스가 되는 전기 특성(노멀리 온이라고도 함)을 갖는 일이 적다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 오프 전류가 현저하게 작고, 채널 폭이 1×106 μm이고, 채널 길이 L이 10 μm의 소자인 경우에도, 소스 전극과 드레인 전극 간의 전압(드레인 전압)이 1 V에서 10 V의 범위에서, 오프 전류가 반도체 파라미터 애널라이저의 측정 한계 이하, 즉 1×10-13 A 이하라는 특성을 얻을 수 있다.
따라서, 상기 고순도 진성, 또는 실질적으로 고순도 진성의 산화물 반도체막에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성의 변동이 작고, 신뢰성이 높은 트랜지스터로 할 수 있다. 또한, 산화물 반도체막의 트랩 준위에 포획된 전하는 소실되기까지 필요로 하는 시간이 길고, 마치 고정 전하와 같이 행동하는 경우가 있다. 따라서, 트랩 준위 밀도가 높은 산화물 반도체막에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다. 불순물로서는, 수소, 질소, 알칼리 금속, 또는 알칼리 토금속 등이 있다.
산화물 반도체막에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 됨과 동시에, 산소가 이탈한 격자(또는 산소가 이탈한 부분)에 산소 결손을 형성한다. 이 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한, 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서, 수소가 포함되어 있는 산화물 반도체막을 이용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 따라서, 산화물 반도체막(108)은 수소가 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체막(108)에서, 2차 이온 질량 분석법(SIMS：Secondary Ion Mass Spectrometry)에 의해 얻어지는 수소 농도를 2×1020 atoms/cm3 이하, 바람직하게는, 5×1019 atoms/cm3 이하, 보다 바람직하게는, 1×1019 atoms/cm3 이하, 5×1018 atoms/cm3 이하, 바람직하게는, 1×1018 atoms/cm3 이하, 보다 바람직하게는, 5×1017 atoms/cm3 이하, 더욱 바람직하게는, 1×1016 atoms/cm3 이하로 한다.
산화물 반도체막(108)에서, 제 14 족 원소의 하나인 실리콘이나 탄소가 포함되면, 산화물 반도체막(108)에서 산소 결손이 증가되어, n형화된다. 따라서, 산화물 반도체막(108)에서의 실리콘이나 탄소의 농도와, 산화물 반도체막(108)의 계면 근방의 실리콘이나 탄소의 농도(SIMS 분석에 의해 얻어지는 농도)를 2×1018 atoms/cm3 이하, 바람직하게는, 2×1017 atoms/cm3 이하로 한다.
또한, 산화물 반도체막(108)에서, SIMS 분석에 의해 얻어지는 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018 atoms/cm3 이하, 바람직하게는, 2×1016 atoms/cm3 이하로 한다. 알칼리 금속 및 알칼리 토금속은 산화물 반도체와 결합하면 캐리어를 생성하는 경우가 있어, 트랜지스터의 오프 전류가 증대되는 일이 있다. 따라서, 산화물 반도체막(108)의 알칼리 금속 또는 알칼리 토금속의 농도를 저감하는 것이 바람직하다.
또한, 산화물 반도체막(108)에 질소가 포함되어 있으면, 캐리어인 전자가 생기고, 캐리어 밀도가 증가되어, n형화하기 쉽다. 이 결과, 질소가 포함되어 있는 산화물 반도체막을 이용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 따라서, 이 산화물 반도체막에서 질소는 가능한 한 저감되어 있는 것이 바람직하고, 예를 들면, SIMS 분석에 의해 얻어지는 질소 농도는 5×1018 atoms/cm3 이하로 하는 것이 바람직하다.
또한, 산화물 반도체막(108)은 예를 들면 비단결정 구조여도 좋다. 비단결정 구조는, 예를 들면, 후술하는 CAAC-OS(C Axis Aligned CrystallineOxide Semiconductor), 다결정 구조, 미결정 구조, 또는 비정질 구조를 포함한다. 비단결정 구조에서, 비정질 구조는 가장 결함 준위 밀도가 높고, CAAC-OS는 가장 결함 준위 밀도가 낮다.
산화물 반도체막(108)은 예를 들면 비정질 구조여도 좋다. 비정질 구조의 산화물 반도체막은 예를 들면, 원자 배열이 무질서하고, 결정 성분을 갖지 않는다. 또는, 비정질 구조의 산화물막은 예를 들면, 완전한 비정질 구조이며, 결정부를 갖지 않는다.
또한, 산화물 반도체막(108)이 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역의 2종 이상을 갖는 혼합막이어도 좋다. 혼합막은 예를 들면, 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 어느 2종 이상의 영역을 갖는 단층 구조인 경우가 있다. 또한, 혼합막은 예를 들면, 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 어느 2종 이상의 영역을 갖는 적층 구조를 갖는 경우가 있다.
＜제 2 게이트 절연막＞
절연막(114, 116)은 트랜지스터(100)의 제 2 게이트 절연막으로서 기능한다. 또한, 절연막(114, 116)은 산화물 반도체막(108)에 산소를 공급하는 기능을 갖는다. 또한, 절연막(114, 116)은 산소를 갖는다. 또한, 절연막(114)은 산소를 투과할 수 있는 절연막이다. 또한, 절연막(114)은 후에 형성하는 절연막(116)을 형성할 때의, 산화물 반도체막(108)에 대한 대미지 완화막으로서도 기능한다.
절연막(114)으로서는 두께가 5 nm 이상 150 nm 이하, 바람직하게는, 5 nm 이상 50 nm 이하의 산화 실리콘, 산화 질화 실리콘 등을 이용할 수 있다.
또한, 절연막(114)은 결함량이 적은 것이 바람직하고, 대표적으로는 ESR 측정에 의해, 실리콘의 댕글링 본드(dangling bond)에 유래하는 g = 2.001에 나타나는 신호의 스핀 밀도가 3×1017 spins/cm3 이하인 것이 바람직하다. 이것은 절연막(114)에 포함되는 결함 밀도가 많으면 이 결함에 산소가 결합되어, 절연막(114)에서의 산소의 투과량이 감소하게 된다.
또한, 절연막(114)에서는 외부로부터 절연막(114)에 들어온 산소가 모두 절연막(114)의 외부로 이동하지 않고, 절연막(114)에 머무르는 산소도 있다. 또한, 절연막(114)에 산소가 들어감과 동시에, 절연막(114)에 포함되는 산소가 절연막(114)의 외부로 이동함으로써, 절연막(114)에서 산소의 이동이 생기는 경우도 있다. 절연막(114)으로서 산소를 투과할 수 있는 산화물 절연막을 형성하면, 절연막(114)을 통하여, 절연막(114) 위에 형성되는 절연막(116)으로부터 이탈하는 산소를 산화물 반도체막(108)으로 이동시킬 수 있다.
또한, 절연막(114)은 산화물 반도체막의 가전자대의 상단의 에너지(Ev _os)와 전도대의 하단의 에너지(Ec _os)의 사이에 질소 산화물의 준위 밀도가 낮은 산화물 절연막을 이용하여 형성할 수 있다. Ev _os와 Ec _os의 사이에 질소 산화물의 준위 밀도가 낮은 산화물 절연막으로서 질소 산화물의 방출량이 적은 산화 질화 실리콘막, 또는 질소 산화물의 방출량이 적은 산화 질화 알루미늄막 등을 이용할 수 있다.
또한, 질소 산화물의 방출량이 적은 산화 질화 실리콘막은 승온 이탈 가스 분석법에서, 질소 산화물의 방출량보다 암모니아의 방출량이 많은 막이며, 대표적으로는 암모니아의 방출량이 1×1018 개/cm3 이상 5×1019 개/cm3 이하이다. 또한, 암모니아의 방출량은 막의 표면 온도가 50℃ 이상 650℃ 이하, 바람직하게는, 50℃ 이상 550℃ 이하의 가열 처리에 의한 방출량으로 한다.
질소 산화물(NOx, x는 0 이상 2 이하, 바람직하게는, 1 이상 2 이하), 대표적으로는, NO2 또는 NO는 절연막(114) 등에 준위를 형성한다. 상기 준위는 산화물 반도체막(108)의 에너지갭 내에 위치한다. 따라서, 질소 산화물이 절연막(114) 및 산화물 반도체막(108)의 계면에 방출되어 확산되면, 상기 준위가 절연막(114)측에서 전자를 트랩하는 경우가 있다. 이 결과, 트랩된 전자가 절연막(114) 및 산화물 반도체막(108) 계면 근방에 머물기 때문에, 트랜지스터의 문턱 전압을 플러스 방향으로 시프트시키게 된다.
또한, 질소 산화물은 가열 처리에서 암모니아 및 산소와 반응한다. 절연막(114)에 포함되는 질소 산화물은 가열 처리에서 절연막(116)에 포함되는 암모니아와 반응하기 때문에, 절연막(114)에 포함되는 질소 산화물이 저감된다. 따라서, 절연막(114) 및 산화물 반도체막(108)의 계면에서 전자가 트랩되기 어렵다.
절연막(114)은 질소 산화물의 준위 밀도가 낮은 산화물 절연막을 이용하여 형성할 수 있다. 또한, 상기 질소 산화물의 준위 밀도는 산화물 반도체막의 가전자대의 상단의 에너지(Ev _os)와 산화물 반도체막의 전도체 하단의 에너지(Ec_os) 사이에 형성될 수 있는 경우가 있다. 이러한 산화물 절연막을 이용함으로써, 트랜지스터의 문턱 전압의 시프트를 저감하는 것이 가능하고, 트랜지스터의 전기 특성의 변동을 저감할 수 있다.
또한, 트랜지스터의 제작 공정의 가열 처리, 대표적으로는 300℃ 이상 기판 변형점 미만의 가열 처리에 의해, 절연막(114)은 100 K 이하의 ESR로 측정하여 얻어진 스펙트럼에서 g값이 2.037 이상 2.039 이하인 제 1 시그널, g값이 2.001 이상 2.003 이하인 제 2 시그널, 및 g값이 1.964 이상 1.966 이하인 제 3 시그널이 관측된다. 또한, 제 1 시그널 및 제 2 시그널의 스플리트폭, 및 제 2 시그널 및 제 3 시그널의 스플리트폭은 X 밴드의 ESR 측정에서 약 5 mT이다. 또한, g값이 2.037 이상 2.039 이하인 제 1 시그널, g값이 2.001 이상 2.003 이하인 제 2 시그널, 및 g값이 1.964 이상 1.966 이하인 제 3 시그널의 스핀의 밀도의 합계가 1×1018 spins/cm3 미만이며, 대표적으로는 1×1017 spins/cm3 이상 1×1018 spins/cm3 미만이다.
또한, 100 K 이하의 ESR 스펙트럼에서 g값이 2.037 이상 2.039 이하인 제 1 시그널, g값이 2.001 이상 2.003 이하인 제 2 시그널, 및 g값이 1.964 이상 1.966 이하인 제 3 시그널은 질소 산화물(NOx, x는 0 이상 2 이하, 바람직하게는, 1 이상 2 이하)에 기인한 시그널에 상당한다. 질소 산화물의 대표예로서는, 일산화질소, 이산화질소 등이 있다. 즉, g값이 2.037 이상 2.039 이하인 제 1 시그널, g값이 2.001 이상 2.003 이하인 제 2 시그널, 및 g값이 1.964 이상 1.966 이하인 제 3 시그널의 스핀의 밀도의 합계가 적을수록, 산화물 절연막에 포함되는 질소 산화물의 함유량이 적다고 할 수 있다.
또한, Ev _os와 Ec _os 사이에 질소 산화물의 준위 밀도가 낮은 산화물 절연막은 SIMS로 측정되는 질소 농도가 6×1020 atoms/cm3 이하이다.
기판 온도가 220℃ 이상, 또는 280℃ 이상, 또는 350℃ 이상이며, 실레인 및 일산화이질소를 이용한 PECVD법을 이용하여, Ev _os와 Ec _os 사이에 질소 산화물의 준위 밀도가 낮은 산화물 절연막을 형성함으로써, 치밀하고, 또한, 경도가 높은 막을 형성할 수 있다.
절연막(116)은 화학량론적 조성을 만족시키는 산소보다 많은 산소를 포함한 산화물 절연막을 이용하여 형성한다. 화학량론적 조성을 만족시키는 산소보다 많은 산소를 포함한 산화물 절연막은 가열에 의해 산소의 일부가 이탈한다. 화학량론적 조성을 만족시키는 산소보다 많은 산소를 포함한 산화물 절연막은 TDS 측정에서, 산소 원자로 환산한 산소의 이탈량이 1.0×1019 atoms/cm3 이상, 바람직하게는, 3.0×1020 atoms/cm3 이상인 산화물 절연막이다. 또한, 상기 TDS 측정 시의 막의 표면 온도로서는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 500℃ 이하의 범위가 바람직하다.
절연막(116)으로서는 두께가 30 nm 이상 500 nm 이하, 바람직하게는, 50 nm 이상 400 nm 이하의 산화 실리콘, 산화 질화 실리콘 등을 이용할 수 있다.
또한, 절연막(116)은 결함량이 적은 것이 바람직하고, 대표적으로는 ESR 측정에 의해, 실리콘의 댕글링 본드에 유래하는 g = 2.001에 나타나는 신호의 스핀 밀도가 1.5×1018 spins/cm3 미만, 또한, 1×1018 spins/cm3 이하인 것이 바람직하다. 또한, 절연막(116)은 절연막(114)과 비교하여 산화물 반도체막(108)으로부터 떨어져 있기 때문에, 절연막(114)보다 결함 밀도가 많아도 좋다.
또한, 절연막(114, 116)은 동종의 재료의 절연막을 이용할 수 있기 때문에, 절연막(114)과 절연막(116)의 계면을 명확하게 확인할 수 없는 경우가 있다. 따라서, 본 실시형태에서는 절연막(114)과 절연막(116)의 계면은 파선으로 도시하였다. 또한, 본 실시형태에서는 절연막(114)과 절연막(116)의 2층 구조에 대하여 설명했지만, 이것에 한정되지 않고, 예를 들면, 절연막(114)의 단층 구조로 해도 좋다.
＜제 2 게이트 전극＞
제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)은 산화물 반도체막(108)이 갖는 금속 원소 중 적어도 하나와 동일한 금속 원소를 갖는다. 예를 들면, 산화물 반도체막(108)이 산소와 In과 Zn과 M(M은 Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 갖는 경우, 산화물 반도체막(117)은 In, Zn, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf로부터 선택되는 원소 중 적어도 하나를 갖는다. 특히, 산화물 반도체막(117)으로서는 In-Sn 산화물, In-Zn 산화물, In-Ga 산화물, Zn 산화물, Al-Zn 산화물, 또는 In-Ga-Zn 산화물을 이용하면 바람직하다.
또한, 산화물 반도체막(108)으로서 In-Ga-Zn 산화물을 이용하는 경우, 산화물 반도체막(117)은 적어도 Ga를 가지면 바람직하다. 또한, 산화물 반도체막(108)으로서 In-Ga-Zn 산화물을 이용하는 경우, 산화물 반도체막(117)은 적어도 Zn을 가지면 바람직하다. 또한, 산화물 반도체막(108)으로서 In-Ga-Zn 산화물을 이용하는 경우, 산화물 반도체막(117)은 적어도 Ga와 Zn을 가지면 바람직하다.
또한, 산화물 반도체막(117)이 얇은 경우, 도전성이 저하되어, 제 2 게이트 전극으로서 기능하기 어려워진다. 한편, 산화물 반도체막(117)이 두꺼운 경우, 산소 첨가 처리 시에 산소가 산화물 반도체막(117)을 통과하기 어려워진다. 따라서, 산화물 반도체막(117)의 두께는 5 nm 이상 35 nm 이하, 바람직하게는, 5 nm 이상 15 nm 이하이다. 또한, 산화물 반도체막(117)의 저항율로서는 예를 들면, 10-8 Ω·cm 이상 10-1 Ω·cm 이하, 바람직하게는, 10-5 Ω·cm 이상 10-2 Ω·cm 이하로 하면 좋다.
＜보호 절연막＞
절연막(118)은 트랜지스터(100)의 보호 절연막으로서의 기능을 갖는다. 또한, 절연막(118)은 질소를 갖는다. 또한, 절연막(118)은 질소 및 실리콘을 갖는다. 또한, 절연막(118)은 산소, 수소, 물, 알칼리 금속, 알칼리 토금속 등의 블로킹할 수 있는 기능을 갖는다. 절연막(118)을 형성함으로써, 산화물 반도체막(108)으로부터 산소가 외부로 방출 및 확산되는 것과, 절연막(114, 116)에 포함되는 산소가 외부로 방출 및 확산되는 것과, 외부로부터 산화물 반도체막(108)으로 수소, 물 등이 들어가는 것을 막을 수 있다. 절연막(118)으로서는 예를 들면, 질화물 절연막을 이용할 수 있다. 이 질화물 절연막으로서는 질화 실리콘, 질화 산화 실리콘, 질화 알루미늄, 질화 산화 알루미늄 등이 있다. 또한, 산소, 수소, 물, 알칼리 금속, 알칼리 토금속 등의 블로킹 효과를 갖는 질화물 절연막 대신에, 산소, 수소, 물 등의 블로킹 효과를 갖는 산화물 절연막을 제공해도 좋다. 산소, 수소, 물 등의 블로킹 효과를 갖는 산화물 절연막으로서는 산화 알루미늄, 산화 질화 알루미늄, 산화 갈륨, 산화 질화 갈륨, 산화 이트륨, 산화 질화 이트륨, 산화 하프늄, 산화 질화 하프늄 등이 있다.
또한, 상기에 기재한 도전막, 절연막, 산화물 반도체막 등의 다양한 막은 스퍼터링법이나 PECVD법에 의해 형성할 수 있지만, 다른 방법, 예를 들면, 열 CVD(Chemical Vapor Deposition)법 또는 ALD(Atomic Layer Deposition)법에 의해 형성해도 좋다. 열 CVD법의 예로서 MOCVD(Metal Organic Chemical Vapor Deposition)법을 들 수 있다.
열 CVD법은 플라즈마를 사용하지 않는 성막 방법이기 때문에, 플라즈마 대미지에 의해 결함이 생성되는 일이 없다는 이점을 갖는다.
열 CVD법은 원료 가스와 산화제를 동시에 체임버 내에 보내고, 체임버 내를 대기압 또는 감압 하로 하고, 기판 근방 또는 기판 위에서 반응시켜 기판 위에 퇴적시킴으로써 성막을 행하여도 좋다.
또한, ALD법은 체임버 내를 대기압 또는 감압 하로 하고, 반응을 위한 원료 가스가 순차로 체임버에 도입되어, 그 가스 도입 순서를 반복함으로써 성막을 수행하여도 좋다. 예를 들면, 각각의 스위칭 밸브(고속 밸브라고도 부름)를 전환하여 2종류 이상의 원료 가스를 차례로 체임버에 공급하고, 복수종의 원료 가스가 섞이지 않도록 제 1 원료 가스와 동시 또는 그 후에 불활성 가스(아르곤, 혹은 질소 등) 등을 도입하고, 제 2 원료 가스를 도입한다. 또한, 동시에 불활성 가스를 도입하는 경우에는 불활성 가스는 캐리어 가스가 되고, 또한, 제 2 원료 가스의 도입 시에도 동시에 불활성 가스를 도입해도 좋다. 또한, 불활성 가스를 도입하는 대신에 진공 배기에 의해 제 1 원료 가스를 배출한 후, 제 2 원료 가스를 도입해도 좋다. 제 1 원료 가스가 기판의 표면에 흡착되어 제 1 층을 성막하고, 나중에 도입되는 제 2 원료 가스와 반응하고, 제 2 층이 제 1 층 위에 적층되어 박막이 형성된다. 이 가스 도입 순서를 제어하면서 원하는 두께가 될 때까지 복수회 반복함으로써, 단차 피복성이 뛰어난 박막을 형성할 수 있다. 박막의 두께는 가스 도입 순서를 반복하는 횟수에 따라 조절할 수 있기 때문에, 정밀한 막 두께 조절이 가능하고, 미세한 FET를 제작하는 경우에 적합하다.
MOCVD법 등의 열 CVD법은 상기 기재의 도전막, 절연막, 산화물 반도체막 등의 다양한 막을 형성할 수 있고, 예를 들면, In-Ga-ZnO막을 성막하는 경우에는 트라이메틸인듐, 트라이메틸갈륨, 및 다이메틸아연을 이용한다. 또한, 트라이메틸인듐의 화학식은 In(CH3)3이다. 또한, 트라이메틸갈륨의 화학식은 Ga(CH3)3이다. 또한, 다이메틸아연의 화학식은 Zn(CH3)2이다. 또한, 이러한 조합으로 한정되지 않고, 트라이메틸갈륨 대신에 트라이에틸갈륨(화학식 Ga(C2H5)3)을 이용할 수도 있고, 다이메틸아연 대신에 다이 에틸 아연(화학식 Zn(C2H5)2)를 이용할 수도 있다.
예를 들면, ALD를 이용하는 성막 장치에 의해 산화 하프늄막을 형성하는 경우에는 용매와 하프늄 전구체 화합물을 포함한 액체(하프늄알콕사이드나, 테트라키스다이메틸 아미드 하프늄(TDMAH) 등의 하프늄 아미드)를 기화시킨 원료 가스와, 산화제로서 오존(O3)의 2종류의 가스를 이용한다. 또한, 테트라키스다이메틸 아미드 하프늄의 화학식은 Hf[N(CH3)2]4이다. 또한, 다른 재료액으로서는 테트라키스(에틸메틸아미드)하프늄 등이 있다.
예를 들면, ALD를 이용하는 성막 장치에 의해 산화 알루미늄막을 형성하는 경우에는 용매와 알루미늄 전구체 화합물을 포함한 액체(트라이메틸 알루미늄(TMA) 등)를 기화시킨 원료 가스와, 산화제로서 H2O의 2종류의 가스를 이용한다. 또한, 트라이메틸 알루미늄의 화학식은 Al(CH3)3이다. 또한, 다른 재료액으로서는, 트리스(다이메틸아미드)알루미늄, 트라이이소부틸알루미늄, 알루미늄 트리스(2,2,6,6-테트라메틸-3,5-헵탄디오네이트) 등이 있다.
예를 들면, ALD를 이용하는 성막 장치에 의해 산화 실리콘막을 형성하는 경우에는 헥사클로로다이실레인을 피성막면에 흡착시키고, 흡착물에 포함되는 염소를 제거하고, 산화성 가스(O2, 일산화이질소)의 라디칼을 공급하여 흡착물과 반응시킨다.
예를 들면, ALD를 이용하는 성막 장치에 의해 텅스텐막을 성막하는 경우에는 WF6 가스와 B2H6 가스를 순차로 반복 도입하여 초기 텅스텐막을 형성하고, 그 후, WF6 가스와 H2 가스를 순차로 반복 도입하여 텅스텐막을 형성한다. 또한, B2H6 가스 대신에 SiH4 가스를 이용해도 좋다.
예를 들면, ALD를 이용하는 성막 장치에 의해 산화물 반도체막, 예를 들면 In-Ga-ZnO막을 성막하는 경우에는, In(CH3)3 가스와 O3 가스를 순차로 반복 도입하여 In-O층을 형성하고, 그 후, Ga(CH3)3 가스와 O3 가스를 순차로 반복 도입하여 GaO층을 형성하고, 또한, 그 후 Zn(CH3)2와 O3 가스를 순차로 반복 도입하여 ZnO층을 형성한다. 또한, 이들 층의 순서는 이 예에 한정되지 않는다. 또한, 이들 가스를 혼합하여 In-Ga-O층이나 In-Zn-O층, Ga-Zn-O층 등의 혼합 화합물층을 형성해도 좋다. 또한, O3 가스 대신에 Ar 등의 불활성 가스로 버블링하여 얻어진 H2O 가스를 이용해도 좋지만, H를 포함하지 않는 O3 가스를 이용하는 것이 바람직하다. 또한, In(CH3)3 가스 대신에, In(C2H5)3 가스를 이용해도 좋다. 또한, Ga(CH3)3 가스 대신에, Ga(C2H5)3 가스를 이용해도 좋다. 또한, Zn(CH3)2 가스를 이용해도 좋다.
＜반도체 장치의 구성예 2＞
다음에, 도 1의 (A), (B), (C)에 나타내는 트랜지스터(100)와 다른 구성예에 대하여, 도 2의 (A), (B), (C)를 이용하여 설명한다. 또한, 앞서 설명한 기능과 같은 기능을 갖는 경우에는 해치 패턴을 같게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
도 2의 (A)는 본 발명의 일 형태의 반도체 장치인 트랜지스터(100A)의 상면도이며, 도 2의 (B)는 도 2의 (A)에 나타내는 일점 쇄선 X1-X2 간에서의 절단면의 단면도에 상당하고, 도 2의 (C)는 도 2의 (A)에 나타내는 일점 쇄선 Y1-Y2 간에서의 절단면의 단면도에 상당한다.
트랜지스터(100A)는 기판(102) 위의 제 1 게이트 전극으로서 기능하는 도전막(104)과, 기판(102) 및 도전막(104) 위의 절연막(106)과, 절연막(106) 위의 절연막(107)과, 절연막(107) 위의 산화물 반도체막(108)과, 산화물 반도체막(108)에 전기적으로 접속되는 소스 전극 및 드레인 전극으로서 기능하는 도전막(112a, 112b)과, 산화물 반도체막(108) 및 도전막(112a, 112b) 위의 절연막(114, 116)과, 절연막(116) 위의 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)을 갖는다. 또한, 도 2의 (A), (B), (C)에 나타내는 바와 같이, 절연막(116) 및 산화물 반도체막(117)을 덮는 절연막(118)을 형성하는 구성으로 해도 좋다. 또한, 절연막(114, 116, 118)에 개구부(143)를 제공하고, 개구부(143)를 통하여 도전막(112b)에 전기적으로 접속되는 도전막(120)을 형성하는 구성으로 해도 좋다.
트랜지스터(100A)는 앞에서 설명한 트랜지스터(100)와 비교하여, 개구부(142a, 142b)가 제공되지 않는 점이 상이하다. 그 외의 구성에 대해서는 앞에서 설명한 트랜지스터(100)와 마찬가지이고, 같은 효과를 나타낸다.
트랜지스터(100A)에 나타내는 바와 같이, 개구부(142a, 142b)를 제공하지 않는 구성으로 함으로써, 제 1 게이트 전극으로서 기능하는 도전막(104)과 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)에는 각각 독립적으로 다른 전위를 인가할 수 있다. 예를 들면, 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)에는 음 또는 양의 바이어스 전압을 더하여 트랜지스터(100A)의 문턱 전압을 조정하는 기능을 부여하면 좋다. 또는 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)에는 접지 전위(GND)를 더하여 고정 전위로 할 수 있다.
＜반도체 장치의 구성예 3＞
다음에, 도 1의 (A), (B), (C)에 나타내는 트랜지스터(100)와 다른 구성예에 대하여, 도 3의 (A), (B), (C)를 이용하여 설명한다. 또한, 앞에서 설명한 기능과 같은 기능을 갖는 경우에는 해치 패턴을 같게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
도 3의 (A)는 본 발명의 일 형태의 반도체 장치인 트랜지스터(100B)의 상면도이며, 도 3의 (B)는 도 3의 (A)에 나타내는 일점 쇄선 X1-X2 간에서의 절단면의 단면도에 상당하고, 도 3의 (C)는 도 3의 (A)에 나타내는 일점 쇄선 Y1-Y2 간에서의 절단면의 단면도에 상당한다.
트랜지스터(100B)는 기판(102) 위의 제 1 게이트 전극으로서 기능하는 도전막(104)과, 기판(102) 및 도전막(104) 위의 절연막(106)과, 절연막(106) 위의 절연막(107)과, 절연막(107) 위의 산화물 반도체막(108)과, 산화물 반도체막(108) 위의 절연막(114)과, 절연막(114) 위의 절연막(116)과, 절연막(114) 및 절연막(116)에 제공되는 개구부(141a, 141b)를 통하여 산화물 반도체막(108)에 전기적으로 접속되는 소스 전극 및 드레인 전극으로서 기능하는 도전막(112a, 112b)과, 절연막(116) 위에 제공되어 산화물 반도체막(108)과 중첩되는 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)을 갖는다. 또한, 산화물 반도체막(117)은 절연막(106, 107, 114, 116)에 제공되는 개구부(142a, 142b)를 통하여, 도전막(104)과 전기적으로 접속된다. 또한, 도 3의 (A), (B), (C)에 나타내는 바와 같이, 절연막(116), 도전막(112a, 112b), 및 산화물 반도체막(117)을 덮는 절연막(118)을 형성하는 구성으로 해도 좋다. 또한, 절연막(118)에 개구부(143)를 제공하여 개구부(143)를 통하여 도전막(112b)에 전기적으로 접속되는 도전막(120)을 형성하는 구성으로 해도 좋다.
앞에서 설명한 트랜지스터(100) 및 트랜지스터(100A)에서는 채널 에치형의 구조인 것에 비하여, 도 3의 (A), (B), (C)에 나타내는 트랜지스터(100B)는 채널 보호형의 구조이다. 이와 같이, 본 발명의 일 형태의 반도체 장치는 채널 에치형 및 채널 보호형의 쌍방의 트랜지스터 구조로 할 수 있다.
트랜지스터(100B)로서는 앞에서 설명한 트랜지스터(100)와 마찬가지로, 산화물 반도체막(108) 위에 절연막(114, 116)이 제공되는 구성이기 때문에, 절연막(114, 116)에 포함되는 산소가 산화물 반도체막(108) 내의 산소 결손을 보충할 수 있다. 또한, 절연막(116) 위에 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)을 형성함으로써, 산화물 반도체막(108)의 채널 형성 영역의 백 채널측의 전위를 제어할 수 있다. 따라서, 본 발명의 일 형태의 반도체 장치에서는 산화물 반도체막(108) 내의 산소 결손을 적합하게 보충하고, 또한, 산화물 반도체막(108)의 백 채널측의 전위를 제어하는 것이 가능하게 되어, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
＜반도체 장치의 구성예 4＞
다음에, 도 3의 (A), (B), (C)에 나타내는 트랜지스터(100C)와 다른 구성예에 대하여, 도 4의 (A), (B), (C)를 이용하여 설명한다. 또한, 앞에서 설명한 기능과 같은 기능을 갖는 경우에는 해치 패턴을 같게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
도 4의 (A)는 본 발명의 일 형태의 반도체 장치인 트랜지스터(100C)의 상면도이며, 도 4의 (B)는 도 4의 (A)에 나타내는 일점 쇄선 X1-X2 간에서의 절단면의 단면도에 상당하고, 도 4의 (C)는 도 4의 (A)에 나타내는 일점 쇄선 Y1-Y2 간에서의 절단면의 단면도에 상당한다.
트랜지스터(100C)는 기판(102) 위의 제 1 게이트 전극으로서 기능하는 도전막(104)과, 기판(102) 및 도전막(104) 위의 절연막(106)과, 절연막(106) 위의 절연막(107)과, 절연막(107) 위의 산화물 반도체막(108)과, 산화물 반도체막(108) 위의 절연막(114)과, 절연막(114) 위의 절연막(116)과, 절연막(114) 및 절연막(116)에 제공되는 개구부(141a, 141b)를 통하여, 산화물 반도체막(108)에 전기적으로 접속되는 소스 전극 및 드레인 전극으로서 기능하는 도전막(112a, 112b)과, 절연막(116) 위에 제공되고, 산화물 반도체막(108)과 중첩되는 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)을 갖는다. 또한, 도 4의 (A), (B), (C)에 나타내는 바와 같이, 절연막(116), 도전막(112a, 112b), 및 산화물 반도체막(117)을 덮는 절연막(118)을 형성하는 구성으로 해도 좋다. 또한, 절연막(118)에 개구부(143)를 제공하고, 개구부(143)를 통하여 도전막(112b)에 전기적으로 접속되는 도전막(120)을 형성하는 구성으로 해도 좋다.
트랜지스터(100C)는 앞에서 설명한 트랜지스터(100B)와 비교하여, 개구부(142a, 142b)가 제공되지 않은 점이 상이하다. 그 외의 구성에 대해서는 앞에서 설명한 트랜지스터(100B)와 같고, 같은 효과를 나타낸다.
트랜지스터(100C)에 나타내는 바와 같이, 개구부(142a, 142b)를 제공하지 않는 구성으로 함으로써, 제 1 게이트 전극으로서 기능하는 도전막(104)과 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)에는 각각 독립적으로 다른 전위를 인가할 수 있다. 예를 들면, 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)에는 음 또는 양의 바이어스 전압을 더하여 트랜지스터(100C)의 문턱 전압을 조정하는 기능을 부여하면 좋다. 또는 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)에는 접지 전위(GND)를 더하여 고정 전위로 할 수 있다.
그 외의 구성은 도 1의 (A), (B), (C)에 나타내는 트랜지스터(100)와 마찬가지이고, 같은 효과를 나타낸다.
＜반도체 장치의 구성예 5＞
다음에, 도 1의 (A), (B), (C)에 나타내는 트랜지스터(100)와 다른 구성예에 대하여, 도 5의 (A), (B), (C), (D)를 이용하여 설명한다. 또한, 앞에 설명한 기능과 같은 기능을 갖는 경우에는 해치 패턴을 같게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
도 5의 (A), (B)는 도 1의 (B), (C)에 나타내는 트랜지스터(100)의 변형예의 단면도이다. 또한, 도 5의 (C), (D)는 도 1의 (B), (C)에 나타내는 트랜지스터(100)의 변형예의 단면도이다.
도 5의 (A), (B)에 나타내는 트랜지스터(100D)는 도 1의 (B), (C)에 나타내는 트랜지스터(100)가 갖는 산화물 반도체막(108)을 3층의 적층 구조로 하고 있다. 보다 구체적으로는, 트랜지스터(100D)가 갖는 산화물 반도체막(108)은 산화물 반도체막(108a)과 산화물 반도체막(108b)과 산화물 반도체막(108c)을 갖는다. 또한, 도 5의 (C), (D)에 나타내는 트랜지스터(100E)는 도 1의 (B), (C)에 나타내는 트랜지스터(100)가 갖는 산화물 반도체막(108)을 2층의 적층 구조로 하고 있다. 보다 구체적으로는, 트랜지스터(100E)가 갖는 산화물 반도체막(108)은 산화물 반도체막(108b)과 산화물 반도체막(108c)을 갖는다.
여기서, 산화물 반도체막(108a, 108b, 108c), 및 산화물 반도체막(108b, 108c)에 접하는 절연막의 밴드 구조에 대하여, 도 6을 이용하여 설명한다.
도 6의 (A)는 절연막(107), 산화물 반도체막(108a, 108b, 108c), 및 절연막(114)을 갖는 적층 구조의 막 두께 방향의 밴드 구조의 일례이다. 또한, 도 6의 (B)는 절연막(107), 산화물 반도체막(108b, 108c), 및 절연막(114)을 갖는 적층 구조의 막 두께 방향의 밴드 구조의 일례이다. 또한, 밴드 구조는 이해를 용이하게 하기 위하여, 절연막(107), 산화물 반도체막(108a, 108b, 108c), 및 절연막(114)의 전도대 하단의 에너지 준위(Ec)를 나타낸다.
또한, 도 6의 (A)는 절연막(107, 114)으로서 산화 실리콘막을 이용하고, 산화물 반도체막(108a)으로서 금속 원소의 원자수비를 In：Ga：Zn = 1：3：2의 금속 산화물 타겟을 이용하여 형성되는 산화물 반도체막을 이용하고, 산화물 반도체막(108b)으로서 금속 원소의 원자수비를 In：Ga：Zn = 1：1：1의 금속 산화물 타겟을 이용하여 형성되는 산화물 반도체막을 이용하고, 산화물 반도체막(108c)으로서 금속 원소의 원자수비를 In：Ga：Zn = 1：3：2의 금속 산화물 타겟을 이용하여 형성되는 산화물 반도체막을 이용하는 구성의 밴드도이다.
또한, 도 6의 (B)는 절연막(107, 114)으로서 산화 실리콘막을 이용하고, 산화물 반도체막(108b)으로서 금속 원소의 원자수비를 In：Ga：Zn = 1：1：1의 금속 산화물 타겟을 이용하여 형성되는 산화물 반도체막을 이용하고, 산화물 반도체막(108c)으로서 금속 원소의 원자수비를 In：Ga：Zn = 1：3：2의 금속 산화물 타겟을 이용하여 형성되는 금속 산화막을 이용하는 구성의 밴드도이다.
도 6의 (A), (B)에 나타내는 바와 같이, 산화물 반도체막(108a, 108b, 108c)에서 전도대 하단의 에너지 준위는 완만하게 변화한다. 바꿔 말하면, 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이러한 밴드 구조를 가지기 위해서는 산화물 반도체막(108a)과 산화물 반도체막(108b)의 계면, 또는 산화물 반도체막(108b)과 산화물 반도체막(108c)의 계면에서, 산화물 반도체에 있어 트랩 중심이나 재결합 중심과 같은 결함 준위를 형성하는 불순물이 존재하지 않는다.
산화물 반도체막(108a, 108b, 108c)에 연속 접합을 형성하기 위해서는 로드록실을 구비한 멀티 체임버 방식의 성막 장치(스퍼터링 장치)를 이용하여 각 막을 대기에 노출시키지 않고 연속하여 적층하는 것이 필요하다.
도 6의 (A), (B)에 나타내는 구성으로 함으로써 산화물 반도체막(108b)이 웰(우물)이 되고, 상기 적층 구조를 이용한 트랜지스터에서 채널 형성 영역이 산화물 반도체막(108b)에 형성되는 것을 알 수 있다.
또한, 산화물 반도체막(108a, 108c)을 형성함으로써, 산화물 반도체막(108b)에 형성될 수 있는 트랩 준위를 멀리할 수 있다.
또한, 트랩 준위가 채널 형성 영역으로서 기능하는 산화물 반도체막(108b)의 전도대 하단의 에너지 준위(Ec)보다 진공 준위로부터 멀어지는 일이 있어, 트랩 준위에 전자가 축적하기 쉬워지게 된다. 트랩 준위에 전자가 축적됨으로써, 마이너스의 고정 전하가 되어, 트랜지스터의 문턱 전압은 플러스 방향으로 시프트된다. 따라서, 트랩 준위가 산화물 반도체막(108b)의 전도대 하단의 에너지 준위(Ec)보다 진공 준위가 되도록 구성하면 바람직하다. 이와 같이 함으로써, 트랩 준위에 전자가 축적하기 어려워져, 트랜지스터의 온 전류를 증대시키는 것이 가능함과 동시에, 전계 효과 이동도를 높일 수 있다.
또한, 도 6의 (A), (B)에서, 산화물 반도체막(108a, 108c)은 산화물 반도체막(108b)보다 전도대 하단의 에너지 준위가 진공 준위에 가깝고, 대표적으로는 산화물 반도체막(108b)의 전도대 하단의 에너지 준위와 산화물 반도체막(108a, 108c)의 전도대 하단의 에너지 준위와의 차이가 0.15 eV 이상, 또는 0.5 eV 이상이고, 2 eV 이하, 또는 1 eV 이하이다. 즉, 산화물 반도체막(108a, 108c)의 전자 친화력과 산화물 반도체막(108b)의 전자 친화력과의 차이가 0.15 eV 이상, 또는 0.5 eV 이상이고, 2 eV 이하, 또는 1 eV 이하이다.
이러한 구성을 가짐으로써, 산화물 반도체막(108b)이 전류의 주된 경로가 되어, 채널 형성 영역으로서 기능한다. 또한, 산화물 반도체막(108a, 108c)은 채널 형성 영역이 형성되는 산화물 반도체막(108b)을 구성하는 금속 원소의 일종 이상으로 구성되는 산화물 반도체막이기 때문에, 산화물 반도체막(108a)과 산화물 반도체막(108b)과의 계면, 또는 산화물 반도체막(108b)과 산화물 반도체막(108c)과의 계면에서, 계면 산란이 일어나기 어렵다. 따라서, 이 계면에서는 캐리어의 움직임이 저해되지 않기 때문에, 트랜지스터의 전계 효과 이동도가 높아진다.
또한, 산화물 반도체막(108a, 108c)은 채널 형성 영역의 일부로서 기능하는 것을 방지하기 위해, 도전율이 충분히 낮은 재료를 이용하는 것으로 한다. 또는 산화물 반도체막(108a, 108c)에는 전자 친화력(진공 준위와 전도대 하단의 에너지 준위와의 차)이 산화물 반도체막(108b)보다 작고, 전도대 하단의 에너지 준위가 산화물 반도체막(108b)의 전도대 하단 에너지 준위와 차분(밴드 오프셋)을 갖는 재료를 이용하는 것으로 한다. 또한, 드레인 전압의 크기에 의존한 문턱 전압의 차가 생기는 것을 억제하기 위해서는 산화물 반도체막(108a, 108c)의 전도대 하단의 에너지 준위가 산화물 반도체막(108b)의 전도대 하단의 에너지 준위보다 0.2 eV 이상 진공 준위에 가까운 재료, 바람직하게는, 0.5 eV 이상 진공 준위에 가까운 재료를 적용하는 것이 바람직하다.
또한, 산화물 반도체막(108a, 108c)은 막 내에 스피넬형의 결정 구조가 포함되지 않는 것이 바람직하다. 산화물 반도체막(108a, 108c)의 막 내에 스피넬형의 결정 구조를 포함하는 경우, 이 스피넬형의 결정 구조와 다른 영역과의 계면에서, 도전막(112a, 112b)의 구성 원소가 방출되어, 산화물 반도체막(108b)으로 확산되는 경우가 있다. 또한, 산화물 반도체막(108a, 108c)이 후술하는 CAAC-OS인 경우, 도전막(112a, 112b)의 구성 원소, 예를 들면, 구리 원소의 블로킹성이 높아져 바람직하다.
산화물 반도체막(108a, 108c)의 막 두께는 도전막(112a, 112b)의 구성 원소가 방출되어, 산화물 반도체막(108b)으로 확산되는 것을 억제할 수 있는 막 두께 이상이며, 절연막(114)으로부터 산화물 반도체막(108b)에의 산소의 공급을 억제하는 막 두께 미만으로 한다. 예를 들면, 산화물 반도체막(108a, 108c)의 막 두께가 10 nm 이상이면, 도전막(112a, 112b)의 구성 원소가 방출되어, 산화물 반도체막(108b)으로 확산되는 것을 억제할 수 있다. 또한, 산화물 반도체막(108a, 108c)의 막 두께를 100 nm 이하로 하면, 절연막(114, 116)으로부터 산화물 반도체막(108b)에 효과적으로 산소를 공급할 수 있다.
산화물 반도체막(108a, 108c)이 In-M-Zn 산화물일 때, M으로서, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf를 In보다 높은 원자수비로 가짐으로써, 산화물 반도체막(108a, 108c)의 에너지갭을 크게, 전자 친화력을 작게 할 수 있다. 따라서, 산화물 반도체막(108b)과의 전자 친화력의 차를 원소 M의 조성에 의해 제어하는 것이 가능해지는 경우가 있다. 또한, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf는 산소와의 결합력이 강한 금속 원소이기 때문에, 이러한 원소를 In보다 높은 원자수비로 가짐으로써, 산소 결손이 생기기 어려워진다.
또한, 산화물 반도체막(108a, 108c)이 In-M-Zn 산화물일 때, Zn 및 O를 제외한 In 및 M의 원자수 비율은 바람직하게는, In이 50 atomic% 미만, M이 50 atomic% 이상, 더욱 바람직하게는, In이 25 atomic% 미만, M이 75 atomic% 이상으로 한다. 또한, 산화물 반도체막(108a, 108c)으로서 산화 갈륨막을 이용해도 좋다. 또한, 산화물 반도체막(108a, 108c)으로서 Ga-Zn 산화물막을 이용해도 좋다.
또한, 산화물 반도체막(108a, 108b, 108c)이 In-M-Zn 산화물인 경우, 산화물 반도체막(108b)과 비교하여, 산화물 반도체막(108a, 108c)에 포함되는 M의 원자수비가 크고, 대표적으로는 산화물 반도체막(108b)에 포함되는 상기 원자와 비교하여, 1.5배 이상, 바람직하게는, 2배 이상, 더욱 바람직하게는, 3배 이상 높은 원자수비이다.
또한, 산화물 반도체막(108a, 108b, 108c)이 In-M-Zn 산화물인 경우, 산화물 반도체막(108b)을 In：M：Zn = x1：y1：z1[원자수비], 산화물 반도체막(108a, 108c)을 In：M：Zn = x2：y2：z2[원자수비]로 하면, y2/x2가 y1/x1보다 크고, 바람직하게는, y2/x2가 y1/x1보다 1.5배 이상이다. 보다 바람직하게는, y2/x2가 y1/x1보다 2배 이상 크고, 더욱 바람직하게는, y2/x2가 y1/x1보다 3배 이상 또는 4배 이상 크다. 이때, 산화물 반도체막(108b)에서, y1이 x1 이상이면, 산화물 반도체막(108b)을 이용하는 트랜지스터에 안정된 전기 특성을 부여할 수 있기 때문에 바람직하다. 단, y1이 x1의 3배 이상이 되면, 산화물 반도체막(108b)을 이용하는 트랜지스터의 전계 효과 이동도가 저하되기 때문에, y1은 x1의 3배 미만이면 바람직하다.
산화물 반도체막(108b)이 In-M-Zn 산화물인 경우, 산화물 반도체막(108b)을 성막하기 위하여 이용하는 타겟에 있어서, 금속 원소의 원자수비를 In：M：Zn = x1：y1：z1로 하면, x1/y1은 1/3 이상 6 이하, 또한, 1 이상 6 이하이며, z1/y1은 1/3 이상 6 이하, 또한, 1 이상 6 이하인 것이 바람직하다. 또한, z1/y1을 1 이상 6 이하로 함으로써, 산화물 반도체막(108b)으로서 후술한 CAAC-OS가 형성되기 쉬워진다. 타겟의 금속 원소의 원자수비의 대표예로서는, In：M：Zn = 1：1：1, In：M：Zn = 1：1：1.2, In：M：Zn = 3：1：2 등이 있다.
또한, 산화물 반도체막(108a, 108c)이 In-M-Zn 산화물인 경우, 산화물 반도체막(108a, 108c)을 성막하기 위하여 이용하는 타겟에 있어서, 금속 원소의 원자수비를 In：M：Zn = x2：y2：z2로 하면, x2/y2＜x1/y1이며, z2/y2는 1/3 이상 6 이하, 또한, 1 이상 6 이하인 것이 바람직하다. 또한, 인듐에 대한 M의 원자수 비율을 크게 함으로써, 산화물 반도체막(108a, 108c)의 에너지갭을 크게, 전자 친화력을 작게 하는 것이 가능하기 때문에, y2/x2를 3 이상, 또는 4 이상으로 하는 것이 바람직하다. 타겟의 금속 원소의 원자수비의 대표예로서는, In：M：Zn = 1：3：2, In：M：Zn = 1：3：4, In：M：Zn = 1：3：5, In：M：Zn = 1：3：6, In：M：Zn = 1：4：2, In：M：Zn = 1：4：4, In：M：Zn = 1：4：5, In：M：Zn = 1：5：5 등이 있다.
또한, 산화물 반도체막(108a, 108c)이 In-M 산화물인 경우, M으로서 2가의 금속 원자(예를 들면, 아연 등)를 포함하지 않는 구성으로 함으로써, 스피넬형의 결정 구조를 함유하지 않는 산화물 반도체막(108a, 108c)을 형성할 수 있다. 또한, 산화물 반도체막(108a, 108c)으로서는, 예를 들면, In-Ga 산화물막을 이용할 수 있다. 이 In-Ga 산화물막으로서는, 예를 들면, In-Ga 금속 산화물 타겟(In：Ga = 7：93)을 이용하여, 스퍼터링법에 의해 형성할 수 있다. 또한, DC 방전을 이용한 스퍼터링법으로 산화물 반도체막(108a, 108c)을 성막하기 위해서는 In：M = x：y[원자수비]로 했을 때, y/(x＋y)를 0.96 이하, 바람직하게는, 0.95 이하, 예를 들면 0.93으로 하면 좋다.
또한, 산화물 반도체막(108a, 108b, 108c)의 원자수비는 각각 오차로서 상기의 원자수비의 ±40%의 변동을 포함한다.
또한, 본 실시형태에 따른 트랜지스터는 상기의 구조의 각각을 자유롭게 조합하는 것이 가능하다.
＜반도체 장치의 제작 방법 1＞
다음에, 본 발명의 일 형태의 반도체 장치인 트랜지스터(100)의 제작 방법에 대하여, 도 7 내지 도 9를 이용하여 이하 상세하게 설명한다. 또한, 도 7 내지 도 9는 반도체 장치의 제작 방법을 설명하는 단면도이다.
또한, 도 7의 (A), (C), (E), (G), 도 8의 (A), (C), (E), (G), 및 도 9의 (A), (C), (E), (G)는 트랜지스터(100)의 채널 길이 방향의 단면도를 나타내고, 도 7의 (B), (D), (F), (H), 도 8의 (B), (D), (F), (H), 및 도 9의 (B), (D), (F), (H)는 트랜지스터(100)의 채널 폭 방향의 단면도를 나타낸다.
또한, 트랜지스터(100)를 구성하는 막(절연막, 산화물 반도체막, 도전막 등)은 스퍼터링법, 화학 기상 퇴적(CVD)법, 진공 증착법, 펄스 레이저 퇴적(PLD)법을 이용하여 형성할 수 있다. 혹은, 도포법이나 인쇄법으로 형성할 수 있다. 성막 방법으로서는, 스퍼터링법, 플라즈마 화학 기상 퇴적(PECVD)법이 대표적이지만, 열 CVD법 또는 ALD(원자층 성막)법이어도 좋다. 열 CVD법의 예로서, MOCVD(유기 금속 화학 퇴적)법을 들 수 있다.
열 CVD법은 체임버 내를 대기압 또는 감압 하로 하고, 원료 가스와 산화제를 동시에 체임버 내에 보내고, 기판 근방 또는 기판 위에서 반응시켜 기판 위에 퇴적시킴으로써 성막을 행한다. 이와 같이, 열 CVD법은 플라즈마를 발생시키지 않는 성막 방법이기 때문에, 플라즈마 대미지에 의해 결함이 생성되는 일이 없다는 이점을 갖는다.
또한, ALD법은 체임버 내를 대기압 또는 감압 하로 하고, 반응을 위한 원료 가스가 순차로 체임버에 도입되고, 그 가스 도입의 순서를 반복함으로써 성막을 행한다. 예를 들면, 각각의 스위칭 밸브(고속 밸브라고도 부름)를 전환하여 2종류 이상의 원료 가스를 차례로 체임버에 공급하고, 복수종의 원료 가스가 섞이지 않도록 제 1 원료 가스와 동시 또는 그 후에 불활성 가스(아르곤, 혹은 질소 등) 등을 도입하고, 제 2 원료 가스를 도입한다. 또한, 동시에 불활성 가스를 도입하는 경우에는 불활성 가스는 캐리어 가스가 되고, 또한, 제 2 원료 가스의 도입 시에도 동시에 불활성 가스를 도입해도 좋다. 또한, 불활성 가스를 도입하는 대신에 진공 배기에 의해 제 1 원료 가스를 배출한 후, 제 2 원료 가스를 도입해도 좋다. 제 1 원료 가스가 기판의 표면에 흡착하여 제 1 단원자층을 성막하고, 나중에 도입되는 제 2 원료 가스와 반응하고, 제 2 단원자층이 제 1 단원자층 위에 적층되어 박막이 형성된다.
이 가스 도입 순서를 제어하면서 원하는 두께가 될 때까지 복수회 반복함으로써, 단차 피복성이 뛰어난 박막을 형성할 수 있다. 박막의 두께는 가스 도입 순서를 반복하는 횟수에 따라 조절할 수 있기 때문에, 정밀한 막 두께 조절이 가능하고, 미세한 트랜지스터를 제작하는 경우에 적합하다.
우선, 기판(102) 위에 도전막을 형성하고, 이 도전막을 리소그래피 공정 및 에칭 공정을 행하고 가공하여, 제 1 게이트 전극으로서 기능하는 도전막(104)을 형성한다. 다음에, 도전막(104) 위에 제 1 게이트 절연막으로서 기능하는 절연막(106, 107)을 형성한다(도 7의 (A), (B) 참조).
제 1 게이트 전극으로서 기능하는 도전막(104)은 스퍼터링법, 화학 기상 퇴적(CVD)법, 진공 증착법, 펄스 레이저 퇴적(PLD)법을 이용하여 형성할 수 있다. 또는 도포법이나 인쇄법으로 형성할 수 있다. 성막 방법으로서는 스퍼터링법, 플라즈마 화학 기상 퇴적(PECVD)법이 대표적이지만, 앞에서 설명한 유기 금속 화학 기상 퇴적(MOCVD)법 등의 열 CVD법, 또는 원자층 퇴적(ALD)법을 이용해도 좋다.
본 실시형태에서는 기판(102)으로서 유리 기판을 이용하고, 제 1 게이트 전극으로서 기능하는 도전막(104)으로서 두께 100 nm의 텅스텐막을 스퍼터링법으로 형성한다.
제 1 게이트 절연막으로서 기능하는 절연막(106, 107)은 스퍼터링법, PECVD법, 열 CVD법, 진공 증착법, PLD법 등을 이용하여 형성할 수 있다. 본 실시형태에서는 PECVD법에 의해, 절연막(106)으로서 두께 400 nm의 질화 실리콘막을 형성하고, 절연막(107)으로서 두께 50 nm의 산화 질화 실리콘막을 형성한다.
또한, 절연막(106)으로서는 질화 실리콘막의 적층 구조로 할 수 있다. 구체적으로는, 절연막(106)을 제 1 질화 실리콘막, 제 2 질화 실리콘막, 제 3 질화 실리콘막의 3층 적층 구조로 할 수 있다. 이 3층 적층 구조의 일례로서는 이하와 같이 형성할 수 있다.
제 1 질화 실리콘막으로서는 예를 들면, 유량 200 sccm의 실레인, 유량 2000 sccm의 질소, 및 유량 100 sccm의 암모니아 가스를 원료 가스로서 PE-CVD 장치의 반응실에 공급하고, 반응실 내의 압력을 100 Pa로 제어하고, 27.12 MHz의 고주파 전원을 이용하여 2000 W의 전력을 공급하고, 두께가 50 nm가 되도록 형성하면 좋다.
제 2 질화 실리콘막으로서는 유량 200 sccm의 실레인, 유량 2000 sccm의 질소, 및 유량 2000 sccm의 암모니아 가스를 원료 가스로서 PECVD 장치의 반응실에 공급하고, 반응실 내의 압력을 100 Pa로 제어하고, 27.12 MHz의 고주파 전원을 이용하여 2000 W의 전력을 공급하고, 두께가 300 nm가 되도록 형성하면 좋다.
제 3 질화 실리콘막으로서는 유량 200 sccm의 실레인, 및 유량 5000 sccm의 질소를 원료 가스로서 PECVD 장치의 반응실에 공급하고, 반응실 내의 압력을 100 Pa로 제어하고, 27.12 MHz의 고주파 전원을 이용하여 2000 W의 전력을 공급하고, 두께가 50 nm가 되도록 형성하면 좋다.
또한, 상기 제 1 질화 실리콘막, 제 2 질화 실리콘막, 및 제 3 질화 실리콘막 형성 시의 기판 온도는 350℃로 할 수 있다.
절연막(106)을 질화 실리콘막의 3층의 적층 구조로 함으로써, 예를 들면, 도전막(104)에 구리(Cu)를 포함한 도전막을 이용하는 경우에, 이하의 효과를 나타낸다.
제 1 질화 실리콘막은 도전막(104)으로부터의 구리(Cu) 원소의 방출 및 확산을 억제할 수 있다. 제 2 질화 실리콘막은 수소를 방출하는 기능을 갖고, 게이트 절연막으로서 기능하는 절연막의 내압을 향상시킬 수 있다. 제 3 질화 실리콘막은 제 3 질화 실리콘막으로부터의 수소 방출이 적고, 또한, 제 2 질화 실리콘막으로부터 방출되는 수소의 확산을 억제할 수 있다.
절연막(107)으로서는 후에 형성되는 산화물 반도체막(108)과의 계면 특성을 향상시키도록, 산소를 포함한 절연막으로 형성되면 바람직하다.
다음에, 절연막(107) 위에 산화물 반도체막(108)을 형성한다(도 7의 (C), (D) 참조).
본 실시형태에서는 In-Ga-Zn 금속 산화물 타겟(In：Ga：Zn = 1：1：1.2(원자수비))을 이용하여, 스퍼터링법에 의해 산화물 반도체막을 성막하고, 이 산화물 반도체막 위에 리소그래피 공정에 의해 마스크를 형성하고, 이 산화물 반도체막을 원하는 영역에 가공함으로써 섬 형상의 산화물 반도체막(108)을 형성한다.
산화물 반도체막(108)의 형성 후, 150℃ 이상 기판의 변형점 미만, 바람직하게는, 200℃ 이상 450℃ 이하, 더욱 바람직하게는, 300℃ 이상 450℃ 이하의 가열 처리를 수행하여도 좋다. 여기서의 가열 처리는 산화물 반도체막의 고순도화 처리의 하나이며, 산화물 반도체막(108)에 포함되는 수소, 물 등을 저감할 수 있다. 또한, 수소, 물 등의 저감을 목적으로 한 가열 처리는 산화물 반도체막(108)을 섬 형상으로 가공하기 전에 행하여도 좋다.
산화물 반도체막(108)에 대한 가열 처리는 전기로, RTA 장치 등을 이용할 수 있다. RTA 장치를 이용함으로써, 단시간에 한하여 기판의 변형점 이상의 온도로 열 처리를 수행할 수 있다. 따라서, 가열 시간을 단축하는 것이 가능하게 된다.
또한, 산화물 반도체막(108)에 대한 가열 처리는 질소, 산소, 초건조 공기(물의 함유량이 20 ppm 이하, 바람직하게는, 1 ppm 이하, 바람직하게는, 10 ppb 이하의 공기), 또는 희가스(아르곤, 헬륨 등)의 분위기 하에서 수행하면 좋다. 또한, 상기 질소, 산소, 초건조 공기, 또는 희가스에 수소, 물 등이 포함되지 않는 것이 바람직하다. 또한, 질소 또는 희가스 분위기에서 가열 처리한 후, 산소 또는 초건조 공기 분위기에서 가열해도 좋다. 이 결과, 산화물 반도체막 내에 포함되는 수소, 물 등을 이탈시킴과 동시에, 산화물 반도체막 내에 산소를 공급할 수 있다. 이 결과, 산화물 반도체막 내에 포함되는 산소 결손량을 저감할 수 있다.
또한, 스퍼터링법으로 산화물 반도체막(108)을 형성하는 경우, 스퍼터링 가스는 희가스(대표적으로는 아르곤), 산소, 희가스 및 산소의 혼합 가스를 적절히 이용한다. 또한, 혼합 가스의 경우, 희가스에 대하여 산소의 가스비를 높이는 것이 바람직하다. 또한, 스퍼터링 가스의 고순도화도 필요하다. 예를 들면, 스퍼터링 가스로서 이용하는 산소 가스나 아르곤 가스는 노점이 -40℃ 이하, 바람직하게는 -80℃ 이하, 보다 바람직하게는 -100℃ 이하, 보다 바람직하게는 -120℃ 이하까지 고순도화한 가스를 이용함으로써 산화물 반도체막(108)에 수분 등이 들어가는 것을 가능한 한 막을 수 있다.
또한, 스퍼터링법으로 산화물 반도체막(108)을 형성하는 경우, 스퍼터링 장치에서의 체임버는 산화물 반도체막(108)에 있어 불순물이 되는 물 등을 가능한 한 제거하기 위하여 크라이오 펌프와 같은 흡착식의 진공 배기 펌프를 이용하여 고진공(5×10-7 Pa에서 1×10-4 Pa 정도까지) 배기하는 것이 바람직하다. 또는 터보 분자 펌프와 콜드 트랩을 조합하여 배기계로부터 체임버 내에 기체, 특히 탄소 또는 수소를 포함한 기체가 역류하지 않게 해 두는 것이 바람직하다.
다음에, 절연막(107) 및 산화물 반도체막(108) 위에 소스 전극 및 드레인 전극으로서 기능하는 도전막(112a, 112b)을 형성한다(도 7의 (E), (F) 참조).
본 실시형태에서는 도전막(112a, 112b)으로서 두께 50 nm의 텅스텐막과 두께 400 nm의 알루미늄막과의 적층막을 스퍼터링법에 의해 성막하고, 이 적층막 위에 리소그래피 공정에 의해 마스크를 형성하고, 이 적층막을 원하는 영역에 가공함으로써, 도전막(112a, 112b)을 형성한다. 또한, 본 실시형태에서는 도전막(112a, 112b)의 2층의 적층 구조로 했지만, 이것에 한정되지 않는다. 예를 들면, 도전막(112a, 112b)으로서 두께 50 nm의 텅스텐막, 두께 400 nm의 알루미늄막, 두께 100 nm의 티탄막의 3층의 적층 구조로 해도 좋다.
또한, 도전막(112a, 112b)을 형성한 후에, 산화물 반도체막(108)의 표면(백 채널측)을 세정해도 좋다. 이 세정 방법으로서는 예를 들면, 인산 등의 약액을 이용한 세정을 들 수 있다. 인산 등의 약액을 이용한 세정을 수행함으로써, 산화물 반도체막(108)의 표면에 부착된 불순물(예를 들면, 도전막(112a, 112b)에 포함되는 원소 등)을 제거할 수 있다.
또한, 도전막(112a, 112b)의 형성 시, 및/또는 상기 세정 공정에서, 산화물 반도체막(108)의 일부에 오목부가 형성되는 경우가 있다.
다음에, 산화물 반도체막(108), 및 도전막(112a, 112b) 위에 제 2 게이트 절연막으로서 기능하는 절연막(114, 116)을 형성한다(도 7의 (G), (H) 참조).
또한, 절연막(114)을 형성한 후, 대기에 노출시키지 않고, 연속적으로 절연막(116)을 형성하는 것이 바람직하다. 절연막(114)을 형성한 후, 대기 개방하지 않고, 원료 가스의 유량, 압력, 고주파 전력, 및 기판 온도 중 하나 이상을 조정하여, 절연막(116)을 연속적으로 형성함으로써, 절연막(114)과 절연막(116)의 계면에서 대기 성분에 유래한 불순물 농도를 저감할 수 있음과 동시에, 절연막(114, 116)에 포함되는 산소를 산화물 반도체막(108)으로 이동시키는 것이 가능하게 되어, 산화물 반도체막(108)의 산소 결손량을 저감하는 것이 가능하게 된다.
예를 들면, 절연막(114)으로서 PECVD법을 이용하여, 산화 질화 실리콘막을 형성할 수 있다. 이 경우, 원료 가스로서는 실리콘을 포함한 퇴적성 기체 및 산화성 기체를 이용하는 것이 바람직하다. 실리콘을 포함한 퇴적성 기체의 대표예로서는 실레인, 다이실레인, 트라이실레인, 불화 실레인 등이 있다. 산화성 기체로서는 일산화이질소, 이산화질소 등이 있다. 또한, 상기의 퇴적성 기체에 대한 산화성 기체를 20배 초과 100배 미만, 바람직하게는 40배 이상 80배 이하로 하고, 처리실 내의 압력을 100 Pa 미만, 바람직하게는 50 Pa 이하로 하는 PECVD법을 이용함으로써, 절연막(114)이 질소를 포함하고, 결함량이 적은 절연막이 된다.
본 실시형태에서는 절연막(114)으로서 기판(102)을 유지하는 온도를 220℃로 하고, 유량 50 sccm의 실레인 및 유량 2000 sccm의 일산화이질소를 원료 가스로 하고, 처리실 내의 압력을 20 Pa로 하고, 평행 평판 전극에 공급하는 고주파 전력을 13.56 MHz, 100 W(전력 밀도로서는 1.6×10-2 W/cm2)로 하는 PECVD법을 이용하여, 두께 50 nm의 산화 질화 실리콘막을 형성한다.
절연막(116)으로서는 PECVD 장치의 진공 배기된 처리실 내에 재치된 기판을 180℃ 이상 280℃ 이하, 더욱 바람직하게는, 200℃ 이상 240℃ 이하로 유지하고, 처리실에 원료 가스를 도입하여 처리실 내에서의 압력을 100 Pa 이상 250 Pa 이하, 더욱 바람직하게는, 100 Pa 이상 200 Pa 이하로 하고, 처리실 내에 제공되는 전극에 0.17 W/cm2 이상 0.5 W/cm2 이하, 더욱 바람직하게는, 0.25 W/cm2 이상 0.35 W/cm2 이하의 고주파 전력을 공급하는 조건에 의해, 산화 실리콘막 또는 산화 질화 실리콘막을 형성한다.
절연막(116)의 성막 조건으로서 상기 압력의 반응실에서 상기 파워 밀도의 고주파 전력을 공급함으로써, 플라즈마 내에서 원료 가스의 분해 효율이 높아져, 산소 라디칼이 증가되고, 원료 가스의 산화가 진행되기 때문에, 절연막(116) 내에서의 산소 함유량이 화학량론적 조성보다 많아진다. 한편, 기판 온도가 상기 온도로 형성된 막에서는 실리콘과 산소의 결합력이 약하기 때문에, 후의 공정의 가열 처리에 의해 막 내의 산소의 일부가 이탈한다. 이 결과, 화학량론적 조성을 만족시키는 산소보다 많은 산소를 포함하고, 가열에 의해 산소의 일부가 이탈하는 산화물 절연막을 형성할 수 있다.
또한, 절연막(116)의 형성 공정에서, 절연막(114)이 산화물 반도체막(108)의 보호막이 된다. 따라서, 산화물 반도체막(108)에 대한 대미지를 저감하면서, 파워 밀도가 높은 고주파 전력을 이용하여 절연막(116)을 형성할 수 있다.
또한, 절연막(116)의 성막 조건에서, 산화성 기체에 대한 실리콘을 포함한 퇴적성 기체의 유량을 증가시킴으로써, 절연막(116)의 결함량을 저감하는 것이 가능하다. 대표적으로는 ESR 측정에 의해, 실리콘의 댕글링 본드에 유래하는 g = 2.001에 나타나는 신호의 스핀 밀도가 6×1017 spins/cm3 미만, 바람직하게는, 3×1017 spins/cm3 이하, 바람직하게는, 1.5×1017 spins/cm3 이하인 결함량이 적은 산화물 절연층을 형성할 수 있다. 이 결과 트랜지스터의 신뢰성을 높일 수 있다.
또한, 절연막(114, 116)을 형성한 후, 가열 처리를 행하여도 좋다. 이 가열 처리에 의해, 절연막(114, 116)에 포함되는 질소 산화물을 저감할 수 있다. 또한, 상기 가열 처리에 의해, 절연막(114, 116)에 포함되는 산소의 일부를 산화물 반도체막(108)으로 이동시켜, 산화물 반도체막(108)에 포함되는 산소 결손량을 저감할 수 있다.
절연막(114, 116)에의 가열 처리의 온도는, 대표적으로는 150℃ 이상 400℃ 이하, 바람직하게는, 300℃ 이상 400℃ 이하, 바람직하게는, 320℃ 이상 370℃ 이하로 한다. 가열 처리는 질소, 산소, 초건조 공기(물의 함유량이 20 ppm 이하, 바람직하게는, 1 ppm 이하, 바람직하게는, 10 ppb 이하의 공기), 또는 희가스(아르곤, 헬륨 등)의 분위기 하에서 행하면 좋다. 또한, 상기 질소, 산소, 초건조 공기, 또는 희가스에 수소, 물 등이 포함되지 않는 것이 바람직하다. 이 가열 처리에는 전기로, RTA 장치 등을 이용할 수 있다.
본 실시형태에서는 질소 분위기에서, 350℃, 1시간의 가열 처리를 행한다.
다음에, 절연막(116) 위에 리소그래피 공정에 의해 마스크를 형성하고, 절연막(106, 107, 114, 116)에 개구부(142a, 142b)를 형성한다(도 8의 (A), (B) 참조).
또한, 개구부(142a, 142b)는 제 1 게이트 전극으로서 기능하는 도전막(104)에 이른다. 또한, 개구부(142a, 142b)의 형성 방법으로서는 드라이 에칭 장치, 및/또는 웨트 에칭 장치를 이용하여 형성할 수 있다.
다음에, 개구부(142a, 142b)를 덮도록, 절연막(116) 위에 산화물 반도체막(115)을 형성한다(도 8의 (C), (D) 참조).
본 실시형태에서는 산화물 반도체막(115)으로서 스퍼터링법으로, 두께 5 nm의 In-Ga-Zn 산화물(In：Ga：Zn = 1：4：5[원자%])을 형성한다. 또한, 스퍼터링법으로 산화물 반도체막(115)을 형성하는 경우, 성막 가스로서 산소를 이용하여 성막 가스 내의 산소 비율을 많이 하면 바람직하다. 예를 들면, In-Ga-Zn 산화물(In：Ga：Zn = 1：4：5[원자%])을 성막하는 경우, 성막 가스로서 산소를 이용하여 산소 100%의 분위기 하에서 스퍼터링할 수 있다. 성막 가스 내의 산소 비율을 높게 함으로써, 산화물 반도체막(115)은 과잉 산소를 갖는다. 산화물 반도체막(115)이 과잉 산소를 가지면, 후에 산소를 첨가할 때, 효과적으로 산화물 반도체막(115)이 산소를 통과시킬 수 있다. 따라서, 절연막(114, 116)에 효과적으로 산소를 첨가하는 것이 가능하게 된다.
다음에, 산화물 반도체막(117)을 통하여 절연막(114, 116) 및 산화물 반도체막(108)에 산소(141)를 첨가한다(도 8의 (E), (F) 참조).
산화물 반도체막(115)을 통하여 절연막(114, 116) 및 산화물 반도체막(108)에 산소(141)를 첨가하는 방법으로서는, 이온 도핑법, 이온 주입법, 플라즈마 처리법 등이 있다. 또한, 산소(141)를 첨가할 때, 기판측에 바이어스 전압을 인가함으로써 효과적으로 산소(141)를 절연막(114, 116) 및 산화물 반도체막(108)에 첨가할 수 있다. 상기 바이어스 전압으로서는 예를 들면, 애싱 장치를 이용하여 이 애싱 장치의 기판측에 인가하는 바이어스 전압의 전력 밀도를 1 W/cm2 이상 5 W/cm2 이하로 하면 좋다.
여기서, 산화물 반도체막(115)을 통하여 절연막(114, 116) 및 산화물 반도체막(108)에 산소(141)를 첨가하는 애싱 장치 및 애싱 장치 내에서의 산소 플라즈마의 개념의 일례에 대하여, 도 14의 (A), (B)를 이용하여 설명한다.
도 14의 (A)는 산소 첨가 처리를 행할 수 있는 애싱 장치를 설명하는 개략도이다. 또한, 도 14의 (B)는 산소 첨가 처리 시의 애싱 장치 내에서의 산소 플라즈마 상태를 설명하는 개념도이다.
도 14의 (A)에 나타내는 애싱 장치(200)는 유도 결합 플라즈마(ICP：Inductively Coupled Plasma)를 이용한 장치이다.
애싱 장치(200)는 반응 공간의 상부에 제공된 상부 전극(201)과, 매칭 박스(203)을 통하여 상부 전극(201)과 전기적으로 접속되는 제 1 고주파 전원(205)과, 상부 전극(201)과 반응 공간의 사이에 제공되는 유전체(207)와, 반응 공간의 하부에 제공된 하부 전극(202)과, 매칭 박스(204)를 통하여 하부 전극(202)과 전기적으로 접속되는 제 2 고주파 전원(206)과, 하부 전극(202)과 반응 공간의 사이에 제공되는 기판 스테이지(208)을 갖는다. 또한, 애싱 장치(200)의 기판 스테이지(208) 위에 피처리 기판이 되는 기판(250)이 배치되어 있다. 또한, 상부 전극(201)에는 안테나 코일(209)이 제공된 구성을 예시하고 있다.
제 1 고주파 전원(205)으로서는 1 MHz 이상 50 MHz 이하, 대표적으로는 13.56 MHz의 고주파수 전원을 이용할 수 있다. 또한, 제 2 고주파 전원(206)으로서는 100 kHz 이상 60 MHz 이하, 대표적으로는 3.2 MHz의 고주파 전원을 이용할 수 있다. 또한, 유전체(207)로서는 석영, 또는 세라믹스 등을 이용할 수 있다.
도 14의 (A), (B)에 나타내는 바와 같이, 상부 전극(201)에 고주파 전력이 인가되면, 상부 전극(201)에 제공된 안테나 코일(209)의 θ 방향으로 고주파 전류가 흘러, Z 방향으로 자계가 발생한다. 그리고, 패러데이의 전자 유도의 법칙에 따라, θ 방향으로 유도 전계가 생긴다. 반응 공간 내의 전자 e가 유도 전계에 트랩되고 θ 방향으로 가속되어, 가스 분자(여기에서는 산소 분자)와 충돌하여, 반응 공간 내(유전체(207)의 하방)에 고밀도 플라즈마(210)가 생성된다. 상부 전극(201)으로부터 멀어진 영역에서는 고밀도 플라즈마(210)의 자계의 영향이 적기 때문에, 상부 전극(201)의 유전체(207) 근방에 평판 형상으로 고밀도 플라즈마(210)가 퍼진다. 따라서, 하부 전극(202)에 인가하는 고주파 전력을 조정함으로써, 고밀도 플라즈마(210)가 형성되는 영역을 기판(250)측으로 이동시킬 수 있다. 또한, 도 14의 (A), (B)에 나타내는 바와 같이, 상부 전극(201)과 하부 전극(202)이 각각 독립적으로 고주파 전원을 갖는 구성으로 함으로써, 각 전극에 인가하는 바이어스 전압을 독립적으로 제어할 수 있다.
또한, 도 14의 (B)에 나타내는 바와 같이, 기판(250)에 인가되는 바이어스 전압을 제어하고, 구체적으로는, 하부 전극(202)에 인가하는 고주파 전력을 높게 함으로써, 예를 들면, O2 분자 및/또는 O* 라디칼을 기판(250)에 효율적으로 첨가할 수 있다. 또한, 이때, 기판(250)의 최표면이 절연성의 경우, 효율적으로 산소를 첨가할 수 없는 경우가 있다. 그러나, 본 발명의 일 형태에서는 기판(250)의 최표면이 산화물 반도체막이기 때문에, 산화물 반도체막의 하측에 위치하는 절연막에 효율적으로 산소를 첨가할 수 있다. 또한, 산소 첨가 처리 시의 기판(250)의 온도로서는 실온 이상 300℃ 이하, 바람직하게는, 100℃ 이상 250℃ 이하로 함으로써, 기판(250)에 효율적으로 산소를 첨가할 수 있다. 또한, 기판(250)의 온도를 높이기 위하여, 기판 스테이지(208)의 내부에 히터를 설치해도 좋다. 이 히터로서는 저항 발열체를 이용하여 가열하는 구성, 가열된 가스(예를 들면, He 가스) 등의 매체로부터의 열전도 또는 열복사를 이용하여 가열하는 구성 등을 들 수 있다.
또한, 도 14의 (A), (B)에서는 ICP를 이용한 애싱 장치에 대하여 예시했지만, 이것에 한정되지 않고, 예를 들면, 용량 결합 플라즈마(Capacitively Coupled Plasma：CCP)를 이용한 플라즈마 에칭 장치를 이용해도 좋다. 또한, ICP 대신에, 반응성 이온 에칭(Reactive Ion Etching：RIE) 방식의 플라즈마 에칭 장치를 이용해도 좋다.
또한, 절연막(116) 위에 산화물 반도체막(115)을 제공하여 산소를 첨가함으로써, 산화물 반도체막(115)이 절연막(116)으로부터 산소가 이탈하는 것을 억제하는 보호막으로서 기능한다. 따라서, 절연막(114, 116) 및 산화물 반도체막(108)에 의해 많은 산소를 첨가할 수 있다. 또한, 산소(141)를 첨가함으로써, 산화물 반도체막(115)의 산소 결손이 보충되어 산화물 반도체막(115)의 저항이 높아지는 경우가 있다.
또한, 플라즈마 처리로 산소의 도입을 행하는 경우, 마이크로파로 산소를 여하고, 고밀도인 산소 플라즈마를 발생시킴으로써, 산화물 반도체막(115)을 통하여, 절연막(114, 116)에의 산소 도입량을 증가시킬 수 있다.
여기서, 산소(141)를 첨가할 때의 도 8의 (E), (F)에 나타내는 단면도와 다른 단면도를 도 10의 (A), (B)에 나타낸다.
도 10의 (A)는 트랜지스터(100)와 동일한 제조 공정을 거쳐 형성되는 반도체 장치의 제작 방법에서의 한 공정의 일례를 설명하는 단면도이다. 도 10의 (A)에 나타내는 반도체 장치는 기판(102) 위의 절연막(106)과, 절연막(106) 위의 절연막(107)과, 절연막(107) 위의 도전막(112c)과, 절연막(107) 및 도전막(112c) 위의 절연막(114)과, 절연막(114) 위의 절연막(116)과, 절연막(116) 위의 산화물 반도체막(115)을 갖는다. 또한, 도전막(112c)은 트랜지스터(100)의 소스 전극 및 드레인 전극으로서 기능하는 도전막(112a, 112b)과 동일한 도전막을 가공하여 형성된다.
또한, 도 10의 (B)는 비교용의 반도체 장치의 제작 방법에서의 한 공정의 다른 예를 설명하는 단면도이다. 도 10의 (B)에 나타내는 반도체 장치는 기판(102) 위의 절연막(106)과, 절연막(106) 위의 절연막(107)과, 절연막(107) 위의 도전막(112c)과, 절연막(107) 및 도전막(112c) 위의 절연막(114)과, 절연막(114) 위의 절연막(116)과, 절연막(116) 위의 도전막(115a)을 갖는다. 또한, 도전막(112c)은 도전막(112a, 112b)과 동일한 도전막을 가공하여 형성된다. 또한, 도전막(115a)은 도전성이 높은 금속막(은, 구리, 알루미늄, 티탄, 탄탈, 몰리브덴 등)에 의해 형성된다.
도 10의 (A)는 산화물 반도체막(115)이 절연막(114, 116)에 형성되는 요철 표면을 덮도록 형성된 경우를 예시하고, 도 10의 (B)는 도전막(115a)이 절연막(114, 116)에 형성되는 요철 표면을 덮지 않은 경우를 예시하고 있다.
보다 구체적으로는, 도 10의 (A)에서는 산화물 반도체막(115)은 도전막(112c)을 덮는 절연막(114, 116)의 표면 요철에 따라 형성된다. 바꿔 말하면, 절연막(114, 116)의 표면이 노출되어 있지 않다. 따라서, 산소(141)를 첨가했을 때에, 절연막(114, 116)으로부터의 산소의 이탈을 산화물 반도체막(115)에 의해, 억제할 수 있다. 한편, 도 10의 (B)에서는 도전막(115a)은 도전막(112c)을 덮는 절연막(114, 116)의 표면 요철에 따라 형성되지 않는다. 바꿔 말하면, 도전막(115a)은 절연막(116)의 표면의 일부가 노출되어 있는 영역(146)을 갖는다. 따라서, 산소(141)를 첨가했을 때에, 도 10의 (B)에 나타내는 영역(146)으로부터, 산소가 이탈된다.
또한, 도 10의 (B)에 나타내는 구성으로서는 도전막(115a)의 피복성이 나쁜 경우에 영역(146)이 형성되거나, 또는 산소(141)의 첨가 시에 도전막(115a) 및 절연막(116)의 단부의 일부가 깎여, 영역(146)이 형성되는 경우가 있다. 도전막(115a)은 도전성이 높은 금속막이기 때문에, 산소(141)의 첨가 시에 기판(102)측에 인가되는 바이어스 전압에 의해, 도전막(115a)의 단부에 전계 집중이 발생하고, 절연막(114, 116) 및 도전막(115a)의 일부가 제거되는 경우가 있다. 한편, 본 발명의 일 형태의 반도체 장치에서는 도전막(115a) 대신에 산화물 반도체막(115)을 이용하여 산화물 반도체막(115)을 산화물 반도체막(108)이 갖는 금속 원소 중 적어도 하나와 동일한 금속 원소를 갖는 구성으로 함으로써, 상기 전계 집중을 완화하는 것이 가능하게 된다.
이와 같이, 도 10의 (A)에 나타내는 바와 같이, 산화물 반도체막(115)은 절연막(114, 116)이 갖는 요철 표면을 덮도록 형성되는 구성으로 하는 것이 바람직하다.
다음에, 산화물 반도체막(115) 위에 리소그래피 공정에 의해 마스크를 형성하고, 산화물 반도체막(115)을 원하는 영역에 가공함으로써, 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)을 형성한다(도 8의 (G), (H) 참조).
다음에, 절연막(116) 및 산화물 반도체막(117) 위에 절연막(118)을 형성한다(도 9의 (A), (B) 참조).
절연막(118)을 PECVD법으로 형성하는 경우, 기판 온도는 300℃ 이상 400℃ 이하로, 바람직하게는, 320℃ 이상 370℃ 이하로 함으로써, 치밀한 막을 형성할 수 있다.
예를 들면, 절연막(118)으로서 PECVD법에 의해 질화 실리콘막을 형성하는 경우, 실리콘을 포함한 퇴적성 기체, 질소, 및 암모니아를 원료 가스로서 이용하는 것이 바람직하다. 질소와 비교하여 소량의 암모니아를 이용함으로써, 플라즈마 내에서 암모니아가 해리되어, 활성종이 발생한다. 이 활성종이 실리콘을 포함한 퇴적성 기체에 포함되는 실리콘 및 수소의 결합, 및 질소의 삼중 결합을 절단한다. 이 결과, 실리콘 및 질소의 결합이 촉진되어, 실리콘 및 수소의 결합이 적고, 결함이 적고, 치밀한 질화 실리콘막을 형성할 수 있다. 한편, 질소에 대한 암모니아의 양이 많으면 실리콘을 포함한 퇴적성 기체 및 질소의 분해가 진행되지 않고, 실리콘 및 수소 결합이 잔존하여, 결함이 증대된, 엉성한 질화 실리콘막이 형성되게 된다. 따라서, 원료 가스에서, 암모니아에 대한 질소의 유량비를 5 이상 50 이하, 10 이상 50 이하로 하는 것이 바람직하다.
본 실시형태에서는 절연막(118)으로서 PECVD 장치를 이용하여, 실레인, 질소, 및 암모니아의 원료 가스로부터, 두께 50 nm의 질화 실리콘막을 형성한다. 유량은 실레인이 50 sccm, 질소가 5000 sccm이며, 암모니아가 100 sccm이다. 처리실의 압력을 100 Pa, 기판 온도를 350℃로 하고, 27.12 MHz의 고주파 전원을 이용하여, 1000 W의 고주파 전력을 평행 평판 전극에 공급한다. PECVD 장치는 전극 면적이 6000 cm2인 평행 평판형의 PECVD 장치이며, 공급한 전력을 단위 면적당의 전력(전력 밀도)으로 환산하면 1.7×10-1 W/cm2이다.
또한, 절연막(118)의 형성 후에, 가열 처리를 행하여도 좋다. 이 가열 처리의 온도는 대표적으로는 150℃ 이상 400℃ 이하, 바람직하게는, 300℃ 이상 400℃ 이하, 보다 바람직하게는, 320℃ 이상 370℃ 이하로 한다. 또한, 상기 가열 처리에 의해, 절연막(114, 116)에 포함되는 과잉 산소를 산화물 반도체막(108) 내로 확산시켜, 산화물 반도체막(108) 내의 산소 결손을 보충할 수 있다. 또한, 상기 가열 처리에 의해, 절연막(118)에 포함되는 수소가 산화물 반도체막(117)으로 이동하고, 산화물 반도체막(117)의 산소 결손과 결합하고, 산화물 반도체막(117)의 저항이 저하되거나, 또는 산화물 반도체막(117)의 도전성이 높아져 도전체화하는 경우가 있다. 따라서, 산화물 반도체막(117)을 제 2 게이트 전극으로서 기능시키는 것이 가능하게 된다. 이와 같이, 산화물 반도체막(117)은 바꿔 말하면 산화물 도전막(OC：Oxide Conductor)이라고도 할 수 있다.
다음에, 절연막(118) 위에 리소그래피 공정에 의해 마스크를 형성하고, 절연막(114, 116, 118)에 개구부(143)를 형성한다(도 9의 (C), (D) 참조).
또한, 개구부(143)는 도전막(112b)에 이른다. 또한, 개구부(143)의 형성 방법으로서는 드라이 에칭 장치, 및/또는 웨트 에칭 장치를 이용하여 형성할 수 있다.
다음에, 개구부(143)를 덮도록, 절연막(118) 위에 도전막(119)을 형성한다(도 9의 (E), (F) 참조).
도전막(119)으로서는, 예를 들면, 인듐(In), 아연(Zn), 주석(Sn) 중에서 선택된 일종을 포함한 재료를 이용할 수 있다. 특히, 도전막(119)으로서는 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 티탄을 포함한 인듐 산화물, 산화 티탄을 포함한 인듐 주석 산화물, 인듐 주석 산화물(ITO), 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물(Indium Tin SiO2 Doped Oxide：이하 ITSO막이라고 부름) 등의 투광성을 갖는 도전성 재료를 이용할 수 있다. 또한, 도전막(119)으로서는, 예를 들면, 스퍼터링법을 이용하여 형성할 수 있다. 본 실시형태에서는 막 두께 110 nm의 ITSO막을 스퍼터링법으로 형성한다.
다음에, 도전막(119) 위에 리소그래피 공정에 의해 마스크를 형성하고, 도전막(119)을 원하는 영역에 가공하고, 도전막(120)을 형성한다(도 9의 (G), (H) 참조).
이상의 공정으로, 도 1에 나타내는 트랜지스터(100)를 제작할 수 있다.
또한, 도 2의 (A), (B), (C)에 나타내는 트랜지스터(100A)로서는 개구부(142a, 142b)를 형성하는 공정을 행하지 않음으로써, 제작할 수 있다.
＜반도체 장치의 제작 방법 2＞
다음에, 본 발명의 일 형태의 반도체 장치인 도 3에 나타내는 트랜지스터(100B)의 제작 방법에 대하여, 도 11 내지 도 13을 이용하여, 이하 상세하게 설명한다. 또한, 도 11 내지 도 13은 반도체 장치의 제작 방법을 설명하는 단면도이다.
또한, 도 11의 (A), (C), (E), (G), 도 12의 (A), (C), (E), (G), 및 도 13의 (A), (C), (E), (G)는 트랜지스터(100B)의 채널 길이 방향의 단면도를 나타내고, 도 11의 (B), (D), (F), (H), 도 12의 (B), (D), (F), (H), 및 도 13의 (B), (D), (F), (H)는 트랜지스터(100B)의 채널 폭 방향의 단면도를 나타낸다.
우선, 도 7의 (C), (D)에 나타내는 공정까지 행하고, 그 후, 절연막(107) 및 산화물 반도체막(108) 위에 제 2 게이트 절연막으로서 기능하는 절연막(114, 116)을 형성한다(도 11의 (A), (B) 참조).
다음에, 절연막(116) 위에 리소그래피 공정에 의해 마스크를 형성하고, 절연막(106, 107, 114, 116)에 개구부(142a, 142b)를 형성한다(도 11의 (C), (D) 참조).
또한, 개구부(142a, 142b)는 제 1 게이트 전극으로서 기능하는 도전막(104)에 이른다. 또한, 개구부(142a, 142b)의 형성 방법으로서는, 드라이 에칭 장치, 및/또는 웨트 에칭 장치를 이용하여 형성할 수 있다.
다음에, 개구부(142a, 142b)를 덮도록, 절연막(116) 위에 산화물 반도체막(115)을 형성한다(도 11의 (E), (F) 참조).
다음에, 산화물 반도체막(115)을 통하여 절연막(114, 116) 및 산화물 반도체막(108)에 산소(141)를 첨가한다(도 11(G), (H) 참조).
다음에, 산화물 반도체막(115) 위에 리소그래피 공정에 의해 마스크를 형성하고, 산화물 반도체막(115)을 원하는 영역에 가공함으로써, 제 2 게이트 전극으로서 기능하는 산화물 반도체막(117)을 형성한다(도 12의 (A), (B) 참조).
다음에, 절연막(116) 및 산화물 반도체막(117) 위에 리소그래피 공정에 의해 마스크를 형성하고, 절연막(114, 116)에 개구부(141a, 141b)를 형성한다(도 12의 (C), (D) 참조).
또한, 개구부(141a, 141b)는 산화물 반도체막(108)에 이른다. 또한, 개구부(141a, 141b)의 형성 방법으로서는 드라이 에칭 장치, 및/또는 웨트 에칭 장치를 이용하여 형성할 수 있다.
다음에, 개구부(141a, 141b)를 덮도록, 절연막(116) 및 산화물 반도체막(117) 위에 도전막(112)을 형성한다(도 12의 (E), (F) 참조).
도전막(112)으로서 두께 50 nm의 텅스텐막과 두께 400 nm의 알루미늄막과의 적층막을 스퍼터링법에 의해 성막한다.
다음에, 도전막(112) 위에 리소그래피 공정에 의해 마스크를 형성하고, 도전막(112)을 원하는 영역에 가공함으로써, 소스 전극 및 드레인 전극으로서 기능하는 도전막(112a, 112b)을 형성한다(도 12(G)(H) 참조).
다음에, 절연막(116), 산화물 반도체막(117), 및 도전막(112a, 112b) 위에 절연막(118)을 형성한다(도 13의 (A), (B) 참조).
다음에, 절연막(118) 위에 리소그래피 공정에 의해 마스크를 형성하고, 절연막(118)에 개구부(143)를 형성한다(도 13의 (C), (D) 참조).
또한, 개구부(143)는 도전막(112b)에 이른다. 또한, 개구부(143)의 형성 방법으로서는, 드라이 에칭 장치, 및/또는 웨트 에칭 장치를 이용하여 형성할 수 있다.
다음에, 개구부(143)를 덮도록, 절연막(118) 위에 도전막(119)을 형성한다(도 13의 (E), (F) 참조).
다음에, 도전막(119) 위에 리소그래피 공정에 의해 마스크를 형성하고, 도전막(119)을 원하는 영역에 가공하여, 도전막(120)을 형성한다(도 13(G), (H) 참조).
이상의 공정으로 도 3에 나타내는 트랜지스터(100B)를 제작할 수 있다.
또한, 도 4의 (A), (B), (C)에 나타내는 트랜지스터(100C)로서는 개구부(142a, 142b)를 형성하는 공정을 행하지 않음으로써, 제작할 수 있다.
또한, 본 실시형태에서, 본 발명의 일 형태에 대하여 설명했다. 또는 다른 실시형태에서, 본 발명의 일 형태에 대하여 설명한다. 단, 본 발명의 일 형태는 이것들로 한정되지 않는다. 예를 들면, 본 발명의 일 형태로서, 트랜지스터(100) 등이 산화물 반도체막을 갖는 경우의 예를 나타냈지만, 본 발명의 일 형태는 이것에 한정되지 않는다. 경우에 따라 또는 상황에 따라, 본 발명의 일 형태에서는 트랜지스터(100) 등이 산화물 반도체막을 갖지 않아도 좋다. 예를 들면, 본 발명의 일 형태에서는 트랜지스터(100) 등은 채널이나 그 근방, 소스 영역, 드레인 영역 등에 있어, 경우에 따라 또는 상황에 따라, Si(실리콘), Ge(게르마늄), SiGe(실리콘 게르마늄), GaAs(갈륨 비소), 등을 갖는 재료로 형성해도 좋다.
이상, 본 실시형태에 나타내는 구성, 방법은 다른 실시형태에 나타내는 구성, 방법과 적절히 조합하여 이용할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치에 포함되는 산화물 반도체의 구조에 대하여, 상세하게 설명을 행한다.
＜산화물 반도체의 구조＞
산화물 반도체는 단결정 산화물 반도체와 그 이외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는 CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline Oxide Semiconductor), 유사 비정질 산화물 반도체(a-like OS：amorphous like Oxide Semiconductor), 비정질 산화물 반도체 등이 있다.
또한, 다른 관점에서는 산화물 반도체는 비정질 산화물 반도체와 그 이외의 결정성 산화물 반도체로 나누어진다. 결정성 산화물 반도체로서는 단결정 산화물 반도체, CAAC-OS, 다결정 산화물 반도체, nc-OS 등이 있다.
비정질 구조의 정의로서는, 일반적으로, 준안정 상태에서 고정화되어 있지 않은 것, 등방적이고 불균질 구조를 갖지 않은 것 등이 알려져 있다. 또한, 결합 각도가 유연하고, 단거리 질서성은 갖지만, 장거리 질서성을 갖지 않는 구조라고 바꿔 말할 수도 있다.
반대로 말하면, 본질적으로 안정적인 산화물 반도체의 경우, 완전한 비정질(completely amorphous) 산화물 반도체라고 부를 수는 없다. 또한, 등방적이지 않은(예를 들면, 미소한 영역에서 주기 구조를 갖는) 산화물 반도체를 완전한 비정질 산화물 반도체라고 부를 수는 없다. 단, a-like OS는 미소한 영역에서 주기 구조를 갖지만, 공동(空洞)(보이드(void)라고도 함)을 갖고, 불안정한 구조이다. 따라서, 물성적으로는 비정질 산화물 반도체에 가깝다고 할 수 있다.
＜CAAC-OS＞
우선은, CAAC-OS에 대하여 설명한다.
CAAC-OS는 c축 배향한 복수의 결정부(펠릿이라고도 함)를 갖는 산화물 반도체의 하나이다.
투과형 전자 현미경(TEM：Transmission Electron Microscope)에 의해, CAAC-OS의 명시야상과 회절 패턴과의 복합 해석상(고분해능 TEM상이라고도 함)을 관찰하면, 복수의 펠릿을 확인할 수 있다. 한편, 고분해능 TEM상에서는 펠릿들 간의 경계, 즉 결정립계(그레인 바운더리(grain boundary)라고도 함)를 명확하게 확인할 수 없다. 따라서, CAAC-OS는 결정립계에 기인한 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다.
이하에서는 TEM에 의해 관찰한 CAAC-OS에 대하여 설명한다. 도 15의 (A)에, 시료면과 대략 평행한 방향으로부터 관찰한 CAAC-OS의 단면의 고분해능 TEM상을 나타낸다. 고분해능 TEM상의 관찰에는 구면 수차 보정(Spherical Aberration Corrector) 기능을 이용했다. 구면 수차 보정 기능을 이용한 고분해능 TEM상을 특히 Cs 보정 고분해능 TEM상이라고 부른다. Cs 보정 고분해능 TEM상의 취득은 예를 들면, 일본 전자 주식회사(JEOL Ltd)제 원자 분해능 분석 전자 현미경 JEM-ARM200F 등에 의해 수행할 수 있다.
도 15의 (A)의 영역(1)을 확대한 Cs 보정 고분해능 TEM상을 도 15의 (B)에 나타낸다. 도 15의 (B)으로부터, 펠릿에서, 금속 원자가 층상으로 배열되어 있는 것을 확인할 수 있다. 금속 원자의 각 층의 배열은 CAAC-OS의 막을 형성하는 면(피형성면이라고도 함) 또는 상면의 요철을 반영하고, CAAC-OS의 피형성면 또는 상면과 평행이 된다.
도 15의 (B)에 나타내는 바와 같이, CAAC-OS는 특징적인 원자 배열을 갖는다. 도 15의 (C)는 특징적인 원자 배열을 보조선으로 나타낸 것이다. 도 15의 (B) 및 도 15의 (C)로부터, 펠릿 하나의 크기는 1 nm 이상의 것이나, 3 nm 이상의 것이 있고, 펠릿과 펠릿과의 기울기에 의해 생기는 간극의 크기는 0.8 nm 정도인 것을 알 수 있다. 따라서, 펠릿을 나노 결정(nc：nanocrystal)이라고 부를 수도 있다. 또한, CAAC-OS를 CANC(C-Axis Aligned nanocrystals)를 갖는 산화물 반도체라고 부를 수도 있다.
여기서, Cs 보정 고분해능 TEM상을 기초로, 기판(5120) 위의 CAAC-OS의 펠릿(5100)의 배치를 모식적으로 나타내면 벽돌 또는 블록이 적층된 것 같은 구조가 된다(도 15의 (D) 참조). 도 15의 (C)에 관찰된 펠릿과 펠릿과의 사이에 기울기가 생긴 개소는 도 15의 (D)에 나타내는 영역(5161)에 상당한다.
또한, 도 16의 (A)에, 시료면과 대략 수직인 방향으로부터 관찰한 CAAC-OS의 평면의 Cs 보정 고분해능 TEM상을 나타낸다. 도 16의 (A)의 영역(1), 영역(2), 및 영역(3)을 확대한 Cs 보정 고분해능 TEM상을 각각 도 16의 (B), 도 16의 (C), 및 도 16의 (D)에 나타낸다. 도 16의 (B), 도 16의 (C), 및 도 16의 (D)로부터, 펠릿은 금속 원자가 삼각 형상, 사각 형상, 또는 육각 형상으로 배열되어 있는 것을 확인할 수 있다. 그러나, 다른 펠릿 간에서, 금속 원자의 배열에 규칙성은 볼 수 없다.
다음에, X선 회절(XRD：X-Ray Diffraction)에 의해 해석한 CAAC-OS에 대하여 설명한다. 예를 들면, InGaZnO4의 결정을 갖는 CAAC-OS에 대하여, out-of-plane법에 의한 구조 해석을 행하면 도 17의 (A)에 나타내는 바와 같이, 회절각(2θ)이 31° 근방에 피크가 나타나는 경우가 있다. 이 피크는 InGaZnO4의 결정의 (009)면에 귀속되기 때문에, CAAC-OS의 결정이 c축 배향성을 갖고, c축이 피형성면 또는 상면에 대략 수직인 방향을 향하고 있는 것을 확인할 수 있다.
또한, CAAC-OS의 out-of-plane법에 의한 구조 해석에서는 2θ가 31° 근방의 피크 외에, 2θ가 36° 근방에도 피크가 나타나는 경우가 있다. 2θ가 36° 근방의 피크는 CAAC-OS 중의 일부에, c축 배향성을 갖지 않는 결정이 포함되는 것을 나타낸다. 보다 바람직한 CAAC-OS는 out-of-plane법에 의한 구조 해석에서는 2θ가 31° 근방에 피크를 나타내고, 2θ가 36° 근방에 피크를 나타내지 않는다.
한편, CAAC-OS에 대하여, c축에 대략 수직인 방향으로부터 X선을 입사시키는 in-plane법에 의한 구조 해석을 행하면 2θ가 56° 근방에 피크가 나타난다. 이 피크는 InGaZnO4의 결정의 (110)면에 귀속된다. CAAC-OS의 경우는 2θ를 56° 근방에 고정하고, 시료면의 법선 벡터를 축(Φ축)으로 하여 시료를 회전시키면서 분석(Φ 스캔)을 행하여도, 도 17의 (B)에 나타내는 바와 같이 명료한 피크는 나타나지 않는다. 이에 비해, InGaZnO4의 단결정 산화물 반도체의 경우, 2θ를 56° 근방에 고정하여 Φ 스캔한 경우, 도 17의 (C)에 나타내는 바와 같이 (110)면과 등가인 결정면에 귀속되는 피크가 6개 관찰된다. 따라서, XRD를 이용한 구조 해석으로부터, CAAC-OS는 a축 및 b축의 배향이 불규칙하다는 것을 확인할 수 있다.
다음에, 전자 회절에 의해 해석한 CAAC-OS에 대하여 설명한다. 예를 들면, InGaZnO4의 결정을 갖는 CAAC-OS에 대하여, 시료면에 평행에 프로브 직경이 300 nm의 전자선을 입사시키면, 도 18의 (A)에 나타내는 바와 같은 회절 패턴(제한 시야 투과 전자 회절 패턴이라고도 함)이 나타나는 경우가 있다. 이 회절 패턴에는 InGaZnO4의 결정의 (009)면에 기인한 스폿이 포함된다. 따라서, 전자 회절에 의해서도, CAAC-OS에 포함되는 펠릿이 c축 배향성을 갖고, c축이 피형성면 또는 상면에 대략 수직인 방향을 향하고 있는 것을 알 수 있다. 한편, 같은 시료에 대하여, 시료면에 수직으로 프로브 직경이 300 nm의 전자선을 입사되었을 때의 회절 패턴을 도 18의 (B)에 나타낸다. 도 18의 (B)로부터, 링 상태의 회절 패턴이 확인된다. 따라서, 전자 회절에 의해서도, CAAC-OS에 포함되는 펠릿의 a축 및 b축은 배향성을 갖지 않는 것을 알 수 있다. 또한, 도 18의 (B)에서의 제 1 링은 InGaZnO4의 결정의 (010)면 및 (100)면 등에 기인한다고 생각된다. 또한, 도 18의 (B)에서의 제 2 링은 (110)면 등에 기인한다고 생각된다.
상술한 바와 같이, CAAC-OS는 결정성이 높은 산화물 반도체이다. 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등에 의해 저하되는 경우가 있기 때문에, 반대로 말하면, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고도 할 수 있다.
또한, 불순물은 산화물 반도체의 주성분 이외의 원소로, 수소, 탄소, 실리콘, 천이 금속 원소 등이 있다. 예를 들면, 실리콘 등의, 산화물 반도체를 구성하는 금속 원소보다 산소와의 결합력이 강한 원소는 산화물 반도체로부터 산소를 빼앗음으로써 산화물 반도체의 원자 배열을 어지럽혀, 결정성을 저하시키는 요인이 된다. 또한, 철이나 니켈 등의 중금속, 아르곤, 이산화탄소 등은 원자 반경(또는 분자 반경)이 크기 때문에, 산화물 반도체의 원자 배열을 어지럽혀, 결정성을 저하시키는 요인이 된다.
산화물 반도체가 불순물이나 결함을 갖는 경우, 광이나 열 등에 의해 특성이 변동하는 경우가 있다. 예를 들면, 산화물 반도체에 포함되는 불순물은 캐리어 트랩이 되는 경우나, 캐리어 발생원이 되는 경우가 있다. 또한, 산화물 반도체 내의 산소 결손은 캐리어 트랩이 되는 경우나, 수소를 포획하는 것에 의해 캐리어 발생원이 되는 경우가 있다.
불순물 및 산소 결손이 적은 CAAC-OS는 캐리어 밀도가 낮은 산화물 반도체이다. 구체적으로는, 8×1011/cm3 미만, 바람직하게는, 1×1011/cm3 미만, 더욱 바람직하게는, 1×1010/cm3 미만이며, 1×10-9/cm3 이상의 캐리어 밀도의 산화물 반도체로 할 수 있다. 그러한 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부른다. CAAC-OS는 불순물 농도가 낮고, 결함 준위 밀도가 낮다. 즉, 안정적인 특성을 갖는 산화물 반도체라고 할 수 있다.
＜nc-OS＞
다음에, nc-OS에 대하여 설명한다.
nc-OS는 고분해능 TEM상에서, 결정부를 확인할 수 있는 영역과 명확한 결정부를 확인할 수 없는 영역을 갖는다. nc-OS에 포함되는 결정부는 1 nm 이상 10 nm 이하, 또는 1 nm 이상 3 nm 이하의 크기인 것이 많다. 또한, 결정부의 크기가 10 nm보다 크고 100 nm 이하인 산화물 반도체를 미결정 산화물 반도체라고 부르는 경우가 있다. nc-OS는 예를 들면, 고분해능 TEM상에서는 결정립계를 명확하게 확인할 수 없는 경우가 있다. 또한, 나노 결정은 CAAC-OS에서의 펠릿과 기원이 같을 가능성이 있다. 그 때문에, 이하에서는 nc-OS의 결정부를 펠릿이라고 부르는 경우가 있다.
nc-OS는 미소한 영역(예를 들면, 1 nm 이상 10 nm 이하의 영역, 특히 1 nm 이상 3 nm 이하의 영역)에서 원자 배열에 주기성을 갖는다. 또한, nc-OS는 다른 펠릿 간에 결정 방위에 규칙성을 볼 수 없다. 그 때문에, 막 전체에 배향성을 볼 수 없다. 따라서, nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별이 되지 않는 경우가 있다. 예를 들면, nc-OS에 대하여, 펠릿보다 큰 직경의 X선을 이용한 경우, out-of-plane법에 의한 해석에서는 결정면을 나타내는 피크는 검출되지 않는다. 또한, nc-OS에 대하여, 펠릿보다 큰 프로브 직경(예를 들면, 50 nm 이상)의 전자선을 이용하는 전자 회절을 행하면 헤일로 패턴(halo pattern)과 같은 회절 패턴이 관측된다. 한편, nc-OS에 대하여, 펠릿의 크기와 가깝거나 펠릿보다 작은 프로브 직경의 전자선을 이용하는 나노 빔 전자 회절을 행하면 스폿이 관측된다. 또한, nc-OS에 대하여 나노 빔 전자 회절을 행하면, 원을 그리듯이(링 상태로) 휘도가 높은 영역이 관측되는 경우가 있다. 또한, 링 상태의 영역 내에 복수의 스폿이 관측되는 경우가 있다.
이와 같이, 펠릿(나노 결정) 간에서는 결정 방위가 규칙성을 갖지 않기 때문에, nc-OS를, RANC(Random Aligned nanocrystals)를 갖는 산화물 반도체, 또는 NANC(Non-Aligned nanocrystals)를 갖는 산화물 반도체라고 부를 수도 있다.
nc-OS는 비정질 산화물 반도체보다 규칙성이 높은 산화물 반도체이다. 그 때문에, nc-OS는 a-like OS나 비정질 산화물 반도체보다 결함 준위 밀도가 낮아진다. 단, nc-OS는 다른 펠릿 간에 결정 방위로 규칙성을 볼 수 없다. 그 때문에, nc-OS는 CAAC-OS와 비교하여 결함 준위 밀도가 높아진다.
＜a-like OS＞
a-like OS는 nc-OS와 비정질 산화물 반도체 사이의 구조를 갖는 산화물 반도체이다.
a-like OS는 고분해능 TEM상에서 송이 관찰되는 경우가 있다. 또한, 고분해능 TEM상에서, 명확하게 결정부를 확인할 수 있는 영역과 결정부를 확인할 수 없는 영역을 갖는다.
공동을 가지기 때문에, a-like OS는 불안정한 구조이다. 이하에서는 a-like OS가 CAAC-OS 및 nc-OS와 비교하여 불안정한 구조인 것을 나타내기 위해, 전자 조사에 의한 구조의 변화를 나타낸다.
전자 조사를 행하는 시료로서 a-like OS(시료 A라고 표기함), nc-OS(시료 B라고 표기함) 및 CAAC-OS(시료 C라고 표기함)를 준비한다. 어느 시료도 In-Ga-Zn 산화물이다.
우선, 각 시료의 고분해능 단면 TEM상을 취득한다. 고분해능 단면 TEM상에 의해, 각 시료는 모두 결정부를 갖는 것을 알 수 있다.
또한, 어느 부분을 하나의 결정부라고 볼지에 대한 판정은 이하와 같이 행하면 좋다. 예를 들면, InGaZnO4의 결정의 단위 격자는 In-O층을 3층 갖고, 또한, Ga-Zn-O층을 6층 갖는 총 9층이 c축 방향으로 층상으로 중첩된 구조를 갖는 것이 알려져 있다. 이러한 근접하는 층들의 간격은 (009)면의 격자면 간격(d값이라고도 함)과 동일한 정도이며, 결정 구조 해석으로부터 그 값은 0.29 nm라고 구해졌다. 따라서, 격자 무늬의 간격이 0.28 nm 이상 0.30 nm 이하인 개소를 InGaZnO4의 결정부라고 볼 수 있다. 또한, 격자 무늬는 InGaZnO4의 결정의 a-b면에 대응한다.
도 19는 각 시료의 결정부(22개소에서 45개소)의 평균의 크기를 조사한 예이다. 단, 상술한 격자 무늬의 길이를 결정부의 크기로 하고 있다. 도 19로부터, a-like OS는 전자의 누적 조사량에 따라 결정부가 커져 가는 것을 알 수 있다. 구체적으로는, 도 19 중 (1)에 나타내는 바와 같이, TEM에 의한 관찰 초기에는 1.2 nm 정도의 크기였던 결정부(초기핵이라고도 함)가 누적 조사량이 4.2×108 e-／nm2에서는 2.6 nm 정도의 크기까지 성장하고 있는 것을 알 수 있다. 한편, nc-OS 및 CAAC-OS는 전자 조사 개시 시부터 전자의 누적 조사량이 4.2×108 e-／nm2까지의 범위에서, 결정부의 크기에 변화를 볼 수 없는 것을 알 수 있다. 구체적으로는, 도 19 중 (2) 및 (3)에 나타내는 바와 같이, 전자의 누적 조사량에 의하지 않고, nc-OS 및 CAAC-OS의 결정부의 크기는 각각 1.4 nm 정도 및 2.1 nm 정도인 것을 알 수 있다.
이와 같이, a-like OS는 전자 조사에 의해 결정부의 성장이 관찰되는 경우가 있다. 한편, nc-OS 및 CAAC-OS는 전자 조사에 의한 결정부의 성장이 거의 관찰되지 않는 것을 알 수 있다. 즉, a-like OS는 nc-OS 및 CAAC-OS와 비교하여, 불안정한 구조인 것을 알 수 있다.
또한, 공동을 가지기 때문에, a-like OS는 nc-OS 및 CAAC-OS와 비교하여 밀도가 낮은 구조이다. 구체적으로는, a-like OS의 밀도는 같은 조성의 단결정의 밀도의 78.6% 이상 92.3% 미만이 된다. 또한, nc-OS의 밀도 및 CAAC-OS의 밀도는 같은 조성의 단결정의 밀도의 92.3% 이상 100% 미만이 된다. 단결정의 밀도의 78% 미만이 되는 산화물 반도체는 성막하는 것 자체가 곤란하다.
예를 들면, In：Ga：Zn = 1：1：1[원자수비]을 만족시키는 산화물 반도체에서, 능면체정 구조를 갖는 단결정 InGaZnO4의 밀도는 6.357 g/cm3이 된다. 따라서, 예를 들면, In：Ga：Zn = 1：1：1[원자수비]을 만족시키는 산화물 반도체에서, a-like OS의 밀도는 5.0 g/cm3 이상 5.9 g/cm3 미만이 된다. 또한, 예를 들면, In：Ga：Zn = 1：1：1[원자수비]을 만족시키는 산화물 반도체에서, nc-OS의 밀도 및 CAAC-OS의 밀도는 5.9 g/cm3 이상 6.3 g/cm3 미만이 된다.
또한, 같은 조성의 단결정이 존재하지 않는 경우가 있다. 그 경우, 임의의 비율로 조성이 다른 단결정을 조합함으로써, 원하는 조성에서의 단결정에 상당한 밀도를 추측할 수 있다. 원하는 조성의 단결정에 상당하는 밀도는 조성이 다른 단결정을 조합하는 비율에 대하여, 가중 평균을 이용하여 추측하면 좋다. 단, 밀도는 가능한 한 적은 종류의 단결정을 조합하여 추측하는 것이 바람직하다.
이상과 같이, 산화물 반도체는 다양한 구조를 취하고, 각각이 다양한 특성을 갖는다. 또한, 산화물 반도체는 예를 들면, 비정질 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중, 2종 이상을 갖는 적층막이어도 좋다.
본 실시형태에 나타내는 구성은 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
(실시형태 3)
본 실시형태에서는 앞의 실시형태에 예시한 트랜지스터를 갖는 표시 장치의 일례에 대하여, 도 20 내지 도 22를 이용하여 이하 설명을 행한다.
도 20은 표시 장치의 일례를 나타내는 상면도이다. 도 20에 나타내는 표시 장치(700)는 제 1 기판(701) 위에 제공된 화소부(702)와, 제 1 기판(701)에 제공된 소스 드라이버 회로부(704) 및 게이트 드라이버 회로부(706)와, 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)를 둘러싸도록 배치되는 실재(712)와, 제 1 기판(701)에 대향하도록 제공되는 제 2 기판(705)을 갖는다. 또한, 제 1 기판(701)과 제 2 기판(705)은 실재(712)에 의해 밀봉되어 있다. 즉, 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)는 제 1 기판(701)과 실재(712)와 제 2 기판(705)에 의해 밀봉되어 있다. 또한, 도 20에는 도시하지 않았지만, 제 1 기판(701)과 제 2 기판(705)의 사이에는 표시 소자가 제공된다.
또한, 표시 장치(700)는 제 1 기판(701) 위의 실재(712)에 의해 둘러싸여 있는 영역과는 다른 영역에, 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)와 각각 전기적으로 접속되는 FPC 단자부(708)(FPC：Flexible printed circuit)가 제공된다. 또한, FPC 단자부(708)에는 FPC(716)가 접속되고, FPC(716)에 의해 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)에 각종 신호 등이 공급된다. 또한, 화소부(702), 소스 드라이버 회로부(704), 게이트 드라이버 회로부(706), 및 FPC 단자부(708)에는 신호선(710)이 각각 접속되어 있다. FPC(716)에 의해 공급되는 각종 신호 등은 신호선(710)을 통하여, 화소부(702), 소스 드라이버 회로부(704), 게이트 드라이버 회로부(706), 및 FPC 단자부(708)에 부여된다.
또한, 표시 장치(700)에 게이트 드라이버 회로부(706)를 복수 제공해도 좋다. 또한, 표시 장치(700)로서는 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)를 화소부(702)와 같은 제 1 기판(701)에 형성하고 있는 예를 나타내고 있지만, 이 구성으로 한정되지 않는다. 예를 들면, 게이트 드라이버 회로부(706)만을 제 1 기판(701)에 형성해도 좋고, 또는 소스 드라이버 회로부(704)만을 제 1 기판(701)에 형성해도 좋다. 이 경우, 소스 드라이버 회로 또는 게이트 드라이버 회로 등이 형성된 기판(예를 들면, 단결정 반도체막, 다결정 반도체막으로 형성된 구동 회로 기판)을 제 1 기판(701)에 실장하는 구성으로 해도 좋다. 또한, 별도 형성한 구동 회로 기판의 접속 방법은 특별히 한정되는 것은 아니고, COG(Chip On Glass) 방법, 와이어 본딩 방법 등을 이용할 수 있다.
또한, 표시 장치(700)가 갖는 화소부(702), 소스 드라이버 회로부(704) 및 게이트 드라이버 회로부(706)는 복수의 트랜지스터를 갖고, 본 발명의 일 형태의 반도체 장치인 트랜지스터를 적용할 수 있다.
또한, 표시 장치(700)는 다양한 소자를 가질 수 있다. 이 소자는 예를 들면, 액정 소자, EL(전계 발광) 소자(유기물 및 무기물을 포함한 EL 소자, 유기 EL 소자, 무기 EL 소자), LED(백색 LED, 적색 LED, 녹색 LED, 청색 LED 등), 트랜지스터(전류에 따라 발광하는 트랜지스터), 전자 방출 소자, 전자 잉크, 전기 영동 소자, GLV(Grating Light Valve), PDP(Plasma Display Panel), MEMS(Micro Electro Mechanical System)를 이용한 표시 소자, DMD(Digital Micromirror Device), DMS(Digital Micro Shutter), MIRASOL(등록상표), IMOD(Interferometric Modulator Display) 소자, 셔터 방식의 MEMS 표시 소자, 광간섭 방식의 MEMS 표시 소자, 일렉트로 웨팅 소자, 압전 세라믹 디스플레이, 카본 나노 튜브를 이용한 표시 소자, 등의 적어도 하나를 가지고 있다. 이 외에도 전기적 또는 자기적 작용에 의해, 콘트라스트, 휘도, 반사율, 투과율 등이 변화하는 표시 매체를 가지고 있어도 좋다. EL 소자를 이용한 표시 장치의 일례로서는 EL 디스플레이 등이 있다. 전자 방출 소자를 이용한 표시 장치의 일례로서는 필드 이미션 디스플레이(FED) 또는 SED 방식 평면형 디스플레이(SED：Surface-conduction Electron-emitter Display) 등이 있다. 액정 소자를 이용한 표시 장치의 일례로서는 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이) 등이 있다. 전자 잉크 또는 전기 영동 소자를 이용한 표시 장치의 일례로서는 전자 페이퍼 등이 있다. 또한, 반투과형 액정 디스플레이나 반사형 액정 디스플레이를 실현하는 경우에는 화소 전극의 일부, 또는 전부가 반사 전극으로서의 기능을 가지도록 하면 좋다. 예를 들면, 화소 전극의 일부, 또는 전부가 알루미늄, 은 등을 가지도록 하면 좋다. 또한, 그 경우, 반사 전극 아래에 SRAM 등의 기억 회로를 형성하는 것도 가능하다. 이것에 의해, 소비 전력을 더욱 저감할 수 있다.
또한, 표시 장치(700)에서의 표시 방식은 프로그래시브 방식이나 인터레이스 방식 등을 이용할 수 있다. 또한, 컬러 표시할 때에 화소로 제어하는 색 요소로서는 RGB(R은 적, G는 녹, B는 청을 나타냄)의 삼색으로 한정되지 않는다. 예를 들면, R의 화소, G의 화소, B의 화소, 및 W(백)의 화소의 4화소로 구성되어도 좋다. 또는, 펜타일(PenTile) 배열과 같이, RGB 중 2색으로 하나의 색 요소를 구성하고, 색 요소에 따라, 다른 2색을 선택하여 구성해도 좋다. 또는, RGB에 옐로우, 사이안, 마젠타 등을 일색 이상 추가해도 좋다. 또한, 색 요소의 도트마다 그 표시 영역의 크기가 상이하여도 좋다. 단, 개시하는 발명은 컬러 표시의 표시 장치로 한정되는 것은 아니고, 흑백 표시의 표시 장치에 적용할 수도 있다.
또한, 백 라이트(유기 EL 소자, 무기 EL 소자, LED, 형광등 등)에 백색광(W)을 이용하여 표시 장치를 풀 컬러 표시시키기 위하여, 착색층(컬러 필터라고도 함)을 이용해도 좋다. 착색층은 예를 들면, 레드(R), 그린(G), 블루(B), 옐로우(Y) 등을 적절히 조합하여 이용할 수 있다. 착색층을 이용함으로써, 착색층을 이용하지 않는 경우와 비교하여 색의 재현성을 높게 할 수 있다. 이때, 착색층을 갖는 영역과 착색층을 갖지 않는 영역을 배치함으로써, 착색층을 갖지 않는 영역에서의 백색광을 직접 표시에 이용해도 상관없다. 일부에 착색층을 갖지 않는 영역을 배치함으로써, 밝은 표시 시에, 착색층에 의한 휘도의 저하를 적게 할 수 있어, 소비 전력을 2할에서 3할 정도 저감할 수 있는 경우가 있다. 단, 유기 EL 소자나 무기 EL 소자 등의 자기 발광 소자를 이용하여 풀 컬러 표시하는 경우, R, G, B, Y, 화이트(W)를, 각각의 발광색을 갖는 소자로부터 발광시켜도 상관없다. 자기 발광 소자를 이용함으로써, 착색층을 이용한 경우보다, 더욱 소비 전력을 저감할 수 있는 경우가 있다.
본 실시형태에서는 표시 소자로서 액정 소자 및 EL 소자를 이용하는 구성에 대하여, 도 21 및 도 22를 이용하여 설명한다. 또한, 도 21은 도 20에 나타내는 일점 쇄선 Q-R에서의 단면도이며, 표시 소자로서 액정 소자를 이용한 구성이다. 또한, 도 22는 도 20에 나타내는 일점 쇄선 Q-R에서의 단면도이며, 표시 소자로서 EL 소자를 이용한 구성이다.
우선, 도 21 및 도 22에 나타내는 공통 부분에 대하여 먼저 설명하고, 다음에 다른 부분에 대하여 이하에 설명한다.
＜표시 장치의 공통 부분에 관한 설명＞
도 21 및 도 22에 나타내는 표시 장치(700)는 리드 배선부(711), 화소부(702), 소스 드라이버 회로부(704), 및 FPC 단자부(708)을 갖는다. 또한, 리드 배선부(711)는 신호선(710)을 갖는다. 또한, 화소부(702)는 트랜지스터(750) 및 용량 소자(790)를 갖는다. 또한, 소스 드라이버 회로부(704)는 트랜지스터(752)를 갖는다.
트랜지스터(750) 및 트랜지스터(752)는 앞에서 설명한 트랜지스터를 이용할 수 있다.
본 실시형태에서 이용하는 트랜지스터는 고순도화하여, 산소 결손의 형성을 억제한 산화물 반도체막을 갖는다. 이 트랜지스터는 오프 상태에서의 전류값(오프 전류값)을 낮게 할 수 있다. 따라서, 화상 신호 등의 전기신호의 유지 시간을 길게 할 수 있어 전원 온 상태에서는 기입 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 줄일 수 있기 때문에, 소비 전력을 억제하는 효과를 나타낸다.
또한, 본 실시형태에서 이용하는 트랜지스터는 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 예를 들면, 이러한 고속 구동이 가능한 트랜지스터를 액정 표시 장치에 이용함으로써, 화소부의 스위칭 트랜지스터와 구동 회로부에 사용하는 드라이버 트랜지스터를 동일 기판 위에 형성할 수 있다. 즉, 별도 구동 회로로서 실리콘 웨이퍼 등에 의해 형성된 반도체 장치를 이용할 필요가 없기 때문에, 반도체 장치의 부품 점수를 삭감할 수 있다. 또한, 화소부에서도, 고속 구동이 가능한 트랜지스터를 이용함으로써, 고화질의 화상을 제공할 수 있다.
용량 소자(790)는 한쌍의 전극 사이에 유전체를 갖는 구조이다. 보다 상세하게는, 용량 소자(790)의 한쪽의 전극으로서는 트랜지스터(750)의 게이트 전극으로서 기능하는 도전막과 동일 공정으로 형성된 도전막을 이용하고, 용량 소자(790)의 다른 한쪽의 전극으로서는 트랜지스터(750)의 소스 전극 및 드레인 전극으로서 기능하는 도전막을 이용한다. 또한, 한쌍의 전극 사이에 협지되는 유전체로서는, 트랜지스터(750)의 게이트 절연막으로서 기능하는 절연막을 이용한다.
또한, 도 21 및 도 22에서, 트랜지스터(750), 트랜지스터(752), 및 용량 소자(790) 위에, 절연막(764, 766, 768), 산화물 반도체막(767), 및 평탄화 절연막(770)이 형성되어 있다.
절연막(764, 766, 768)으로서는, 각각 앞의 실시형태에 나타내는 절연막(114, 116, 118)과 같은 재료 및 제작 방법에 의해 형성할 수 있다. 또한, 산화물 반도체막(767)으로서는, 앞의 실시형태에 나타내는 산화물 반도체막(117)과 같은 재료 및 제작 방법에 의해 형성할 수 있다. 또한, 평탄화 절연막(770)으로서는 폴리이미드 수지, 아크릴 수지, 폴리이미드 아미드 수지, 벤조사이클로부테인 수지, 폴리아미드 수지, 에폭시 수지 등의 내열성을 갖는 유기 재료를 이용할 수 있다. 또한, 이러한 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막(770)을 형성해도 좋다. 또한, 평탄화 절연막(770)을 제공하지 않는 구성으로 해도 좋다.
또한, 신호선(710)은 트랜지스터(750, 752)의 소스 전극 및 드레인 전극으로서 기능하는 도전막과 같은 공정으로 형성된다. 또한, 신호선(710)은 트랜지스터(750, 752)의 소스 전극 및 드레인 전극과 다른 공정으로 형성된 도전막, 예를 들면 게이트 전극으로서 기능하는 도전막으로 해도 좋다. 신호선(710)으로서, 예를 들면, 구리 원소를 포함한 재료를 이용한 경우, 배선 저항에 기인한 신호 지연 등이 적고, 대화면에서의 표시가 가능하게 된다.
또한, FPC 단자부(708)는 접속 전극(760), 이방성 도전막(780), 및 FPC(716)를 갖는다. 또한, 접속 전극(760)은 트랜지스터(750, 752)의 소스 전극 및 드레인 전극으로서 기능하는 도전막과 같은 공정으로 형성된다. 또한, 접속 전극(760)은 FPC(716)가 갖는 단자와 이방성 도전막(780)을 통하여, 전기적으로 접속된다.
또한, 제 1 기판(701) 및 제 2 기판(705)으로서는 예를 들면 유리 기판을 이용할 수 있다. 또한, 제 1 기판(701) 및 제 2 기판(705)으로서 가요성을 갖는 기판을 이용해도 좋다. 이 가요성을 갖는 기판으로서는, 예를 들면, 플라스틱 기판 등을 들 수 있다.
또한, 제 1 기판(701)과 제 2 기판(705)의 사이에는 구조체(778)가 제공된다. 구조체(778)는 절연막을 선택적으로 에칭하여 얻어지는 기둥 형상의 스페이서로서, 제 1 기판(701)과 제 2 기판(705)의 사이의 거리(셀 갭)를 제어하기 위하여 제공된다. 또한, 구조체(778)로서 구(球) 형상의 스페이서를 이용하여도 좋다. 또한, 본 실시형태에서는 구조체(778)를 제 1 기판(701)측에 형성하는 구성에 대하여 예시했지만, 이것에 한정되지 않는다. 예를 들면, 제 2 기판(705)측에 구조체(778)를 형성하는 구성, 또는 제 1 기판(701) 및 제 2 기판(705) 쌍방으로 구조체(778)를 형성하는 구성으로 해도 좋다.
또한, 제 2 기판(705)측에는 블랙 매트릭스로서 기능하는 차광막(738)과 컬러 필터로서 기능하는 착색막(736)과, 차광막(738) 및 착색막(736)에 접하는 절연막(734)이 형성된다.
＜표시 소자로서 액정 소자를 이용하는 표시 장치의 구성예＞
도 21에 나타내는 표시 장치(700)는 액정 소자(775)를 갖는다. 액정 소자(775)는 도전막(772), 도전막(774), 및 액정층(776)을 갖는다. 도전막(774)은 제 2 기판(705)측에 제공되고, 대향 전극으로서의 기능을 갖는다. 도 21에 나타내는 표시 장치(700)는 도전막(772)과 도전막(774)에 인가되는 전압에 의해, 액정층(776)의 배향 상태가 바뀌는 것에 의해, 광의 투과, 비투과가 제어되고, 화상을 표시할 수 있다.
또한, 도전막(772)은 트랜지스터(750)가 갖는 소스 전극 또는 드레인 전극으로서 기능하는 도전막에 접속된다. 도전막(772)은 평탄화 절연막(770) 위에 형성되고, 화소 전극, 즉 표시 소자의 한쪽의 전극으로서 기능한다. 또한, 도전막(772)은 반사 전극으로서의 기능을 갖는다. 도 21에 나타내는 표시 장치(700)는 외광을 이용하여 도전막(772)으로 광을 반사하여 착색막(736)을 통하여 표시하는 소위 반사형의 컬러 액정 표시 장치이다.
도전막(772)으로서는, 가시광에서 투광성이 있는 도전막, 또는 가시광에서 반사성이 있는 도전막을 이용할 수 있다. 가시광에서 투광성이 있는 도전막으로서는, 예를 들면, 인듐(In), 아연(Zn), 주석(Sn) 중에서 선택된 일종을 포함한 재료를 이용하면 좋다. 가시광에서 반사성이 있는 도전막으로서는, 예를 들면, 알루미늄, 또는 은을 포함한 재료를 이용하면 좋다. 본 실시형태에서는 도전막(772)으로서, 가시광에서 반사성이 있는 도전막을 이용한다.
또한, 도전막(772)으로서, 가시광에서 반사성이 있는 도전막을 이용하는 경우, 이 도전막을 적층 구조로 해도 좋다. 예를 들면, 하층에 막 두께 100 nm의 알루미늄막을 형성하고, 상층에 두께 30 nm의 은 합금막(예를 들면, 은, 팔라듐, 및 구리를 포함한 합금막)을 형성한다. 상술한 구조로 함으로써, 이하의 우수한 효과를 나타낸다.
(1) 하지막과 도전막(772)의 밀착성을 향상시킬 수 있다. (2) 약액에 의해 알루미늄막과 은 합금막을 일괄적으로 에칭하는 것이 가능하다. (3) 도전막(772)의 단면 형상을 양호한 형상(예를 들면, 테이퍼 형상)으로 할 수 있다. (3)의 이유로서, 알루미늄막은 은 합금막보다 약액에 의한 에칭 속도가 늦거나 또는 상층의 은 합금막의 에칭 후, 하층의 알루미늄막이 노출된 경우에, 은 합금막보다 비(卑) 금속, 바꿔 말하면 이온화 경향이 높은 금속인 알루미늄으로부터 전자를 추출하기 때문에, 은 합금막의 에칭이 억제되어, 하층의 알루미늄막의 에칭의 진행이 빨라지기 때문이다.
또한, 도 21에 나타내는 표시 장치(700)에서는 화소부(702)의 평탄화 절연막(770)의 일부에 요철이 제공되어 있다. 이 요철은 예를 들면, 평탄화 절연막(770)을 유기 수지막 등으로 형성하고, 이 유기 수지막의 표면에 요철을 제공함으로써 형성할 수 있다. 또한, 반사 전극으로서 기능하는 도전막(772)은 상기 요철에 따라 형성된다. 따라서, 외광이 도전막(772)에 입사된 경우에, 도전막(772)의 표면에서 광을 난반사하는 것이 가능하게 되어, 시인성(視認性)을 향상시킬 수 있다.
또한, 도 21에 나타내는 표시 장치(700)는 반사형의 컬러 액정 표시 장치에 대하여 예시했지만, 이것에 한정되지 않고, 예를 들면, 도전막(772)으로서, 가시광에 있어서, 투광성이 있는 도전막을 이용함으로써 투과형의 컬러 액정 표시 장치로 해도 좋다. 투과형의 컬러 액정 표시 장치의 경우, 평탄화 절연막(770)에 제공되는 요철에 대해서는 제공하지 않는 구성으로 해도 좋다.
또한, 도 21에서 도시하지 않았지만, 도전막(772, 774)의 액정층(776)과 접하는 측에 각각 배향막을 형성하는 구성으로 해도 좋다. 또한, 도 21에서 도시하지 않았지만, 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등은 적절히 제공해도 좋다. 예를 들면, 편광 기판 및 위상차 기판에 의한 원 편광을 이용해도 좋다. 또한, 광원으로서 백 라이트, 사이드 라이트 등을 이용해도 좋다.
표시 소자로서 액정 소자를 이용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 이용할 수 있다. 이러한 액정 재료는 조건에 따라, 콜레스테릭상, 스멕틱상, 큐빅상, 카이럴 네마틱상, 등방상 등을 나타낸다.
또한, 횡 전계 방식을 채용하는 경우, 배향막을 이용하지 않는 블루상을 나타내는 액정을 이용해도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온해 나가면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서밖에 발현되지 않기 때문에, 온도 범위를 개선하기 위하여 수 중량% 이상의 카이럴제를 혼합시킨 액정 조성물을 이용하여 액정층에 이용한다. 블루상을 나타내는 액정과 카이럴제를 포함한 액정 조성물은 응답 속도가 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하다. 또한, 블루상을 나타내는 액정과 카이럴제를 포함한 액정 조성물은 시야각 의존성이 작다. 또한, 배향막을 제공하지 않아도 좋으므로 러빙 처리도 불필요해지기 때문에, 러빙 처리에 의해 발생되는 정전 파괴를 방지할 수 있어, 제작 공정 중의 액정 표시 장치의 불량이나 파손을 경감할 수 있다.
또한, 표시 소자로서 액정 소자를 이용하는 경우, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 이용할 수 있다.
또한, 노멀리 블랙형의 액정 표시 장치, 예를 들면 수직 배향(VA) 모드를 채용한 투과형의 액정 표시 장치로 해도 좋다. 수직 배향 모드로서는 몇 가지 예를 들 수 있는데, 예를 들면, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV 모드 등을 이용할 수 있다.
＜표시 소자로서 발광 소자를 이용하는 표시 장치＞
도 22에 나타내는 표시 장치(700)는 발광 소자(782)를 갖는다. 발광 소자(782)는 도전막(784), EL층(786), 및 도전막(788)을 갖는다. 도 22에 나타내는 표시 장치(700)는 발광 소자(782)가 갖는 EL층(786)이 발광하는 것에 의해, 화상을 표시할 수 있다.
또한, 도전막(784)은 트랜지스터(750)가 갖는 소스 전극 또는 드레인 전극으로서 기능하는 도전막에 접속된다. 도전막(784)은 평탄화 절연막(770) 위에 형성되어 화소 전극, 즉 표시 소자의 한쪽의 전극으로서 기능한다. 도전막(784)으로서는 가시광에서 투광성이 있는 도전막, 또는 가시광에서 반사성이 있는 도전막을 이용할 수 있다. 가시광에서 투광성이 있는 도전막으로서는, 예를 들면, 인듐(In), 아연(Zn), 주석(Sn) 중에서 선택된 일종을 포함한 재료를 이용하면 좋다. 가시광에서 반사성이 있는 도전막으로서는, 예를 들면, 알루미늄, 또는 은을 포함한 재료를 이용하면 좋다.
또한, 도 22에 나타내는 표시 장치(700)에는 평탄화 절연막(770) 및 도전막(784) 위에 절연막(730)이 제공된다. 절연막(730)은 도전막(784)의 일부를 덮는다. 또한, 발광 소자(782)는 탑 이미션(top-emission) 구조이다. 따라서, 도전막(788)은 투광성을 갖고, EL층(786)이 사출하는 광을 투과한다. 또한, 본 실시형태에서는 탑 이미션 구조에 대하여 예시하지만, 이것에 한정되지 않는다. 예를 들면, 도전막(784)측으로 광을 사출하는 보텀 이미션(bottom-emission) 구조나, 도전막(784) 및 도전막(788)의 쌍방으로 광을 사출하는 듀얼 이미션(dual-emission) 구조에도 적용할 수 있다.
또한, 발광 소자(782)와 중첩되는 위치에 착색막(736)이 제공되고, 절연막(730)과 중첩되고, 리드 배선부(711), 및 소스 드라이버 회로부(704)에 포함되는 위치에 차광막(738)이 제공되어 있다. 또한, 착색막(736) 및 차광막(738)은 절연막(734)으로 덮여 있다. 또한, 발광 소자(782)와 절연막(734)의 사이는 밀봉막(732)으로 충전되어 있다. 또한, 도 22에 나타내는 표시 장치(700)에서는 착색막(736)을 형성하는 구성에 대하여 예시했지만, 이것에 한정되지 않는다. 예를 들면, EL층(786)을 독립 화소 방식에 의해 형성하는 경우에는 착색막(736)을 제공하지 않는 구성으로 해도 좋다.
본 실시형태에 나타내는 구성은 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치를 갖는 표시 장치에 대하여, 도 23을 이용하여 설명을 행한다.
도 23의 (A)에 나타내는 표시 장치는 표시 소자의 화소를 갖는 영역(이하, 화소부(502)라고 함)과, 화소부(502)의 외측에 배치되어 화소를 구동하기 위한 회로를 갖는 회로부(이하, 구동 회로부(504)라고 함)와, 소자의 보호 기능을 갖는 회로(이하, 보호 회로(506)라고 함)와, 단자부(507)을 갖는다. 또한, 보호 회로(506)는 제공하지 않는 구성으로 해도 좋다.
구동 회로부(504)의 일부, 또는 전부는 화소부(502)와 동일 기판 위에 형성되어 있는 것이 바람직하다. 이것에 의해, 부품수나 단자수를 줄일 수 있다. 구동 회로부(504)의 일부, 또는 전부가 화소부(502)와 동일 기판 위에 형성되어 있지 않은 경우에는 구동 회로부(504)의 일부, 또는 전부는 COG나 TAB(Tape Automated Bonding)에 의해 실장할 수 있다.
화소부(502)는 X행(X는 2이상의 자연수) Y열(Y는 2이상의 자연수)에 배치된 복수의 표시 소자를 구동하기 위한 회로(이하, 화소 회로(501)라고 함)를 갖고, 구동 회로부(504)는 화소를 선택하는 신호(주사 신호)를 출력하는 회로(이하, 게이트 드라이버(504a)라고 함), 화소의 표시 소자를 구동하기 위한 신호(데이터 신호)를 공급하기 위한 회로(이하, 소스 드라이버(504b)) 등의 구동 회로를 갖는다.
게이트 드라이버(504a)는 시프트 레지스터 등을 갖는다. 게이트 드라이버(504a)는 단자부(507)를 통하여, 시프트 레지스터를 구동하기 위한 신호가 입력되어 신호를 출력한다. 예를 들면, 게이트 드라이버(504a)는 스타트 펄스 신호, 클록 신호 등이 입력되어 펄스 신호를 출력한다. 게이트 드라이버(504a)는 주사 신호가 공급되는 배선(이하, 주사선(GL_1) 내지 주사선(GL_X)이라고 함)의 전위를 제어하는 기능을 갖는다. 또한, 게이트 드라이버(504a)를 복수 제공하여 복수의 게이트 드라이버(504a)에 의해, 주사선(GL_1) 내지 주사선(GL_X)을 분할하여 제어해도 좋다. 또는 게이트 드라이버(504a)는 초기화 신호를 공급할 수 있는 기능을 갖는다. 단, 이것에 한정되지 않고, 게이트 드라이버(504a)는 다른 신호를 공급하는 것도 가능하다.
소스 드라이버(504b)는 시프트 레지스터 등을 갖는다. 소스 드라이버(504b)는 단자부(507)를 통하여, 시프트 레지스터를 구동하기 위한 신호 외에, 데이터 신호의 기초가 되는 신호(화상 신호)가 입력된다. 소스 드라이버(504b)는 화상 신호를 기초로 화소 회로(501)에 기입하는 데이터 신호를 생성하는 기능을 갖는다. 또한, 소스 드라이버(504b)는 스타트 펄스, 클록 신호 등이 입력되어 얻어지는 펄스 신호에 따라, 데이터 신호의 출력을 제어하는 기능을 갖는다. 또한, 소스 드라이버(504b)는 데이터 신호가 공급되는 배선(이하, 데이터선(DL_1) 내지 데이터선(DL_Y)이라고 함)의 전위를 제어하는 기능을 갖는다. 또는 소스 드라이버(504b)는 초기화 신호를 공급할 수 있는 기능을 갖는다. 단, 이것에 한정되지 않고, 소스 드라이버(504b)는 다른 신호를 공급하는 것도 가능하다.
소스 드라이버(504b)는, 예를 들면, 복수의 아날로그 스위치 등을 이용하여 구성된다. 소스 드라이버(504b)는 복수의 아날로그 스위치를 순차로 온 상태로 함으로써, 화상 신호를 시분할한 신호를 데이터 신호로서 출력할 수 있다. 또한, 시프트 레지스터 등을 이용하여 소스 드라이버(504b)를 구성해도 좋다.
복수의 화소 회로(501)의 각각은 주사 신호가 공급되는 복수의 주사선(GL) 중 하나를 통하여 펄스 신호가 입력되어 데이터 신호가 공급되는 복수의 데이터선(DL) 중 하나를 통하여 데이터 신호가 입력된다. 또한, 복수의 화소 회로(501)의 각각은 게이트 드라이버(504a)에 의해 데이터 신호의 데이터의 기입 및 유지가 제어된다. 예를 들면, m행 n번째열의 화소 회로(501)는 주사선(GL_m)(m은 X 이하의 자연수)를 통하여 게이트 드라이버(504a)로부터 펄스 신호가 입력되어 주사선(GL_m)의 전위에 따라 데이터선(DL_n)(n은 Y 이하의 자연수)을 통하여 소스 드라이버(504b)로부터 데이터 신호가 입력된다.
도 23의 (A)에 나타내는 보호 회로(506)는, 예를 들면, 게이트 드라이버(504a)와 화소 회로(501) 사이의 배선인 주사선(GL)에 접속된다. 또는 보호 회로(506)는 소스 드라이버(504b)와 화소 회로(501) 사이의 배선인 데이터선(DL)에 접속된다. 또는 보호 회로(506)는 게이트 드라이버(504a)와 단자부(507) 사이의 배선에 접속할 수 있다. 또는 보호 회로(506)는 소스 드라이버(504b)와 단자부(507) 사이의 배선에 접속할 수 있다. 또한, 단자부(507)는 외부의 회로로부터 표시 장치에 전원 및 제어 신호, 및 화상 신호를 입력하기 위한 단자가 설치된 부분을 말한다.
보호 회로(506)는 보호 회로가 접속하는 배선에 일정한 범위 외의 전위가 인가되었을 때에, 이 배선과 다른 배선을 도통 상태로 하는 회로이다.
도 23의 (A)에 나타내는 바와 같이, 화소부(502)와 구동 회로부(504)에 각각 보호 회로(506)를 형성하는 것에 의해, ESD(Electro Static Discharge：정전기 방전) 등에 의해 발생하는 과전류에 대한 표시 장치의 내성을 높일 수 있다. 단, 보호 회로(506)의 구성은 이것에 한정되지 않고, 예를 들면, 게이트 드라이버(504a)에 보호 회로(506)를 접속한 구성, 또는 소스 드라이버(504b)에 보호 회로(506)를 접속한 구성으로 할 수도 있다. 혹은 단자부(507)에 보호 회로(506)를 접속한 구성으로 할 수도 있다.
또한, 도 23의 (A)에서는 게이트 드라이버(504a)와 소스 드라이버(504b)에 의해 구동 회로부(504)를 형성하고 있는 예를 나타내고 있지만, 이 구성으로 한정되지 않는다. 예를 들면, 게이트 드라이버(504a)만을 형성하고, 별도 준비된 소스 드라이버 회로가 형성된 기판(예를 들면, 단결정 반도체막, 다결정 반도체막으로 형성된 구동 회로 기판)을 실장하는 구성으로 해도 좋다.
또한, 도 23의 (A)에 나타내는 복수의 화소 회로(501)는 예를 들면, 도 23의 (B)에 나타내는 구성으로 할 수 있다.
도 23의 (B)에 나타내는 화소 회로(501)는 액정 소자(570)와 트랜지스터(550)와 용량 소자(560)을 갖는다. 트랜지스터(550)에 앞의 실시형태에 나타내는 트랜지스터를 적용할 수 있다.
액정 소자(570)의 한쌍의 전극의 한쪽의 전위는 화소 회로(501)의 사양에 따라 적절히 설정된다. 액정 소자(570)는 기입되는 데이터에 의해 배향 상태가 설정된다. 또한, 복수의 화소 회로(501)의 각각이 갖는 액정 소자(570)의 한쌍의 전극의 한쪽에 공통의 전위(코먼 전위)를 인가해도 좋다. 또한, 각 행의 화소 회로(501)의 액정 소자(570)의 한쌍의 전극의 한쪽에 다른 전위를 인가해도 좋다.
예를 들면, 액정 소자(570)를 구비한 표시 장치의 구동 방법으로서는, TN 모드, STN 모드, VA 모드, ASM(Axially Symmetric Aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, MVA 모드, PVA(Patterned Vertical Alignment) 모드, IPS 모드, FFS 모드, 또는 TBA(Transverse Bend Alignment) 모드 등을 이용해도 좋다. 또한, 표시 장치의 구동 방법으로서는, 상술한 구동 방법 외에, ECB(Electrically Controlled Birefringence) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, PNLC(Polymer Network Liquid Crystal) 모드, 게스트 호스트 모드 등이 있다. 단, 이것에 한정되지 않고, 액정 소자 및 그 구동 방식으로서 다양한 것을 이용할 수 있다.
m행 n번째열의 화소 회로(501)에서, 트랜지스터(550)의 소스 전극 또는 드레인 전극의 한쪽은 데이터선(DL_n)에 전기적으로 접속되고, 다른 한쪽은 액정 소자(570)의 한쌍의 전극의 다른 한쪽에 전기적으로 접속된다. 또한, 트랜지스터(550)의 게이트 전극은 주사선(GL_m)에 전기적으로 접속된다. 트랜지스터(550)는 온 상태 또는 오프 상태가 됨으로써, 데이터 신호의 데이터의 기입을 제어하는 기능을 갖는다.
용량 소자(560)의 한쌍의 전극의 한쪽은 전위가 공급되는 배선(이하, 전위 공급선VL)에 전기적으로 접속되고, 다른 한쪽은 액정 소자(570)의 한쌍의 전극의 다른 한쪽에 전기적으로 접속된다. 또한, 전위 공급선(VL)의 전위의 값은 화소 회로(501)의 사양에 따라 적절히 설정된다. 용량 소자(560)는 기입된 데이터를 유지하는 유지 용량으로서의 기능을 갖는다.
예를 들면, 도 23의 (B)의 화소 회로(501)를 갖는 표시 장치에서는 예를 들면, 도 23의 (A)에 나타내는 게이트 드라이버(504a)에 의해 각 행의 화소 회로(501)를 순차로 선택하고, 트랜지스터(550)를 온 상태로 하여 데이터 신호의 데이터를 기입한다.
데이터가 기입된 화소 회로(501)는 트랜지스터(550)가 오프 상태가 됨으로써 유지 상태가 된다. 이것을 행마다 순차로 행함으로써, 화상을 표시할 수 있다.
또한, 도 23의 (A)에 나타내는 복수의 화소 회로(501)는 예를 들면, 도 23의 (C)에 나타내는 구성으로 할 수 있다.
또한, 도 23의 (C)에 나타내는 화소 회로(501)는 트랜지스터(552, 554)와 용량 소자(562)와 발광 소자(572)을 갖는다. 트랜지스터(552) 및 트랜지스터(554)의 어느 한쪽 또는 쌍방에 앞의 실시형태에 나타내는 트랜지스터를 적용할 수 있다.
트랜지스터(552)의 소스 전극 및 드레인 전극의 한쪽은 데이터 신호가 공급되는 배선(이하, 신호선(DL_n)이라고 함)에 전기적으로 접속된다. 또한, 트랜지스터(552)의 게이트 전극은 게이트 신호가 공급되는 배선(이하, 주사선(GL_m)이라고 함)에 전기적으로 접속된다.
트랜지스터(552)는 온 상태 또는 오프 상태가 됨으로써, 데이터 신호의 데이터의 기입을 제어하는 기능을 갖는다.
용량 소자(562)의 한쌍의 전극의 한쪽은 전위가 인가되는 배선(이하, 전위 공급선(VL_a)이라고 함)에 전기적으로 접속되고, 다른 한쪽은 트랜지스터(552)의 소스 전극 및 드레인 전극의 다른 한쪽에 전기적으로 접속된다.
용량 소자(562)는 기입된 데이터를 유지하는 유지 용량으로서의 기능을 갖는다.
트랜지스터(554)의 소스 전극 및 드레인 전극의 한쪽은 전위 공급선(VL_a)에 전기적으로 접속된다. 또한, 트랜지스터(554)의 게이트 전극은 트랜지스터(552)의 소스 전극 및 드레인 전극의 다른 한쪽에 전기적으로 접속된다.
발광 소자(572)의 애노드 및 캐소드의 한쪽은 전위 공급선(VL_b)에 전기적으로 접속되고, 다른 한쪽은 트랜지스터(554)의 소스 전극 및 드레인 전극의 다른 한쪽에 전기적으로 접속된다.
발광 소자(572)로서는, 예를 들면, 유기 일렉트로루미네선스 소자(유기 EL 소자라고도 함) 등을 이용할 수 있다. 단, 발광 소자(572)로서는 이것에 한정되지 않고, 무기 재료로 이루어지는 무기 EL 소자를 이용해도 좋다.
또한, 전위 공급선(VL_a) 및 전위 공급선(VL_b)의 한쪽에는 고전원 전위(VDD)가 인가되고, 다른 한쪽에는 저전원 전위(VSS)가 인가된다.
도 23의 (C)의 화소 회로(501)를 갖는 표시 장치에서는, 예를 들면, 도 23의 (A)에 나타내는 게이트 드라이버(504a)에 의해 각 행의 화소 회로(501)를 순차로 선택하고, 트랜지스터(552)를 온 상태로 하여 데이터 신호의 데이터를 기입한다.
데이터가 기입된 화소 회로(501)는 트랜지스터(552)가 오프 상태가 됨으로써 유지 상태가 된다. 또한, 기입된 데이터 신호의 전위에 따라 트랜지스터(554)의 소스 전극과 드레인 전극의 사이에 흐르는 전류량이 제어되고, 발광 소자(572)는 흐르는 전류량에 따른 휘도로 발광한다. 이것을 행마다 순차로 행함으로써, 화상을 표시할 수 있다.
본 실시형태에 나타내는 구성은 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치를 갖는 표시 모듈 및 전자기기에 대하여, 도 24및 도 25를 이용하여 설명을 행한다.
도 24에 나타내는 표시 모듈(8000)은 상부 커버(8001)와 하부 커버(8002) 사이에, FPC(8003)에 접속된 터치 패널(8004), FPC(8005)에 접속된 표시 패널(8006), 백 라이트(8007), 프레임(8009), 프린트 기판(8010), 배터리(8011)를 갖는다.
본 발명의 일 형태의 반도체 장치는 예를 들면, 표시 패널(8006)에 이용할 수 있다.
상부 커버(8001) 및 하부 커버(8002)는 터치 패널(8004) 및 표시 패널(8006)의 사이즈에 맞추어, 형상이나 치수를 적절히 변경할 수 있다.
터치 패널(8004)은 저항막 방식 또는 정전 용량 방식의 터치 패널을 표시 패널(8006)에 중첩하여 이용할 수 있다. 또한, 표시 패널(8006)의 대향 기판(밀봉 기판)에 터치 패널 기능을 갖게 하도록 하는 것도 가능하다. 또한, 표시 패널(8006)의 각 화소 내에 광 센서를 제공하여 광학식의 터치 패널로 하는 것도 가능하다.
백 라이트(8007)는 광원(8008)을 갖는다. 또한, 도 24에서, 백 라이트(8007) 위에 광원(8008)을 배치하는 구성에 대하여 예시했지만, 이것에 한정되지 않는다. 예를 들면, 백 라이트(8007)의 단부에 광원(8008)을 배치하고, 또한 광 확산판을 이용하는 구성으로 해도 좋다. 또한, 유기 EL 소자 등의 자기 발광형의 발광 소자를 이용하는 경우, 또는 반사형 패널 등의 경우에는 백 라이트(8007)를 제공하지 않는 구성으로 해도 좋다.
프레임(8009)은 표시 패널(8006)의 보호 기능 외에, 프린트 기판(8010)의 동작에 의해 발생하는 전자파를 차단하기 위한 전자 실드(shield)로서의 기능을 갖는다. 또한, 프레임(8009)은 방열판으로서의 기능을 가지고 있어도 좋다.
프린트 기판(8010)은 전원 회로, 비디오 신호 및 클록 신호를 출력하기 위한 신호 처리 회로를 갖는다. 전원 회로에 전력을 공급하는 전원으로서는 외부의 상용 전원이어도 좋고, 별도 제공한 배터리(8011)에 의한 전원이어도 좋다. 배터리(8011)는 상용 전원을 이용하는 경우에는 생략 가능하다.
또한, 표시 모듈(8000)은 편광판, 위상차판, 프리즘 시트 등의 부재를 추가하여 제공해도 좋다.
도 25의 (A) 내지 도 25(G)는 전자기기를 나타내는 도면이다. 이러한 전자기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치, 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9008) 등을 가질 수 있다.
도 25의 (A) 내지 도 25(G)에 나타내는 전자기기는 다양한 기능을 가질 수 있다. 예를 들면, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 캘린더, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의해 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 이용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 이용하여 다양한 데이터의 송신 또는 수신을 행하는 기능, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 도 25의 (A) 내지 도 25(G)에 나타내는 전자기기가 가질 수 있는 기능은 이것들로 한정되지 않고, 다양한 기능을 가질 수 있다. 또한, 도 25의 (A) 내지 도 25(H)에는 도시하지 않았지만, 전자기기에는 복수의 표시부를 갖는 구성으로 해도 좋다. 또한, 이 전자기기에 카메라 등을 제공하여 정지 화상을 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 기록 매체(외부 또는 카메라에 내장)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가지고 있어도 좋다.
도 25의 (A) 내지 도 25(G)에 나타내는 전자기기의 상세한 사항에 대하여, 이하에 설명을 행한다.
도 25의 (A)는 휴대 정보 단말(9100)을 나타내는 사시도이다. 휴대 정보 단말(9100)이 갖는 표시부(9001)는 가요성을 갖는다. 따라서, 만곡한 하우징(9000)의 만곡면을 따라 표시부(9001)를 내장하는 것이 가능하다. 또한, 표시부(9001)는 터치 센서를 구비하고, 손가락이나 스타일러스 등으로 화면에 터치함으로써 조작할 수 있다. 예를 들면, 표시부(9001)에 표시된 아이콘에 터치함으로써, 어플리케이션을 기동할 수 있다.
도 25의 (B)는 휴대 정보 단말(9101)을 나타내는 사시도이다. 휴대 정보 단말(9101)은 예를 들면 전화기, 수첩, 또는 정보 열람 장치 등으로부터 선택된 하나 또는 복수의 기능을 갖는다. 구체적으로는, 스마트 폰으로서 이용할 수 있다. 또한, 휴대 정보 단말(9101)은 스피커(9003), 접속 단자(9006), 센서(9007) 등을 생략하여 도시하였지만, 도 25의 (A)에 나타내는 휴대 정보 단말(9100)과 같은 위치에 형성할 수 있다. 또한, 휴대 정보 단말(9101)은 문자나 화상 정보를 그 복수의 면에 표시할 수 있다. 예를 들면, 3개의 조작 버튼 (9050)(조작 아이콘 또는 단지 아이콘이라고도 함)을 표시부(9001) 중 한 면에 표시할 수 있다. 또한, 파선의 직사각형으로 나타내는 정보(9051)를 표시부(9001)의 다른 면에 표시할 수 있다. 또한, 정보(9051)의 일례로서는 전자 메일이나 SNS(Social Networking Service)나 전화 등의 착신을 알리는 표시, 전자 메일이나 SNS 등의 제목, 전자 메일이나 SNS 등의 송신자명, 일시, 시각, 배터리의 잔량, 안테나 수신의 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에, 정보(9051) 대신에, 조작 버튼 (9050) 등을 표시해도 좋다.
도 25의 (C)는 휴대 정보 단말(9102)을 나타내는 사시도이다. 휴대 정보 단말(9102)은 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 갖는다. 여기에서는 정보(9052), 정보(9053), 정보(9054)가 각각 다른 면에 표시되어 있는 예를 나타낸다. 예를 들면, 휴대 정보 단말(9102)의 사용자는 양복의 가슴 포켓에 휴대 정보 단말(9102)을 수납한 상태로, 그 표시(여기에서는 정보(9053))를 확인할 수 있다. 구체적으로는, 착신한 전화의 발신자의 전화번호 또는 이름 등을 휴대 정보 단말(9102)의 상방으로부터 관찰할 수 있는 위치에 표시한다. 사용자는 휴대 정보 단말(9102)을 포켓으로부터 꺼내지 않고, 표시를 확인하여, 전화를 받을지 여부를 판단할 수 있다.
도 25의 (D)는 손목시계형의 휴대 정보 단말(9200)을 나타내는 사시도이다. 휴대 정보 단말(9200)은 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 여러 어플리케이션을 실행할 수 있다. 또한, 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 수행할 수 있다. 또한, 휴대 정보 단말(9200)은 통신 규격된 근거리 무선 통신을 실행하는 것이 가능하다. 예를 들면, 무선 통신 가능한 헤드 세트와 상호 통신하는 것에 의해, 핸즈 프리로 통화할 수도 있다. 또한, 휴대 정보 단말(9200)은 접속 단자(9006)를 갖고, 다른 정보 단말과 커넥터를 통하여 직접 데이터의 교환을 수행할 수 있다. 또한, 접속 단자(9006)를 통하여 충전을 행할 수 있다. 또한, 충전 동작은 접속 단자(9006)를 통하지 않고, 무선 급전에 의해 행하여도 좋다.
도 25의 (E), (F), (G)는 접을 수 있는 휴대 정보 단말(9201)을 나타내는 사시도이다. 또한, 도 25의 (E)가 휴대 정보 단말(9201)을 전개한 상태의 사시도이며, 도 25의 (F)가 휴대 정보 단말(9201)을 전개한 상태 또는 접은 상태의 한쪽으로부터 다른 한쪽으로 변화하는 도중의 상태를 나타내는 사시도이며, 도 25(G)가 휴대 정보 단말(9201)을 접은 상태의 사시도이다. 휴대 정보 단말(9201)은 접은 상태에서는 가반성이 우수하고, 전개한 상태에서는 이음매가 없는 넓은 표시 영역으로 인하여 표시의 일람성이 우수하다. 휴대 정보 단말(9201)이 갖는 표시부(9001)는 힌지(9055)에 의해 연결된 3개의 하우징(9000)에 지지되고 있다. 힌지(9055)을 통하여 2개의 하우징(9000) 사이를 굴곡시킴으로써, 휴대 정보 단말(9201)을 전개한 상태로부터 접은 상태로 가역적으로 변형시킬 수 있다. 예를 들면, 휴대 정보 단말(9201)은 곡률 반경 1 mm 이상 150 mm 이하로 구부릴 수 있다.
본 실시형태에서 설명한 전자기기는 어떠한 정보를 표시하기 위한 표시부를 갖는 것을 특징으로 한다. 단, 본 발명의 일 형태의 반도체 장치는 표시부를 갖지 않는 전자기기에도 적용할 수 있다. 또한, 본 실시형태에서 설명한 전자기기의 표시부에서는 가요성을 갖고, 만곡한 표시면을 따라 표시를 행할 수 있는 구성, 또는 작게 접을 수 있는 표시부의 구성에 대하여 예시했지만, 이것에 한정되지 않고, 가요성을 갖지 않고, 평면부에 표시를 행하는 구성으로 해도 좋다.
본 실시형태에 나타내는 구성은 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
[실시예 1]
본 실시예에서는 본 발명의 일 형태의 반도체 장치가 갖는 절연막에 대하여 산소의 방출량을 측정하였다. 본 실시예에서는 이하에 나타내는 시료 A1 내지 A8을 제작하여 평가를 행하였다.
우선, 각 시료의 상세한 사항에 대하여, 도 26의 (A), (B)를 이용하여 설명한다. 또한, 도 26의 (A)는 시료 A1, 시료 A3, 시료 A5, 및 시료 A7을 모식적으로 나타낸 단면도이며, 도 26의 (B)는 시료 A2, 시료 A4, 시료 A6, 및 시료 A8을 모식적으로 나타낸 단면도이다.
도 26의 (A)에 나타내는 시료 A1, 시료 A3, 시료 A5, 및 시료 A7은 기판(302)과, 기판(302) 위의 절연막(316)과, 절연막(316) 위의 산화물 반도체막(317)을 갖는다. 또한, 도 26의 (B)에 나타내는 시료 A2, 시료 A4, 시료 A6, 및 시료 A8은 기판(302)과 기판(302) 위의 절연막(316)을 갖는다.
(시료 A1)
시료 A1의 제작 방법으로서는, 기판(302) 위에 절연막(316)을 형성했다. 절연막(316)으로서는 두께 400 nm의 산화 질화 실리콘막(이하, SiON막이라고 기재하는 경우가 있음)을 이용했다. 이 산화 질화 실리콘막의 성막 조건으로서는 기판 온도를 220℃로 하고, 유량 160 sccm의 실레인 가스와, 유량 4000 sccm의 일산화이질소 가스를 체임버 내에 도입하고, 압력을 200 Pa로 하고, PECVD 장치 내에 설치된 평행 평판의 전극 사이에 1500 W의 RF 전력을 공급하여 성막했다.
다음에, 열 처리를 행하였다. 이 열 처리로서는 RTA 장치를 이용하고, 질소 분위기 하에서 650℃, 6 min의 처리를 행하였다. 상기 열 처리에 의해, 절연막(316) 내에 포함되는 산소가 이탈된다.
다음에, 절연막(316) 위에 산화물 반도체막(317)을 형성했다. 산화물 반도체막(317)으로서는 두께 5 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 300 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：4：5[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에 전체의 가스 유량에 대한 산소 가스의 비율은 O2 = 100%의 조건이다.
다음에, 산화물 반도체막(317)을 통하여 절연막(316)에 산소 첨가 처리를 행하였다. 이 산소 첨가 처리로서는 애싱 장치를 이용하여, 기판 온도를 160℃로 하고, 유량 250 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 15 Pa로 하고, 기판측에 바이어스 전압이 인가되도록, 애싱 장치 내에 설치된 평행 평판의 전극 사이에 4500 W의 RF 전력을 120 sec 공급하여 행하였다.
(시료 A2)
시료 A2는 시료 A1과 같은 제작 공정을 거친 후, 산화물 반도체막(317)인 IGZO막을 웨트 에칭법으로 제거한 구성이다.
(시료 A3)
시료 A3은 앞에서 설명한 시료 A1과 산화물 반도체막(317)만 상이하고, 그 이외의 공정에 대해서는 시료 A1과 같은 제작 방법으로 했다. 시료 A3의 산화물 반도체막(317)으로서는 두께 5 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 300 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：3：2[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 100%의 조건이다.
(시료 A4)
시료 A4는 시료 A3과 같은 제작 공정을 거친 후, 산화물 반도체막(317)인 IGZO막을 웨트 에칭법으로 제거한 구성이다.
(시료 A5)
시료 A5는 앞에서 설명한 시료 A1과 산화물 반도체막(317)만 상이하고, 그 이외의 공정에 대해서는 시료 A1과 같은 제작 방법으로 했다. 시료 A5의 산화물 반도체막(317)으로서는 두께 5 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 300 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：1：1.2[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 100%의 조건이다.
(시료 A6)
시료 A6은 시료 A5와 같은 제작 공정을 거친 후, 산화물 반도체막(317)인 IGZO막을 웨트 에칭법으로 제거한 구성이다.
(시료 A7)
시료 A7은 앞에서 설명한 시료 A1과 산화물 반도체막(317)만 상이하고, 그 이외의 공정에 대해서는 시료 A1과 같은 제작 방법으로 했다. 시료 A7의 산화물 반도체막(317)으로서는 두께 5 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 300 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 3：1：2[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 100%의 조건이다.
(시료 A8)
시료 A8은 시료 A7과 같은 제작 공정을 거친 후, 산화물 반도체막(317)인 IGZO막을 웨트 에칭법으로 제거한 구성이다.
이상의 공정에 의해, 본 실시예의 시료 A1 내지 A8을 제작했다. 시료 A1 내지 A8의 간이적인 제작 공정, 및 시료 구조를 표 1에 나타낸다.
또한, 표 1에 나타내는 바와 같이, 시료 A1 내지 A8은 산화물 반도체막(317)의 조성, 및/또는 산화물 반도체막(317)을 형성한 후, 제거하는 공정의 유무의 차이이다.
＜TDS 측정 1＞
다음에, 상기 제작한 시료 A1 내지 A8의 TDS 측정을 행하였다. TDS 측정에서는 50℃에서 500℃까지 각 시료를 가열하여, 각 시료 중의 절연막(316)에 포함되는 산소의 방출량에 대하여 평가했다. 또한, TDS 측정에서의 산소의 방출량으로서는 질량 전하비(M/z)가 32에 상당하는 가스를 측정했다.
도 27의 (A)에 시료 A1 및 시료 A2의 TDS 측정 결과를, 도 27의 (B)에 시료 A3 및 시료 A4의 TDS 측정 결과를, 도 28의 (A)에 시료 A5 및 시료 A6의 TDS 측정 결과를, 도 28의 (B)에 시료 A7 및 시료 A8의 TDS 측정 결과를, 각각 나타낸다. 또한, 도 27의 (A), (B) 및 도 28의 (A), (B)에서, 세로축이 강도(임의 단위)를, 가로축이 온도(℃)를, 각각 나타낸다. 또한, 도 29에 TDS 측정에서의 각 시료의 M/z = 32의 방출량을 나타낸다. 또한, 도 29는 도 27의 (A), (B) 및 도 28의 (A), (B)에 나타내는 TDS 측정 결과의 M/z = 32의 적분 강도비로부터 M/z = 32, 즉 산소 분자에 상당하는 방출량을 산출한 결과이다.
도 27의 (A), (B) 및 도 28의 (A), (B)에 나타내는 결과로부터, 산화물 반도체막(317)이 형성된 시료 A1, A3, A5, A7은 산화물 반도체막(317)이 형성되어 있지 않은 시료 A2, A4, A6, A8과 비교하여, 산소의 방출량에 상당하는 M/z = 32의 강도가 고온측으로 시프트되어 있다. 구체적으로는, 산화물 반도체막(317)이 형성된 시료 A1, A3, A5, A7은 300℃ 근방에 M/z = 32의 강도의 피크가 있는 것에 비해, 산화물 반도체막(317)이 형성되어 있지 않은 시료 A2, A4, A6, A8은 150℃ 근방에 M/z = 32의 강도의 피크가 있다. 이것은 산화물 반도체막(317)은 300℃ 근방까지 절연막(316)으로부터 방출되는 산소를 블로킹하고 있다는 것을 시사하는 결과이다.
또한, 도 29에 나타내는 결과로부터, 시료 A1은 산소의 방출량이 대략 2.6×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 A2는 산소의 방출량이 대략 3.1×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 A3은 산소의 방출량이 대략 2.6×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 A4는 산소의 방출량이 대략 2.7×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 A5는 산소의 방출량이 대략 2.0×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 A6은 산소의 방출량이 대략 1.8×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 A7은 산소의 방출량이 대략 2.5×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 A8은 산소의 방출량이 대략 2.4×1020 개/cm3인 것을 확인할 수 있었다.
이상, 본 실시예에 나타내는 구성은 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
[실시예 2]
본 실시예에서는 본 발명의 일 형태의 반도체 장치가 갖는 절연막에 대하여 산소의 방출량의 측정을 행하였다. 본 실시예에서는 이하에 나타내는 시료 B1 내지 B6를 제작하여 평가를 행하였다.
우선, 각 시료의 상세한 사항에 대하여, 도 26의 (A), (B)를 이용하여 설명을 행한다. 또한, 도 26의 (A)는 시료 B1, 시료 B3, 및 시료 B5를 모식적으로 나타낸 단면도이며, 도 26의 (B)는 시료 B2, 시료 B4, 및 시료 B6를 모식적으로 나타낸 단면도이다.
도 26의 (A)에 나타내는 시료 B1, 시료 B3, 및 시료 B5는 기판(302)과, 기판(302) 위의 절연막(316)과, 절연막(316) 위의 산화물 반도체막(317)을 갖는다. 또한, 도 26의 (B)에 나타내는 시료 B2, 시료 B4, 및 시료 B6은 기판(302)과 기판(302) 위의 절연막(316)을 갖는다.
(시료 B1)
시료 B1의 제작 방법으로서는 기판(302) 위에 절연막(316)을 형성했다. 절연막(316)으로서는 두께 400 nm의 산화 질화 실리콘막을 이용했다. 이 산화 질화 실리콘막의 성막 조건으로서는 기판 온도를 220℃로 하고, 유량 160 sccm의 실레인 가스와 유량 4000 sccm의 일산화이질소 가스를 체임버 내에 도입하고, 압력을 200 Pa로 하고, PECVD 장치 내에 설치된 평행 평판의 전극 사이에 1500 W의 RF 전력을 공급하여 성막했다.
다음에, 열 처리를 행하였다. 이 열 처리로서는 RTA 장치를 이용하여 질소 분위기 하에서 650℃, 6 min의 처리를 행하였다. 상기 열 처리에 의해, 절연막(316) 내에 포함되는 산소가 이탈된다.
다음에, 절연막(316) 위에 산화물 반도체막(317)을 형성했다. 산화물 반도체막(317)으로서는 두께 5 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 30 sccm의 산소 가스와 유량 270 sccm의 아르곤 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：4：5[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 10%의 조건이다.
다음에, 산화물 반도체막(317)을 통하여 절연막(316)에 산소 첨가 처리를 행하였다. 이 산소 첨가 처리로서는 애싱 장치를 이용하여, 기판 온도를 160℃로 하고, 유량 250 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 15 Pa로 하고, 기판측에 바이어스 전압이 인가되도록, 애싱 장치 내에 설치된 평행 평판의 전극 사이에 4500 W의 RF 전력을 120 sec 공급하여 행하였다.
(시료 B2)
시료 B2는 시료 B1과 같은 제작 공정을 거친 후, 산화물 반도체막(317)인 IGZO막을 웨트 에칭법으로 제거한 구성이다.
(시료 B3)
시료 B3은 앞에서 설명한 시료 B1과 산화물 반도체막(317)만 상이하고, 그 이외의 공정에 대해서는 시료 B1과 같은 제작 방법으로 했다. 시료 B3의 산화물 반도체막(317)으로서는 두께 5 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 150 sccm의 산소 가스와 유량 150 sccm의 아르곤 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：4：5[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 50%의 조건이다.
(시료 B4)
시료 B4는 시료 B3과 같은 제작 공정을 거친 후, 산화물 반도체막(317)인 IGZO막을 웨트 에칭법으로 제거한 구성이다.
(시료 B5)
시료 B5는 앞에서 설명한 시료 B1과 산화물 반도체막(317)만 상이하고, 그 이외의 공정에 대해서는 시료 B1과 같은 제작 방법으로 했다. 시료 B5의 산화물 반도체막(317)으로서는 두께 5 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는, 기판 온도를 170℃로 하고, 유량 300 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：4：5[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 100%의 조건이다.
(시료 B6)
시료 B6은 시료 B5와 같은 제작 공정을 거친 후, 산화물 반도체막(317)인 IGZO막을 웨트 에칭법으로 제거한 구성이다.
이상의 공정에 의해, 본 실시예의 시료 B1 내지 B6를 제작했다. 시료 B1 내지 B6의 간이적인 제작 공정, 및 시료 구조를 표 2에 나타낸다.
또한, 표 2에 나타내는 바와 같이, 시료 B1 내지 B6은 산화물 반도체막(317)의 성막 시의 가스 유량, 및/또는 산화물 반도체막(317)을 형성한 후, 제거하는 공정의 유무의 차이이다.
＜TDS 측정 2＞
다음에, 상기 제작한 시료 B1 내지 B6의 TDS 측정을 행하였다. TDS 측정으로서는 실시예 1과 같은 측정 방법으로 했다.
도 30의 (A)에 시료 B1 및 시료 B2의 TDS 측정 결과를, 도 30의 (B)에 시료 B3 및 시료 B4의 측정 결과를, 도 30의 (C)에 시료 B5 및 시료 B6의 TDS 측정 결과를, 각각 나타낸다. 또한, 도 30의 (A), (B), (C)에서, 세로축이 강도(임의 단위)를, 가로축이 온도(℃)를, 각각 나타낸다. 또한, 도 31에 TDS 측정에서의 각 시료의 M/z = 32의 방출량을 나타낸다. 또한, 도 31은 도 30의 (A), (B), (C)에 나타내는 TDS 측정 결과의 M/z = 32의 적분 강도비로부터 M/z = 32, 즉 산소 분자에 상당하는 방출량을 산출한 결과이다.
도 30의 (A), (B), (C)에 나타내는 결과로부터, 산화물 반도체막(317)이 형성된 시료 B1, B3, B5는 산화물 반도체막(317)이 형성되어 있지 않은 시료 B2, B4, B6와 비교하여, 산소의 방출량에 상당하는 M/z = 32의 강도가 고온측으로 시프트되어 있다. 구체적으로는, 산화물 반도체막(317)이 형성된 시료 B1, B3, B5는 300℃ 근방에 M/z = 32의 강도의 피크가 있는 것에 비해, 산화물 반도체막(317)이 형성되어 있지 않은 시료 B2, B4, B6은 150℃ 근방에 M/z = 32의 강도의 피크가 있다. 이것은 산화물 반도체막(317)은 300℃ 근방까지 절연막(316)으로부터 방출되는 산소를 블로킹하고 있다는 것을 시사하는 결과이다.
또한, 도 31에 나타내는 결과로부터, 시료 B1은 산소의 방출량이 대략 1.7×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 B2는 산소의 방출량이 대략 1.6×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 B3은 산소의 방출량이 대략 1.8×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 B4는 산소의 방출량이 대략 1.8×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 B5는 산소의 방출량이 대략 2.6×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 B6은 산소의 방출량이 대략 3.1×1020 개/cm3인 것을 확인할 수 있었다.
또한, 도 31에 나타내는 결과로부터, 산화물 반도체막(317)의 성막 시의 산소 가스의 유량을 많이 함으로써, 절연막(316)의 산소 가스의 방출량이 증가되는 것을 확인할 수 있었다. 따라서, 산화물 반도체막(317)의 성막 시의 산소 가스의 유량으로서는 바람직하게는, 전체의 가스 유량에 대한 산소 가스의 비율이 10% 이상, 더욱 바람직하게는, 50% 이상 100% 이하이다.
이상, 본 실시예에 나타내는 구성은 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
[실시예 3]
본 실시예에서는 본 발명의 일 형태의 반도체 장치가 갖는 절연막에 대하여 산소의 방출량의 측정을 행하였다. 본 실시예에서는 이하에 나타내는 시료 C1 내지 C4를 제작하여 평가를 행하였다.
우선, 각 시료의 상세한 사항에 대하여, 도 26의 (B)를 이용하여 설명을 행한다. 또한, 도 26의 (B)는 시료 C1 내지 C4를 모식적으로 나타낸 단면도이다.
도 26의 (B)에 나타내는 시료 C1 내지 C4는 기판(302)과 기판(302) 위의 절연막(316)을 갖는다.
(시료 C1)
시료 C1의 제작 방법으로서는, 기판(302) 위에 절연막(316)을 형성했다. 절연막(316)으로서는 두께 400 nm의 산화 질화 실리콘막을 이용했다. 이 산화 질화 실리콘막의 성막 조건으로서는 기판 온도를 220℃로 하고, 유량 160 sccm의 실레인 가스와 유량 4000 sccm의 일산화이질소 가스를 체임버 내에 도입하고, 압력을 200 Pa로 하고, PECVD 장치 내에 설치된 평행 평판의 전극 사이에 1500 W의 RF 전력을 공급하여 성막했다.
다음에, 열 처리를 행하였다. 이 열 처리로서는 RTA 장치를 이용하여 질소 분위기 하에서 650℃, 6 min의 처리를 행하였다. 상기 열 처리에 의해, 절연막(316) 내에 포함되는 산소가 이탈된다.
다음에, 절연막(316) 위에 산화물 반도체막(317)을 형성했다. 산화물 반도체막(317)으로서는 두께 5 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 300 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：3：2[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 100%의 조건이다.
다음에, 산화물 반도체막(317)을 통하여 절연막(316)에 산소 첨가 처리를 행하였다. 이 산소 첨가 처리로서는 애싱 장치를 이용하여, 기판 온도를 160℃로 하고, 유량 250 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 15 Pa로 하고, 기판측에 바이어스 전압이 인가되도록, 애싱 장치 내에 설치된 평행 평판의 전극 사이에 4500 W의 RF 전력을 120 sec 공급하여 행하였다.
다음에, 산화물 반도체막(317)인 IGZO막을 웨트 에칭법으로 제거했다.
(시료 C2)
시료 C2는 앞에서 설명한 시료 C1과 산소 첨가 처리의 조건이 다르다. 시료 C2의 산소 첨가 처리로서는 애싱 장치를 이용하여, 기판 온도를 104℃로 하고, 유량 250 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 15 Pa로 하고, 기판측에 바이어스 전압이 인가되도록, 애싱 장치 내에 설치된 평행 평판의 상부 전극측에 8000 W의 RF 전력을, 하부 전극측에 4500 W의 3.2 MHz의 주파수의 전력을, 각각 120 sec 공급하여 행하였다.
(시료 C3)
시료 C3은 앞에서 설명한 시료 C1과 산소 첨가 처리의 조건이 다르다. 시료 C3의 산소 첨가 처리로서는 애싱 장치를 이용하여, 기판 온도를 143℃로 하고, 유량 250 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 15 Pa로 하고, 기판측에 바이어스 전압이 인가되도록, 애싱 장치 내에 설치된 평행 평판의 상부 전극측에 8000 W의 RF 전력을, 하부 전극측에 4500 W의 3.2 MHz의 주파수의 전력을, 각각 120 sec 공급하여 행하였다.
(시료 C4)
시료 C4는 앞에서 설명한 시료 C1과 산소 첨가 처리의 조건이 다르다. 시료 C4의 산소 첨가 처리로서는 애싱 장치를 이용하여, 기판 온도를 171℃로 하고, 유량 250 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 15 Pa로 하고, 기판측에 바이어스 전압이 인가되도록, 애싱 장치 내에 설치된 평행 평판의 상부 전극측에 8000 W의 RF 전력을, 하부 전극측에 4500 W의 3.2 MHz의 주파수의 전력을, 각각 120 sec 공급하여 행하였다.
이상의 공정에 의해, 본 실시예의 시료 C1 내지 C4를 제작했다. 시료 C1 내지 C4의 간이적인 제작 공정, 및 시료 구조를 표 3에 나타낸다.
표 3에 나타내는 바와 같이, 시료 C1 내지 C4는 산소 첨가 처리 시의 기판 온도가 다르다.
＜TDS 측정 3＞
다음에, 상기 제작한 시료 C1 내지 C4의 TDS 측정을 행하였다. TDS 측정으로서는 실시예 1 및 실시예 2와 같은 측정 방법으로 했다.
도 32에 TDS 측정에서의 각 시료의 M/z = 32의 방출량을 나타낸다. 또한, 도 32는 TDS 측정 결과의 M/z = 32의 적분 강도비로부터 M/z = 32, 즉 산소 분자에 상당하는 방출량을 산출한 결과이다.
도 32에 나타내는 결과로부터, 시료 C1은 산소의 방출량이 대략 2.7×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 C2는 산소의 방출량이 대략 1.2×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 C3은 산소의 방출량이 대략 2.0×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 C4는 산소의 방출량이 대략 2.9×1020 개/cm3인 것을 확인할 수 있었다.
또한, 도 32에 나타내는 결과로부터, 산소 첨가 처리 시의 기판 온도를 높게 함으로써, 절연막(316)으로부터의 산소 가스의 방출량이 증가하는 것을 확인할 수 있었다. 즉, 산소 첨가 처리 시의 기판 온도를 높게 함으로써, 절연막(316) 내에 많은 산소를 도입할 수 있다. 단, 실시예 1 및 실시예 2로 설명한 바와 같이, 절연막(316) 내의 산소는 300℃ 근방에서 방출되기 때문에, 산소가 방출되는 온도보다 낮은 온도로 산소 첨가 처리를 행하면 바람직하다. 따라서, 산소 첨가 처리 시의 기판 온도로서는 실온 이상 300℃ 이하, 바람직하게는, 100℃ 이상 250℃ 이하이다.
이상, 본 실시예에 나타내는 구성은 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
[실시예 4]
본 실시예에서는 본 발명의 일 형태의 반도체 장치가 갖는 절연막에 대하여 산소의 방출량의 측정을 행하였다. 본 실시예에서는 이하에 나타내는 시료 D1 내지 D7을 제작하여 평가를 행하였다.
우선, 각 시료의 상세한 사항에 대하여, 도 26의 (B)를 이용하여 설명을 행한다. 또한, 도 26의 (B)는 시료 D1 내지 D7을 모식적으로 나타낸 단면도이다.
도 26의 (B)에 나타내는 시료 D1 내지 D7은 기판(302)과 기판(302) 위의 절연막(316)을 갖는다.
(시료 D1)
시료 D1의 제작 방법으로서는 기판(302) 위에 절연막(316)을 형성했다. 절연막(316)으로서는, 두께 200 nm의 질화 실리콘막과 두께 400 nm의 산화 질화 실리콘막을 적층했다. 상기 질화 실리콘막의 성막 조건으로서는 기판 온도를 350℃로 하고, 유량 200 sccm의 실레인 가스와, 유량 2000 sccm의 질소 가스와, 유량 2000 sccm의 암모니아 가스를 체임버에 도입하여, 압력을 100 Pa로 하고, PECVD 장치 내에 설치된 평행 평판의 전극 사이에 2000 W의 RF 전력을 공급하여 성막했다. 또한, 상기 산화 질화 실리콘막의 성막 조건으로서는 기판 온도를 220℃로 하고, 유량 160 sccm의 실레인 가스와 유량 4000 sccm의 일산화이질소 가스를 체임버 내에 도입하고, 압력을 200 Pa로 하고, PECVD 장치 내에 설치된 평행 평판의 전극 사이에 1500 W의 RF 전력을 공급하여 성막했다.
다음에, 열 처리를 행하였다. 이 열 처리로서는 RTA 장치를 이용하여 질소 분위기 하에서 650℃, 6 min의 처리를 행하였다. 상기 열 처리에 의해, 절연막(316) 내에 포함되는 산소가 이탈된다.
다음에, 절연막(316) 위에 산화물 반도체막(317)을 형성했다. 산화물 반도체막(317)으로서는 두께 5 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 300 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：4：5[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 100%의 조건이다.
다음에, 산화물 반도체막(317)을 통하여 절연막(316)에 산소 첨가 처리를 행하였다. 이 산소 첨가 처리로서는 애싱 장치를 이용하여, 기판 온도를 160℃로 하고, 유량 250 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 15 Pa로 하고, 기판측에 바이어스 전압이 인가되도록, 애싱 장치 내에 설치된 평행 평판의 전극 사이에 4500 W의 RF 전력을 600 sec 공급하여 행하였다.
다음에, 산화물 반도체막(317)인 IGZO막을 웨트 에칭법으로 제거했다.
(시료 D2)
시료 D2는 앞에서 설명한 시료 D1과 산화물 반도체막(317)만 상이하고, 그 이외의 공정에 대해서는 시료 D1과 같은 제작 방법으로 했다. 시료 D2의 산화물 반도체막(317)으로서는 두께 10 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 300 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：4：5[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 100%의 조건이다.
(시료 D3)
시료 D3은 앞에서 설명한 시료 D1과 산화물 반도체막(317)만 상이하고, 그 이외의 공정에 대해서는 시료 D1과 같은 제작 방법으로 했다. 시료 D3의 산화물 반도체막(317)으로서는 두께 15 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 300 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：4：5[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 100%의 조건이다.
(시료 D4)
시료 D4는 앞에서 설명한 시료 D1과 산화물 반도체막(317)만 상이하고, 그 이외의 공정에 대해서는 시료 D1과 같은 제작 방법으로 했다. 시료 D4의 산화물 반도체막(317)으로서는 두께 20 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 300 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：4：5[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 100%의 조건이다.
(시료 D5)
시료 D5는 앞에서 설명한 시료 D1과 산화물 반도체막(317)만 상이하고, 그 이외의 공정에 대해서는 시료 D1과 같은 제작 방법으로 했다. 시료 D5의 산화물 반도체막(317)으로서는 두께 35 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 300 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：4：5[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 100%의 조건이다.
(시료 D6)
시료 D6은 앞에서 설명한 시료 D1과 산소 첨가 처리만 상이하고, 그 이외의 공정에 대해서는 시료 D1과 같은 제작 방법으로 했다. 시료 D6의 산소 첨가 처리로서는 애싱 장치를 이용하여, 기판 온도를 160℃로 하고, 유량 250 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 15 Pa로 하고, 기판측에 바이어스 전압이 인가되도록, 애싱 장치 내에 설치된 평행 평판의 전극 사이에 4500 W의 RF 전력을 120 sec 공급하여 행하였다.
(시료 D7)
시료 D7은 앞에서 설명한 시료 D1과 산화물 반도체막(317) 및 산소 첨가 처리가 상이하고, 그 이외의 공정에 대해서는 시료 D1과 같은 제작 방법으로 했다. 시료 D7의 산화물 반도체막(317)으로서는 두께 10 nm의 IGZO막을 이용했다. 이 IGZO막의 성막 조건으로서는 기판 온도를 170℃로 하고, 유량 300 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 0.6 Pa로 하고, 스퍼터링 장치 내에 설치된 금속 산화물 타겟(In：Ga：Zn = 1：4：5[원자%])에 2500 W의 AC 전력을 공급하여 성막했다.
또한, 상기 IGZO막의 성막 시에서의 전체의 가스 유량에 대한, 산소 가스의 비율은 O2 = 100%의 조건이다.
또한, 시료 D7의 산소 첨가 처리로서는 애싱 장치를 이용하여, 기판 온도를 160℃로 하고, 유량 250 sccm의 산소 가스를 체임버 내에 도입하고, 압력을 15 Pa로 하고, 기판측에 바이어스 전압이 인가되도록, 애싱 장치 내에 설치된 평행 평판의 전극 사이에 4500 W의 RF 전력을 120 sec 공급하여 행하였다.
이상의 공정에 의해, 본 실시예의 시료 D1 내지 D7을 제작했다. 시료 D1 내지 D7의 간이적인 제작 공정, 및 시료 구조를 표 4에 나타낸다.
또한, 표 4에 나타내는 바와 같이, 시료 D1 내지 D7은 산화물 반도체막(317)의 막 두께, 및 산소 첨가 처리 시간이 다르다.
＜TDS 측정 4＞
다음에, 상기 제작한 시료 D1 내지 D7의 TDS 측정을 행하였다. TDS 측정으로서는 실시예 1 내지 실시예 3과 같은 측정 방법으로 했다.
도 33에 TDS 측정에서의, 각 시료의 M/z = 32의 방출량을 나타낸다. 또한, 도 33은 TDS 측정 결과의 M/z = 32의 적분 강도비로부터 M/z = 32, 즉 산소 분자에 상당하는 방출량을 산출한 결과이다.
도 33에 나타내는 결과로부터, 시료 D1은 산소의 방출량이 대략 3.5×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 D2는 산소의 방출량이 대략 1.0×1021 개/cm3인 것을 확인할 수 있었다. 또한, 시료 D3은 산소의 방출량이 대략 3.5×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 D4는 산소의 방출량이 대략 6.0×1019 개/cm3인 것을 확인할 수 있었다. 또한, 시료 D5는 산소의 방출량이 대략 1.7×1019 개/cm3인 것을 확인할 수 있었다. 또한, 시료 D6은 산소의 방출량이 대략 3.1×1020 개/cm3인 것을 확인할 수 있었다. 또한, 시료 D7은 산소의 방출량이 대략 5.3×1019 개/cm3인 것을 확인할 수 있었다.
또한, 도 33에 나타내는 결과로부터, 산소 첨가 처리 시의 시간이 600 sec인 경우, 산화물 반도체막(317)은 10 nm 근방에서 절연막(316)에 첨가되는 산소의 양이 많은 것이 시사된다. 또한, 산소 첨가 처리 시의 시간이 120 sec인 경우, 산화물 반도체막(317)은 10 nm보다 5 nm의 막 두께로 한 것이 절연막(316)에 첨가되는 산소의 양이 많았다. 따라서, 산화물 반도체막(317)의 막 두께는 5 nm 이상 35 nm 이하, 바람직하게는, 5 nm 이상 15 nm 이하이다. 예를 들면, 트랜지스터의 채널 형성 영역으로서 이용하는 산화물 반도체막의 막 두께가 35 nm 초과 100 nm 이하인 경우, 이 채널 형성 영역으로서 이용하는 산화물 반도체막의 막 두께보다 산화물 반도체막(317)의 막 두께를 얇게 하면 좋다.
이상, 본 실시예에 나타내는 구성은 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
100：트랜지스터
100A：트랜지스터
100B：트랜지스터
100C：트랜지스터
100D：트랜지스터
100E：트랜지스터
102：기판
104：도전막
106：절연막
107：절연막
108：산화물 반도체막
108a：산화물 반도체막
108b：산화물 반도체막
108c：산화물 반도체막
112：도전막
112a：도전막
112b：도전막
112c：도전막
114：절연막
115：산화물 반도체막
115a：도전막
116：절연막
117：산화물 반도체막
118：절연막
119：도전막
120：도전막
141：산소
141a：개구부
141b：개구부
142a：개구부
142b：개구부
143：개구부
146：영역
150：트랜지스터
180b：산화물 반도체막
200：애싱 장치
201：상부 전극
202：하부 전극
203：매칭 박스
204：매칭 박스
205：고주파 전원
206：고주파 전원
207：유전체
208：기판 스테이지
209：안테나 코일
210：고밀도 플라즈마
250：기판
302：기판
316：절연막
317：산화물 반도체막
501：화소 회로
502：화소부
504：구동 회로부
504a：게이트 드라이버
504b：소스 드라이버
506：보호 회로
507：단자부
550：트랜지스터
552：트랜지스터
554：트랜지스터
560：용량 소자
562：용량 소자
570：액정 소자
572：발광 소자
700：표시 장치
701：기판
702：화소부
704：소스 드라이버 회로부
705：기판
706：게이트 드라이버 회로부
708：FPC 단자부
710：신호선
711：배선부
712：실재
716：FPC
730：절연막
732：밀봉막
734：절연막
736：착색막
738：차광막
750：트랜지스터
752：트랜지스터
760：접속 전극
764：절연막
766：절연막
767：산화물 반도체막
768：절연막
770：평탄화 절연막
772：도전막
774：도전막
775：액정 소자
776：액정층
778：구조체
780：이방성 도전막
782：발광 소자
784：도전막
786：EL층
788：도전막
790：용량 소자
5100：펠릿
5120：기판
5161：영역
8000：표시 모듈
8001：상부 커버
8002：하부 커버
8003：FPC
8004：터치 패널
8005：FPC
8006：표시 패널
8007：백 라이트
8008：광원
8009：프레임
8010：프린트 기판
8011：배터리
9000：하우징
9001：표시부
9003：스피커
9005：조작 키
9006：접속 단자
9007：센서
9008：마이크로폰
9050：조작 버튼
9051：정보
9052：정보
9053：정보
9054：정보
9055：힌지
9100：휴대 정보 단말
9101：휴대 정보 단말
9102：휴대 정보 단말
9200：휴대 정보 단말
9201：휴대 정보 단말
100A：트랜지스터
100B：트랜지스터
100C：트랜지스터
100D：트랜지스터
100E：트랜지스터
102：기판
104：도전막
106：절연막
107：절연막
108：산화물 반도체막
108a：산화물 반도체막
108b：산화물 반도체막
108c：산화물 반도체막
112：도전막
112a：도전막
112b：도전막
112c：도전막
114：절연막
115：산화물 반도체막
115a：도전막
116：절연막
117：산화물 반도체막
118：절연막
119：도전막
120：도전막
141：산소
141a：개구부
141b：개구부
142a：개구부
142b：개구부
143：개구부
146：영역
150：트랜지스터
180b：산화물 반도체막
200：애싱 장치
201：상부 전극
202：하부 전극
203：매칭 박스
204：매칭 박스
205：고주파 전원
206：고주파 전원
207：유전체
208：기판 스테이지
209：안테나 코일
210：고밀도 플라즈마
250：기판
302：기판
316：절연막
317：산화물 반도체막
501：화소 회로
502：화소부
504：구동 회로부
504a：게이트 드라이버
504b：소스 드라이버
506：보호 회로
507：단자부
550：트랜지스터
552：트랜지스터
554：트랜지스터
560：용량 소자
562：용량 소자
570：액정 소자
572：발광 소자
700：표시 장치
701：기판
702：화소부
704：소스 드라이버 회로부
705：기판
706：게이트 드라이버 회로부
708：FPC 단자부
710：신호선
711：배선부
712：실재
716：FPC
730：절연막
732：밀봉막
734：절연막
736：착색막
738：차광막
750：트랜지스터
752：트랜지스터
760：접속 전극
764：절연막
766：절연막
767：산화물 반도체막
768：절연막
770：평탄화 절연막
772：도전막
774：도전막
775：액정 소자
776：액정층
778：구조체
780：이방성 도전막
782：발광 소자
784：도전막
786：EL층
788：도전막
790：용량 소자
5100：펠릿
5120：기판
5161：영역
8000：표시 모듈
8001：상부 커버
8002：하부 커버
8003：FPC
8004：터치 패널
8005：FPC
8006：표시 패널
8007：백 라이트
8008：광원
8009：프레임
8010：프린트 기판
8011：배터리
9000：하우징
9001：표시부
9003：스피커
9005：조작 키
9006：접속 단자
9007：센서
9008：마이크로폰
9050：조작 버튼
9051：정보
9052：정보
9053：정보
9054：정보
9055：힌지
9100：휴대 정보 단말
9101：휴대 정보 단말
9102：휴대 정보 단말
9200：휴대 정보 단말
9201：휴대 정보 단말
Claims (28)
- 트랜지스터를 포함하는 반도체 장치에 있어서,
상기 트랜지스터는,
제 1 게이트 전극;
상기 제 1 게이트 전극 위의 제 1 절연막;
상기 제 1 절연막 위의 산화물 반도체막;
상기 산화물 반도체막에 전기적으로 접속되는 소스 전극;
상기 산화물 반도체막에 전기적으로 접속되는 드레인 전극;
상기 산화물 반도체막 위, 상기 소스 전극 위, 및 상기 드레인 전극 위의 제 2 절연막; 및
상기 제 2 절연막 위의 제 2 게이트 전극을 포함하고,
상기 제 2 절연막은 산소를 포함하고,
상기 제 2 게이트 전극은 In-Ga-Zn 산화물을 포함하고, 상기 산화물 반도체막보다 얇은 영역을 가지고,
상기 제 2 게이트 전극의 두께는 5 nm 이상 35 nm 이하이고,
상기 제 2 게이트 전극의 저항율은 10-8 Ω·cm 이상 10-1 Ω·cm 이하인,
반도체 장치.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 트랜지스터를 포함하는 반도체 장치에 있어서,
상기 트랜지스터는,
제 1 게이트 전극;
상기 제 1 게이트 전극 위의 제 1 절연막;
상기 제 1 절연막 위의 산화물 반도체막;
상기 산화물 반도체막에 전기적으로 접속되는 소스 전극;
상기 산화물 반도체막에 전기적으로 접속되는 드레인 전극;
상기 산화물 반도체막 위, 상기 소스 전극 위, 및 상기 드레인 전극 위의 제 2 절연막; 및
상기 제 2 절연막 위의 제 2 게이트 전극을 포함하고,
상기 제 2 게이트 전극은 상기 제 1 절연막 및 상기 제 2 절연막에 제공되는 개구부를 통하여, 상기 제 1 게이트 전극에 전기적으로 접속되고,
상기 제 2 절연막은 산소를 포함하고,
상기 제 2 게이트 전극은 In-Ga-Zn 산화물을 포함하고, 상기 산화물 반도체막보다 얇은 영역을 가지고,
상기 제 2 게이트 전극의 두께는 5 nm 이상 35 nm 이하이고,
상기 제 2 게이트 전극의 저항율은 10-8 Ω·cm 이상 10-1 Ω·cm 이하인, 반도체 장치.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 트랜지스터를 포함하는 반도체 장치에 있어서,
상기 트랜지스터는,
제 1 게이트 전극;
상기 제 1 게이트 전극 위의 제 1 절연막;
상기 제 1 절연막 위의 산화물 반도체막;
상기 산화물 반도체막 위의 제 2 절연막;
상기 제 2 절연막에 제공되는 개구부를 통하여, 상기 산화물 반도체막과 전기적으로 접속되는 소스 전극;
상기 제 2 절연막에 제공되는 개구부를 통하여, 상기 산화물 반도체막과 전기적으로 접속되는 드레인 전극; 및
상기 제 2 절연막 위의 제 2 게이트 전극을 포함하고,
상기 제 2 절연막은 산소를 포함하고,
상기 제 2 게이트 전극은 In-Ga-Zn 산화물을 포함하고, 상기 산화물 반도체막보다 얇은 영역을 가지고,
상기 제 2 게이트 전극의 두께는 5 nm 이상 35 nm 이하이고,
상기 제 2 게이트 전극의 저항율은 10-8 Ω·cm 이상 10-1 Ω·cm 이하인, 반도체 장치.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 트랜지스터를 포함하는 반도체 장치에 있어서,
상기 트랜지스터는,
제 1 게이트 전극;
상기 제 1 게이트 전극 위의 제 1 절연막;
상기 제 1 절연막 위의 산화물 반도체막;
상기 산화물 반도체막 위의 제 2 절연막;
상기 제 2 절연막에 제공되는 개구부를 통하여, 상기 산화물 반도체막과 전기적으로 접속되는 소스 전극;
상기 제 2 절연막에 제공되는 개구부를 통하여, 상기 산화물 반도체막과 전기적으로 접속되는 드레인 전극; 및
상기 제 2 절연막 위의 제 2 게이트 전극을 포함하고,
상기 제 2 게이트 전극은 상기 제 1 절연막 및 상기 제 2 절연막에 제공되는 개구부를 통하여, 상기 제 1 게이트 전극에 전기적으로 접속되고,
상기 제 2 절연막은 산소를 포함하고,
상기 제 2 게이트 전극은 In-Ga-Zn 산화물을 포함하고, 상기 산화물 반도체막보다 얇은 영역을 가지고,
상기 제 2 게이트 전극의 두께는 5 nm 이상 35 nm 이하이고,
상기 제 2 게이트 전극의 저항율은 10-8 Ω·cm 이상 10-1 Ω·cm 이하인, 반도체 장치.
- 삭제
- 제 1 항, 제 8 항, 제 15 항 및 제 22 항 중 어느 한 항에 있어서,
상기 산화물 반도체막은 산소, In, Zn, 및 M(M은 Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 포함하는, 반도체 장치. - 제 1 항, 제 8 항, 제 15 항 및 제 22 항 중 어느 한 항에 있어서,
상기 산화물 반도체막은 결정부를 포함하고, 상기 결정부는 c축 배향성을 가지는, 반도체 장치. - 표시 장치에 있어서,
표시 소자와, 제 1 항, 제 8 항, 제 15 항 및 제 22 항 중 어느 한 항에 따른 반도체 장치를 포함하는, 표시 장치.
- 표시 모듈에 있어서,
터치 센서와, 제 26 항에 따른 표시 장치를 포함하는, 표시 모듈.
- 전자기기에 있어서,
조작 키 또는 배터리와, 제 27 항에 따른 표시 모듈을 포함하는, 전자기기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210164120A KR102596645B1 (ko) | 2014-05-15 | 2021-11-25 | 반도체 장치, 이 반도체 장치를 포함하는 표시 장치 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2014-101183 | 2014-05-15 | ||
| JP2014101183 | 2014-05-15 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210164120A Division KR102596645B1 (ko) | 2014-05-15 | 2021-11-25 | 반도체 장치, 이 반도체 장치를 포함하는 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150131978A KR20150131978A (ko) | 2015-11-25 |
| KR102333604B1 true KR102333604B1 (ko) | 2021-11-30 |
Family
ID=54539171
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150064811A KR102333604B1 (ko) | 2014-05-15 | 2015-05-08 | 반도체 장치, 이 반도체 장치를 포함하는 표시 장치 |
| KR1020210164120A KR102596645B1 (ko) | 2014-05-15 | 2021-11-25 | 반도체 장치, 이 반도체 장치를 포함하는 표시 장치 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210164120A KR102596645B1 (ko) | 2014-05-15 | 2021-11-25 | 반도체 장치, 이 반도체 장치를 포함하는 표시 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US20150333088A1 (ko) |
| JP (3) | JP6560894B2 (ko) |
| KR (2) | KR102333604B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102459007B1 (ko) | 2012-12-25 | 2022-10-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| CN113223967A (zh) * | 2015-03-03 | 2021-08-06 | 株式会社半导体能源研究所 | 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置 |
| US10008609B2 (en) | 2015-03-17 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, or display device including the same |
| US10002970B2 (en) | 2015-04-30 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method of the same, or display device including the same |
| WO2017064590A1 (en) | 2015-10-12 | 2017-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9852926B2 (en) | 2015-10-20 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for semiconductor device |
| US10083991B2 (en) * | 2015-12-28 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
| CN115172467A (zh) | 2016-02-18 | 2022-10-11 | 株式会社半导体能源研究所 | 半导体装置、其制造方法、显示装置以及电子设备 |
| DE112017004584T5 (de) | 2016-09-12 | 2019-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Anzeigevorrichtung und elektronisches Gerät |
| TWI778959B (zh) * | 2017-03-03 | 2022-10-01 | 日商半導體能源硏究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| CN111987112A (zh) * | 2019-05-22 | 2020-11-24 | 群创光电股份有限公司 | 放射线感测装置 |
| KR20230114890A (ko) * | 2022-01-26 | 2023-08-02 | 삼성전자주식회사 | 전기 영동 소자를 포함하는 웨어러블 전자 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000243963A (ja) * | 1999-02-17 | 2000-09-08 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び表示装置 |
| JP2012084858A (ja) * | 2010-09-13 | 2012-04-26 | Semiconductor Energy Lab Co Ltd | 半導体装置、パワーダイオード及び整流器 |
| JP2012146805A (ja) * | 2011-01-12 | 2012-08-02 | Sony Corp | 放射線撮像装置、放射線撮像表示システムおよびトランジスタ |
| JP2013247142A (ja) * | 2012-05-23 | 2013-12-09 | Semiconductor Energy Lab Co Ltd | 半導体膜の形成方法、半導体装置の作製方法、及び半導体装置 |
Family Cites Families (124)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5053147A (ko) * | 1973-09-08 | 1975-05-12 | ||
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JP2776083B2 (ja) * | 1991-08-23 | 1998-07-16 | 日本電気株式会社 | 液晶表示装置およびその製造方法 |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| WO2003040441A1 (en) | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| KR20070116889A (ko) | 2004-03-12 | 2007-12-11 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 박막의 기상성막방법 |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| BRPI0517568B8 (pt) | 2004-11-10 | 2022-03-03 | Canon Kk | Transistor de efeito de campo |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| JP5138163B2 (ja) | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
| CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
| KR100889796B1 (ko) | 2004-11-10 | 2009-03-20 | 캐논 가부시끼가이샤 | 비정질 산화물을 사용한 전계 효과 트랜지스터 |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| KR101397571B1 (ko) | 2005-11-15 | 2014-05-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제조방법 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| JP5264197B2 (ja) | 2008-01-23 | 2013-08-14 | キヤノン株式会社 | 薄膜トランジスタ |
| US8586979B2 (en) * | 2008-02-01 | 2013-11-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor and method of manufacturing the same |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| KR101476817B1 (ko) * | 2009-07-03 | 2014-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터를 갖는 표시 장치 및 그 제작 방법 |
| KR101414926B1 (ko) | 2009-07-18 | 2014-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제조 방법 |
| KR101949670B1 (ko) | 2009-10-09 | 2019-02-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR102162746B1 (ko) | 2009-10-21 | 2020-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 아날로그 회로 및 반도체 장치 |
| KR101396102B1 (ko) * | 2009-12-04 | 2014-05-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| CN106340542A (zh) | 2010-02-26 | 2017-01-18 | 株式会社半导体能源研究所 | 制造半导体装置的方法 |
| KR101403409B1 (ko) * | 2010-04-28 | 2014-06-03 | 한국전자통신연구원 | 반도체 장치 및 그 제조 방법 |
| WO2011145467A1 (en) | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8441010B2 (en) | 2010-07-01 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2012033836A (ja) | 2010-08-03 | 2012-02-16 | Canon Inc | トップゲート型薄膜トランジスタ及びこれを備えた表示装置 |
| KR102115344B1 (ko) | 2010-08-27 | 2020-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억 장치, 반도체 장치 |
| WO2012090973A1 (en) | 2010-12-28 | 2012-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9082860B2 (en) * | 2011-03-31 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5901942B2 (ja) * | 2011-11-09 | 2016-04-13 | 国立研究開発法人科学技術振興機構 | 機能性デバイスの製造方法及び機能性デバイスの製造装置 |
| WO2013157715A1 (ko) * | 2012-04-16 | 2013-10-24 | 전자부품연구원 | 저온 공정을 이용한 산화물 박막 제조방법, 산화물 박막 및 그 전자소자 |
| JP6289822B2 (ja) * | 2012-05-31 | 2018-03-07 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| KR102171650B1 (ko) | 2012-08-10 | 2020-10-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| JP2014074908A (ja) * | 2012-09-13 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
| WO2015159183A2 (en) | 2014-04-18 | 2015-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device having the same |
-
2015
- 2015-05-08 KR KR1020150064811A patent/KR102333604B1/ko active IP Right Grant
- 2015-05-12 US US14/710,029 patent/US20150333088A1/en not_active Abandoned
- 2015-05-13 JP JP2015097835A patent/JP6560894B2/ja active Active
-
2019
- 2019-07-22 JP JP2019134520A patent/JP6608089B2/ja active Active
- 2019-10-21 JP JP2019191813A patent/JP2020021957A/ja not_active Withdrawn
-
2020
- 2020-01-30 US US16/776,856 patent/US10998448B2/en active Active
-
2021
- 2021-04-28 US US17/242,562 patent/US11594642B2/en active Active
- 2021-11-25 KR KR1020210164120A patent/KR102596645B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000243963A (ja) * | 1999-02-17 | 2000-09-08 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び表示装置 |
| JP2012084858A (ja) * | 2010-09-13 | 2012-04-26 | Semiconductor Energy Lab Co Ltd | 半導体装置、パワーダイオード及び整流器 |
| JP2012146805A (ja) * | 2011-01-12 | 2012-08-02 | Sony Corp | 放射線撮像装置、放射線撮像表示システムおよびトランジスタ |
| JP2013247142A (ja) * | 2012-05-23 | 2013-12-09 | Semiconductor Energy Lab Co Ltd | 半導体膜の形成方法、半導体装置の作製方法、及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210148041A (ko) | 2021-12-07 |
| US20200168738A1 (en) | 2020-05-28 |
| US11594642B2 (en) | 2023-02-28 |
| US20150333088A1 (en) | 2015-11-19 |
| KR20150131978A (ko) | 2015-11-25 |
| JP6608089B2 (ja) | 2019-11-20 |
| JP2019195101A (ja) | 2019-11-07 |
| US20210313471A1 (en) | 2021-10-07 |
| JP2020021957A (ja) | 2020-02-06 |
| KR102596645B1 (ko) | 2023-10-31 |
| JP2015233135A (ja) | 2015-12-24 |
| US10998448B2 (en) | 2021-05-04 |
| JP6560894B2 (ja) | 2019-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11282865B2 (en) | Semiconductor device including indium at insulating film interface | |
| KR102596645B1 (ko) | 반도체 장치, 이 반도체 장치를 포함하는 표시 장치 | |
| JP6866432B2 (ja) | 半導体装置 | |
| JP6635812B2 (ja) | 半導体装置の作製方法 | |
| JP2022027808A (ja) | 半導体装置 | |
| JP6562666B2 (ja) | トランジスタの作製方法 | |
| JP6545491B2 (ja) | 半導体装置 | |
| JP2016006867A (ja) | 半導体装置、該半導体装置を有する表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |