JP2000243963A - 薄膜トランジスタ及び表示装置 - Google Patents
薄膜トランジスタ及び表示装置Info
- Publication number
- JP2000243963A JP2000243963A JP11038770A JP3877099A JP2000243963A JP 2000243963 A JP2000243963 A JP 2000243963A JP 11038770 A JP11038770 A JP 11038770A JP 3877099 A JP3877099 A JP 3877099A JP 2000243963 A JP2000243963 A JP 2000243963A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- gate
- channel
- drain
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 水分あるいは不純物イオンによって平坦化膜
又は層間絶縁膜の分極の発生による閾値電圧の変化抑制
のための第２ゲート電極がパターンずれを起こした際の
発生する欠点を抑制し、面内で均一な明るさの表示が得
られるＴＦＴ及び表示装置を提供する。 【解決手段】 絶縁性基板１上に、Ｃｒからなる第１の
ゲート電極２、ゲート絶縁膜３、多結晶シリコン膜から
なりソース５、チャネル７及びドレイン６を備えた能動
層４を形成し、その全面に層間絶縁膜９を形成する。そ
して、ドレイン６に対応した位置にドレイン電極１０を
形成すると同時にチャネル７の上方であって層間絶縁膜
９上に、コンタクトホール１４を介してゲート信号配線
Ｇと接続された第２のゲート電極１１を形成する。こう
して形成されたＴＦＴのチャネルが２回以上ゲートと交
差しており、隣接するチャネルの電流方向が互いに異な
るように構成されている。
又は層間絶縁膜の分極の発生による閾値電圧の変化抑制
のための第２ゲート電極がパターンずれを起こした際の
発生する欠点を抑制し、面内で均一な明るさの表示が得
られるＴＦＴ及び表示装置を提供する。 【解決手段】 絶縁性基板１上に、Ｃｒからなる第１の
ゲート電極２、ゲート絶縁膜３、多結晶シリコン膜から
なりソース５、チャネル７及びドレイン６を備えた能動
層４を形成し、その全面に層間絶縁膜９を形成する。そ
して、ドレイン６に対応した位置にドレイン電極１０を
形成すると同時にチャネル７の上方であって層間絶縁膜
９上に、コンタクトホール１４を介してゲート信号配線
Ｇと接続された第２のゲート電極１１を形成する。こう
して形成されたＴＦＴのチャネルが２回以上ゲートと交
差しており、隣接するチャネルの電流方向が互いに異な
るように構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（Thin Film Transistor：以下、「ＴＦＴ」と称す
る。）及びそのＴＦＴをスイッチング素子として用いた
表示装置に関する。
（Thin Film Transistor：以下、「ＴＦＴ」と称す
る。）及びそのＴＦＴをスイッチング素子として用いた
表示装置に関する。
【０００２】
【従来の技術】近年、各種表示装置、例えばアクティブ
マトリクス方式の液晶表示装置（Liquid Crystal Displ
ay：以下、「ＬＣＤ」と称する。）の駆動ドライバ素子
あるいは画素駆動素子として多結晶シリコン膜を能動層
として用いたＴＦＴの開発が進められている。
マトリクス方式の液晶表示装置（Liquid Crystal Displ
ay：以下、「ＬＣＤ」と称する。）の駆動ドライバ素子
あるいは画素駆動素子として多結晶シリコン膜を能動層
として用いたＴＦＴの開発が進められている。
【０００３】以下に、従来のＴＦＴを備えたＬＣＤにつ
いて説明する。
いて説明する。
【０００４】図６に従来の表示画素部のＴＦＴ平面図を
示し、図７に図６中のＥ−Ｅ線に沿ったＬＣＤの断面図
を示し、図８に図６中のＦ−Ｆ線に沿ったＬＣＤの断面
図を示す。
示し、図７に図６中のＥ−Ｅ線に沿ったＬＣＤの断面図
を示し、図８に図６中のＦ−Ｆ線に沿ったＬＣＤの断面
図を示す。
【０００５】図６に示すように、第１のゲート電極１０
２を一部に有するゲート信号線Ｇとドレイン電極１１０
を一部に有するドレイン信号線Ｄとの交差点付近に、表
示電極１１３を接続したＴＦＴが設けられている。
２を一部に有するゲート信号線Ｇとドレイン電極１１０
を一部に有するドレイン信号線Ｄとの交差点付近に、表
示電極１１３を接続したＴＦＴが設けられている。
【０００６】図７に示すように、石英ガラス、無アルカ
リガラス等からなる絶縁性基板１０１上に、クロム（Ｃ
ｒ）、モリブデン（Ｍｏ）等の高融点金属からなる第１
のゲート電極１０２、ＳｉＮ膜及びＳｉＯ2膜から成る
ゲート絶縁膜１０３及び多結晶シリコン膜からなる能動
層１０４を順に形成する。
リガラス等からなる絶縁性基板１０１上に、クロム（Ｃ
ｒ）、モリブデン（Ｍｏ）等の高融点金属からなる第１
のゲート電極１０２、ＳｉＮ膜及びＳｉＯ2膜から成る
ゲート絶縁膜１０３及び多結晶シリコン膜からなる能動
層１０４を順に形成する。
【０００７】その能動層１０４には、第１のゲート電極
１０２上方のチャネル１０７と、そのチャネル１０７の
両側にイオン注入されて形成されたソース１０５及びド
レイン１０６とが設けられている。
１０２上方のチャネル１０７と、そのチャネル１０７の
両側にイオン注入されて形成されたソース１０５及びド
レイン１０６とが設けられている。
【０００８】チャネル１０７の上には、ソース１０５及
びドレイン１０６を形成する際のイオン注入時にチャネ
ル１０７にイオンが入らないようにそのチャネル１０７
を覆うマスクとして機能するＳｉＯ2膜から成るストッ
パ絶縁膜１０８が設けられている。
びドレイン１０６を形成する際のイオン注入時にチャネ
ル１０７にイオンが入らないようにそのチャネル１０７
を覆うマスクとして機能するＳｉＯ2膜から成るストッ
パ絶縁膜１０８が設けられている。
【０００９】そして、ゲート絶縁膜１０３、能動層１０
４及びストッパ絶縁膜１０８上の全面に、ＳｉＯ2膜、
ＳｉＮ膜及びＳｉＯ2膜が積層されて成る層間絶縁膜１
０９を形成する。この層間絶縁膜１０９は、ＳｉＯ、Ｓ
ｉＮ、またはアクリル等の有機材料からなる有機膜の各
単体、またはこれらのいずれかの組み合わせの多層体か
らなる。
４及びストッパ絶縁膜１０８上の全面に、ＳｉＯ2膜、
ＳｉＮ膜及びＳｉＯ2膜が積層されて成る層間絶縁膜１
０９を形成する。この層間絶縁膜１０９は、ＳｉＯ、Ｓ
ｉＮ、またはアクリル等の有機材料からなる有機膜の各
単体、またはこれらのいずれかの組み合わせの多層体か
らなる。
【００１０】次に、その層間絶縁膜１０９に設けたコン
タクトホールにドレイン１０６に対応した位置にＡｌ単
体、あるいはＭｏ及びＡｌを順に積層するなどした金属
を充填してドレイン電極１１０を形成する。このときド
レイン電極１１０の形成と同時にチャネル１０７の上方
であって層間絶縁膜１０９の上に第２のゲート電極１１
１を形成する。即ち、Ａｌ単体、あるいはＭｏ及びＡｌ
を順に積層するなどした金属からなり第１のゲート電極
１０２に接続された第２のゲート電極１１１を形成す
る。
タクトホールにドレイン１０６に対応した位置にＡｌ単
体、あるいはＭｏ及びＡｌを順に積層するなどした金属
を充填してドレイン電極１１０を形成する。このときド
レイン電極１１０の形成と同時にチャネル１０７の上方
であって層間絶縁膜１０９の上に第２のゲート電極１１
１を形成する。即ち、Ａｌ単体、あるいはＭｏ及びＡｌ
を順に積層するなどした金属からなり第１のゲート電極
１０２に接続された第２のゲート電極１１１を形成す
る。
【００１１】このとき、図８に示すように、層間絶縁膜
１０９上に設けた第２のゲート電極１１１は、ゲート絶
縁膜１０３及び層間絶縁膜１０９に設けられたコンタク
トホール１１４を介して、絶縁性基板１０１上のゲート
信号配線Ｇと接続されている。ドレイン信号線Ｄは層間
絶縁膜１０９の上に設けられている。そして全面に例え
ば有機樹脂からなる平坦化絶縁膜１１２を形成する。
１０９上に設けた第２のゲート電極１１１は、ゲート絶
縁膜１０３及び層間絶縁膜１０９に設けられたコンタク
トホール１１４を介して、絶縁性基板１０１上のゲート
信号配線Ｇと接続されている。ドレイン信号線Ｄは層間
絶縁膜１０９の上に設けられている。そして全面に例え
ば有機樹脂からなる平坦化絶縁膜１１２を形成する。
【００１２】また、図７に示すように、この平坦化絶縁
膜１１２のソース１０５に対応した位置にコンタクトホ
ールを形成し、ソース１０５にコンタクトしたＩＴＯ等
の透明導電材料から成りソース電極を兼ねた透明電極で
ある表示電極１１３を形成する。その上には液晶１２４
を配向させる配向膜１１５を形成する。
膜１１２のソース１０５に対応した位置にコンタクトホ
ールを形成し、ソース１０５にコンタクトしたＩＴＯ等
の透明導電材料から成りソース電極を兼ねた透明電極で
ある表示電極１１３を形成する。その上には液晶１２４
を配向させる配向膜１１５を形成する。
【００１３】こうして作製されたＴＦＴを備えた絶縁性
基板１０１と、この基板１０１に対向した対向電極１２
１及び配向膜１２２を備えた対向基板１２０とを、それ
ら両基板１０１，１２０の周辺部分をシール接着剤１２
３により接着し、それによって形成された空隙に液晶１
２４を充填してＬＣＤが完成する。
基板１０１と、この基板１０１に対向した対向電極１２
１及び配向膜１２２を備えた対向基板１２０とを、それ
ら両基板１０１，１２０の周辺部分をシール接着剤１２
３により接着し、それによって形成された空隙に液晶１
２４を充填してＬＣＤが完成する。
【００１４】
【発明が解決しようとする課題】ところが、こうした従
来のＴＦＴの構造においては、第２のゲート電極１１１
をホトリソ技術を用いて層間絶縁膜１０９を介して第１
のゲート電極１０２上に形成するが、その際、マスク合
わせのずれ等によって位置ずれを生じてしまい、第２の
ゲート電極１１１の周囲の端部１１１ａと第１のゲート
電極１０２の端部１０２ａとが重畳してしまうことにな
る。そうすると、例えばドレイン１０６側が重畳した場
合にはドレイン電極１１０の電位が表示電極１１３の電
位よりも高いときにリーク電流が発生し、ソース１０５
側が重畳した場合にはドレイン電極１１０の電位が表示
電極１１３の電位よりも低いときにリーク電流が発生し
てしまいＴＦＴのオフ特性が低下するという欠点があっ
た。
来のＴＦＴの構造においては、第２のゲート電極１１１
をホトリソ技術を用いて層間絶縁膜１０９を介して第１
のゲート電極１０２上に形成するが、その際、マスク合
わせのずれ等によって位置ずれを生じてしまい、第２の
ゲート電極１１１の周囲の端部１１１ａと第１のゲート
電極１０２の端部１０２ａとが重畳してしまうことにな
る。そうすると、例えばドレイン１０６側が重畳した場
合にはドレイン電極１１０の電位が表示電極１１３の電
位よりも高いときにリーク電流が発生し、ソース１０５
側が重畳した場合にはドレイン電極１１０の電位が表示
電極１１３の電位よりも低いときにリーク電流が発生し
てしまいＴＦＴのオフ特性が低下するという欠点があっ
た。
【００１５】また、このＴＦＴをＬＣＤに用いた場合に
おいても、ＴＦＴにリーク電流が生じることにより画素
が常に輝く輝点欠陥が発生し良好な表示が得られないと
いう欠点があった。
おいても、ＴＦＴにリーク電流が生じることにより画素
が常に輝く輝点欠陥が発生し良好な表示が得られないと
いう欠点があった。
【００１６】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、リーク電流を抑制したＴＦＴ、
及びそのＴＦＴを備え輝点等の欠陥を低減し面内で均一
な明るさの表示を得ることができるＬＣＤを提供するこ
とを目的とする。
て為されたものであり、リーク電流を抑制したＴＦＴ、
及びそのＴＦＴを備え輝点等の欠陥を低減し面内で均一
な明るさの表示を得ることができるＬＣＤを提供するこ
とを目的とする。
【００１７】
【課題を解決するための手段】本発明のＴＦＴは、絶縁
性基板上に、第１のゲート電極、第１の絶縁膜、隣接す
るチャネルで電流の流れる方向が異なるように前記第１
のゲート電極と複数箇所にて交差した半導体膜、及び第
２の絶縁膜を備えており、該第２の絶縁膜上であって少
なくとも前記チャネル上方に前記第１のゲート電極に接
続された第２のゲート電極を備え、該第２のゲート電極
のチャネル長方向の幅が前記チャネルのチャネル長より
も狭いものである。
性基板上に、第１のゲート電極、第１の絶縁膜、隣接す
るチャネルで電流の流れる方向が異なるように前記第１
のゲート電極と複数箇所にて交差した半導体膜、及び第
２の絶縁膜を備えており、該第２の絶縁膜上であって少
なくとも前記チャネル上方に前記第１のゲート電極に接
続された第２のゲート電極を備え、該第２のゲート電極
のチャネル長方向の幅が前記チャネルのチャネル長より
も狭いものである。
【００１８】また、本発明の表示装置は、上述のＴＦＴ
をスイッチング素子として備えた表示装置である。
をスイッチング素子として備えた表示装置である。
【００１９】
【発明の実施の形態】＜第１の実施の形態＞以下に本発
明の第１の実施の形態について説明する。
明の第１の実施の形態について説明する。
【００２０】図１に本発明の表示画素部のＴＦＴ平面図
を示し、図２に図１中のＡ−Ａ線に沿ったＬＣＤの断面
図を示し、図３に図１中のＢ−Ｂ線に沿ったＴＦＴの断
面図を示す。
を示し、図２に図１中のＡ−Ａ線に沿ったＬＣＤの断面
図を示し、図３に図１中のＢ−Ｂ線に沿ったＴＦＴの断
面図を示す。
【００２１】図１に示すように、ゲート電極２を兼ねた
ゲート信号線Ｇとドレイン電極１０を兼ねたドレイン信
号線Ｄとの交差点付近に、表示電極１３を接続したＴＦ
Ｔが設けられている。
ゲート信号線Ｇとドレイン電極１０を兼ねたドレイン信
号線Ｄとの交差点付近に、表示電極１３を接続したＴＦ
Ｔが設けられている。
【００２２】そのＴＦＴのチャネルを備えた能動層は非
単結晶半導体膜である多結晶シリコン膜４からなってお
り、ゲート信号線Ｇと複数回交差してしる。本実施の形
態においては２回交差している場合を示す。このゲート
電極２と多結晶シリコン膜４との重畳部がチャネル７で
ある。
単結晶半導体膜である多結晶シリコン膜４からなってお
り、ゲート信号線Ｇと複数回交差してしる。本実施の形
態においては２回交差している場合を示す。このゲート
電極２と多結晶シリコン膜４との重畳部がチャネル７で
ある。
【００２３】このチャネル７は、多結晶シリコン膜４が
第１のゲート電極２と２回交差しているので、図中にお
いて右側のチャネル７である交差部ＣＲと左側のチャネ
ル７である交差部ＣＬを流れる電流の向きは互いに逆方
向になっている。
第１のゲート電極２と２回交差しているので、図中にお
いて右側のチャネル７である交差部ＣＲと左側のチャネ
ル７である交差部ＣＬを流れる電流の向きは互いに逆方
向になっている。
【００２４】第１のゲート電極２に接続された第２のゲ
ート電極１１はゲート信号線Ｇの上方にゲート信号線Ｇ
と並行に設けられている。この第２のゲート電極１１の
チャネル長方向の幅は第１のゲート電極２のチャネル長
方向の幅よりも狭くしている。
ート電極１１はゲート信号線Ｇの上方にゲート信号線Ｇ
と並行に設けられている。この第２のゲート電極１１の
チャネル長方向の幅は第１のゲート電極２のチャネル長
方向の幅よりも狭くしている。
【００２５】図２に示すように、石英ガラス、無アルカ
リガラス等からなる絶縁性基板１上に、Ｃｒ、Ｍｏ等の
高融点金属からなる第１のゲート電極２、ＳｉＮ膜及び
ＳｉＯ2膜から成る第１の絶縁膜であるゲート絶縁膜３
及び多結晶シリコン膜からなる能動層４を順に形成す
る。
リガラス等からなる絶縁性基板１上に、Ｃｒ、Ｍｏ等の
高融点金属からなる第１のゲート電極２、ＳｉＮ膜及び
ＳｉＯ2膜から成る第１の絶縁膜であるゲート絶縁膜３
及び多結晶シリコン膜からなる能動層４を順に形成す
る。
【００２６】その能動層４には、ゲート電極２上方のチ
ャネル７と、そのチャネル７の両側にイオン注入されて
形成されたソース５及びドレイン６とが設けられてい
る。
ャネル７と、そのチャネル７の両側にイオン注入されて
形成されたソース５及びドレイン６とが設けられてい
る。
【００２７】チャネル７の上には、ソース５及びドレイ
ン６を形成する際のイオン注入時にチャネル７にイオン
が入らないようにチャネル７を覆うマスクとして機能す
るＳｉＯ2膜から成るストッパ絶縁膜８が設けられる。
ン６を形成する際のイオン注入時にチャネル７にイオン
が入らないようにチャネル７を覆うマスクとして機能す
るＳｉＯ2膜から成るストッパ絶縁膜８が設けられる。
【００２８】そして、ゲート絶縁膜３、能動層４及びス
トッパ絶縁膜８上の全面に、ＳｉＯ 2膜、ＳｉＮ膜及び
ＳｉＯ2膜が積層された層間絶縁膜９を形成する。この
層間絶縁膜９は、ＳｉＯ、ＳｉＮ、またはアクリル等の
有機材料からなる有機膜の各単体、またはこれらのいず
れかの組み合わせの多層体からなる。
トッパ絶縁膜８上の全面に、ＳｉＯ 2膜、ＳｉＮ膜及び
ＳｉＯ2膜が積層された層間絶縁膜９を形成する。この
層間絶縁膜９は、ＳｉＯ、ＳｉＮ、またはアクリル等の
有機材料からなる有機膜の各単体、またはこれらのいず
れかの組み合わせの多層体からなる。
【００２９】次に、その層間絶縁膜９に設けたコンタク
トホールにドレイン６に対応した位置にＡｌ単体、ある
いはＭｏ及びＡｌを順に積層するなどした金属を充填し
てドレイン電極１０を形成する。このときドレイン電極
１０の形成と同時にチャネル７の上方であって層間絶縁
膜９の上に第２のゲート電極１１を形成する。この第２
のゲート電極１１は第１のゲート電極２と接続されてお
り、第１のゲート電極２と第２のゲート電極１１とは同
電位となっている。
トホールにドレイン６に対応した位置にＡｌ単体、ある
いはＭｏ及びＡｌを順に積層するなどした金属を充填し
てドレイン電極１０を形成する。このときドレイン電極
１０の形成と同時にチャネル７の上方であって層間絶縁
膜９の上に第２のゲート電極１１を形成する。この第２
のゲート電極１１は第１のゲート電極２と接続されてお
り、第１のゲート電極２と第２のゲート電極１１とは同
電位となっている。
【００３０】図３に示すように、層間絶縁膜９上に設け
た第２のゲート電極１１は、ゲート絶縁膜３及び層間絶
縁膜９に設けられたコンタクトホール１４を介して、絶
縁性基板１上のゲート信号線Ｇと接続されている。ドレ
イン信号線Ｄは層間絶縁膜９の上に設けられている。そ
して全面に例えば有機樹脂からなる平坦化絶縁膜１２を
形成する。この平坦化絶縁膜１２のソース５に対応した
位置にコンタクトホールを形成し、ソース５にコンタク
トしたＩＴＯ等の透明導電材料から成りソース電極を兼
ねた透明電極である表示電極１３を形成する。その上に
は液晶２４を配向させる配向膜１５を形成する。
た第２のゲート電極１１は、ゲート絶縁膜３及び層間絶
縁膜９に設けられたコンタクトホール１４を介して、絶
縁性基板１上のゲート信号線Ｇと接続されている。ドレ
イン信号線Ｄは層間絶縁膜９の上に設けられている。そ
して全面に例えば有機樹脂からなる平坦化絶縁膜１２を
形成する。この平坦化絶縁膜１２のソース５に対応した
位置にコンタクトホールを形成し、ソース５にコンタク
トしたＩＴＯ等の透明導電材料から成りソース電極を兼
ねた透明電極である表示電極１３を形成する。その上に
は液晶２４を配向させる配向膜１５を形成する。
【００３１】こうして作製されたＴＦＴを備えた絶縁性
基板１と、この絶縁性基板１に対向した対向電極２１及
び配向膜２２を備えた対向基板２０とを周辺をシール接
着剤２３により接着し、形成された空隙に液晶２４を充
填して図２に示すようなＬＣＤが完成する。
基板１と、この絶縁性基板１に対向した対向電極２１及
び配向膜２２を備えた対向基板２０とを周辺をシール接
着剤２３により接着し、形成された空隙に液晶２４を充
填して図２に示すようなＬＣＤが完成する。
【００３２】ここで、第２のゲート電極１１をホトリソ
技術により形成した際に、例えば図１中において下方
向、即ち表示電極１３側にずれて、第２ゲート電極１１
の下端部１１ａとゲート信号線Ｇ、即ち第１のゲート電
極２の下端部２ａとが重畳して形成された場合について
説明する。
技術により形成した際に、例えば図１中において下方
向、即ち表示電極１３側にずれて、第２ゲート電極１１
の下端部１１ａとゲート信号線Ｇ、即ち第１のゲート電
極２の下端部２ａとが重畳して形成された場合について
説明する。
【００３３】まず、表示電極１３に接続された能動層４
のソース５の電圧ＶＳとドレイン信号線Ｄに接続された
能動層４のドレイン６の電圧ＶＤとの電圧の関係がＶＤ
＞ＶＳの場合を考える。即ち、チャネルを流れる電流は
図１中の左側のチャネルの交差部ＣＬにおいては上から
下方向へ流れ、右側のチャネルの交差部ＣＲにおいては
下から上方向へ流れる。
のソース５の電圧ＶＳとドレイン信号線Ｄに接続された
能動層４のドレイン６の電圧ＶＤとの電圧の関係がＶＤ
＞ＶＳの場合を考える。即ち、チャネルを流れる電流は
図１中の左側のチャネルの交差部ＣＬにおいては上から
下方向へ流れ、右側のチャネルの交差部ＣＲにおいては
下から上方向へ流れる。
【００３４】図１中の第１のゲート電極２と能動層４と
の交差部のうち、一方の右側の交差部ＣＲにおいては、
第１のゲート電極２の下端部２ａと第２のゲート電極１
１の下端部１１ａとが重畳していると、ドレイン６に正
の電圧が印加されると両端部からの電界によりチャネル
とドレインとの接合部付近に強電界が生じてリーク電流
が生じてしまう。ところが他方の左側の交差部ＣＬにお
いては、第１のゲート電極２の上端部２ｂと第２のゲー
ト電極１１の上端部１１ｂとが重畳していないため、強
電界は生じずリーク電流は発生しない。従って、このＴ
ＦＴに接続されたＴＦＴはその第２ゲート電極１１の下
端部１１ａが第１ゲート電極２の下端部２ａが重畳して
もリーク電流の発生を抑制することができる。
の交差部のうち、一方の右側の交差部ＣＲにおいては、
第１のゲート電極２の下端部２ａと第２のゲート電極１
１の下端部１１ａとが重畳していると、ドレイン６に正
の電圧が印加されると両端部からの電界によりチャネル
とドレインとの接合部付近に強電界が生じてリーク電流
が生じてしまう。ところが他方の左側の交差部ＣＬにお
いては、第１のゲート電極２の上端部２ｂと第２のゲー
ト電極１１の上端部１１ｂとが重畳していないため、強
電界は生じずリーク電流は発生しない。従って、このＴ
ＦＴに接続されたＴＦＴはその第２ゲート電極１１の下
端部１１ａが第１ゲート電極２の下端部２ａが重畳して
もリーク電流の発生を抑制することができる。
【００３５】次に、表示電極１３に接続された能動層の
ソースの電圧ＶＳとドレイン信号線Ｄに接続された能動
層のドレイン６の電圧ＶＤとの電圧の関係がＶＤ＜ＶＳ
の場合を考える。即ち、チャネルを流れる電流は図１中
の右側のチャネルの交差部ＣＲにおいては上から下方向
へ流れ、左側のチャネルの交差部ＣＬにおいては下から
上方向へ流れる。
ソースの電圧ＶＳとドレイン信号線Ｄに接続された能動
層のドレイン６の電圧ＶＤとの電圧の関係がＶＤ＜ＶＳ
の場合を考える。即ち、チャネルを流れる電流は図１中
の右側のチャネルの交差部ＣＲにおいては上から下方向
へ流れ、左側のチャネルの交差部ＣＬにおいては下から
上方向へ流れる。
【００３６】図１中の第１のゲート電極２と能動層４と
の交差部のうち、一方の左側の交差部ＣＬにおいては、
第１のゲート電極２の下端部２ａと第２のゲート電極１
１の下端部１１ａとが重畳しているため、両端部間に強
電界が生じてリーク電流が生じる。ところが、他方の右
側の交差部ＣＲにおいては、第１のゲート電極２の上端
部２ｂと第２の電極１１の上端部１１ｂとが重畳してい
ないと、強電界は生じずリーク電流は発生しない。従っ
てこのＴＦＴに接続されたＴＦＴはその第２ゲート電極
１１の下端部１１ａが第１ゲート電極２の下端部２ａが
重畳してもリーク電流の発生を抑制することができる。
の交差部のうち、一方の左側の交差部ＣＬにおいては、
第１のゲート電極２の下端部２ａと第２のゲート電極１
１の下端部１１ａとが重畳しているため、両端部間に強
電界が生じてリーク電流が生じる。ところが、他方の右
側の交差部ＣＲにおいては、第１のゲート電極２の上端
部２ｂと第２の電極１１の上端部１１ｂとが重畳してい
ないと、強電界は生じずリーク電流は発生しない。従っ
てこのＴＦＴに接続されたＴＦＴはその第２ゲート電極
１１の下端部１１ａが第１ゲート電極２の下端部２ａが
重畳してもリーク電流の発生を抑制することができる。
【００３７】このように、第１のゲート電極２と能動層
４とを複数回交差させその交差部においてチャネルを成
すようにするとともに、第１のゲート電極２と接続して
同電位の第２のゲート電極１１を第１のゲート電極２及
びチャネル７の上方に設けることにより、成膜中に不純
物等が絶縁膜中に侵入することを防止できるとともに、
それによるバックチャネルの発生を防止できる。さら
に、第２のゲート電極１１を形成する際に位置ずれを起
こして第１のゲート電極２とそれらの端部が重畳したと
しても強電界によるリーク電流の発生を防止することが
できる。 ＜第２の実施の形態＞本発明の第２の実施の形態につい
て説明する。
４とを複数回交差させその交差部においてチャネルを成
すようにするとともに、第１のゲート電極２と接続して
同電位の第２のゲート電極１１を第１のゲート電極２及
びチャネル７の上方に設けることにより、成膜中に不純
物等が絶縁膜中に侵入することを防止できるとともに、
それによるバックチャネルの発生を防止できる。さら
に、第２のゲート電極１１を形成する際に位置ずれを起
こして第１のゲート電極２とそれらの端部が重畳したと
しても強電界によるリーク電流の発生を防止することが
できる。 ＜第２の実施の形態＞本発明の第２の実施の形態につい
て説明する。
【００３８】図４は本発明の第２の実施の形態を示す表
示画素部の平面図であり、図５は図４中のＤ−Ｄ線に沿
った平面図である。なお、図４中のＣ−Ｃ線に沿ったＬ
ＣＤ断面図は前述の図２と同じであるのでここでは省略
する。
示画素部の平面図であり、図５は図４中のＤ−Ｄ線に沿
った平面図である。なお、図４中のＣ−Ｃ線に沿ったＬ
ＣＤ断面図は前述の図２と同じであるのでここでは省略
する。
【００３９】図４に示すように、ゲート電極２を一部に
備えた複数のゲート信号線Ｇと複数のドレイン信号線Ｄ
とが交差しており、その交差部付近には両信号線に接続
されたＴＦＴ及びそのＴＦＴに接続された表示電極１３
が設けられている。
備えた複数のゲート信号線Ｇと複数のドレイン信号線Ｄ
とが交差しており、その交差部付近には両信号線に接続
されたＴＦＴ及びそのＴＦＴに接続された表示電極１３
が設けられている。
【００４０】そのＴＦＴのチャネルを備えた能動層は半
導体膜である多結晶シリコン膜からなっており、ゲート
信号線Ｇから突起しドレイン信号線Ｄと並行に延在して
いる第１ゲート電極２と複数回交差してしる。即ち、ド
レイン信号線Ｄとコンタクトした能動層４は第１ゲート
電極２に対してほぼ直交してゲート信号線Ｇとほぼ並行
に延在し、そしてドレイン信号線Ｄとほぼ並行に延在
し、更に再びゲート信号線Ｇに並行で能動層４と直交し
て表示電極１３とコンタクトした形状である。このと
き、この第１ゲート電極２と能動層４との重畳部がチャ
ネル７である。本実施の形態においては、第１のゲート
電極２と能動層４とは２回交差している。
導体膜である多結晶シリコン膜からなっており、ゲート
信号線Ｇから突起しドレイン信号線Ｄと並行に延在して
いる第１ゲート電極２と複数回交差してしる。即ち、ド
レイン信号線Ｄとコンタクトした能動層４は第１ゲート
電極２に対してほぼ直交してゲート信号線Ｇとほぼ並行
に延在し、そしてドレイン信号線Ｄとほぼ並行に延在
し、更に再びゲート信号線Ｇに並行で能動層４と直交し
て表示電極１３とコンタクトした形状である。このと
き、この第１ゲート電極２と能動層４との重畳部がチャ
ネル７である。本実施の形態においては、第１のゲート
電極２と能動層４とは２回交差している。
【００４１】図５が前述の図３と異なる点は、第１のゲ
ート電極２がゲート信号線Ｇの一部からほぼ垂直に突起
した形状である点であり、それによって第１のゲート電
極２が図５中において第２のゲート電極１１とのコンタ
クト部分から第２ゲート電極１１の左端部までで途切れ
ている点である。他は図３と同じ構造で同じ材料からな
っている。
ート電極２がゲート信号線Ｇの一部からほぼ垂直に突起
した形状である点であり、それによって第１のゲート電
極２が図５中において第２のゲート電極１１とのコンタ
クト部分から第２ゲート電極１１の左端部までで途切れ
ている点である。他は図３と同じ構造で同じ材料からな
っている。
【００４２】ここで、ゲート信号線Ｇの一部がそのゲー
ト信号線Ｇに対して垂直に突起した第２ゲート電極１１
をホトリソ技術により形成した際に、図４中において例
えば右方向、即ちドレイン信号線Ｄ側にずれて、第２ゲ
ート電極１１の右端部１１ｒと第１のゲート電極２の右
端部２ｒとが重畳して形成された場合について説明す
る。
ト信号線Ｇに対して垂直に突起した第２ゲート電極１１
をホトリソ技術により形成した際に、図４中において例
えば右方向、即ちドレイン信号線Ｄ側にずれて、第２ゲ
ート電極１１の右端部１１ｒと第１のゲート電極２の右
端部２ｒとが重畳して形成された場合について説明す
る。
【００４３】まず、表示電極１３に接続された能動層４
のソース５の電圧ＶＳとドレイン信号線Ｄに接続された
能動層４のドレイン６の電圧ＶＤとの電圧の関係がＶＤ
＞ＶＳの場合を考える。
のソース５の電圧ＶＳとドレイン信号線Ｄに接続された
能動層４のドレイン６の電圧ＶＤとの電圧の関係がＶＤ
＞ＶＳの場合を考える。
【００４４】図４中の第１のゲート電極２と能動層４と
の交差部のうち、一方の上側の交差部ＣＵにおいては、
第１のゲート電極２の右端部２ｒと第２のゲート電極１
１の右端部１１ｒとが重畳していると、両端部２ｒ，１
１ｒからの電界によりチャネルとドレインとの接合部付
近に強電界が生じてリーク電流が生じる。ところが他方
の下側の交差部ＣＤにおいては、第１のゲート電極２の
左端部２ｌと第２のゲート電極１１の左端部１１ｌとが
重畳していないと、強電界は生じずリーク電流は発生し
ない。従ってこのＴＦＴに接続されたＴＦＴはその第２
ゲート電極１１の右端部１１ｒが第１ゲート電極２の右
端部２ｒと重畳してもリーク電流の発生を抑制すること
ができる。
の交差部のうち、一方の上側の交差部ＣＵにおいては、
第１のゲート電極２の右端部２ｒと第２のゲート電極１
１の右端部１１ｒとが重畳していると、両端部２ｒ，１
１ｒからの電界によりチャネルとドレインとの接合部付
近に強電界が生じてリーク電流が生じる。ところが他方
の下側の交差部ＣＤにおいては、第１のゲート電極２の
左端部２ｌと第２のゲート電極１１の左端部１１ｌとが
重畳していないと、強電界は生じずリーク電流は発生し
ない。従ってこのＴＦＴに接続されたＴＦＴはその第２
ゲート電極１１の右端部１１ｒが第１ゲート電極２の右
端部２ｒと重畳してもリーク電流の発生を抑制すること
ができる。
【００４５】次に、表示電極１３に接続された能動層４
のソース５の電圧ＶＳとドレイン信号線Ｄに接続された
能動層４のドレイン６の電圧ＶＤとの電圧の関係がＶＤ
＜ＶＳの場合を考える。
のソース５の電圧ＶＳとドレイン信号線Ｄに接続された
能動層４のドレイン６の電圧ＶＤとの電圧の関係がＶＤ
＜ＶＳの場合を考える。
【００４６】図４中のゲート信号線Ｇと能動層４との交
差部のうち、一方の下側の交差部ＣＤにおいては、第１
のゲート電極２の右端部２ｒと第２のゲート電極１１の
右端部１１ｒとが重畳しているため、両端部間に強電界
が生じてリーク電流が生じる。ところが、他方の上側の
交差部ＣＵにおいては、第１のゲート電極２の左端部２
ｌと第２のゲート電極１１の左端部１１ｌとが重畳して
いないため、強電界は生じずリーク電流は発生しない。
従ってこのＴＦＴに接続されたＴＦＴはその第２ゲート
電極１１の右端部１１ｒが第１ゲート電極２の右端部２
ｒとが重畳してもリーク電流の発生を抑制することがで
きる。
差部のうち、一方の下側の交差部ＣＤにおいては、第１
のゲート電極２の右端部２ｒと第２のゲート電極１１の
右端部１１ｒとが重畳しているため、両端部間に強電界
が生じてリーク電流が生じる。ところが、他方の上側の
交差部ＣＵにおいては、第１のゲート電極２の左端部２
ｌと第２のゲート電極１１の左端部１１ｌとが重畳して
いないため、強電界は生じずリーク電流は発生しない。
従ってこのＴＦＴに接続されたＴＦＴはその第２ゲート
電極１１の右端部１１ｒが第１ゲート電極２の右端部２
ｒとが重畳してもリーク電流の発生を抑制することがで
きる。
【００４７】このように、第１のゲート電極２と能動層
４とを複数回交差させその交差部においてチャネルを成
すようにするとともに、第１のゲート電極２と接続して
同電位の第２のゲート電極１１を第１のゲート電極２及
びチャネル７の上方に設けることにより、成膜中に不純
物等が絶縁膜中に侵入することを防止できるとともに、
それによるバックチャネルの発生を防止できる。さら
に、第２のゲート電極１１をホトリソ技術により形成す
る際に位置ずれを起こして第１のゲート電極２の端部と
第２のゲート電極の端部とが重畳したとしても強電界に
よるリーク電流の発生を防止することができる。
４とを複数回交差させその交差部においてチャネルを成
すようにするとともに、第１のゲート電極２と接続して
同電位の第２のゲート電極１１を第１のゲート電極２及
びチャネル７の上方に設けることにより、成膜中に不純
物等が絶縁膜中に侵入することを防止できるとともに、
それによるバックチャネルの発生を防止できる。さら
に、第２のゲート電極１１をホトリソ技術により形成す
る際に位置ずれを起こして第１のゲート電極２の端部と
第２のゲート電極の端部とが重畳したとしても強電界に
よるリーク電流の発生を防止することができる。
【００４８】なお、第２のゲート電極１１は層間絶縁膜
９の上に設けられており、その幅もチャネル７及びゲー
ト電極２の幅よりも小さく且つ導電層１１はチャネル７
及びゲート電極２の端部と重畳しないように設けられて
いる。
９の上に設けられており、その幅もチャネル７及びゲー
ト電極２の幅よりも小さく且つ導電層１１はチャネル７
及びゲート電極２の端部と重畳しないように設けられて
いる。
【００４９】なお、本発明の特許請求の範囲に記載した
「ゲート電極」は、第１のゲート電極がゲート信号線Ｇ
である場合も含めるものとする。即ち、本発明において
第１のゲート電極２は、第１の実施の形態のようにゲー
ト信号線Ｇ自体が第１のゲート電極を兼ねている場合
も、また第２の実施の形態のようにゲート信号線Ｇの一
部が突起してチャネル上方に延在している第１のゲート
電極の場合も意味するものとする。
「ゲート電極」は、第１のゲート電極がゲート信号線Ｇ
である場合も含めるものとする。即ち、本発明において
第１のゲート電極２は、第１の実施の形態のようにゲー
ト信号線Ｇ自体が第１のゲート電極を兼ねている場合
も、また第２の実施の形態のようにゲート信号線Ｇの一
部が突起してチャネル上方に延在している第１のゲート
電極の場合も意味するものとする。
【００５０】また、ゲート電極を２つ備えたいわゆるダ
ブルゲート構造について説明したが、ゲート電極２と３
カ所以上で交差したいわゆるマルチゲート構造であって
も本発明の効果が得られる。
ブルゲート構造について説明したが、ゲート電極２と３
カ所以上で交差したいわゆるマルチゲート構造であって
も本発明の効果が得られる。
【００５１】さらに、第２のゲート電極１１は層間絶縁
膜上のみならず、平坦化絶縁膜上に設けても層間絶縁膜
上に設けた場合と同様の効果を得ることができる。
膜上のみならず、平坦化絶縁膜上に設けても層間絶縁膜
上に設けた場合と同様の効果を得ることができる。
【００５２】更にまた、第２のゲート電極と半導体膜と
の間に設ける第２の絶縁膜は、例えば各実施形態の場合
のストッパ絶縁膜、層間絶縁膜及び平坦化絶縁膜の各単
体又は複数の積層膜であれば良い。またこれらの各絶縁
膜は、ＳｉＯ膜、ＳｉＮ膜若しくは有機膜の各単体から
なっていても良く、または各膜を積層させた積層体から
なっていても良い。
の間に設ける第２の絶縁膜は、例えば各実施形態の場合
のストッパ絶縁膜、層間絶縁膜及び平坦化絶縁膜の各単
体又は複数の積層膜であれば良い。またこれらの各絶縁
膜は、ＳｉＯ膜、ＳｉＮ膜若しくは有機膜の各単体から
なっていても良く、または各膜を積層させた積層体から
なっていても良い。
【００５３】また、本実施の形態においては、半導体膜
として多結晶シリコン膜を用いた場合について説明した
が、本発明はそれに限定されるものではなく、非晶質シ
リコン等の半導体膜でもよく、また単結晶シリコン等の
半導体膜でも良い。
として多結晶シリコン膜を用いた場合について説明した
が、本発明はそれに限定されるものではなく、非晶質シ
リコン等の半導体膜でもよく、また単結晶シリコン等の
半導体膜でも良い。
【００５４】また、本実施の形態においては、ゲート電
極が能動層よりも下にあるいわゆるボトムゲート型ＴＦ
Ｔについて説明したが、本発明はゲート電極が能動層よ
りも上にあるいわゆるトップゲート型ＴＦＴに採用して
も同様の効果がある。
極が能動層よりも下にあるいわゆるボトムゲート型ＴＦ
Ｔについて説明したが、本発明はゲート電極が能動層よ
りも上にあるいわゆるトップゲート型ＴＦＴに採用して
も同様の効果がある。
【００５５】また、上述の各実施の形態においては、本
発明のＴＦＴをＬＣＤに用いた場合について示したが、
本発明はそれに限定されるものではなく、例えば有機Ｅ
Ｌ（Electro Luminescence）表示装置のスイッチング素
子として採用することも可能であり、上述のＬＣＤに採
用した場合の効果と同様の効果が得られる。
発明のＴＦＴをＬＣＤに用いた場合について示したが、
本発明はそれに限定されるものではなく、例えば有機Ｅ
Ｌ（Electro Luminescence）表示装置のスイッチング素
子として採用することも可能であり、上述のＬＣＤに採
用した場合の効果と同様の効果が得られる。
【００５６】
【発明の効果】本発明によれば、層間絶縁膜の上下で分
極することを防止できるため、バックチャネル発生を抑
制し閾値電圧の安定したＴＦＴを得ることができ、更に
第２のゲート電極がホトリソ技術による形成で位置ずれ
を生じた場合でも輝点等の欠陥を低減し面内で均一な明
るさの表示の得られる表示装置を得ることができる。
極することを防止できるため、バックチャネル発生を抑
制し閾値電圧の安定したＴＦＴを得ることができ、更に
第２のゲート電極がホトリソ技術による形成で位置ずれ
を生じた場合でも輝点等の欠陥を低減し面内で均一な明
るさの表示の得られる表示装置を得ることができる。
【図１】本発明の第１実施形態を示すＴＦＴの平面図で
ある。
ある。
【図２】本発明の第１実施形態を示すＬＣＤの断面図で
ある。
ある。
【図３】本発明の第１実施形態を示すＴＦＴの断面図で
ある。
ある。
【図４】本発明の第２実施形態を示すＴＦＴの平面図で
ある。
ある。
【図５】本発明の第２実施形態を示すＴＦＴの断面図で
ある。
ある。
【図６】従来のＴＦＴの平面図である。
【図７】従来のＬＣＤの断面図である。
【図８】従来のＬＣＤの断面図である。
１ 絶縁性基板 ２ 第１のゲート電極 ４ 能動層 ５ ソース ６ ドレイン ７ チャネル ８ ストッパ絶縁膜 ９ 層間絶縁膜 １１ 第２のゲート電極 １２ 平坦化絶縁膜 １３ 表示電極 ２４ 液晶 ３５，３６ オフセット領域 ３８，３９ ＬＤＤ領域
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA26 JA29 JA35 JA36 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA04 KA07 KA12 KA16 KA18 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA28 MA31 MA35 MA37 MA41 NA01 NA25 NA27 PA06 QA07 5C094 AA42 AA43 BA03 BA43 CA19 DA13 EA04 5F110 AA06 AA08 BB01 BB20 DD02 DD03 EE04 EE22 EE27 EE30 FF02 FF03 GG02 GG12 GG13 GG15 GG23 GG28 GG29 HJ13 HL03 HL04 HL07 HL11 HM18 NN03 NN23 NN24 NN27 QQ11 QQ19
Claims (2)
- 【請求項１】 絶縁性基板上に、第１のゲート電極、第
１の絶縁膜、隣接するチャネルで電流の流れる方向が異
なるように前記第１のゲート電極と複数箇所にて交差し
た半導体膜、及び第２の絶縁膜を備えており、該第２の
絶縁膜上であって少なくとも前記チャネル上方に前記第
１のゲート電極に接続された第２のゲート電極を備え、
該第２のゲート電極のチャネル長方向の幅が前記チャネ
ルのチャネル長よりも狭いことを特徴とする薄膜トラン
ジスタ。 - 【請求項２】 請求項１に記載の薄膜トランジスタをス
イッチング素子として備えたことを特徴とする表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11038770A JP2000243963A (ja) | 1999-02-17 | 1999-02-17 | 薄膜トランジスタ及び表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11038770A JP2000243963A (ja) | 1999-02-17 | 1999-02-17 | 薄膜トランジスタ及び表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243963A true JP2000243963A (ja) | 2000-09-08 |
Family
ID=12534540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11038770A Pending JP2000243963A (ja) | 1999-02-17 | 1999-02-17 | 薄膜トランジスタ及び表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000243963A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119032A (ja) * | 1999-10-20 | 2001-04-27 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| US6734505B2 (en) | 2001-08-16 | 2004-05-11 | International Business Machines Corporation | Thin film transistor and use of same |
| EP1455396A1 (en) * | 2003-03-06 | 2004-09-08 | Samsung SDI Co., Ltd. | Flat panel display with thin film transistor (TFT) |
| KR100534576B1 (ko) * | 2002-10-30 | 2005-12-07 | 삼성에스디아이 주식회사 | 다중 게이트를 갖는 박막 트랜지스터 |
| JP2007041612A (ja) * | 2002-01-18 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 発光装置、電子機器 |
| JP2010002938A (ja) * | 2002-01-18 | 2010-01-07 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US7723721B2 (en) | 2001-11-09 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device having TFT |
| CN103022141A (zh) * | 2011-09-22 | 2013-04-03 | 上海中航光电子有限公司 | 薄膜晶体管、双栅极驱动横向排列的像素结构及显示面板 |
| JP2015005730A (ja) * | 2013-05-18 | 2015-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015130453A (ja) * | 2014-01-09 | 2015-07-16 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ、表示装置および電子機器 |
| KR20150131978A (ko) * | 2014-05-15 | 2015-11-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 이 반도체 장치를 포함하는 표시 장치 |
| JP2016045486A (ja) * | 2014-08-22 | 2016-04-04 | 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ | 表示パネルのアレイ基板 |
| JP2016167082A (ja) * | 2016-04-13 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| JP2019050394A (ja) * | 2018-10-31 | 2019-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
| JP2021013023A (ja) * | 2001-11-09 | 2021-02-04 | 株式会社半導体エネルギー研究所 | 発光装置 |
-
1999
- 1999-02-17 JP JP11038770A patent/JP2000243963A/ja active Pending
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119032A (ja) * | 1999-10-20 | 2001-04-27 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US7002181B2 (en) | 2001-08-16 | 2006-02-21 | Toppoly Optoelectronics Corporation | Thin film transistor and use of same |
| US6734505B2 (en) | 2001-08-16 | 2004-05-11 | International Business Machines Corporation | Thin film transistor and use of same |
| US10680049B2 (en) | 2001-11-09 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8648338B2 (en) | 2001-11-09 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device comprising an organic compound layer |
| US10461140B2 (en) | 2001-11-09 | 2019-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US9905624B2 (en) | 2001-11-09 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7723721B2 (en) | 2001-11-09 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device having TFT |
| JP2021013023A (ja) * | 2001-11-09 | 2021-02-04 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US8154015B2 (en) | 2001-11-09 | 2012-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device including thin film transistor |
| US11063102B2 (en) | 2001-11-09 | 2021-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US9577016B2 (en) | 2001-11-09 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8324618B2 (en) | 2001-11-09 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US9054199B2 (en) | 2001-11-09 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP4490403B2 (ja) * | 2002-01-18 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2012150483A (ja) * | 2002-01-18 | 2012-08-09 | Semiconductor Energy Lab Co Ltd | 発光装置およびモジュール |
| US8723760B2 (en) | 2002-01-18 | 2014-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US10978613B2 (en) | 2002-01-18 | 2021-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2013080233A (ja) * | 2002-01-18 | 2013-05-02 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2007041612A (ja) * | 2002-01-18 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 発光装置、電子機器 |
| JP2010002938A (ja) * | 2002-01-18 | 2010-01-07 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2012083771A (ja) * | 2002-01-18 | 2012-04-26 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| KR100534576B1 (ko) * | 2002-10-30 | 2005-12-07 | 삼성에스디아이 주식회사 | 다중 게이트를 갖는 박막 트랜지스터 |
| JP2004272193A (ja) * | 2003-03-06 | 2004-09-30 | Samsung Sdi Co Ltd | 薄膜トランジスタを具備したフラットパネルディスプレイ |
| US7265737B2 (en) | 2003-03-06 | 2007-09-04 | Samsung Sdi Co., Ltd. | Flat panel display with thin film transistor (TFT) |
| EP1455396A1 (en) * | 2003-03-06 | 2004-09-08 | Samsung SDI Co., Ltd. | Flat panel display with thin film transistor (TFT) |
| CN103022141A (zh) * | 2011-09-22 | 2013-04-03 | 上海中航光电子有限公司 | 薄膜晶体管、双栅极驱动横向排列的像素结构及显示面板 |
| JP2015005730A (ja) * | 2013-05-18 | 2015-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015130453A (ja) * | 2014-01-09 | 2015-07-16 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ、表示装置および電子機器 |
| JP2015233135A (ja) * | 2014-05-15 | 2015-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置、該半導体装置を有する表示装置 |
| JP2019195101A (ja) * | 2014-05-15 | 2019-11-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20150131978A (ko) * | 2014-05-15 | 2015-11-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 이 반도체 장치를 포함하는 표시 장치 |
| US10998448B2 (en) | 2014-05-15 | 2021-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device including back gate comprising oxide semiconductor material |
| KR102333604B1 (ko) * | 2014-05-15 | 2021-11-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 이 반도체 장치를 포함하는 표시 장치 |
| US11594642B2 (en) | 2014-05-15 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device including back gate comprising oxide semiconductor material |
| JP2016045486A (ja) * | 2014-08-22 | 2016-04-04 | 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ | 表示パネルのアレイ基板 |
| JP2016167082A (ja) * | 2016-04-13 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| JP2019050394A (ja) * | 2018-10-31 | 2019-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5100968B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| JP4831716B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US7671954B2 (en) | Liquid crystal display device and method for fabricating the same | |
| US7436479B2 (en) | Thin film panel for preventing stitch defect | |
| US9235085B2 (en) | Liquid crystal display device | |
| JP2000243963A (ja) | 薄膜トランジスタ及び表示装置 | |
| KR20140083650A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH10228035A (ja) | 液晶表示装置及びその製造方法 | |
| KR101109963B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100400624B1 (ko) | 반사형 액정 표시 장치 | |
| JP5090133B2 (ja) | 液晶表示装置 | |
| US6432734B1 (en) | Method of manufacturing a display unit of a flat display panel having a wide viewing angle | |
| JP2000284723A (ja) | 表示装置 | |
| JP2011013450A (ja) | 液晶表示装置及びその製造方法 | |
| KR100303440B1 (ko) | 평면구동방식의액정표시장치 | |
| US11762245B2 (en) | Display device | |
| KR102188068B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR20050001954A (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
| JP3723389B2 (ja) | アクティブマトリクス型表示装置 | |
| KR102551694B1 (ko) | 액정표시장치용 어레이 기판 | |
| JP2001083547A (ja) | 反射型液晶表示装置 | |
| KR20050038116A (ko) | 액정표시장치용 기판 및 그 제조방법 | |
| KR100348994B1 (ko) | 인 플레인 스위칭 모드의 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100773876B1 (ko) | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 | |
| JP2000012869A (ja) | 薄膜トランジスタ及びそれを用いた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090217 |