JP4831716B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置 Download PDFInfo
- Publication number
- JP4831716B2 JP4831716B2 JP2001073880A JP2001073880A JP4831716B2 JP 4831716 B2 JP4831716 B2 JP 4831716B2 JP 2001073880 A JP2001073880 A JP 2001073880A JP 2001073880 A JP2001073880 A JP 2001073880A JP 4831716 B2 JP4831716 B2 JP 4831716B2
- Authority
- JP
- Japan
- Prior art keywords
- common electrode
- data line
- substrate
- film
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Description
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス型液晶表示装置に関し、特にＩＰＳ（インプレーンスイッチングモード）型の液晶表示装置に関するものである。
【０００２】
【従来の技術】
従来、アクティブマトリクス型液晶表示装置では、ＴＦＴ（薄膜トランジスタ）を搭載しているＴＦＴ基板に形成するデータ線からの漏れ電界が、液晶に影響を与えて表示画像を劣化させる要因になっている。例えば、ＩＰＳ方式のアクティブマトリクス型液晶表示装置は、図１５及び図１６にそれぞれ平面レイアウト図とそのＰＰ線断面図に示すように、ＴＦＴ基板１００は、第１の透明基板１０１の内面上にゲート電極として機能する走査線１０２及び共通電極配線１０３につながる共通電極１１１を有し、その上に層間絶縁膜１０４ａを介してデータ線１０６及び画素電極１１２を有し、その上にパッシベーション膜１０４ｂ及び配向膜１１６が形成されている。なお、前記走査線１０２の一部の上層には半導体アイランド１０５が形成され、前記データ線１０６と一体のドレイン電極１０７及び前記画素電極１１２と一体のソース電極１０８が形成され、ＴＦＴが形成される。また、前記第１の透明基板１０１の外面上には偏光板１１９を有している。一方、対向基板２００は、第２の透明基板２０１の内面上にブラックマトリクス２０２を有し、このブラックマトリクス２０２の開口された領域にカラー用の色層２０３を有し、その上に平坦化膜２０４が形成され、さらに配向膜２０５が形成されている。また、前記第２の透明基板２０１の外面上には導電層２０７、偏光板２０８を有している。そして、ＴＦＴ基板１００と対向基板２００の各内面を微細間隔で対向配置するとともに、画素領域を図外のスペーサで封止して密封する際の間隙を形成し、この間隙内に液晶３００を充填したものである。
【０００３】
このアクティブマトリクス型液晶表示装置では、平行に配置されているデータ線１０６と画素電極１１２との間には電界（電気力線）が発生するが、この電界の一部がデータ線１０６を挟んだ両側の単位画素の液晶３００中に漏れ込み、これが漏れ電界となって表示画像を劣化させている。そのため、この液晶表示装置では、データ線１０６の両脇に沿った位置にも共通電極１１１の一部を配設しておき、この共通電極１１１の一部において図１６に矢印で示すようにデータ線１０６からの漏れ電界を終端することで液晶３００中への電界の漏れ込みを防止している。しかしながら、この漏れ防止効果、すなわち、シールド効果を高めるためには当該共通電極１１１の一部の線幅を大きくする必要があり、また、走査線１０２と同一層で形成される共通電極１１１はＣｒ等のような低抵抗材料、すなわち金属等のような通常は光を透過しない不透明な材料で形成されているため、このデータ線１０６の両側に配置された共通電極１１１の当該一部によって液晶表示装置の単位画素における表示面積の割合、すなわち開口率が低下してしまうという問題がある。
【０００４】
そのため、特開平１１−１１９２３７号公報に記載の技術のように、データ線の上層に共通電極を配設してデータ線からの漏れ電界のシールドを図った構成が提案されている。図１７及び図１８はこのようにデータ線の上層に共通電極を配設した構成例の平面レイアウト図とＱＱ線断面図であり、図１５，１６と等価な部分に同一符号を付してある。この液晶表示装置は、第１の透明基板１０１上の第１の層間絶縁膜１０４上にデータ線１０６と同層に第１の画素電極１０９を形成するとともに、その上の第２の層間絶縁膜１１０上に共通電極１１１と第２の画素電極１１２が形成されており、それぞれ共通電極用コンタクトホール１１３、画素電極用コンタクトホール１１４を介して下層の共通電極配線１０３と第１の画素電極１０９に電気接続されたものである。そして、これら共通電極１１１と第２の画素電極１１２がＩＴＯ（Indium Tin Oxide) 等の透明材料膜で形成されるとともに、共通電極１１１の一部１１１ｂがデータ線１０６の直上においてデータ線１０６の全面を覆うように、当該データ線１０６よりも幅寸法が大きいパターンとして形成されている。したがって、この液晶表示装置では、図１８に矢印線で示すように、データ線１０６からの漏れ電界を上層の共通電極の一部１１１ｂによって終端させ、単位画素の液晶３００への漏れ込みを防止し、表示画像の劣化を防止することが可能である。
【０００５】
しかしながら、この液晶表示装置では、共通電極の一部１１１ｂがデータ線１０６の全面を覆った構成であるため、データ線１０６と共通電極の一部１１１ｂとの間の静電容量が増大し、データ線１０６における信号遅延が懸念される。このようなデータ線１０６における静電容量の増大を抑制するためには、両者間に形成されている第２の層間絶縁膜１１０を厚く形成すればよいが、これでは第２の層間絶縁膜を成膜するための製造タクトが長くなり、ひいてはＴＦＴ基板の製造コストが高くなる。また、第２の層間絶縁膜を厚く形成した場合にコンタクトホールを形成するには製造プロセスが複雑となり、ひいては歩留りを低下させ、結果的にＴＦＴ基板の製造コストが高くなる。また、当該第２の層間絶縁膜１１０を挟んでデータ線１０６と共通電極の一部１１１ｂとが対向する面積が大きくされているため、ある確率で第２の層間絶縁膜１１０に生じるピンホール等の欠陥によりデータ線１０６と共通電極の一部１１１ｂとの間で電気的な短絡（層間ショート）が生じ、液晶表示装置における表示に際しての線欠陥が発生する確率が高くなる。なお、前記公報には、共通電極の一部をデータ線の単位画素側の縁部を覆うように形成する形態も記載されているが、このようにデータ線の一方のみに共通電極の一部を形成したのでは、電界はデータ線の反対側の単位画素に漏れ込むおそれが生じるとともに、前述したような開口率が低下するという問題を解消することは困難である。
【０００６】
前述の第２の層間絶縁膜１１０を無機膜で形成する場合には、無機膜の誘電率が高いため、１〜１０μｍ程度の厚さに形成する必要がある。一方、同層間絶縁膜を有機膜で形成する場合には、有機膜の誘電率が低いため、０．５〜５μｍ程度の厚さで済むが、有機膜からのイオン及び有機膜の密度が低いことによる液晶中イオンがＴＦＴのバックチャネルへ吸着することを防止するために有機膜に限られた材料を用いなければならないという制約が生じる。また、同層間絶縁膜を無機膜と有機膜の積層膜で形成する場合には、無機膜と有機膜との膜厚バランスにより各膜厚が決定されるが、端子及び電極との接続用コンタクトを開口する際に、無機膜と有機膜のそれぞれに開口処理工程が必要であり、工数増加及びコスト高を生じることになる。
【０００７】
本発明の目的は、データ線の信号遅延を解消する一方で開口率を向上し、かつ表示欠陥を防止したアクティブマトリクス型液晶表示装置を提供するものである。
【０００８】
【課題を解決するための手段】
本発明のＩＰＳ方式のアクティブマトリクス型液晶表示装置は、ＴＦＴ基板に設けられている共通電極は、絶縁膜を介して前記データ線の上層に延在されて前記データ線の両側縁を覆うように前記データ線の幅寸法よりも大きい幅寸法を有する共通電極部分を備え、この共通電極部分には前記データ線の幅方向の中央領域に対向する領域を開口した当該データ線の幅寸法よりも小さい開口幅のスリットを有し、前記対向基板には前記スリットを覆う第１の導電膜を有し、この第１の導電膜は前記ブラックマトリクスの一部で構成されるとともに前記スリットの幅寸法よりも大きい幅寸法でかつ前記データ線の幅寸法以下の幅寸法に形成されて前記共通電極の電位に保持されていることを特徴とするものである。
【０００９】
また、本発明のアクティブマトリクス型液晶表示装置は、次の形態とすることが好ましい。前記ＴＦＴ基板と前記対向基板は、それぞれ前記共通電極配線と前記第１の導電膜とを基板接続用コンタクトホールを対して相互に電気的に接続する導電体を有する。この場合、前記ＴＦＴ基板の前記基板接続用コンタクトホールは、前記共通電極配線と前記導電体との接合面に低抵抗な第２の導電膜が介在される。
【００１０】
さらに、第１の導電膜は、ＴＦＴ基板と対向基板の各基板接続用コンタクトホールに設けた導電体を介して共通電極配線に電気的に接続され、ＴＦＴ基板の基板接続用コンタクトホールは、共通電極配線と導電体との接合面に低抵抗な第２の導電膜が介在され、当該第２の導電膜は、画素電極を構成している互いに異なる層として形成された第１の画素電極と第２の画素電極のうち、共通電極と同一層に形成された第２の画素電極と同一層である。
【００１２】
本発明によれば、データ線の電界のうち、隣接する単位画素に向けられる電界は、データ線の両側縁を覆う共通電極部分によって終端され、両側の単位画素の液晶中に電界が漏れ込むことが防止される。また、データ線の上方に向けられた電界は、直上の共通電極部分によって終端され、スリットを通った電界は対向基板の第１の導電膜によって終端され、液晶に漏れ込むことが防止される。このように、データ線を覆うように設けられた共通電極部分によりデータ線の電界が終端されるので、液晶における表示画像の劣化を防止することが可能になる。
【００１３】
また、本発明によれば、データ線を覆うように設けられた共通電極部分にはデータ線の線幅の中央領域に対向してスリットが開口されているため、このスリットによりデータ線と共通電極との対向面積が縮小され、データ線と共通電極との間の静電容量を低減することが可能になり、データ線での信号遅延が改善される。また、データ線と共通電極との対向面積が縮小され、両者間の層間絶縁膜での層間ショートの発生確率を格段に低減し、表示における線欠陥を未然に防止することが可能になる。
【００１４】
さらに、本発明によれば、対向基板の第１の導電膜をブラックマトリクスで構成しているが、当該第１の導電膜の幅寸法をデータ線の幅寸法以下とすることで、単位画素における開口率を向上することが可能になる。
【００１５】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。図３は本発明にかかるＩＰＳ方式のアクティブマトリクス型液晶表示装置の全体図であり、矩形をしたマトリクス基板１を備えている。前記マトリクス基板１は、後述するようにＴＦＴ基板と対向基板との間に液晶を封入した構成であり、その周辺部１２を除く中央の領域が画素領域１１として構成されている。前記画素領域１１には、後述するようにマトリクス配置された多数のＴＦＴ（薄膜トランジスタ）と単位画素を構成するための各種の電極や層膜が形成されている。また、併せて図４に一部の拡大図を示すように、前記マトリクス基板１には、一側辺に沿ってデータ線端子部２が配列されており、このデータ線端子部２に印加されるデータ線電位は後述するデータ線１０６に供給され、当該データ線から各ＴＦＴのドレインに供給される。また、前記マトリクス基板１の両端辺に沿って走査線端子部３が配列されており、この走査線端子部３に印加される走査線電位は後述する走査線１０２に供給され、当該走査線から各ＴＦＴのゲートに供給される。また、前記マトリクス基板１の周辺に沿って後述する共通電極配線に接続される共通電極配線端子部４が延設されており、この共通電極配線端子部４に印加される共通電圧は後述する共通電極に供給される。
【００１６】
図１及び図２は本発明の第１の実施形態にかかる前記マトリクス基板１の画素領域１１に形成される単位画素におけるＴＦＴ基板１００の平面レイアウト図と、そのＡＡ線に沿う断面図である。なお、以降の説明におけるＸ方向、Ｙ方向は図１を基準とするものである。また、図２の断面図には前記周辺部１２の一部の構造を併せて記載している。前述したように、マトリクス基板１は、ＴＦＴ基板１００と対向基板２００とが所要の間隙で対向配置されており、前記画素領域１１の周囲において図外の封止部材により前記間隙内を封止し、その上で前記間隙内に液晶３００が充填されている。また、周辺部１２には、前記ＴＦＴ基板１００と対向基板２００とを電気的に接続するための電極構造が形成されるとともに、図３に示したデータ線端子部２、走査線端子部３、及び共通電極配線端子部４が形成されている。なお、図２にはこれらの端子部２，３，４は図示されていない。
【００１７】
前記ＴＦＴ基板１００は、図５（ａ）を参照すると、透明ガラス等からなる第１の透明基板１０１の内面上に、第１の金属膜、例えばＣｒ、Ａｌ又はＭｏ、もしくはこれらの積層膜により走査線１０２及び共通電極配線１０３がそれぞれＹ方向に所要の間隔をおいてＸ方向に延長されている。その上にＳｉＯ2 やＳｉＮｘ等からなる第１の層間絶縁膜１０４が形成され、さらにこの第１の層間絶縁膜１０４上には、後述するようにａ−Ｓｉ膜（アモルファスシリコン膜）及びｎ+ −Ｓｉ膜が積層され、かつ単位画素のそれぞれに対応して所定のパターンに形成された半導体アイランド１０５が形成されている。また、前記第１の層間絶縁膜１０４上には、第２の金属膜、例えばＣｒ、Ａｌ又はＭｏ、もしくはこれらの積層膜によりＸ方向に所要の間隔をおいてＹ方向に延長されたデータ線１０６が形成されている。また、この第２のＣｒ膜の他の一部は前記半導体アイランド１０５上においてＹ方向に微小間隔おいて対向するように形成されており、それぞれドレイン電極１０７、ソース電極１０８として形成されている。これにより、前記走査線１０２をゲートとするＴＦＴが形成される。前記ドレイン電極１０７は前記データ線１０６に接続されている。また、各単位画素の領域において、前記第２のＣｒ膜のさらに他の一部がＹ方向及びＸ方向に延長されて平面パターンが「エ」字状をした第１の画素電極１０９が形成され、前記ソース電極１０８に接続されている。
【００１８】
さらに、前記第２の金属膜で形成されたデータ線１０６、ドレイン電極１０７、ソース電極１０８、第１の画素電極１０９上には、第２の層間絶縁膜１１０が形成され、その表面が平坦化されている。そして、前記第２の層間絶縁膜１１０上には、図５（ｂ）に示す、所要のパターンにＩＴＯ膜が形成されており、このＩＴＯ膜の位置不によりＹ方向及びＸ方向にそれぞれ延長された格子状をした共通電極１１１が形成されている。前記共通電極１１１は、各単位画素の領域では、前記共通電極１１１のＸ方向に延長されたＸ方向延長部分１１１ｃからＹ方向に突出された複数本、ここでは２本の枝状共通電極部１１１ａを有している。また、前記ＩＴＯ膜の他の一部により、前記枝状共通電極部１１１ａのＸ方向の間においてＹ方向に延長される３本の枝状画素電極部１１２ａを有する平面パターンが「ヨ」字状をした第２の画素電極１１２を有している。また、前記共通電極１１１はデータ線１０６上においては第２の層間絶縁膜１１０を挟んでデータ線１０６を覆うように形成される。そして、前記共通電極１１１は、前記第２の層間絶縁膜１１０及び第１の層間絶縁膜１０４を通して開口された共通電極用コンタクトホール１１３を介して前記共通電極配線１０３に電気接続されている。また、前記第２の画素電極１１２は前記第２の層間絶縁膜１１０に開口された画素電極用コンタクトホール１１４を介して前記第１の画素電極１０９、あるいはソース電極１０８に電気接続されている。
【００１９】
ここで、前記共通電極１１１のうち、Ｙ方向に延長されているＹ方向延長部分１１１ｂは、前記データ線１０６よりもＸ方向に太い幅寸法に形成されて前記データ線１０６の上方を覆うように前記データ線１０６上に沿って延長されている。また、その一方で、前記Ｙ方向延長部分１１１ｂはＸ方向の中央領域がＹ方向に沿って除去されたスリット１１５が開口されている。なお、このスリット１１５は前記共通電極１１１のうち、Ｘ方向に延長されているＸ方向延長部分１１１ｃと交差する箇所には設けられておらず、Ｘ方向の連続性が保たれている。ここで、例えば、データ線１０６の線幅を１０μｍとしたとき、前記共通電極１１１のＹ方向延長部分１１１ｂの線幅を１８μｍとし、その中央に５μｍ幅のスリット１１５を開口する。これにより、前記Ｙ方向延長部分１１１ｂはデータ線１０６の幅方向両側に４μｍの幅に広がった状態でデータ線１０６の両側縁の上方を対称に覆う一方で、データ線１０６の中央領域はスリット１１５により開口されることになる。なお、前記Ｙ方向延長部分１１１ｂは、データ線１０６の幅方向両側に少なくとも１．５μｍ以上広がった状態で形成されることが好ましい。ただし、前記各線幅の寸法は、第２の層間絶縁膜１１０の膜厚によって多少変更される。
【００２０】
その上で、前記共通電極１１１及び第２の画素電極１１２を覆うように配向膜１１６が形成され、表面が配向処理されている。また、周辺部１２においては、前記第２の層間絶縁膜１１０及び第１の層間絶縁膜１０４に基板接続用コンタクトホール１１７が開口され、前記した対向基板２００との間で電気的に接続を行う導電材料１１８が形成されている。さらに、前記第１の透明基板１０１の外面上には偏光板１１９が貼り付けられている。
【００２１】
一方、前記対向基板２００は、第２の透明基板２０１の内面上にＣｒ膜等の光を透過しない不透明な材料で形成され、前記単位画素の表示領域以外の領域を遮光するためのカーボンブラック等からなるブラックマトリクス２０２が形成される。前記ブラックマトリクス２０２は周辺部１２及び画素領域１１にわたって連続したパターン形状に形成されており、その上でブラックマトリクス２０２の一部２０２ａは、前記ＴＦＴ基板１００のデータ線１０６に対向する領域に設けられており、後述するようにＴＦＴ基板１００と対向基板２００とを一体化したときに、少なくとも前記共通電極１１１のＹ方向延長部分１１１ｂに開口されているスリット１１５の上方領域を覆うように形成される。すなわち、前述のように前記スリット１１５は５μｍの幅に形成されているので、ブラックマトリクス２０２の対応する部分２０２ａは、少なくとも５μｍ以上の幅寸法に形成される。この実施形態では、前記Ｙ方向延長部分１１１ｂの線幅と同じ１８μｍの幅寸法に形成している。なお、この幅寸法はＴＦＴ基板１００と対向基板２００との間の寸法によって適正な寸法に設定される。
【００２２】
また、各単位画素の領域では、前記ブラックマトリクス２０２の開口された領域に、例えば、ＲＧＢ等のカラー用の色層２０３が形成される。そして、全面を覆う平坦化膜２０４が形成され、さらにこの平坦化膜２０４の上に配向膜２０５が形成され、表面が配向処理されている。さらに、周辺部１２においては、前記ブラックマトリクス２０２の他の一部２０２ｂ上の平坦化膜２０４がエッチングされて基板接続用コンタクトホール２０６が開口されている。また、前記第２の透明基板２０１の外面上には導電層２０７が形成され、さらにその上に偏光板２０８が貼り付けられている。
【００２３】
以上の構成のＴＦＴ基板１００と対向基板２００は、それぞれの内面を所要の間隔で対向配置されるとともに、画素領域１１の周囲に設けられた封止手段としての図外のスペーサにより両基板間に密封間隙を形成し、この密封間隙内に液晶３００が充填される。また、周辺部１２では、前記対向基板２００に設けられた基板接続用コンタクトホール２０６と、前記ＴＦＴ基板１００に設けられた基板接続用コンタクトホール１１７との間に、前記導電材料としての銀ペースト１１８が介在され、この銀ペースト１１８によって前記ＴＦＴ基板１００の共通電極配線１０３と前記対向基板１００のブラックマトリクス２０２が相互に電気的に接続されている。
【００２４】
このように構成されるマトリクス基板１において、ＴＦＴのオン，オフ動作に伴い単位画素における液晶の配向方向を水平面内で回転させるＩＰＳモードでの表示動作を行うことはこれまでと同様であり、この点についての説明は省略する。この表示動作において、データ線１０６の近傍での電界状態について図６を参照すると、データ線１０６により発生する電界（電気力線：同図に矢印線で示す）のうち、データ線のＸ方向の両側方に向けられた電界は、データ線１０６をＸ方向に挟む両側の単位画素の領域の液晶に向けて洩れ出して行くが、データ線１０６の両側縁を覆うように共通電極のＹ方向延長部分１１１ｂが張り出しているので、電界は当該Ｙ方向延長部分１１１ｂによって終端され、両側の単位画素の液晶３００中に電界が漏れ込むことは防止される。また、データ線１０６の上方に向けられた電界は、一部は直上の共通電極のＹ方向延長部分１１１ｂによって終端されるが、他の一部はスリット１１５を通して対向基板２００側にまで漏れ出して行く。しかし、スリット１１５の上方には対向基板２００のブラックマトリクスの一部２０２ｂがスリット１１５を覆うように設けられており、しかもブラックマトリクス２０２は基板接続用コンタクトホール１１７，２０６及び銀ペースト１１８によってＴＦＴ基板１００の共通電極１１１と同じ電位に保持されているため、スリット１１５を通過した電界はブラックマトリクスの一部２０２ｂによって終端され、液晶３００に漏れ込むことは防止される。このように、データ線１０６を覆うように設けられた共通電極のＹ方向延長部分１１１ｂによりデータ線１０６の電界が終端され、各単位画素の液晶３００中への漏れ込みが防止されるので、液晶における表示画像の劣化を防止することが可能になる。
【００２５】
一方、共通電極のＹ方向延長部分１１１ｂはデータ線１０６の全面を覆っているが、当該Ｙ方向延長部分１１１ｂにはデータ線１０６の線幅方向の中央領域に対向してスリット１１５が開口されているため、このスリット１１５によりデータ線１０６とＹ方向延長部分１１１ｂ、すなわち、共通電極１１１との対向面積が縮小され、第２の層間絶縁膜１１０の膜厚を厚くしなくともデータ線１０６と共通電極１１１との間の静電容量を低減することが可能になり、データ線１０６での信号遅延が改善される。また、データ線１０６と共通電極１１１との対向面積が縮小されることで、第２の層間絶縁膜１１０の膜厚を薄くした場合でも、当該第２の層間絶縁膜１１０に生じるピンホールによる層間ショートの発生確率を格段に低減することが可能になり、液晶表示装置での表示における線欠陥を未然に防止することが可能になる。
【００２６】
また、データ線１０６上の共通電極のＹ方向延長部分１１１ｂはデータ線１０６の両側縁から若干幅方向に突出されているが、当該Ｙ方向延長部分１１１ｂを含めて共通電極１１１は透明なＩＴＯ膜で形成されていること、その上に対向配置されるブラックマトリクス２０２は不透明なＣｒ膜で形成されているものの、その幅寸法はＹ方向延長部分１１１ｂのスリット１１５を覆う程度の幅寸法に形成されていることから、単位画素における表示の開口率を向上することが可能になる。
【００２７】
ここで、前記ＴＦＴ基板の製造工程を図７〜図９を参照して説明する。なお、これらの図は、図１のＢＢ線、ＣＣ線、ＤＤ線と、図２に示した周辺部１２の基板接続用コンタクトホール１１７と、図４に示したデータ線端子部２及び走査線端子部３の各断面構造を工程順に示す図である。先ず、図７（ａ）のように、第１の透明基板１０１の内面上に第１のＣｒ膜１３１をスパッタ法により形成する。そして、図７（ｂ）のように、図外のフォトレジストを用いたフォトリソグラフィ技術により前記第１のＣｒ膜１３１をパターン形成し、ゲート電極としての走査線１０２と、共通電極配線１０３を形成する。次いで、図７（ｃ）のように、全面にＣＶＤ法等によりＳｉＯ2 膜１３２を形成し、さらにその上にＳｉＮｘ膜１３３、ａ−Ｓｉ層１３４、ｎ+ −Ｓｉ層１３５を順次プラズマＣＶＤ法により形成する。これにより、前記ＳｉＯ2 膜１３２とＳｉＮｘ膜１３３とで前記第１の層間絶縁膜１０４が形成され、前記ａ−Ｓｉ層１３４とｎ+ −Ｓｉ層１３５とで半導体層が形成される。そして、図７（ｄ）のように、前記半導体層をフォトリソグラフィ技術でパターン形成し、前記半導体アイランド１０５を形成する。
【００２８】
次いで、図８（ａ）のように、全面に第２のＣｒ膜１３６をスパッタ法により形成する。そして、図８（ｂ）のように、前記第２のＣｒ膜１３６をフォトリソグラフィ技術によりパターン形成し、データ線１０６と、これにつながるドレイン電極１０７と、第１の画素電極１０９と、これにつながるソース電極１０８を形成する。さらに、前記ドレイン電極１０７とソース電極１０８との間のｎ+ −Ｓｉ層１３５を選択エッチングすることにより、前記ａ−Ｓｉ層１３４をチャネル層とし、ｎ+ −Ｓｉ層１３５をオーミック層とするＴＦＴが形成される。しかる上で、図８（ｃ）のように、全面にＳｉＮｘ膜１３７をプラズマＣＶＤ法により形成し、さらにその上にアクリル系の樹脂（有機膜）１３８をスピンコートして表面が平坦な第２の層間絶縁膜１１０を形成する。
【００２９】
次いで、図９（ａ）のように、前記第２の層間絶縁膜１１０を構成するアクリル系樹脂１３８とＳｉＮｘ膜１３７を順次エッチングし、単位画素の領域においては、第１の画素電極１０９上に画素電極用コンタクトホール１１４を、共通電極配線１０３上に共通電極用コンタクトホール１１３を開口する。また、周辺部１２においては共通電極線１０３上に基板接続用コンタクトホール１１７を開口する。さらに、周辺部１２のデータ線端子部２と走査線端子部３においては、それぞれデータ線用コンタクトホール１２０と走査線用コンタクトホール１２１を開口する。次いで、図９（ｂ）のように、全面にＩＴＯ膜１３９をスパッタ法により形成した後、図９（ｃ）のように、これをフォトリソグラフィ技術によりパターン形成し、共通電極１１１と第２の画素電極１１２を形成する。なお、この際に前記共通電極１１１の一部のＹ方向延長部分１１１ｂがデータ線１０６の上方を覆うような格子状にパターン形成され、かつそのＹ方向延長部分１１１ｂではデータ線１０６の幅方向の中央領域を開口するスリット１１５が形成されることは前述の通りである。また、前記基板接続用コンタクトホール１１７を除く他のコンタクトホール１１３，１１４，１２０，１２１においてはＩＴＯ膜１３９が残され、特にデータ線用コンタクトホール１２０と走査線用コンタクトホール１２１ではそれぞれ導電性の電極１２２，１２３として形成されることになる。なお、基板接続用コンタクトホール１１７では、ホール内底に共通電極配線１０３が露出された構成となる。しかる後、図２に示したように、周辺部１２を除く画素領域１１領域において前記ＩＴＯ膜１３９を覆うように配向膜１１６を形成し、表面を配向処理することにより前記ＴＦＴ基板１００が形成される。
【００３０】
なお、前記対向基板２００は、ブラックマトリクス２０２を前述したようなパターン形状に形成する他は、従来の製造方法をそのまま利用することが可能であるので、ここでは説明は省略する。ただし、周辺部１２においては、ブラックマトリクス２０２の一部２０２ｂ上の層間絶縁膜２０４に基板接続用コンタクトホール２０６を開口する工程は必要である。そして、形成したＴＦＴ基板１００と対向基板２００とを対向して一体化する前に、前記ＴＦＴ基板１００の基板接続用コンタクトホール１１７内に盛り上がるように銀ペースト１１８を充填しておき、ＴＦＴ基板１００に対向基板２００を一体化したときに、当該銀ペースト１１８の上部が対向基板２００の基板接続用コンタクトホール２０６内に充填され、銀ペースト１１８によって共通電極配線１０３とブラックマトリクス２０２とを電気的に接続する構成が形成される。
【００３１】
なお、共通電極１１１のＹ方向延長部分１１１ｂは単位画素の領域の液晶３００内への電界の漏れ込みを防止するものであるため、単位画素の側縁に沿った領域に設けられれば十分であり、当該Ｙ方向延長部分は必ずしも複数の単位画素の領域にわたってＹ方向に連続形成される必要はない。したがって、共通電極１１１、特にＹ方向延長部分１１１ｂは、図１０に示すように、Ｘ方向に連続されるがＹ方向には単位画素毎に分離された構成としてもよい。
【００３２】
図１１は本発明の第２の実施形態を示す図であり、この第２の実施形態の単位画素の平面レイアウト図は、図１に示した第１の実施形態の平面レイアウト図と同じであるので図示は省略し、図１のＡＡ線に相当する箇所の断面構造を示している。また、第１の実施形態と等価な部分には同一符号を付してある。第２の実施形態では、ＴＦＴ基板１００に形成した基板接続用コンタクトホール１１７の内面に、共通電極１１１及び第２の画素電極１１２を形成するために成膜したＩＴＯ膜１３９の一部を残し、当該コンタクトホール１１７内に露出されている第１のＣｒ膜１３１からなる共通電極配線１０３の表面を当該ＩＴＯ膜１３９の一部１３９ａで覆うようにしたものである。このような構造は、図９（ｃ）の製造工程において、ＩＴＯ膜１３９をパターン形成する際に、当該ＩＴＯ膜１３９の一部１３９ａを基板接続用コンタクトホール１１７内に残すようにパターン形成すればよい。そして、このＩＴＯ膜の一部１３９ａの表面上に対向基板２００のブラックマトリクス２０２との電気接続を行うための導電材としての銀ペースト１１８を接合したものである。このように、基板接続用コンタクトホール１１７内に表面が酸化し難いＩＴＯ膜１３９ａを形成することで、第１の実施形態のように銀ペースト１１８をＣｒ膜に直接接合する場合にＣｒ膜の表面酸化膜によって銀ペーストの接合性が低下されるという問題が解消され、銀ペースト１１８とＩＴＯ膜１３９ａとの接合性を改善し、ブラックマトリクス２０２に供給する共通電極電位の電圧降下を抑制し、電界の漏れ防止効果を高めることが可能になる。
【００３３】
また、第２の実施形態では、対向基板に形成するブラックマトリクスのうち、ＴＦＴ基板のデータ線及び共通電極の上方に配置される部分の幅寸法を第１の実施形態よりも狭くした例を示している。前述したように、ブラックマトリクス２０２の一部２０２ａは共通電極のＹ方向延長部分１１１ｂのスリット１１５を覆う程度の幅寸法に形成すればよいため、ここではブラックマトリクスの一部２０２ａの幅寸法をデータ線１０６の幅寸法にほぼ等しい寸法にまで縮小している。このようにすることで、単位画素の領域におけるブラックマトリクスの一部２０２ａの幅寸法を低減し、開口率を向上する上で有利になる。
【００３４】
図１２は本発明の第３の実施形態を示す図であり、第２の実施形態と同様な断面構造を示している。第３の実施形態では、データ線１０６の上方を覆う導電膜として、前記各実施形態のブラックマトリクス２０２に代えて、透明でかつ低抵抗なＩＴＯ膜２０９で構成したものである。すなわち、ブラックマトリクス２０２を覆う平坦化膜２０４の表面に低抵抗な導電膜としてＩＴＯ膜２０９を形成し、このＩＴＯ膜２０９の表面を単位画素領域において配向膜２０５で覆った構成としたものである。前記ＩＴＯ膜２０９は、ブラックマトリクス２０２をパターン形成する際に用いるフォトマスクをそのまま利用してフォトリソグラフィ技術によりパターン形成しており、ＩＴＯ膜２０９のパターンはブラックマトリクス２０２と同一となっている。したがって、ＴＦＴ基板１００のデータ線１０６及び共通電極のＹ方向延長部分１１１ｂのスリット１１５を覆う領域にＩＴＯ膜２０９の一部２０９ａが形成されることになる。また、周辺部１２においては、ＴＦＴ基板１００との電気接続を行うために前記ＩＴＯ膜２０９の他の一部２０９ｂが形成され、このＩＴＯ膜２０９ｂに銀ペースト１１８が接続されており、銀ペースト１１８との接合性が改善されている。したがって、この例では対向基板２００には基板接続用コンタクトホールは形成されない。なお、ＴＦＴ基板１００は第１の実施形態の構成のものが用いられている。
【００３５】
通常、ブラックマトリクス２０２は、遮光性を高めるためにカーボンブラックで構成することが多く、このカーボンブラックは銀ペースト等の金属との接合性が低く、接合抵抗が大きい。この第３の実施形態では、ブラックマトリクスよりも低抵抗なＩＴＯ膜２０９を、データ線１０６及び共通電極のスリット１１５を覆う領域に形成し、かつ周辺部に設けた一部２０９ｂにおいて基板接続用の銀ペースト１１８によって共通電極１１１と同じ電位となるように電気接続を行っているので、ＩＴＯ膜２０９における共通電位の電圧降下は少なく、単位画素におけるデータ線１０６の電界の漏れ防止効果を高めることが可能になる。また、ブラックマトリクス２０２の上層にＩＴＯ膜２０９を同一パターンに形成しても、ＩＴＯ膜２０９は透明であるため、単位画素の開口率を低下させることもない。これにより、データ線１０６の上方のブラックマトリクス２０２の幅寸法をさらに縮小することが可能になり、開口率を向上する上でも有利になる。なお、前記ＩＴＯ膜に代えて、他の低抵抗な導電膜で構成することも可能である。また、この場合、開口率の面からは当該導電膜が透明であることが好ましいが、特に透明に限ることはない。
【００３６】
図１３は本発明の第４の実施形態を示す図であり、第２の実施形態のＴＦＴ基板１００と、第３の実施形態の対向基板２００とを用いてマトリクス基板を構成したものである。すなわち、ＴＦＴ基板１００では、基板接続用コンタクトホール１１７に、共通配線１１１と第２の画素電極１１２を形成するためのＩＴＯ膜１３９の一部１３９ａを残し、銀ペースト１１８との接合性を改善している。また、対向基板２００では、ブラックマトリクス２０２とは独立したＩＴＯ膜２０９の一部２０９ａでデータ線１０６及びＹ方向延長部１１１ｂ上を覆い、かつ周辺部１２においては当該ＩＴＯ膜の他の一部２０９ｂに銀ペースト１１８を接合してＩＴＯ膜２０９を共通電極１１１の電位に保持したものである。したがって、第４の実施形態では、ＴＦＴ基板１００における基板接続用コンタクトホール１１７での銀ペースト１１８と共通電極配線１０３との接続抵抗を低減するとともに、対向基板２００に設けたＩＴＯ膜２０９に対する銀ペーストの接続抵抗を低減し、かつＩＴＯ膜の低抵抗によりＩＴＯ膜を共通電極の電位に保ち、共通電極のＹ方向延長部分１１１ｂのスリット１１５を通過したデータ線１０６の電界の漏れ防止、及び開口率の向上を図る上で有利である。
【００３７】
図１４は本発明の第５の実施形態を示す図である。この第５の実施形態では、ＴＦＴ基板１００においては前記ＩＴＯ膜２３９で枝状共通電極部１１１ａを含む共通電極１１１のみを形成し、形成された共通電極１１１上にＳｉＯ2 やＳｉＮｘ等の第３の層間絶縁膜１２４を形成し、その上に第２のＩＴＯ膜で第２の画素電極１１２を形成し、さらに、第２の画素電極１１２上に配向膜１１６を形成している。また、周辺部１２の基板接続用コンタクトホール１１７内に前記ＩＴＯ膜１３９の一部１３９ａを残していることは第２及び第４の実施形態と同じである。一方、対向基板２００は、第３及び第４の実施形態の対向基板と同じ構成である。したがって、第５の実施形態では、液晶を駆動する共通電極１１１と第２の画素電極１１２が第３の層間絶縁膜１２４を介して異なる層上に形成されているため、共通電極１１１と第２の画素電極１１２のショートによる画素不点灯などの表示不良が発生しにくくなる。また、画素設計上でも同一工程で形成しないため、様々なレイアウトをとることが可能になるため、さらなる表示品位改善を行うことができる。また、第４の実施形態と同様に、ＴＦＴ基板１００における基板接続用コンタクトホール１１７での銀ペースト１１８と共通電極配線１０３との接続抵抗を低減するとともに、対向基板２００に設けたＩＴＯ膜２０９に対する銀ペースト１１８の接続抵抗を低減し、かつ当該ＩＴＯ膜２０９の低抵抗によりＩＴＯ膜２０９を共通電極の電位に保ち、データ線１０６の電界の漏れ防止、及び開口率の向上を図る上で有利になる。
【００３８】
ここで、前記各実施形態では、ＴＦＴ基板１００の共通電極配線１０３と対向基板２００のブラックマトリクス２０２或いはＩＴＯ膜（導電膜）２０９を電気接続する基板接続用コンタクトホール１１７（２０６）内の導電材として銀ペーストを用いているが、他の導電性材料からなるペースト、或いはロー材を用いてもよい。
【００３９】
【発明の効果】
以上説明したように本発明のアクティブマトリクス型液晶表示装置は、ＴＦＴ基板に設けられている共通電極は、データ線の上層に延在される共通電極部分を備え、当該共通電極部分にはデータ線の幅方向の中央領域に対向する領域を開口したスリットを有し、対向基板には前記スリットを覆う第１の導電膜を有し、当該第１の導電膜は共通電極の電位に保持されているので、表示品質を向上するとともに、データ線の信号遅延を解消し、かつ表示欠陥を防止し、さらに開口率を向上することが可能になる。すなわち、本発明によれば、データ線の電界のうち、隣接する単位画素に向けられる電界は、データ線の両側縁を覆う共通電極部分によって終端され、両側の単位画素の液晶中に電界が漏れ込むことが防止される。また、データ線の上方に向けられた電界は、直上の共通電極部分によって終端され、スリットを通った電界は対向基板の第１の導電膜によって終端され、液晶に漏れ込むことが防止される。このように、データ線を覆うように設けられた共通電極部分によりデータ線の電界が終端されるので、液晶における表示画像の劣化を防止することが可能になる。
【００４０】
また、本発明によれば、データ線を覆うように設けられた共通電極部分にはデータ線の線幅の中央領域に対向してスリットが開口されているため、このスリットによりデータ線と共通電極との対向面積が縮小され、データ線と共通電極との間の静電容量を低減することが可能になり、データ線での信号遅延が改善される。また、データ線と共通電極との対向面積が縮小され、両者間の層間絶縁膜での層間ショートの発生確率を格段に低減し、表示における線欠陥を未然に防止することが可能になる。
【００４１】
さらに、本発明によれば、対向基板の第１の導電膜をブラックマトリクスで構成した場合でも、当該第１の導電膜の幅寸法をデータ線の幅寸法よりも縮小することが可能であり、単位画素における開口率を向上することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の単位画素におけるＴＦＴ基板の平面レイアウト図である。
【図２】図１のＡＡ線に沿う断面図である。
【図３】本発明にかかるアクティブマトリクス型液晶表示装置の全体構成図である。
【図４】図３の一部の拡大図である。
【図５】ＴＦＴ基板の各層のパターンを示す図である。
【図６】データ線の上方領域における電界の状態を示す模式的な断面図である。
【図７】第１の実施形態のＴＦＴ基板の製造方法を説明するための工程断面図のその１である。
【図８】第１の実施形態のＴＦＴ基板の製造方法を説明するための工程断面図のその２である。
【図９】第１の実施形態のＴＦＴ基板の製造方法を説明するための工程断面図のその３である。
【図１０】第１の実施形態の変形例を示すＴＦＴ基板の平面レイアウト図である。
【図１１】本発明の第２の実施形態の断面図であり、図１のＡＡ線に相当する箇所の断面図である。
【図１２】本発明の第３の実施形態の断面図であり、図１のＡＡ線に相当する箇所の断面図である。
【図１３】本発明の第４の実施形態の断面図であり、図１のＡＡ線に相当する箇所の断面図である。
【図１４】本発明の第５の実施形態の断面図であり、図１のＡＡ線に相当する箇所の断面図である。
【図１５】従来のアクティブマトリクス型液晶表示装置の平面レイアウト図である。
【図１６】図１５のＰＰ線に沿う断面図である。
【図１７】従来の改善されたアクティブマトリクス型液晶表示装置の平面レイアウト図である。
【図１８】図１７のＱＱ線に沿う断面図である。
【符号の説明】
１ マトリクス基板
２ データ線端子部
３ 走査線端子部
１１ 画素領域
１２ 周辺領域
１００ ＴＦＴ基板
１０１ 第１の透明基板
１０２ 走査線
１０３ 共通電極配線
１０６ データ線
１０９ 第１の画素電極
１１１ 共通電極
１１１ｂ Ｙ方向延長部分
１１２ 第２の画素電極
１１５ スリット
１１７ 基板接続用コンタクトホール
１１８ 銀ペースト
２００ 対向基板
２０１ 第２の透明基板
２０２ ブラックマトリクス
２０６ 基板接続用コンタクトホール
２０９ ＩＴＯ膜
３００ 液晶
【発明の属する技術分野】
本発明はアクティブマトリクス型液晶表示装置に関し、特にＩＰＳ（インプレーンスイッチングモード）型の液晶表示装置に関するものである。
【０００２】
【従来の技術】
従来、アクティブマトリクス型液晶表示装置では、ＴＦＴ（薄膜トランジスタ）を搭載しているＴＦＴ基板に形成するデータ線からの漏れ電界が、液晶に影響を与えて表示画像を劣化させる要因になっている。例えば、ＩＰＳ方式のアクティブマトリクス型液晶表示装置は、図１５及び図１６にそれぞれ平面レイアウト図とそのＰＰ線断面図に示すように、ＴＦＴ基板１００は、第１の透明基板１０１の内面上にゲート電極として機能する走査線１０２及び共通電極配線１０３につながる共通電極１１１を有し、その上に層間絶縁膜１０４ａを介してデータ線１０６及び画素電極１１２を有し、その上にパッシベーション膜１０４ｂ及び配向膜１１６が形成されている。なお、前記走査線１０２の一部の上層には半導体アイランド１０５が形成され、前記データ線１０６と一体のドレイン電極１０７及び前記画素電極１１２と一体のソース電極１０８が形成され、ＴＦＴが形成される。また、前記第１の透明基板１０１の外面上には偏光板１１９を有している。一方、対向基板２００は、第２の透明基板２０１の内面上にブラックマトリクス２０２を有し、このブラックマトリクス２０２の開口された領域にカラー用の色層２０３を有し、その上に平坦化膜２０４が形成され、さらに配向膜２０５が形成されている。また、前記第２の透明基板２０１の外面上には導電層２０７、偏光板２０８を有している。そして、ＴＦＴ基板１００と対向基板２００の各内面を微細間隔で対向配置するとともに、画素領域を図外のスペーサで封止して密封する際の間隙を形成し、この間隙内に液晶３００を充填したものである。
【０００３】
このアクティブマトリクス型液晶表示装置では、平行に配置されているデータ線１０６と画素電極１１２との間には電界（電気力線）が発生するが、この電界の一部がデータ線１０６を挟んだ両側の単位画素の液晶３００中に漏れ込み、これが漏れ電界となって表示画像を劣化させている。そのため、この液晶表示装置では、データ線１０６の両脇に沿った位置にも共通電極１１１の一部を配設しておき、この共通電極１１１の一部において図１６に矢印で示すようにデータ線１０６からの漏れ電界を終端することで液晶３００中への電界の漏れ込みを防止している。しかしながら、この漏れ防止効果、すなわち、シールド効果を高めるためには当該共通電極１１１の一部の線幅を大きくする必要があり、また、走査線１０２と同一層で形成される共通電極１１１はＣｒ等のような低抵抗材料、すなわち金属等のような通常は光を透過しない不透明な材料で形成されているため、このデータ線１０６の両側に配置された共通電極１１１の当該一部によって液晶表示装置の単位画素における表示面積の割合、すなわち開口率が低下してしまうという問題がある。
【０００４】
そのため、特開平１１−１１９２３７号公報に記載の技術のように、データ線の上層に共通電極を配設してデータ線からの漏れ電界のシールドを図った構成が提案されている。図１７及び図１８はこのようにデータ線の上層に共通電極を配設した構成例の平面レイアウト図とＱＱ線断面図であり、図１５，１６と等価な部分に同一符号を付してある。この液晶表示装置は、第１の透明基板１０１上の第１の層間絶縁膜１０４上にデータ線１０６と同層に第１の画素電極１０９を形成するとともに、その上の第２の層間絶縁膜１１０上に共通電極１１１と第２の画素電極１１２が形成されており、それぞれ共通電極用コンタクトホール１１３、画素電極用コンタクトホール１１４を介して下層の共通電極配線１０３と第１の画素電極１０９に電気接続されたものである。そして、これら共通電極１１１と第２の画素電極１１２がＩＴＯ（Indium Tin Oxide) 等の透明材料膜で形成されるとともに、共通電極１１１の一部１１１ｂがデータ線１０６の直上においてデータ線１０６の全面を覆うように、当該データ線１０６よりも幅寸法が大きいパターンとして形成されている。したがって、この液晶表示装置では、図１８に矢印線で示すように、データ線１０６からの漏れ電界を上層の共通電極の一部１１１ｂによって終端させ、単位画素の液晶３００への漏れ込みを防止し、表示画像の劣化を防止することが可能である。
【０００５】
しかしながら、この液晶表示装置では、共通電極の一部１１１ｂがデータ線１０６の全面を覆った構成であるため、データ線１０６と共通電極の一部１１１ｂとの間の静電容量が増大し、データ線１０６における信号遅延が懸念される。このようなデータ線１０６における静電容量の増大を抑制するためには、両者間に形成されている第２の層間絶縁膜１１０を厚く形成すればよいが、これでは第２の層間絶縁膜を成膜するための製造タクトが長くなり、ひいてはＴＦＴ基板の製造コストが高くなる。また、第２の層間絶縁膜を厚く形成した場合にコンタクトホールを形成するには製造プロセスが複雑となり、ひいては歩留りを低下させ、結果的にＴＦＴ基板の製造コストが高くなる。また、当該第２の層間絶縁膜１１０を挟んでデータ線１０６と共通電極の一部１１１ｂとが対向する面積が大きくされているため、ある確率で第２の層間絶縁膜１１０に生じるピンホール等の欠陥によりデータ線１０６と共通電極の一部１１１ｂとの間で電気的な短絡（層間ショート）が生じ、液晶表示装置における表示に際しての線欠陥が発生する確率が高くなる。なお、前記公報には、共通電極の一部をデータ線の単位画素側の縁部を覆うように形成する形態も記載されているが、このようにデータ線の一方のみに共通電極の一部を形成したのでは、電界はデータ線の反対側の単位画素に漏れ込むおそれが生じるとともに、前述したような開口率が低下するという問題を解消することは困難である。
【０００６】
前述の第２の層間絶縁膜１１０を無機膜で形成する場合には、無機膜の誘電率が高いため、１〜１０μｍ程度の厚さに形成する必要がある。一方、同層間絶縁膜を有機膜で形成する場合には、有機膜の誘電率が低いため、０．５〜５μｍ程度の厚さで済むが、有機膜からのイオン及び有機膜の密度が低いことによる液晶中イオンがＴＦＴのバックチャネルへ吸着することを防止するために有機膜に限られた材料を用いなければならないという制約が生じる。また、同層間絶縁膜を無機膜と有機膜の積層膜で形成する場合には、無機膜と有機膜との膜厚バランスにより各膜厚が決定されるが、端子及び電極との接続用コンタクトを開口する際に、無機膜と有機膜のそれぞれに開口処理工程が必要であり、工数増加及びコスト高を生じることになる。
【０００７】
本発明の目的は、データ線の信号遅延を解消する一方で開口率を向上し、かつ表示欠陥を防止したアクティブマトリクス型液晶表示装置を提供するものである。
【０００８】
【課題を解決するための手段】
本発明のＩＰＳ方式のアクティブマトリクス型液晶表示装置は、ＴＦＴ基板に設けられている共通電極は、絶縁膜を介して前記データ線の上層に延在されて前記データ線の両側縁を覆うように前記データ線の幅寸法よりも大きい幅寸法を有する共通電極部分を備え、この共通電極部分には前記データ線の幅方向の中央領域に対向する領域を開口した当該データ線の幅寸法よりも小さい開口幅のスリットを有し、前記対向基板には前記スリットを覆う第１の導電膜を有し、この第１の導電膜は前記ブラックマトリクスの一部で構成されるとともに前記スリットの幅寸法よりも大きい幅寸法でかつ前記データ線の幅寸法以下の幅寸法に形成されて前記共通電極の電位に保持されていることを特徴とするものである。
【０００９】
また、本発明のアクティブマトリクス型液晶表示装置は、次の形態とすることが好ましい。前記ＴＦＴ基板と前記対向基板は、それぞれ前記共通電極配線と前記第１の導電膜とを基板接続用コンタクトホールを対して相互に電気的に接続する導電体を有する。この場合、前記ＴＦＴ基板の前記基板接続用コンタクトホールは、前記共通電極配線と前記導電体との接合面に低抵抗な第２の導電膜が介在される。
【００１０】
さらに、第１の導電膜は、ＴＦＴ基板と対向基板の各基板接続用コンタクトホールに設けた導電体を介して共通電極配線に電気的に接続され、ＴＦＴ基板の基板接続用コンタクトホールは、共通電極配線と導電体との接合面に低抵抗な第２の導電膜が介在され、当該第２の導電膜は、画素電極を構成している互いに異なる層として形成された第１の画素電極と第２の画素電極のうち、共通電極と同一層に形成された第２の画素電極と同一層である。
【００１２】
本発明によれば、データ線の電界のうち、隣接する単位画素に向けられる電界は、データ線の両側縁を覆う共通電極部分によって終端され、両側の単位画素の液晶中に電界が漏れ込むことが防止される。また、データ線の上方に向けられた電界は、直上の共通電極部分によって終端され、スリットを通った電界は対向基板の第１の導電膜によって終端され、液晶に漏れ込むことが防止される。このように、データ線を覆うように設けられた共通電極部分によりデータ線の電界が終端されるので、液晶における表示画像の劣化を防止することが可能になる。
【００１３】
また、本発明によれば、データ線を覆うように設けられた共通電極部分にはデータ線の線幅の中央領域に対向してスリットが開口されているため、このスリットによりデータ線と共通電極との対向面積が縮小され、データ線と共通電極との間の静電容量を低減することが可能になり、データ線での信号遅延が改善される。また、データ線と共通電極との対向面積が縮小され、両者間の層間絶縁膜での層間ショートの発生確率を格段に低減し、表示における線欠陥を未然に防止することが可能になる。
【００１４】
さらに、本発明によれば、対向基板の第１の導電膜をブラックマトリクスで構成しているが、当該第１の導電膜の幅寸法をデータ線の幅寸法以下とすることで、単位画素における開口率を向上することが可能になる。
【００１５】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。図３は本発明にかかるＩＰＳ方式のアクティブマトリクス型液晶表示装置の全体図であり、矩形をしたマトリクス基板１を備えている。前記マトリクス基板１は、後述するようにＴＦＴ基板と対向基板との間に液晶を封入した構成であり、その周辺部１２を除く中央の領域が画素領域１１として構成されている。前記画素領域１１には、後述するようにマトリクス配置された多数のＴＦＴ（薄膜トランジスタ）と単位画素を構成するための各種の電極や層膜が形成されている。また、併せて図４に一部の拡大図を示すように、前記マトリクス基板１には、一側辺に沿ってデータ線端子部２が配列されており、このデータ線端子部２に印加されるデータ線電位は後述するデータ線１０６に供給され、当該データ線から各ＴＦＴのドレインに供給される。また、前記マトリクス基板１の両端辺に沿って走査線端子部３が配列されており、この走査線端子部３に印加される走査線電位は後述する走査線１０２に供給され、当該走査線から各ＴＦＴのゲートに供給される。また、前記マトリクス基板１の周辺に沿って後述する共通電極配線に接続される共通電極配線端子部４が延設されており、この共通電極配線端子部４に印加される共通電圧は後述する共通電極に供給される。
【００１６】
図１及び図２は本発明の第１の実施形態にかかる前記マトリクス基板１の画素領域１１に形成される単位画素におけるＴＦＴ基板１００の平面レイアウト図と、そのＡＡ線に沿う断面図である。なお、以降の説明におけるＸ方向、Ｙ方向は図１を基準とするものである。また、図２の断面図には前記周辺部１２の一部の構造を併せて記載している。前述したように、マトリクス基板１は、ＴＦＴ基板１００と対向基板２００とが所要の間隙で対向配置されており、前記画素領域１１の周囲において図外の封止部材により前記間隙内を封止し、その上で前記間隙内に液晶３００が充填されている。また、周辺部１２には、前記ＴＦＴ基板１００と対向基板２００とを電気的に接続するための電極構造が形成されるとともに、図３に示したデータ線端子部２、走査線端子部３、及び共通電極配線端子部４が形成されている。なお、図２にはこれらの端子部２，３，４は図示されていない。
【００１７】
前記ＴＦＴ基板１００は、図５（ａ）を参照すると、透明ガラス等からなる第１の透明基板１０１の内面上に、第１の金属膜、例えばＣｒ、Ａｌ又はＭｏ、もしくはこれらの積層膜により走査線１０２及び共通電極配線１０３がそれぞれＹ方向に所要の間隔をおいてＸ方向に延長されている。その上にＳｉＯ2 やＳｉＮｘ等からなる第１の層間絶縁膜１０４が形成され、さらにこの第１の層間絶縁膜１０４上には、後述するようにａ−Ｓｉ膜（アモルファスシリコン膜）及びｎ+ −Ｓｉ膜が積層され、かつ単位画素のそれぞれに対応して所定のパターンに形成された半導体アイランド１０５が形成されている。また、前記第１の層間絶縁膜１０４上には、第２の金属膜、例えばＣｒ、Ａｌ又はＭｏ、もしくはこれらの積層膜によりＸ方向に所要の間隔をおいてＹ方向に延長されたデータ線１０６が形成されている。また、この第２のＣｒ膜の他の一部は前記半導体アイランド１０５上においてＹ方向に微小間隔おいて対向するように形成されており、それぞれドレイン電極１０７、ソース電極１０８として形成されている。これにより、前記走査線１０２をゲートとするＴＦＴが形成される。前記ドレイン電極１０７は前記データ線１０６に接続されている。また、各単位画素の領域において、前記第２のＣｒ膜のさらに他の一部がＹ方向及びＸ方向に延長されて平面パターンが「エ」字状をした第１の画素電極１０９が形成され、前記ソース電極１０８に接続されている。
【００１８】
さらに、前記第２の金属膜で形成されたデータ線１０６、ドレイン電極１０７、ソース電極１０８、第１の画素電極１０９上には、第２の層間絶縁膜１１０が形成され、その表面が平坦化されている。そして、前記第２の層間絶縁膜１１０上には、図５（ｂ）に示す、所要のパターンにＩＴＯ膜が形成されており、このＩＴＯ膜の位置不によりＹ方向及びＸ方向にそれぞれ延長された格子状をした共通電極１１１が形成されている。前記共通電極１１１は、各単位画素の領域では、前記共通電極１１１のＸ方向に延長されたＸ方向延長部分１１１ｃからＹ方向に突出された複数本、ここでは２本の枝状共通電極部１１１ａを有している。また、前記ＩＴＯ膜の他の一部により、前記枝状共通電極部１１１ａのＸ方向の間においてＹ方向に延長される３本の枝状画素電極部１１２ａを有する平面パターンが「ヨ」字状をした第２の画素電極１１２を有している。また、前記共通電極１１１はデータ線１０６上においては第２の層間絶縁膜１１０を挟んでデータ線１０６を覆うように形成される。そして、前記共通電極１１１は、前記第２の層間絶縁膜１１０及び第１の層間絶縁膜１０４を通して開口された共通電極用コンタクトホール１１３を介して前記共通電極配線１０３に電気接続されている。また、前記第２の画素電極１１２は前記第２の層間絶縁膜１１０に開口された画素電極用コンタクトホール１１４を介して前記第１の画素電極１０９、あるいはソース電極１０８に電気接続されている。
【００１９】
ここで、前記共通電極１１１のうち、Ｙ方向に延長されているＹ方向延長部分１１１ｂは、前記データ線１０６よりもＸ方向に太い幅寸法に形成されて前記データ線１０６の上方を覆うように前記データ線１０６上に沿って延長されている。また、その一方で、前記Ｙ方向延長部分１１１ｂはＸ方向の中央領域がＹ方向に沿って除去されたスリット１１５が開口されている。なお、このスリット１１５は前記共通電極１１１のうち、Ｘ方向に延長されているＸ方向延長部分１１１ｃと交差する箇所には設けられておらず、Ｘ方向の連続性が保たれている。ここで、例えば、データ線１０６の線幅を１０μｍとしたとき、前記共通電極１１１のＹ方向延長部分１１１ｂの線幅を１８μｍとし、その中央に５μｍ幅のスリット１１５を開口する。これにより、前記Ｙ方向延長部分１１１ｂはデータ線１０６の幅方向両側に４μｍの幅に広がった状態でデータ線１０６の両側縁の上方を対称に覆う一方で、データ線１０６の中央領域はスリット１１５により開口されることになる。なお、前記Ｙ方向延長部分１１１ｂは、データ線１０６の幅方向両側に少なくとも１．５μｍ以上広がった状態で形成されることが好ましい。ただし、前記各線幅の寸法は、第２の層間絶縁膜１１０の膜厚によって多少変更される。
【００２０】
その上で、前記共通電極１１１及び第２の画素電極１１２を覆うように配向膜１１６が形成され、表面が配向処理されている。また、周辺部１２においては、前記第２の層間絶縁膜１１０及び第１の層間絶縁膜１０４に基板接続用コンタクトホール１１７が開口され、前記した対向基板２００との間で電気的に接続を行う導電材料１１８が形成されている。さらに、前記第１の透明基板１０１の外面上には偏光板１１９が貼り付けられている。
【００２１】
一方、前記対向基板２００は、第２の透明基板２０１の内面上にＣｒ膜等の光を透過しない不透明な材料で形成され、前記単位画素の表示領域以外の領域を遮光するためのカーボンブラック等からなるブラックマトリクス２０２が形成される。前記ブラックマトリクス２０２は周辺部１２及び画素領域１１にわたって連続したパターン形状に形成されており、その上でブラックマトリクス２０２の一部２０２ａは、前記ＴＦＴ基板１００のデータ線１０６に対向する領域に設けられており、後述するようにＴＦＴ基板１００と対向基板２００とを一体化したときに、少なくとも前記共通電極１１１のＹ方向延長部分１１１ｂに開口されているスリット１１５の上方領域を覆うように形成される。すなわち、前述のように前記スリット１１５は５μｍの幅に形成されているので、ブラックマトリクス２０２の対応する部分２０２ａは、少なくとも５μｍ以上の幅寸法に形成される。この実施形態では、前記Ｙ方向延長部分１１１ｂの線幅と同じ１８μｍの幅寸法に形成している。なお、この幅寸法はＴＦＴ基板１００と対向基板２００との間の寸法によって適正な寸法に設定される。
【００２２】
また、各単位画素の領域では、前記ブラックマトリクス２０２の開口された領域に、例えば、ＲＧＢ等のカラー用の色層２０３が形成される。そして、全面を覆う平坦化膜２０４が形成され、さらにこの平坦化膜２０４の上に配向膜２０５が形成され、表面が配向処理されている。さらに、周辺部１２においては、前記ブラックマトリクス２０２の他の一部２０２ｂ上の平坦化膜２０４がエッチングされて基板接続用コンタクトホール２０６が開口されている。また、前記第２の透明基板２０１の外面上には導電層２０７が形成され、さらにその上に偏光板２０８が貼り付けられている。
【００２３】
以上の構成のＴＦＴ基板１００と対向基板２００は、それぞれの内面を所要の間隔で対向配置されるとともに、画素領域１１の周囲に設けられた封止手段としての図外のスペーサにより両基板間に密封間隙を形成し、この密封間隙内に液晶３００が充填される。また、周辺部１２では、前記対向基板２００に設けられた基板接続用コンタクトホール２０６と、前記ＴＦＴ基板１００に設けられた基板接続用コンタクトホール１１７との間に、前記導電材料としての銀ペースト１１８が介在され、この銀ペースト１１８によって前記ＴＦＴ基板１００の共通電極配線１０３と前記対向基板１００のブラックマトリクス２０２が相互に電気的に接続されている。
【００２４】
このように構成されるマトリクス基板１において、ＴＦＴのオン，オフ動作に伴い単位画素における液晶の配向方向を水平面内で回転させるＩＰＳモードでの表示動作を行うことはこれまでと同様であり、この点についての説明は省略する。この表示動作において、データ線１０６の近傍での電界状態について図６を参照すると、データ線１０６により発生する電界（電気力線：同図に矢印線で示す）のうち、データ線のＸ方向の両側方に向けられた電界は、データ線１０６をＸ方向に挟む両側の単位画素の領域の液晶に向けて洩れ出して行くが、データ線１０６の両側縁を覆うように共通電極のＹ方向延長部分１１１ｂが張り出しているので、電界は当該Ｙ方向延長部分１１１ｂによって終端され、両側の単位画素の液晶３００中に電界が漏れ込むことは防止される。また、データ線１０６の上方に向けられた電界は、一部は直上の共通電極のＹ方向延長部分１１１ｂによって終端されるが、他の一部はスリット１１５を通して対向基板２００側にまで漏れ出して行く。しかし、スリット１１５の上方には対向基板２００のブラックマトリクスの一部２０２ｂがスリット１１５を覆うように設けられており、しかもブラックマトリクス２０２は基板接続用コンタクトホール１１７，２０６及び銀ペースト１１８によってＴＦＴ基板１００の共通電極１１１と同じ電位に保持されているため、スリット１１５を通過した電界はブラックマトリクスの一部２０２ｂによって終端され、液晶３００に漏れ込むことは防止される。このように、データ線１０６を覆うように設けられた共通電極のＹ方向延長部分１１１ｂによりデータ線１０６の電界が終端され、各単位画素の液晶３００中への漏れ込みが防止されるので、液晶における表示画像の劣化を防止することが可能になる。
【００２５】
一方、共通電極のＹ方向延長部分１１１ｂはデータ線１０６の全面を覆っているが、当該Ｙ方向延長部分１１１ｂにはデータ線１０６の線幅方向の中央領域に対向してスリット１１５が開口されているため、このスリット１１５によりデータ線１０６とＹ方向延長部分１１１ｂ、すなわち、共通電極１１１との対向面積が縮小され、第２の層間絶縁膜１１０の膜厚を厚くしなくともデータ線１０６と共通電極１１１との間の静電容量を低減することが可能になり、データ線１０６での信号遅延が改善される。また、データ線１０６と共通電極１１１との対向面積が縮小されることで、第２の層間絶縁膜１１０の膜厚を薄くした場合でも、当該第２の層間絶縁膜１１０に生じるピンホールによる層間ショートの発生確率を格段に低減することが可能になり、液晶表示装置での表示における線欠陥を未然に防止することが可能になる。
【００２６】
また、データ線１０６上の共通電極のＹ方向延長部分１１１ｂはデータ線１０６の両側縁から若干幅方向に突出されているが、当該Ｙ方向延長部分１１１ｂを含めて共通電極１１１は透明なＩＴＯ膜で形成されていること、その上に対向配置されるブラックマトリクス２０２は不透明なＣｒ膜で形成されているものの、その幅寸法はＹ方向延長部分１１１ｂのスリット１１５を覆う程度の幅寸法に形成されていることから、単位画素における表示の開口率を向上することが可能になる。
【００２７】
ここで、前記ＴＦＴ基板の製造工程を図７〜図９を参照して説明する。なお、これらの図は、図１のＢＢ線、ＣＣ線、ＤＤ線と、図２に示した周辺部１２の基板接続用コンタクトホール１１７と、図４に示したデータ線端子部２及び走査線端子部３の各断面構造を工程順に示す図である。先ず、図７（ａ）のように、第１の透明基板１０１の内面上に第１のＣｒ膜１３１をスパッタ法により形成する。そして、図７（ｂ）のように、図外のフォトレジストを用いたフォトリソグラフィ技術により前記第１のＣｒ膜１３１をパターン形成し、ゲート電極としての走査線１０２と、共通電極配線１０３を形成する。次いで、図７（ｃ）のように、全面にＣＶＤ法等によりＳｉＯ2 膜１３２を形成し、さらにその上にＳｉＮｘ膜１３３、ａ−Ｓｉ層１３４、ｎ+ −Ｓｉ層１３５を順次プラズマＣＶＤ法により形成する。これにより、前記ＳｉＯ2 膜１３２とＳｉＮｘ膜１３３とで前記第１の層間絶縁膜１０４が形成され、前記ａ−Ｓｉ層１３４とｎ+ −Ｓｉ層１３５とで半導体層が形成される。そして、図７（ｄ）のように、前記半導体層をフォトリソグラフィ技術でパターン形成し、前記半導体アイランド１０５を形成する。
【００２８】
次いで、図８（ａ）のように、全面に第２のＣｒ膜１３６をスパッタ法により形成する。そして、図８（ｂ）のように、前記第２のＣｒ膜１３６をフォトリソグラフィ技術によりパターン形成し、データ線１０６と、これにつながるドレイン電極１０７と、第１の画素電極１０９と、これにつながるソース電極１０８を形成する。さらに、前記ドレイン電極１０７とソース電極１０８との間のｎ+ −Ｓｉ層１３５を選択エッチングすることにより、前記ａ−Ｓｉ層１３４をチャネル層とし、ｎ+ −Ｓｉ層１３５をオーミック層とするＴＦＴが形成される。しかる上で、図８（ｃ）のように、全面にＳｉＮｘ膜１３７をプラズマＣＶＤ法により形成し、さらにその上にアクリル系の樹脂（有機膜）１３８をスピンコートして表面が平坦な第２の層間絶縁膜１１０を形成する。
【００２９】
次いで、図９（ａ）のように、前記第２の層間絶縁膜１１０を構成するアクリル系樹脂１３８とＳｉＮｘ膜１３７を順次エッチングし、単位画素の領域においては、第１の画素電極１０９上に画素電極用コンタクトホール１１４を、共通電極配線１０３上に共通電極用コンタクトホール１１３を開口する。また、周辺部１２においては共通電極線１０３上に基板接続用コンタクトホール１１７を開口する。さらに、周辺部１２のデータ線端子部２と走査線端子部３においては、それぞれデータ線用コンタクトホール１２０と走査線用コンタクトホール１２１を開口する。次いで、図９（ｂ）のように、全面にＩＴＯ膜１３９をスパッタ法により形成した後、図９（ｃ）のように、これをフォトリソグラフィ技術によりパターン形成し、共通電極１１１と第２の画素電極１１２を形成する。なお、この際に前記共通電極１１１の一部のＹ方向延長部分１１１ｂがデータ線１０６の上方を覆うような格子状にパターン形成され、かつそのＹ方向延長部分１１１ｂではデータ線１０６の幅方向の中央領域を開口するスリット１１５が形成されることは前述の通りである。また、前記基板接続用コンタクトホール１１７を除く他のコンタクトホール１１３，１１４，１２０，１２１においてはＩＴＯ膜１３９が残され、特にデータ線用コンタクトホール１２０と走査線用コンタクトホール１２１ではそれぞれ導電性の電極１２２，１２３として形成されることになる。なお、基板接続用コンタクトホール１１７では、ホール内底に共通電極配線１０３が露出された構成となる。しかる後、図２に示したように、周辺部１２を除く画素領域１１領域において前記ＩＴＯ膜１３９を覆うように配向膜１１６を形成し、表面を配向処理することにより前記ＴＦＴ基板１００が形成される。
【００３０】
なお、前記対向基板２００は、ブラックマトリクス２０２を前述したようなパターン形状に形成する他は、従来の製造方法をそのまま利用することが可能であるので、ここでは説明は省略する。ただし、周辺部１２においては、ブラックマトリクス２０２の一部２０２ｂ上の層間絶縁膜２０４に基板接続用コンタクトホール２０６を開口する工程は必要である。そして、形成したＴＦＴ基板１００と対向基板２００とを対向して一体化する前に、前記ＴＦＴ基板１００の基板接続用コンタクトホール１１７内に盛り上がるように銀ペースト１１８を充填しておき、ＴＦＴ基板１００に対向基板２００を一体化したときに、当該銀ペースト１１８の上部が対向基板２００の基板接続用コンタクトホール２０６内に充填され、銀ペースト１１８によって共通電極配線１０３とブラックマトリクス２０２とを電気的に接続する構成が形成される。
【００３１】
なお、共通電極１１１のＹ方向延長部分１１１ｂは単位画素の領域の液晶３００内への電界の漏れ込みを防止するものであるため、単位画素の側縁に沿った領域に設けられれば十分であり、当該Ｙ方向延長部分は必ずしも複数の単位画素の領域にわたってＹ方向に連続形成される必要はない。したがって、共通電極１１１、特にＹ方向延長部分１１１ｂは、図１０に示すように、Ｘ方向に連続されるがＹ方向には単位画素毎に分離された構成としてもよい。
【００３２】
図１１は本発明の第２の実施形態を示す図であり、この第２の実施形態の単位画素の平面レイアウト図は、図１に示した第１の実施形態の平面レイアウト図と同じであるので図示は省略し、図１のＡＡ線に相当する箇所の断面構造を示している。また、第１の実施形態と等価な部分には同一符号を付してある。第２の実施形態では、ＴＦＴ基板１００に形成した基板接続用コンタクトホール１１７の内面に、共通電極１１１及び第２の画素電極１１２を形成するために成膜したＩＴＯ膜１３９の一部を残し、当該コンタクトホール１１７内に露出されている第１のＣｒ膜１３１からなる共通電極配線１０３の表面を当該ＩＴＯ膜１３９の一部１３９ａで覆うようにしたものである。このような構造は、図９（ｃ）の製造工程において、ＩＴＯ膜１３９をパターン形成する際に、当該ＩＴＯ膜１３９の一部１３９ａを基板接続用コンタクトホール１１７内に残すようにパターン形成すればよい。そして、このＩＴＯ膜の一部１３９ａの表面上に対向基板２００のブラックマトリクス２０２との電気接続を行うための導電材としての銀ペースト１１８を接合したものである。このように、基板接続用コンタクトホール１１７内に表面が酸化し難いＩＴＯ膜１３９ａを形成することで、第１の実施形態のように銀ペースト１１８をＣｒ膜に直接接合する場合にＣｒ膜の表面酸化膜によって銀ペーストの接合性が低下されるという問題が解消され、銀ペースト１１８とＩＴＯ膜１３９ａとの接合性を改善し、ブラックマトリクス２０２に供給する共通電極電位の電圧降下を抑制し、電界の漏れ防止効果を高めることが可能になる。
【００３３】
また、第２の実施形態では、対向基板に形成するブラックマトリクスのうち、ＴＦＴ基板のデータ線及び共通電極の上方に配置される部分の幅寸法を第１の実施形態よりも狭くした例を示している。前述したように、ブラックマトリクス２０２の一部２０２ａは共通電極のＹ方向延長部分１１１ｂのスリット１１５を覆う程度の幅寸法に形成すればよいため、ここではブラックマトリクスの一部２０２ａの幅寸法をデータ線１０６の幅寸法にほぼ等しい寸法にまで縮小している。このようにすることで、単位画素の領域におけるブラックマトリクスの一部２０２ａの幅寸法を低減し、開口率を向上する上で有利になる。
【００３４】
図１２は本発明の第３の実施形態を示す図であり、第２の実施形態と同様な断面構造を示している。第３の実施形態では、データ線１０６の上方を覆う導電膜として、前記各実施形態のブラックマトリクス２０２に代えて、透明でかつ低抵抗なＩＴＯ膜２０９で構成したものである。すなわち、ブラックマトリクス２０２を覆う平坦化膜２０４の表面に低抵抗な導電膜としてＩＴＯ膜２０９を形成し、このＩＴＯ膜２０９の表面を単位画素領域において配向膜２０５で覆った構成としたものである。前記ＩＴＯ膜２０９は、ブラックマトリクス２０２をパターン形成する際に用いるフォトマスクをそのまま利用してフォトリソグラフィ技術によりパターン形成しており、ＩＴＯ膜２０９のパターンはブラックマトリクス２０２と同一となっている。したがって、ＴＦＴ基板１００のデータ線１０６及び共通電極のＹ方向延長部分１１１ｂのスリット１１５を覆う領域にＩＴＯ膜２０９の一部２０９ａが形成されることになる。また、周辺部１２においては、ＴＦＴ基板１００との電気接続を行うために前記ＩＴＯ膜２０９の他の一部２０９ｂが形成され、このＩＴＯ膜２０９ｂに銀ペースト１１８が接続されており、銀ペースト１１８との接合性が改善されている。したがって、この例では対向基板２００には基板接続用コンタクトホールは形成されない。なお、ＴＦＴ基板１００は第１の実施形態の構成のものが用いられている。
【００３５】
通常、ブラックマトリクス２０２は、遮光性を高めるためにカーボンブラックで構成することが多く、このカーボンブラックは銀ペースト等の金属との接合性が低く、接合抵抗が大きい。この第３の実施形態では、ブラックマトリクスよりも低抵抗なＩＴＯ膜２０９を、データ線１０６及び共通電極のスリット１１５を覆う領域に形成し、かつ周辺部に設けた一部２０９ｂにおいて基板接続用の銀ペースト１１８によって共通電極１１１と同じ電位となるように電気接続を行っているので、ＩＴＯ膜２０９における共通電位の電圧降下は少なく、単位画素におけるデータ線１０６の電界の漏れ防止効果を高めることが可能になる。また、ブラックマトリクス２０２の上層にＩＴＯ膜２０９を同一パターンに形成しても、ＩＴＯ膜２０９は透明であるため、単位画素の開口率を低下させることもない。これにより、データ線１０６の上方のブラックマトリクス２０２の幅寸法をさらに縮小することが可能になり、開口率を向上する上でも有利になる。なお、前記ＩＴＯ膜に代えて、他の低抵抗な導電膜で構成することも可能である。また、この場合、開口率の面からは当該導電膜が透明であることが好ましいが、特に透明に限ることはない。
【００３６】
図１３は本発明の第４の実施形態を示す図であり、第２の実施形態のＴＦＴ基板１００と、第３の実施形態の対向基板２００とを用いてマトリクス基板を構成したものである。すなわち、ＴＦＴ基板１００では、基板接続用コンタクトホール１１７に、共通配線１１１と第２の画素電極１１２を形成するためのＩＴＯ膜１３９の一部１３９ａを残し、銀ペースト１１８との接合性を改善している。また、対向基板２００では、ブラックマトリクス２０２とは独立したＩＴＯ膜２０９の一部２０９ａでデータ線１０６及びＹ方向延長部１１１ｂ上を覆い、かつ周辺部１２においては当該ＩＴＯ膜の他の一部２０９ｂに銀ペースト１１８を接合してＩＴＯ膜２０９を共通電極１１１の電位に保持したものである。したがって、第４の実施形態では、ＴＦＴ基板１００における基板接続用コンタクトホール１１７での銀ペースト１１８と共通電極配線１０３との接続抵抗を低減するとともに、対向基板２００に設けたＩＴＯ膜２０９に対する銀ペーストの接続抵抗を低減し、かつＩＴＯ膜の低抵抗によりＩＴＯ膜を共通電極の電位に保ち、共通電極のＹ方向延長部分１１１ｂのスリット１１５を通過したデータ線１０６の電界の漏れ防止、及び開口率の向上を図る上で有利である。
【００３７】
図１４は本発明の第５の実施形態を示す図である。この第５の実施形態では、ＴＦＴ基板１００においては前記ＩＴＯ膜２３９で枝状共通電極部１１１ａを含む共通電極１１１のみを形成し、形成された共通電極１１１上にＳｉＯ2 やＳｉＮｘ等の第３の層間絶縁膜１２４を形成し、その上に第２のＩＴＯ膜で第２の画素電極１１２を形成し、さらに、第２の画素電極１１２上に配向膜１１６を形成している。また、周辺部１２の基板接続用コンタクトホール１１７内に前記ＩＴＯ膜１３９の一部１３９ａを残していることは第２及び第４の実施形態と同じである。一方、対向基板２００は、第３及び第４の実施形態の対向基板と同じ構成である。したがって、第５の実施形態では、液晶を駆動する共通電極１１１と第２の画素電極１１２が第３の層間絶縁膜１２４を介して異なる層上に形成されているため、共通電極１１１と第２の画素電極１１２のショートによる画素不点灯などの表示不良が発生しにくくなる。また、画素設計上でも同一工程で形成しないため、様々なレイアウトをとることが可能になるため、さらなる表示品位改善を行うことができる。また、第４の実施形態と同様に、ＴＦＴ基板１００における基板接続用コンタクトホール１１７での銀ペースト１１８と共通電極配線１０３との接続抵抗を低減するとともに、対向基板２００に設けたＩＴＯ膜２０９に対する銀ペースト１１８の接続抵抗を低減し、かつ当該ＩＴＯ膜２０９の低抵抗によりＩＴＯ膜２０９を共通電極の電位に保ち、データ線１０６の電界の漏れ防止、及び開口率の向上を図る上で有利になる。
【００３８】
ここで、前記各実施形態では、ＴＦＴ基板１００の共通電極配線１０３と対向基板２００のブラックマトリクス２０２或いはＩＴＯ膜（導電膜）２０９を電気接続する基板接続用コンタクトホール１１７（２０６）内の導電材として銀ペーストを用いているが、他の導電性材料からなるペースト、或いはロー材を用いてもよい。
【００３９】
【発明の効果】
以上説明したように本発明のアクティブマトリクス型液晶表示装置は、ＴＦＴ基板に設けられている共通電極は、データ線の上層に延在される共通電極部分を備え、当該共通電極部分にはデータ線の幅方向の中央領域に対向する領域を開口したスリットを有し、対向基板には前記スリットを覆う第１の導電膜を有し、当該第１の導電膜は共通電極の電位に保持されているので、表示品質を向上するとともに、データ線の信号遅延を解消し、かつ表示欠陥を防止し、さらに開口率を向上することが可能になる。すなわち、本発明によれば、データ線の電界のうち、隣接する単位画素に向けられる電界は、データ線の両側縁を覆う共通電極部分によって終端され、両側の単位画素の液晶中に電界が漏れ込むことが防止される。また、データ線の上方に向けられた電界は、直上の共通電極部分によって終端され、スリットを通った電界は対向基板の第１の導電膜によって終端され、液晶に漏れ込むことが防止される。このように、データ線を覆うように設けられた共通電極部分によりデータ線の電界が終端されるので、液晶における表示画像の劣化を防止することが可能になる。
【００４０】
また、本発明によれば、データ線を覆うように設けられた共通電極部分にはデータ線の線幅の中央領域に対向してスリットが開口されているため、このスリットによりデータ線と共通電極との対向面積が縮小され、データ線と共通電極との間の静電容量を低減することが可能になり、データ線での信号遅延が改善される。また、データ線と共通電極との対向面積が縮小され、両者間の層間絶縁膜での層間ショートの発生確率を格段に低減し、表示における線欠陥を未然に防止することが可能になる。
【００４１】
さらに、本発明によれば、対向基板の第１の導電膜をブラックマトリクスで構成した場合でも、当該第１の導電膜の幅寸法をデータ線の幅寸法よりも縮小することが可能であり、単位画素における開口率を向上することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の単位画素におけるＴＦＴ基板の平面レイアウト図である。
【図２】図１のＡＡ線に沿う断面図である。
【図３】本発明にかかるアクティブマトリクス型液晶表示装置の全体構成図である。
【図４】図３の一部の拡大図である。
【図５】ＴＦＴ基板の各層のパターンを示す図である。
【図６】データ線の上方領域における電界の状態を示す模式的な断面図である。
【図７】第１の実施形態のＴＦＴ基板の製造方法を説明するための工程断面図のその１である。
【図８】第１の実施形態のＴＦＴ基板の製造方法を説明するための工程断面図のその２である。
【図９】第１の実施形態のＴＦＴ基板の製造方法を説明するための工程断面図のその３である。
【図１０】第１の実施形態の変形例を示すＴＦＴ基板の平面レイアウト図である。
【図１１】本発明の第２の実施形態の断面図であり、図１のＡＡ線に相当する箇所の断面図である。
【図１２】本発明の第３の実施形態の断面図であり、図１のＡＡ線に相当する箇所の断面図である。
【図１３】本発明の第４の実施形態の断面図であり、図１のＡＡ線に相当する箇所の断面図である。
【図１４】本発明の第５の実施形態の断面図であり、図１のＡＡ線に相当する箇所の断面図である。
【図１５】従来のアクティブマトリクス型液晶表示装置の平面レイアウト図である。
【図１６】図１５のＰＰ線に沿う断面図である。
【図１７】従来の改善されたアクティブマトリクス型液晶表示装置の平面レイアウト図である。
【図１８】図１７のＱＱ線に沿う断面図である。
【符号の説明】
１ マトリクス基板
２ データ線端子部
３ 走査線端子部
１１ 画素領域
１２ 周辺領域
１００ ＴＦＴ基板
１０１ 第１の透明基板
１０２ 走査線
１０３ 共通電極配線
１０６ データ線
１０９ 第１の画素電極
１１１ 共通電極
１１１ｂ Ｙ方向延長部分
１１２ 第２の画素電極
１１５ スリット
１１７ 基板接続用コンタクトホール
１１８ 銀ペースト
２００ 対向基板
２０１ 第２の透明基板
２０２ ブラックマトリクス
２０６ 基板接続用コンタクトホール
２０９ ＩＴＯ膜
３００ 液晶
Claims (1)
- ＴＦＴ（薄膜トランジスタ）、前記ＴＦＴのゲートにつながれた走査線、前記ＴＦＴのソース・ドレインの一方につながれたデータ線、前記ＴＦＴのソース・ドレインの他方につながれた画素電極、前記画素電極に近接配置される共通電極、及び前記共通電極につながれた共通電極配線を備えるＴＦＴ基板と、単位画素をマトリクス状に区画するブラックマトリクスを備える対向基板とを対向配置し、両基板間に液晶を封入してなるアクティブマトリクス型液晶表示装置において、前記ＴＦＴ基板の前記共通電極は、絶縁膜を介して前記データ線の上層に延在されて前記データ線の両側縁を覆うように前記データ線の幅寸法よりも大きい幅寸法を有する共通電極部分を備え、この共通電極部分には前記データ線の幅方向の中央領域に対向する領域を開口した当該データ線の幅寸法よりも小さい開口幅のスリットを有し、前記対向基板には前記スリットを覆う第１の導電膜を有し、この第１の導電膜は前記ブラックマトリクスの一部で構成されるとともに前記スリットの幅寸法よりも大きい幅寸法でかつ前記データ線の幅寸法以下の幅寸法に形成されて前記共通電極の電位に保持され、かつ前記ＴＦＴ基板と前記対向基板の各基板接続用コンタクトホールに設けた導電体を介して前記共通電極配線に電気的に接続され、前記ＴＦＴ基板の基板接続用コンタクトホールは、前記共通電極配線と前記導電体との接合面に低抵抗な第２の導電膜が介在され、当該第２の導電膜は、前記画素電極を構成している互いに異なる層として形成された第１の画素電極と第２の画素電極のうち、前記共通電極と同一層に形成された第２の画素電極と同一層であることを特徴とするアクティブマトリクス型液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001073880A JP4831716B2 (ja) | 2001-03-15 | 2001-03-15 | アクティブマトリクス型液晶表示装置 |
| US10/096,905 US20020131003A1 (en) | 2001-03-15 | 2002-03-14 | Active matrix type liquid crystal display device and method of manufacturing the same |
| KR10-2002-0014224A KR100494638B1 (ko) | 2001-03-15 | 2002-03-15 | 능동매트릭스형 액정표시장치 및 그 제조방법 |
| TW091105020A TW548501B (en) | 2001-03-15 | 2002-03-15 | Active matrix type liquid crystal display device and method of manufacturing the same |
| US10/800,738 US7259820B2 (en) | 2001-03-15 | 2004-03-16 | Active matrix type liquid crystal display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001073880A JP4831716B2 (ja) | 2001-03-15 | 2001-03-15 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002277889A JP2002277889A (ja) | 2002-09-25 |
| JP4831716B2 true JP4831716B2 (ja) | 2011-12-07 |
Family
ID=18931246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001073880A Expired - Fee Related JP4831716B2 (ja) | 2001-03-15 | 2001-03-15 | アクティブマトリクス型液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20020131003A1 (ja) |
| JP (1) | JP4831716B2 (ja) |
| KR (1) | KR100494638B1 (ja) |
| TW (1) | TW548501B (ja) |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4047586B2 (ja) * | 2002-01-10 | 2008-02-13 | Ｎｅｃ液晶テクノロジー株式会社 | 横電界方式のアクティブマトリクス型液晶表示装置 |
| US20030210364A1 (en) * | 2002-05-13 | 2003-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reflective liquid crystal display substrate with integrated reflection enhancing and alignment layers |
| KR100870665B1 (ko) * | 2002-08-21 | 2008-11-26 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
| KR100862871B1 (ko) * | 2002-10-15 | 2008-10-09 | 엘지디스플레이 주식회사 | 횡전계 방식의 액정표시장치 |
| US7359022B2 (en) * | 2002-11-22 | 2008-04-15 | Lg.Philips Lcd Co., Ltd. | Wire structure of display device |
| KR100945347B1 (ko) * | 2002-12-11 | 2010-03-08 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100928921B1 (ko) * | 2002-12-11 | 2009-11-30 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100498632B1 (ko) | 2002-12-31 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정 표시패널 및 그 제조방법 |
| JP4720970B2 (ja) * | 2003-03-19 | 2011-07-13 | 日本電気株式会社 | 液晶表示装置 |
| KR20050024166A (ko) * | 2003-09-05 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치 |
| KR20050026300A (ko) * | 2003-09-09 | 2005-03-15 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 |
| JP4326307B2 (ja) * | 2003-11-19 | 2009-09-02 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP2005257883A (ja) * | 2004-03-10 | 2005-09-22 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| JP4522145B2 (ja) * | 2004-05-25 | 2010-08-11 | シャープ株式会社 | 表示装置用基板、その製造方法及び表示装置 |
| KR20060073826A (ko) * | 2004-12-24 | 2006-06-29 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| CN100368913C (zh) * | 2005-01-31 | 2008-02-13 | 广辉电子股份有限公司 | 具有高孔径比的薄膜二极管液晶显示器 |
| US7443477B2 (en) * | 2005-09-06 | 2008-10-28 | Hannstar Display Corporation | In-plane switching liquid crystal display |
| US7746330B2 (en) * | 2005-12-22 | 2010-06-29 | Au Optronics Corporation | Circuit and method for improving image quality of a liquid crystal display |
| US7576815B2 (en) * | 2006-07-10 | 2009-08-18 | Intel Corporation | Method and apparatus of liquid-crystal-on-silicon assembly |
| JP4932415B2 (ja) | 2006-09-29 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TW200825520A (en) * | 2006-12-15 | 2008-06-16 | Innolux Display Corp | Liquid crystal panel |
| KR100911422B1 (ko) * | 2006-12-29 | 2009-08-11 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101275957B1 (ko) * | 2007-03-05 | 2013-06-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| CN101290408B (zh) * | 2007-04-17 | 2010-04-14 | 北京京东方光电科技有限公司 | 一种薄膜晶体管显示器 |
| JP5008030B2 (ja) * | 2007-06-20 | 2012-08-22 | ソニーモバイルディスプレイ株式会社 | 液晶表示装置 |
| CN101382679B (zh) * | 2007-09-07 | 2012-02-08 | 群康科技(深圳)有限公司 | 液晶显示面板 |
| JP5093725B2 (ja) * | 2007-10-29 | 2012-12-12 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置 |
| JP5093724B2 (ja) * | 2007-10-29 | 2012-12-12 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置 |
| JP5257872B2 (ja) | 2007-11-14 | 2013-08-07 | ハイディス テクノロジー カンパニー リミテッド | 横電界モード液晶表示装置 |
| KR101096356B1 (ko) * | 2007-11-14 | 2011-12-20 | 하이디스 테크놀로지 주식회사 | 횡전계모드 액정표시장치 |
| US7924385B2 (en) * | 2007-11-26 | 2011-04-12 | Au Optronics Corporation | Wide viewing angle liquid crystal display comprising at least one floating electrode in locations directly facing a corresponding one or more pixel electrodes thereby inducing an electric field in the liquid crystal layer |
| US20110025941A1 (en) * | 2008-04-28 | 2011-02-03 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal display panel equipped with the same, and method of manufacturing active matrix substrate |
| KR20100005883A (ko) * | 2008-07-08 | 2010-01-18 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 액정표시장치 |
| JP5454872B2 (ja) * | 2008-09-30 | 2014-03-26 | 株式会社ジャパンディスプレイ | 液晶装置、電子機器 |
| JP5610710B2 (ja) * | 2008-09-30 | 2014-10-22 | 株式会社ジャパンディスプレイ | 液晶装置、電子機器 |
| US8310609B2 (en) * | 2008-09-30 | 2012-11-13 | Sony Corporation | Liquid crystal device, electronic apparatus, and method of manufacturing liquid crystal device |
| KR101018558B1 (ko) * | 2008-10-21 | 2011-03-03 | 하이디스 테크놀로지 주식회사 | 횡전계모드의 액정표시장치 |
| US20120075565A1 (en) * | 2009-05-12 | 2012-03-29 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| CN102023408B (zh) * | 2009-09-11 | 2013-04-03 | 北京京东方光电科技有限公司 | 液晶显示器的彩膜基板及其制造方法 |
| US8259249B2 (en) * | 2009-10-12 | 2012-09-04 | Samsung Electronics Co., Ltd. | Display substrate, method of manufacturing the display substrate and display device having the display substrate |
| CN102243405B (zh) * | 2010-05-13 | 2015-09-02 | 上海天马微电子有限公司 | 液晶显示面板及其制造方法 |
| JP5653686B2 (ja) * | 2010-08-24 | 2015-01-14 | 株式会社ジャパンディスプレイ | タッチ検出機能付き表示装置 |
| JP5645203B2 (ja) | 2010-11-25 | 2014-12-24 | 三菱電機株式会社 | 液晶表示パネル及び液晶表示装置 |
| JP5552457B2 (ja) * | 2011-03-31 | 2014-07-16 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN102650776B (zh) | 2011-08-02 | 2014-09-03 | 北京京东方光电科技有限公司 | 一种液晶显示面板及液晶显示器 |
| JP5674587B2 (ja) | 2011-08-05 | 2015-02-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR101878878B1 (ko) * | 2011-09-06 | 2018-08-20 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
| JP5974415B2 (ja) * | 2011-10-05 | 2016-08-23 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN102436094B (zh) * | 2011-12-19 | 2014-08-20 | 深圳市华星光电技术有限公司 | 液晶显示装置及其制作方法 |
| CN103185991B (zh) * | 2011-12-29 | 2015-07-22 | 上海天马微电子有限公司 | 一种用于液晶显示器的连接装置 |
| JP5886056B2 (ja) * | 2012-01-17 | 2016-03-16 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR20140133589A (ko) * | 2012-03-30 | 2014-11-19 | 샤프 가부시키가이샤 | 액정 표시 패널 |
| WO2013171989A1 (ja) * | 2012-05-16 | 2013-11-21 | シャープ株式会社 | アレイ基板及びそれを備えた液晶表示パネル |
| CN102692762B (zh) * | 2012-05-24 | 2014-06-25 | 深圳市华星光电技术有限公司 | 液晶显示面板的制作方法 |
| CN102830564B (zh) * | 2012-09-07 | 2014-12-24 | 京东方科技集团股份有限公司 | 显示面板以及显示装置 |
| CN103278971A (zh) * | 2012-10-10 | 2013-09-04 | 上海天马微电子有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| KR20140053653A (ko) * | 2012-10-26 | 2014-05-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| CN102998856B (zh) * | 2012-11-19 | 2015-03-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN103676374B (zh) | 2013-12-06 | 2015-12-30 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶显示面板及显示装置 |
| KR102140815B1 (ko) | 2013-12-09 | 2020-08-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN103744243B (zh) * | 2013-12-31 | 2016-09-28 | 南京中电熊猫液晶显示科技有限公司 | 一种液晶显示面板及其制造方法 |
| JP6334179B2 (ja) * | 2014-01-23 | 2018-05-30 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2015143933A (ja) * | 2014-01-31 | 2015-08-06 | 株式会社ジャパンディスプレイ | 静電容量型センサ付き表示装置及びその駆動方法 |
| JP5809722B2 (ja) * | 2014-03-03 | 2015-11-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| WO2015166651A1 (ja) * | 2014-05-02 | 2015-11-05 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ装置、及びそれを用いた表示装置 |
| CN104007589A (zh) * | 2014-06-12 | 2014-08-27 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| JP2016029475A (ja) | 2014-07-22 | 2016-03-03 | 株式会社ジャパンディスプレイ | 液晶表示装置及び電子機器 |
| TWI571673B (zh) * | 2014-10-01 | 2017-02-21 | 友達光電股份有限公司 | 曲面顯示面板 |
| CN104460137B (zh) * | 2014-12-29 | 2018-04-17 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN104538412A (zh) * | 2015-01-26 | 2015-04-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| JP2015127816A (ja) * | 2015-01-27 | 2015-07-09 | 株式会社半導体エネルギー研究所 | 半導体装置、液晶表示装置、表示モジュール又は電子機器 |
| CN104834139A (zh) | 2015-05-25 | 2015-08-12 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN104965617B (zh) | 2015-06-30 | 2018-11-02 | 上海天马微电子有限公司 | 触控显示面板 |
| CN104898335B (zh) * | 2015-07-09 | 2018-10-19 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
| CN105487281B (zh) * | 2016-01-22 | 2019-05-14 | 京东方科技集团股份有限公司 | 显示基板及制作方法、显示面板及驱动装置、显示装置 |
| CN205621414U (zh) * | 2016-04-26 | 2016-10-05 | 京东方科技集团股份有限公司 | 静电放电电路、阵列基板和显示装置 |
| CN206020892U (zh) * | 2016-08-31 | 2017-03-15 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| CN106200101A (zh) * | 2016-09-06 | 2016-12-07 | 昆山龙腾光电有限公司 | 彩色滤光片基板及制作方法与液晶显示面板 |
| TWI584034B (zh) * | 2016-09-14 | 2017-05-21 | 友達光電股份有限公司 | 顯示面板 |
| WO2018082003A1 (en) * | 2016-11-04 | 2018-05-11 | Boe Technology Group Co., Ltd. | Display substrate, liquid crystal display panel and fabricating method thereof, and liquid crystal display apparatus |
| CN106526992A (zh) * | 2016-12-30 | 2017-03-22 | 深圳市华星光电技术有限公司 | 一种coa基板及液晶面板 |
| CN107065329A (zh) * | 2017-06-05 | 2017-08-18 | 京东方科技集团股份有限公司 | 显示基板以及制备方法、显示装置 |
| CN106990618B (zh) * | 2017-06-05 | 2019-11-26 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板和显示装置 |
| CN107529627A (zh) * | 2017-08-14 | 2018-01-02 | 南京中电熊猫液晶显示科技有限公司 | 一种液晶显示装置 |
| CN107529626A (zh) * | 2017-08-14 | 2018-01-02 | 南京中电熊猫液晶显示科技有限公司 | 一种液晶显示装置 |
| US20200019026A1 (en) * | 2018-07-10 | 2020-01-16 | Sharp Kabushiki Kaisha | Liquid crystal display panel |
| US20200124924A1 (en) * | 2018-10-23 | 2020-04-23 | HKC Corporation Limited | Array substrate, display panel and display device |
| CN111308801A (zh) * | 2020-03-09 | 2020-06-19 | Tcl华星光电技术有限公司 | 液晶显示面板 |
| CN115343882A (zh) * | 2022-10-18 | 2022-11-15 | 广州华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07261181A (ja) * | 1994-03-17 | 1995-10-13 | Hitachi Ltd | 液晶表示装置の製造方法 |
| KR100412933B1 (ko) * | 1995-09-14 | 2004-03-22 | 가부시끼가이샤 히다치 세이사꾸쇼 | 액티브매트릭스형액정표시장치 |
| JP3027541B2 (ja) * | 1995-09-27 | 2000-04-04 | シャープ株式会社 | 液晶表示装置 |
| JP3742142B2 (ja) * | 1996-03-29 | 2006-02-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 液晶表示素子 |
| JP3148129B2 (ja) * | 1996-08-07 | 2001-03-19 | 株式会社日立製作所 | アクティブマトリクス基板とその製法および液晶表示装置 |
| JP3087841B2 (ja) * | 1996-10-29 | 2000-09-11 | 日本電気株式会社 | 広視野角液晶表示装置 |
| TW396289B (en) * | 1996-10-29 | 2000-07-01 | Nippon Electric Co | Liquid crystal display device |
| JP3883244B2 (ja) * | 1997-01-23 | 2007-02-21 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置 |
| JP3883641B2 (ja) * | 1997-03-27 | 2007-02-21 | 株式会社半導体エネルギー研究所 | コンタクト構造およびアクティブマトリクス型表示装置 |
| KR100697903B1 (ko) | 1997-04-11 | 2007-03-20 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
| JP4130490B2 (ja) | 1997-10-16 | 2008-08-06 | 三菱電機株式会社 | 液晶表示装置 |
| JP3050191B2 (ja) * | 1997-11-12 | 2000-06-12 | 日本電気株式会社 | 液晶表示装置 |
| US6486933B1 (en) * | 1998-03-12 | 2002-11-26 | Samsung Electronics Co., Ltd. | Liquid crystal display with preventing vertical cross-talk having overlapping data lines |
| JP3006586B2 (ja) * | 1998-06-01 | 2000-02-07 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| JP2000028993A (ja) * | 1998-07-13 | 2000-01-28 | Hitachi Ltd | 液晶表示装置 |
| JP3099816B2 (ja) * | 1998-08-12 | 2000-10-16 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| KR100303349B1 (ko) * | 1998-10-29 | 2002-06-20 | 박종섭 | 고개구율 및 고투과율 액정 표시 장치 |
| KR20000027768A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 고개구율 및 고투과율 액정 표시 장치 |
| KR20010106187A (ko) | 2000-04-20 | 2001-11-29 | 김승철 | 가맹점 홍보 시스템 및 그 운영방법 |
| US6757031B2 (en) * | 2001-02-09 | 2004-06-29 | Prime View International Co., Ltd. | Metal contact structure and method for thin film transistor array in liquid crystal display |
-
2001
- 2001-03-15 JP JP2001073880A patent/JP4831716B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-14 US US10/096,905 patent/US20020131003A1/en not_active Abandoned
- 2002-03-15 KR KR10-2002-0014224A patent/KR100494638B1/ko not_active IP Right Cessation
- 2002-03-15 TW TW091105020A patent/TW548501B/zh not_active IP Right Cessation
-
2004
- 2004-03-16 US US10/800,738 patent/US7259820B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW548501B (en) | 2003-08-21 |
| US7259820B2 (en) | 2007-08-21 |
| KR20020073447A (ko) | 2002-09-26 |
| JP2002277889A (ja) | 2002-09-25 |
| US20020131003A1 (en) | 2002-09-19 |
| KR100494638B1 (ko) | 2005-06-13 |
| US20040174484A1 (en) | 2004-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4831716B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP5371063B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| US6078366A (en) | Array substrate comprising semiconductor contact layers having same outline as signal lines | |
| US8405808B2 (en) | Active matrix substrate and display unit provided with it | |
| JP3269787B2 (ja) | 液晶表示装置 | |
| JP2000019556A (ja) | 液晶表示装置 | |
| JPH0980416A (ja) | 液晶表示装置 | |
| JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR20090077117A (ko) | 표시 기판 및 이의 제조 방법 | |
| JP2002091342A (ja) | マトリクスアレイ基板 | |
| KR100302281B1 (ko) | 액정표시소자의 어레이기판과 어레이기판을 갖춘 액정표시소자및어레이기판의 제조방법 | |
| JP4370806B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| KR100257244B1 (ko) | 액정표시장치 | |
| KR101046923B1 (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| JPH11242241A (ja) | 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法 | |
| KR20080047085A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP4112672B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR100303440B1 (ko) | 평면구동방식의액정표시장치 | |
| KR100686235B1 (ko) | 액정 표시 장치용 기판 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| JP3294509B2 (ja) | 液晶表示装置 | |
| JP2001142097A (ja) | 液晶表示装置とその製造方法 | |
| JP3636424B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110602 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110916 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |