CN104007589A - 薄膜晶体管阵列基板及其制作方法 - Google Patents

薄膜晶体管阵列基板及其制作方法 Download PDF

Info

Publication number
CN104007589A
CN104007589A CN201410262232.4A CN201410262232A CN104007589A CN 104007589 A CN104007589 A CN 104007589A CN 201410262232 A CN201410262232 A CN 201410262232A CN 104007589 A CN104007589 A CN 104007589A
Authority
CN
China
Prior art keywords
data line
insulation course
hole
sweep trace
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410262232.4A
Other languages
English (en)
Inventor
王聪
施明宏
杜鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410262232.4A priority Critical patent/CN104007589A/zh
Priority to US14/370,774 priority patent/US9520414B2/en
Priority to PCT/CN2014/080244 priority patent/WO2015188394A1/zh
Publication of CN104007589A publication Critical patent/CN104007589A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种薄膜晶体管阵列基板，其特征在于，包括：基板(210)；扫描线(220)，设置在基板(210)上；数据线(240)，与扫描线(220)交叉设置；第一绝缘层(230)，设置在扫描线(220)与数据线(240)之间；第二绝缘层(250)，设置在第一绝缘层(230)上，并覆盖数据线(240)；公共电极层(260)，设置在第二绝缘层(250)上，并包括多个第一通孔(261)，其中，第一通孔(261)使第二绝缘层(250)暴露，并位于数据线(240)的上方。本发明还公开一种薄膜晶体管阵列基板的制作方法。本发明通过减小公共电极层与数据线的重叠面积，使公共电极层与数据线之间寄生电容减小，降低了数据线的负载，提高了对像素的充电效率，从而改善液晶显示面板的显示效果。

Description

薄膜晶体管阵列基板及其制作方法
技术领域
本发明涉及显示装置的制造领域，具体地讲，涉及一种薄膜晶体管阵列基板及其制作方法。
背景技术
液晶显示面板通常包括薄膜晶体管阵列基板、彩色滤光片基板及夹设于这两个基板之间的液晶层，其籍由分别施加电压至这两个基板，控制液晶层中的液晶分子扭转而实现光的通过或不通过，从而达到显示的目的。
在具有传统的平面内切换(In Plane Switching，IPS)广视角显示模式及边缘电场切换(Fringe Field Switching，FFS)显示模式的液晶显示面板中，薄膜晶体管阵列基板包括透明基板、设置在透明基板上的公共电极(Common Electrode)层、设置在公共电极层上的扫描线、设置在扫描线上并与扫描线交叉设置的数据线、设置在数据线上的像素电极(Pixel Electrode)及设置在公共电极层与扫描线之间、扫描线与数据线之间、数据线与像素电极之间的绝缘层。然而，在实际工作过程中，数据线与像素电极之间及扫描线与像素电极之间形成干扰电场，影响液晶层中液晶分子的面内翻转，从而影响液晶显示面板的画面显示效果。
为了改善这种不良现象，提出了一种薄膜晶体管阵列基板的新设计，具体为：薄膜晶体管阵列基板包括透明基板、在透明基板上形成的扫描线、在扫描线上形成并与扫描线交叉设置的数据线、设置在数据线上的公共电极(CommonElectrode)层、设置在公共电极层上的像素电极(Pixel Electrode)及设置在扫描线与数据线之间、数据线与公共电极层之间、公共电极层与像素电极之间的绝缘层。这样，可以有效的屏蔽数据线与像素电极之间及扫描线与像素电极之间形成的干扰电场。但是，在实际工作过程中，公共电极层与数据线的重叠部分以及公共电极层与扫描线的重叠部分会产生寄生电容，从而增加扫描线和数据线的负载，降低像素的充电效率，从而恶化了液晶显示面板的显示效果。
发明内容
为了解决上述现有技术存在的问题，本发明的目的在于提供一种薄膜晶体管阵列基板，包括：基板；扫描线，设置在所述基板上；数据线，与所述扫描线交叉设置；第一绝缘层，设置在所述扫描线与所述数据线之间；第二绝缘层，设置在所述第一绝缘层上，并覆盖所述数据线；公共电极层，设置在所述第二绝缘层上，并包括多个第一通孔，其中，所述第一通孔使所述第二绝缘层暴露，并位于所述数据线的上方。
进一步地，所述公共电极层还包括多个第二通孔，其中，所述第二通孔使所述第二绝缘层暴露，并位于所述扫描线的上方。
进一步地，所述第一通孔的形状为矩形，且所述第一通孔的宽度等于所述数据线的宽度。
进一步地，所述第一通孔位于所述数据线的正上方。
进一步地，所述第二通孔的形状为矩形，且所述第二通孔的宽度等于所述扫描线的宽度。
进一步地，所述第二通孔位于所述扫描线的正上方。
本发明的另一目的还在于提供一种薄膜晶体管阵列基板的制作方法，包括：在基板上沉积形成扫描线；在基板上沉积形成第一绝缘层，其中，所述第一绝缘层覆盖所述扫描线；在所述第一绝缘层上沉积形成数据线，其中，所述数据线与所述扫描线交叉设置；在所述第一绝缘层上沉积形成第二绝缘层，其中，所述第二绝缘层覆盖所述数据线；在所述第二绝缘层上沉积形成公共电极层；在公共电极层中形成多个第一通孔，其中，所述第一通孔使所述第二绝缘层暴露，并位于所述数据线的上方。
进一步地，所述制作方法还包括：在公共电极层中形成多个第二通孔，其中，所述第二通孔使所述第二绝缘层暴露，并位于所述扫描线的上方。
进一步地，所述第一通孔的形状为矩形，且所述第一通孔的宽度等于所述数据线的宽度；所述第二通孔的形状为矩形，且所述第二通孔的宽度等于所述扫描线的宽度。
进一步地，所述第一通孔位于所述数据线的正上方；所述第二通孔位于所述扫描线的正上方。
本发明的薄膜晶体管阵列基板及其制作方法，在屏蔽数据线与像素电极之间产生的干扰电场及扫描线与像素电极之间产生的干扰电场的同时，通过减小公共电极层与数据线的重叠面积以及公共电极层与扫描线的重叠面积，以使公共电极层与数据线之间寄生电容以及公共电极层与扫描线之间的寄生电容减小，降低了数据线和扫描线的负载，提高了对像素的充电效率，从而改善液晶显示面板的显示效果。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1是根据本发明的实施例的液晶显示面板的侧视示意图。
图2是根据本发明的实施例的薄膜晶体管阵列基板的局部平面示意图。
图3是图2所示的薄膜晶体管阵列基板沿剖线A-A’的剖切示意图。
图4是图2所示的薄膜晶体管阵列基板沿剖线B-B’的剖切示意图。
图5是根据本发明的实施例的薄膜晶体管阵列基板的制作方法的流程图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。
在附图中，相同的标号将始终被用于表示相同的元件。将理解的是，尽管在这里可使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开来。
图1是根据本发明的实施例的液晶显示面板的侧视示意图。图2是根据本发明的实施例的薄膜晶体管阵列基板的局部平面示意图。图3是图2所示的薄膜晶体管阵列基板沿剖线A-A’的剖切示意图。图4是图2所示的薄膜晶体管阵列基板沿剖线B-B’的剖切示意图。
参照图1至图4，根据本发明的实施例的液晶显示面板包括彩色滤光片基板100、薄膜晶体管阵列基板200以及夹设在彩色滤光片基板100和薄膜晶体管阵列基板200之间的液晶层300。
液晶层300中包括若干液晶分子。与薄膜晶体管阵列基板200相对设置的彩色滤光片基板100也称CF(Color Filter)基板，其通常包括基板(诸如透明玻璃基板)以及设置在基板上的黑色矩阵图案、彩色光阻层(诸如红(R)、绿(G)和蓝(B)滤光片图案)以及配向层等。鉴于本发明中采用的彩色滤光片基板100与现有液晶显示面板中的彩色滤光片基板相同，因此其具体结构可参照相关的现有技术，在此不再赘述。
薄膜晶体管阵列基板200也称TFT(Thin Film Transistor)基板，其包括基板210、多条扫描线220、第一绝缘层230、多条数据线240、第二绝缘层250、公共电极层260、第三绝缘层270及多个薄膜晶体管280。
基板210可例如是透明玻璃基板，但本发明并不限制于此。多条扫描线220设置在基板210上。第一绝缘层230设置在基板210上，并覆盖每条扫描线220。多条数据线240设置在第一绝缘层230上，并与多条扫描线220相交叉设置。也就是说，第一绝缘层230设置在多条扫描线220与多条数据线240之间，并位于基板210与多条数据线240之间。
当然，在本发明中，也可只在每条扫描线220与每条数据线240的交叉重叠处设置第一绝缘层230，这样，在每条扫描线220的与每条数据线240的不交叉处不设置第一绝缘层230，并且也不在基板210上设置第一绝缘层230。或者，在本发明中，只在每条扫描线220上设置第一绝缘层230，而在基板210上不设置第一绝缘层230。
第二绝缘层250设置在第一绝缘层230上，并覆盖多条数据线240。公共电极层260可采用透明导电材料，例如氧化铟锡(ITO)材料。公共电极层260设置在第二绝缘层250上，并包括多个第一通孔261，其中，每个第一通孔261裸漏出第二绝缘层250，并位于对应的每条数据线240上方。优选的，在本实施例中，每个第一通孔261位于对应的每条数据线240的正上方。
优选的，第一通孔261的形状可为矩形形状，该矩形的宽度W1等于数据线240的宽度W3。当然，应当理解，该矩形的宽度W1也可小于或大于数据线240的宽度W3。此外，在本发明中，第一通孔261的形状并不限制于矩形，其可为任何其他合适类型的形状，例如圆形、三角形等规则图形形状，或者例如不规则图形形状。
此外，进一步地，公共电极层260还包括多个第二通孔262，其中，每个第二通孔262裸漏出第二绝缘层250，并位于对应的每条扫描线220上方。优选的，在本实施例中，每个第二通孔262位于对应的每条扫描线220的正上方。
优选的，第二通孔262的形状可为矩形形状，该矩形的宽度W2等于扫描线220的宽度W4。当然，应当理解，该矩形的宽度W2也可小于或大于扫描线220的宽度W4。此外，在本发明中，第二通孔262的形状并不限制于矩形，其可为任何其他合适类型的形状，例如圆形、三角形等规则图形形状，或者例如不规则图形形状。
第三绝缘层270设置在公共电极层260上，并填充每个第一通孔261及每个第二通孔262。每相邻两条扫描线220与每相邻两条数据线240所围成的区域定义为像素区域290。每个薄膜晶体管280对应设置在每条扫描线220与每条数据线240的相互交叉区域。其中，所述薄膜晶体管280主要作用是向液晶层300中的液晶分子提供驱动电压，以使液晶分子进行偏转，从而使光线可穿过液晶层300，进而配合彩色滤光片基板100使液晶显示面板显示影像。每个薄膜晶体管280的像素电极281设置在第三绝缘层270上，并位于对应的像素区域290的上方。像素电极281可采用透明导电材料，例如氧化铟锡(ITO)材料。
此外，在本实施例中，第一绝缘层230、第二绝缘层250及第三绝缘层270可采用相同的绝缘材料形成，例如氮化硅等。
图5是根据本发明的实施例的薄膜晶体管阵列基板的制作方法的流程图。
参照图2至图5，在操作410中，在基板210上沉积形成多条扫描线220。这里，基板210可例如是透明玻璃基板，但本发明并不局限于此。扫描线220可采用金属材料，其可为Cr、Ti、Al、Mo、Cu、Nd中的一种或几种的合金。
在操作420中，在基板210上沉积形成第一绝缘层230，其中，第一绝缘层230覆盖多条扫描线220。这里，第一绝缘层230可采用氮化硅等绝缘材料形成。
在操作430中，在第一绝缘层230上沉积形成多条数据线240，其中，每条数据线240与每条扫描线220交叉设置。数据线240可采用金属材料，其可为Cr、Ti、Al、Mo、Cu、Nd中的一种或几种的合金。并且，每相邻两条扫描线220与每相邻两条数据线240所围成的区域定义为像素区域290。
当然，在本发明中，也可只在每条扫描线220与每条数据线240的交叉重叠处形成第一绝缘层230，这样，在每条扫描线220的与每条数据线240的不交叉处不设置第一绝缘层230，并且也不在基板210上设置第一绝缘层230。或者，在本发明中，只在每条扫描线220上形成第一绝缘层230，而在基板210上不设置第一绝缘层230。
在操作440中，在第一绝缘层230上沉积形成第二绝缘层250，其中，第二绝缘层250覆盖多条数据线240。这里，第一绝缘层230可采用氮化硅等绝缘材料形成。
在操作450中，在第二绝缘层250上沉积形成公共电极层260。这里，公共电极层260可采用透明导电材料，例如氧化铟锡(ITO)材料。
在操作460中，在公共电极层260中形成多个第一通孔261，其中，每个第一通孔261使第二绝缘层250暴露，并位于对应的每条数据线240的上方。优选的，在本实施例中，每个第一通孔261位于对应的每条数据线240的正上方。优选的，第一通孔261的形状可为矩形形状，该矩形的宽度W1等于数据线240的宽度W3。当然，应当理解，该矩形的宽度W1也可小于或大于数据线240的宽度W3。此外，在本发明中，第一通孔261的形状并不限制于矩形，其可为任何其他合适类型的形状，例如圆形、三角形等规则图形形状，或者例如不规则图形形状。
在操作470中，在公共电极层260中形成多个第二通孔262，其中，每个第二通孔262使第二绝缘层250暴露，并位于对应的每条扫描线220的上方。优选的，在本实施例中，每个第二通孔262位于对应的每条扫描线220的正上方。优选的，第二通孔262的形状可为矩形形状，该矩形的宽度W2等于扫描线220的宽度W4。当然，应当理解，该矩形的宽度W2也可小于或大于扫描线220的宽度W4。此外，在本发明中，第二通孔262的形状并不限制于矩形，其可为任何其他合适类型的形状，例如圆形、三角形等规则图形形状，或者例如不规则图形形状。
此外，在本发明中，操作460与操作470的操作顺序可置换，或者操作460与操作470同时进行。
在操作480中，在公共电极层260上沉积形成第三绝缘层270，并且使第三绝缘层270填充每个第一通孔261及每个第二通孔262。这里，第三绝缘层270可采用氮化硅等绝缘材料形成。
在操作490中，在第三绝缘层270上沉积形成多个像素电极281，其中，每个像素电极281位于对应的像素区域290的上方。这里，像素电极281可采用透明导电材料，例如氧化铟锡(ITO)材料。
综上所述，根据本发明的实施例的薄膜晶体管阵列基板及其制作方法，在屏蔽每条数据线240与像素电极281之间产生的干扰电场及每条扫描线220与像素电极281之间产生的干扰电场的同时，通过减小公共电极层260与每条数据线240的重叠面积以及公共电极层260与每条扫描线220的重叠面积，以使公共电极层260与每条数据线240之间寄生电容以及公共电极层260与每条扫描线220之间的寄生电容减小，降低了每条数据线240和每条扫描线220的负载，提高了对像素的充电效率，从而改善液晶显示面板的显示效果。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。

Claims (10)

1.一种薄膜晶体管阵列基板，其特征在于，包括：
基板(210)；
扫描线(220)，设置在所述基板(210)上；
数据线(240)，与所述扫描线(220)交叉设置；
第一绝缘层(230)，设置在所述扫描线(220)与所述数据线(240)之间；
第二绝缘层(250)，设置在所述第一绝缘层(230)上，并覆盖所述数据线(240)；
公共电极层(260)，设置在所述第二绝缘层(250)上，并包括多个第一通孔(261)，其中，所述第一通孔(261)使所述第二绝缘层(250)暴露，并位于所述数据线(240)的上方。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述公共电极层(260)还包括多个第二通孔(262)，其中，所述第二通孔(262)使所述第二绝缘层(250)暴露，并位于所述扫描线(220)的上方。
3.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一通孔(261)的形状为矩形，且所述第一通孔(261)的宽度等于所述数据线(240)的宽度。
4.根据权利要求1或3所述的薄膜晶体管阵列基板，其特征在于，所述第一通孔(261)位于所述数据线(240)的正上方。
5.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述第二通孔(262)的形状为矩形，且所述第二通孔(262)的宽度等于所述扫描线(220)的宽度。
6.根据权利要求2或5所述的薄膜晶体管阵列基板，其特征在于，所述第二通孔(262)位于所述扫描线(220)的正上方。
7.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括：
在基板(210)上沉积形成扫描线(220)；
在基板(210)上沉积形成第一绝缘层(230)，其中，所述第一绝缘层(230)覆盖所述扫描线(220)；
在所述第一绝缘层(230)上形成数据线(240)，其中，所述数据线(240)与所述扫描线(220)交叉设置；
在所述第一绝缘层(230)上形成第二绝缘层(250)，其中，所述第二绝缘层(250)覆盖所述数据线(240)；
在所述第二绝缘层(250)上形成公共电极层(260)；
在公共电极层(260)中形成多个第一通孔(261)，其中，所述第一通孔(261)使所述第二绝缘层(250)暴露，并位于所述数据线(240)的上方。
8.根据权利要求7所述的制作方法，其特征在于，还包括：
在公共电极层(260)中形成多个第二通孔(262)，其中，所述第二通孔(262)使所述第二绝缘层(250)暴露，并位于所述扫描线(220)的上方。
9.根据权利要求8所述的制作方法，其特征在于，所述第一通孔(261)的形状为矩形，且所述第一通孔(261)的宽度等于所述数据线(240)的宽度；所述第二通孔(262)的形状为矩形，且所述第二通孔(262)的宽度等于所述扫描线(220)的宽度。
10.根据权利要求8或9所述的制作方法，其特征在于，所述第一通孔(261)位于所述数据线(240)的正上方；所述第二通孔(262)位于所述扫描线(220)的正上方。
CN201410262232.4A 2014-06-12 2014-06-12 薄膜晶体管阵列基板及其制作方法 Pending CN104007589A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410262232.4A CN104007589A (zh) 2014-06-12 2014-06-12 薄膜晶体管阵列基板及其制作方法
US14/370,774 US9520414B2 (en) 2014-06-12 2014-06-18 Thin film transistor array substrate and method for manufacturing the same
PCT/CN2014/080244 WO2015188394A1 (zh) 2014-06-12 2014-06-18 薄膜晶体管阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410262232.4A CN104007589A (zh) 2014-06-12 2014-06-12 薄膜晶体管阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN104007589A true CN104007589A (zh) 2014-08-27

Family

ID=51368322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410262232.4A Pending CN104007589A (zh) 2014-06-12 2014-06-12 薄膜晶体管阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US9520414B2 (zh)
CN (1) CN104007589A (zh)
WO (1) WO2015188394A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104090402A (zh) * 2014-06-19 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104898335A (zh) * 2015-07-09 2015-09-09 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN106054471A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种平面场阵列基板及显示装置
CN108490651A (zh) * 2018-02-06 2018-09-04 昆山龙腾光电有限公司 阵列基板和液晶显示装置及驱动方法
CN110164880A (zh) * 2015-06-09 2019-08-23 群创光电股份有限公司 显示装置
CN112394586A (zh) * 2019-08-19 2021-02-23 和鑫光电股份有限公司 像素结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106773394B (zh) * 2016-10-14 2024-04-09 合肥京东方光电科技有限公司 一种阵列基板、显示面板及显示装置
CN106526992A (zh) * 2016-12-30 2017-03-22 深圳市华星光电技术有限公司 一种coa基板及液晶面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020131003A1 (en) * 2001-03-15 2002-09-19 Nec Corporation Active matrix type liquid crystal display device and method of manufacturing the same
US20040169808A1 (en) * 2003-02-27 2004-09-02 Hannstar Display Corporation Pixel structure of in-plane switching liquid crystal display device
CN101625493A (zh) * 2008-07-08 2010-01-13 三星电子株式会社 阵列基板及具有阵列基板的液晶显示装置
CN201788341U (zh) * 2010-08-31 2011-04-06 京东方科技集团股份有限公司 阵列基板、液晶面板及液晶显示器
CN102141710A (zh) * 2009-12-31 2011-08-03 乐金显示有限公司 薄膜晶体管阵列基板、包括该基板的液晶显示器及制造该基板的方法
CN103278971A (zh) * 2012-10-10 2013-09-04 上海天马微电子有限公司 薄膜晶体管阵列基板及其制造方法
KR20130103022A (ko) * 2012-03-09 2013-09-23 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
CN103487982A (zh) * 2013-08-19 2014-01-01 京东方科技集团股份有限公司 显示装置、阵列基板、像素结构及制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135939A1 (en) * 2003-01-14 2004-07-15 Fang-Chen Luo Liquid crystal display device with light shielding structure and method for forming the same
US7443477B2 (en) * 2005-09-06 2008-10-28 Hannstar Display Corporation In-plane switching liquid crystal display
US9239502B2 (en) * 2011-12-23 2016-01-19 Au Optronics Corporation Pixel structure with data line, scan line and gate electrode formed on the same layer and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020131003A1 (en) * 2001-03-15 2002-09-19 Nec Corporation Active matrix type liquid crystal display device and method of manufacturing the same
US20040169808A1 (en) * 2003-02-27 2004-09-02 Hannstar Display Corporation Pixel structure of in-plane switching liquid crystal display device
CN101625493A (zh) * 2008-07-08 2010-01-13 三星电子株式会社 阵列基板及具有阵列基板的液晶显示装置
CN102141710A (zh) * 2009-12-31 2011-08-03 乐金显示有限公司 薄膜晶体管阵列基板、包括该基板的液晶显示器及制造该基板的方法
CN201788341U (zh) * 2010-08-31 2011-04-06 京东方科技集团股份有限公司 阵列基板、液晶面板及液晶显示器
KR20130103022A (ko) * 2012-03-09 2013-09-23 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
CN103278971A (zh) * 2012-10-10 2013-09-04 上海天马微电子有限公司 薄膜晶体管阵列基板及其制造方法
CN103487982A (zh) * 2013-08-19 2014-01-01 京东方科技集团股份有限公司 显示装置、阵列基板、像素结构及制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104090402A (zh) * 2014-06-19 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US10153305B2 (en) 2014-06-19 2018-12-11 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and display device
CN110164880A (zh) * 2015-06-09 2019-08-23 群创光电股份有限公司 显示装置
CN104898335A (zh) * 2015-07-09 2015-09-09 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
WO2017004948A1 (zh) * 2015-07-09 2017-01-12 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104898335B (zh) * 2015-07-09 2018-10-19 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN106054471A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种平面场阵列基板及显示装置
CN108490651A (zh) * 2018-02-06 2018-09-04 昆山龙腾光电有限公司 阵列基板和液晶显示装置及驱动方法
CN112394586A (zh) * 2019-08-19 2021-02-23 和鑫光电股份有限公司 像素结构
CN112394586B (zh) * 2019-08-19 2023-10-17 和鑫光电股份有限公司 像素结构

Also Published As

Publication number Publication date
WO2015188394A1 (zh) 2015-12-17
US20150372010A1 (en) 2015-12-24
US9520414B2 (en) 2016-12-13

Similar Documents

Publication Publication Date Title
CN104007589A (zh) 薄膜晶体管阵列基板及其制作方法
US9595543B2 (en) Array substrate for liquid crystal display devices and method of manufacturing the same
CN102169259B (zh) 薄膜晶体管阵列基板及液晶显示装置
CN101241278B (zh) 边缘场开关模式lcd
CN101398581B (zh) 液晶显示面板
CN102937767B (zh) 阵列基板、显示装置和阵列基板的制作方法
US20170278868A1 (en) Array substrate and manufacturing method thereof, display device
CN105652531B (zh) 阵列基板以及平面转换液晶显示面板
CN106501981A (zh) 复合型液晶显示装置及其制作方法
CN103163703A (zh) 液晶显示设备及其制造方法
CN103311253B (zh) 薄膜晶体管阵列基板及其制作方法以及液晶显示装置
TWI631402B (zh) 陣列基板與顯示面板
CN104880873B (zh) 像素结构、显示面板和像素结构的制作方法
CN104570525B (zh) 液晶显示装置及其制造方法
KR20140005717A (ko) 프린지 필드형 액정표시장치
CN103744205B (zh) 彩膜基板及其制作方法、显示面板和液晶显示装置
CN105093744A (zh) 显示基板及其制作方法、显示器件
CN102929056B (zh) 一种阵列基板及其制造方法、显示装置
CN103984143A (zh) 显示面板
KR102062801B1 (ko) 프린지-필드형 액정표시장치 및 그 제조방법
CN104090402A (zh) 一种阵列基板及其制作方法、显示装置
WO2018225647A1 (ja) 表示装置用基板及び表示装置
CN205405014U (zh) 一种彩膜基板及集成触控显示面板
KR102537280B1 (ko) 표시 기판 및 이를 포함하는 액정 표시 장치
KR102251487B1 (ko) 프린지-필드형 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140827