JP2004272193A - 薄膜トランジスタを具備したフラットパネルディスプレイ - Google Patents

薄膜トランジスタを具備したフラットパネルディスプレイ Download PDF

Info

Publication number
JP2004272193A
JP2004272193A JP2003274643A JP2003274643A JP2004272193A JP 2004272193 A JP2004272193 A JP 2004272193A JP 2003274643 A JP2003274643 A JP 2003274643A JP 2003274643 A JP2003274643 A JP 2003274643A JP 2004272193 A JP2004272193 A JP 2004272193A
Authority
JP
Japan
Prior art keywords
channel region
sub
pixel
panel display
flat panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003274643A
Other languages
English (en)
Other versions
JP4005952B2 (ja
Inventor
Zaihon Gu
在 本 具
Ji Yong Park
志 容 朴
Shoichi Park
商 一 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2004272193A publication Critical patent/JP2004272193A/ja
Application granted granted Critical
Publication of JP4005952B2 publication Critical patent/JP4005952B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 駆動用ＴＦＴの活性層の大きさを変更せずに、同じ駆動電圧を加えた状態でもホワイトバランスを合わせられるフラットパネルディスプレイを提供する。また、各副画素に最適の電流を供給することによって適正な輝度を実現し、寿命が長いフラットパネルディスプレイを提供する。
【解決手段】 自発光素子を具備する複数の副画素を含む画素と、前記副画素の各々に備えられた、少なくともチャンネル領域を有する半導体活性層を具備し、前記自発光素子に電流を供給するために前記自発光素子に接続されてなる、駆動用薄膜トランジスタ（２０ｒ、２０ｇ、２０ｂ）とを含むフラットパネルディスプレイであって、前記半導体活性層のチャンネル領域が、少なくとも２つの前記副画素に関して相異なる方向に配置されてなることを特徴とするフラットパネルディスプレイである。
【選択図】 図１

Description

本発明は、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を具備したアクティブマトリックス（Active Matrix：ＡＭ）型フラットパネルディスプレイに係る。より詳細には、本発明は、多結晶シリコンを半導体活性層として具備し、各副画素別にその方向が異なる、薄膜トランジスタを具備したフラットパネルディスプレイに関する。
液晶ディスプレイ素子や、有機ＥＬディスプレイ素子または無機ＥＬディスプレイ素子などのフラットパネルディスプレイに使われる薄膜トランジスタは、各画素の動作を制御するスイッチング素子及び画素を駆動させる駆動素子として使われる。
このようなＴＦＴは、基板上に、高濃度の不純物でドーピングされたドレイン領域およびソース領域、ならびにドレイン領域とソース領域との間に形成されたチャンネル領域からなる半導体活性層を有する。この半導体活性層上には、ゲート絶縁膜及び半導体活性層のチャンネル領域上部のゲート絶縁膜上に形成されたゲート電極が形成される。前記半導体活性層はシリコンの結晶状態によって非晶質シリコンと多結晶シリコンとに区分される。
非晶質シリコンを利用したＴＦＴは低温蒸着が可能であるという長所があるが、電気的特性及び信頼性が低下し、かつ表示素子の大面積化が難しい。このため、最近では、多結晶シリコンが多く使用されている。多結晶シリコンは数十ないし数百ｃｍ２／Ｖ・ｓの高い電子移動度を有し、高周波動作特性及び漏れ電流値が低いため、高解像度かつ大面積のフラットパネルディスプレイに非常に適している。
前述したようなＴＦＴは、フラットパネルディスプレイにおいてスイッチング素子や画素の駆動素子として使われるが、能動駆動方式のＡＭ型有機ＥＬディスプレイは各副画素当り少なくとも２つのＴＦＴを具備する。
有機電界発光素子（以下、「ＥＬ素子」）は、アノード電極とカソード電極との間に有機物よりなる発光層を有する。ＥＬ素子においては、それら電極に正極及び負極電圧が各々印加されるにつれて、アノード電極から注入された正孔が、正孔輸送層を経由して発光層に移動する。電子は、カソード電極から電子輸送層を経由して発光層に注入される。この発光層で、電子と正孔とが再結合して励起子を生成し、この励起子が励起状態から基底状態に変化する際に、発光層の蛍光性分子が発光することによって画像を形成する。フルカラー有機ＥＬディスプレイの場合には、ＥＬ素子として赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の三色を発光する画素を具備させることによりフルカラーを実現する。
ところで、前記のような有機ＥＬディスプレイにおいて、各色彩を発光するＲ、Ｇ、Ｂの各発光層の発光効率（ｃｄ／Ａ）が色相別に異なる。また、このような発光層の輝度は各副画素に印加される電流値に大体比例する。このため、同じ電流を印加した場合に、ある色は輝度が低く、ある色は輝度が高くなり、適正な色バランスまたはホワイトバランスを得難い。例えば、Ｇ発光層の発光効率がＲ発光層及びＢ発光層に比べて３ないし６倍高いと、ホワイトバランスを合わせるためにはＲ及びＢ発光層にそれだけ多くの電流を流さなければならない。
このように、ホワイトバランスを合わせるための従来の方法として、駆動ラインを通じて供給される電圧、すなわち、Ｖｄｄ値を各画素別に別に印加する方法が開示されている（例えば、特許文献１参照）。
また、駆動用ＴＦＴのサイズを調節することによってホワイトバランスを合わせる方法が開示されている（例えば、特許文献２参照）。すなわち、駆動用ＴＦＴのチャンネル領域のチャンネル幅をＷとし、チャンネル長をＬとする時、その比であるＷ／ＬをＲ、Ｇ、Ｂの各画素別に別に設計してＲ、Ｇ、Ｂの各ＥＬ素子に流れる電流量を調節する方法である。
特許文献３には各画素の大きさが異なるように形成することによってホワイトバランスを合わせる方法が開示されている。すなわち、発光効率が最も高いＧ発光領域の発光面積をＲ及びＢ発光領域の発光面積に比べて最も小さく形成してホワイトバランス及び長寿命化を図る方法である。このような発光面積の差はアノード電極の面積による。
それ以外にも、データラインを通じて、Ｒ、Ｇ、Ｂ各画素別に異なる電圧を印加して、電流量を制御することによって、輝度を調節する方法が知られている。
ところで、前記のような方法は、多結晶シリコンを使用するフラットパネルディスプレイのＴＦＴにおける、その結晶構造を考慮していない。すなわち、ＴＦＴ活性層の配列方向及び多結晶シリコンの結晶方向を考慮する際に、それらの方向によって電子移動度が変わる可能性があり、この場合に前記のような方法によってもホワイトバランスを合わせられない問題が発生しうる。
一方、有機ＥＬ素子においては、各副画素あたりにＥＬ素子に流れる電流量が限界値を超えると、単位面積あたりの輝度が大きく増加し、これによりＥＬ素子の寿命が急激に縮まる。したがって、素子の寿命のためにも各副画素当り最適の電流量を供給しなければならない。
特開平５−１０７５６１号公報 特開２００１−１０９３９９号公報 特開２００１−２９０４４１号公報
本発明は前記問題点を解決するために案出されたものであり、本発明の目的は、駆動用ＴＦＴの活性層の大きさを変更せずに、同じ駆動電圧を加えた状態でもホワイトバランスを合わせられるフラットパネルディスプレイを提供することである。
本発明の他の目的は、各副画素に最適の電流を供給することによって適正な輝度を実現し、寿命が長いフラットパネルディスプレイを提供することである。
前記目的を達成するために、本発明は、自発光素子を具備する複数の副画素を含む画素と、前記副画素の各々に備えられた、少なくともチャンネル領域を有する半導体活性層を具備し、前記自発光素子に電流を供給するために前記自発光素子に接続されてなる、駆動用薄膜トランジスタとを含むフラットパネルディスプレイであって、前記半導体活性層のチャンネル領域が、少なくとも２つの前記副画素に関して相異なる方向に配置されてなることを特徴とするフラットパネルディスプレイを提供する。
本発明の他の特徴によれば、前記副画素は異なる色相を有する。
本発明の他の特徴によれば、前記チャンネル領域は、前記副画素の色相別に相異なる方向に配置されている。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、同一の駆動電圧が前記副画素に加えられた際に、前記副画素の自発光素子を流れる電流値に応じて決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記チャンネル領域の電子移動度に応じて決定されてなる。
本発明のさらに他の特徴によれば、前記半導体活性層は多結晶シリコンからなる。
本発明のさらに他の特徴によれば、前記多結晶シリコンは異方性結晶粒を有する。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記チャンネル領域を形成する多結晶シリコンの結晶粒界の方向に応じて決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、同一の駆動電圧が各副画素に加えられた際に、前記副画素を流れる電流値に比例する、前記副画素のチャンネル領域において電流が流れる方向と前記チャンネル領域を形成する前記多結晶シリコンの結晶粒界とがなす角度に応じて決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記チャンネル領域の電子移動度に比例する、前記副画素のチャンネル領域において電流が流れる方向と前記チャンネル領域を形成する前記多結晶シリコンの結晶粒界とがなす角度に応じて決定されてなる。
本発明のさらに他の特徴によれば、前記多結晶シリコンは、レーザーによる結晶化法により形成されてなる。
本発明はまた前記の目的を達成するために、自発光素子を具備する、赤色、緑色及び青色の副画素を含む画素と、前記副画素の各々に備えられた、少なくともチャンネル領域を有する半導体活性層を具備し、前記自発光素子に電流を供給するために前記自発光素子に接続されてなる、駆動用薄膜トランジスタとを含むフラットパネルディスプレイであって、前記半導体活性層のチャンネル領域が、前記副画素の色相別に相異なる方向に配置されてなることを特徴とするフラットパネルディスプレイを提供する。
本発明の他の特徴によれば、前記チャンネル領域の方向は、同一の駆動電圧が前記副画素に加えられた際に、前記副画素の自発光素子を流れる電流値に応じて決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記緑色の副画素の自発光素子を流れる電流値が最も低くなる方向に決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記電流値が赤色、青色及び緑色の副画素の順に低くなる方向に決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記チャンネル領域の電子移動度に応じて決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記緑色の副画素の駆動用薄膜トランジスタにおける前記半導体活性層のチャンネル領域の電子移動度が、最も低くなる方向に決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記半導体活性層のチャンネル領域の電子移動度が、赤色、青色及び緑色の副画素の順に低くなる方向に決定されてなる。
本発明のさらに他の特徴によれば、前記半導体活性層は多結晶シリコンよりなる。
本発明のさらに他の特徴によれば、前記多結晶シリコンは異方性結晶粒を有する。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記チャンネル領域を形成する多結晶シリコンの結晶粒界の方向により決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記緑色の副画素のチャンネル領域において電流が流れる方向と前記緑色の副画素のチャンネル領域を形成する前記多結晶シリコンの結晶粒界とがなす角度が、他の副画素における角度より大きくなるように決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記赤色の副画素のチャンネル領域において電流が流れる方向と前記赤色の副画素のチャンネル領域を形成する前記多結晶シリコンの結晶粒界とがなす角度が、他の副画素における角度より小さくなるように決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記副画素のチャンネル領域において電流が流れる方向と前記チャンネル領域を形成する多結晶シリコンの結晶粒界とがなす角度が、緑色、青色及び赤色の副画素の順に小さくなる方向に決定されてなる。
本発明のさらに他の特徴によれば、前記多結晶シリコンは、平行に配列された第１結晶粒界と、前記第１結晶粒界の間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とからなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記チャンネル領域を形成する多結晶シリコンの前記第１結晶粒界の方向によって決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記緑色の副画素のチャンネル領域において電流が流れる方向と前記緑色の副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界とがなす角度が、他の副画素における角度より小さくなるように決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記赤色の副画素のチャンネル領域において電流が流れる方向と前記赤色の副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界とがなす角度が、他の副画素における角度より大きくなるように決定されてなる。
本発明のさらに他の特徴によれば、前記チャンネル領域の方向は、前記副画素のチャンネル領域において電流が流れる方向と前記副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界とがなす角度が、緑色、青色及び赤色の順に大きくなるように決定されてなる。
本発明のさらに他の特徴によれば、前記緑色の副画素のチャンネル領域において電流が流れる方向は、前記緑色の副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界に対して平行である。
本発明のさらに他の特徴によれば、前記赤色の副画素のチャンネル領域において電流が流れる方向は、前記赤色の副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界に対して垂直である。
本発明のさらに他の特徴によれば、前記多結晶シリコンは、レーザーによる結晶化法により形成されてなる。
本発明によれば、次のような効果を得ることができる。
第１に、ＴＦＴの半導体活性層の大きさや駆動電圧を変更せずに、同じ大きさの半導体活性層を有するフラットパネルディスプレイであっても、ホワイトバランスを合わせることができる。
第２に、副画素別に適正電流を供給できるので、適正輝度を得ることができ、かつ寿命が短くなることを防止できる。
第３に、各画素あたりの駆動用ＴＦＴが占める面積を広げずに素子に流れる電流量だけを調節することによって、開口率の減少問題を解決でき、信頼性が向上する。
以下、添付した図面を参照して、本発明の望ましい実施例を詳細に説明する。
図１は、本発明のフラットパネルディスプレイのうち、望ましい一実施例に関するＡＭ型有機ＥＬディスプレイのＴＦＴ半導体活性層構造を説明するための平面図である。図１によれば、前記有機ＥＬディスプレイの各画素は、Ｒ、Ｇ及びＢの副画素が縦方向（図１で上下方向）に反復して配置されるように備えられている。しかし、このような画素の構成は、必ずこれに限定される必要はなく、各色相の副画素がモザイク状、格子状など多様なパターンに配列されて画素を構成していてもよい。
このような有機ＥＬディスプレイは、複数のゲートライン５１が横方向（図１で左右方向）に配設され、複数のデータライン５２が縦方向に配設されている。そして、電力を供給するための駆動ライン５３も縦方向に配設されている。それらゲートライン５１、データライン５２及び駆動ライン５３は一つの副画素を取り囲むように備わる。
一方、前記のような構成において、Ｒ、Ｇ及びＢ画素の各副画素は第１ＴＦＴと、第２ＴＦＴの少なくとも２つのＴＦＴを具備するが、前記第１ＴＦＴ（１０ｒ、１０ｇ、１０ｂ）はゲートライン５１の信号によって素子の動作を制御するスイッチングＴＦＴとなり、前記第２ＴＦＴ（２０ｒ、２０ｇ、２０ｂ）は素子を駆動する駆動用ＴＦＴとなる。もちろん、このようなＴＦＴの数及び配置はディスプレイの特性及び駆動方法によって多様な数が存在し、その配置方法も多様に存在することはもちろんである。
それら第１ＴＦＴ（１０ｒ、１０ｇ、１０ｂ）及び第２ＴＦＴ（２０ｒ、２０ｇ、２０ｂ）は、各々半導体活性層である第１活性層（１１ｒ、１１ｇ、１１ｂ）及び第２活性層（２１ｒ、２１ｇ、２１ｂ）を有するが、それら半導体活性層（以下、単に「活性層」とも記載）は各々後述するチャンネル領域（図示せず）を有する。前記チャンネル領域は、第１活性層（１１ｒ、１１ｇ、１１ｂ）及び第２活性層（２１ｒ、２１ｇ、２１ｂ）のほぼ中央部に位置し、ゲート電極の下に、ゲート電極から絶縁されて存在する。
図１に示したように、前記駆動用ＴＦＴをなす第２活性層は、各副画素別に相異なる方向を有するように配置される。本発明の望ましい一実施例によれば、それら第２活性層は各色相別に別の方向を有するように配置される。すなわち、Ｒ画素を構成する第２活性層２１ｒ、Ｇ画素を構成する第２活性層２１ｇ、およびＢ画素を構成する第２活性層２１ｂが、それぞれ相異なる方向を向くように配置される。したがって、Ｒ、Ｇ、Ｂの色相を有する各副画素が図１のようなストライプ状に配列されておらず、モザイク状に配列されている場合には、第２活性層の方向に関しても、モザイク状に配列される。
各副画素の色相がＲ、Ｇ、Ｂ以外に他の色相で構成されている場合、他の色相に関しても、色相別に方向を別にして配置されうる。なお、本発明のフラットパネルディスプレイにおいては、半導体活性層のチャンネル領域が、少なくとも２つの副画素に関して相異なる方向に配置されていればよい。ここで、「２つの副画素に関して相異なる方向に配置」とは、画素中に含まれるある副画素におけるチャンネル領域の方向が、同じ画素中に含まれる他の副画素におけるチャンネル領域の方向と異なることを意味する。好ましくは、副画素が異なる色相を有する。また、好ましくは、チャンネル領域は、副画素の色相別に相異なる方向に配置される。つまり、副画素として、Ｒ、Ｇ、およびＢが用いられるのであれば、Ｒ、Ｇ、Ｂ別に、チャンネル領域の方向が決定されるとよい。なお、以下の説明においては、副画素が、Ｒ、Ｇ、およびＢからなる実施例について示すが、副画素として他の副画素が含まれる形態など、他の形態についても同様であり、副画素がＲ、Ｇ、およびＢからなる形態に限定する意図ではない。
本発明の望ましい一実施例によれば、前記第１活性層（１１ｒ、１１ｇ、１１ｂ）及び第２活性層（２１ｒ、２１ｇ、２１ｂ）は、多結晶シリコン薄膜により形成される。そして、前述したように、前記第２活性層（２１ｒ、２１ｇ、２１ｂ）はＲ、Ｇ、Ｂ色の画素別に、相異なる方向を有するように配置されている。この時、少なくとも、第２活性層（２１ｒ、２１ｇ、２１ｂ）のうち、その中央部分を形成するチャンネル領域が、相異なる方向を向いていれば十分である。ただし、チャンネル領域のみの方向を制御すると構造設計が複雑になる傾向があるため、図示するように、第２活性層全体が他の方向を有していてもよい。以下では、ＴＦＴの半導体活性層におけるチャンネル領域の方向について、活性層の方向として説明するが、これはチャンネル領域の方向だけを制御してもよいことを意味する。つまり、以下の説明においては、活性層の方向を制御する実施例を示すが、活性層の方向を制御する形態に限定されるのではなく、チャンネル領域のみの方向を制御する形態も含まれる。これは、後述するあらゆる実施例でも同様である。
本発明によれば、このように駆動用ＴＦＴとして使われる第２ＴＦＴの活性層のチャンネル領域が、Ｒ、Ｇ、Ｂの各表示画素別に別の方向を向いているため、活性層の大きさを同一にし、同一の駆動電圧が用いられる場合であっても、各画素のホワイトバランスを合わせられる。以下ではこのような原理をより詳細に説明する。
前記のように、有機ＥＬディスプレイにおいては、Ｒ、Ｇ、Ｂの各画素の発光効率が異なるため、各発光層の輝度に差が生じていた。したがって、同一電流値が流れる際に、ホワイトバランスを合わせることができなかった。参考までに、表１に、現在有機ＥＬディスプレイで一般的に広く使われるＲ、Ｇ、Ｂの有機発光層の発光効率と、ホワイトバランスを満足させるためにＲ、Ｇ、Ｂの各副画素に流すべき電流値とを示す。
Figure 2004272193
 表１に示すように、ホワイトバランスを合わせるために流れるべき電流値は、Ｇ副画素が最も小さく、Ｂ副画素がその次であり、Ｒ副画素が最も大きい。
このような電流値の差は、自発光素子に電流を供給する駆動用ＴＦＴである、図１の第２ＴＦＴ（２０ｒ、２０ｇ、２０ｂ）の活性層を、相異なる方向を向くように配置することによって、補正されうる。すなわち、Ｒ、Ｇ、Ｂの各副画素の第２ＴＦＴ（２０ｒ、２０ｇ、２０ｂ）の活性層を、相異なる方向を向くように形成することによって、各副画素の発光素子、例えば、ＥＬ素子に供給される電流値が変わる。
換言すれば、前記第２ＴＦＴ（２０ｒ、２０ｇ、２０ｂ）の活性層の方向が、同じ駆動電圧が印加された際に各副画素の自発光素子を流れる電流値に応じて決定され、ホワイトバランスが調整される。つまり、各副画素の自発光素子を流れる電流値を考慮して、ホワイトバランスが調整されるように、第２ＴＦＴの活性層の方向が決定される。表１の副画素を用いる場合を想定すれば、ホワイトバランスを合わせるために、最も輝度が高いＧ副画素の電流値が最も低くなる方向にＧ副画素の第２ＴＦＴ２０ｇの活性層の方向が制御される。表１のように、Ｒ、Ｂ及びＧの順に電流比が小さくなる場合には、望ましくは、各副画素の電流値が、Ｒ、Ｂ及びＧ副画素の順に低くなる方向に、Ｒを表示する第２ＴＦＴ２０ｒ、Ｂを表示する第２ＴＦＴ２０ｂ、Ｇを表示する第２ＴＦＴ２０ｇの各活性層の方向を調節する。すなわち、Ｒ副画素の電流値が最も大きくなるように、Ｒを表示する第２活性層２１ｒの方向を決定し、Ｂ副画素の電流値がその次に大きくなるようにＢ第２活性層２１ｂの方向を決定し、Ｇ副画素の電流値が最も小さくなるようにＧ第２活性層２１ｇの方向を決定する。これにより、各副画素の輝度は補正されて、フラットパネルディスプレイのホワイトバランスが合わせられる。
第２ＴＦＴの活性層の方向は、活性層のチャンネル領域の電子移動度に応じて、決定されてもよい。つまり、チャンネル領域の電子移動度を考慮して、ホワイトバランスが調整されるように、第２ＴＦＴの活性層の方向が決定される。活性層のチャンネル領域での電子移動度が大きければ、より多くの電流が流れ、チャンネル領域での電子移動度が小さければ、より少ない電流が流れるからである。
具体的には、ホワイトバランスを合わせるために、最も発光効率が高いＧ副画素の駆動用ＴＦＴにおける半導体活性層のチャンネル領域の電子移動度が最も低くなる方向に、Ｇ副画素の第２ＴＦＴ２０ｇにおける活性層の方向が決定される。望ましくは、各副画素の第２ＴＦＴにおける活性層チャンネル領域の電子移動度が、Ｒ、Ｂ及びＧ副画素の順に低くなる方向に、Ｒを表示する第２ＴＦＴ２０ｒ、Ｂを表示する第２ＴＦＴ２０ｂ、Ｇを表示する第２ＴＦＴ２０ｇの各活性層の方向が決定される。すなわち、Ｒ副画素のＲ第２活性層２１ｒにおけるチャンネル領域の電子移動度が最も大きくなるように、Ｒ第２活性層２１ｒの方向を決定し、Ｂ副画素のＢ第２活性層２１ｂにおけるチャンネル領域の電子移動度がその次に大きくなるように、Ｂ第２活性層２１ｂの方向を決定し、Ｇ副画素のＧ第２活性層２１ｇにおけるチャンネル領域の電子移動度が最も小さくなるように、Ｇ第２活性層２１ｇの方向を決定する。これにより、各副画素での電流値に関して前述のような差が生じ、各副画素の輝度は補正されて、フラットパネルディスプレイのホワイトバランスが合わせられる。
各副画素における電流値及び電子移動度は、活性層を形成する材料、例えば、多結晶シリコン薄膜の結晶構造により変わる。すなわち、多結晶シリコン薄膜の結晶構造を変化させることによって、前述したような電流値の差及び電子移動度の差が生じうる。以下、これをより詳細に説明する。
図２は、ＴＦＴの活性層をなす多結晶シリコン薄膜の異方性結晶構造を示す図である。図２のような異方性結晶構造を有する多結晶シリコン薄膜は、非晶質シリコン薄膜を公知の連続側面結晶化法（ＳＬＳ：Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ、以下、「ＳＬＳ法」と記載）により結晶化することによって、形成されうる。しかし、前記異方性結晶構造は、必ずしもＳＬＳ法により形成された結晶構造に限定されない。多結晶シリコン薄膜の結晶構造が異方性を有すれば、いかなる結晶化法でも適用できる。望ましくはレーザーによる結晶化法が使われる。
前記ＳＬＳ法は、シリコンの結晶粒が液相と固相との境界面でその境界面に対して垂直な方向に成長するという事実を利用した技術である。マスクを利用してレーザービームを透過させて非晶質シリコンの一部を溶融し、この溶融されたシリコンの部分と溶融されていないシリコンの部分との境界から、溶融されたシリコンの部分に結晶成長させることによって結晶化する方法である。
このようなＳＬＳ法により形成された結晶構造は、図２に示したように、互いに所定間隔離れた複数の第１結晶粒界６１と、この第１結晶粒界６１の間に第１結晶粒界６１にほぼ垂直な方向に延びた第２結晶粒界６２とからなる。前記第１結晶粒界６１は、互いに出会う第２結晶粒界６２によって形成される。第２結晶粒界６２は、マスクを通過した光によって溶融され、成長する。このようなシリコン薄膜６０は、第１結晶粒界６１の間に縦方向に形成された第２結晶粒界６２を有する。第２結晶粒界は、より密度が高い。
このような第１結晶粒界６１及び第２結晶粒界６２を有するシリコン薄膜６０が、異方性結晶粒からなる異方性結晶構造を有すると、チャンネル領域の方向によってＴＦＴ特性が異なり、ＴＦＴに異方性が付与されうる。図示した結晶構造を有するシリコン薄膜６０に、活性層のチャンネル領域をいずれの方向に形成するかによって、チャンネル領域での電子移動度及び電流値を制御できる。つまり、チャンネル領域の方向は、同一の駆動電圧が各副画素に加えられた際に、副画素を流れる電流値に比例する、副画素のチャンネル領域において電流が流れる方向と、チャンネル領域を形成する多結晶シリコンの結晶粒界とがなす角度に応じて決定されてもよい。また、チャンネル領域の方向は、チャンネル領域の電子移動度に比例する、副画素のチャンネル領域において電流が流れる方向と、チャンネル領域を形成する多結晶シリコンの結晶粒界とがなす角度に応じて決定されてもよい。多結晶シリコンの結晶粒界の方向および各副画素の自発光素子を流れる電流値および／または電子移動度を考慮して、ホワイトバランスが調整されるように、第２ＴＦＴの活性層の方向が決定される。これについて、以下詳細に説明する。
図３及び図４は、第１結晶粒界６１と活性層のチャンネル領域において電流が流れる方向とがなす角度によって、チャンネル領域での電子移動度及び電流比がどのように変わるかを示すグラフである。ここで回転角度は、第２結晶粒界６２にほぼ垂直な方向に備えられた第１結晶粒界６１と活性層のチャンネル領域において電流が流れる方向とがなす角度を示す。
図３において、Ｐは、ソース領域及びドレイン領域にＰ型不純物が添加された素子で測定されたＴＦＴの電子移動度を示す。Ｎは、ソース領域及びドレイン領域にＮ型不純物が添加されて測定されたＴＦＴの電子移動度を示す。図３に示すように、ＴＦＴのチャンネル領域での電子移動度は、活性層のチャンネル領域において電流が流れる方向と第１結晶粒界６１とがなす角度が大きくなるほど増大する。つまり、活性層のチャンネル領域と第１結晶粒界６１とがなす角度が０゜から９０゜に増加するほど、前記電子移動度が増大する。
このような現象は、キャリアの移動に対する抵抗成分が、どの程度多いかという観点から説明されうる。活性層のチャンネル領域において電流が流れる方向が、第１結晶粒界６１と０゜をなす場合、すなわち、第２結晶粒界６２とほぼ垂直に配置された場合には、キャリアの移動時に第２結晶粒界６２とキャリアの移動方向とが垂直になるので、キャリアの移動に対する抵抗成分が大きく、電子移動度が落ちる。活性層のチャンネル領域の方向が第１結晶粒界６１と９０゜をなす場合、すなわち、第２結晶粒界６２とほぼ平行に配置された場合には、キャリアの移動時に結晶粒界６２とキャリアの移動方向とが平行になるのでキャリアの移動に対する抵抗成分が少なく、電子移動度が大きい。
このような電子移動度の差は図４に示したように、電流比の差により現れる。図４からは、活性層のチャンネル領域において電流が流れる方向と第１結晶粒界とがなす角度が増大するにつれて、電流比が増大することが分かる。図４によれば、活性層のチャンネル領域において電流が流れる方向と第１結晶粒界とがなす角度が９０゜になる際、すなわち、チャンネル領域と第２結晶粒界とがほぼ平行になる場合の電流値が、チャンネル領域において電流が流れる方向と第１結晶粒界とがなす角度が０゜である場合の電流値より、３．５倍以上となる。したがって、例えば、最も多くの電流値を必要とするＲ副画素の駆動用ＴＦＴにおけるチャンネル領域を、そのチャンネル領域において電流が流れる方向と第１結晶粒界とがなす角度が９０゜になるように設計し、最も少ない電流値を必要とするＧ副画素の駆動用ＴＦＴにおけるチャンネル領域を、そのチャンネル領域において電流が流れる方向と第１結晶粒界とがなす角度が０゜になるように設計すれば、活性層の大きさを同一にしてかつ同じ駆動電圧を印加してもホワイトバランスを合わせることができる。この時、もちろんＢ副画素の駆動用ＴＦＴのチャンネル領域は０゜と９０゜との間の値から適当な値を選んで回転させればよい。上の表１のようなデータを有する素子では、そのチャンネル領域において電流が流れる方向と第１結晶粒界とがなす角度を、約７０゜〜７５゜の範囲内で設計すればよい。
図５は、図２に示したようなシリコン薄膜に、第２結晶粒界６２の方向に対して相異なる方向を有するようにＲ第２活性層２１ｒ、Ｇ第２活性層２１ｇ及びＢ第２活性層２１ｂを形成することを概念的に示す図である。
図５においては、Ｒ第２活性層２１ｒは、そのチャンネル領域Ｃ１が、第２結晶粒界６２にほぼ平行な方向、すなわち、第１結晶粒界６１と９０゜をなす方向に配置されている。換言すれば、赤色の副画素のチャンネル領域において電流が流れる方向は、赤色の副画素のチャンネル領域を形成する多結晶シリコンの第１結晶粒界に対して垂直である。Ｇ第２活性層２１ｇは、そのチャンネル領域Ｃ２が、第２結晶粒界６２に垂直な方向、すなわち、第１結晶粒界６１と０゜をなす方向に配置されている。換言すれば、緑色の副画素のチャンネル領域において電流が流れる方向は、緑色の副画素のチャンネル領域を形成する多結晶シリコンの第１結晶粒界に対して平行である。そして、Ｂ第２活性層２１ｂは、そのチャンネル領域Ｃ３が、第２結晶粒界６２、すなわち、第１結晶粒界６１にやや傾くように配置されている。
各第２活性層（２１ｒ、２１ｇ、２１ｂ）の傾斜角度は、使われる有機物によって変わる。あらかじめ各画素の輝度及びホワイトバランスを合わせるための電流比を求めた後、Ｇ副画素を基準として各副画素の第２活性層の傾斜値を設定すればよい。
このような方法により第２ＴＦＴ（２０ｒ、２０ｇ、２０ｂ）の第２活性層（２１ｒ、２１ｇ、２１ｂ）の方向を決定して、図１のような有機ＥＬディスプレイを形成する。図１には図示されていないが、図５に示されている第２結晶粒界６２は、図の縦方向（上下方向）に形成されており、第１結晶粒界６１は図の横方向（左右方向）に形成されている。Ｒ副画素については、第２ＴＦＴ２０ｒの第２活性層２１ｒが、いずれも第１結晶粒界６１に垂直な方向に配置されている。このため、第２活性層２１ｒの電子移動度が大きくなり、同じ駆動電圧でもＥＬ素子にさらに多くの電流が供給される。Ｇ副画素については、第２ＴＦＴ２０ｇの第２活性層２１ｇが、いずれも第１結晶粒界６１に平行な方向に配置されている。このため、電子移動度が小さくなり、同じ駆動電圧でもＲ画素に比べて少ない電流がＥＬ素子に供給される。また、Ｂ副画素については、第２ＴＦＴ２０ｂの第２活性層２１ｂが、いずれも第１結晶粒界６１からやや傾いて配置されている。このため、電子移動度及び電流量がＲとＧとの間の値となる。これらの機構により、Ｒ、Ｇ、Ｂの副画素間で、ホワイトバランスが合致する。
このように、好ましくは、チャンネル領域の方向は、緑色の副画素のチャンネル領域において電流が流れる方向と緑色の副画素のチャンネル領域を形成する多結晶シリコンの結晶粒界とがなす角度が、他の副画素における角度より大きくなるように決定される。また、チャンネル領域の方向は、赤色の副画素のチャンネル領域において電流が流れる方向と赤色の副画素のチャンネル領域を形成する多結晶シリコンの結晶粒界とがなす角度が、他の副画素における角度より小さくなるように決定される。Ｒ、Ｇ、Ｂの副画素を用いる場合には、好ましくは、チャンネル領域の方向は、副画素のチャンネル領域において電流が流れる方向とチャンネル領域を形成する多結晶シリコンの結晶粒界とがなす角度が、緑色、青色及び赤色の副画素の順に小さくなる方向に決定される。
そして、多結晶シリコンが、前記第１結晶粒界と前記第２結晶粒界とからなる場合には、好ましくは、チャンネル領域の方向は、チャンネル領域を形成する多結晶シリコンの第１結晶粒界の方向によって決定される。より好ましくは、チャンネル領域の方向は、緑色の副画素のチャンネル領域において電流が流れる方向と前記緑色の副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界とがなす角度が、他の副画素における角度より小さくなるように決定される。チャンネル領域の方向は、前記赤色の副画素のチャンネル領域において電流が流れる方向と前記赤色の副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界とがなす角度が、他の副画素における角度より大きくなるように決定されてもよい。チャンネル領域の方向は、前記副画素のチャンネル領域において電流が流れる方向と前記副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界とがなす角度が、緑色、青色及び赤色の順に大きくなるように決定されてもよい。
一方、図１に示したような本発明の望ましい一実施例で、スイッチング素子である第１ＴＦＴ（１０ｒ、１０ｇ、１０ｂ）の第１活性層（１１ｒ、１１ｇ、１１ｂ）の方向が、Ｒ第２活性層２１ｒと同じく、結晶粒界６２に平行に配置されている。これは、スイッチング素子である第１ＴＦＴ（１０ｒ、１０ｇ、１０ｂ）の電子移動度を大きくさせ、スイッチング特性を向上させるためである。図１では第２ＴＦＴ（２０ｒ、２０ｇ、２０ｂ）の第２活性層（２１ｒ、２１ｇ、２１ｂ）の方向だけが、各副画素別に別に調節されている。しかし、同様の改良を、スイッチング素子である第１ＴＦＴ（１０ｒ、１０ｇ、１０ｂ）の第１活性層（１１ｒ、１１ｇ、１１ｂ）にも適用可能である。
以上説明した有機ＥＬディスプレイの各画素の構造について、図６〜図９を用いて説明する。
図６は、図１の副画素のうち、Ｇ副画素に関する部分拡大平面図である。しかし、このような構造は、Ｇ画素に限定されず、他の副画素にも同様に適用されうる。以下の説明では、これを特定の副画素ではなく本発明が適用される不特定のいずれかの副画素も意味する。図面符号も特定の副画素ではなく、不特定の副画素を示す。
図７は、図６に示した不特定の副画素に対する等価回路図である。図７に示すように、本発明の望ましい一実施例に関するＡＭ有機ＥＬディスプレイの各副画素は、スイッチング用の第１ＴＦＴ１０と、駆動用の第２ＴＦＴ２０の２つのＴＦＴと、キャパシタ３０及び一つのＥＬ素子４０とからなる。ただし、ＴＦＴ及びキャパシタの数は、これに限定されない。所望の素子設計に応じて、より多くのＴＦＴ及びキャパシタが具備されうる。
第１ＴＦＴ１０は、ゲートライン５１に印加されるスキャン信号に駆動されて、データライン５２に印加されるデータ信号を伝達する役割をする。第２ＴＦＴ２０は前記第１ＴＦＴ１０を通じて伝えられるデータ信号により、すなわち、ゲートとソース間の電圧差Ｖｇｓによって、ＥＬ素子４０に流入される電流量を決定する。キャパシタ３０は第１ＴＦＴ１０を通じて伝えられるデータ信号を、１フレームの期間、貯蔵する役割を果たす。
このような回路を実現するために、図６、図８及び図９のような構造を有する有機ＥＬディスプレイが形成される。これをより詳細に説明する。
図６、図８及び図９に示すように、ガラス材の絶縁基板１に、バッファ層２が形成されており、このバッファ層２の上部に第１ＴＦＴ１０、第２ＴＦＴ２０、キャパシタ３０及びＥＬ素子４０が具備される。
図示するように、前記第１ＴＦＴ１０はゲートライン５１に接続され、ＴＦＴオン／オフ信号を印加するゲート電極１３と、ゲート電極１３の上部に形成されてかつデータライン５２と接続して第１活性層１１にデータ信号を供給するソース電極１４と、第１ＴＦＴ１０とキャパシタ３０とを連結してキャパシタ３０に電源を供給するドレイン電極１５とより構成される。第１活性層１１とゲート電極１３との間にはゲート絶縁膜３が備えられている。
充電用キャパシタ３０は、第１ＴＦＴ１０と第２ＴＦＴ２０との間に位置して１フレームの期間、第２ＴＦＴ２０を駆動させるのに必要な駆動電圧を貯蔵する。図６及び図８に示すように、第１ＴＦＴ１０のドレイン電極１５と接続する第１電極３１；第１電極３１の上部に第１電極３１とオーバーラップされるように形成され、電力を印加する駆動ライン５３と電気的に連結される第２電極３２；及び第１電極３１と第２電極３２との間に形成されて誘電体として使われる層間絶縁膜４から構成される。もちろん、このような充電用キャパシタ３０の構造は必ずこれに限定されることではなく、ＴＦＴのシリコン薄膜とゲート電極１３の導電層とが第１及び第２電極として使われ、ゲート絶縁層が誘電層として使われることもあり、それ以外にも多様な方法により形成できる。
第２ＴＦＴ２０は図６及び図９に示したように、キャパシタ３０の第１電極３１と連結されてＴＦＴオン／オフ信号を供給するゲート電極２３；ゲート電極２３の上部に形成されて駆動ライン５３と接続して第２活性層２１に駆動のためのレファレンス共通電圧を供給するソース電極２４；及び第２ＴＦＴ２０とＥＬ素子４０とを連結してＥＬ素子４０に駆動電源を印加するドレイン電極２５から構成される。第２活性層２１とゲート電極２３との間にはゲート絶縁膜３が備えられている。ここで、第２活性層２１のチャンネル領域は副画素の色相によってその結晶粒界と平行、垂直、または傾いて配列されている。
一方、ＥＬ素子４０は電流が流れることによって、Ｒ、Ｇ、Ｂの光を発光して所定の画像情報を表示する。図６及び図９に示したように、第２ＴＦＴ２０のドレイン電極２５に連結されてこれよりプラス電源を供給されるアノード電極４１；画素全体を覆うように備えられてマイナス電源を供給するカソード電極４３；及びアノード電極４１及びカソード電極４３の間に配置されて発光する有機発光膜４２から構成される。図面の未説明符号である５はＳｉＯ２等よりなる絶縁性パッシベーション膜であり、６はアクリルなどよりなる絶縁性平坦化膜である。
以上説明したような本発明の望ましい実施例による有機ＥＬディスプレイの層状構造は必ず前述したところに限定されず、それ以外のいかなる構造も本発明に適用可能なのはもちろんである。
前述したような構造を有する本発明の望ましい一実施例による有機ＥＬディスプレイは次のように製造できる。
まず、図８及び図９に示したように、ガラス材の絶縁基板１上にバッファ層２を形成する。前記バッファ層２はＳｉＯ２で形成でき、ＰＥＣＶＤ法、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＥＣＲ法等により蒸着されうる。そして、一般的には、このバッファ層２は約３０００Å厚さに蒸着される。
バッファ層２の上部には非晶質シリコン薄膜が蒸着されるが、約５００Å厚さに蒸着される。非晶質シリコン薄膜は多様な方法により結晶化されて、多結晶シリコン薄膜になる。この時、結晶化された多結晶シリコン薄膜は、図２に示したような縦方向に延びた結晶粒界を有する異方性結晶構造であることが望ましい。本発明の望ましい一実施例においては前述したような異方性結晶構造を得るためにＳＬＳ法を使用したが、それ以外にも異方性結晶構造を得られる結晶化法であればいかなる結晶化法でも使用できる。
異方性結晶構造を有する多結晶シリコン薄膜を形成した後にはその上に、図１に示したように、各副画素別に第２ＴＦＴ（２０ｒ、２０ｇ、２０ｂ）の第２活性層（２１ｒ、２１ｇ、２１ｂ）が結晶粒界の方向に対して相異なる方向を有するようにパターニングされる。この時、第１活性層（１１ｒ、１１ｇ、１１ｂ）も同時にパターニングされる。
活性層のパターニングを行った後、その上にＳｉＯ２等によりゲート絶縁膜３をＰＥＣＶＤ法、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＥＣＲ法等により蒸着して形成し、ＭｏＷ、Ａｌ／Ｃｕ等により導電膜を作った後パターニングしてゲート電極を形成する。前記半導体活性層、ゲート絶縁膜、ゲート電極は多様な順序及び方法によりパターニングされうる。
活性層、ゲート絶縁膜、ゲート電極のパターニングが終わった後にはそのソース及びドレイン領域にＮ型またはＰ型不純物をドーピングする。
このようにドーピング工程が終わった後には図８及び図９に示したように、層間絶縁膜４及びパッシベーション膜５を形成した後、コンタクトホールを通じてソース電極１４、２４及びドレイン電極１５、２５を活性層１１、２１に接続して平坦化膜６を形成する。このような膜構造は素子設計によって多様な構造を採用できることはもちろんである。
一方、第２ＴＦＴ２０に接続するＥＬ素子４０は多様な方法により形成されうる。例えば、まず、ＩＴＯにより第２ＴＦＴ２０のドレイン電極２５に接続するアノード電極４１を形成した後パターニングし、その上に有機膜４２を形成する。この時、前記有機膜４２には低分子または高分子有機膜が使われうるが、低分子有機膜を使用する場合にホール注入層、ホール輸送層、有機発光層、電子輸送層、電子注入層などが単一あるいは複合の構造で積層形成され、使用可能な有機材料も銅フタロシアニン（ＣｕＰｃ）、Ｎ，Ｎ−ジ（ナフタレン−１−イル）−Ｎ，Ｎ’−ジフェニル−ベンジジン（ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（Ａｌｑ３）などを初めとして多様な化合物が適用されうる。これらの低分子有機膜は真空蒸着により形成されうる。
高分子有機膜の場合には、ホール輸送層ＨＴＬ及び発光層ＥＭＬよりなる構造を有しうる。この時、前記ホール輸送層として、ＰＥＤＯＴが使用されうる。また、発光層として、ＰＰＶ（Ｐｏｌｙ−Ｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ）系及びポリフルオレン系など高分子有機物質が使用されうる。これらから、スクリーン印刷やインクジェット印刷方法を用いて形成する。
有機膜を形成した後、Ａｌ／Ｃａ等によりカソード電極４３を全面蒸着する、あるいはパターニングされる。そして、カソード電極４３の上部は、ガラスまたはメタルキャップにより密封される。
以上の説明は、本発明を有機ＥＬディスプレイに適用した場合に関するが、本発明はこれに限定されず、液晶表示装置や、無機電界発光表示装置などＴＦＴを利用するいかなる構造にも適用可能である。また、以上、本発明の望ましい実施例について説明したが、当該技術分野の当業者であれば、特許請求の範囲に記載された本発明の思想及び領域から離脱しない範囲内での多様な修正や変更が可能である。
本発明の望ましい一実施例によるＡＭ型有機ＥＬディスプレイのＴＦＴ活性層構造を説明するための平面図である。 ＴＦＴの活性層をなす多結晶シリコン薄膜の異方性結晶構造を示す平面図である。 活性層の方向とチャンネル領域の電子移動度との関係を示すグラフである。 活性層の方向と電流比との関係を示すグラフである。 図２による多結晶シリコン薄膜において異方性結晶構造によって活性層の方向を別に形成した状態を示す平面図である。 図１の単一画素を示す部分の拡大平面図である。 図６の単位画素に関する等価回路図である。 図６のＩ−Ｉ線断面図である。 図６のＩＩ−ＩＩ線断面図である。
符号の説明
５１ ゲートライン
５２ データライン
５３ 駆動ライン
１０ｒ、１０ｇ、１０ｂ 第１ＴＦＴ
２０ｒ、２０ｇ、２０ｂ 第２ＴＦＴ
１１ｒ、１１ｇ、１１ｂ 第１活性層
２１ｒ、２１ｇ、２１ｂ 第２活性層

Claims (32)

  1. 自発光素子を具備する複数の副画素を含む画素と、
    前記副画素の各々に備えられた、少なくともチャンネル領域を有する半導体活性層を具備し、前記自発光素子に電流を供給するために前記自発光素子に接続されてなる、駆動用薄膜トランジスタとを含むフラットパネルディスプレイであって、
    前記半導体活性層のチャンネル領域が、少なくとも２つの前記副画素に関して相異なる方向に配置されてなることを特徴とするフラットパネルディスプレイ。
  2. 前記副画素は異なる色相を有する、請求項１に記載のフラットパネルディスプレイ。
  3. 前記チャンネル領域は、前記副画素の色相別に相異なる方向に配置されていることを特徴とする請求項２に記載のフラットパネルディスプレイ。
  4. 前記チャンネル領域の方向は、同一の駆動電圧が前記副画素に加えられた際に、前記副画素の自発光素子を流れる電流値に応じて決定されてなる、請求項１に記載のフラットパネルディスプレイ。
  5. 前記チャンネル領域の方向は、前記チャンネル領域の電子移動度に応じて決定されてなる、請求項１に記載のフラットパネルディスプレイ。
  6. 前記半導体活性層は多結晶シリコンからなる、請求項１に記載のフラットパネルディスプレイ。
  7. 前記多結晶シリコンは異方性結晶粒を有する、請求項６に記載のフラットパネルディスプレイ。
  8. 前記チャンネル領域の方向は、前記チャンネル領域を形成する多結晶シリコンの結晶粒界の方向に応じて決定されてなる、請求項６に記載のフラットパネルディスプレイ。
  9. 前記チャンネル領域の方向は、同一の駆動電圧が各副画素に加えられた際に、前記副画素を流れる電流値に比例する、前記副画素のチャンネル領域において電流が流れる方向と前記チャンネル領域を形成する前記多結晶シリコンの結晶粒界とがなす角度に応じて決定されてなる、請求項８に記載のフラットパネルディスプレイ。
  10. 前記チャンネル領域の方向は、前記チャンネル領域の電子移動度に比例する、前記副画素のチャンネル領域において電流が流れる方向と前記チャンネル領域を形成する前記多結晶シリコンの結晶粒界とがなす角度に応じて決定されてなる、請求項９に記載のフラットパネルディスプレイ。
  11. 前記多結晶シリコンは、レーザーによる結晶化法により形成されてなる、請求項６に記載のフラットパネルディスプレイ。
  12. 自発光素子を具備する、赤色、緑色及び青色の副画素を含む画素と、
    前記副画素の各々に備えられた、少なくともチャンネル領域を有する半導体活性層を具備し、前記自発光素子に電流を供給するために前記自発光素子に接続されてなる、駆動用薄膜トランジスタとを含むフラットパネルディスプレイであって、
    前記半導体活性層のチャンネル領域が、前記副画素の色相別に相異なる方向に配置されてなることを特徴とするフラットパネルディスプレイ。
  13. 前記チャンネル領域の方向は、同一の駆動電圧が前記副画素に加えられた際に、前記副画素の自発光素子を流れる電流値に応じて決定されてなる、請求項１２に記載のフラットパネルディスプレイ。
  14. 前記チャンネル領域の方向は、前記緑色の副画素の自発光素子を流れる電流値が最も低くなる方向に決定されてなる、請求項１３に記載のフラットパネルディスプレイ。
  15. 前記チャンネル領域の方向は、前記電流値が赤色、青色及び緑色の副画素の順に低くなる方向に決定されてなる、請求項１３に記載のフラットパネルディスプレイ。
  16. 前記チャンネル領域の方向は、前記チャンネル領域の電子移動度に応じて決定されてなる、請求項１２に記載のフラットパネルディスプレイ。
  17. 前記チャンネル領域の方向は、前記緑色の副画素の駆動用薄膜トランジスタにおける前記半導体活性層のチャンネル領域の電子移動度が、最も低くなる方向に決定されてなる、請求項１６に記載のフラットパネルディスプレイ。
  18. 前記チャンネル領域の方向は、前記半導体活性層のチャンネル領域の電子移動度が、赤色、青色及び緑色の副画素の順に低くなる方向に決定されてなる、請求項１６に記載のフラットパネルディスプレイ。
  19. 前記半導体活性層は多結晶シリコンよりなる、請求項１２に記載のフラットパネルディスプレイ。
  20. 前記多結晶シリコンは異方性結晶粒を有する、請求項１９に記載のフラットパネルディスプレイ。
  21. 前記チャンネル領域の方向は、前記チャンネル領域を形成する多結晶シリコンの結晶粒界の方向により決定されてなる、請求項１９に記載のフラットパネルディスプレイ。
  22. 前記チャンネル領域の方向は、前記緑色の副画素のチャンネル領域において電流が流れる方向と前記緑色の副画素のチャンネル領域を形成する前記多結晶シリコンの結晶粒界とがなす角度が、他の副画素における角度より大きくなるように決定されてなる、請求項２１に記載のフラットパネルディスプレイ。
  23. 前記チャンネル領域の方向は、前記赤色の副画素のチャンネル領域において電流が流れる方向と前記赤色の副画素のチャンネル領域を形成する前記多結晶シリコンの結晶粒界とがなす角度が、他の副画素における角度より小さくなるように決定されてなる、請求項２１に記載のフラットパネルディスプレイ。
  24. 前記チャンネル領域の方向は、前記副画素のチャンネル領域において電流が流れる方向と前記チャンネル領域を形成する多結晶シリコンの結晶粒界とがなす角度が、緑色、青色及び赤色の副画素の順に小さくなる方向に決定されてなる、請求項２１に記載のフラットパネルディスプレイ。
  25. 前記多結晶シリコンは、平行に配列された第１結晶粒界と、前記第１結晶粒界の間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とからなる、請求項１９に記載のフラットパネルディスプレイ。
  26. 前記チャンネル領域の方向は、前記チャンネル領域を形成する多結晶シリコンの前記第１結晶粒界の方向によって決定されてなる、請求項２５に記載のフラットパネルディスプレイ。
  27. 前記チャンネル領域の方向は、前記緑色の副画素のチャンネル領域において電流が流れる方向と前記緑色の副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界とがなす角度が、他の副画素における角度より小さくなるように決定されてなる、請求項２６に記載のフラットパネルディスプレイ。
  28. 前記チャンネル領域の方向は、前記赤色の副画素のチャンネル領域において電流が流れる方向と前記赤色の副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界とがなす角度が、他の副画素における角度より大きくなるように決定されてなる、請求項２６に記載のフラットパネルディスプレイ。
  29. 前記チャンネル領域の方向は、前記副画素のチャンネル領域において電流が流れる方向と前記副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界とがなす角度が、緑色、青色及び赤色の順に大きくなるように決定されてなる、請求項２６に記載のフラットパネルディスプレイ。
  30. 前記緑色の副画素のチャンネル領域において電流が流れる方向は、前記緑色の副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界に対して平行である、請求項２６に記載のフラットパネルディスプレイ。
  31. 前記赤色の副画素のチャンネル領域において電流が流れる方向は、前記赤色の副画素のチャンネル領域を形成する前記多結晶シリコンの第１結晶粒界に対して垂直である、請求項２６に記載のフラットパネルディスプレイ。
  32. 前記多結晶シリコンは、レーザーによる結晶化法により形成されてなる、請求項１９に記載のフラットパネルディスプレイ。
JP2003274643A 2003-03-06 2003-07-15 薄膜トランジスタを具備したフラットパネルディスプレイ Expired - Lifetime JP4005952B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0014001A KR100496297B1 (ko) 2003-03-06 2003-03-06 박막 트랜지스터를 구비한 평판표시장치

Publications (2)

Publication Number Publication Date
JP2004272193A true JP2004272193A (ja) 2004-09-30
JP4005952B2 JP4005952B2 (ja) 2007-11-14

Family

ID=32822715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003274643A Expired - Lifetime JP4005952B2 (ja) 2003-03-06 2003-07-15 薄膜トランジスタを具備したフラットパネルディスプレイ

Country Status (5)

Country Link
US (1) US7265737B2 (ja)
EP (1) EP1455396B1 (ja)
JP (1) JP4005952B2 (ja)
KR (1) KR100496297B1 (ja)
CN (1) CN1293523C (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008033073A (ja) * 2006-07-31 2008-02-14 Sony Corp 表示装置およびその製造方法
JP2009223036A (ja) * 2008-03-17 2009-10-01 Fujifilm Corp 有機電界発光表示装置及びその製造方法
JP2011014870A (ja) * 2009-07-03 2011-01-20 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
JP2011085925A (ja) * 2009-10-15 2011-04-28 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
US8654045B2 (en) 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
JP2016040596A (ja) * 2014-08-12 2016-03-24 上海和輝光電有限公司Ｅｖｅｒｄｉｓｐｌａｙ Ｏｐｔｒｏｎｉｃｓ （Ｓｈａｎｇｈａｉ） Ｌｉｍｉｔｅｄ 有機エレクトロルミネセンスディスプレイ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4265788B2 (ja) * 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
KR100615211B1 (ko) * 2004-02-26 2006-08-25 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
KR100647693B1 (ko) * 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
JP2007080853A (ja) * 2005-09-09 2007-03-29 Toshiba Corp 素子形成基板、アクティブマトリクス基板及びその製造方法
JP4169071B2 (ja) * 2006-05-25 2008-10-22 ソニー株式会社 表示装置
KR101795691B1 (ko) * 2010-11-11 2017-11-09 삼성디스플레이 주식회사 표시장치
CN104465673B (zh) * 2014-12-30 2018-02-23 京东方科技集团股份有限公司 阵列基板及其制造方法、以及显示装置
US10200697B2 (en) * 2015-07-09 2019-02-05 Qualcomm Incorporated Display stream compression pixel format extensions using subpixel packing
US10727279B2 (en) * 2017-12-11 2020-07-28 Lg Display Co., Ltd. Organic light emitting diode display device
KR102546657B1 (ko) * 2017-12-11 2023-06-22 엘지디스플레이 주식회사 유기발광표시장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09166788A (ja) * 1995-12-15 1997-06-24 Sanyo Electric Co Ltd 薄膜トランジスタ
JP2000505241A (ja) * 1996-05-28 2000-04-25 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP2000243963A (ja) * 1999-02-17 2000-09-08 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
JP2001102595A (ja) * 1999-09-30 2001-04-13 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
JP2001109399A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd カラー表示装置
JP2002151697A (ja) * 2000-11-14 2002-05-24 Sharp Corp 半導体集積回路およびそれを用いた画像表示装置
JP2002175029A (ja) * 2000-09-29 2002-06-21 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2002261016A (ja) * 2001-01-29 2002-09-13 Sharp Corp 横方向に結晶化した多結晶ｓｉ膜の品質の均一性を向上させるマスクパターン設計
JP2002289523A (ja) * 2001-01-29 2002-10-04 Sharp Corp 横方向に結晶化したｅｌａ多結晶ｓｉ膜を使用してチャネル特性を最適化する方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3670923B2 (ja) 1999-02-26 2005-07-13 三洋電機株式会社 カラー有機ｅｌ表示装置
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
KR100496300B1 (ko) * 2003-04-02 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09166788A (ja) * 1995-12-15 1997-06-24 Sanyo Electric Co Ltd 薄膜トランジスタ
JP2000505241A (ja) * 1996-05-28 2000-04-25 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP2000243963A (ja) * 1999-02-17 2000-09-08 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
JP2001102595A (ja) * 1999-09-30 2001-04-13 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
JP2001109399A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd カラー表示装置
JP2002175029A (ja) * 2000-09-29 2002-06-21 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2002151697A (ja) * 2000-11-14 2002-05-24 Sharp Corp 半導体集積回路およびそれを用いた画像表示装置
JP2002261016A (ja) * 2001-01-29 2002-09-13 Sharp Corp 横方向に結晶化した多結晶ｓｉ膜の品質の均一性を向上させるマスクパターン設計
JP2002289523A (ja) * 2001-01-29 2002-10-04 Sharp Corp 横方向に結晶化したｅｌａ多結晶ｓｉ膜を使用してチャネル特性を最適化する方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008033073A (ja) * 2006-07-31 2008-02-14 Sony Corp 表示装置およびその製造方法
US8654045B2 (en) 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
US8810489B2 (en) 2006-07-31 2014-08-19 Sony Corporation Display and method for manufacturing display
US8994626B2 (en) 2006-07-31 2015-03-31 Sony Corporation Display and method for manufacturing display
JP2009223036A (ja) * 2008-03-17 2009-10-01 Fujifilm Corp 有機電界発光表示装置及びその製造方法
JP2011014870A (ja) * 2009-07-03 2011-01-20 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
US8415659B2 (en) 2009-07-03 2013-04-09 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2011085925A (ja) * 2009-10-15 2011-04-28 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
JP2016040596A (ja) * 2014-08-12 2016-03-24 上海和輝光電有限公司Ｅｖｅｒｄｉｓｐｌａｙ Ｏｐｔｒｏｎｉｃｓ （Ｓｈａｎｇｈａｉ） Ｌｉｍｉｔｅｄ 有機エレクトロルミネセンスディスプレイ

Also Published As

Publication number Publication date
CN1527260A (zh) 2004-09-08
US7265737B2 (en) 2007-09-04
KR100496297B1 (ko) 2005-06-17
JP4005952B2 (ja) 2007-11-14
EP1455396B1 (en) 2017-08-23
US20040183767A1 (en) 2004-09-23
KR20040079081A (ko) 2004-09-14
CN1293523C (zh) 2007-01-03
EP1455396A1 (en) 2004-09-08

Similar Documents

Publication Publication Date Title
JP4058440B2 (ja) 有機電界発光表示装置およびその製造方法
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
US6784454B2 (en) Contact between element to be driven and thin film transistor for supplying power to element to be driven
KR100496300B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
JP4005952B2 (ja) 薄膜トランジスタを具備したフラットパネルディスプレイ
JP4596582B2 (ja) 表示装置
JP4253709B2 (ja) 薄膜トランジスタを備えた平板表示装置
KR100544117B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
JP3710969B2 (ja) エレクトロルミネッセンス表示装置
KR100573108B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100553744B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100501314B1 (ko) 평판 표시 장치
JP2005099830A (ja) 表示装置
KR20040094058A (ko) 박막 트랜지스터를 구비한 평판표시장치
JP2007041614A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070824

R150 Certificate of patent or registration of utility model

Ref document number: 4005952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term