JP2002151697A - 半導体集積回路およびそれを用いた画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 異なる特性を有する複数の薄膜トランジスタ
によって構成され、しかも安価な半導体集積回路と、そ
れを用いた液晶表示装置を提供すること。 【解決手段】 基板上に、非晶質シリコン薄膜をレーザ
照射して形成した多結晶シリコン薄膜２７と、レーザ照
射しないで形成した多結晶シリコン薄膜２８とを設け、
レーザ照射されてなる多結晶シリコン薄膜２７の結晶成
長方向に、ソース領域とドレイン領域との最短距離を結
ぶ直線が一致するように薄膜トランジスタ２９ａ，２９
ａ・・・を形成する。レーザ照射されなくて結晶粒界が
比較的大きい多結晶シリコン薄膜２８には、配置方向を
考慮することなく薄膜トランジスタ６２，６２・・・を
形成する。キャリア領域の電子移動度が大きい薄膜トラ
ンジスタ２９ａでデータ信号線駆動回路を構成し、キャ
リア領域の電子移動度が小さくてリーク電流が少ない薄
膜トランジスタ６２で画素のスイッチを構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路お
よびそれを用いた液晶表示装置に関し、特に、アクティ
ブマトリクス型の液晶表示装置に関する。

【０００２】

【従来の技術】この種の液晶表示装置として、図１３に
示すようなものがある。この液晶表示装置は、画素アレ
イＡＲＹと、走査信号線駆動回路ＧＤと、データ信号線
駆動回路ＳＤとプリチャージ回路ＰＣを備える。

【０００３】上記画素アレイＡＲＹには、互いに交差す
る複数の走査信号線ＧＬｍ（ｍ＝１，２，３・・・）と
複数のデータ信号線駆動回路ＳＬｎ（ｎ＝１，２，３・
・・）とを備え、隣接する２本の上記走査信号線ＧＬｍ
と、隣接する２本の上記データ信号線ＳＬｎとで包囲さ
れた部分に、画素ＰＩＸがマトリクス状に配置されてい
る。このマトリクス状に配置された画素ＰＩＸの１列に
１本のデータ信号線ＳＬｎが割り当てられ、１行に１本
の走査信号線ＧＬｍが割り当てられている。

【０００４】上記走査信号線駆動回路ＧＤは、コントロ
ール回路ＣＴＬから送られた同期信号ＧＣＫ・ＧＥＮお
よびスタートパルスＧＳＴに基づいて、上記走査信号線
ＧＬｍに走査信号を書き込む働きをする。上記データ信
号線駆動回路ＳＤは、同期信号ＳＣＫおよびスタートパ
ルスＳＳＴに基づいて、入力された映像信号ＤＡＴを必
要に応じて増幅して、データ信号線ＳＬｎに転送する働
きをする。また、プリチャージ回路ＰＣは、データ信号
線駆動回路ＳＤに先だって、制御信号ＰＣＴに基づい
て、入力されたプリチャージレベル信号ＰＳＧをデータ
信号線ＳＬｎに書き込むことにより、映像信号ＤＡＴの
転送の負担を軽減する働きをする。

【０００５】図１４は、上記画素ＰＩＸを示す図であ
る。画素ＰＩＸは、スイッチング素子であるトランジス
タＳＷと、液晶容量ＣＬと補助容量ＣＳからなる画素容
量ＣＰとによって構成されている。ここで、補助容量Ｃ
Ｓは、アクティブマトリクス型の液晶表示装置において
画像の表示を安定させるために、液晶容量ＣＬに並行し
て付加する容量であり、液晶容量ＣＬやトランジスタＳ
Ｗのリーク電流や、トランジスタＳＷのゲート・ソース
間容量や画素電極・信号線間の寄生容量による画素電位
の変動、液晶容量ＣＬの表示データ依存性等の影響を、
最小限に抑える働きを有する。

【０００６】上記トランジスタＳＷのゲートは、上記走
査信号線ＧＬｍに接続されている。また、上記液晶容量
ＣＬおよび補助容量ＣＳの一方の電極は、トランジスタ
ＳＷのドレインおよびソースを介して上記データ信号線
ＳＬｎに接続されている。上記液晶容量ＣＬの他方の電
極は、液晶セルを挟んで対向電極に接続され、補助容量
ＣＳの他方の電極は、全画素に共通の図示しない共通電
極線に、または隣接する走査信号線ＧＬｍに接続されて
いる。

【０００７】上記構成の液晶表示装置において、表示信
号（データ）が、データ信号線駆動回路ＳＤからデータ
信号線ＳＬｎを介して１画素毎に、あるいは１水平走査
期間にオンされる走査線（１Ｈライン）に含まれる画素
毎に、出力される。一方、上記走査信号線駆動回路ＧＤ
から走査信号線ＧＬｍを介して出力された走査信号によ
って、所定の画素ＰＩＸのトランジスタＳＷがオンされ
て、上記データ信号線駆動回路ＳＤから出力された表示
信号が、上記画素ＰＩＸの画素容量ＣＰに電荷として書
き込まれる。この電荷は画素容量ＣＰによって維持され
て、この電荷によって、液晶の透過率が変調されて、液
晶表示装置に所定の画像が表示される。

【０００８】なお、上記のデータ信号線駆動回路ＳＤに
は、点順次駆動方式と線順次駆動方式とがある。

【０００９】図１５は、点順次駆動方式のデータ信号線
駆動回路ＳＤ１を示す図である。このデータ信号線駆動
回路ＳＤ１では、入力されたスタートパルスＳＳＴが、
直列接続された複数のフリップフロップＦＦ１によって
構成されたシフトレジスタによって、同期信号ＳＣＫに
同期して順次シフトされる。上記シフトレジスタでシフ
トされたパルスが、ＮＡＮＤ回路やインバータ回路等で
構成されたバッファ回路ＢＦを経て、サンプリングスイ
ッチＡＳに与えられて、サンプリングスイッチＡＳ１が
閉じる。これによって、映像信号線から入力された映像
信号ＤＡＴが、サンプリングスイッチＡＳ１を経てデー
タ信号線ＳＬｎ（ｎ＝１，２，３・・・）に転送され
る。

【００１０】点順次駆動方式のデータ信号線駆動回路Ｓ
Ｄ１は、映像信号ＤＡＴを、サンプリングスイッチＡＳ
１を介してデータ信号線ＳＬｎに出力するので、駆動回
路としての規模が比較的小さい。しかし、データ信号線
ＳＬｎへのデータの書き込み時間が短いので、液晶表示
装置の大画面化に対応しにくい。

【００１１】図１６は、線順次駆動方式のデータ信号線
駆動回路ＳＤ２を示す図である。このデータ信号線駆動
回路ＳＤ２は、所定の水平走査期間において、映像信号
線から入力された映像信号ＤＡＴがサンプリングスイッ
チＡＳ２によってサンプリングされた後、サンプリング
容量Ｃｔに一旦蓄えられる。そして、次の水平走査期間
に、上記サンプリング容量Ｃｔに蓄えられたデータが、
データ転送信号ＴＦＧに同期して動作するサンプリング
スイッチＡＳ３を介してバッファアンプＡＭに転送さ
れ、このバッファアンプＡＭによってデータ信号線ＳＬ
ｎ（ｎ＝１，２，３・・・）に書き込まれる。

【００１２】上記線順次駆動方式のデータ信号線駆動回
路ＳＤ２は、一旦サンプリングした１走査線分の映像信
号を、バッファアンプＡＭによって一括してデータ信号
線ＳＬｎに書き込むので、駆動回路の規模は大きくな
る。一方、表示信号をデータ信号線ＳＬｎに書き込む時
間は略１走査期間の間であり、データの書き込み時間が
十分にとれるので、液晶表示装置の大画面化に対応でき
る。

【００１３】図１７は、走査信号線駆動回路ＧＤを示す
図である。この走査信号線駆動回路ＧＤにおいて、入力
されたスタートパルスＧＳＴが、同期信号ＧＣＫに基づ
いて、直列接続された複数のフリップフロップＦＦ３か
ら構成されるシフトレジスタによって順次シフトされ、
隣接する２つのシフトレジスタからのパルスの和信号
と、信号幅を決定する同期信号ＧＥＮとの論理合成によ
って、走査信号が生成される。この走査信号が、複数の
インバータ回路により構成されたバッファ回路を介し
て、走査信号線ＧＬｍ（ｍ＝１，２，３・・・）に出力
される。

【００１４】上記走査信号線駆動回路ＧＤは、バッファ
回路にレベルシフタを内蔵して、走査信号の出力振幅を
大きくする場合もある。

【００１５】従来、アクティブマトリクス型の液晶表示
装置の多くは、ガラス基板上に形成した非晶質シリコン
を用いて薄膜トランジスタを形成し、この薄膜トランジ
スタによって上記画素アレイＡＲＹを構成していた。こ
の画素アレイＡＲＹの画素ＰＩＸを駆動する走査信号線
駆動回路ＧＤおよびデータ信号線駆動回路ＳＤ等は、半
導体集積回路であるドライバＩＣ（集積回路）に形成
し、このドライバＩＣを上記ガラス基板に外付けしてい
た。

【００１６】近年、液晶表示装置の小型化や、信頼性向
上、コスト低減等を実現するために、走査信号線駆動回
路ＧＤやデータ信号線駆動回路ＳＤ及びプリチャージ回
路ＰＣを、画素アレイＡＲＹの基板と同一の基板上に形
成すること、すなわち、モノリシックの半導体集積回路
によって形成することが開発されつつある。

【００１７】上記同一の基板上に形成する駆動回路Ｇ
Ｄ，ＳＤや画素ＰＩＸの能動素子として、単結晶または
多結晶、非晶質のいずれかのシリコン薄膜を用いて、電
界効果型の薄膜トランジスタを形成することが考えられ
る。この場合、ガラス基板上に比較的大面積のシリコン
薄膜を形成する必要があり、走査信号線駆動回路ＧＤや
データ信号線駆動回路ＳＤ、およびプリチャージ回路Ｐ
Ｃは高い駆動力が要求される。したがって、上記薄膜ト
ランジスタは、比較的大きい面積に、低温プロセスによ
って電子移動度が大きいシリコン膜が得られるという利
点を有する多結晶のシリコン薄膜を用いる場合が多い。

【００１８】従来の多結晶シリコン薄膜を用いた薄膜ト
ランジスタは、図１８に示すような構造を有する。この
薄膜トランジスタは、無アルカリガラス等からなる絶縁
基板１０１上に形成されている。この絶縁基板１０１上
に、多結晶シリコン薄膜からなるチャネル領域１０３、
ソース領域１０４およびドレイン領域１０５が設けられ
ている。上記チャネル領域１０３の上には、ゲート絶縁
膜１０７を介層してゲート電極１０８が配置され、ソー
ス領域１０４およびドレイン領域１０５は、その上に形
成されたシリコン酸化膜１１０を貫通する金属配線によ
って、上記シリコン酸化膜１１０上の電極１１２，１１
３に接続されて、電界効果型のトランジスタを構成して
いる。

【００１９】上記薄膜トランジスタの多結晶シリコン薄
膜を作製する方法としては、複数の方法がある。これら
の複数の方法は、いずれも絶縁基板１０１上に成膜した
非晶質シリコン薄膜を結晶化して多結晶シリコン薄膜を
形成する。上記非晶質シリコンを結晶化する方法の違い
によって、得られる多結晶シリコン薄膜の結晶性が異な
る。したがって、多結晶シリコン薄膜を用いた薄膜トラ
ンジスタの特性も、結晶化方法に応じて異なったものに
なる。

【００２０】例えば、レーザ光を所定の方向に移動させ
ながら照射して非晶質シリコン薄膜を結晶化すると、上
記レーザ光の移動方向にシリコンの結晶が成長されて、
上記レーザ光の移動方向に、特に大きい電子移動度を有
する多結晶膜が得られる。この電気移動度が大きい方向
に、ソース領域からドレイン領域を結ぶ直線を一致させ
て薄膜トランジスタを形成すると、チャネル領域の電子
移動度が大きくなって、良好な特性を有する薄膜トラン
ジスタが得られる。

【００２１】このようにして形成した多結晶シリコン薄
膜を用いて薄膜トランジスタを作製し、この薄膜トラン
ジスタによって半導体集積回路を形成して、液晶表示装
置を作製する。すなわち、絶縁基板上に、所定の方向の
電子移動度が大きい多結晶シリコン薄膜を形成して、上
記所定の方向にソース領域からドレイン領域を結ぶ直線
を一致させて薄膜トランジスタを形成する。この薄膜ト
ランジスタを用いて、データ信号線駆動回路ＳＤや走査
信号線駆動回路ＧＤ、プリチャージ回路ＰＣ、画素アレ
イＡＲＹを含む半導体集積回路を形成する。こうして、
動作速度が速い駆動回路ＳＤ，ＧＤを有する液晶表示装
置が得られる。

【００２２】

【発明が解決しようとする課題】しかしながら、上記液
晶表示装置の半導体集積回路を構成する薄膜トランジス
タは、画素アレイＡＲＹにおける画素ＰＩＸについて、
画素容量ＣＰの電荷の保持能力が低いという問題があ
る。この問題は、画素ＰＩＸのトランジスタＳＷにおい
て、多結晶シリコン薄膜の電子移動度が大きいため、ト
ランジスタＳＷのオフ時のドレイン電流、すなわちリー
ク電流が比較的大きくなって、その結果、画素ＰＩＸに
おける画素容量ＣＰの電荷の保持能力が低下したことに
起因する。

【００２３】すなわち、１つの結晶化方法によって、デ
ータ信号線駆動回路ＳＤと走査信号線駆動回路ＧＤ、プ
リチャージ回路ＰＣ、画素アレイＡＲＹの全てに適した
特性を有する薄膜トランジスタを形成することは、非常
に難しい。このような薄膜トランジスタを、１つの結晶
化方法によって作製しようとすると、回路構成の変更
や、結晶化方法の複雑化等を招いて、液晶表示装置の製
造コストの上昇につながる。

【００２４】そこで、この発明の目的は、異なる特性を
有する複数の薄膜トランジスタによって構成され、しか
も安価な半導体集積回路と、その半導体集積回路を用い
た安価な液晶表示装置を提供することにある。

【００２５】

【課題を解決するための手段】上記目的を達成するた
め、第１の発明の半導体集積回路は、絶縁性基板上に形
成された複数の薄膜トランジスタを有する半導体集積回
路において、上記複数の薄膜トランジスタは、複数の異
なる結晶化方法によって形成された複数の半導体薄膜領
域に形成されていることを特徴としている。

【００２６】上記構成によれば、上記半導体集積回路が
有する複数の薄膜トランジスタは、例えばオフ時のリー
ク電流が小さいことや、スイッチ動作が高速であること
などの保持すべき特性に対応して、その特性に適した結
晶化方法によって形成された複数の半導体薄膜領域に形
成される。その結果、半導体集積回路の複数の薄膜トラ
ンジスタは、各々保持すべき特性が与えられて、半導体
集積回路の性能が向上される。

【００２７】１実施形態では、上記複数の半導体薄膜領
域の平均結晶粒径の比が２以上である。

【００２８】上記実施形態によれば、上記複数の半導体
薄膜領域の平均結晶粒径の比が２以上であるので、上記
複数の半導体薄膜領域に形成される複数の薄膜トランジ
スタは、例えば閾値電圧やサブスレッショルド係数など
の特性が確実に異なるので、各々が保持すべき特性を有
する複数の薄膜トランジスタが、効果的に作製される。

【００２９】なお、上記複数の半導体薄膜領域の平均結
晶粒径の比が２以下であると、複数の半導体薄膜領域の
特性は略同じになってしまって、上記複数の半導体薄膜
領域に形成する複数の薄膜トランジスタの特性が略同じ
になってしまう。そうすると、複数の薄膜トランジスタ
の特性が、各々が保持すべき特性を有しなくなって、複
数の薄膜半導体を作製する効果が無くなってしまう。

【００３０】１実施形態では、上記複数の半導体薄膜領
域の電子移動度の比が１．５以上である。

【００３１】上記実施形態によれば、上記複数の半導体
薄膜領域の電子移動度の比が１．５以上であるので、上
記複数の半導体薄膜領域に作製された複数の薄膜トラン
ジスタの特性は大いに異なるから、上記複数の薄膜トラ
ンジスタは各々保持すべき特性に適合した特性になる。

【００３２】なお、上記複数の半導体薄膜領域の電子移
動度の比が１．５以下であると、複数の半導体薄膜領域
の特性は略同じになってしまって、上記複数の半導体薄
膜領域に形成する複数の薄膜トランジスタの特性が略同
じになってしまう。そうすると、複数の薄膜トランジス
タの特性が、各々保持すべき特性を有しなくなって、複
数の薄膜半導体を作製する効果が無くなってしまう。

【００３３】１実施形態では、上記複数の半導体薄膜領
域は、半導体薄膜領域の面積に対する薄膜トランジスタ
を形成する領域の面積の割合が、互いに異なる。

【００３４】上記実施形態によれば、上記複数の半導体
薄膜領域のうちの少なくとも１つは、結晶性が良好であ
るが、この半導体薄膜領域の全体の面積に対して薄膜ト
ランジスタを形成可能な面積の割合が非常に小さく、か
つ、作製コストが非常に高い場合がある。また、上記複
数の半導体薄膜領域のうちの少なくとも１つは、結晶性
が比較的悪いが、この半導体薄膜領域の殆ど全ての面積
に薄膜トランジスタを形成可能であり、かつ、作製コス
トが比較的安価な場合がある。上記半導体集積回路にお
いて、良好な特性を保持すべきトランジスタは、上記良
好な結晶性を有して高価な半導体薄膜領域に作製され
る。一方、良好な特性が必要でないトランジスタは、上
記比較的悪い結晶性を有して安価な半導体薄膜領域に作
製される。その結果、上記半導体集積回路は、保持すべ
き性能を有し、かつ、安価に作製される。

【００３５】１実施形態では、上記複数の半導体薄膜領
域に形成される複数の薄膜トランジスタのうちの少なく
とも１つの薄膜トランジスタは、この薄膜トランジスタ
のソース領域とドレイン領域とを最短で結ぶ直線の方向
である薄膜トランジスタの配置方向が、この薄膜トラン
ジスタが形成される半導体薄膜領域の結晶成長方向と一
致している。

【００３６】上記実施形態によれば、上記複数の薄膜ト
ランジスタのうちの少なくとも１つは、薄膜トランジス
タの配置方向が、この薄膜トランジスタを形成する半導
体薄膜領域の結晶成長方向と、すなわち、半導体薄膜領
域の電子移動度が大きい方向と一致している。したがっ
て、上記薄膜トランジスタは、比較的良好なトランジス
タ特性を有する。なお、この薄膜トランジスタは、作製
コストが高い。上記半導体集積回路において、比較的良
好なトランジスタ特性が必要であるトランジスタのみ
が、その配置方向が上記半導体薄膜領域の結晶成長方向
と一致する薄膜トランジスタであり、比較的良好なトラ
ンジスタ特性が必要でないトランジスタは、その配置方
向を半導体薄膜領域について考慮しない。したがって、
上記半導体集積回路は、所定の性能が効率良く得られ、
かつ、安価になる。

【００３７】１実施形態では、上記複数の半導体薄膜領
域のうちの少なくとも１つは、レーザによって結晶化さ
れている。

【００３８】上記実施形態によれば、上記複数の半導体
薄膜領域のうちの少なくとも１つは、レーザによって結
晶化されて、比較的良好な結晶性を有する。なお、この
半導体薄膜領域は作製コストが比較的高い。上記半導体
集積回路において、比較的良好なトランジスタ特性が必
要な薄膜トランジスタのみが、上記レーザによって結晶
化された半導体薄膜領域に形成されるので、上記半導体
集積回路は、所定の性能が効率良く得られ、かつ、安価
に作製される。

【００３９】１実施形態では、上記複数の半導体薄膜領
域のうちの少なくとも１つは、触媒金属を用いて結晶化
されている。

【００４０】上記実施形態によれば、上記複数の半導体
薄膜領域のうちの少なくとも１つは、触媒金属を用いて
結晶化されて、比較的良好な結晶性を有する。なお、こ
の半導体薄膜領域は、作製する手間がかかるので作製コ
ストが比較的高い。上記半導体集積回路において、比較
的良好なトランジスタ特性が必要な薄膜トランジスタの
みが、上記触媒金属を用いて結晶化された半導体薄膜領
域によって形成されるので、上記半導体集積回路は、所
定の性能が効率良く得られ、かつ、安価に作製される。

【００４１】１実施形態では、上記半導体集積回路は少
なくとも第１と第２のブロックからなり、上記第１のブ
ロックに含まれる複数の薄膜トランジスタは、薄膜トラ
ンジスタの配置方向が互いに略同一であり、上記第２の
ブロックに含まれる複数の薄膜トランジスタは、薄膜ト
ランジスタの配置方向が互いに異なる。

【００４２】上記実施形態によれば、上記第１のブロッ
クが、例えば高速の回路動作が必要である場合、この第
１ブロックを構成する複数の薄膜トランジスタの配置方
向を、互いに略同じに、かつ、半導体薄膜領域の結晶成
長方向に一致させて、動作速度が速い薄膜トランジスタ
を形成する。この第１ブロックを構成する複数の薄膜ト
ランジスタは、高価である。一方、上記第２のブロック
が、例えばリーク電流が低いことが必要である場合、こ
の第２ブロックを構成する複数の薄膜トランジスタの配
置方向を、互いに異なるように、かつ、半導体薄膜領域
の結晶成長方向に異ならせて、リーク電流が少ない薄膜
トランジスタを形成する。この第２ブロックを構成する
複数の薄膜トランジスタは、安価である。このように、
異なる特性が必要である第１および第２のブロックにお
いて、各々のブロックが保持すべき特性に対応して上記
複数の半導体薄膜領域を形成し、これらの半導体薄膜領
域に、配置方向が異なる上記複数の薄膜トランジスタを
作製するので、上記半導体集積回路は効率良く適切な性
能になり、かつ安価になる。

【００４３】１実施形態では、上記半導体集積回路は少
なくとも第１と第２のブロックからなり、上記第１のブ
ロックに含まれる複数の薄膜トランジスタは、結晶粒界
が殆ど無い半導体薄膜領域に形成されており、上記第２
のブロックに含まれる複数の薄膜トランジスタは、結晶
粒界を有する半導体薄膜領域に形成されている。

【００４４】上記実施形態によれば、例えば高速の動作
速度が必要な上記第１のブロックは、結晶粒界が殆ど無
い半導体薄膜領域に形成した複数の薄膜トランジスタに
よって構成する。なお、上記結晶粒界が殆ど無い半導体
薄膜領域は、作製コストが比較的高い。一方、例えばリ
ーク電流が少ないことが必要な上記第２のブロックは、
結晶粒界を有する半導体薄膜領域に形成した複数の薄膜
トランジスタによって構成する。なお、上記結晶粒界を
有する半導体薄膜領域は、作製コストが比較的安い。こ
のようにして、上記第１および第２の両方のブロック
は、各々保持すべき特性が効率的に得られて、第１およ
び第２ブロックからなる半導体集積回路が良好な性能
に、かつ、安価になる。

【００４５】１実施形態では、上記半導体集積回路はロ
ジック回路とアナログ回路を含み、上記ロジック回路と
アナログ回路は、異なる半導体薄膜領域に形成されてい
る。

【００４６】上記実施形態によれば、比較的高い駆動能
力が必要である上記ロジック回路の薄膜トランジスタ
は、例えば結晶粒界が殆ど無い半導体薄膜領域に形成す
る。一方、リーク電流が少ないことが必要である上記ア
ナログ回路の薄膜トランジスタは、例えば結晶粒界の多
い半導体薄膜領域に形成する。このようにして、上記半
導体集積回路のロジック回路とアナログ回路を、各々適
切な特性を有する薄膜トランジスタによって構成するこ
とによって、高い性能を有する半導体集積回路が得られ
る。

【００４７】１実施形態では、上記半導体集積回路はス
タティック回路とダイナミック回路を含み、上記スタテ
ィック回路とダイナミック回路は、異なる半導体薄膜領
域に形成されている。

【００４８】上記実施形態によれば、上記半導体集積回
路のスタティック回路とダイナミック回路は、要求され
る回路特性が互いに異なるので、スタティック回路を構
成する薄膜トランジスタとダイナミック回路を構成する
薄膜トランジスタは、要求されるトランジスタ特性が互
いに異なる。これらの要求されるトランジスタ特性に対
応して、スタティック回路を構成する薄膜トランジスタ
とダイナミック回路を構成する薄膜トランジスタを、互
いに異なる半導体薄膜に形成する。このようにして、上
記半導体集積回路のスタティック回路とダイナミック回
路を、各々適切な薄膜トランジスタによって構成するこ
とによって、高い性能を有する半導体集積回路が得られ
る。

【００４９】第２の発明の液晶表示装置は、絶縁性基板
上に、画素トランジスタを有してマトリクス状に配置さ
れた画素部と、上記画素部の画素トランジスタをオンオ
フさせるゲートドライバと、上記画素部にデータを書き
込むソースドライバとを有する薄膜トランジスタ基板
と、この薄膜トランジスタ基板に対向して配置された対
向基板と、上記薄膜トランジスタ基板と対向基板との間
に挿入される液晶層とからなる液晶表示装置において、
上記薄膜トランジスタ基板が有する回路は、上記半導体
集積回路からなることを特徴としている。

【００５０】上記構成によれば、薄膜トランジスタ基板
に形成する画素トランジスタや、ゲートドライバ、ソー
スドライバなどの回路を構成する薄膜トランジスタを、
これらの回路が各々保持すべき特性に対応して、所定の
結晶性を有する複数の半導体薄膜領域に形成する。これ
によって、薄膜トランジスタ基板上の複数の回路の全て
が保持すべき特性を有して、液晶表示装置の性能が向上
される。また、上記複数の回路の全てに適合する薄膜ト
ランジスタを形成する必要がないから、薄膜トランジス
タ基板上に安価に回路が形成できて、液晶表示装置が安
価になる。

【００５１】

【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。

【００５２】（実施例１）実施例１では、本発明の薄膜
トランジスタを形成する半導体薄膜領域について説明す
る。

【００５３】図１は、本発明の第１の半導体薄膜領域と
しての多結晶シリコン薄膜を形成する工程を示す図であ
る。図１に示すように、基板１上に形成した非晶質シリ
コン薄膜２に、エキシマレーザ光４を帯型形状に照射す
ると共に、上記基板１を、エキシマレーザ光４の長手方
向の直角方向に、矢印Ａで示すように移動させる。これ
によって、上記非晶質シリコン薄膜２を、パルスレーザ
であるエキシマレーザ光４でアニールして結晶化して、
多結晶シリコン薄膜を形成する。この多結晶シリコン薄
膜は、エキシマレーザ光４が照射された上記帯型形状の
長手方向中央に対応する部分が、上記帯型形状の長手方
向に向って比較的均一な大きさの結晶を有する。しか
し、上記多結晶シリコン薄膜の上記エキシマレーザ光４
を移動させた方向の結晶性が不均一であるので、多結晶
シリコン薄膜全体としては、結晶性が比較的悪い。

【００５４】図２（ａ）は、本発明の第２の半導体薄膜
領域としての多結晶シリコン薄膜を形成する工程を示す
図である。この多結晶シリコン薄膜は、図２（ａ）に示
すように、基板２１上の非晶質シリコン薄膜２２に、エ
キシマレーザ光２３を、マスク２４を用いてＶ字型に照
射しながら矢印Ｂで示すように移動させて形成する。図
２（ｂ）に示すように、上記エキシマレーザ光２３を、
上記基板２１の短手方向に２列に亘って照射して、図２
（ｃ）に示すような２つの多結晶シリコン薄膜２７，２
７を形成する。この多結晶シリコン薄膜２７，２７は、
結晶粒界が微小で、良好な結晶性を有する。一方、上記
エキシマレーザ光２５を照射しなかった部分の多結晶シ
リコン薄膜２８は、粒径が小さい多くの結晶を有し、結
晶性が比較的悪い。

【００５５】図３は、本発明の第３の半導体薄膜領域と
しての多結晶シリコン薄膜を形成する工程を示す図であ
る。この多結晶シリコン薄膜は、基板３１上に形成され
た非晶質シリコン膜３２をアニール炉に入れて、発熱体
３４からの熱によって熱アニールして形成する。この多
結晶シリコン薄膜は、基板３１上の略全面に均一な粒径
の結晶を有する。しかし、第３の半導体薄膜領域として
の多結晶シリコン薄膜は、上記熱アニールにかかる時間
が、数時間から数十時間かかって製造効率が悪く、結晶
性も比較的悪い。なお、上記熱アニールは、赤外線によ
る熱アニールでもよい。

【００５６】図４（ａ）は、本発明の第４の半導体薄膜
領域としての多結晶シリコン薄膜を形成する工程を示す
図である。この多結晶シリコン薄膜は、基板４１上の非
晶質シリコン薄膜４２に、ニッケルなどの触媒金属の添
加領域４４を設け、この基板４１をアニール炉で加熱し
て形成する。図４（ｂ）に示すような２つの帯型形状の
触媒金属の添加領域４４，４４を配置して熱アニールす
ると、図４（ｃ）に示すような多結晶シリコン薄膜４
５，４５が得られる。この多結晶シリコン薄膜４５，４
５の結晶は、上記触媒金属の添加領域４４，４４の外縁
に対して直角方向に向って結晶成長しているので、この
結晶成長方向の電子移動度が大きい。一方、上記結晶成
長方向に直角な方向は、電子移動度が小さい。また、上
記多結晶シリコン薄膜４５に拡散した触媒金属を結晶化
後に完全に除去しないと、多結晶シリコン薄膜４５を用
いて形成したトランジスタに、残留した上記触媒金属に
起因するリーク電流が流れるという問題がある。また、
上記多結晶シリコン薄膜４５，４５が得られる範囲は、
基板４１において、上記触媒金属添加領域４４，４４か
ら所定の距離の範囲に限られる。また、上記触媒金属添
加領域４４，４４には、トランジスタを形成することが
できない。さらに、多結晶シリコン薄膜４５を作製する
工程において、触媒金属の添加領域４４，４４を形成す
る工程が必要であり、上記第１乃至第３の半導体薄膜領
域としての多結晶シリコン薄膜を作製する工程よりも、
工程数が多くて、作製コストが高い。

【００５７】図５（ａ）は、本発明の第５の半導体薄膜
領域としての多結晶シリコン薄膜を形成する工程を示す
図である。この多結晶シリコン薄膜は、基板５１上の予
めパターニングされた非晶質シリコン薄膜５２の１部に
触媒金属を添加して、熱アニールによって、上記触媒金
属を添加した部分から結晶成長させて形成する。図５
（ｂ）に示すようにパターニングした２つの非晶質シリ
コン薄膜５２，５２において、図５（ｂ）の左側端部に
触媒金属添加領域５４，５４を設ける。この非晶質シリ
コン薄膜５２，５２を熱アニールすると、上記触媒金属
添加領域５４，５４から非晶質シリコンの結晶化が始ま
り、この結晶化が図５（ｂ）の左側に向って進行する。
このとき、結晶粒界の成長が、非晶質シリコン薄膜５
２，５２の外縁で阻止されて、図５（ｃ）における右側
の矩形部分５６ａ，５６ａが単一の結晶になって、多結
晶シリコン薄膜５６，５６が得られる。この多結晶シリ
コン薄膜５６，５６は、上記矩形部分５６ａ，５６ａの
結晶性が極めて良好であるが、非晶質シリコン薄膜５
２，５２をパターニングする手間と、触媒金属添加領域
５４，５４を形成する手間がかかり、作製コストが高い
という問題がある。

【００５８】本発明の半導体集積回路において、１つの
基板上に、上記第１乃至第５の半導体薄膜領域のうちの
複数の半導体薄膜領域を形成し、これらの半導体薄膜領
域を用いて複数の薄膜トランジスタを作製する。

【００５９】例えば、図１３に示すような画素アレイＡ
ＲＹと、走査信号線駆動回路ＧＤと、データ信号線駆動
回路ＳＤとプリチャージ回路ＰＣを、１つの絶縁基板上
に形成して、液晶表示装置に用いる半導体集積回路を形
成する。ここにおいて、図１３および図１４に示す画素
ＰＩＸは、画素容量ＣＰの電荷保持力が高いことが最も
重要である。したがって、上記画素ＰＩＸのトランジス
タＳＷを、上記第１の半導体薄膜領域によって作製す
る。第１の半導体薄膜領域は電子移動度が比較的小さい
ので、この半導体薄膜領域を用いて作製した薄膜トラン
ジスタは、動作速度は遅いが、オフ時のリーク電流が少
ない。その結果、上記画素ＰＩＸは、画素容量ＣＰの電
荷保持力が高くなって、この画素ＰＩＸからなる画素ア
レイＡＲＹは、安定した画像が表示できる。

【００６０】一方、上記薄膜トランジスタ基板上に形成
するデータ信号線駆動回路ＳＤは、上記画素ＰＩＸに書
き込む映像信号をデータ信号線ＳＬｎに出力するので、
高速に回路動作できることが最も重要である。したがっ
て、上記データ信号線駆動回路ＳＤを構成する薄膜トラ
ンジスタを、上記第５の半導体薄膜領域によって作製す
る。第５の半導体薄膜領域は、極めて大きい電子移動度
を有するので、この半導体薄膜領域を用いて作製した薄
膜トランジスタは、動作速度が非常に速い。その結果、
上記データ信号線駆動回路ＳＤの回路動作を高速にでき
る。

【００６１】このようにして、１つの基板上に第１およ
び第５半導体薄膜領域の複数の半導体薄膜領域を形成し
て、特性が異なる複数の薄膜トランジスタを作製し、こ
れらの特性が異なる薄膜トランジスタによって画素アレ
イＡＲＹおよびデータ信号線駆動回路ＳＤとを構成する
ことによって、薄膜トランジスタ基板上の半導体集積回
路の性能を向上することができる。

【００６２】なお、上記第１の半導体薄膜領域と、第５
の半導体薄膜領域は、平均結晶粒径の比が２以上であ
り、かつ、電子移動度の比が１．５以上である。このよ
うに、平均結晶粒径の比が２以上であり、かつ、電子移
動度の比が１．５以上であって、特性の差が比較的大き
い２つの半導体薄膜領域を１つの基板上に形成すること
によって、特性が確実に異なる複数の薄膜トランジスタ
を形成できる。つまり、異なる特性が要求される複数の
回路に対して、各々の回路に好適な薄膜トランジスタを
的確、かつ効果的に作製できる。

【００６３】（実施例２）実施例２では、実施例１の複
数の半導体薄膜領域によって作製された薄膜トランジス
タについて説明する。

【００６４】図６（ａ）は、上記第２の半導体薄膜領域
の多結晶シリコン薄膜２７，２７に、薄膜トランジスタ
２９ａ，２９ｂを形成した様子を示す図である。なお、
上記薄膜トランジスタ２９ａ，２９ｂは、配置された方
向が容易に判るように、大きさを誇張して示している。
上記多結晶シリコン薄膜２７には微小な結晶粒界が存在
し、この結晶粒界は、レーザアニールを行った際のレー
ザの移動方向、つまり矢印Ｃで示す方向を向いている。
上記多結晶シリコン薄膜２７は、上記結晶粒界が向く方
向と略同じ方向に、大きい電子の移動度を有する。一
方、上記結晶粒界が向く方向に直角の方向は、電子の移
動度が小さい。したがって、この多結晶シリコン薄膜２
７に形成されて、ソース領域とドレイン領域とを最短で
結ぶ直線の方向であるトランジスタの配置方向を、上記
矢印Ｃの方向と略同じにした薄膜トランジスタ２９ａ
は、ソース領域およびドレイン領域間のキャリアの移動
速度が大きいから、動作速度が速い。一方、トランジス
タの配置方向を、上記矢印Ｃの方向と直角にした薄膜ト
ランジスタ２９ｂは、動作速度が比較的遅い。

【００６５】図６（ｂ）は、上記第４の半導体薄膜領域
の多結晶シリコン薄膜４５，４５に、薄膜トランジスタ
４７ａ，４７ａ，４７ｂ，４７ｂを形成した様子を示し
た図である。上記多結晶シリコン薄膜４５は、矢印Ｄで
示す方向を向いた結晶粒界を有するので、この方向の電
子移動度が比較的大きい。一方、多結晶シリコン薄膜４
５の上記矢印Ｄに対して直角方向の電子移動度は比較的
小さい。したがって、トランジスタの配置方向を、上記
矢印Ｄの方向と略同じにした薄膜トランジスタ４７ａ
は、動作速度が比較的速い。一方、トランジスタの配置
方向を、上記矢印Ｄの方向と直角にした薄膜トランジス
タ４７ｂは、動作速度が比較的遅い。

【００６６】図７は、上記第５の半導体薄膜領域の多結
晶シリコン薄膜５６，５６に、薄膜トランジスタ５８
ａ，５８ｂを形成した様子を示す図である。この多結晶
シリコン薄膜５６の図７において右側の矩形部分５６ａ
は、単結晶であるので、結晶粒界が存在しない。したが
って、上記多結晶シリコン薄膜５６の上記矩形部分５６
ａに形成する薄膜トランジスタは、配置方向をいずれの
方向に向けてもチャネル領域のキャリア移動速度が略同
じであるから、薄膜トランジスタ５８ａ，５８ｂの動作
速度は略同じであり、かつ、高速である。

【００６７】ところで、上記多結晶シリコン薄膜５６，
５６は、非晶質シリコン薄膜を結晶化して上記矩形部分
５６ａに単結晶の部分を形成する際、上記矩形部分５６
ａに結晶粒界が生じないようにするために、矩形部分５
６ａの大きさが所定の大きさに制限される。したがっ
て、上記矩形部分５６ａの幅が小さい方向に一致させ
て、長手方向を形成した薄膜トランジスタ５８ａは、ト
ランジスタ５８ａの大きさによってソース領域およびド
レイン領域の１部が欠けてしまうなどの問題が生じる場
合がある。

【００６８】図８（ａ）は、上記第２の半導体薄膜領域
の多結晶シリコン薄膜２７，２７に、動作速度が速い薄
膜トランジスタ２９ａ，２９ａのみを形成した様子を示
す図である。すなわち、全ての薄膜トランジスタ２９
ａ，２９ａは、その配置方向を矢印Ｃで示す多結晶シリ
コン薄膜２７の微小な結晶粒界方向と略同じにして、上
記薄膜トランジスタ２９ａ，２９ａのチャネル領域のキ
ャリア移動度が大きくなるようにしている。

【００６９】図８（ｂ）は、上記第４の半導体薄膜領域
の多結晶シリコン薄膜４５，４５に、動作速度が速い薄
膜トランジスタ４７ａ，４７ａ，４７ａ，４７ａのみを
形成した様子を示す図である。すなわち、全ての薄膜ト
ランジスタ４７ａ，４７ａ，４７ａ，４７ａが、その配
置方向が矢印Ｄで示す多結晶シリコン薄膜４５の結晶粒
界方向と略同じであって、大きいキャリアの移動速度が
得られるようにしている。

【００７０】このようにして、１つの半導体薄膜領域に
おいて、半導体薄膜領域の結晶粒界の方向と略同じ配置
方向を有し、かつ、配置方向が互いに略同じである複数
の薄膜トランジスタを形成することによって、略同じ速
度で動作してトランジスタ特性が略同一で、しかも、高
速動作ができる複数の薄膜トランジスタを得ることがで
きる。

【００７１】図９は、上記第２の半導体薄膜領域の多結
晶シリコン薄膜２７，２７と、この多結晶シリコン薄膜
２７，２７と同一の基板上にあって、上記多結晶シリコ
ン薄膜２７，２７よりも多くの結晶粒界を有する多結晶
シリコン薄膜２８とを用いて、複数の薄膜トランジスタ
を形成した様子を示す図である。上記多くの結晶粒界を
有する多結晶シリコン薄膜２８は、図２（ａ）に示す非
晶質シリコン薄膜２２にレーザ光２５を直接照射しない
で結晶化した部分であり、多くの結晶粒界を有するので
電子移動度が比較的小さい。上記多結晶シリコン薄膜２
７，２７には、配置方向が互いに略同一の複数の薄膜ト
ランジスタ２９ａ，２９ａ・・・を形成し、上記多結晶
シリコン薄膜２８には、配置方向が異なる複数の薄膜ト
ランジスタ６２，６２・・・を形成する。上記多結晶シ
リコン薄膜２７，２７の複数の薄膜トランジスタ２９
ａ，２９ａ・・・は、配置方向を多結晶シリコン薄膜２
７，２７の微小な結晶粒界の方向と略同一の方向にして
いるので、動作速度が比較的速い。一方、上記多結晶シ
リコン薄膜２８の複数の薄膜トランジスタ６２，６２・
・・は、多くの結晶粒界を有する多結晶シリコン薄膜２
８に形成されているので、動作速度が比較的遅い。な
お、上記多結晶シリコン薄膜２８は、結晶粒界の方向が
不規則であるので、何れの方向に薄膜トランジスタ６２
を形成しても、その動作速度は比較的遅い。上記動作速
度が比較的早い薄膜トランジスタ２９ａ，２９ａ・・・
によって速い動作速度が要求される回路を構成し、上記
動作速度が比較的遅い薄膜トランジスタ６２，６２・・
・によって、リーク電流への高い耐性が要求される回路
を構成する。このようにして、１つの基板上に、異なる
特性を有する複数の回路を、安価かつ効果的に作製する
ことができる。

【００７２】なお、上記多結晶シリコン薄膜２８の複数
の薄膜トランジスタ６２，６２・・・は、配置方向が略
同じであってもよい。

【００７３】（実施例３）実施例３では、上記実施例１
の半導体薄膜領域によって作製した薄膜トランジスタを
用いて構成した半導体集積回路について説明する。

【００７４】図１０は、本発明の半導体集積回路として
のアンプ回路を示す回路図である。このアンプ回路はア
ナログ回路であり、上記アンプ回路に入力される信号Ｉ
Ｎの電位は連続的に変化し、この電位の変化量は微小な
場合がある。したがって、ゲート電極に信号ＩＮが入力
されるトランジスタＴＲ１，ＴＲ１や、アンプ回路を構
成するトランジスタＴＲ２，ＴＲ２・・・は、動作特性
が均一で、かつ、リーク電流が少ないことが必要であ
る。このことから、上記トランジスタＴＲ１，ＴＲ２を
形成する半導体薄膜領域は、半導体薄膜の特性が均一で
あることが必要である。したがって、図７に示した第５
の半導体薄膜領域としての多結晶シリコン薄膜５６ａに
おいて、均一な特性を有する薄膜トランジスタ５８ａお
よび５８ｂが、アナログ回路を構成するトランジスタＴ
Ｒ１，ＴＲ２として好適である。

【００７５】図１１は、本発明の半導体集積回路として
のシフトレジスタ回路を示す図である。このシフトレジ
スタ回路は、ロジック回路であるので、回路動作が、０
および１に対応する不連続な信号で制御される。したが
って、上記シフトレジスタを構成するトランジスタＴＲ
３，ＴＲ３・・・は、動作特性の微小な違いや、リーク
電流は大きな問題にならなくて、むしろ、動作速度を早
めるために、駆動能力が大きいことが必要である。この
ことから、上記トランジスタＴＲ３を形成する半導体薄
膜領域は、半導体薄膜の特性が均一であることよりも、
電子移動度が高いことが必要である。したがって、図６
（ｂ）に示した第４の半導体薄膜領域としての多結晶シ
リコン薄膜４５において、配置方向が、結晶粒界の方向
である矢印Ｄの方向とほぼ同じである薄膜トランジスタ
４７ａが、ロジック回路を構成するトランジスタＴＲ３
として好適である。

【００７６】上記アナログ回路とロジック回路とを、同
一の基板上に設けて半導体集積回路として形成する場
合、１つの基板上に非晶質シリコン薄膜を成膜し、この
非晶質シリコン薄膜を、上記アナログ回路を形成する領
域と、上記ロジック回路を形成する領域とで、異なる方
法で結晶化する。すなわち、上記アナログ回路を形成す
る領域は、図２（ａ）に示す工程と同様に、非晶質シリ
コン薄膜を照射形状がＶ字型のエキシマレーザ光によっ
て結晶化して、図２（ｃ）に示す多結晶シリコン薄膜２
７と同様の多結晶シリコン薄膜を形成する。一方、上記
ロジック回路を形成する領域は、図４（ｂ），（ｃ）に
示すものと同様に、非晶質シリコン薄膜に触媒金属添加
領域を設けて熱アニールして、多結晶シリコン薄膜４５
と同様の多結晶シリコン薄膜を形成する。

【００７７】この後、上記エキシマレーザ光によって結
晶化した多結晶シリコン薄膜に、微小な結晶粒界の方向
に対して直角な配置方向の薄膜トランジスタＴＲ１，Ｔ
Ｒ２を形成して、この薄膜トランジスタＴＲ１，ＴＲ２
によって上記アナログ回路を構成する。また、上記触媒
金属を用いて熱アニールによって結晶化した多結晶シリ
コン薄膜に、結晶粒界の方向に略平行な配置方向の薄膜
トランジスタＴＲ３を形成して、この薄膜トランジスタ
ＴＲ３によって上記ロジック回路を構成する。

【００７８】このようにして、互いに異なる特性を有す
る複数の回路を、複数の半導体薄膜領域から作製した複
数の薄膜トランジスタＴＲ１，ＴＲ２，ＴＲ３によって
構成することによって、半導体集積回路の全てを同一の
薄膜トランジスタによって形成するよりも、半導体集積
回路を安価に、しかも、高性能にできる。

【００７９】ところで、図１１に示したシフトレジスタ
回路は、スタティック回路型であり、図１２は、ダイナ
ミック回路型のシフトレジスタ回路を示す回路図であ
る。

【００８０】上記スタティック回路型のシフトレジスタ
回路は、上記ダイナミック回路型のシフトレジスタ回路
に比べる場合、ロジック回路の特性と同様な特性が必要
である。すなわち、スタティック回路は、常に安定状態
を保持できる回路構造を有するので、スタティック回路
を構成するトランジスタＴＲ３は、動作特性が多少不均
一でもよく、また、リーク電流を多少有していてもよ
い。上記スタティック回路のトランジスタＴＲ３は、速
い動作速度が必要であるから、駆動能力が大きいことが
最も重要である。したがって、図６（ｂ）に示した第４
の半導体薄膜領域としての多結晶シリコン薄膜４５にお
いて、配置方向が、結晶粒界の方向である矢印Ｄの方向
とほぼ同じである薄膜トランジスタ４７ａが、スタティ
ック回路を構成するトランジスタＴＲ３として好適であ
る。

【００８１】一方、上記ダイナミック回路型のシフトレ
ジスタ回路は、回路が一時的に電気的浮遊状態になる。
したがって、上記浮遊状態の間に回路の信号電位を維持
する必要があるので、ダイナミック回路を構成するトラ
ンジスタＴＲ４は、リーク電流が小さいことが必要であ
る。なお、ダイナミック回路は、回路の負荷がスタティ
ック回路よりも小さいので、ダイナミック回路のトラン
ジスタＴＲ４は、スタティック回路のトランジスタＴＲ
３よりも駆動特性が小さくてよい。したがって、リーク
電流が比較的小さい図１（ａ）に示した第１の半導体薄
膜領域を用いて作製した薄膜トランジスタが、ダイナミ
ック回路を構成するトランジスタＴＲ４として好適であ
る。

【００８２】上記スタティック回路とダイナミック回路
とを、同一の基板上に設けて半導体集積回路として形成
する場合、１つの基板上に非晶質シリコン薄膜を成膜
し、この非晶質シリコン薄膜を、上記スタティック回路
を形成する領域と、上記ダイナミック回路を形成する領
域とで、異なる方法で結晶化する。すなわち、上記スタ
ティック回路を形成する領域は、図４（ｂ），（ｃ）に
示したものと同様に、非晶質シリコン薄膜に触媒金属添
加領域を設けて熱アニールして、多結晶シリコン薄膜４
５と同様の多結晶シリコン薄膜を形成する。一方、上記
ダイナミック回路を形成する領域は、図１に示す工程と
同様に、非晶質シリコン薄膜を帯型形状のエキシマレー
ザ光によって結晶化して、多結晶シリコン薄膜を形成す
る。

【００８３】この後、上記触媒金属を用いて熱アニール
によって形成した多結晶シリコン薄膜に、結晶粒界の方
向に略平行な配置方向の薄膜トランジスタＴＲ３を形成
して、この薄膜トランジスタＴＲ３によって上記スタテ
ィック回路を構成する。また、上記エキシマレーザ光に
よって結晶化した多結晶シリコン薄膜に薄膜トランジス
タＴＲ４を形成して、この薄膜トランジスタＴＲ４によ
って上記ダイナミック回路を構成する。

【００８４】このようにして、半導体集積回路を構成し
て互いに異なる特性を有する複数の回路を、複数の半導
体薄膜領域によって作成した複数の薄膜トランジスタＴ
Ｒ３，ＴＲ４によって構成することによって、半導体集
積回路を安価に、しかも、高性能にできる。

【００８５】なお、上記半導体集積回路は、この半導体
集積回路を構成する回路およびブロックが保持すべき特
性に応じて、この回路およびブロックの薄膜トランジス
タを、上記第１乃至第５のいずれか１つの半導体薄膜領
域によって作製してもよい。

【００８６】また、本発明は、液晶表示装置以外の、例
えば半導体メモリなどの他の装置にも適用できる。

【００８７】

【発明の効果】以上より明らかなように、第１の発明の
半導体集積回路は、絶縁性基板上に形成された複数の薄
膜トランジスタを有する半導体集積回路において、上記
複数の薄膜トランジスタは、複数の異なる結晶化方法に
よって形成された複数の半導体薄膜領域に形成されるの
で、上記複数の薄膜トランジスタは、保持すべき特性に
対応する結晶化方法で形成された複数の半導体薄膜領域
に作製して、所定の特性にできるから、上記半導体集積
回路の性能を効果的に向上できる。

【００８８】１実施形態では、上記複数の半導体薄膜領
域の平均結晶粒径の比が２以上であるので、上記複数の
薄膜トランジスタに確実に異なる特性を与えることがで
きる。

【００８９】１実施形態では、上記複数の半導体薄膜領
域の電子移動度の比が１．５以上であるので、上記複数
の薄膜トランジスタに確実に異なる特性を与えることが
できる。

【００９０】１実施形態では、上記複数の半導体薄膜領
域は、半導体薄膜領域の面積に対する薄膜トランジスタ
を形成する領域の面積の割合が互いに異なり、例えば結
晶性が比較的良くて高価であるが、半導体薄膜領域の面
積に対して薄膜トランジスタが形成可能な面積の割合が
小さい半導体薄膜領域がある一方、結晶性が比較的悪く
て安価であるが、半導体薄膜領域の面積に対して薄膜ト
ランジスタが形成可能な面積の割合が大きい半導体薄膜
領域とがある。上記半導体集積回路の薄膜トランジスタ
が保持すべき特性に対応して、上記半導体薄膜領域の面
積に対する薄膜トランジスタを形成する領域の面積の割
合が互いに異なる複数の半導体薄膜領域を用いて薄膜ト
ランジスタが作製されているので、上記半導体集積回路
は、適切な特性の薄膜トランジスタによって構成でき
て、適切な性能に、かつ、安価にできる。

【００９１】１実施形態では、上記複数の半導体薄膜領
域に形成される複数の薄膜トランジスタのうちの少なく
とも１つの薄膜トランジスタは、この薄膜トランジスタ
のソース領域とドレイン領域とを最短で結ぶ直線の方向
である薄膜トランジスタの配置方向が、この薄膜トラン
ジスタが形成される半導体薄膜領域の結晶成長方向と一
致しているので、比較的良好なトランジスタ特性を有
し、この薄膜トランジスタを、上記半導体集積回路にお
いて比較的良好なトランジスタ特性が必要なもののみに
用いるので、半導体集積回路が効率良く、かつ、安価に
作製できる。

【００９２】１実施形態では、上記複数の半導体薄膜領
域のうちの少なくとも１つは、レーザによって結晶化さ
れていて比較的良好な結晶性を有するので、この半導体
薄膜領域によって作製された薄膜トランジスタは比較的
良好な特性を有する。

【００９３】１実施形態では、上記複数の半導体薄膜領
域のうちの少なくとも１つは、触媒金属を用いて結晶化
されているので、この半導体薄膜領域によって作製され
た薄膜トランジスタは比較的良好な特性を有する。

【００９４】１実施形態では、上記半導体集積回路は少
なくとも第１と第２のブロックからなり、上記第１のブ
ロックに含まれる複数の薄膜トランジスタは、薄膜トラ
ンジスタの配置方向が互いに略同一であり、上記第２の
ブロックに含まれる複数の薄膜トランジスタは、薄膜ト
ランジスタの配置方向が互いに異なるので、異なる特性
が必要である第１および第２のブロックにおいて、上記
異なる特性に対応して上記複数の薄膜トランジスタの配
置方向を異ならせることによって、上記第１および第２
のブロックを適切な特性の薄膜トランジスタによって構
成できるから、上記半導体集積回路を適切な性能に、か
つ、安価にできる。

【００９５】１実施形態では、上記半導体集積回路は少
なくとも第１と第２のブロックからなり、上記第１のブ
ロックに含まれる複数の薄膜トランジスタは、結晶粒界
が殆ど無い半導体薄膜領域に形成されており、上記第２
のブロックに含まれる複数の薄膜トランジスタは、結晶
粒界を有する半導体薄膜領域に形成されているので、保
持すべき特性が異なる上記第１および第２のブロックに
おいて、異なる２つの半導体薄膜領域を用いて、各々の
ブロックに適切な特性を有する複数の薄膜トランジスタ
を形成するから、上記半導体集積回路を適切な性能に、
かつ、安価にできる。

【００９６】１実施形態では、上記半導体集積回路はロ
ジック回路とアナログ回路を含み、上記ロジック回路と
アナログ回路は、異なる半導体薄膜領域に形成されてい
るので、保持すべき特性が互いに異なる上記半導体集積
回路のロジック回路とアナログ回路とを、互いに異なる
半導体薄膜領域によって作製して適切な特性を有する複
数の薄膜トランジスタによって構成できるから、半導体
集積回路の性能を、効率的に高くできる。

【００９７】１実施形態では、上記半導体集積回路はス
タティック回路とダイナミック回路を含み、上記スタテ
ィック回路とダイナミック回路は、異なる半導体薄膜領
域に形成されているので、保持すべき特性が互いに異な
る上記半導体集積回路のスタティック回路とダイナミッ
ク回路とを、互いに異なる半導体薄膜領域によって作製
して適切な特性を有する複数の薄膜トランジスタによっ
て構成できるから、半導体集積回路の性能を、効率的に
向上できる。

【００９８】第２の発明の液晶表示装置は、絶縁性基板
上に、画素トランジスタを有してマトリクス状に配置さ
れた画素部と、上記画素部の画素トランジスタをオンオ
フさせるゲートドライバと、上記画素部にデータを書き
込むソースドライバとを有する薄膜トランジスタ基板
と、この薄膜トランジスタ基板に対向して配置された対
向基板と、上記薄膜トランジスタ基板と対向基板との間
に挿入される液晶層とからなる液晶表示装置において、
上記薄膜トランジスタ基板が有する回路は、上記半導体
集積回路からなるので、上記薄膜トランジスタ基板が有
する複数の回路の全てを適切な特性にでき、かつ、薄膜
トランジスタ基板の回路を安価に形成できるから、液晶
表示装置を良好な性能に、かつ、安価にできる。

【図面の簡単な説明】

【図１】 この発明の第１の半導体薄膜領域を形成する
工程を示す図である。

【図２】 図２（ａ），（ｂ），（ｃ）は、第２の半導
体薄膜領域を形成する工程を示す図である。

【図３】 第３の半導体薄膜領域を形成する工程を示す
図である。

【図４】 図４（ａ），（ｂ），（ｃ）は、第４の半導
体薄膜領域を形成する工程を示す図である。

【図５】 図５（ａ），（ｂ），（ｃ）は、第５の半導
体薄膜領域を形成する工程を示す図である。

【図６】 図６（ａ）は、第２の半導体薄膜領域に、薄
膜トランジスタ２９ａ，２９ｂを形成した様子を示す図
であり、図６（ｂ）は、第４の半導体薄膜領域に、薄膜
トランジスタ４７ａ，４７ａ，４７ｂ，４７ｂを形成し
た様子を示した図である。

【図７】 第５の半導体薄膜領域に、薄膜トランジスタ
５８ａ，５８ｂを形成した様子を示す図である。

【図８】 図８（ａ）は、第２の半導体薄膜領域に、動
作速度が速い薄膜トランジスタ２９ａ，２９ａのみを形
成した様子を示した図であり、図８（ｂ）は、第４の半
導体薄膜領域に、動作速度が速い薄膜トランジスタ４７
ａ，４７ａ，４７ａ，４７ａのみを形成した様子を示す
図である。

【図９】 第２の半導体薄膜領域の多結晶シリコン薄膜
２７，２７と、多結晶シリコン薄膜２７，２７よりも多
くの結晶粒界を有する多結晶シリコン薄膜２８とを用い
て、複数の薄膜トランジスタを形成した様子を示す図で
ある。

【図１０】 本発明の半導体集積回路としてのアンプ回
路を示す回路図である。

【図１１】 本発明の半導体集積回路としてのシフトレ
ジスタ回路を示す図である。

【図１２】 ダイナミック回路型ののシフトレジスタ回
路を示す回路図である。

【図１３】 液晶表示装置が有する回路を示す図であ
る。

【図１４】 図１３の画素ＰＩＸを示す図である。

【図１５】 液晶表示装置の点順次駆動方式のデータ信
号線駆動回路を示す図である。

【図１６】 液晶表示装置の線順次駆動方式のデータ信
号線駆動回路を示す図である。

【図１７】 液晶表示装置の走査信号線駆動回路を示す
図である。

【図１８】 多結晶シリコン薄膜を用いた薄膜トランジ
スタを示す図である。

【符号の説明】

２７ 多結晶シリコン薄膜 ２８ 結晶粒界を有する多結晶シリコン薄膜 ２９ａ 薄膜トランジスタ ６２ 薄膜トランジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/08 ３３１ Ｈ０１Ｌ 29/78 ６１２Ｂ ６１３Ａ ６１８Ｚ Ｆターム(参考） 2H092 GA59 JA24 KA04 MA28 MA30 NA21 NA25 PA06 5F048 AA08 AA09 AB03 AC04 BA10 BA16 BG05 5F052 AA02 AA11 AA24 BA04 BA07 BA08 BB07 CA04 CA10 DA02 FA02 FA06 JA01 5F110 AA16 BB02 BB04 CC02 GG02 GG06 GG13 GG16 NN77 NN78 PP01 PP02 PP03 PP05 PP06 PP23 PP24 PP29 PP34

Claims (12)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板上に形成された複数の薄膜ト
   ランジスタを有する半導体集積回路において、 上記複数の薄膜トランジスタは、複数の異なる結晶化方
   法によって作製された複数の半導体薄膜領域に形成され
   ていることを特徴とする半導体集積回路。
2. 【請求項２】 請求項１に記載の半導体集積回路におい
   て、 上記複数の半導体薄膜領域の平均結晶粒径の比が２以上
   であることを特徴とする半導体集積回路。
3. 【請求項３】 請求項１または２に記載の半導体集積回
   路において、 上記複数の半導体薄膜領域の電子移動度の比が１．５以
   上であることを特徴とする半導体集積回路。
4. 【請求項４】 請求項１乃至３のいずれか１つに記載の
   半導体集積回路において、 上記複数の半導体薄膜領域は、半導体薄膜領域の面積に
   対する薄膜トランジスタを形成する領域の面積の割合
   が、互いに異なることを特徴とする半導体集積回路。
5. 【請求項５】 請求項１乃至３のいずれか１つに記載の
   半導体集積回路において、 上記複数の薄膜トランジスタのうちの少なくとも１つ
   は、その薄膜トランジスタのソース領域とドレイン領域
   とを最短で結ぶ直線の方向である薄膜トランジスタの配
   置方向が、この薄膜トランジスタが形成される半導体薄
   膜領域の結晶成長方向と一致していることを特徴とする
   半導体集積回路。
6. 【請求項６】 請求項１乃至５のいずれか１つに記載の
   半導体集積回路において、 上記複数の半導体薄膜領域のうちの少なくとも１つは、
   レーザによって結晶化されていることを特徴とする半導
   体集積回路。
7. 【請求項７】 請求項１乃至５のいずれか１つに記載の
   半導体集積回路において、 上記複数の半導体薄膜領域のうちの少なくとも１つは、
   触媒金属を用いて結晶化されていることを特徴とする半
   導体集積回路。
8. 【請求項８】 請求項１乃至７のいずれか１つに記載の
   半導体集積回路において、 上記半導体集積回路は少なくとも第１と第２のブロック
   からなり、 上記第１のブロックに含まれる複数の薄膜トランジスタ
   は、薄膜トランジスタの配置方向が互いに略同一であ
   り、 上記第２のブロックに含まれる複数の薄膜トランジスタ
   は、薄膜トランジスタの配置方向が互いに異なることを
   特徴とする半導体集積回路。
9. 【請求項９】 請求項１乃至７のいずれか１つに記載の
   半導体集積回路において、 上記半導体集積回路は少なくとも第１と第２のブロック
   からなり、 上記第１のブロックに含まれる複数の薄膜トランジスタ
   は、結晶粒界が殆ど無い半導体薄膜領域に形成されてお
   り、 上記第２のブロックに含まれる複数の薄膜トランジスタ
   は、結晶粒界を有する半導体薄膜領域に形成されている
   ことを特徴とする半導体集積回路。
10. 【請求項１０】 請求項１乃至９のいずれか１つに記載
    の半導体集積回路において、 上記半導体集積回路はロジック回路とアナログ回路を含
    み、 上記ロジック回路とアナログ回路は、異なる半導体薄膜
    領域に形成されていることを特徴とする半導体集積回
    路。
11. 【請求項１１】 請求項１乃至９のいずれか１つに記載
    の半導体集積回路において、 上記半導体集積回路はスタティック回路とダイナミック
    回路を含み、 上記スタティック回路とダイナミック回路は、異なる半
    導体薄膜領域に形成されていることを特徴とする半導体
    集積回路。
12. 【請求項１２】 絶縁性基板上に、画素トランジスタを
    有してマトリクス状に配置された画素部と、上記画素部
    の画素トランジスタをオンオフさせるゲートドライバ
    と、上記画素部にデータを書き込むソースドライバとを
    有する薄膜トランジスタ基板と、この薄膜トランジスタ
    基板に対向して配置された対向基板と、上記薄膜トラン
    ジスタ基板と対向基板との間に挿入される液晶層とから
    なる液晶表示装置において、 上記薄膜トランジスタ基板が有する回路は、請求項１乃
    至１１のいずれか１つに記載の半導体集積回路からなる
    ことを特徴とする液晶表示装置。