JP2000022004A - 不揮発性メモリおよび半導体装置 - Google Patents
不揮発性メモリおよび半導体装置Info
- Publication number
- JP2000022004A JP2000022004A JP10161365A JP16136598A JP2000022004A JP 2000022004 A JP2000022004 A JP 2000022004A JP 10161365 A JP10161365 A JP 10161365A JP 16136598 A JP16136598 A JP 16136598A JP 2000022004 A JP2000022004 A JP 2000022004A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- active layer
- film
- region
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 238000007667 floating Methods 0.000 claims abstract description 60
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 27
- 238000007743 anodising Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 72
- 239000004973 liquid crystal related substance Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 40
- 239000010407 anodic oxide Substances 0.000 claims description 36
- 239000011159 matrix material Substances 0.000 claims description 29
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 abstract description 31
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052796 boron Inorganic materials 0.000 abstract description 16
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 226
- 239000013078 crystal Substances 0.000 description 97
- 239000010410 layer Substances 0.000 description 69
- 239000012535 impurity Substances 0.000 description 55
- 238000004519 manufacturing process Methods 0.000 description 43
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 30
- 239000010409 thin film Substances 0.000 description 30
- 210000004027 cell Anatomy 0.000 description 25
- 238000010438 heat treatment Methods 0.000 description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 description 22
- 150000002500 ions Chemical group 0.000 description 22
- 238000010586 diagram Methods 0.000 description 21
- 229910021419 crystalline silicon Inorganic materials 0.000 description 19
- 230000007547 defect Effects 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 239000012298 atmosphere Substances 0.000 description 18
- 238000002425 crystallisation Methods 0.000 description 18
- 230000008025 crystallization Effects 0.000 description 18
- 229910052736 halogen Inorganic materials 0.000 description 16
- 150000002367 halogens Chemical class 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000012937 correction Methods 0.000 description 12
- 238000005247 gettering Methods 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 238000004627 transmission electron microscopy Methods 0.000 description 12
- 238000004458 analytical method Methods 0.000 description 11
- 239000003054 catalyst Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 239000010453 quartz Substances 0.000 description 11
- 230000001133 acceleration Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- 238000010894 electron beam technology Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000000969 carrier Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 230000003197 catalytic effect Effects 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910001362 Ta alloys Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052717 sulfur Inorganic materials 0.000 description 4
- 239000011593 sulfur Substances 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000002524 electron diffraction data Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- -1 BCl 3 Chemical class 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002366 halogen compounds Chemical group 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 238000004435 EPR spectroscopy Methods 0.000 description 1
- 101001135826 Homo sapiens Serine/threonine-protein phosphatase 2A activator Proteins 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- 101000621511 Potato virus M (strain German) RNA silencing suppressor Proteins 0.000 description 1
- 101710204573 Protein phosphatase PP2A regulatory subunit B Proteins 0.000 description 1
- 102100036782 Serine/threonine-protein phosphatase 2A activator Human genes 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006285 Si—Ni—Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 201000003373 familial cold autoinflammatory syndrome 3 Diseases 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Abstract
(57)【要約】
【課題】 小型化が可能な不揮発性メモリを備えた半導
体装置を提供する。 【解決手段】 ＦＡＭＯＳ型不揮発性メモリ、画素ＴＦ
Ｔおよび駆動回路をＴＦＴでもって基板上に一体形成す
る。こうすることによって、小型化が可能な半導体表示
装置が提供される。
体装置を提供する。 【解決手段】 ＦＡＭＯＳ型不揮発性メモリ、画素ＴＦ
Ｔおよび駆動回路をＴＦＴでもって基板上に一体形成す
る。こうすることによって、小型化が可能な半導体表示
装置が提供される。
Description
【０００１】
【０００２】本発明は、半導体装置および半導体表示装
置に関する。特に、不揮発性メモリが画素や駆動回路な
どの周辺回路とともに、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ
Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板上に一体
形成された半導体装置および半導体表示装置に関する。
置に関する。特に、不揮発性メモリが画素や駆動回路な
どの周辺回路とともに、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ
Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板上に一体
形成された半導体装置および半導体表示装置に関する。
【０００３】
【０００４】最近安価なガラス基板上に半導体薄膜を形
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型液晶表示装置（液晶パネ
ル）の需要が高まってきたことによる。
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型液晶表示装置（液晶パネ
ル）の需要が高まってきたことによる。
【０００５】アクティブマトリクス型液晶パネルは、マ
トリクス状に配置された数十〜数百万個もの画素領域に
それぞれＴＦＴが配置され、各画素電極に出入りする電
荷をＴＦＴのスイッチング機能により制御するものであ
る。
トリクス状に配置された数十〜数百万個もの画素領域に
それぞれＴＦＴが配置され、各画素電極に出入りする電
荷をＴＦＴのスイッチング機能により制御するものであ
る。
【０００６】従来のアナログ階調のアクティブマトリッ
クス型液晶表示装置を図１４に示す。従来のアクティブ
マトリックス型液晶表示装置は、図１９に示すようにソ
ース線側ドライバ２００１と、ゲート線側ドライバ２０
０２と、マトリクス状に配置された複数の画素ＴＦＴ２
００３と、画像信号線２００４とを有している。
クス型液晶表示装置を図１４に示す。従来のアクティブ
マトリックス型液晶表示装置は、図１９に示すようにソ
ース線側ドライバ２００１と、ゲート線側ドライバ２０
０２と、マトリクス状に配置された複数の画素ＴＦＴ２
００３と、画像信号線２００４とを有している。
【０００７】ソース線側ドライバおよびゲイト線側ドラ
イバは、シフトレジスタやバッファ回路などを含み、近
年アクティブマトリクス回路と同一基板上に一体形成さ
れる。
イバは、シフトレジスタやバッファ回路などを含み、近
年アクティブマトリクス回路と同一基板上に一体形成さ
れる。
【０００８】アクティブマトリクス回路には、ガラス基
板上に形成されたアモルファスシリコンを利用した薄膜
トランジスタが配置されている。
板上に形成されたアモルファスシリコンを利用した薄膜
トランジスタが配置されている。
【０００９】また、基板として石英を利用し、多結晶珪
素膜でもって薄膜トランジスタを作製する構成も知られ
ている。この場合、周辺駆動回路もアクティブマトリク
ス回路も石英基板上に形成される薄膜トランジスタでも
って構成される。
素膜でもって薄膜トランジスタを作製する構成も知られ
ている。この場合、周辺駆動回路もアクティブマトリク
ス回路も石英基板上に形成される薄膜トランジスタでも
って構成される。
【００１０】また、レーザーアニール等の技術を利用す
ることにより、ガラス基板上に結晶性珪素膜を用いた薄
膜トランジスタを作製する技術も知られている。この技
術を利用すると、ガラス基板にアクティブマトリクス回
路と周辺駆動回路とを集積化することができる。
ることにより、ガラス基板上に結晶性珪素膜を用いた薄
膜トランジスタを作製する技術も知られている。この技
術を利用すると、ガラス基板にアクティブマトリクス回
路と周辺駆動回路とを集積化することができる。
【００１１】図１９に示すような構成においては、ソー
ス線側ドライバのシフトレジスタ回路（水平走査用のシ
フトレジスタ）からの信号により、画像信号線２００４
に供給される画像信号が選択される。そして対応するソ
ース信号線に所定の画像信号が供給される。
ス線側ドライバのシフトレジスタ回路（水平走査用のシ
フトレジスタ）からの信号により、画像信号線２００４
に供給される画像信号が選択される。そして対応するソ
ース信号線に所定の画像信号が供給される。
【００１２】ソース信号線に供給された画像信号は、画
素の薄膜トランジスタにより選択され、所定の画素電極
に書き込まれる。
素の薄膜トランジスタにより選択され、所定の画素電極
に書き込まれる。
【００１３】画素の薄膜トランジスタは、ゲイト線側ド
ライバのシフトレジスタ（垂直走査用のシフトレジス
タ）からゲイト信号線を介して供給される選択信号によ
り動作する。
ライバのシフトレジスタ（垂直走査用のシフトレジス
タ）からゲイト信号線を介して供給される選択信号によ
り動作する。
【００１４】この動作をソース線側ドライバのシフトレ
ジスタからの信号と、ゲイト線側ドライバのシフトレジ
スタからの信号とにより、適当なタイミング設定で順次
繰り返し行うことによって、マトリクス状に配置された
各画素に順次情報が書き込まれる。
ジスタからの信号と、ゲイト線側ドライバのシフトレジ
スタからの信号とにより、適当なタイミング設定で順次
繰り返し行うことによって、マトリクス状に配置された
各画素に順次情報が書き込まれる。
【００１５】
【００１６】近年、アクティブマトリクス型液晶表示装
置がノート型のパーソナルコンピュータに多用されてき
ている。パーソナルコンピュータにおいては、複数のソ
フトウエアを同時に起動したり、デジタルカメラからの
映像を取り込んで加工したりと、多階調の液晶表示装置
が要求されている。
置がノート型のパーソナルコンピュータに多用されてき
ている。パーソナルコンピュータにおいては、複数のソ
フトウエアを同時に起動したり、デジタルカメラからの
映像を取り込んで加工したりと、多階調の液晶表示装置
が要求されている。
【００１７】また、ハイビジョン信号などのテレビ信号
を写すことができる、大画面に対応した液晶プロジェク
タの需要が高まってきている。この場合も、階調表示を
いかに細かくできるか、かつ信号の高速処理ができるか
などが提供される画像の良否にかかっている。
を写すことができる、大画面に対応した液晶プロジェク
タの需要が高まってきている。この場合も、階調表示を
いかに細かくできるか、かつ信号の高速処理ができるか
などが提供される画像の良否にかかっている。
【００１８】階調表示の方法としては、ソース線にビデ
オ信号やテレビジョン信号などのアナログ信号を供給す
る場合（アナログ階調）と、パーソナルコンピュータな
どからのデータ信号などのデジタル信号を供給する場合
（デジタル階調）とがある。
オ信号やテレビジョン信号などのアナログ信号を供給す
る場合（アナログ階調）と、パーソナルコンピュータな
どからのデータ信号などのデジタル信号を供給する場合
（デジタル階調）とがある。
【００１９】アナログ階調では、上述したようにソース
ドライバからの信号により、画像信号線に供給されるア
ナログ画像信号が順次選択され、対応するソース線に所
定の画像信号が供給される。
ドライバからの信号により、画像信号線に供給されるア
ナログ画像信号が順次選択され、対応するソース線に所
定の画像信号が供給される。
【００２０】デジタル階調では、画像信号線に供給され
るデジタル信号が順次選択され、Ｄ／Ａ変換された後、
対応するソース線に所定の画像信号が供給される。
るデジタル信号が順次選択され、Ｄ／Ａ変換された後、
対応するソース線に所定の画像信号が供給される。
【００２１】液晶表示装置の場合、いずれの階調表示を
用いる場合でも、液晶に印加する電圧（Ｖ）と透過光強
度との間には、図２０の点線で示されるような関係があ
る。ただし、液晶表示装置は、ＴＮ（ツイストネマチッ
ク）モードで電圧が印加されていない時に明状態となる
ノーマリホワイトモードを用いているものとする。
用いる場合でも、液晶に印加する電圧（Ｖ）と透過光強
度との間には、図２０の点線で示されるような関係があ
る。ただし、液晶表示装置は、ＴＮ（ツイストネマチッ
ク）モードで電圧が印加されていない時に明状態となる
ノーマリホワイトモードを用いているものとする。
【００２２】図２０からもわかるように液晶に印加され
る電圧と透過光強度との間には、非線型の関係があり、
印加する電圧に応じた階調表示を行うことが難しい。
る電圧と透過光強度との間には、非線型の関係があり、
印加する電圧に応じた階調表示を行うことが難しい。
【００２３】上記のことを補うために、ガンマ補正とい
う手段が取られている。ガンマ補正とは、画像信号をゲ
インさせ、印加電圧に応じて、透過光強度が線形的に変
化するように補正するものであり、良好な階調表示を得
屡ことができる。ガンマ補正を施した場合の、印加電圧
と透過光強度との関係は図２０の実線で示される。
う手段が取られている。ガンマ補正とは、画像信号をゲ
インさせ、印加電圧に応じて、透過光強度が線形的に変
化するように補正するものであり、良好な階調表示を得
屡ことができる。ガンマ補正を施した場合の、印加電圧
と透過光強度との関係は図２０の実線で示される。
【００２４】しかし、従来画像信号にガンマ補正を施す
には、信号処理回路やメモリ回路などを備えたＩＣチッ
プが別途必要である。また、大画面の表示を行うため
に、その他の補正回路および信号処理回路、およにそれ
に伴うメモリ回路が必要になってくる。上記の信号処理
回路やメモリなどは、従来は、液晶パネルの外部にＩＣ
チップを設けることによって増設しなければならなかっ
た。よって、商品の小型化が事実上不可能であった。
には、信号処理回路やメモリ回路などを備えたＩＣチッ
プが別途必要である。また、大画面の表示を行うため
に、その他の補正回路および信号処理回路、およにそれ
に伴うメモリ回路が必要になってくる。上記の信号処理
回路やメモリなどは、従来は、液晶パネルの外部にＩＣ
チップを設けることによって増設しなければならなかっ
た。よって、商品の小型化が事実上不可能であった。
【００２５】
【００２６】図２２および図２３（Ｂ）を参照する。図
２２は、ＰチャネルＴＦＴの基板温度とゲイトリーク電
流との関係を示したグラフである。また、図２３（Ｂ）
は、ＰチャネルＴＦＴの基板温度とゲイトリーク電流の
ピークとの関係を示したグラフである。なお、ＶＤはド
レイン電圧、ＩＤはドレイン電流、ＶＧはゲイト電圧で
ある。このとき、ゲイトリーク電流値には、ピーク値
（ＩＧ（ｐｅａｋ）と示す）が存在する。
２２は、ＰチャネルＴＦＴの基板温度とゲイトリーク電
流との関係を示したグラフである。また、図２３（Ｂ）
は、ＰチャネルＴＦＴの基板温度とゲイトリーク電流の
ピークとの関係を示したグラフである。なお、ＶＤはド
レイン電圧、ＩＤはドレイン電流、ＶＧはゲイト電圧で
ある。このとき、ゲイトリーク電流値には、ピーク値
（ＩＧ（ｐｅａｋ）と示す）が存在する。
【００２７】基板温度が上昇すると、ゲイトリーク電流
のピークが小さくなっていくことがわかる。これは、基
板の温度が上昇すると、ゲイト電極に蓄積されていた電
荷（電子）の放電が促進されることを示すものと思われ
る。
のピークが小さくなっていくことがわかる。これは、基
板の温度が上昇すると、ゲイト電極に蓄積されていた電
荷（電子）の放電が促進されることを示すものと思われ
る。
【００２８】ゲイトリーク電流はゲイト電極に電子が注
入されることによって観測される電流であることがわか
っており、この絶対量（ＩＧピーク）が減るということ
は注入された電子が温度上昇で活性化して放電されてい
ることを意味している。この現象はいわゆるコンデンサ
と同じであり、電荷の充放電が可能であることを示唆す
るものと考えられる。
入されることによって観測される電流であることがわか
っており、この絶対量（ＩＧピーク）が減るということ
は注入された電子が温度上昇で活性化して放電されてい
ることを意味している。この現象はいわゆるコンデンサ
と同じであり、電荷の充放電が可能であることを示唆す
るものと考えられる。
【００２９】そこで、本願発明者は、この現象をフロー
ティングゲイトを有する不揮発性メモリに適用させうる
ことを見出した。
ティングゲイトを有する不揮発性メモリに適用させうる
ことを見出した。
【００３０】そこで本発明は、上記の事情を鑑みて、大
画面で良好な階調表示が行える、小型化が可能な半導体
表示装置、特に液晶表示装置を提供することを課題とす
る。
画面で良好な階調表示が行える、小型化が可能な半導体
表示装置、特に液晶表示装置を提供することを課題とす
る。
【００３１】
【００３２】本発明のある実施態様によると、絶縁基板
上に形成される半導体活性層と、前記半導体活性層上に
形成される絶縁膜と、前記絶縁膜上に形成されるフロー
ティングゲイト電極と、前記フローティングゲイト電極
を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜
の上面および側面に接して形成されるコントロールゲイ
ト電極と、を少なくとも備えた不揮発性メモリが提供さ
れる。このことによって上記目的が達成される。
上に形成される半導体活性層と、前記半導体活性層上に
形成される絶縁膜と、前記絶縁膜上に形成されるフロー
ティングゲイト電極と、前記フローティングゲイト電極
を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜
の上面および側面に接して形成されるコントロールゲイ
ト電極と、を少なくとも備えた不揮発性メモリが提供さ
れる。このことによって上記目的が達成される。
【００３３】前記半導体活性層のチャネル形成領域で
は、不対結合手の数がソース・ドレイン領域よりも少な
くてもよい。
は、不対結合手の数がソース・ドレイン領域よりも少な
くてもよい。
【００３４】本発明のある実施態様によると、絶縁基板
上に形成される半導体活性層と、前記半導体活性層上に
形成される絶縁膜と、前記絶縁膜上に形成されるフロー
ティングゲイト電極と、前記フローティングゲイト電極
を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜
の上面のみに接して形成されるコントロールゲイト電極
と、を少なくとも備えた不揮発性メモリが提供される。
このことによって上記目的が達成される。
上に形成される半導体活性層と、前記半導体活性層上に
形成される絶縁膜と、前記絶縁膜上に形成されるフロー
ティングゲイト電極と、前記フローティングゲイト電極
を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜
の上面のみに接して形成されるコントロールゲイト電極
と、を少なくとも備えた不揮発性メモリが提供される。
このことによって上記目的が達成される。
【００３５】前記半導体活性層のチャネル形成領域で
は、不対結合手の数がソース・ドレイン領域よりも少な
くてもよい。
は、不対結合手の数がソース・ドレイン領域よりも少な
くてもよい。
【００３６】本発明のある実施態様によると、絶縁基板
上に形成される半導体活性層と、前記半導体活性層上に
形成される絶縁膜と、前記絶縁膜上に形成されるフロー
ティングゲイト電極と、前記フローティングゲイト電極
を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜
の上面および側面に接して形成されるコントロールゲイ
ト電極と、を少なくとも備えた不揮発性メモリであっ
て、前記半導体活性層のチャネル領域とソース・ドレイ
ン領域は、直接接している不揮発性メモリが提供され
る。このことによって上記目的が達成される。
上に形成される半導体活性層と、前記半導体活性層上に
形成される絶縁膜と、前記絶縁膜上に形成されるフロー
ティングゲイト電極と、前記フローティングゲイト電極
を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜
の上面および側面に接して形成されるコントロールゲイ
ト電極と、を少なくとも備えた不揮発性メモリであっ
て、前記半導体活性層のチャネル領域とソース・ドレイ
ン領域は、直接接している不揮発性メモリが提供され
る。このことによって上記目的が達成される。
【００３７】前記半導体活性層のチャネル形成領域で
は、不対結合手の数がソース・ドレイン領域よりも少な
くてもよい。
は、不対結合手の数がソース・ドレイン領域よりも少な
くてもよい。
【００３８】本発明のある実施態様によると、絶縁基板
上に形成される半導体活性層と、前記半導体活性層上に
形成される絶縁膜と、前記絶縁膜上に形成されるフロー
ティングゲイト電極と、前記フローティングゲイト電極
を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜
の上面のみに接して形成されるコントロールゲイト電極
と、を少なくとも備えた不揮発性メモリであって、前記
半導体活性層のチャネル領域とソース・ドレイン領域
は、直接接している不揮発性メモリが提供される。この
ことによって上記目的が達成される。
上に形成される半導体活性層と、前記半導体活性層上に
形成される絶縁膜と、前記絶縁膜上に形成されるフロー
ティングゲイト電極と、前記フローティングゲイト電極
を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜
の上面のみに接して形成されるコントロールゲイト電極
と、を少なくとも備えた不揮発性メモリであって、前記
半導体活性層のチャネル領域とソース・ドレイン領域
は、直接接している不揮発性メモリが提供される。この
ことによって上記目的が達成される。
【００３９】前記半導体活性層のチャネル形成領域で
は、不対結合手の数がソース・ドレイン領域よりも少な
くてもよい。
は、不対結合手の数がソース・ドレイン領域よりも少な
くてもよい。
【００４０】本発明のある実施態様によると、絶縁基板
上に複数の画素ＴＦＴがマトリクス状に配置された画素
回路と、前記複数の画素ＴＦＴを駆動するＴＦＴで構成
された駆動回路と、不揮発性メモリと、を少なくとも備
えた半導体装置であって、前記不揮発性メモリは、絶縁
基板上に形成される半導体活性層と、前記半導体活性層
上に形成される絶縁膜と、前記絶縁膜上に形成されるフ
ローティングゲイト電極と、前記フローティングゲイト
電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸
化膜の上面および側面に接して形成されるコントロール
ゲイト電極と、を少なくとも備えており、前記画素回路
と前記駆動回路と前記不揮発性メモリとは、前記絶縁基
板上に一体形成される半導体装置が提供される。このこ
とによって上記目的が達成される。
上に複数の画素ＴＦＴがマトリクス状に配置された画素
回路と、前記複数の画素ＴＦＴを駆動するＴＦＴで構成
された駆動回路と、不揮発性メモリと、を少なくとも備
えた半導体装置であって、前記不揮発性メモリは、絶縁
基板上に形成される半導体活性層と、前記半導体活性層
上に形成される絶縁膜と、前記絶縁膜上に形成されるフ
ローティングゲイト電極と、前記フローティングゲイト
電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸
化膜の上面および側面に接して形成されるコントロール
ゲイト電極と、を少なくとも備えており、前記画素回路
と前記駆動回路と前記不揮発性メモリとは、前記絶縁基
板上に一体形成される半導体装置が提供される。このこ
とによって上記目的が達成される。
【００４１】本発明のある実施態様によると、基板上に
複数の画素ＴＦＴがマトリクス状に配置された画素回路
と、前記複数の画素ＴＦＴを駆動するＴＦＴで構成され
た駆動回路と、不揮発性メモリと、を少なくとも備えた
半導体装置であって、前記不揮発性メモリは、絶縁基板
上に形成される半導体活性層と、前記半導体活性層上に
形成される絶縁膜と、前記絶縁膜上に形成されるフロー
ティングゲイト電極と、前記フローティングゲイト電極
を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜
の上面のみに接して形成されるコントロールゲイト電極
と、を少なくとも備えており、前記画素回路と前記駆動
回路と前記不揮発性メモリとは、前記絶縁基板上に一体
形成される半導体装置が提供される。このことによって
上記目的が達成される。
複数の画素ＴＦＴがマトリクス状に配置された画素回路
と、前記複数の画素ＴＦＴを駆動するＴＦＴで構成され
た駆動回路と、不揮発性メモリと、を少なくとも備えた
半導体装置であって、前記不揮発性メモリは、絶縁基板
上に形成される半導体活性層と、前記半導体活性層上に
形成される絶縁膜と、前記絶縁膜上に形成されるフロー
ティングゲイト電極と、前記フローティングゲイト電極
を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜
の上面のみに接して形成されるコントロールゲイト電極
と、を少なくとも備えており、前記画素回路と前記駆動
回路と前記不揮発性メモリとは、前記絶縁基板上に一体
形成される半導体装置が提供される。このことによって
上記目的が達成される。
【００４２】前記半導体装置は、液晶表示装置であるこ
とを特徴としていてもよい。
とを特徴としていてもよい。
【００４３】
【００４４】（実施例１）
【００４５】本実施例では、信号処理の際使用するデー
タを記憶させておく不揮発性メモリをＳＯＩ（Ｓｌｉｃ
ｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基
板上に、他の回路と共に一体形成した半導体表示装置に
ついて説明する。半導体表示装置の中でも、液晶表示装
置について説明する。ここでいうシリコンは単結晶、あ
るいは実質的に単結晶である。、
タを記憶させておく不揮発性メモリをＳＯＩ（Ｓｌｉｃ
ｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基
板上に、他の回路と共に一体形成した半導体表示装置に
ついて説明する。半導体表示装置の中でも、液晶表示装
置について説明する。ここでいうシリコンは単結晶、あ
るいは実質的に単結晶である。、
【００４６】図１を参照する。図１には、本実施例の不
揮発性メモリの回路図が示される。本実施例の不揮発性
メモリは、複数のメモリセルとＸおよびＹアドレスデコ
ーダ１０１、１０２、および周辺回路１０３、１０４に
よって構成されている。図１に示されるように、各ビッ
ト情報が記録されるメモリセル（記憶セル）は、２個の
ＴＦＴによって構成され、１つはフローティングゲイト
を有するＰチャネルＦＡＭＯＳ（Ｆｌｏａｔｉｎｇ ｇ
ａｔｅ Ａｖａｌａｎｃｈｅ ｉｎｊｅｃｔｉｏｎ Ｍ
ＯＳ）型ＴＦＴ（Ｔｒ１）であり、もう一つはＮチャネ
ルスイッチングＴＦＴ（Ｔｒ２）である。２個のＴＦＴ
（Ｔｒ１およびＴｒ２）は、ドレイン電極が互いに直列
に接続されており、この直列接続回路によって１ビット
のメモリセルを構成する。本実施例の不揮発性メモリに
は、このメモリセルが縦６４個×横６４個マトリクス状
に配列されている。各メモリセルは１ビットの情報を記
憶することができるので、本実施例の不揮発性メモリ
は、４０９６ビット（＝約４ｋビット）の記憶容量を有
する。周辺回路１０３、１０４は、他の信号処理回路で
ある。
揮発性メモリの回路図が示される。本実施例の不揮発性
メモリは、複数のメモリセルとＸおよびＹアドレスデコ
ーダ１０１、１０２、および周辺回路１０３、１０４に
よって構成されている。図１に示されるように、各ビッ
ト情報が記録されるメモリセル（記憶セル）は、２個の
ＴＦＴによって構成され、１つはフローティングゲイト
を有するＰチャネルＦＡＭＯＳ（Ｆｌｏａｔｉｎｇ ｇ
ａｔｅ Ａｖａｌａｎｃｈｅ ｉｎｊｅｃｔｉｏｎ Ｍ
ＯＳ）型ＴＦＴ（Ｔｒ１）であり、もう一つはＮチャネ
ルスイッチングＴＦＴ（Ｔｒ２）である。２個のＴＦＴ
（Ｔｒ１およびＴｒ２）は、ドレイン電極が互いに直列
に接続されており、この直列接続回路によって１ビット
のメモリセルを構成する。本実施例の不揮発性メモリに
は、このメモリセルが縦６４個×横６４個マトリクス状
に配列されている。各メモリセルは１ビットの情報を記
憶することができるので、本実施例の不揮発性メモリ
は、４０９６ビット（＝約４ｋビット）の記憶容量を有
する。周辺回路１０３、１０４は、他の信号処理回路で
ある。
【００４７】各列に配置されているメモリセルは、Ａ
０、Ｂ０〜Ａ６３、Ｂ６３によって構成される信号線
に、その両端が接続されている。また、各行に配列され
ているメモリセルは、信号線Ｃ０、Ｄ０〜Ｃ６３、Ｄ６
３に各メモリセルのゲイト電極が接続されている。なお
図１に示されるように、本実施例では、不揮発性メモリ
を構成するメモリセルに（０、０）、（１、０）、（６
３、６３）といった符号が付けられている。
０、Ｂ０〜Ａ６３、Ｂ６３によって構成される信号線
に、その両端が接続されている。また、各行に配列され
ているメモリセルは、信号線Ｃ０、Ｄ０〜Ｃ６３、Ｄ６
３に各メモリセルのゲイト電極が接続されている。なお
図１に示されるように、本実施例では、不揮発性メモリ
を構成するメモリセルに（０、０）、（１、０）、（６
３、６３）といった符号が付けられている。
【００４８】各信号線Ａ０、Ｂ０〜Ａ６３、Ｂ６３、お
よびＣ０、Ｄ０〜Ｃ６３、Ｄ６３は、それぞれＹアドレ
スデコーダ１０２、およびＸアドレスデコーダ１０１に
接続されている。このＸアドレスデコーダ１０１および
Ｙアドレスデコーダ１０２によって、メモリセルのアド
レスが指定され、データの書き込みあるいは読み出しが
行われる。
よびＣ０、Ｄ０〜Ｃ６３、Ｄ６３は、それぞれＹアドレ
スデコーダ１０２、およびＸアドレスデコーダ１０１に
接続されている。このＸアドレスデコーダ１０１および
Ｙアドレスデコーダ１０２によって、メモリセルのアド
レスが指定され、データの書き込みあるいは読み出しが
行われる。
【００４９】次に、不揮発性メモリの動作について、メ
モリセル（１、１）を例にとって説明する。
モリセル（１、１）を例にとって説明する。
【００５０】まず、メモリセル（１、１）にデータを書
き込む場合、信号線Ｃ１には５０Ｖの高電圧が印加され
る。また、信号線Ｄ１は５Ｖの電圧が印加される。そこ
で信号線Ｂ１をＧＮＤにおとし、Ａ１に５Ｖの電圧を印
加すると、Ｔｒ１のフローティングゲイトに電荷が蓄積
される。Ｔｒ１のフローティングゲイトに蓄積された電
荷は保持される。
き込む場合、信号線Ｃ１には５０Ｖの高電圧が印加され
る。また、信号線Ｄ１は５Ｖの電圧が印加される。そこ
で信号線Ｂ１をＧＮＤにおとし、Ａ１に５Ｖの電圧を印
加すると、Ｔｒ１のフローティングゲイトに電荷が蓄積
される。Ｔｒ１のフローティングゲイトに蓄積された電
荷は保持される。
【００５１】次に、メモリセル（１、１）からデータを
読み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１に
は−５Ｖが印加される。そしてＢ１をＧＮＤにおとす
と、記憶されていた信号がＡ１から読み出される。
読み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１に
は−５Ｖが印加される。そしてＢ１をＧＮＤにおとす
と、記憶されていた信号がＡ１から読み出される。
【００５２】以上の動作を下の表にまとめる。
【００５３】
【表１】
【００５４】なお、メモリセルに記憶されている記憶内
容は、Ｘ線、紫外線、あるいは電子線などを不揮発性メ
モリに照射するか、あるいは熱をかけることによって消
去できる。
容は、Ｘ線、紫外線、あるいは電子線などを不揮発性メ
モリに照射するか、あるいは熱をかけることによって消
去できる。
【００５５】次に、本実施例の不揮発性メモリを備えた
半導体装置の作製方法について説明する。半導体装置の
中でも、特に液晶表示装置の作製方法について説明す
る。なお、以下に示す液晶表示装置では、本実施例の不
揮発性メモリが、ガンマ補正のデータを記憶する記憶手
段として用いられている。
半導体装置の作製方法について説明する。半導体装置の
中でも、特に液晶表示装置の作製方法について説明す
る。なお、以下に示す液晶表示装置では、本実施例の不
揮発性メモリが、ガンマ補正のデータを記憶する記憶手
段として用いられている。
【００５６】本実施例では絶縁表面を有する基板上に複
数のＴＦＴを形成し、画素領域のマトリクス回路とドラ
イバ回路を含む周辺回路とをモノリシックに構成する例
を図２〜図５に示す。なお、本実施例では、ガンマ補正
データを記憶する不揮発性メモリは、フローティングゲ
イトを有するＰチャネルＦＡＭＯＳ回路とそのスイッチ
ング素子を含んでおり、この不揮発性メモリと画素ＴＦ
Ｔの作製工程について説明する。なお、ドライバ等の周
辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製
され得る。なお、本実施例では、Ｐチャンネル型とＮチ
ャンネル型とがそれぞれ１つのゲイト電極を備えた回路
について、その作製工程を説明するが、ダブルゲイト型
のような複数のゲイト電極を備えた回路も同様に作製す
ることができる。
数のＴＦＴを形成し、画素領域のマトリクス回路とドラ
イバ回路を含む周辺回路とをモノリシックに構成する例
を図２〜図５に示す。なお、本実施例では、ガンマ補正
データを記憶する不揮発性メモリは、フローティングゲ
イトを有するＰチャネルＦＡＭＯＳ回路とそのスイッチ
ング素子を含んでおり、この不揮発性メモリと画素ＴＦ
Ｔの作製工程について説明する。なお、ドライバ等の周
辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製
され得る。なお、本実施例では、Ｐチャンネル型とＮチ
ャンネル型とがそれぞれ１つのゲイト電極を備えた回路
について、その作製工程を説明するが、ダブルゲイト型
のような複数のゲイト電極を備えた回路も同様に作製す
ることができる。
【００５７】図２を参照する。まず、絶縁表面を有する
基板として石英基板２０１を準備する。石英基板の代わ
りに熱酸化膜を形成したシリコン基板を用いることもで
きる。また、石英基板上に一旦非晶質珪素膜を形成し、
それを完全に熱酸化して絶縁膜とする様な方法をとって
も良い。さらに、絶縁膜として窒化珪素膜を形成した石
英基板、セラミックス基板を用いても良い。
基板として石英基板２０１を準備する。石英基板の代わ
りに熱酸化膜を形成したシリコン基板を用いることもで
きる。また、石英基板上に一旦非晶質珪素膜を形成し、
それを完全に熱酸化して絶縁膜とする様な方法をとって
も良い。さらに、絶縁膜として窒化珪素膜を形成した石
英基板、セラミックス基板を用いても良い。
【００５８】２０２は非晶質珪素膜であり、最終的な膜
厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１００
ｎｍ（好ましくは２０〜８０ｎｍ）となる様に調節す
る。こうすることによって、ＦＡＭＯＳ型ＴＦＴにおい
て、インパクトイオナイゼイションが起こりやすくな
り、フローティングゲイトにキャリアの注入がされやす
くなる。なお、成膜に際して膜中の不純物濃度の管理を
徹底的に行うことは重要である。なお、ＦＡＭＯＳ型Ｔ
ＦＴのは非晶質珪素膜の最終的な膜厚が１０〜４００ｎ
ｍ、他のＴＦＴの最終的な膜厚が２０〜８０ｎｍとして
もよい。この場合、選択酸化法などによって、それぞれ
の所望の膜厚を得ることができる。
厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１００
ｎｍ（好ましくは２０〜８０ｎｍ）となる様に調節す
る。こうすることによって、ＦＡＭＯＳ型ＴＦＴにおい
て、インパクトイオナイゼイションが起こりやすくな
り、フローティングゲイトにキャリアの注入がされやす
くなる。なお、成膜に際して膜中の不純物濃度の管理を
徹底的に行うことは重要である。なお、ＦＡＭＯＳ型Ｔ
ＦＴのは非晶質珪素膜の最終的な膜厚が１０〜４００ｎ
ｍ、他のＴＦＴの最終的な膜厚が２０〜８０ｎｍとして
もよい。この場合、選択酸化法などによって、それぞれ
の所望の膜厚を得ることができる。
【００５９】本実施例の場合、非晶質珪素膜２０２中に
おいて代表的な不純物であるＣ（炭素）、Ｎ（窒素）、
Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａ
ｔｏｍｓ／ｃｍ3 未満（好ましくは１×１０18ａｔｏｍ
ｓ／ｃｍ3 以下）となる様に管理している。各不純物が
これ以上の濃度で存在すると、結晶化の際に悪影響を及
ぼし、結晶化後の膜質を低下させる原因となりうる。
おいて代表的な不純物であるＣ（炭素）、Ｎ（窒素）、
Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａ
ｔｏｍｓ／ｃｍ3 未満（好ましくは１×１０18ａｔｏｍ
ｓ／ｃｍ3 以下）となる様に管理している。各不純物が
これ以上の濃度で存在すると、結晶化の際に悪影響を及
ぼし、結晶化後の膜質を低下させる原因となりうる。
【００６０】なお、非晶質珪素膜２０２中の水素濃度も
非常に重要なパラメータであり、水素含有量を低く抑え
た方が結晶性の良い膜が得られる様である。そのため、
非晶質珪素膜２０２の成膜は減圧熱ＣＶＤ法であること
が好ましい。なお、成膜条件を最適化することでプラズ
マＣＶＤ法を用いることも可能である。
非常に重要なパラメータであり、水素含有量を低く抑え
た方が結晶性の良い膜が得られる様である。そのため、
非晶質珪素膜２０２の成膜は減圧熱ＣＶＤ法であること
が好ましい。なお、成膜条件を最適化することでプラズ
マＣＶＤ法を用いることも可能である。
【００６１】次に、非晶質珪素膜２０２の結晶化工程を
行う。結晶化の手段としては特開平７−１３０６５２号
公報記載の技術を用いる。同公報の実施例１および実施
例２のどちらの手段でも良いが、本実施例では、同広報
の実施例２に記載した技術内容（特開平８−７８３２９
号公報に詳しい）を利用するのが好ましい。
行う。結晶化の手段としては特開平７−１３０６５２号
公報記載の技術を用いる。同公報の実施例１および実施
例２のどちらの手段でも良いが、本実施例では、同広報
の実施例２に記載した技術内容（特開平８−７８３２９
号公報に詳しい）を利用するのが好ましい。
【００６２】特開平８−７８３２９号公報記載の技術
は、まず触媒元素の添加領域を選択するマスク絶縁膜４
０３を形成する。マスク絶縁膜２０３は触媒元素を添加
するために複数箇所の開口部を有している。この開口部
の位置を調整することによって結晶領域の位置を決定す
ることができる。
は、まず触媒元素の添加領域を選択するマスク絶縁膜４
０３を形成する。マスク絶縁膜２０３は触媒元素を添加
するために複数箇所の開口部を有している。この開口部
の位置を調整することによって結晶領域の位置を決定す
ることができる。
【００６３】そして、非晶質珪素膜２０２の結晶化を助
長する触媒元素としてニッケル（Ｎｉ）を含有した溶液
をスピンコート法により塗布し、Ｎｉ含有層２０４を形
成する。なお、触媒元素としてはニッケル以外にも、コ
バルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白
金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることが
できる（図２（Ａ））。
長する触媒元素としてニッケル（Ｎｉ）を含有した溶液
をスピンコート法により塗布し、Ｎｉ含有層２０４を形
成する。なお、触媒元素としてはニッケル以外にも、コ
バルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白
金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることが
できる（図２（Ａ））。
【００６４】また、上記触媒元素の添加工程は、レジス
トマスクを利用したイオン注入法またはプラズマドーピ
ング法を用いることもできる。この場合、添加領域の占
有面積の低減、横成長領域の成長距離の制御が容易とな
るので、微細化した回路を構成する際に有効な技術とな
る。
トマスクを利用したイオン注入法またはプラズマドーピ
ング法を用いることもできる。この場合、添加領域の占
有面積の低減、横成長領域の成長距離の制御が容易とな
るので、微細化した回路を構成する際に有効な技術とな
る。
【００６５】次に、触媒元素の添加工程が終了したら、
４５０℃で１時間程度の水素出しの後、不活性雰囲気、
水素雰囲気または酸素雰囲気中において５００〜７００
℃（代表的には５５０〜６５０℃）の温度で４〜２４時
間の加熱処理を加えて非晶質珪素膜２０２の結晶化を行
う。本実施例では窒素雰囲気で５７０℃で１４時間の加
熱処理を行う。
４５０℃で１時間程度の水素出しの後、不活性雰囲気、
水素雰囲気または酸素雰囲気中において５００〜７００
℃（代表的には５５０〜６５０℃）の温度で４〜２４時
間の加熱処理を加えて非晶質珪素膜２０２の結晶化を行
う。本実施例では窒素雰囲気で５７０℃で１４時間の加
熱処理を行う。
【００６６】この時、非晶質珪素膜２０２の結晶化はニ
ッケルを添加した領域２０５および２０６で発生した核
から優先的に進行し、基板２０１の基板面に対してほぼ
平行に成長した結晶領域２０７および２０８が形成され
る。この結晶領域２０７および２０８を横成長領域と呼
ぶ。横成長領域は比較的揃った状態で個々の結晶が集合
しているため、全体的な結晶性に優れるという利点があ
る（図２（Ｂ））。
ッケルを添加した領域２０５および２０６で発生した核
から優先的に進行し、基板２０１の基板面に対してほぼ
平行に成長した結晶領域２０７および２０８が形成され
る。この結晶領域２０７および２０８を横成長領域と呼
ぶ。横成長領域は比較的揃った状態で個々の結晶が集合
しているため、全体的な結晶性に優れるという利点があ
る（図２（Ｂ））。
【００６７】なお、上述の特開平７−１３０６５２号公
報の実施例１に記載された技術を用いた場合も微視的に
は横成長領域と呼びうる領域が形成されている。しかし
ながら、核発生が面内において不均一に起こるので結晶
粒界の制御性の面で難がある。
報の実施例１に記載された技術を用いた場合も微視的に
は横成長領域と呼びうる領域が形成されている。しかし
ながら、核発生が面内において不均一に起こるので結晶
粒界の制御性の面で難がある。
【００６８】結晶化のための加熱処理が終了したら、マ
スク絶縁膜２０３を除去してパターニングを行い、横成
長領域２０７および２０８でなる島状半導体層（活性
層）２０９、２１０、および２１１を形成する（図２
（Ｃ））。
スク絶縁膜２０３を除去してパターニングを行い、横成
長領域２０７および２０８でなる島状半導体層（活性
層）２０９、２１０、および２１１を形成する（図２
（Ｃ））。
【００６９】ここで２０９はＰチャネルＦＡＭＯＳ型Ｔ
ＦＴの活性層、２１０はＮチャネルスイッチングＴＦＴ
の活性層、２１１は画素マトリクス回路を構成するＮ型
ＴＦＴ（画素ＴＦＴ）の活性層である。
ＦＴの活性層、２１０はＮチャネルスイッチングＴＦＴ
の活性層、２１１は画素マトリクス回路を構成するＮ型
ＴＦＴ（画素ＴＦＴ）の活性層である。
【００７０】活性層２０９、２１０、および２１１を形
成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁
膜２１２を成膜する。このゲイト絶縁膜の厚さは、１０
〜２００ｎｍとする。なお、ＦＡＭＯＳ型ＴＦＴのゲイ
ト絶縁膜の厚さは、１０〜５０ｎｍとし、他のゲイト絶
縁膜の厚さは、５０〜２００ｎｍとしてもよい。なお、
このゲイト絶縁膜には、ＳｉＯ2 、ＳｉＯＮ、ＳｉＮな
どが用いられてもよい。
成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁
膜２１２を成膜する。このゲイト絶縁膜の厚さは、１０
〜２００ｎｍとする。なお、ＦＡＭＯＳ型ＴＦＴのゲイ
ト絶縁膜の厚さは、１０〜５０ｎｍとし、他のゲイト絶
縁膜の厚さは、５０〜２００ｎｍとしてもよい。なお、
このゲイト絶縁膜には、ＳｉＯ2 、ＳｉＯＮ、ＳｉＮな
どが用いられてもよい。
【００７１】そして、次に図２（Ｄ）に示す様に触媒元
素（ニッケル）を除去または低減するための加熱処理
（触媒元素のゲッタリングプロセス）を行う。この加熱
処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン
元素による金属元素のゲッタリング効果を利用するもの
である。
素（ニッケル）を除去または低減するための加熱処理
（触媒元素のゲッタリングプロセス）を行う。この加熱
処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン
元素による金属元素のゲッタリング効果を利用するもの
である。
【００７２】なお、ハロゲン元素によるゲッタリング効
果を十分に得るためには、上記加熱処理を７００℃を超
える温度で行なうことが好ましい。この温度以下では処
理雰囲気中のハロゲン化合物の分解が困難となり、ゲッ
タリング効果が得られなくなる恐れがある。
果を十分に得るためには、上記加熱処理を７００℃を超
える温度で行なうことが好ましい。この温度以下では処
理雰囲気中のハロゲン化合物の分解が困難となり、ゲッ
タリング効果が得られなくなる恐れがある。
【００７３】そのため本実施例ではこの加熱処理を７０
０℃を超える温度で行い、好ましくは８００〜１０００
℃（代表的には９５０℃）とし、処理時間は０．１〜６
ｈｒ、代表的には０．５〜１ｈｒとする。
０℃を超える温度で行い、好ましくは８００〜１０００
℃（代表的には９５０℃）とし、処理時間は０．１〜６
ｈｒ、代表的には０．５〜１ｈｒとする。
【００７４】なお、本実施例では酸素雰囲気中に対して
塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、９
５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃
度を上記濃度以上とすると、活性層２０９、２１０、お
よび２１１の表面に膜厚程度の凹凸が生じてしまうため
好ましくない。
塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、９
５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃
度を上記濃度以上とすると、活性層２０９、２１０、お
よび２１１の表面に膜厚程度の凹凸が生じてしまうため
好ましくない。
【００７５】また、ハロゲン元素を含む化合物してＨＣ
ｌガスを用いる例を示したが、それ以外のガスとして、
代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、
ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から
選ばれた一種または複数種のものを用いることが出来
る。
ｌガスを用いる例を示したが、それ以外のガスとして、
代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、
ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から
選ばれた一種または複数種のものを用いることが出来
る。
【００７６】この工程においては活性層２０９、２１
０、および２１１中のニッケルが塩素の作用によりゲッ
タリングされ、揮発性の塩化ニッケルとなって大気中へ
離脱して除去されると考えられる。そして、この工程に
より活性層２０９、２１０、および２１１中のニッケル
の濃度は５×１０17ａｔｏｍｓ／ｃｍ3 以下にまで低減
される。
０、および２１１中のニッケルが塩素の作用によりゲッ
タリングされ、揮発性の塩化ニッケルとなって大気中へ
離脱して除去されると考えられる。そして、この工程に
より活性層２０９、２１０、および２１１中のニッケル
の濃度は５×１０17ａｔｏｍｓ／ｃｍ3 以下にまで低減
される。
【００７７】なお、５×１０17ａｔｏｍｓ／ｃｍ3 とい
う値はＳＩＭＳ（質量二次イオン分析）の検出下限であ
る。本発明者らが試作したＴＦＴを解析した結果、１×
１０18ａｔｏｍｓ／ｃｍ3 以下（好ましくは５×１０17
ａｔｏｍｓ／ｃｍ3 以下）ではＴＦＴ特性に対するニッ
ケルの影響は確認されなかった。ただし、本明細書中に
おける不純物濃度は、ＳＩＭＳ分析の測定結果の最小値
でもって定義される。
う値はＳＩＭＳ（質量二次イオン分析）の検出下限であ
る。本発明者らが試作したＴＦＴを解析した結果、１×
１０18ａｔｏｍｓ／ｃｍ3 以下（好ましくは５×１０17
ａｔｏｍｓ／ｃｍ3 以下）ではＴＦＴ特性に対するニッ
ケルの影響は確認されなかった。ただし、本明細書中に
おける不純物濃度は、ＳＩＭＳ分析の測定結果の最小値
でもって定義される。
【００７８】また、上記加熱処理により活性層２０９、
２１０、および２１１とゲイト絶縁膜２１２の界面では
熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜２
１２の膜厚は増加する。この様にして熱酸化膜を形成す
ると、非常に界面準位の少ない半導体／絶縁膜界面を得
ることができる。また、活性層端部における熱酸化膜の
形成不良（エッジシニング）を防ぐ効果もある。
２１０、および２１１とゲイト絶縁膜２１２の界面では
熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜２
１２の膜厚は増加する。この様にして熱酸化膜を形成す
ると、非常に界面準位の少ない半導体／絶縁膜界面を得
ることができる。また、活性層端部における熱酸化膜の
形成不良（エッジシニング）を防ぐ効果もある。
【００７９】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、窒素雰囲気中で９５０℃で１時間程
度の加熱処理を行なうことで、ゲイト絶縁膜２１２の膜
質の向上を図ることも有効である。
処理を施した後に、窒素雰囲気中で９５０℃で１時間程
度の加熱処理を行なうことで、ゲイト絶縁膜２１２の膜
質の向上を図ることも有効である。
【００８０】なお、ＳＩＭＳ分析により活性層２０９、
２１０、および２１１中にはゲッタリング処理に使用し
たハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3 〜１
×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確
認されている。また、その際、活性層２０９、２１０、
および２１１と加熱処理によって形成される熱酸化膜と
の間に前述のハロゲン元素が高濃度に分布することがＳ
ＩＭＳ分析によって確かめられている。
２１０、および２１１中にはゲッタリング処理に使用し
たハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3 〜１
×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確
認されている。また、その際、活性層２０９、２１０、
および２１１と加熱処理によって形成される熱酸化膜と
の間に前述のハロゲン元素が高濃度に分布することがＳ
ＩＭＳ分析によって確かめられている。
【００８１】また、他の元素についてもＳＩＭＳ分析を
行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒
素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａ
ｔｏｍｓ／ｃｍ3 未満（典型的には１×１０18ａｔｏｍ
ｓ／ｃｍ3 以下）であることが確認された。
行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒
素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａ
ｔｏｍｓ／ｃｍ3 未満（典型的には１×１０18ａｔｏｍ
ｓ／ｃｍ3 以下）であることが確認された。
【００８２】次に、図３を参照する。図示しないアルミ
ニウムを主成分とする金属膜を成膜し、パターニングに
よって後のゲイト電極の原型２１３、２１４、および２
１５を形成する。本実施例では２ｗｔ％のスカンジウム
を含有したアルミニウム膜を用いる（図３（Ａ））。な
お、後に２１３の一部は、ＰチャネルＦＡＭＯＳ型ＴＦ
Ｔのフローティングゲイトとなる。
ニウムを主成分とする金属膜を成膜し、パターニングに
よって後のゲイト電極の原型２１３、２１４、および２
１５を形成する。本実施例では２ｗｔ％のスカンジウム
を含有したアルミニウム膜を用いる（図３（Ａ））。な
お、後に２１３の一部は、ＰチャネルＦＡＭＯＳ型ＴＦ
Ｔのフローティングゲイトとなる。
【００８３】次に、特開平７−１３５３１８号公報記載
の技術により多孔性の陽極酸化膜２１６、２１７、およ
び２１８、無孔性の陽極酸化膜２１９、２２０、および
２２１、ゲイト電極２２２、２２３、および２２４を形
成する（図３（Ｂ））。
の技術により多孔性の陽極酸化膜２１６、２１７、およ
び２１８、無孔性の陽極酸化膜２１９、２２０、および
２２１、ゲイト電極２２２、２２３、および２２４を形
成する（図３（Ｂ））。
【００８４】こうして図３（Ｂ）の状態が得られたら、
次にゲイト電極２２２、２２３、および２２４、多孔性
の陽極酸化膜２１６、２１７、および２１８をマスクと
してゲイト絶縁膜２１２をエッチングする。そして、多
孔性の陽極酸化膜２１６、２１７、および２１８を除去
して図３（Ｃ）の状態を得る。なお、図３（Ｃ）におい
て２２５、２２６、および２２７で示されるのは加工後
のゲイト絶縁膜である。
次にゲイト電極２２２、２２３、および２２４、多孔性
の陽極酸化膜２１６、２１７、および２１８をマスクと
してゲイト絶縁膜２１２をエッチングする。そして、多
孔性の陽極酸化膜２１６、２１７、および２１８を除去
して図３（Ｃ）の状態を得る。なお、図３（Ｃ）におい
て２２５、２２６、および２２７で示されるのは加工後
のゲイト絶縁膜である。
【００８５】次に、ゲイト電極４２２分断し、フローテ
ィングゲイトを作製する（図３（Ｄ））。
ィングゲイトを作製する（図３（Ｄ））。
【００８６】次に図４を参照する。図４に示す工程で
は、一導電性を付与する不純物元素の添加を行う。不純
物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒
素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
は、一導電性を付与する不純物元素の添加を行う。不純
物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒
素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【００８７】本実施例では、不純物添加を２回の工程に
分けて行う。まず、１回目の不純物添加（本実施例では
Ｐ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行
い、ｎ-領域を形成する。このｎ- 領域は、Ｐイオン濃度
が１×１０17ａｔｏｍｓ／ｃｍ3 以上（好ましくは１×
１０18ａｔｏｍｓ／ｃｍ3 以上）となるように調節す
る。
分けて行う。まず、１回目の不純物添加（本実施例では
Ｐ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行
い、ｎ-領域を形成する。このｎ- 領域は、Ｐイオン濃度
が１×１０17ａｔｏｍｓ／ｃｍ3 以上（好ましくは１×
１０18ａｔｏｍｓ／ｃｍ3 以上）となるように調節す
る。
【００８８】さらに、２回目の不純物添加を低加速電圧
１０ｋe Ｖ程度で行い、 ｎ+ 領域を形成する。この時
は、 加速電圧が低いので、 ゲイト絶縁膜がマスクとして
機能する。また、このｎ+ 領域は、シート抵抗が５００
Ω以下（好ましくは３００Ω以下）となるように調節す
る。
１０ｋe Ｖ程度で行い、 ｎ+ 領域を形成する。この時
は、 加速電圧が低いので、 ゲイト絶縁膜がマスクとして
機能する。また、このｎ+ 領域は、シート抵抗が５００
Ω以下（好ましくは３００Ω以下）となるように調節す
る。
【００８９】以上の工程を経て、Ｎ型ＴＦＴのソース領
域２２８、ドレイン領域２２９、低濃度不純物領域２３
０、チャネル形成領域２３１が形成される。また、画素
ＴＦＴを構成するＮ型ＴＦＴのソース領域２３２、ドレ
イン領域２３３、低濃度不純物領域２３４、チャネル形
成領域２３５が確定する（図４（Ａ））。本実施例で
は、半導体活性層のチャネル形成領域では、不対結合手
の数がソース・ドレイン領域よりも少ない。これは、チ
ャネル形成領域が、単結晶、あるいは実質的に単結晶と
なっていると考えられる。
域２２８、ドレイン領域２２９、低濃度不純物領域２３
０、チャネル形成領域２３１が形成される。また、画素
ＴＦＴを構成するＮ型ＴＦＴのソース領域２３２、ドレ
イン領域２３３、低濃度不純物領域２３４、チャネル形
成領域２３５が確定する（図４（Ａ））。本実施例で
は、半導体活性層のチャネル形成領域では、不対結合手
の数がソース・ドレイン領域よりも少ない。これは、チ
ャネル形成領域が、単結晶、あるいは実質的に単結晶と
なっていると考えられる。
【００９０】なお、図４（Ａ）に示す状態ではＰ型ＴＦ
Ｔの活性層もＮ型ＴＦＴの活性層と同じ構成となってい
る。
Ｔの活性層もＮ型ＴＦＴの活性層と同じ構成となってい
る。
【００９１】次に、図４（Ｂ）に示すように、Ｎ型ＴＦ
Ｔを覆ってレジストマスク２３６を設け、Ｐ型を付与す
る不純物イオン（本実施例ではボロンを用いる）の添加
を行う。ボロンの他に、Ｇａ、Ｉｎなどを用いてもよ
い。
Ｔを覆ってレジストマスク２３６を設け、Ｐ型を付与す
る不純物イオン（本実施例ではボロンを用いる）の添加
を行う。ボロンの他に、Ｇａ、Ｉｎなどを用いてもよ
い。
【００９２】この工程も前述の不純物添加工程と同様に
２回に分けて行うが、Ｎ型をＰ型に反転させる必要があ
るため、前述のＰイオンの添加濃度の数倍程度の濃度の
Ｂ（ボロン）イオンを添加する。このｐ-領域は、Ｐイ
オン濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上（好まし
くは１×１０18ａｔｏｍｓ／ｃｍ3以上）となるように
調節する。
２回に分けて行うが、Ｎ型をＰ型に反転させる必要があ
るため、前述のＰイオンの添加濃度の数倍程度の濃度の
Ｂ（ボロン）イオンを添加する。このｐ-領域は、Ｐイ
オン濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上（好まし
くは１×１０18ａｔｏｍｓ／ｃｍ3以上）となるように
調節する。
【００９３】こうしてＰ型ＴＦＴのソース領域２３７、
ドレイン領域２３８、低濃度不純物領域２３９、チャネ
ル形成領域２４０が形成される（図４（Ｂ））。この低
濃度不純物領域は、Ｐイオン濃度が１×１０17ａｔｏｍ
ｓ／ｃｍ3以上（好ましくは１×１０18ａｔｏｍｓ／ｃ
ｍ3以上）となるように調節する。こうすることによっ
て、インパクトイオナイゼイションが起こりやすくなる
場合がある。
ドレイン領域２３８、低濃度不純物領域２３９、チャネ
ル形成領域２４０が形成される（図４（Ｂ））。この低
濃度不純物領域は、Ｐイオン濃度が１×１０17ａｔｏｍ
ｓ／ｃｍ3以上（好ましくは１×１０18ａｔｏｍｓ／ｃ
ｍ3以上）となるように調節する。こうすることによっ
て、インパクトイオナイゼイションが起こりやすくなる
場合がある。
【００９４】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
【００９５】次に、ＰチャネルＦＡＭＯＳ型ＴＦＴのコ
ントロールゲイト電極２４１を作製する。このコントロ
ールゲイト電極２４１は、無孔性の陽極酸化膜２１９の
上面および側面に接するように形成される。よって、コ
ントロールゲイト電極２４１とフローティングゲイト電
極２２２’は、絶縁性が保持されている。
ントロールゲイト電極２４１を作製する。このコントロ
ールゲイト電極２４１は、無孔性の陽極酸化膜２１９の
上面および側面に接するように形成される。よって、コ
ントロールゲイト電極２４１とフローティングゲイト電
極２２２’は、絶縁性が保持されている。
【００９６】次に、層間絶縁膜２４２として酸化珪素膜
と窒化珪素膜との積層膜を形成した（図４（Ｄ））。図
４（Ｄ）のＦＡＭＯＳ型ＴＦＴを上面から見た図を図４
（Ｅ）に示す。
と窒化珪素膜との積層膜を形成した（図４（Ｄ））。図
４（Ｄ）のＦＡＭＯＳ型ＴＦＴを上面から見た図を図４
（Ｅ）に示す。
【００９７】次に図５を参照する。層間絶縁膜２４２に
コンタクトホールを形成した後、ソース電極２４３、２
４４、および２４５、ドレイン電極２４６、２４７を形
成して図５（Ａ）に示す状態を得る。
コンタクトホールを形成した後、ソース電極２４３、２
４４、および２４５、ドレイン電極２４６、２４７を形
成して図５（Ａ）に示す状態を得る。
【００９８】次に、有機性樹脂膜でなる第２の層間絶縁
膜２４９を０．５〜３μｍの厚さに形成する（図５
（Ｂ））。この有機性樹脂膜としてはポリイミド、アク
リル、ポリアミド、ポリイミドアミドなどが用いられ得
る。この第２の層間絶縁膜２４９に有機性樹脂膜を用い
ることの利点は、成膜方法が簡単であること、膜厚
を容易に厚くできること、比誘電率が低いので寄生容
量を低減できること、平坦性に優れていること、など
が挙げられる。
膜２４９を０．５〜３μｍの厚さに形成する（図５
（Ｂ））。この有機性樹脂膜としてはポリイミド、アク
リル、ポリアミド、ポリイミドアミドなどが用いられ得
る。この第２の層間絶縁膜２４９に有機性樹脂膜を用い
ることの利点は、成膜方法が簡単であること、膜厚
を容易に厚くできること、比誘電率が低いので寄生容
量を低減できること、平坦性に優れていること、など
が挙げられる。
【００９９】次に、ブラックマスク２５０を形成する
（図５（Ｂ））。
（図５（Ｂ））。
【０１００】次に、酸化珪素膜、窒化珪素膜、有機性樹
脂膜のいずれかあるいはこれらの積層膜からなる第３の
層間絶縁膜２５１を０．１〜０．３μｍの厚さに形成す
る。そして、層間絶縁膜２５１にコンタクトホールを形
成し、成膜した導電膜をパターニングすることにより画
素電極２５２を形成する。本実施例は、透過型の液晶表
示装置を例に示すため画素電極２５２を構成する導電膜
としてＩＴＯ等の透明導電膜を用いる。
脂膜のいずれかあるいはこれらの積層膜からなる第３の
層間絶縁膜２５１を０．１〜０．３μｍの厚さに形成す
る。そして、層間絶縁膜２５１にコンタクトホールを形
成し、成膜した導電膜をパターニングすることにより画
素電極２５２を形成する。本実施例は、透過型の液晶表
示装置を例に示すため画素電極２５２を構成する導電膜
としてＩＴＯ等の透明導電膜を用いる。
【０１０１】図５（Ｂ）の構成では、層間絶縁膜２５１
を介して、画素電極２５２とブラックマスク２５０とが
重畳する領域で補助容量が形成される。
を介して、画素電極２５２とブラックマスク２５０とが
重畳する領域で補助容量が形成される。
【０１０２】なお、図５（Ｂ）に示すような構成では、
広い面積を占めやすい補助容量をＴＦＴの上に形成する
ことで開口率の低下を防ぐことが可能である。また、誘
電率の高い窒化珪素膜を適切な厚さで用いると、少ない
面積で非常に大きな容量を確保することが可能である。
広い面積を占めやすい補助容量をＴＦＴの上に形成する
ことで開口率の低下を防ぐことが可能である。また、誘
電率の高い窒化珪素膜を適切な厚さで用いると、少ない
面積で非常に大きな容量を確保することが可能である。
【０１０３】次に、基板全体を３５０℃の水素雰囲気で
１〜２時間加熱し、素子全体の水素化を行うことで膜中
（特に活性層中）のダングリングボンド（不対結合手）
を補償する。以上の工程を経て同一基板上にＣＭＯＳ回
路および画素マトリクス回路を作製することができる。
１〜２時間加熱し、素子全体の水素化を行うことで膜中
（特に活性層中）のダングリングボンド（不対結合手）
を補償する。以上の工程を経て同一基板上にＣＭＯＳ回
路および画素マトリクス回路を作製することができる。
【０１０４】次に、図５（Ｃ）を参照しながら、上記の
工程によって作製されたアクティブマトリクス基板をも
とに、液晶パネルを作製する工程を説明する。
工程によって作製されたアクティブマトリクス基板をも
とに、液晶パネルを作製する工程を説明する。
【０１０５】図５（Ｂ）の状態のアクティブマトリクス
基板に配向膜２５３を形成する。本実施例では、配向膜
２５３には、ポリイミドを用いた。次に、対向基板を用
意する。対向基板は、ガラス基板２５４、透明導電膜２
５５、配向膜２５６とで構成される。
基板に配向膜２５３を形成する。本実施例では、配向膜
２５３には、ポリイミドを用いた。次に、対向基板を用
意する。対向基板は、ガラス基板２５４、透明導電膜２
５５、配向膜２５６とで構成される。
【０１０６】なお、本実施例では、配向膜には、液晶分
子が基板に対して平行に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って平
行配向するようにした。
子が基板に対して平行に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って平
行配向するようにした。
【０１０７】なお、対向基板には必要に応じてブラック
マスクやカラーフィルタなどが形成されるが、ここでは
省略する。
マスクやカラーフィルタなどが形成されるが、ここでは
省略する。
【０１０８】次に、上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（図示せず）などを介して貼り合わ
せる。その後、両基板の間に液晶材料２５７を注入し、
封止剤（図示せず）によって完全に封止する。よって、
図５（Ｃ）に示すような透過型の液晶パネルが完成す
る。
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（図示せず）などを介して貼り合わ
せる。その後、両基板の間に液晶材料２５７を注入し、
封止剤（図示せず）によって完全に封止する。よって、
図５（Ｃ）に示すような透過型の液晶パネルが完成す
る。
【０１０９】なお、本実施例では、液晶パネルが、ＴＮ
モードによって表示を行うようにした。そのため、１対
の偏光板（図示せず）がクロスニコル（１対の偏光板
が、それぞれの偏光軸を直交させるような状態）で、液
晶パネルを挟持するように配置された。
モードによって表示を行うようにした。そのため、１対
の偏光板（図示せず）がクロスニコル（１対の偏光板
が、それぞれの偏光軸を直交させるような状態）で、液
晶パネルを挟持するように配置された。
【０１１０】よって、本実施例では、液晶パネルの画素
ＴＦＴに電圧が印加されていないとき明状態となる、ノ
ーマリホワイトモードで表示を行うことが理解される。
ＴＦＴに電圧が印加されていないとき明状態となる、ノ
ーマリホワイトモードで表示を行うことが理解される。
【０１１１】図６にＦＡＭＯＳ型ＴＦＴを含むメモリセ
ル、画素ＴＦＴ、ロジック回路が、同一基板上に一体形
成されている様子を示す。
ル、画素ＴＦＴ、ロジック回路が、同一基板上に一体形
成されている様子を示す。
【０１１２】また、本実施例の液晶パネルの外観を図７
に簡略化して示す。図７において、７０１は石英基板、
７０２は画素マトリクス回路、７０３はソース信号線側
ドライバ回路、７０４はゲイト信号線側ドライバ回路、
７０５は信号処理回路などのロジック回路および不揮発
性メモリ回路である。７０６は対向基板、７０７は、Ｆ
ＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｉｔ）
端子である。一般的に、液晶モジュールと呼ばれるのは
ＦＰＣを取り付けた液晶パネルである。
に簡略化して示す。図７において、７０１は石英基板、
７０２は画素マトリクス回路、７０３はソース信号線側
ドライバ回路、７０４はゲイト信号線側ドライバ回路、
７０５は信号処理回路などのロジック回路および不揮発
性メモリ回路である。７０６は対向基板、７０７は、Ｆ
ＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｉｔ）
端子である。一般的に、液晶モジュールと呼ばれるのは
ＦＰＣを取り付けた液晶パネルである。
【０１１３】ロジック回路７０５は広義的にはＴＦＴで
構成される論理回路全てを含むが、ここでは従来から画
素マトリクス回路、ドライバ回路と呼ばれている回路と
区別するため、それ以外の信号処理回路を指す。
構成される論理回路全てを含むが、ここでは従来から画
素マトリクス回路、ドライバ回路と呼ばれている回路と
区別するため、それ以外の信号処理回路を指す。
【０１１４】なお、本実施例の不揮発性メモリには、画
像信号にガンマ補正する為のデータが記憶されている。
これは、液晶表示装置固有のデータであり、製造後ガン
マ補正のデータを作成する際に不揮発性メモリに書き込
まれる。
像信号にガンマ補正する為のデータが記憶されている。
これは、液晶表示装置固有のデータであり、製造後ガン
マ補正のデータを作成する際に不揮発性メモリに書き込
まれる。
【０１１５】また、不揮発性メモリに用いられているＦ
ＡＭＯＳ型ＴＦＴのフローティングゲイト、および／ま
たはコントロールゲイトにＳｉを用いた場合にも、不揮
発性メモリは周辺回路やロジック回路と同一構造を有
し、本発明が適用できる。
ＡＭＯＳ型ＴＦＴのフローティングゲイト、および／ま
たはコントロールゲイトにＳｉを用いた場合にも、不揮
発性メモリは周辺回路やロジック回路と同一構造を有
し、本発明が適用できる。
【０１１６】本実施例の不揮発性メモリは、フローティ
ングゲイト電極を作製する際に生じた無孔性の陽極酸化
膜を介して、コントロールゲイト電極が形成されてい
る。
ングゲイト電極を作製する際に生じた無孔性の陽極酸化
膜を介して、コントロールゲイト電極が形成されてい
る。
【０１１７】図８に示すようにコントロールゲイト電極
−フローティング電極間の容量をＣ１、印加される電圧
をＶ１、フローティング電極−活性層間の容量をＣ２、
ゲイト電圧をＶｃ、ドレイン電圧をＶｄとし、ソースを
ＧＮＤにおとすと、フローティングゲイト電極には、容
量分割電圧Ｖｆが発生し、Ｖｆは下記の数式で表され
る。
−フローティング電極間の容量をＣ１、印加される電圧
をＶ１、フローティング電極−活性層間の容量をＣ２、
ゲイト電圧をＶｃ、ドレイン電圧をＶｄとし、ソースを
ＧＮＤにおとすと、フローティングゲイト電極には、容
量分割電圧Ｖｆが発生し、Ｖｆは下記の数式で表され
る。
【０１１８】
【数１】
【０１１９】本実施例ではフローティングゲイト−コン
トロールゲイト間の容量Ｃ３が大きので、Ｖｆが大きく
なり、フローティングゲイト電極にキャリアが注入され
やすい。
トロールゲイト間の容量Ｃ３が大きので、Ｖｆが大きく
なり、フローティングゲイト電極にキャリアが注入され
やすい。
【０１２０】（実施例２）
【０１２１】本実施例では、ＦＡＭＯＳ型ＴＦＴのコン
トロールゲイト電極の作製工程が実施例１とは異なる。
その他の工程は同じであるので、実施例１を参照し、本
実施例では説明を省略する。なお、本実施例の液晶表示
装置では、本実施例の不揮発性メモリが、ガンマ補正の
データを記憶する記憶手段として用いられている。な
お、ドライバ等の周辺回路に代表的に用いられるＣＭＯ
Ｓ回路も同様に作製され得る。なお、本実施例では、Ｐ
チャンネル型とＮチャンネル型とがそれぞれ１つのゲイ
ト電極を備えた回路について、その作製工程を説明する
が、ダブルゲイト型のような複数のゲイト電極を備えた
回路も同様に作製することができる。
トロールゲイト電極の作製工程が実施例１とは異なる。
その他の工程は同じであるので、実施例１を参照し、本
実施例では説明を省略する。なお、本実施例の液晶表示
装置では、本実施例の不揮発性メモリが、ガンマ補正の
データを記憶する記憶手段として用いられている。な
お、ドライバ等の周辺回路に代表的に用いられるＣＭＯ
Ｓ回路も同様に作製され得る。なお、本実施例では、Ｐ
チャンネル型とＮチャンネル型とがそれぞれ１つのゲイ
ト電極を備えた回路について、その作製工程を説明する
が、ダブルゲイト型のような複数のゲイト電極を備えた
回路も同様に作製することができる。
【０１２２】図９を参照する。実施例１の図４（Ｂ）の
工程を終えた状態が図９（Ａ）に示される。図９（Ａ）
に示される以前の工程については、実施例１を参照する
ことができる。図９（Ａ）において、９０１は下地基
板、９０３はＰチャネルＦＡＭＯＳ型ＴＦＴののソース
領域、９０２はドレイン領域、９０４は低濃度不純物領
域、９０５はチャネル形成領域、９０６はゲイト絶縁
膜、９０７はフローティングゲイト電極、９０８は無孔
性の陽極酸化膜である。また、９０９はＮチャネル型Ｔ
ＦＴのソース領域、９１０はドレイン領域、９１１は低
濃度不純物領域、９１２はチャネル形成領域、９１３は
ゲイト絶縁膜、９１４はゲイト電極、９１５は無孔性の
陽極酸化膜である。また、９１６は画素ＴＦＴを構成す
るＮチャネル型ＴＦＴのソース領域、９１７はドレイン
領域、９１８は低濃度不純物領域、９１９はチャネル形
成領域、９２０はゲイト絶縁膜、９２１はゲイト電極、
９２２は無孔性の陽極酸化膜である。
工程を終えた状態が図９（Ａ）に示される。図９（Ａ）
に示される以前の工程については、実施例１を参照する
ことができる。図９（Ａ）において、９０１は下地基
板、９０３はＰチャネルＦＡＭＯＳ型ＴＦＴののソース
領域、９０２はドレイン領域、９０４は低濃度不純物領
域、９０５はチャネル形成領域、９０６はゲイト絶縁
膜、９０７はフローティングゲイト電極、９０８は無孔
性の陽極酸化膜である。また、９０９はＮチャネル型Ｔ
ＦＴのソース領域、９１０はドレイン領域、９１１は低
濃度不純物領域、９１２はチャネル形成領域、９１３は
ゲイト絶縁膜、９１４はゲイト電極、９１５は無孔性の
陽極酸化膜である。また、９１６は画素ＴＦＴを構成す
るＮチャネル型ＴＦＴのソース領域、９１７はドレイン
領域、９１８は低濃度不純物領域、９１９はチャネル形
成領域、９２０はゲイト絶縁膜、９２１はゲイト電極、
９２２は無孔性の陽極酸化膜である。
【０１２３】図９（Ｂ）に示すように、層間絶縁膜９２
３として酸化珪素膜と窒化珪素膜との積層膜を形成す
る。
３として酸化珪素膜と窒化珪素膜との積層膜を形成す
る。
【０１２４】次に図９（Ｃ）を参照する。層間絶縁膜９
２３にコンタクトホールを形成した後、ソース電極９２
４、９２５、および９２６、ドレイン電極９２７および
９２８、およびＰチャネルＦＡＭＯＳ型ＴＦＴのコント
ロールゲイト電極９２９を形成する。
２３にコンタクトホールを形成した後、ソース電極９２
４、９２５、および９２６、ドレイン電極９２７および
９２８、およびＰチャネルＦＡＭＯＳ型ＴＦＴのコント
ロールゲイト電極９２９を形成する。
【０１２５】ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロ
ールゲイト電極は、無孔性の陽極酸化膜９０８に接続さ
れている。
ールゲイト電極は、無孔性の陽極酸化膜９０８に接続さ
れている。
【０１２６】以後、実施例１の工程に従って、有機性樹
脂膜でなる第２の層間絶縁膜（図示せず）を形成する。
以後の工程についても、実施例１の工程に従うものとす
る。
脂膜でなる第２の層間絶縁膜（図示せず）を形成する。
以後の工程についても、実施例１の工程に従うものとす
る。
【０１２７】本実施例の方法に従うと、ＦＡＭＯＳ型Ｔ
ＦＴを含む不揮発性メモリを有する液晶表示装置は、工
程を増やすことなく作製され得る。
ＦＴを含む不揮発性メモリを有する液晶表示装置は、工
程を増やすことなく作製され得る。
【０１２８】（実施例３）
【０１２９】図２１および図２３を参照する。図２１に
は、本実施例１で作製されたＴＦＴの第１回目のボロン
ドーズ量を変化させた時のゲイトリーク電流ＩＧの変化
が示されている。なお、ＶＤはドレイン電圧、ＩＤはド
レイン電流、ＶＧはゲイト電圧である。
は、本実施例１で作製されたＴＦＴの第１回目のボロン
ドーズ量を変化させた時のゲイトリーク電流ＩＧの変化
が示されている。なお、ＶＤはドレイン電圧、ＩＤはド
レイン電流、ＶＧはゲイト電圧である。
【０１３０】図２１より、図２１（Ａ）〜（Ｅ）では、
第１回目のボロンのドーズ量を０〜６×１０13ａｔｏｍ
ｓ／ｃｍ2 とした場合のグラフである。このとき、ゲイ
トリーク電流値には、ピーク値（ＩＧ（ｐｅａｋ）と示
す）が存在する。これらのグラフより、第１回目のボロ
ンのドーズ量が多くなると、ゲイトリーク電流のピーク
値が大きくなっていることがわかる。よって、低濃度不
純物領域が無い方が、ゲイトリーク電流が多くなり、フ
ローティングゲイト電極にキャリアが注入されやすいこ
とがわかる。
第１回目のボロンのドーズ量を０〜６×１０13ａｔｏｍ
ｓ／ｃｍ2 とした場合のグラフである。このとき、ゲイ
トリーク電流値には、ピーク値（ＩＧ（ｐｅａｋ）と示
す）が存在する。これらのグラフより、第１回目のボロ
ンのドーズ量が多くなると、ゲイトリーク電流のピーク
値が大きくなっていることがわかる。よって、低濃度不
純物領域が無い方が、ゲイトリーク電流が多くなり、フ
ローティングゲイト電極にキャリアが注入されやすいこ
とがわかる。
【０１３１】なお、図２３（Ａ）は、第１回目のボロン
のドーズ量と、ゲイトリーク電流のピークとの関係を示
すグラフである。
のドーズ量と、ゲイトリーク電流のピークとの関係を示
すグラフである。
【０１３２】本実施例では、第１回目のボロンのドーズ
量が多い時に、ゲイトリーク電流が大きくなることよ
り、ＦＡＭＯＳ型ＴＦＴに低濃度不純物領域を設けない
ようにすることにした。
量が多い時に、ゲイトリーク電流が大きくなることよ
り、ＦＡＭＯＳ型ＴＦＴに低濃度不純物領域を設けない
ようにすることにした。
【０１３３】本実施例では、ＦＡＭＯＳ型ＴＦＴの不純
物イオンの添加工程が実施例１とは異なる。なお、以下
に示す液晶表示装置では、本実施例の不揮発性メモリ
が、ガンマ補正のデータを記憶する記憶手段として用い
られている。なお、ドライバ等の周辺回路に代表的に用
いられるＣＭＯＳ回路も同様に作製され得る。
物イオンの添加工程が実施例１とは異なる。なお、以下
に示す液晶表示装置では、本実施例の不揮発性メモリ
が、ガンマ補正のデータを記憶する記憶手段として用い
られている。なお、ドライバ等の周辺回路に代表的に用
いられるＣＭＯＳ回路も同様に作製され得る。
【０１３４】図１０を参照する。実施例１の図３（Ｄ）
の工程（フローティングゲイトの作製）を終えた状態が
図１０（Ａ）に示される。図９（Ａ）に示される以前の
工程については、実施例１を参照することができる。
の工程（フローティングゲイトの作製）を終えた状態が
図１０（Ａ）に示される。図９（Ａ）に示される以前の
工程については、実施例１を参照することができる。
【０１３５】図１０（Ａ）において、１００１は下地基
板、１００２、１００３、および１００４は島状半導体
層（活性層）、１００５、１００６、および１００７は
ゲイト絶縁膜、１００８、１００９、および１０１０は
ゲイト電極（ただし、１００８はＦＡＭＯＳ型ＴＦＴの
フローティングゲイト）、１０１１、１０１２、および
１０１３は無孔性の陽極酸化膜である。
板、１００２、１００３、および１００４は島状半導体
層（活性層）、１００５、１００６、および１００７は
ゲイト絶縁膜、１００８、１００９、および１０１０は
ゲイト電極（ただし、１００８はＦＡＭＯＳ型ＴＦＴの
フローティングゲイト）、１０１１、１０１２、および
１０１３は無孔性の陽極酸化膜である。
【０１３６】まず、ＦＡＭＯＳ型ＴＦＴの不純物添加を
行う。不純物の添加には、本実施例ではＢ（ボロン）を
用いる。その他、Ｇａ、Ｉｎ等を用いてもよい。加速電
圧８０ｋｅＶ程度で不純物の添加を行うことによって、
ソース領域１０１４、ドレイン領域１０１５、およびチ
ャネル領域１０１６が形成される。またこの時、他の部
分にはレジストマスク１０１７が存在するようにしてお
くことによって、他の領域には不純物の添加が行われな
いようにする。
行う。不純物の添加には、本実施例ではＢ（ボロン）を
用いる。その他、Ｇａ、Ｉｎ等を用いてもよい。加速電
圧８０ｋｅＶ程度で不純物の添加を行うことによって、
ソース領域１０１４、ドレイン領域１０１５、およびチ
ャネル領域１０１６が形成される。またこの時、他の部
分にはレジストマスク１０１７が存在するようにしてお
くことによって、他の領域には不純物の添加が行われな
いようにする。
【０１３７】次に、ＰチャネルＦＡＭＯＳ型ＴＦＴ以外
に不純物の添加を行う。本実施例では、不純物添加を２
回の工程に分けて行う。まず、１回目の不純物添加（本
実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅ
Ｖ程度で行い、ｎ-領域を形成する。このｎ-領域は、Ｐ
イオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3〜１×１０
19ａｔｏｍｓ／ｃｍ3となるように調節する。
に不純物の添加を行う。本実施例では、不純物添加を２
回の工程に分けて行う。まず、１回目の不純物添加（本
実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅ
Ｖ程度で行い、ｎ-領域を形成する。このｎ-領域は、Ｐ
イオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3〜１×１０
19ａｔｏｍｓ／ｃｍ3となるように調節する。
【０１３８】さらに、２回目の不純物添加を低加速電圧
１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、加
速電圧が低いので、ゲイト絶縁膜がマスクとして機能す
る。また、このｎ+領域は、シート抵抗が５００Ω以下
（好ましくは３００Ω以下）となるように調節する。
１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、加
速電圧が低いので、ゲイト絶縁膜がマスクとして機能す
る。また、このｎ+領域は、シート抵抗が５００Ω以下
（好ましくは３００Ω以下）となるように調節する。
【０１３９】以上の工程を経て、Ｎ型ＴＦＴのソース領
域１０１９、ドレイン領域１０２０、低濃度不純物領域
１０２１、チャネル形成領域１０２２が形成される。ま
た、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域１０
２３、ドレイン領域１０２４、低濃度不純物領域１０２
５、チャネル形成領域１０２６が確定する（図１０
（Ｃ））。
域１０１９、ドレイン領域１０２０、低濃度不純物領域
１０２１、チャネル形成領域１０２２が形成される。ま
た、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域１０
２３、ドレイン領域１０２４、低濃度不純物領域１０２
５、チャネル形成領域１０２６が確定する（図１０
（Ｃ））。
【０１４０】なお、図１０（Ｃ）に示す状態ではＰ型Ｔ
ＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となって
いる。
ＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となって
いる。
【０１４１】次に、図１０（Ｄ）に示すように、Ｎ型Ｔ
ＦＴを覆ってレジストマスク１０２７を設け、Ｐ型を付
与する不純物イオン（本実施例ではボロンを用いる）の
添加を行う。なお、図１０（Ｄ）にはＦＡＭＯＳ型ＴＦ
Ｔ以外のＰチャネル型ＴＦＴは図示されていない。
ＦＴを覆ってレジストマスク１０２７を設け、Ｐ型を付
与する不純物イオン（本実施例ではボロンを用いる）の
添加を行う。なお、図１０（Ｄ）にはＦＡＭＯＳ型ＴＦ
Ｔ以外のＰチャネル型ＴＦＴは図示されていない。
【０１４２】この工程も前述の不純物添加工程と同様に
２回に分けて行うが、Ｎ型をＰ型に反転させる必要があ
るため、前述のＰイオンの添加濃度の数倍程度の濃度の
Ｂ（ボロン）イオンを添加する。
２回に分けて行うが、Ｎ型をＰ型に反転させる必要があ
るため、前述のＰイオンの添加濃度の数倍程度の濃度の
Ｂ（ボロン）イオンを添加する。
【０１４３】こうしてＰ型ＴＦＴのソース領域、ドレイ
ン領域、低濃度不純物領域、およびチャネル形成領域が
形成される（図１０（Ｄ））。
ン領域、低濃度不純物領域、およびチャネル形成領域が
形成される（図１０（Ｄ））。
【０１４４】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
【０１４５】次に、ＰチャネルＦＡＭＯＳ型ＴＦＴのコ
ントロールゲイト電極１０２８を作製する。このコント
ロールゲイト電極１０２８は、無孔性の陽極酸化膜１０
１１を囲むように作製される（図１１（Ａ））。よっ
て、コントロールゲイト電極１０２８とフローティング
ゲイト電極１００８は、絶縁性が保持されている。
ントロールゲイト電極１０２８を作製する。このコント
ロールゲイト電極１０２８は、無孔性の陽極酸化膜１０
１１を囲むように作製される（図１１（Ａ））。よっ
て、コントロールゲイト電極１０２８とフローティング
ゲイト電極１００８は、絶縁性が保持されている。
【０１４６】次に、層間絶縁膜１０２９として酸化珪素
膜と窒化珪素膜との積層膜を形成した（図１１
（Ｂ））。
膜と窒化珪素膜との積層膜を形成した（図１１
（Ｂ））。
【０１４７】次に図１１（Ｃ）を参照する。層間絶縁膜
１０２９にコンタクトホールを形成した後、ソース電極
１０３０、１０３１、および１０３２、ドレイン電極１
０３３、１０３４を形成して図１１（Ｃ）に示す状態を
得る。
１０２９にコンタクトホールを形成した後、ソース電極
１０３０、１０３１、および１０３２、ドレイン電極１
０３３、１０３４を形成して図１１（Ｃ）に示す状態を
得る。
【０１４８】以後は、実施例１の図５（Ｂ）以降に示さ
れた工程を行う。
れた工程を行う。
【０１４９】完成した本実施例の液晶パネルの断面図を
図１２に示す。図１２には、ＦＡＭＯＳ型ＴＦＴを含む
メモリセル、画素ＴＦＴ、ロジック回路が、同一基板上
に一体形成されている様子が示されている。なお、ロジ
ック回路は実施例１と同様ＣＭＯＳ回路が代表的に示さ
れている。
図１２に示す。図１２には、ＦＡＭＯＳ型ＴＦＴを含む
メモリセル、画素ＴＦＴ、ロジック回路が、同一基板上
に一体形成されている様子が示されている。なお、ロジ
ック回路は実施例１と同様ＣＭＯＳ回路が代表的に示さ
れている。
【０１５０】図１２にも示されているように、メモリセ
ルＰチャネルＦＡＭＯＳ型ＴＦＴの半導体活性層領域に
は、低濃度不純物領域が形成されていない（他のＴＦＴ
には低濃度不純物領域１２０１、１２０２、１２０３、
および１２０４が形成されている）。よって、フローテ
ィングゲイト電極にキャリアの注入が起こりやすくな
り、優れたメモリの機能が実現される。
ルＰチャネルＦＡＭＯＳ型ＴＦＴの半導体活性層領域に
は、低濃度不純物領域が形成されていない（他のＴＦＴ
には低濃度不純物領域１２０１、１２０２、１２０３、
および１２０４が形成されている）。よって、フローテ
ィングゲイト電極にキャリアの注入が起こりやすくな
り、優れたメモリの機能が実現される。
【０１５１】（実施例４）
【０１５２】本実施例では、メモリセルを構成するＦＡ
ＭＯＳ型ＴＦＴとスイッチングＴＦＴとの両方をＰチャ
ネル型ＴＦＴで作製した。なお、メモリのデコーダ部や
他のロジック回路を構成するＴＦＴは、Ｎチャネル型お
よびＰチャネル型で構成される。なお、説明を省略する
工程に関しては、実施例１を参照することができる。
ＭＯＳ型ＴＦＴとスイッチングＴＦＴとの両方をＰチャ
ネル型ＴＦＴで作製した。なお、メモリのデコーダ部や
他のロジック回路を構成するＴＦＴは、Ｎチャネル型お
よびＰチャネル型で構成される。なお、説明を省略する
工程に関しては、実施例１を参照することができる。
【０１５３】図１３を参照する。まず、絶縁表面を有す
る基板として石英基板１３０１を準備する。石英基板の
代わりに熱酸化膜を形成したシリコン基板を用いること
もできる。また、石英基板上に一旦非晶質珪素膜を形成
し、それを完全に熱酸化して絶縁膜とする様な方法をと
っても良い。さらに、絶縁膜として窒化珪素膜を形成し
た石英基板、セラミックス基板を用いても良い。
る基板として石英基板１３０１を準備する。石英基板の
代わりに熱酸化膜を形成したシリコン基板を用いること
もできる。また、石英基板上に一旦非晶質珪素膜を形成
し、それを完全に熱酸化して絶縁膜とする様な方法をと
っても良い。さらに、絶縁膜として窒化珪素膜を形成し
た石英基板、セラミックス基板を用いても良い。
【０１５４】１３０２は非晶質珪素膜であり、最終的な
膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１０
０ｎｍ（好ましくは２０〜８０ｎｍ）となる様に調節す
る。こうすることによって、ＦＡＭＯＳ型ＴＦＴにおい
て、インパクトイオナイゼイションが起こりやすくな
り、フローティングゲイトにキャリアの注入がされやす
くなる。なお、成膜に際して膜中の不純物濃度の管理を
徹底的に行うことは重要である。なお、ＦＡＭＯＳ型Ｔ
ＦＴのは非晶質珪素膜の最終的な膜厚が１０〜４００ｎ
ｍ、他のＴＦＴの最終的な膜厚が２０〜８０ｎｍとして
もよい。この場合、選択酸化法などによって、それぞれ
の所望の膜厚を得ることができる。
膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１０
０ｎｍ（好ましくは２０〜８０ｎｍ）となる様に調節す
る。こうすることによって、ＦＡＭＯＳ型ＴＦＴにおい
て、インパクトイオナイゼイションが起こりやすくな
り、フローティングゲイトにキャリアの注入がされやす
くなる。なお、成膜に際して膜中の不純物濃度の管理を
徹底的に行うことは重要である。なお、ＦＡＭＯＳ型Ｔ
ＦＴのは非晶質珪素膜の最終的な膜厚が１０〜４００ｎ
ｍ、他のＴＦＴの最終的な膜厚が２０〜８０ｎｍとして
もよい。この場合、選択酸化法などによって、それぞれ
の所望の膜厚を得ることができる。
【０１５５】本実施例の場合、非晶質珪素膜１３０２中
において代表的な不純物であるＣ（炭素）、Ｎ（窒
素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１
０18ａｔｏｍｓ／ｃｍ3 未満（好ましくは１×１０18ａ
ｔｏｍｓ／ｃｍ3以下）となる様に管理している。各不
純物がこれ以上の濃度で存在すると、結晶化の際に悪影
響を及ぼし、結晶化後の膜質を低下させる原因となりう
る。
において代表的な不純物であるＣ（炭素）、Ｎ（窒
素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１
０18ａｔｏｍｓ／ｃｍ3 未満（好ましくは１×１０18ａ
ｔｏｍｓ／ｃｍ3以下）となる様に管理している。各不
純物がこれ以上の濃度で存在すると、結晶化の際に悪影
響を及ぼし、結晶化後の膜質を低下させる原因となりう
る。
【０１５６】なお、非晶質珪素膜１３０２中の水素濃度
も非常に重要なパラメータであり、水素含有量を低く抑
えた方が結晶性の良い膜が得られる様である。そのた
め、非晶質珪素膜１３０２の成膜は減圧熱ＣＶＤ法であ
ることが好ましい。なお、成膜条件を最適化することで
プラズマＣＶＤ法を用いることも可能である。
も非常に重要なパラメータであり、水素含有量を低く抑
えた方が結晶性の良い膜が得られる様である。そのた
め、非晶質珪素膜１３０２の成膜は減圧熱ＣＶＤ法であ
ることが好ましい。なお、成膜条件を最適化することで
プラズマＣＶＤ法を用いることも可能である。
【０１５７】次に、非晶質珪素膜１３０２の結晶化工程
を行う。結晶化の手段としては特開平７−１３０６５２
号公報記載の技術を用いる。同公報の実施例１および実
施例２のどちらの手段でも良いが、本実施例では、同広
報の実施例２に記載した技術内容（特開平８−７８３２
９号公報に詳しい）を利用するのが好ましい。
を行う。結晶化の手段としては特開平７−１３０６５２
号公報記載の技術を用いる。同公報の実施例１および実
施例２のどちらの手段でも良いが、本実施例では、同広
報の実施例２に記載した技術内容（特開平８−７８３２
９号公報に詳しい）を利用するのが好ましい。
【０１５８】特開平８−７８３２９号公報記載の技術
は、まず触媒元素の添加領域を選択するマスク絶縁膜１
３０３を形成する。マスク絶縁膜１３０３は触媒元素を
添加するために複数箇所の開口部を有している。この開
口部の位置を調整することによって結晶領域の位置を決
定することができる。
は、まず触媒元素の添加領域を選択するマスク絶縁膜１
３０３を形成する。マスク絶縁膜１３０３は触媒元素を
添加するために複数箇所の開口部を有している。この開
口部の位置を調整することによって結晶領域の位置を決
定することができる。
【０１５９】そして、非晶質珪素膜１３０２の結晶化を
助長する触媒元素としてニッケル（Ｎｉ）を含有した溶
液をスピンコート法により塗布し、Ｎｉ含有層１３０４
を形成する。なお、触媒元素としてはニッケル以外に
も、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐ
ｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用い
ることができる（図１３（Ａ））。
助長する触媒元素としてニッケル（Ｎｉ）を含有した溶
液をスピンコート法により塗布し、Ｎｉ含有層１３０４
を形成する。なお、触媒元素としてはニッケル以外に
も、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐ
ｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用い
ることができる（図１３（Ａ））。
【０１６０】また、上記触媒元素の添加工程は、レジス
トマスクを利用したイオン注入法またはプラズマドーピ
ング法を用いることもできる。この場合、添加領域の占
有面積の低減、横成長領域の成長距離の制御が容易とな
るので、微細化した回路を構成する際に有効な技術とな
る。
トマスクを利用したイオン注入法またはプラズマドーピ
ング法を用いることもできる。この場合、添加領域の占
有面積の低減、横成長領域の成長距離の制御が容易とな
るので、微細化した回路を構成する際に有効な技術とな
る。
【０１６１】次に、触媒元素の添加工程が終了したら、
４５０℃で１時間程度の水素出しの後、不活性雰囲気、
水素雰囲気または酸素雰囲気中において５００〜７００
℃（代表的には５５０〜６５０℃）の温度で４〜２４時
間の加熱処理を加えて非晶質珪素膜１３０２の結晶化を
行う。本実施例では窒素雰囲気で５７０℃で１４時間の
加熱処理を行う。
４５０℃で１時間程度の水素出しの後、不活性雰囲気、
水素雰囲気または酸素雰囲気中において５００〜７００
℃（代表的には５５０〜６５０℃）の温度で４〜２４時
間の加熱処理を加えて非晶質珪素膜１３０２の結晶化を
行う。本実施例では窒素雰囲気で５７０℃で１４時間の
加熱処理を行う。
【０１６２】この時、非晶質珪素膜１３０２の結晶化は
ニッケルを添加した領域１３０５および１３０６で発生
した核から優先的に進行し、基板１３０１の基板面に対
してほぼ平行に成長した結晶領域（横成長領域）１３０
７および１３０８が形成される。この結晶領域２０７お
よび２０８を横成長領域と呼ぶ（図１３（Ｂ））。
ニッケルを添加した領域１３０５および１３０６で発生
した核から優先的に進行し、基板１３０１の基板面に対
してほぼ平行に成長した結晶領域（横成長領域）１３０
７および１３０８が形成される。この結晶領域２０７お
よび２０８を横成長領域と呼ぶ（図１３（Ｂ））。
【０１６３】結晶化のための加熱処理が終了したら、マ
スク絶縁膜１３０３を除去してパターニングを行い、横
成長領域１３０７および１３０８でなる島状半導体層
（活性層）１３０９および１３１０を形成する（図１３
（Ｃ））。
スク絶縁膜１３０３を除去してパターニングを行い、横
成長領域１３０７および１３０８でなる島状半導体層
（活性層）１３０９および１３１０を形成する（図１３
（Ｃ））。
【０１６４】ここで１３０９はＰチャネルＦＡＭＯＳ型
ＴＦＴおよびスイッチングＴＦＴの活性層、１３１０は
画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦ
Ｔ）の活性層である。
ＴＦＴおよびスイッチングＴＦＴの活性層、１３１０は
画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦ
Ｔ）の活性層である。
【０１６５】活性層１３０９および１３１０を形成した
ら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜１３
１１を成膜する。なお、ＦＡＭＯＳ型ＴＦＴのゲイト絶
縁膜の厚さは、１００〜５００とし、他のゲイト絶縁膜
の厚さは、５００〜２０００としてもよい。なお、この
ゲイト絶縁膜には、ＳｉＯ２、ＳｉＯＮ、ＳｉＮなどが
用いられてもよい。
ら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜１３
１１を成膜する。なお、ＦＡＭＯＳ型ＴＦＴのゲイト絶
縁膜の厚さは、１００〜５００とし、他のゲイト絶縁膜
の厚さは、５００〜２０００としてもよい。なお、この
ゲイト絶縁膜には、ＳｉＯ２、ＳｉＯＮ、ＳｉＮなどが
用いられてもよい。
【０１６６】そして、次に図１３（Ｄ）に示す様に触媒
元素（ニッケル）を除去または低減するための加熱処理
（触媒元素のゲッタリングプロセス）を行う。この加熱
処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン
元素による金属元素のゲッタリング効果を利用するもの
である。
元素（ニッケル）を除去または低減するための加熱処理
（触媒元素のゲッタリングプロセス）を行う。この加熱
処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン
元素による金属元素のゲッタリング効果を利用するもの
である。
【０１６７】なお、ハロゲン元素によるゲッタリング効
果を十分に得るためには、上記加熱処理を７００℃を超
える温度で行なうことが好ましい。この温度以下では処
理雰囲気中のハロゲン化合物の分解が困難となり、ゲッ
タリング効果が得られなくなる恐れがある。
果を十分に得るためには、上記加熱処理を７００℃を超
える温度で行なうことが好ましい。この温度以下では処
理雰囲気中のハロゲン化合物の分解が困難となり、ゲッ
タリング効果が得られなくなる恐れがある。
【０１６８】そのため本実施例ではこの加熱処理を７０
０℃を超える温度で行い、好ましくは８００〜１０００
℃（代表的には９５０℃）とし、処理時間は０．１〜６
ｈｒ、代表的には０．５〜１ｈｒとする。
０℃を超える温度で行い、好ましくは８００〜１０００
℃（代表的には９５０℃）とし、処理時間は０．１〜６
ｈｒ、代表的には０．５〜１ｈｒとする。
【０１６９】なお、本実施例では酸素雰囲気中に対して
塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、９
５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃
度を上記濃度以上とすると、活性層１３０９および１３
１０の表面に膜厚程度の凹凸が生じてしまうため好まし
くない。
塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、９
５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃
度を上記濃度以上とすると、活性層１３０９および１３
１０の表面に膜厚程度の凹凸が生じてしまうため好まし
くない。
【０１７０】また、ハロゲン元素を含む化合物してＨＣ
ｌガスを用いる例を示したが、それ以外のガスとして、
代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、
ＢＣｌ3、Ｆ2、Ｂｒ2等のハロゲンを含む化合物から選
ばれた一種または複数種のものを用いることが出来る。
ｌガスを用いる例を示したが、それ以外のガスとして、
代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、
ＢＣｌ3、Ｆ2、Ｂｒ2等のハロゲンを含む化合物から選
ばれた一種または複数種のものを用いることが出来る。
【０１７１】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、窒素雰囲気中で９５０℃で１時間程
度の加熱処理を行なうことで、ゲイト絶縁膜１３１１の
膜質の向上を図ることも有効である。
処理を施した後に、窒素雰囲気中で９５０℃で１時間程
度の加熱処理を行なうことで、ゲイト絶縁膜１３１１の
膜質の向上を図ることも有効である。
【０１７２】なお、ＳＩＭＳ分析により活性層１３０９
および１３１０中にはゲッタリング処理に使用したハロ
ゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3〜１×１０
20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確認され
ている。また、その際、活性層１３０９および１３１０
と加熱処理によって形成される熱酸化膜との間に前述の
ハロゲン元素が高濃度に分布することがＳＩＭＳ分析に
よって確かめられている。
および１３１０中にはゲッタリング処理に使用したハロ
ゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3〜１×１０
20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確認され
ている。また、その際、活性層１３０９および１３１０
と加熱処理によって形成される熱酸化膜との間に前述の
ハロゲン元素が高濃度に分布することがＳＩＭＳ分析に
よって確かめられている。
【０１７３】また、他の元素についてもＳＩＭＳ分析を
行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒
素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａ
ｔｏｍｓ／ｃｍ3未満（典型的には１×１０18ａｔｏｍ
ｓ／ｃｍ3 以下）であることが確認された。
行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒
素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａ
ｔｏｍｓ／ｃｍ3未満（典型的には１×１０18ａｔｏｍ
ｓ／ｃｍ3 以下）であることが確認された。
【０１７４】次に、図１４を参照する。図示しないアル
ミニウムを主成分とする金属膜を成膜し、パターニング
によって後のゲイト電極の原型１３１２、１３１３、お
よび１３１４を形成する。本実施例では２ｗｔ％のスカ
ンジウムを含有したアルミニウム膜を用いる（図１４
（Ａ））。なお、後に１３１２の一部は、ＰチャネルＦ
ＡＭＯＳ型ＴＦＴのフローティングゲイトとなる。
ミニウムを主成分とする金属膜を成膜し、パターニング
によって後のゲイト電極の原型１３１２、１３１３、お
よび１３１４を形成する。本実施例では２ｗｔ％のスカ
ンジウムを含有したアルミニウム膜を用いる（図１４
（Ａ））。なお、後に１３１２の一部は、ＰチャネルＦ
ＡＭＯＳ型ＴＦＴのフローティングゲイトとなる。
【０１７５】次に、特開平７−１３５３１８号公報記載
の技術により多孔性の陽極酸化膜１３１５、１３１６、
および１３１７、無孔性の陽極酸化膜１３１８、１３１
９、および１３２０、ゲイト電極１３２１、１３２２、
および１３２３（図１４（Ｂ））。
の技術により多孔性の陽極酸化膜１３１５、１３１６、
および１３１７、無孔性の陽極酸化膜１３１８、１３１
９、および１３２０、ゲイト電極１３２１、１３２２、
および１３２３（図１４（Ｂ））。
【０１７６】こうして図１４（Ｂ）の状態が得られた
ら、次にゲイト電極１３２１、１３２２、および１３２
３、多孔性の陽極酸化膜１３１５、１３１６、および１
３１７をマスクとしてゲイト絶縁膜１３１１をエッチン
グする。そして、多孔性の陽極酸化膜１３１５、１３１
６、および１３１７を除去して図１４（Ｃ）の状態を得
る。なお、図１４（Ｃ）において１３２１、１３２２、
および１３２３で示されるのは加工後のゲイト絶縁膜で
ある。
ら、次にゲイト電極１３２１、１３２２、および１３２
３、多孔性の陽極酸化膜１３１５、１３１６、および１
３１７をマスクとしてゲイト絶縁膜１３１１をエッチン
グする。そして、多孔性の陽極酸化膜１３１５、１３１
６、および１３１７を除去して図１４（Ｃ）の状態を得
る。なお、図１４（Ｃ）において１３２１、１３２２、
および１３２３で示されるのは加工後のゲイト絶縁膜で
ある。
【０１７７】次に、ゲイト電極１３２１を分断し、フロ
ーティングゲイト電極１３２１’を作製する（図１４
（Ｄ））。
ーティングゲイト電極１３２１’を作製する（図１４
（Ｄ））。
【０１７８】次に図１５を参照する。図１５に示す工程
では、一導電性を付与する不純物元素の添加を行う。不
純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒
素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
では、一導電性を付与する不純物元素の添加を行う。不
純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒
素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【０１７９】本実施例では、不純物添加を２回の工程に
分けて行う。まず、１回目の不純物添加（本実施例では
Ｐ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行
い、ｎ-領域を形成する。このｎ-領域は、Ｐイオン濃度
が１×１０18ａｔｏｍｓ／ｃｍ3〜１×１０19ａｔｏｍ
ｓ／ｃｍ3となるように調節する。
分けて行う。まず、１回目の不純物添加（本実施例では
Ｐ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行
い、ｎ-領域を形成する。このｎ-領域は、Ｐイオン濃度
が１×１０18ａｔｏｍｓ／ｃｍ3〜１×１０19ａｔｏｍ
ｓ／ｃｍ3となるように調節する。
【０１８０】さらに、２回目の不純物添加を低加速電圧
１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、加
速電圧が低いので、ゲイト絶縁膜がマスクとして機能す
る。また、このｎ+領域は、シート抵抗が５００Ω以下
（好ましくは３００Ω以下）となるように調節する。
１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、加
速電圧が低いので、ゲイト絶縁膜がマスクとして機能す
る。また、このｎ+領域は、シート抵抗が５００Ω以下
（好ましくは３００Ω以下）となるように調節する。
【０１８１】以上の工程を経て、Ｎ型ＴＦＴのソース領
域、ドレイン領域、低濃度不純物領域、チャネル形成領
域（いずれも図示せず）が形成され、画素ＴＦＴを構成
するＮ型ＴＦＴのソース領域１３２４、ドレイン領域１
３２５、低濃度不純物領域１３２６、およびチャネル形
成領域１３２７が確定する（図１５（Ａ））。
域、ドレイン領域、低濃度不純物領域、チャネル形成領
域（いずれも図示せず）が形成され、画素ＴＦＴを構成
するＮ型ＴＦＴのソース領域１３２４、ドレイン領域１
３２５、低濃度不純物領域１３２６、およびチャネル形
成領域１３２７が確定する（図１５（Ａ））。
【０１８２】なお、図１５（Ａ）に示す状態ではＰ型Ｔ
ＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となって
いる。
ＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となって
いる。
【０１８３】次に、図１５（Ｂ）に示すように、Ｎ型Ｔ
ＦＴを覆ってレジストマスク１３２８を設け、Ｐ型を付
与する不純物イオン（本実施例ではボロンを用いる）の
添加を行う。
ＦＴを覆ってレジストマスク１３２８を設け、Ｐ型を付
与する不純物イオン（本実施例ではボロンを用いる）の
添加を行う。
【０１８４】この工程も前述の不純物添加工程と同様に
２回に分けて行うが、Ｎ型をＰ型に反転させる必要があ
るため、前述のＰイオンの添加濃度の数倍程度の濃度の
Ｂ（ボロン）イオンを添加する。
２回に分けて行うが、Ｎ型をＰ型に反転させる必要があ
るため、前述のＰイオンの添加濃度の数倍程度の濃度の
Ｂ（ボロン）イオンを添加する。
【０１８５】こうしてＰ型ＴＦＴのソース・ドレイン領
域１３２９、１３３０、および１３３１、低濃度不純物
領域１３３２および１３３３、およびチャネル形成領域
１３３２、１３３３が形成される（図１５（Ｂ））。
域１３２９、１３３０、および１３３１、低濃度不純物
領域１３３２および１３３３、およびチャネル形成領域
１３３２、１３３３が形成される（図１５（Ｂ））。
【０１８６】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
【０１８７】次に、層間絶縁膜１３３６として酸化珪素
膜と窒化珪素膜との積層膜を形成した（図１５
（Ｃ））。
膜と窒化珪素膜との積層膜を形成した（図１５
（Ｃ））。
【０１８８】次に、層間絶縁膜１３３６にコンタクトホ
ールを形成した後、ソース・ドレイン電極１３３７、１
３３８、１３３９、および１３４０，およびＰチャネル
ＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極１３４１
を形成する。
ールを形成した後、ソース・ドレイン電極１３３７、１
３３８、１３３９、および１３４０，およびＰチャネル
ＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極１３４１
を形成する。
【０１８９】ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロ
ールゲイト電極は、無孔性の陽極酸化膜１３１８の上面
に接続されている。
ールゲイト電極は、無孔性の陽極酸化膜１３１８の上面
に接続されている。
【０１９０】以後、実施例１の工程に従って、有機性樹
脂膜でなる第２の層間絶縁膜（図示せず）を形成する。
以後の工程についても、実施例１の工程に従うものとす
る。
脂膜でなる第２の層間絶縁膜（図示せず）を形成する。
以後の工程についても、実施例１の工程に従うものとす
る。
【０１９１】ここで、図１６（Ａ）に、本実施の不揮発
性メモリの回路図を示す。図１６（Ｂ）は、図１６
（Ａ）におけるＡ−Ａ’の断面図を示し、図１６（Ｃ）
は、図１６（Ａ）の等価回路図を示す。
性メモリの回路図を示す。図１６（Ｂ）は、図１６
（Ａ）におけるＡ−Ａ’の断面図を示し、図１６（Ｃ）
は、図１６（Ａ）の等価回路図を示す。
【０１９２】図１６（Ａ）において、１３０１〜１３０
４は半導体層であり、ＴＦＴＴｒ１〜Ｔｒ８を構成して
いる。１３０５〜１３０８は第１の配線層であり、Ｔｒ
２、Ｔｒ４、Ｔｒ６、およびＴｒ８のゲイト電極、ゲイ
ト信号線の配線、およびＴｒ１、Ｔｒ３、Ｔｒ５、Ｔｒ
７のゲイト信号線の配線として利用している。なお、Ｔ
ｒ１、Ｔｒ３、Ｔｒ５、およびＴｒ７のフローティング
ゲイト電極１３１３〜１３１６は、第１の配線層と同時
に形成され、パターンニングされたのちにフローティン
グの状態となる。なお、１３０９〜１３１２は、Ｔｒ
２、Ｔｒ４、Ｔｒ６、およびＴｒ８のゲイト電極であ
る。１３１７〜１３２４は第２の配線層であり、各Ｔｒ
のソース・ドレイン領域に接続される信号線として、ま
たＴｒ１、Ｔｒ３、Ｔｒ５、およびＴｒ７のコントロー
ルゲイト電極として用いられる。また、図中において、
１３２５で示したように黒く塗りつぶされている部分
は、その下部の配線あるいは半導体層とコンタクトをと
っていることを示している。なお、図中において同一柄
の配線は全て同一の配線層である。
４は半導体層であり、ＴＦＴＴｒ１〜Ｔｒ８を構成して
いる。１３０５〜１３０８は第１の配線層であり、Ｔｒ
２、Ｔｒ４、Ｔｒ６、およびＴｒ８のゲイト電極、ゲイ
ト信号線の配線、およびＴｒ１、Ｔｒ３、Ｔｒ５、Ｔｒ
７のゲイト信号線の配線として利用している。なお、Ｔ
ｒ１、Ｔｒ３、Ｔｒ５、およびＴｒ７のフローティング
ゲイト電極１３１３〜１３１６は、第１の配線層と同時
に形成され、パターンニングされたのちにフローティン
グの状態となる。なお、１３０９〜１３１２は、Ｔｒ
２、Ｔｒ４、Ｔｒ６、およびＴｒ８のゲイト電極であ
る。１３１７〜１３２４は第２の配線層であり、各Ｔｒ
のソース・ドレイン領域に接続される信号線として、ま
たＴｒ１、Ｔｒ３、Ｔｒ５、およびＴｒ７のコントロー
ルゲイト電極として用いられる。また、図中において、
１３２５で示したように黒く塗りつぶされている部分
は、その下部の配線あるいは半導体層とコンタクトをと
っていることを示している。なお、図中において同一柄
の配線は全て同一の配線層である。
【０１９３】なお、本実施例の不揮発性メモリの動作に
ついて、図１６（Ｃ）を参照して説明する。なお、本実
施例の不揮発性メモリも、実施例１に示したような、マ
トリクス状に配置された構造を有する。また、図１６
（Ｃ）では、信号線にはＡ０、Ｂ０、Ｃ０、Ｄ０、Ａ
１、Ｂ１、Ｃ１、およびＤ１という符号が付けられてい
る。また、メモリセルには、（０、０）〜（１、１）の
符号が付けられている。ここでは、メモリセル（１、
１）を例にとって、その動作を説明する。
ついて、図１６（Ｃ）を参照して説明する。なお、本実
施例の不揮発性メモリも、実施例１に示したような、マ
トリクス状に配置された構造を有する。また、図１６
（Ｃ）では、信号線にはＡ０、Ｂ０、Ｃ０、Ｄ０、Ａ
１、Ｂ１、Ｃ１、およびＤ１という符号が付けられてい
る。また、メモリセルには、（０、０）〜（１、１）の
符号が付けられている。ここでは、メモリセル（１、
１）を例にとって、その動作を説明する。
【０１９４】まず、メモリセル（１、１）にデータを書
き込む場合、信号線Ｃ１には５０Ｖの高電圧が印加され
る。また、信号線Ｄ１は−５Ｖの電圧が印加される。そ
こで信号線Ｂ１をＧＮＤにおとし、Ａ１に−５Ｖの電圧
を印加すると、Ｔｒ１のフローティングゲイトに電荷が
蓄積される。Ｔｒ１のフローティングゲイトに蓄積され
た電荷は保持される。
き込む場合、信号線Ｃ１には５０Ｖの高電圧が印加され
る。また、信号線Ｄ１は−５Ｖの電圧が印加される。そ
こで信号線Ｂ１をＧＮＤにおとし、Ａ１に−５Ｖの電圧
を印加すると、Ｔｒ１のフローティングゲイトに電荷が
蓄積される。Ｔｒ１のフローティングゲイトに蓄積され
た電荷は保持される。
【０１９５】次に、メモリセル（１、１）からデータを
読み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１に
は−５Ｖが印加される。そしてＢ１をＧＮＤにおとす
と、記憶されていた信号がＡ１から読み出される。
読み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１に
は−５Ｖが印加される。そしてＢ１をＧＮＤにおとす
と、記憶されていた信号がＡ１から読み出される。
【０１９６】以上の動作を下の表にまとめる。
【０１９７】
【表２】
【０１９８】なお、メモリセルに記憶されている記憶内
容は、Ｘ線、紫外線、あるいは電子線などを不揮発性メ
モリに照射することによって消去できる。
容は、Ｘ線、紫外線、あるいは電子線などを不揮発性メ
モリに照射することによって消去できる。
【０１９９】（実施例５）
【０２００】本実施例では、メモリに蓄積されたキャリ
アを電気的に消去できる、ＥＥＰＲＯＭについて述べ
る。
アを電気的に消去できる、ＥＥＰＲＯＭについて述べ
る。
【０２０１】図１８を参照する。図１８（Ａ）には、本
実施例のＥＥＰＲＯＭの構成が示されている。１９０１
は、Ｐ型ＴＦＴのチャネル領域、１９０２、１９０３
は、ソース・ドレイン領域、１９０４はゲイト絶縁膜、
１９０５はフローティングゲイト電極、１９０６は陽極
酸化膜、１９０７はソース電極、１９０８はコントロー
ル電極、１９０９はスイッチングＴＦＴの低濃度不純物
領域、１９２０はチャネル領域、１９２１はゲイト絶縁
膜、１９２３はゲイト電極、１９２４は陽極酸化膜、１
９２６は層間膜である。
実施例のＥＥＰＲＯＭの構成が示されている。１９０１
は、Ｐ型ＴＦＴのチャネル領域、１９０２、１９０３
は、ソース・ドレイン領域、１９０４はゲイト絶縁膜、
１９０５はフローティングゲイト電極、１９０６は陽極
酸化膜、１９０７はソース電極、１９０８はコントロー
ル電極、１９０９はスイッチングＴＦＴの低濃度不純物
領域、１９２０はチャネル領域、１９２１はゲイト絶縁
膜、１９２３はゲイト電極、１９２４は陽極酸化膜、１
９２６は層間膜である。
【０２０２】本実施例のＥＥＰＲＯＭをマトリクス状に
配置したメモリを、図１８（Ｂ）に示す。１９２７、１
９２８は、それぞれアドレスデコーダである。
配置したメモリを、図１８（Ｂ）に示す。１９２７、１
９２８は、それぞれアドレスデコーダである。
【０２０３】本実施例のメモリの動作を下記の表に示
す。
す。
【０２０４】
【表３】
【０２０５】なお、本実施例のメモリは、上記実施例１
〜５で説明したような、半導体表示装置に用いられる。
〜５で説明したような、半導体表示装置に用いられる。
【０２０６】（実施例６）
【０２０７】本実施例では、実施例１で説明した作製に
おいて、ゲイト電極にＴａ（タンタル）またはＴａ合金
を用いた場合について説明する。
おいて、ゲイト電極にＴａ（タンタル）またはＴａ合金
を用いた場合について説明する。
【０２０８】ＴａまたはＴａ合金をゲイト電極に用いる
と、約４５０℃から約６００℃で熱酸化することがで
き、Ｔａ2 Ｏ 3等の膜質の良い酸化膜がゲイト電極上に
形成される。この酸化膜は、上記実施例１で説明した、
Ａｌ（アルミニウム）をゲイト電極として用いたときに
形成される酸化膜よりも膜質は良いことがわかってい
る。
と、約４５０℃から約６００℃で熱酸化することがで
き、Ｔａ2 Ｏ 3等の膜質の良い酸化膜がゲイト電極上に
形成される。この酸化膜は、上記実施例１で説明した、
Ａｌ（アルミニウム）をゲイト電極として用いたときに
形成される酸化膜よりも膜質は良いことがわかってい
る。
【０２０９】このことは、絶縁膜の耐圧評価の一つであ
るＪ−Ｅ特性（電流密度−電界強度特性）において、Ｔ
ａまたはＴａ合金の酸化膜がＡｌの酸化膜よりも良い特
性を有することによってわかった。
るＪ−Ｅ特性（電流密度−電界強度特性）において、Ｔ
ａまたはＴａ合金の酸化膜がＡｌの酸化膜よりも良い特
性を有することによってわかった。
【０２１０】また、Ｔａ2 Ｏ 3は、比誘電率が１１．６
前後であり、フローティングゲイト−コントロールゲイ
ト間の容量Ｃ３（実施例１の数式参照）が大きいので、
Ａｌをゲイト電極に用いた場合に比較してフローティン
グゲイトに電荷が注入されやすいという利点もある。
前後であり、フローティングゲイト−コントロールゲイ
ト間の容量Ｃ３（実施例１の数式参照）が大きいので、
Ａｌをゲイト電極に用いた場合に比較してフローティン
グゲイトに電荷が注入されやすいという利点もある。
【０２１１】また、Ｔａをゲイト電極に用いた場合、上
記実施例で行ったように陽極酸化することもできる。
記実施例で行ったように陽極酸化することもできる。
【０２１２】なお、上記実施例１〜５においてゲイト電
極にＴａまたはＴａ合金を用いることができる。
極にＴａまたはＴａ合金を用いることができる。
【０２１３】（実施例７）
【０２１４】上記実施例１〜６で説明した液晶表示装置
は、液晶表示装置を組み込んだ半導体表示装置に用いら
れる。このような半導体装置には、ビデオカメラ、スチ
ルカメラ、プロジェクタ、ヘッドマウントディスプレ
イ、カーナビゲーション、パーソナルコンピュータ、携
帯情報端末（モバイルコンピュータ、携帯電話など）な
どが挙げられる。それらの一例を図１７に示す。
は、液晶表示装置を組み込んだ半導体表示装置に用いら
れる。このような半導体装置には、ビデオカメラ、スチ
ルカメラ、プロジェクタ、ヘッドマウントディスプレ
イ、カーナビゲーション、パーソナルコンピュータ、携
帯情報端末（モバイルコンピュータ、携帯電話など）な
どが挙げられる。それらの一例を図１７に示す。
【０２１５】図１７（Ａ）はモバイルコンピュータであ
り、本体１７０１、カメラ部１７０２、受像部１７０
３、操作スイッチ１７０４、液晶表示装置１７０５で構
成される。
り、本体１７０１、カメラ部１７０２、受像部１７０
３、操作スイッチ１７０４、液晶表示装置１７０５で構
成される。
【０２１６】図１７（Ｂ）はヘッドマウントディスプレ
イであり、本体１８０１、液晶表示装置１８０２、バン
ド部１８０３で構成される。
イであり、本体１８０１、液晶表示装置１８０２、バン
ド部１８０３で構成される。
【０２１７】図１７（Ｃ）は、フロント型プロジェクタ
であり、本体１９０１、光源１９０２、液晶表示装置１
９０３、光学系１９０４、スクリーン１９０５で構成さ
れる。
であり、本体１９０１、光源１９０２、液晶表示装置１
９０３、光学系１９０４、スクリーン１９０５で構成さ
れる。
【０２１８】図１７（Ｄ）は携帯電話であり、本体２０
０１、音声出力部２００３、音声入力部２００３、液晶
表示装置２００４、操作スイッチ２００５、アンテナ２
００６で構成される。
０１、音声出力部２００３、音声入力部２００３、液晶
表示装置２００４、操作スイッチ２００５、アンテナ２
００６で構成される。
【０２１９】図１７（Ｅ）はビデオカメラであり、本体
２１０１、液晶表示装置２１０２、音声入力部２１０
３、操作スイッチ２１０４、バッテリー２１０５、受像
部２１０６で構成される。
２１０１、液晶表示装置２１０２、音声入力部２１０
３、操作スイッチ２１０４、バッテリー２１０５、受像
部２１０６で構成される。
【０２２０】（実施例８）
【０２２１】なお、上記実施例１〜７では、表示媒体と
して液晶を用いる場合について説明してきたが、本発明
の半導体表示装置に、液晶と高分子との混合層を用い、
いわゆる高分子分散型液晶表示装置とすることもでき
る。また、本発明を、印加電圧に応答して光学的特性が
変調され得るその他のいかなる表示媒体を備えた表示装
置に用いてもよい。例えば、エレクトロルミネセンス素
子などを表示媒体として備えた表示装置に用いてもよ
い。この場合も、メモリや周辺回路などを含むアクティ
ブマトリクス基板の作製には、実施例１で説明した工程
が利用される。
して液晶を用いる場合について説明してきたが、本発明
の半導体表示装置に、液晶と高分子との混合層を用い、
いわゆる高分子分散型液晶表示装置とすることもでき
る。また、本発明を、印加電圧に応答して光学的特性が
変調され得るその他のいかなる表示媒体を備えた表示装
置に用いてもよい。例えば、エレクトロルミネセンス素
子などを表示媒体として備えた表示装置に用いてもよ
い。この場合も、メモリや周辺回路などを含むアクティ
ブマトリクス基板の作製には、実施例１で説明した工程
が利用される。
【０２２２】また、実施例６で説明したように、ゲイト
電極にタンタルまたはタンタル合金を用いてもよい。
電極にタンタルまたはタンタル合金を用いてもよい。
【０２２３】ここで、上記実施例１〜４の作製方法によ
って作製され半導体薄膜について説明する。上記実施例
１〜４の作製方法によると、非晶質珪素膜を結晶化させ
て、連続粒界結晶シリコン（いわゆるContinuous Grain
Silicon：ＣＧＳ）と呼ばれる結晶シリコン膜を得るこ
とができる。
って作製され半導体薄膜について説明する。上記実施例
１〜４の作製方法によると、非晶質珪素膜を結晶化させ
て、連続粒界結晶シリコン（いわゆるContinuous Grain
Silicon：ＣＧＳ）と呼ばれる結晶シリコン膜を得るこ
とができる。
【０２２４】上記実施例１〜４の作製方法によって得ら
れた半導体薄膜の横成長領域は棒状または偏平棒状結晶
の集合体からなる特異な結晶構造を示す。以下にその特
徴について示す。
れた半導体薄膜の横成長領域は棒状または偏平棒状結晶
の集合体からなる特異な結晶構造を示す。以下にその特
徴について示す。
【０２２５】〔活性層の結晶構造に関する知見〕
【０２２６】上述の実施例１〜４の作製工程に従って形
成した横成長領域は、微視的に見れば複数の棒状（また
は偏平棒状）結晶が互いに概略平行に特定方向への規則
性をもって並んだ結晶構造を有する。このことはＴＥＭ
（透過型電子顕微鏡法）による観察で容易に確認するこ
とができる。
成した横成長領域は、微視的に見れば複数の棒状（また
は偏平棒状）結晶が互いに概略平行に特定方向への規則
性をもって並んだ結晶構造を有する。このことはＴＥＭ
（透過型電子顕微鏡法）による観察で容易に確認するこ
とができる。
【０２２７】また、本発明者らは上述の実施例１〜４の
作製方法によって得られた半導体薄膜の結晶粒界をＨＲ
−ＴＥＭ（高分解能透過型電子顕微鏡法）を用いて８０
０万倍に拡大し、詳細に観察した（図２４（Ａ））。た
だし、本明細書中において結晶粒界とは、断りがない限
り異なる棒状結晶同士が接した境界に形成される粒界を
指すものと定義する。従って、例えば別々の横成長領域
がぶつかりあって形成される様なマクロな意味あいでの
粒界とは区別して考える。
作製方法によって得られた半導体薄膜の結晶粒界をＨＲ
−ＴＥＭ（高分解能透過型電子顕微鏡法）を用いて８０
０万倍に拡大し、詳細に観察した（図２４（Ａ））。た
だし、本明細書中において結晶粒界とは、断りがない限
り異なる棒状結晶同士が接した境界に形成される粒界を
指すものと定義する。従って、例えば別々の横成長領域
がぶつかりあって形成される様なマクロな意味あいでの
粒界とは区別して考える。
【０２２８】ところで前述のＨＲ−ＴＥＭ（高分解能透
過型電子顕微鏡法）とは、試料に対して垂直に電子線を
照射し、透過電子や弾性散乱電子の干渉を利用して原子
・分子配列を評価する手法である。同手法を用いること
で結晶格子の配列状態を格子縞として観察することが可
能である。従って、結晶粒界を観察することで、結晶粒
界における原子同士の結合状態を推測することができ
る。
過型電子顕微鏡法）とは、試料に対して垂直に電子線を
照射し、透過電子や弾性散乱電子の干渉を利用して原子
・分子配列を評価する手法である。同手法を用いること
で結晶格子の配列状態を格子縞として観察することが可
能である。従って、結晶粒界を観察することで、結晶粒
界における原子同士の結合状態を推測することができ
る。
【０２２９】本出願人らが得たＴＥＭ写真（図２４
（Ａ））では異なる二つの結晶粒（棒状結晶粒）が結晶
粒界で接した状態が明瞭に観察された。また、この時、
二つの結晶粒は結晶軸に多少のずれが含まれているもの
の概略｛１１０｝配向であることが電子線回折により確
認されている。
（Ａ））では異なる二つの結晶粒（棒状結晶粒）が結晶
粒界で接した状態が明瞭に観察された。また、この時、
二つの結晶粒は結晶軸に多少のずれが含まれているもの
の概略｛１１０｝配向であることが電子線回折により確
認されている。
【０２３０】ところで、前述の様なＴＥＭ写真による格
子縞観察では｛１１０｝面内に｛１１１｝面に対応する
格子縞が観察された。なお、｛１１１｝面に対応する格
子縞とは、その格子縞に沿って結晶粒を切断した場合に
断面に｛１１１｝面が現れる様な格子縞を指している。
格子縞がどの様な面に対応するかは、簡易的には格子縞
間の距離により確認できる。
子縞観察では｛１１０｝面内に｛１１１｝面に対応する
格子縞が観察された。なお、｛１１１｝面に対応する格
子縞とは、その格子縞に沿って結晶粒を切断した場合に
断面に｛１１１｝面が現れる様な格子縞を指している。
格子縞がどの様な面に対応するかは、簡易的には格子縞
間の距離により確認できる。
【０２３１】この時、本出願人らは上述した実施例１〜
４の作製方法によって得られた半導体薄膜のＴＥＭ写真
を詳細に観察した結果、非常に興味深い知見を得た。写
真に見える異なる二つの結晶粒ではどちらにも｛１１
１｝面に対応する格子縞が見えていた。そして、互いの
格子縞が明らかに平行に走っているのが観察されたので
ある。
４の作製方法によって得られた半導体薄膜のＴＥＭ写真
を詳細に観察した結果、非常に興味深い知見を得た。写
真に見える異なる二つの結晶粒ではどちらにも｛１１
１｝面に対応する格子縞が見えていた。そして、互いの
格子縞が明らかに平行に走っているのが観察されたので
ある。
【０２３２】さらに、結晶粒界の存在と関係なく、結晶
粒界を横切る様にして異なる二つの結晶粒の格子縞が繋
がっていた。即ち、結晶粒界を横切る様にして観測され
る格子縞の殆どが、異なる結晶粒の格子縞であるにも拘
らず直線的に連続していることが確認できた。これは任
意の結晶粒界で同様であり、全体の９０％以上（典型的
には９５％以上）の格子縞が結晶粒界で連続性を保って
いる。
粒界を横切る様にして異なる二つの結晶粒の格子縞が繋
がっていた。即ち、結晶粒界を横切る様にして観測され
る格子縞の殆どが、異なる結晶粒の格子縞であるにも拘
らず直線的に連続していることが確認できた。これは任
意の結晶粒界で同様であり、全体の９０％以上（典型的
には９５％以上）の格子縞が結晶粒界で連続性を保って
いる。
【０２３３】この様な結晶構造（正確には結晶粒界の構
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。換言すれば、結晶粒界において結晶格子に連続性
があるとも言える。
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。換言すれば、結晶粒界において結晶格子に連続性
があるとも言える。
【０２３４】なお、図２４（Ｂ）に、本出願人らはリフ
ァレンスとして従来の多結晶珪素膜（いわゆる高温ポリ
シリコン膜）についても電子線回折およびＨＲ−ＴＥＭ
観察による解析を行った。その結果、異なる二つの結晶
粒において互いの格子縞は全くバラバラに走っており、
結晶粒界で整合性よく連続する様な接合は殆どなかっ
た。即ち、結晶粒界では格子縞が途切れた部分が多く、
結晶欠陥が多いことが判明した。このような部分では、
未結合手が存在することになり、トラップ準位としてキ
ャリアの移動を阻害する可能性が高い。
ァレンスとして従来の多結晶珪素膜（いわゆる高温ポリ
シリコン膜）についても電子線回折およびＨＲ−ＴＥＭ
観察による解析を行った。その結果、異なる二つの結晶
粒において互いの格子縞は全くバラバラに走っており、
結晶粒界で整合性よく連続する様な接合は殆どなかっ
た。即ち、結晶粒界では格子縞が途切れた部分が多く、
結晶欠陥が多いことが判明した。このような部分では、
未結合手が存在することになり、トラップ準位としてキ
ャリアの移動を阻害する可能性が高い。
【０２３５】本出願人らは、上述した実施１〜４の作製
方法で得られる半導体薄膜の様に格子縞が整合性良く対
応した場合の原子の結合状態を整合結合と呼び、その時
の結合手を整合結合手と呼ぶ。また、逆に従来の多結晶
珪素膜に多く見られる様に格子縞が整合性良く対応しな
い場合の原子の結合状態を不整合結合と呼び、その時の
結合手を不整合結合手（又は不対結合手）と呼ぶ。
方法で得られる半導体薄膜の様に格子縞が整合性良く対
応した場合の原子の結合状態を整合結合と呼び、その時
の結合手を整合結合手と呼ぶ。また、逆に従来の多結晶
珪素膜に多く見られる様に格子縞が整合性良く対応しな
い場合の原子の結合状態を不整合結合と呼び、その時の
結合手を不整合結合手（又は不対結合手）と呼ぶ。
【０２３６】本願発明で利用する半導体薄膜は結晶粒界
における整合性が極めて優れているため、上述の不整合
結合手が極めて少ない。本発明者らが任意の複数の結晶
粒界について調べた結果、全体の結合手に対する不整合
結合手の存在割合は10％以下（好ましくは５％以下、さ
らに好ましくは３％以下）であった。即ち、全体の結合
手の90％以上（好ましくは95％以上、さらに好ましくは
97％以上）が整合結合手によって構成されているのであ
る。
における整合性が極めて優れているため、上述の不整合
結合手が極めて少ない。本発明者らが任意の複数の結晶
粒界について調べた結果、全体の結合手に対する不整合
結合手の存在割合は10％以下（好ましくは５％以下、さ
らに好ましくは３％以下）であった。即ち、全体の結合
手の90％以上（好ましくは95％以上、さらに好ましくは
97％以上）が整合結合手によって構成されているのであ
る。
【０２３７】また、前述の実施例１〜４の作製方法に従
って作製した横成長領域を電子線回折で観察した結果を
図２５（Ａ）に示す。なお、図２５（Ｂ）は比較のため
に観察した従来のポリシリコン膜（高温ポリシリコン膜
と呼ばれるもの）の電子線回折パターンである。
って作製した横成長領域を電子線回折で観察した結果を
図２５（Ａ）に示す。なお、図２５（Ｂ）は比較のため
に観察した従来のポリシリコン膜（高温ポリシリコン膜
と呼ばれるもの）の電子線回折パターンである。
【０２３８】なお、図２５（Ａ）および図２５（Ｂ）は
電子線の照射スポットの径を1.35μｍとして測定を行っ
ているため、格子縞レベルに比べて十分マクロな領域の
情報を拾っていると考えてよい。
電子線の照射スポットの径を1.35μｍとして測定を行っ
ているため、格子縞レベルに比べて十分マクロな領域の
情報を拾っていると考えてよい。
【０２３９】また、図２５（Ｃ）は単結晶シリコンの
｛１１０｝面に垂直に電子線を照射した場合の電子線回
折パターンである。通常、この様な電子線回折パターン
と観測結果とを見比べ、観察試料の配向性が何であるか
を推測する。
｛１１０｝面に垂直に電子線を照射した場合の電子線回
折パターンである。通常、この様な電子線回折パターン
と観測結果とを見比べ、観察試料の配向性が何であるか
を推測する。
【０２４０】図２５（Ａ）の場合、図２５（Ｃ）に示す
様な〈１１０〉入射に対応する回折斑点が比較的きれい
に現れており、結晶軸が〈１１０〉軸である（結晶面が
｛１１０｝面である）ことが確認できる。
様な〈１１０〉入射に対応する回折斑点が比較的きれい
に現れており、結晶軸が〈１１０〉軸である（結晶面が
｛１１０｝面である）ことが確認できる。
【０２４１】なお、各斑点は同心円状の広がりを僅かに
もっているが、これは結晶軸まわりにある程度の回転角
度の分布をもつためと予想される。その広がりの程度は
パターンから見積もっても５°以内である。
もっているが、これは結晶軸まわりにある程度の回転角
度の分布をもつためと予想される。その広がりの程度は
パターンから見積もっても５°以内である。
【０２４２】また、多数観測するうちには回折斑点が部
分的に見えない場合があった（図２５（Ａ）でも一部分
の回折斑点が見えない）。おそらくは概略｛１１０｝配
向であるものの、わずかに結晶軸がずれているために回
折パターンが見えなくなっているものと思われる。
分的に見えない場合があった（図２５（Ａ）でも一部分
の回折斑点が見えない）。おそらくは概略｛１１０｝配
向であるものの、わずかに結晶軸がずれているために回
折パターンが見えなくなっているものと思われる。
【０２４３】本出願人らは、結晶面内に殆ど必ず｛１１
１｝面が含まれるという事実を踏まえ、おそらく〈１１
１〉軸まわりの回転角のずれがその様な現象の原因であ
ろうと推測している。
１｝面が含まれるという事実を踏まえ、おそらく〈１１
１〉軸まわりの回転角のずれがその様な現象の原因であ
ろうと推測している。
【０２４４】一方、図２５（Ｂ）に示す電子線回折パタ
ーンの場合、回折斑点には明瞭な規則性が見られず、ほ
ぼランダムに配向していることが確認できる。即ち、
｛１１０｝面以外の面方位の結晶が不規則に混在すると
予想される。
ーンの場合、回折斑点には明瞭な規則性が見られず、ほ
ぼランダムに配向していることが確認できる。即ち、
｛１１０｝面以外の面方位の結晶が不規則に混在すると
予想される。
【０２４５】これらの結果が示す様に、本願発明の結晶
性珪素膜の特徴は殆ど全ての結晶粒が概略｛１１０｝面
に配向しており、かつ、結晶粒界において格子に連続性
を有することにある。この特徴は、従来のポリシリコン
膜にはないものである。
性珪素膜の特徴は殆ど全ての結晶粒が概略｛１１０｝面
に配向しており、かつ、結晶粒界において格子に連続性
を有することにある。この特徴は、従来のポリシリコン
膜にはないものである。
【０２４６】以上の様に、前述の実施例１〜４の作製工
程で作製された半導体薄膜は従来の半導体薄膜とは全く
異なる結晶構造（正確には結晶粒界の構造）を有する半
導体薄膜であった。本発明者らは本願発明で利用する半
導体薄膜について解析した結果を特願平9-55633 号、同
9-165216号、同9-212428号でも説明している。
程で作製された半導体薄膜は従来の半導体薄膜とは全く
異なる結晶構造（正確には結晶粒界の構造）を有する半
導体薄膜であった。本発明者らは本願発明で利用する半
導体薄膜について解析した結果を特願平9-55633 号、同
9-165216号、同9-212428号でも説明している。
【０２４７】なお、本出願人らは特開平7-321339号公報
に記載した手法に従ってＸ線回折を行い、上述の作製方
法の結晶性珪素膜について配向比率を算出した。同公報
では下記数２に示す様な算出方法で配向比率を定義して
いる。
に記載した手法に従ってＸ線回折を行い、上述の作製方
法の結晶性珪素膜について配向比率を算出した。同公報
では下記数２に示す様な算出方法で配向比率を定義して
いる。
【０２４８】
【数２】
【０２４９】ここで上述の半導体薄膜の配向性をＸ線回
折で測定した結果の一例を図２８に示す。なお、Ｘ線回
折パターンには（２２０）面に相当するピークが現れて
いるが、｛１１０｝面と等価であることは言うまでもな
い。この測定の結果、｛１１０｝面が主たる配向であ
り、配向比率は０．７以上（典型的には０．９以上）で
あることが判明した。
折で測定した結果の一例を図２８に示す。なお、Ｘ線回
折パターンには（２２０）面に相当するピークが現れて
いるが、｛１１０｝面と等価であることは言うまでもな
い。この測定の結果、｛１１０｝面が主たる配向であ
り、配向比率は０．７以上（典型的には０．９以上）で
あることが判明した。
【０２５０】以上に示してきた通り、上述の実施例１〜
４の作製方法による結晶性珪素膜と従来のポリシリコン
膜とは全く異なる結晶構造（結晶構成）を有しているこ
とが判る。この点からも本願発明の結晶性珪素膜は全く
新しい半導体膜であると言える。
４の作製方法による結晶性珪素膜と従来のポリシリコン
膜とは全く異なる結晶構造（結晶構成）を有しているこ
とが判る。この点からも本願発明の結晶性珪素膜は全く
新しい半導体膜であると言える。
【０２５１】なお、この半導体薄膜を形成するにあたっ
て結晶化温度以上の温度でのアニール工程は、結晶粒内
の欠陥低減に関して重要な役割を果たしている。その事
について説明する。
て結晶化温度以上の温度でのアニール工程は、結晶粒内
の欠陥低減に関して重要な役割を果たしている。その事
について説明する。
【０２５２】図２６（Ａ）は上述の実施例１〜４の結晶
化工程までを終了した時点での結晶シリコン膜を２５万
倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と
白い部分はコントラストの差に起因して現れる）に矢印
で示される様なジグザグ状に見える欠陥が確認される。
化工程までを終了した時点での結晶シリコン膜を２５万
倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と
白い部分はコントラストの差に起因して現れる）に矢印
で示される様なジグザグ状に見える欠陥が確認される。
【０２５３】この様な欠陥は主としてシリコン結晶格子
面の原子の積み重ね順序が食い違っている積層欠陥であ
るが、転位などの場合もある。図２６（Ａ）は｛１１
１｝面に平行な欠陥面を有する積層欠陥と思われる。そ
の事は、ジグザグ状に見える欠陥が約７０°の角をなし
て折れ曲がっていることから推測できる。
面の原子の積み重ね順序が食い違っている積層欠陥であ
るが、転位などの場合もある。図２６（Ａ）は｛１１
１｝面に平行な欠陥面を有する積層欠陥と思われる。そ
の事は、ジグザグ状に見える欠陥が約７０°の角をなし
て折れ曲がっていることから推測できる。
【０２５４】一方、図２６（Ｂ）に示す様に、同倍率で
見た上述の実施例１〜４の作製方法による結晶シリコン
膜は、結晶粒内には殆ど積層欠陥や転位などに起因する
欠陥が見られず、非常に結晶性が高いことが確認でき
る。この傾向は膜面全体について言えることであり、欠
陥数をゼロにすることは現状では困難であるが、実質的
にゼロと見なせる程度にまで低減することができる。
見た上述の実施例１〜４の作製方法による結晶シリコン
膜は、結晶粒内には殆ど積層欠陥や転位などに起因する
欠陥が見られず、非常に結晶性が高いことが確認でき
る。この傾向は膜面全体について言えることであり、欠
陥数をゼロにすることは現状では困難であるが、実質的
にゼロと見なせる程度にまで低減することができる。
【０２５５】即ち、図２６（Ｂ）に示す結晶シリコン膜
は結晶粒内の欠陥が殆ど無視しうる程度にまで低減さ
れ、且つ、結晶粒界が高い連続性によってキャリア移動
の障壁になりえないため、単結晶または実質的に単結晶
と見なせる。
は結晶粒内の欠陥が殆ど無視しうる程度にまで低減さ
れ、且つ、結晶粒界が高い連続性によってキャリア移動
の障壁になりえないため、単結晶または実質的に単結晶
と見なせる。
【０２５６】この様に、図２６（Ａ）と図２６（Ｂ）と
の写真に示した結晶シリコン膜は結晶粒界はほぼ同等の
連続性を有しているが、結晶粒内の欠陥数には大きな差
がある。上述の実施例１〜４の作製方法による結晶シリ
コン膜が図２６（Ａ）に示した結晶シリコン膜よりも遙
に高い電気特性を示す理由はこの欠陥数の差によるとこ
ろが大きい。
の写真に示した結晶シリコン膜は結晶粒界はほぼ同等の
連続性を有しているが、結晶粒内の欠陥数には大きな差
がある。上述の実施例１〜４の作製方法による結晶シリ
コン膜が図２６（Ａ）に示した結晶シリコン膜よりも遙
に高い電気特性を示す理由はこの欠陥数の差によるとこ
ろが大きい。
【０２５７】こうして得られた上述の実施例１〜４の作
製方法による結晶シリコン膜（図２６（Ｂ））は、単に
結晶化を行っただけの結晶シリコン膜（図２６（Ａ））
に較べて格段に結晶粒内の欠陥数が少ないという特徴を
有している。
製方法による結晶シリコン膜（図２６（Ｂ））は、単に
結晶化を行っただけの結晶シリコン膜（図２６（Ａ））
に較べて格段に結晶粒内の欠陥数が少ないという特徴を
有している。
【０２５８】この欠陥数の差は電子スピン共鳴分析（El
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差となって現れる。現状では上記実施例１〜４の作製
方法による結晶シリコン膜のスピン密度は少なくとも 5
×1017spins/cm3 以下（好ましくは 3×1017spins/cm3
以下）であることが判明している。ただし、この測定値
はは現存する測定装置の検出限界に近いので、実際のス
ピン密度はさらに低いと予想される。
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差となって現れる。現状では上記実施例１〜４の作製
方法による結晶シリコン膜のスピン密度は少なくとも 5
×1017spins/cm3 以下（好ましくは 3×1017spins/cm3
以下）であることが判明している。ただし、この測定値
はは現存する測定装置の検出限界に近いので、実際のス
ピン密度はさらに低いと予想される。
【０２５９】以上の様な結晶構造および特徴を有する上
述の実施例１〜４の作製方法によるの結晶シリコン膜
を、本出願人は、「連続粒界結晶シリコン（Continuous
GrainSilicon：ＣＧＳ）」と呼んでいる。
述の実施例１〜４の作製方法によるの結晶シリコン膜
を、本出願人は、「連続粒界結晶シリコン（Continuous
GrainSilicon：ＣＧＳ）」と呼んでいる。
【０２６０】従来の半導体薄膜では結晶粒界がキャリア
の移動を妨げる障壁として機能していたのだが、上述の
実施例１〜４の作製方法による半導体薄膜ではその様な
結晶粒界が実質的に存在しないので高いキャリア移動度
が実現される。そのため、上記実施例１〜４の作製方法
による半導体薄膜を用いて作製したＴＦＴの電気特性は
非常に優れた値を示す。この事については以下に示す。
の移動を妨げる障壁として機能していたのだが、上述の
実施例１〜４の作製方法による半導体薄膜ではその様な
結晶粒界が実質的に存在しないので高いキャリア移動度
が実現される。そのため、上記実施例１〜４の作製方法
による半導体薄膜を用いて作製したＴＦＴの電気特性は
非常に優れた値を示す。この事については以下に示す。
【０２６１】〔ＴＦＴの電気特性に関する知見〕
【０２６２】上述の実施例１〜４の作製方法による半導
体薄膜は実質的に単結晶と見なせる（実質的に結晶粒界
が存在しない）ため、それを活性層とするＴＦＴは単結
晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を
示す。本出願人らが試作したＴＦＴからは次に示す様な
データが得られている。
体薄膜は実質的に単結晶と見なせる（実質的に結晶粒界
が存在しない）ため、それを活性層とするＴＦＴは単結
晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を
示す。本出願人らが試作したＴＦＴからは次に示す様な
データが得られている。
【０２６３】（１）ＴＦＴのスイッチング性能（オン／
オフ動作の切り換えの俊敏性）の指標となるサブスレッ
ショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル
型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV
/decade ）と小さい。（２）ＴＦＴの動作速度の指標と
なる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで
200 〜650cm2/Vs （代表的には250 〜300cm2/Vs ）、Ｐ
チャネル型ＴＦＴで100 〜300cm2/Vs （代表的には150
〜200cm2/Vs ）と大きい。（３）ＴＦＴの駆動電圧の指
標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴ
で-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと
小さい。
オフ動作の切り換えの俊敏性）の指標となるサブスレッ
ショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル
型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV
/decade ）と小さい。（２）ＴＦＴの動作速度の指標と
なる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで
200 〜650cm2/Vs （代表的には250 〜300cm2/Vs ）、Ｐ
チャネル型ＴＦＴで100 〜300cm2/Vs （代表的には150
〜200cm2/Vs ）と大きい。（３）ＴＦＴの駆動電圧の指
標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴ
で-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと
小さい。
【０２６４】以上の様に、極めて優れたスイッチング特
性および高速動作特性が実現可能であることが確認され
ている。
性および高速動作特性が実現可能であることが確認され
ている。
【０２６５】なお、ＣＧＳを形成するにあたって前述し
た結晶化温度以上の温度（７００〜１１００℃）でのア
ニール工程は、結晶粒内の欠陥低減に関して重要な役割
を果たしている。そのことについて以下に説明する。
た結晶化温度以上の温度（７００〜１１００℃）でのア
ニール工程は、結晶粒内の欠陥低減に関して重要な役割
を果たしている。そのことについて以下に説明する。
【０２６６】以上のことから、ＣＧＳを作製するにあた
って、触媒元素のゲッタリングプロセスは必要不可欠な
工程であることが判る。本発明者らは、この工程によっ
て起こる現象について次のようなモデルを考えている。
って、触媒元素のゲッタリングプロセスは必要不可欠な
工程であることが判る。本発明者らは、この工程によっ
て起こる現象について次のようなモデルを考えている。
【０２６７】まず、図２６（Ａ）に示す状態では結晶粒
内の欠陥（主として積層欠陥）には触媒元素（代表的に
はニッケル）が偏析している。即ち、Si-Ni-Siといった
形の結合が多数存在していると考えられる。
内の欠陥（主として積層欠陥）には触媒元素（代表的に
はニッケル）が偏析している。即ち、Si-Ni-Siといった
形の結合が多数存在していると考えられる。
【０２６８】しかしながら、触媒元素のゲッタリングプ
ロセスを行うことで欠陥に存在するNiが除去されるとSi
-Ni 結合は切れる。そのため、シリコンの余った結合手
は、すぐにSi-Si 結合を形成して安定する。こうして欠
陥が消滅する。
ロセスを行うことで欠陥に存在するNiが除去されるとSi
-Ni 結合は切れる。そのため、シリコンの余った結合手
は、すぐにSi-Si 結合を形成して安定する。こうして欠
陥が消滅する。
【０２６９】勿論、高い温度での熱アニールによって結
晶シリコン膜中の欠陥が消滅することは知られている
が、ニッケルとの結合が切れて、未結合手が多く発生す
るためのシリコンの再結合がスムーズに行われると推測
できる。
晶シリコン膜中の欠陥が消滅することは知られている
が、ニッケルとの結合が切れて、未結合手が多く発生す
るためのシリコンの再結合がスムーズに行われると推測
できる。
【０２７０】また、本発明者らは結晶化温度以上の温度
（７００〜１１００℃）で加熱処理を行うことで結晶シ
リコン膜とその下地との間が固着し、密着性が高まるこ
とで欠陥が消滅するというモデルも考えている。
（７００〜１１００℃）で加熱処理を行うことで結晶シ
リコン膜とその下地との間が固着し、密着性が高まるこ
とで欠陥が消滅するというモデルも考えている。
【０２７１】〔ＴＦＴ特性とＣＧＳの関係に関する知
見〕上述の様な優れたＴＦＴ特性は、ＴＦＴの活性層と
して、結晶粒界において結晶格子に連続性を有する半導
体薄膜を利用している点によるところが大きい。その理
由について以下に考察する。
見〕上述の様な優れたＴＦＴ特性は、ＴＦＴの活性層と
して、結晶粒界において結晶格子に連続性を有する半導
体薄膜を利用している点によるところが大きい。その理
由について以下に考察する。
【０２７２】結晶粒界における結晶格子の連続性は、そ
の結晶粒界が「平面状粒界」と呼ばれる粒界であること
に起因する。本明細書における平面状粒界の定義は、
「Characterization of High-Efficiency Cast-Si Sola
r Cell Wafers by MBIC Measurement ；Ryuichi Shimok
awa and Yutaka Hayashi，Japanese Journal of Applie
d Physics vol.27，No.5，pp.751-758，1988」に記載さ
れた「Planar boundary」である。
の結晶粒界が「平面状粒界」と呼ばれる粒界であること
に起因する。本明細書における平面状粒界の定義は、
「Characterization of High-Efficiency Cast-Si Sola
r Cell Wafers by MBIC Measurement ；Ryuichi Shimok
awa and Yutaka Hayashi，Japanese Journal of Applie
d Physics vol.27，No.5，pp.751-758，1988」に記載さ
れた「Planar boundary」である。
【０２７３】上記論文によれば、平面状粒界には｛１１
１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒
界、｛２２１｝twist 粒界などが含まれる。この平面状
粒界は電気的に不活性であるという特徴を持つ。即ち、
結晶粒界でありながらキャリアの移動を阻害するトラッ
プとして機能しないため、実質的に存在しないと見なす
ことができる。
１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒
界、｛２２１｝twist 粒界などが含まれる。この平面状
粒界は電気的に不活性であるという特徴を持つ。即ち、
結晶粒界でありながらキャリアの移動を阻害するトラッ
プとして機能しないため、実質的に存在しないと見なす
ことができる。
【０２７４】特に｛１１１｝双晶粒界はΣ３の対応粒
界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれ
る。Σ値は対応粒界の整合性の程度を示す指針となるパ
ラメータであり、Σ値が小さいほど整合性の良い粒界で
あることが知られている。
界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれ
る。Σ値は対応粒界の整合性の程度を示す指針となるパ
ラメータであり、Σ値が小さいほど整合性の良い粒界で
あることが知られている。
【０２７５】本出願人が上述の実施例１〜４の作製方法
による半導体薄膜を詳細にＴＥＭで観察した結果、結晶
粒界の殆ど（９０％以上、典型的には９５％以上）がΣ
３の対応粒界、即ち｛１１１｝双晶粒界であることが判
明した。
による半導体薄膜を詳細にＴＥＭで観察した結果、結晶
粒界の殆ど（９０％以上、典型的には９５％以上）がΣ
３の対応粒界、即ち｛１１１｝双晶粒界であることが判
明した。
【０２７６】二つの結晶粒の間に形成された結晶粒界に
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。
【０２７７】従って、図２４（Ａ）のＴＥＭ写真に示さ
れた結晶粒界では、隣接する結晶粒の各格子縞が約70°
の角度で連続しており、この結晶粒界は｛１１１｝双晶
粒界であると容易に推察することができる。
れた結晶粒界では、隣接する結晶粒の各格子縞が約70°
の角度で連続しており、この結晶粒界は｛１１１｝双晶
粒界であると容易に推察することができる。
【０２７８】なお、θ＝ 38.9 °の時にはΣ９の対応粒
界となるが、この様な他の結晶粒界も存在した。
界となるが、この様な他の結晶粒界も存在した。
【０２７９】この様な対応粒界は、同一面方位の結晶粒
間にしか形成されない。即ち、上述の実施例１〜４の作
製方法による半導体薄膜は面方位が概略｛１１０｝で揃
っているからこそ、広範囲に渡ってこの様な対応粒界を
形成しうるのである。この特徴は、面方位が不規則な他
のポリシリコン膜ではあり得ることではない。
間にしか形成されない。即ち、上述の実施例１〜４の作
製方法による半導体薄膜は面方位が概略｛１１０｝で揃
っているからこそ、広範囲に渡ってこの様な対応粒界を
形成しうるのである。この特徴は、面方位が不規則な他
のポリシリコン膜ではあり得ることではない。
【０２８０】ここで、上述の実施例１〜４の作製方法に
よる半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗
視野像）を図２７（Ａ）に示す。白く見える領域と黒く
見える領域とが存在するが、同色に見える部分は配向性
が同一であることを示している。
よる半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗
視野像）を図２７（Ａ）に示す。白く見える領域と黒く
見える領域とが存在するが、同色に見える部分は配向性
が同一であることを示している。
【０２８１】図２７（Ａ）で特筆すべきはこれだけ広範
囲の暗視野像において、白く見える領域がかなりの割合
で連続的にまとまっている点である。これは配向性の同
じ結晶粒がある程度の方向性をもって存在し、隣接する
結晶粒同士で殆ど同一の配向性を有していることを意味
している。
囲の暗視野像において、白く見える領域がかなりの割合
で連続的にまとまっている点である。これは配向性の同
じ結晶粒がある程度の方向性をもって存在し、隣接する
結晶粒同士で殆ど同一の配向性を有していることを意味
している。
【０２８２】他方、従来の高温ポリシリコン膜を１万５
千倍に拡大したＴＥＭ写真（暗視野像）を図２７（Ｂ）
に示す。従来の高温ポリシリコン膜では同一面方位の部
分はばらばらに点在するのみであり、図２７（Ａ）に示
す様な方向性のあるまとまりは確認できない。これは隣
接する結晶粒同士の配向性が全く不規則であるためと考
えられる。
千倍に拡大したＴＥＭ写真（暗視野像）を図２７（Ｂ）
に示す。従来の高温ポリシリコン膜では同一面方位の部
分はばらばらに点在するのみであり、図２７（Ａ）に示
す様な方向性のあるまとまりは確認できない。これは隣
接する結晶粒同士の配向性が全く不規則であるためと考
えられる。
【０２８３】また、本出願人は図２７に示した測定点以
外にも多数の領域に渡って観察と測定を繰り返し、ＴＦ
Ｔを作製するのに十分な広い領域において、結晶粒界に
おける結晶格子の連続性が保たれていることを確認して
いる。
外にも多数の領域に渡って観察と測定を繰り返し、ＴＦ
Ｔを作製するのに十分な広い領域において、結晶粒界に
おける結晶格子の連続性が保たれていることを確認して
いる。
【０２８４】
【０２８５】本発明によると、不揮発性メモリが、画素
ＴＦＴ、ドライバ回路、その他の周辺回路と同時に一体
形成されるので、液晶表示装置の小型化、高性能化を図
ることができる。また、作製した不揮発性メモリを、ガ
ンマ補正を行うためのデータを記憶させておくこともで
き、階調表示の良好な液晶表示装置が実現できる。
ＴＦＴ、ドライバ回路、その他の周辺回路と同時に一体
形成されるので、液晶表示装置の小型化、高性能化を図
ることができる。また、作製した不揮発性メモリを、ガ
ンマ補正を行うためのデータを記憶させておくこともで
き、階調表示の良好な液晶表示装置が実現できる。
【図１】 本発明の不揮発性メモリの回路図である。
【図２】 本発明の不揮発性メモリを含む液晶表示装置
の作製工程を示す図である。
の作製工程を示す図である。
【図３】 本発明の不揮発性メモリを含む液晶表示装置
の作製工程を示す図である。
の作製工程を示す図である。
【図４】 本発明の不揮発性メモリを含む液晶表示装置
の作製工程を示す図である。
の作製工程を示す図である。
【図５】 本発明の不揮発性メモリを含む液晶表示装置
の作製工程を示す図である。
の作製工程を示す図である。
【図６】 本発明の不揮発性メモリを含む液晶表示装置
の断面図である。
の断面図である。
【図７】 本発明の不揮発性メモリを含む液晶表示装置
の斜視図および側面図である。
の斜視図および側面図である。
【図８】 本発明の不揮発性メモリの容量を示す図であ
る。
る。
【図９】 本発明の不揮発性メモリを含む液晶表示装置
の作製工程を示す図である。
の作製工程を示す図である。
【図１０】 本発明の不揮発性メモリを含む液晶表示装
置の作製工程を示す図である。
置の作製工程を示す図である。
【図１１】 本発明の不揮発性メモリを含む液晶表示装
置の作製工程を示す図である。
置の作製工程を示す図である。
【図１２】 本発明の不揮発性メモリを含む液晶表示装
置の断面図である。
置の断面図である。
【図１３】 本発明の不揮発性メモリを含む液晶表示装
置の作製工程を示す図である。
置の作製工程を示す図である。
【図１４】 本発明の不揮発性メモリを含む液晶表示装
置の作製工程を示す図である。
置の作製工程を示す図である。
【図１５】 本発明の不揮発性メモリを含む液晶表示装
置の作製工程を示す図である。
置の作製工程を示す図である。
【図１６】 本発明の不揮発性メモリの回路図である。
【図１７】 本発明の液晶表示装置を利用した半導体装
置の概略図である。
置の概略図である。
【図１８】 本発明の不揮発性メモリの断面図、および
回路図である。
回路図である。
【図１９】 従来の液晶表示装置を示す図である。
【図２０】 液晶表示装置の印可電圧と透過光強度との
関係を示した図である。
関係を示した図である。
【図２１】 ＴＦＴの特性を測定した図である。
【図２２】 ＴＦＴの特性を測定した図である。
【図２３】 ＴＦＴの特性を測定した図である。
【図２４】 半導体薄膜の結晶粒界を拡大したＨＲ−Ｔ
ＥＭ写真図である。
ＥＭ写真図である。
【図２５】 電子回折パターンの写真図および模式図で
ある。
ある。
【図２６】 結晶シリコン膜の結晶粒を示すＴＥＭ写真
図である。
図である。
【図２７】 半導体薄膜の暗視野像の写真図である。
【図２８】 Ｘ線回折の結果を示す図である。
１０１ アドレスデコーダ １０２ アドレスデコーダ ２２２’ フローティングゲイト ２４１ コントロールゲイト
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/10 ４８１ Ｈ０１Ｌ 29/78 ６１３Ｂ 29/786 ６２７Ｚ 21/336 Ｆターム(参考） 2H092 GA59 JA25 JA33 JA35 JA36 JB42 JB52 KA04 KA05 KA10 KA12 KA18 KA19 KB25 MA07 MA08 MA10 MA20 MA24 MA25 MA27 MA29 MA30 MA37 NA18 NA27 PA06 PA08 QA07 RA05 5F001 AA04 AA25 AB02 AD03 AD12 AD15 AD41 AD52 AD60 AD70 AG02 AG21 AG28 AG30 AG31 AG32 AG40 AH10 5F083 EP02 EP27 ER25 HA02 JA02 JA19 JA36 NA08 PR12 PR21 PR33 PR34 PR36 PR43 PR44 PR45 PR53 PR54 PR55
Claims (12)
- 【請求項１】 絶縁基板上に形成される半導体活性層
と、 前記半導体活性層上に形成される絶縁膜と、 前記絶縁膜上に形成されるフローティングゲイト電極
と、 前記フローティングゲイト電極を陽極酸化して得られる
陽極酸化膜と、 前記陽極酸化膜の上面および側面に接して形成されるコ
ントロールゲイト電極と、を少なくとも備えた不揮発性
メモリ。 - 【請求項２】 前記半導体活性層のチャネル形成領域で
は、不対結合手の数がソース・ドレイン領域よりも少な
い請求項１に記載の不揮発性メモリ。 - 【請求項３】 絶縁基板上に形成される半導体活性層
と、 前記半導体活性層上に形成される絶縁膜と、 前記絶縁膜上に形成されるフローティングゲイト電極
と、 前記フローティングゲイト電極を陽極酸化して得られる
陽極酸化膜と、 前記陽極酸化膜の上面のみに接して形成されるコントロ
ールゲイト電極と、を少なくとも備えた不揮発性メモ
リ。 - 【請求項４】 前記半導体活性層のチャネル形成領域で
は、不対結合手の数がソース・ドレイン領域よりも少な
い請求項３に記載の不揮発性メモリ。 - 【請求項５】 絶縁基板上に形成される半導体活性層
と、 前記半導体活性層上に形成される絶縁膜と、 前記絶縁膜上に形成されるフローティングゲイト電極
と、 前記フローティングゲイト電極を陽極酸化して得られる
陽極酸化膜と、 前記陽極酸化膜の上面および側面に接して形成されるコ
ントロールゲイト電極と、を少なくとも備えた不揮発性
メモリであって、 前記半導体活性層のチャネル領域とソース・ドレイン領
域は、直接接している不揮発性メモリ。 - 【請求項６】 前記半導体活性層のチャネル形成領域で
は、不対結合手の数がソース・ドレイン領域よりも少な
い請求項５に記載の不揮発性メモリ。 - 【請求項７】 絶縁基板上に形成される半導体活性層
と、 前記半導体活性層上に形成される絶縁膜と、 前記絶縁膜上に形成されるフローティングゲイト電極
と、 前記フローティングゲイト電極を陽極酸化して得られる
陽極酸化膜と、 前記陽極酸化膜の上面のみに接して形成されるコントロ
ールゲイト電極と、を少なくとも備えた不揮発性メモリ
であって、 前記半導体活性層のチャネル領域とソース・ドレイン領
域は、直接接している不揮発性メモリ。 - 【請求項８】前記半導体活性層のチャネル形成領域で
は、不対結合手の数がソース・ドレイン領域よりも少な
い請求項７に記載の不揮発性メモリ。 - 【請求項９】 絶縁基板上に複数の画素ＴＦＴがマトリ
クス状に配置された画素回路と、 前記複数の画素ＴＦＴを駆動するＴＦＴで構成された駆
動回路と、 不揮発性メモリと、 を少なくとも備えた半導体装置であって、 前記不揮発性メモリは、絶縁基板上に形成される半導体
活性層と、前記半導体活性層上に形成される絶縁膜と、
前記絶縁膜上に形成されるフローティングゲイト電極
と、前記フローティングゲイト電極を陽極酸化して得ら
れる陽極酸化膜と、前記陽極酸化膜の上面および側面に
接して形成されるコントロールゲイト電極と、を少なく
とも備えており、 前記画素回路と前記駆動回路と前記不揮発性メモリと
は、前記絶縁基板上に一体形成される半導体装置。 - 【請求項１０】 前記半導体装置は、液晶表示装置であ
ることを特徴とする請求項９に記載の半導体装置。 - 【請求項１１】絶縁基板上に複数の画素ＴＦＴがマトリ
クス状に配置された画素回路と、 前記複数の画素ＴＦＴを駆動するＴＦＴで構成された駆
動回路と、 不揮発性メモリと、 を少なくとも備えた半導体装置であって、 前記不揮発性メモリは、絶縁基板上に形成される半導体
活性層と、前記半導体活性層上に形成される絶縁膜と、
前記絶縁膜上に形成されるフローティングゲイト電極
と、前記フローティングゲイト電極を陽極酸化して得ら
れる陽極酸化膜と、前記陽極酸化膜の上面のみに接して
形成されるコントロールゲイト電極と、を少なくとも備
えており、 前記画素回路と前記駆動回路と前記不揮発性メモリと
は、前記絶縁基板上に一体形成される半導体装置。 - 【請求項１２】 前記半導体装置は、液晶表示装置であ
ることを特徴とする請求項１１に記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16136598A JP3980178B2 (ja) | 1997-08-29 | 1998-05-25 | 不揮発性メモリおよび半導体装置 |
| US09/138,691 US6323515B1 (en) | 1997-08-29 | 1998-08-24 | Non-volatile memory and semiconductor device |
| KR1019980035081A KR100500301B1 (ko) | 1997-08-29 | 1998-08-28 | 비휘발성메모리및반도체장치 |
| US09/970,719 US6597034B2 (en) | 1997-08-29 | 2001-10-04 | Non-volatile memory and semiconductor device |
| US10/424,575 US6900499B2 (en) | 1997-08-29 | 2003-04-28 | Non-volatile memory and semiconductor device |
| US11/129,795 US7495278B2 (en) | 1997-08-29 | 2005-05-16 | Non-volatile memory and semiconductor device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24981897 | 1997-08-29 | ||
| JP9-249818 | 1997-08-29 | ||
| JP13275098 | 1998-04-27 | ||
| JP10-132750 | 1998-04-27 | ||
| JP16136598A JP3980178B2 (ja) | 1997-08-29 | 1998-05-25 | 不揮発性メモリおよび半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007075099A Division JP5041839B2 (ja) | 1997-08-29 | 2007-03-22 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000022004A true JP2000022004A (ja) | 2000-01-21 |
| JP2000022004A5 JP2000022004A5 (ja) | 2005-08-04 |
| JP3980178B2 JP3980178B2 (ja) | 2007-09-26 |
Family
ID=27316575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16136598A Expired - Fee Related JP3980178B2 (ja) | 1997-08-29 | 1998-05-25 | 不揮発性メモリおよび半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US6323515B1 (ja) |
| JP (1) | JP3980178B2 (ja) |
| KR (1) | KR100500301B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002132234A (ja) * | 2000-08-18 | 2002-05-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| JP2002132217A (ja) * | 2000-08-18 | 2002-05-09 | Semiconductor Energy Lab Co Ltd | 電子装置およびその駆動方法 |
| JP2005268774A (ja) * | 2004-02-20 | 2005-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類 |
| JP2007294915A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置及びその作製方法 |
| JP2013051425A (ja) * | 2006-03-31 | 2013-03-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8482504B2 (en) | 2000-08-18 | 2013-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| KR101298954B1 (ko) * | 2005-01-28 | 2013-08-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 메모리 디바이스, 반도체 디바이스, 및 그 구동방법 |
| CN105161423A (zh) * | 2015-09-13 | 2015-12-16 | 华南理工大学 | 一种背沟道刻蚀型氧化物薄膜晶体管的制备方法 |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667494B1 (en) * | 1997-08-19 | 2003-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor display device |
| JP3980178B2 (ja) * | 1997-08-29 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 不揮発性メモリおよび半導体装置 |
| JPH11143379A (ja) * | 1997-09-03 | 1999-05-28 | Semiconductor Energy Lab Co Ltd | 半導体表示装置補正システムおよび半導体表示装置の補正方法 |
| US6617648B1 (en) * | 1998-02-25 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Projection TV |
| US6469317B1 (en) | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2000208771A (ja) | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| US6531993B1 (en) | 1999-03-05 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type display device |
| US6690434B1 (en) | 1999-03-15 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal display device |
| KR100333275B1 (ko) * | 1999-05-20 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치의 ｔｆｔ 및 그 제조방법 |
| JP4700156B2 (ja) | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TW521303B (en) * | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| AU2001286432A1 (en) | 2000-08-14 | 2002-02-25 | Matrix Semiconductor, Inc. | Dense arrays and charge storage devices, and methods for making same |
| US6509616B2 (en) | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| TW525216B (en) * | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| US7061049B2 (en) * | 2001-06-12 | 2006-06-13 | Kabushiki Kaisha Toshiba | Semiconductor device using SOI device and semiconductor integrated circuit using the semiconductor device |
| US7488986B2 (en) * | 2001-10-26 | 2009-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US6956240B2 (en) * | 2001-10-30 | 2005-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP3920649B2 (ja) | 2002-01-31 | 2007-05-30 | 株式会社日立製作所 | 画像表示装置および液晶表示装置 |
| US7148508B2 (en) * | 2002-03-20 | 2006-12-12 | Seiko Epson Corporation | Wiring substrate, electronic device, electro-optical device, and electronic apparatus |
| US7589380B2 (en) * | 2002-12-18 | 2009-09-15 | Noble Peak Vision Corp. | Method for forming integrated circuit utilizing dual semiconductors |
| US7453129B2 (en) | 2002-12-18 | 2008-11-18 | Noble Peak Vision Corp. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| JP4282985B2 (ja) * | 2002-12-27 | 2009-06-24 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US7238963B2 (en) * | 2003-04-28 | 2007-07-03 | Tpo Displays Corp. | Self-aligned LDD thin-film transistor and method of fabricating the same |
| US7335934B2 (en) * | 2003-07-22 | 2008-02-26 | Innovative Silicon S.A. | Integrated circuit device, and method of fabricating same |
| EP1521316B1 (en) | 2003-10-03 | 2016-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a light emitting element |
| US20050074914A1 (en) * | 2003-10-06 | 2005-04-07 | Toppoly Optoelectronics Corp. | Semiconductor device and method of fabrication the same |
| US7202523B2 (en) * | 2003-11-17 | 2007-04-10 | Micron Technology, Inc. | NROM flash memory devices on ultrathin silicon |
| CN101673808B (zh) * | 2003-12-26 | 2012-05-23 | 株式会社半导体能源研究所 | 发光元件 |
| US20050258488A1 (en) * | 2004-04-27 | 2005-11-24 | Toppoly Optoelectronics Corp. | Serially connected thin film transistors and fabrication methods thereof |
| CN101027799B (zh) * | 2004-09-24 | 2010-06-16 | 株式会社半导体能源研究所 | 发光器件 |
| US7986287B2 (en) | 2005-08-26 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| KR100796592B1 (ko) * | 2005-08-26 | 2008-01-21 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| EP1818989A3 (en) * | 2006-02-10 | 2010-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device and manufacturing method thereof |
| EP1837900A3 (en) * | 2006-03-21 | 2008-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| KR101488516B1 (ko) * | 2006-03-21 | 2015-02-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 반도체 기억장치 |
| EP1837917A1 (en) * | 2006-03-21 | 2007-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| TWI416738B (zh) * | 2006-03-21 | 2013-11-21 | Semiconductor Energy Lab | 非揮發性半導體記憶體裝置 |
| US7554854B2 (en) * | 2006-03-31 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for deleting data from NAND type nonvolatile memory |
| US8022460B2 (en) * | 2006-03-31 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| EP1840947A3 (en) * | 2006-03-31 | 2008-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7786526B2 (en) * | 2006-03-31 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7709307B2 (en) | 2006-08-24 | 2010-05-04 | Kovio, Inc. | Printed non-volatile memory |
| US7820491B2 (en) * | 2007-01-05 | 2010-10-26 | Freescale Semiconductor, Inc. | Light erasable memory and method therefor |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| JP5409024B2 (ja) * | 2008-02-15 | 2014-02-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JPWO2010029618A1 (ja) * | 2008-09-10 | 2012-02-02 | 株式会社アドバンテスト | メモリデバイス、メモリデバイスの製造方法、およびデータ書込方法 |
| JP5521495B2 (ja) * | 2009-11-04 | 2014-06-11 | セイコーエプソン株式会社 | 半導体装置用基板、半導体装置及び電子機器 |
| KR20180105252A (ko) * | 2010-09-03 | 2018-09-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전계 효과 트랜지스터 및 반도체 장치의 제조 방법 |
| US8647919B2 (en) * | 2010-09-13 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting display device and method for manufacturing the same |
| JP6053490B2 (ja) | 2011-12-23 | 2016-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
| TWI548039B (zh) * | 2015-03-17 | 2016-09-01 | 力晶科技股份有限公司 | 半導體裝置的製作方法 |
| US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0263163A (ja) * | 1988-08-29 | 1990-03-02 | Nec Corp | 不揮発性半導体記憶装置 |
| JPH0265276A (ja) * | 1988-08-31 | 1990-03-05 | Seiko Epson Corp | 記憶装置 |
| JPH0536989A (ja) * | 1990-11-30 | 1993-02-12 | Nec Corp | 不揮発性半導体記憶装置 |
| JPH05211318A (ja) * | 1992-10-20 | 1993-08-20 | Casio Comput Co Ltd | 薄膜メモリ素子 |
| JPH06151344A (ja) * | 1992-10-30 | 1994-05-31 | Semiconductor Energy Lab Co Ltd | レーザードーピング処理方法および絶縁ゲイト型半導体 装置とその作製方法 |
| JPH0745728A (ja) * | 1993-02-17 | 1995-02-14 | Sgs Thomson Microelettronica Spa | 不揮発性ｅｐｒｏｍ，ｅｅｐｒｏｍ又はフラッシュｅｅｐｒｏｍメモリ、不揮発性メモリを形成するための中間構造、及びトンネル酸化物を保護する不揮発性ｅｐｒｏｍ，ｅｅｐｒｏｍ又はフラッシュｅｅｐｒｏｍメモリの製造方法 |
| JPH0786532A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0878329A (ja) * | 1994-09-05 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Family Cites Families (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4065781A (en) * | 1974-06-21 | 1977-12-27 | Westinghouse Electric Corporation | Insulated-gate thin film transistor with low leakage current |
| US4394688A (en) | 1981-08-25 | 1983-07-19 | Hamamatsu Systems, Inc. | Video system having an adjustable digital gamma correction for contrast enhancement |
| JPH0311390A (ja) | 1989-06-08 | 1991-01-18 | Matsushita Electric Ind Co Ltd | 投写型画像表示装置 |
| US5355007A (en) * | 1990-11-23 | 1994-10-11 | Texas Instruments Incorporated | Devices for non-volatile memory, systems and methods |
| US5206749A (en) * | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
| US6627953B1 (en) * | 1990-12-31 | 2003-09-30 | Kopin Corporation | High density electronic circuit modules |
| US5528397A (en) * | 1991-12-03 | 1996-06-18 | Kopin Corporation | Single crystal silicon transistors for display panels |
| JPH05191675A (ja) | 1992-01-14 | 1993-07-30 | Canon Inc | ガンマ補正回路及びそれを用いた撮像装置 |
| JPH06138849A (ja) | 1992-10-30 | 1994-05-20 | Sharp Corp | 液晶映像表示装置 |
| US5469365A (en) * | 1993-01-25 | 1995-11-21 | Customs Ideas | Power monitor unit |
| JP2791858B2 (ja) | 1993-06-25 | 1998-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JP2759415B2 (ja) | 1993-11-05 | 1998-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| KR100319332B1 (ko) | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| JP3192861B2 (ja) * | 1994-03-14 | 2001-07-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP3672586B2 (ja) | 1994-03-24 | 2005-07-20 | 株式会社半導体エネルギー研究所 | 補正システムおよびその動作方法 |
| GB9502717D0 (en) | 1995-02-10 | 1995-03-29 | Innovation Tk Ltd | Digital image processing |
| US6433382B1 (en) * | 1995-04-06 | 2002-08-13 | Motorola, Inc. | Split-gate vertically oriented EEPROM device and process |
| US5666159A (en) | 1995-04-24 | 1997-09-09 | Eastman Kodak Company | Electronic camera system with programmable transmission capability |
| US5539459A (en) | 1995-05-18 | 1996-07-23 | Polaroid Corporation | Optimal tone scale mapping in electronic cameras |
| US5926562A (en) | 1995-06-23 | 1999-07-20 | Fuji Photo Film Co., Ltd. | Image processing method using reference values to determine exposure state |
| EP0751559B1 (en) * | 1995-06-30 | 2002-11-27 | STMicroelectronics S.r.l. | Process for forming an integrated circuit comprising non-volatile memory cells and side transistors and corresponding IC |
| US5933199A (en) | 1995-09-15 | 1999-08-03 | Lg Electronics Inc. | Gamma correction circuit using analog multiplier |
| JPH09115978A (ja) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | 半導体装置の評価方法 |
| JPH09240506A (ja) | 1996-03-05 | 1997-09-16 | Honda Motor Co Ltd | ステアリングスポーク角調整方法及びこの調整装置 |
| JPH09238927A (ja) | 1996-03-05 | 1997-09-16 | Rion Co Ltd | 聴覚検査用ヘッドホン装置 |
| JP3402909B2 (ja) | 1996-03-12 | 2003-05-06 | アルプス電気株式会社 | 薄膜トランジスタ装置及び液晶表示装置 |
| JP3593212B2 (ja) | 1996-04-27 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US5922285A (en) | 1996-10-01 | 1999-07-13 | Texas Instruments Incorporated | Integrated fluorescence-based biochemical sensor |
| JP3704550B2 (ja) | 1996-10-31 | 2005-10-12 | アークレイ株式会社 | 乾式測定試験素子 |
| US5809520A (en) * | 1996-11-06 | 1998-09-15 | Iomega Corporation | Interchangeable cartridge data storage system for devices performing diverse functions |
| JPH10161363A (ja) | 1996-11-29 | 1998-06-19 | Mita Ind Co Ltd | 予約型原稿搬送装置 |
| JPH10161366A (ja) | 1996-12-04 | 1998-06-19 | Konica Corp | 画像濃度の補正方法 |
| JP4401448B2 (ja) | 1997-02-24 | 2010-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4566294B2 (ja) | 1997-06-06 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 連続粒界結晶シリコン膜、半導体装置 |
| JP4318768B2 (ja) | 1997-07-23 | 2009-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6667494B1 (en) * | 1997-08-19 | 2003-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor display device |
| JP3980178B2 (ja) * | 1997-08-29 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 不揮発性メモリおよび半導体装置 |
| JPH11143379A (ja) * | 1997-09-03 | 1999-05-28 | Semiconductor Energy Lab Co Ltd | 半導体表示装置補正システムおよび半導体表示装置の補正方法 |
| JP3943245B2 (ja) * | 1997-09-20 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6686623B2 (en) * | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| JPH11254442A (ja) | 1998-03-10 | 1999-09-21 | Bridgestone Corp | タイヤ滑り止め装置用モールド |
| JP4429586B2 (ja) * | 2002-11-08 | 2010-03-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1998
- 1998-05-25 JP JP16136598A patent/JP3980178B2/ja not_active Expired - Fee Related
- 1998-08-24 US US09/138,691 patent/US6323515B1/en not_active Expired - Fee Related
- 1998-08-28 KR KR1019980035081A patent/KR100500301B1/ko not_active IP Right Cessation
-
2001
- 2001-10-04 US US09/970,719 patent/US6597034B2/en not_active Expired - Fee Related
-
2003
- 2003-04-28 US US10/424,575 patent/US6900499B2/en not_active Expired - Fee Related
-
2005
- 2005-05-16 US US11/129,795 patent/US7495278B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0263163A (ja) * | 1988-08-29 | 1990-03-02 | Nec Corp | 不揮発性半導体記憶装置 |
| JPH0265276A (ja) * | 1988-08-31 | 1990-03-05 | Seiko Epson Corp | 記憶装置 |
| JPH0536989A (ja) * | 1990-11-30 | 1993-02-12 | Nec Corp | 不揮発性半導体記憶装置 |
| JPH05211318A (ja) * | 1992-10-20 | 1993-08-20 | Casio Comput Co Ltd | 薄膜メモリ素子 |
| JPH06151344A (ja) * | 1992-10-30 | 1994-05-31 | Semiconductor Energy Lab Co Ltd | レーザードーピング処理方法および絶縁ゲイト型半導体 装置とその作製方法 |
| JPH0745728A (ja) * | 1993-02-17 | 1995-02-14 | Sgs Thomson Microelettronica Spa | 不揮発性ｅｐｒｏｍ，ｅｅｐｒｏｍ又はフラッシュｅｅｐｒｏｍメモリ、不揮発性メモリを形成するための中間構造、及びトンネル酸化物を保護する不揮発性ｅｐｒｏｍ，ｅｅｐｒｏｍ又はフラッシュｅｅｐｒｏｍメモリの製造方法 |
| JPH0786532A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0878329A (ja) * | 1994-09-05 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002132234A (ja) * | 2000-08-18 | 2002-05-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| JP2002132217A (ja) * | 2000-08-18 | 2002-05-09 | Semiconductor Energy Lab Co Ltd | 電子装置およびその駆動方法 |
| US8482504B2 (en) | 2000-08-18 | 2013-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| US8890788B2 (en) | 2000-08-18 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| JP2005268774A (ja) * | 2004-02-20 | 2005-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類 |
| KR101298954B1 (ko) * | 2005-01-28 | 2013-08-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 메모리 디바이스, 반도체 디바이스, 및 그 구동방법 |
| US8649201B2 (en) | 2005-01-28 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and driving method therof |
| JP2007294915A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置及びその作製方法 |
| JP2013051425A (ja) * | 2006-03-31 | 2013-03-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8629490B2 (en) | 2006-03-31 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode |
| CN105161423A (zh) * | 2015-09-13 | 2015-12-16 | 华南理工大学 | 一种背沟道刻蚀型氧化物薄膜晶体管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040031986A1 (en) | 2004-02-19 |
| US6900499B2 (en) | 2005-05-31 |
| JP3980178B2 (ja) | 2007-09-26 |
| US20050218405A1 (en) | 2005-10-06 |
| KR19990023966A (ko) | 1999-03-25 |
| KR100500301B1 (ko) | 2006-05-25 |
| US7495278B2 (en) | 2009-02-24 |
| US20020043682A1 (en) | 2002-04-18 |
| US6323515B1 (en) | 2001-11-27 |
| US6597034B2 (en) | 2003-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3980178B2 (ja) | 不揮発性メモリおよび半導体装置 | |
| KR100680741B1 (ko) | 반도체장치 | |
| JPH11143379A (ja) | 半導体表示装置補正システムおよび半導体表示装置の補正方法 | |
| US6646288B2 (en) | Electro-optical device and electronic equipment | |
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| JP2001036019A (ja) | コンデンサ及び半導体装置並びにそれらの作製方法 | |
| US20080017863A1 (en) | Memory cell and fabricating method thereof | |
| JP2000356788A (ja) | 電気光学装置及び電子機器 | |
| US6717179B1 (en) | Semiconductor device and semiconductor display device | |
| JP2001053287A (ja) | 半導体装置およびその作製方法 | |
| US20070099376A1 (en) | Memory cell, pixel structure and fabrication process of memory cell | |
| JP5041839B2 (ja) | 半導体装置 | |
| JP4294118B2 (ja) | 表示装置および表示装置の作製方法 | |
| JP4112686B2 (ja) | 半導体装置 | |
| JP2000349300A (ja) | 半導体装置およびその作製方法 | |
| JP5504239B2 (ja) | 半導体装置の作製方法 | |
| JP4712926B2 (ja) | 半導体装置及び半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |