JP2002289523A - 横方向に結晶化したｅｌａ多結晶ｓｉ膜を使用してチャネル特性を最適化する方法 - Google Patents

横方向に結晶化したｅｌａ多結晶ｓｉ膜を使用してチャネル特性を最適化する方法

Info

Publication number
JP2002289523A
JP2002289523A JP2001394532A JP2001394532A JP2002289523A JP 2002289523 A JP2002289523 A JP 2002289523A JP 2001394532 A JP2001394532 A JP 2001394532A JP 2001394532 A JP2001394532 A JP 2001394532A JP 2002289523 A JP2002289523 A JP 2002289523A
Authority
JP
Japan
Prior art keywords
substrate
mask
orientation
region
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001394532A
Other languages
English (en)
Inventor
Boutosasu Apostlos
ボウトサス アポストロス
John W Hartzell
ダブリュー． ハーツェル ジョン
Yukihiko Nakada
行彦 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2002289523A publication Critical patent/JP2002289523A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 異なる結晶配向に対する異なる配向にマスク
パターンを回転することによって、デバイスの異なるエ
リアへの所望のＴＦＴチャネル配向に適合する結晶配向
を選択する方法を提供する。 【解決手段】 基板上の多結晶領域の形成方法は、基板
を照射するようにマスクを通過したレーザービームを方
向付ける工程と、基板上の初期領域に初期角度でマスク
を配向する工程と、横方向結晶化プロセスを使用して初
期領域をアニーリングする工程と、基板上の第２の領域
に第２の角度にマスクを再配向する工程と、横方向結晶
化プロセスを使用して第２の領域をアニーリングする工
程とを包含する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、概して半導体技術
に関し、より詳細には、アモルファスシリコン膜内に多
結晶シリコンを形成する方法に関する。
【０００２】
【従来の技術】多結晶シリコン薄膜トランジスタ（ＴＦ
Ｔ）は、様々なマイクロエレクトロニクス用途、特にア
クティブマトリックス液晶ディスプレイ（ＬＣＤ）にお
いて使用され得る。
【０００３】アクティブマトリックスディスプレイタイ
プの液晶ディスプレイ（ＬＣＤ）またはフラットパネル
ディスプレイで用いられる薄膜トランジスタ（ＴＦＴ）
は、透明基板上に堆積されたシリコン膜上に製造され
る。最も広範に用いられる基板はガラスである。アモル
ファスシリコンは容易にガラス上に堆積される。アモル
ファスシリコンは、形成され得るＴＦＴの品質を制限す
る。ドライバ回路および他の構成要素、ならびに各画素
に関連するスイッチがディスプレイパネル上に形成され
得る場合、結晶シリコンが好ましい。
【０００４】シリコンは、アモルファスまたは単結晶シ
リコンを含む結晶のいずれかを示すことが多い。結晶シ
リコンという用語は、単結晶シリコン、または多結晶シ
リコンを示し、多量の微結晶構造を有する材料を示す場
合もあり得る。多くの用途に対して、単結晶材料は最も
望ましい。しかし、単結晶シリコンは、容易に生産でき
ない。アモルファスシリコンは、固相結晶化によって結
晶化され、結晶シリコンを形成し得る。固相結晶化は、
高温アニーリングによって実行される。しかし、ガラス
基板は、シリコンを溶融し、結晶化するのに必要な温度
に耐えることができない。石英基板は、高温アニーリン
グに耐えられるが、石英基板を多くのＬＣＤ用途に用い
るにはあまりにも高価である。
【０００５】６００℃より高温に曝されるとガラスが変
形するので、ガラス上のシリコンの固相処理のために低
温結晶化（好適には５５０℃未満）が用いられる。低温
プロセスは、長いアニール時間（少なくとも数時間）を
必要とする。そのような処理は、効率が悪く、比較的に
低い電界効果移動度および乏しい伝達特性を有する多結
晶シリコンＴＦＴをもたらす。ガラス上に堆積されたま
まのアモルファスシリコンを固相結晶化することにより
生成される多結晶シリコンは、小さな結晶サイズのた
め、および結晶構造における粒子内の欠陥が高密度であ
るために品質が悪化する。
【０００６】ガラス上のアモルファスシリコンの低温固
相結晶化の代替方法として、エキシマーレーザーアニー
リング（ＥＬＡ）が積極的に研究されてきた。エキシマ
ーレーザーアニーリングでは、高エネルギーパルスレー
ザーによりレーザー放射をターゲット膜の選択領域に方
向付け、短い持続時間の間にかなりの高温にシリコンを
曝す。一般には、各レーザーパルスは、（直径数ミリメ
ートルの）小さな領域のみを覆うに過ぎず、基板または
レーザーは、当該分野で公知のように、露光を重ねた露
光パターンによって進む。
【０００７】エキシマーレーザーアニーリングによる横
方向結晶化（ＬＣ−ＥＬＡ）は、大きく、かつ、一様な
粒子を有する高品質の多結晶膜を形成するのに用いられ
てきた１つの方法である。ＬＣ−ＥＬＡはまた、粒界位
置制御（ｃｏｎｔｒｏｌｌｅｄ ｇｒａｉｎ ｂｏｕｎ
ｄａｒｙ ｌｏｃａｔｉｏｎ）を提供する。
【０００８】ＬＣ−ＥＬＡを行う１つの方法に従って、
非常に狭い（通常、３〜５マイクロメートル幅の）レー
ザービームレット（ｂｅａｍｌｅｔ）を初期のアモルフ
ァスシリコン膜に照射する。スリットを有するマスクを
通過したレーザービームはビームレットを形成し、これ
は、シリコン膜の表面上に投影される。
【０００９】ビームレットは、その近傍でアモルファス
シリコンを結晶化し、１つ以上の結晶を形成する。結晶
は、ビームレットによって照射される領域内で成長す
る。結晶は、主に、照射領域の端から中心に向かって内
部方向に成長する。横方向成長長さとも呼ばれる結晶が
成長する距離は、アモルファスシリコン膜の厚さおよび
基板の温度の関数となる。５０ｎｍの膜に対する通常の
横方向成長長さは、およそ１．２マイクロメートルであ
る。初期のビームレットがアモルファスシリコンの一部
を結晶化した後、第２のビームレットは、前のビームレ
ットから、横方向成長長さの半分未満の位置のシリコン
膜に方向付けられる。レーザーをレーザーに関連する光
学系と共に動かすこと、またはシリコン基板を通常、ス
テッパーを用いて移動させることのいずれかによって、
ビームレットの位置を変える。一度に少量ずつ進め、シ
リコン膜にレーザー照射することにより、結晶粒は、前
のステップで形成された多結晶Ｓｉ材料の結晶種から横
方向に成長する。これにより、ゾーンメルト結晶化（Ｚ
ＭＲ）法または他の類似したプロセスと同じ様式で、横
方向に結晶を引っ張ることができる。
【００１０】
【発明が解決しようとする課題】この横方向成長の結果
として、生成された結晶は、「（ビームレットを）動か
していく方向（ｐｕｌｌｉｎｇ ｄｉｒｅｃｔｉｏ
ｎ）」とも呼ばれるビームレットの進む方向に沿って高
品質を達成する傾向にある。しかし、生成された伸長し
た結晶粒は、幅の狭いビームレットを動かしていく方向
の長さにほぼ垂直な粒子の長軸方向に対してほぼ平行に
続く粒界によって分けられる。
【００１１】この多結晶Ｓｉ材料が電子デバイスを製造
するのに使用される場合、キャリア輸送に対する全抵抗
は、所与のポテンシャルの影響下で移動する際にキャリ
アが横切らなければならないバリヤの組合せによって影
響される。多結晶Ｓｉ材料の粒子の長軸に垂直な方向に
キャリアが移動する際に横切るさらなる多数の粒界によ
って、キャリアは、粒子の長軸に平行に移動するキャリ
アと比較すると、より高い抵抗を受ける。それゆえ、Ｌ
Ｃ−ＥＬＡを使用して形成された多結晶Ｓｉ膜上に製造
されるＴＦＴの性能は、主成長方向に相当する粒子の長
軸に対するＴＦＴチャネルの配向に依存する。通常、Ｔ
ＦＴの性能は、主成長方向に関する配向の関数として２
〜４の間の因子で変化する。
【００１２】この性能の差は、ＬＣＤ分解能が増加する
につれ、またはパネルサイズが減少するにつれ、サイズ
制限により列ドライバおよび行ドライバが互いに９０°
の配向をとることがより望ましくなるという観点から望
ましくない。製造された一組のドライバの特性が他のド
ライバに対して大きく異なる可能性がある。
【００１３】
【課題を解決するための手段】従って、基板上に多結晶
領域を形成する方法が提供される。第１のマスクパター
ンが選択される。レーザービームは、その第１のマスク
パターンを介して方向付けられ、基板上の初期領域にわ
たって基板を照射する。その領域は、横方向結晶化プロ
セスを使用してアニールされる。第２のマスクパターン
が選択される。レーザービームは、そのマスクパターン
を介して方向付けられ、基板上の第２の領域にわたって
基板を照射する。その領域は、横方向結晶化プロセスを
用いてアニーリングされる。第１および第２のマスク配
向が異なる場合、アニーリングの結果、第１の領域は、
第２の領域と比較して異なる結晶配向を有する。マスク
配向は、マスクまたは基板を回転することによって選択
される。
【００１４】本発明の方法は、ＬＣＤデバイスを処理す
るのに非常に適切である。石英、ガラス、プラスチック
または他の適切な透明材料からなり得るＬＣＤ基板が使
用される。アモルファス半導体材料がＬＣＤ基板上に堆
積され、厚いアモルファスシリコン層が形成される。好
適には、半導体材料はシリコンである。横方向結晶化Ｅ
ＬＡプロセスと共に第１のマスク配向を使用してアモル
ファスシリコンの第１の領域がアニーリングされ、第１
の結晶配向を有する伸長された粒子構造を備える第１の
多結晶領域が形成される。横方向結晶化ＥＬＡプロセス
と共に第２のマスク配向を使用して、アモルファスシリ
コンの第２の領域がアニーリングされ、第２の結晶配向
を有する伸長された粒子構造を備える第２の多結晶領域
が形成される。第２の結晶配向は、第１の結晶配向と異
なる。好適には、結晶配向は、互いに実質的に垂直であ
る。
【００１５】ある用途に対しては、レーザーアニーリン
グによって形成される多結晶材料を使用して薄膜トラン
ジスタ（ＴＦＴ）を形成することが望ましい。本発明の
方法の好適な実施形態において、第１のチャネル配向を
有するＴＦＴは、第１の結晶配向を有する領域にわたっ
て形成される。チャネル配向は、好適には、結晶配向に
対して実質的に平行であり、それにより結晶粒界をチャ
ネルが横切ることはほとんどない。第２のチャネル配向
を有するＴＦＴは、第２の結晶配向を有する領域にわた
って形成される。
【００１６】本発明による基板上の多結晶領域の形成方
法は、 ａ）基板を照射するようにマスクを通過したレーザービ
ームを方向付ける工程と、 ｂ）基板上の初期領域に初期角度でマスクを配向する工
程と、 ｃ）横方向結晶化プロセスを使用して初期領域をアニー
リングする工程と、 ｄ）基板上の第２の領域に第２の角度にマスクを再配向
する工程と、 ｅ）横方向結晶化プロセスを使用して第２の領域をアニ
ーリングする工程とを包含し、これにより上記目的が達
成される。
【００１７】第２の角度にマスクを再配向する工程は、
第２の角度が初期角度に対して実質的に９０°であるよ
うにマスクを再配向してもよい。
【００１８】マスクが回転可能なマスクホルダに取り付
けられ、マスクを再配向する工程は、マスクホルダを回
転させることによって行われてもよい。
【００１９】基板は、回転可能なステージに配置され、
マスクを再配向する工程は、ステージを回転し、それに
より基板をマスクに対して回転することによって行われ
てもよい。
【００２０】マスクは、回転可能なマスクホルダに取り
付けられ、基板は、回転可能なステージに取り付けら
れ、マスクを再配向する工程は、マスクホルダおよびス
テージを組み合わせて回転させることによって行われて
もよい。
【００２１】本発明による基板を処理する方法は、 ａ）アモルファスシリコンを基板に堆積する工程と、 ｂ）第１の配向を有する伸長された粒子構造を備える第
１の多結晶領域を形成するように、横方向結晶化ＥＬＡ
を使用して基板上の第１の領域をアニーリングする工程
と、 ｃ）第１の配向とは異なる第２の配向を有する伸長され
た粒子構造を備える第２の多結晶領域を形成するよう
に、横方向結晶化ＥＬＡを使用して基板上の第２の領域
をアニーリングする工程と、 ｄ）第１の多結晶領域の伸長された粒子構造に実質的に
平行に配向されるチャネルを有する第２のＴＦＴを形成
する工程と、 ｅ）第２の多結晶領域の伸長された粒子構造に実質的に
平行に配向されるチャネルを有する第２のＴＦＴを形成
する工程とを包含し、これにより上記目的が達成され
る。
【００２２】第２の配向が第１の配向に対して実質的に
９０°であってもよい。
【００２３】第１の配向がマスクパターンによって生成
されてもよい。
【００２４】第２の配向がマスクパターンを回転するこ
とによって生成されてもよい。
【００２５】マスクは、回転可能なマスクホルダに取り
付けられてもよい。
【００２６】基板は、回転可能なステージに取り付けら
れてもよい。
【００２７】マスクは、回転可能なマスクホルダに取り
付けられ、基板は、回転可能なステージに取り付けられ
てもよい。
【００２８】本発明によるＬＣＤ基板を処理する方法
は、 ａ）アモルファスシリコンを基板に堆積する工程と、 ｂ）第１の配向を有する伸長された粒子構造を備える多
結晶領域を形成するように、横方向結晶化ＥＬＡプロセ
スを使用して基板上の第１の複数の領域をアニーリング
し、第１の配向を有する伸長された粒子構造に対して実
質的に平行に配向されるチャネルを有する第１の複数の
ＴＦＴ構造を形成することによって行ドライバを形成す
る工程と、 ｃ）第１の配向とは異なる第２の配向を有する伸長され
た粒子構造を備える多結晶領域を形成するように、横方
向結晶化ＥＬＡプロセスを使用して基板上の第２の複数
の領域をアニーリングし、第２の多結晶領域の伸長され
た粒子構造に対して実質的に平行に配向されたチャネル
を有する第２の複数のＴＦＴ構造を形成することによっ
て列ドライバを形成する工程とを包含し、これにより上
記目的が達成される。
【００２９】第２の配向は、第１の配向に実質的に垂直
であってもよい。
【００３０】画素領域を形成する工程をさらに包含して
もよい。
【００３１】画素領域は、第１の配向を有する伸長され
た粒子構造を有する多結晶領域を形成するための横方向
結晶化ＥＬＡプロセスを用いて基板上の領域をアニーリ
ングすることによって形成されてもよい。
【００３２】画素領域は、第２の配向を有する伸長され
た粒子構造を有する多結晶領域を形成するための横方向
結晶化ＥＬＡプロセスを用いて基板上の領域をアニーリ
ングすることによって形成されてもよい。
【００３３】本発明による液晶ディスプレイ（ＬＣＤ）
デバイスは、 ａ）透明基板と、 ｂ）透明基板に重ねられる多結晶領域を有する半導体材
料層であって、少なくとも２つの異なる優勢な結晶配向
領域が存在する、半導体材料層と、 ｃ）第１の多結晶領域の優勢な結晶配向に実質的に平行
に配向されるチャネルを有する薄膜トランジスタの第１
のセットと、 ｄ）第２の多結晶領域の優勢な結晶配向に実質的に平行
に配向されるチャネルを有する薄膜トランジスタの第２
のセットと、 を含み、これにより上記目的が達成される。
【００３４】透明基板は、水晶、ガラスまたはプラスチ
ックであってもよい。
【００３５】半導体材料がシリコンであってもよい。
【００３６】第１の多結晶領域および第２の多結晶領域
は、互いに実質的に垂直な優勢な結晶配向を有してもよ
い。
【００３７】
【発明の実施の形態】本願の主題は、発明者Ａｐｏｓｔ
ｏｌｏｓ Ｖｏｕｔｓａｓ、Ｊｏｈｎ Ｗ．Ｈａｒｔｚ
ｅｌｌおよびＹｕｋｉｈｉｋｏ Ｎａｋａｔａによる、
本願と同日に出願された、「Ｍｅｔｈｏｄ ｏｆ Ｏｐ
ｔｉｍｉｚｉｎｇ ＣｈａｎｎｅｌＣｈａｒａｃｔｅｒ
ｉｓｔｉｃｓ Ｕｓｉｎｇ Ｍｕｌｔｉｐｌｅ Ｍａｓ
ｋｓＴｏ Ｆｏｒｍ Ｌａｔｅｒａｌｌｙ−Ｃｒｙｓｔ
ａｌｌｉｚｅｄ ＥＬＡＰｏｌｙ−Ｓｉ Ｆｉｌｍｓ」
と題された出願（代理人整理番号：ＳＬＡ ０５１１）
に関連する。
【００３８】本願の主題はまた、発明者Ａｐｏｓｔｏｌ
ｏｓ Ｖｏｕｔｓａｓによる、本願と同日に出願され
た、「Ｍａｓｋ Ｐａｔｔｅｒｎ Ｄｅｓｉｇｎ ｔｏ
Ｉｍｐｒｏｖｅ Ｑｕａｌｉｔｙ Ｕｎｉｆｏｒｍｉ
ｔｙ ｉｎ ＬａｔｅｒａｌＬａｓｅｒ Ｃｒｙｓｔａ
ｌｌｉｚｅｄ Ｐｏｌｙ−Ｓｉ ｆｉｌｍｓ」と題され
た出願（代理人整理番号：ＳＬＡ ０５１２）に関連す
る。
【００３９】それぞれの記載により本発明に対して従来
技術とみなされない上記の出願の全ては、本明細書中で
参考として援用される。
【００４０】図１を参照すると、横方向結晶化エキシマ
ーレーザーアニーリング（ＬＣ−ＥＬＡ）装置１０が示
される。ＬＣ−ＥＬＡ装置１０はレーザー源１２を有す
る。レーザー源１２は、鏡およびレンズを含む光学系と
ともにレーザー（図示せず）を含み得る。光学系は、
（点線で示される）レーザービーム１４を形成し、その
ビームをステージ１７に支持される基板１６に方向付け
る。レーザービーム１４は、マスクホルダ２０に支持さ
れるマスク１８を通過する。レーザービーム１４は、好
適には、マスク１８が５０ｍｍ×５０ｍｍである場合、
０．８〜１ジュールの範囲の出力エネルギーを有する。
現在、市販のレーザー（例えば、Ｌａｍｂｄａ Ｓｔｅ
ｅｌ １０００）は、上記の出力を達成し得る。利用可
能なレーザーのパワーが増加するにつれて、レーザービ
ーム１４のエネルギーがより高くなり得、マスクサイズ
も同様に大きくなり得る。マスク１８を通過した後、レ
ーザービーム１４は、縮小光学系（ｄｅｍａｇｎｉｆｉ
ｃａｔｉｏｎ ｏｐｔｉｃｓ）２２（模式的に示す）を
通過する。縮小光学系２２は、レーザービームのサイズ
を減少させ、マスク１８を通過した後に生成される任意
のイメージサイズを減少させると同時に所望の位置２４
で基板１６に当たる光エネルギーの強度を増加させる。
縮小は、通常、イメージサイズの３倍〜７倍の縮小率の
オーダーで実行されるが、好適には５倍の縮小率で実行
される。５倍の縮小率のため、マスクの面積は、位置２
４で表面に当たるマスク１８のイメージの面積より２５
倍大きくなり、それに相応して位置２４のレーザービー
ム１４のエネルギー密度を増加させる。
【００４１】ステージ１７は、好適には、ビーム１４の
下に基板１６を正確に位置付けし得る精密ｘ−ｙステー
ジである。ステージ１７は、好適には、ｚ軸に沿って移
動することができ、それによって基板１６が上下に移動
可能になり、位置２４にレーザービーム１４によって生
成されるマスク１８のイメージの焦点を合わせるか、ま
たは焦点を外させるのに役立つ。本発明の方法の別の実
施形態において、ステージ１７はまた、好適には回転可
能である。
【００４２】マスクホルダ２０は、好適には、少なくと
も２つの所望の位置の間を回転可能である。マスクホル
ダ２０はまた、ｘ−ｙ移動が可能である。いくつかの実
施形態において、マスクホルダ２０およびステージ１７
の両方が回転可能である。
【００４３】図２は、スリットの間隔３２を備える複数
のスリット３０を有するマスク１８を示す。マスク１８
は、正方形として示されるが、矩形にすることもまた可
能である。
【００４４】図３〜５は、本発明の方法の一部として用
いられる一連の横方向結晶化を示す。アモルファスまた
は多結晶シリコンの領域３４が基板上にある。矩形エリ
ア３６は、基板上に投影されるスリット３０の１つのイ
メージに相当する。点線３８は、基板上に投影されるス
リット開口部のイメージの中央線に相当する。
【００４５】図３は、結晶化する直前の領域３４を示
す。レーザーパルスが矩形エリア３６に方向付けられ、
それによってアモルファスシリコンが結晶化する。各パ
ルス照射後、横方向結晶成長距離の半分以下以下の一定
量だけ開口部のイメージを進ませる。次いで、次のパル
スが新しいエリアに方向付けられる。スリット３０のイ
メージを少しの距離だけ進ませることによって、前の工
程によって生成された結晶は、隣接する材料の次の結晶
化のための種結晶として機能する。スリットのイメージ
を進め、短いパルスを放射するプロセスを繰り返すこと
によって、結晶は、スリットの移動方向に効率的に引か
れる。
【００４６】図４は、いくつかのパルスを照射した後の
領域３４を示す。明らかに示されるように、既に処理さ
れたエリア４０では、スリット長手方向に実質的に垂直
な方向に成長する伸長された結晶が形成された。実質的
に垂直であるというのは、結晶境界４２によって形成さ
れる線の大部分が拡張され、点線３８と交差することを
意味する。
【００４７】図５は、図４に続いていくつかのさらなる
パルスを照射した後の領域３４を示す。結晶はスリット
の移動方向に成長し続け、多結晶領域を形成する。スリ
ットは、好適には、スリット間隔３２に相当する基板上
での距離に実質的に等しい距離を進み続ける。各スリッ
トは、好適には、スリットのすぐ前のスリットの位置か
ら移動することによって形成された多結晶領域の端に各
スリットが達するまで進む。
【００４８】図６を参照して、本発明の方法の工程のフ
ローチャートを示す。工程１１０は、第１のマスク配向
を選択する。説明の一貫性のために、配向は、基板表面
に関して説明される。
【００４９】工程１２０は、エキシマーレーザーアニー
リング（ＥＬＡ）を使用する横方向結晶化を実行し、第
１の結晶配向を有する多結晶領域を生成する。レーザー
ビームは、マスクのイメージを基板に投影するように使
用される。レーザービームのエネルギーは、アモルファ
スシリコンを結晶化するのに十分である。上述されたよ
うに、レーザーパルスのシーケンスは、第１の結晶配向
を有する領域を結晶化するように使用され得る。
【００５０】工程１３０は、第２のマスク配向を選択す
る。この第２のマスク配向は、好適には、第１のマスク
配向に対して実質的に垂直である。
【００５１】工程１４０は、横方向結晶化ＥＬＡを実行
し、第２の結晶配向を有する多結晶領域を生成する。第
２の結晶配向は、好適には、第１の結晶配向に実質的に
垂直である。
【００５２】マスク配向を選択する工程（工程１１０ま
たは１３０）は、基板を固定している間にマスク自体を
回転することによって達成され得る。あるいは、基板
は、マスクが固定してる間に再配向され得る。基板を回
転させることは、インプリメントするのがより困難であ
り得るが、点対称の損失により矩形ビームプロフィール
が用いられる場合には、好適であり得る。矩形のビーム
プロフィールが用いられる場合、全レーザーパワーが効
率よく使用される。
【００５３】マスクおよび基板の両方を回転させ、基板
に対する所望のマスク配向を達成することが本発明の方
法の範囲内で可能である。
【００５４】本発明の方法を実施する際に、同じ配向を
有する複数の領域が所望である場合、マスクを再配向
し、第２の結晶配向の領域を生成する前に、第１の結晶
配向を有する領域全てを生成することが好適である。単
一基板上に複数のデバイスを生産する場合には、同じ配
向を有する複数の領域が好適である。
【００５５】図７は、２つのディスプレイ領域２１０お
よび２２０を有する基板１６を示す。各ディスプレイ領
域は、最終的なＬＣＤまたは他のディスプレイデバイス
の位置に相当する。第１のマスク配向が選択される。次
いで、マスクのイメージ２２２が第１の開始位置２２４
に投影される。
【００５６】本発明の方法の１実施形態において、イメ
ージ２２２は、マスクステージを移動することにより一
度に１ステップ動かされる。各ステップにおいて、レー
ザーパルスは、シリコン材料の一部を結晶化する。一
旦、イメージ２２２がスリット間隔に相当する距離を移
動すると、基板は、隣接する位置２２６上にイメージ２
２２を配置するように動かされる。次いで、マスクが動
かされ、マスクの下にある領域を結晶化する。基板を横
切るようにこのプロセスを繰り返すことによって、第１
の結晶配向を優勢的に有する多結晶材料の線が形成され
る。イメージ２２２は、隣接する結晶化されていない領
域の開始に相当する位置に再配置される。このプロセス
は、第１の結晶配向を優勢的に有する領域２３０が形成
されるまで繰り返される。示されるように、この配向は
水平である。第１の領域２３０が形成された後、上述さ
れたプロセスを繰り返す工程により、第１の領域２３０
とほぼ同じ結晶配向を有する第２の領域２４０を生成し
得る。
【００５７】好適な実施形態において、一旦、第１の結
晶配向の領域が生成されると、マスクは、基板１６に対
して再配向される。次いで、第２の結晶配向を有する領
域を生成するようにこのプロセスが繰り返される。好適
には、第２の結晶配向は、第１の結晶配向に対して実質
的に垂直である。第３の領域２５０は、別の開始位置上
に回転されたイメージ２４５を位置し、領域２５０が結
晶化されるまで上述されるように領域を処理することに
よって形成される。次いで、第４の領域２６０は、第３
の領域２５０と同じ配向を有するように結晶化され得
る。
【００５８】この様式において、複数の領域は、結晶化
され、２つ以上の結晶配向を有し得る。結晶化の順番
は、本発明には重要ではない。
【００５９】一旦、基板１６が処理され、望まれる結晶
配向を有する領域を形成すると、デバイス要素は、図８
に示されるように基板上に形成される。図８は、例示の
目的であり、他の図面と同じ縮尺で描かれてはいない。
基板１６は、第１の多結晶領域３３０および同じ結晶配
向を有する第２の多結晶領域３４０を有する。ＴＦＴ３
４５の第１のセットは、多結晶領域３３０および３４０
内に形成される。ＴＦＴ３４５の第１のセットは、その
下にある領域３３０および３４０の結晶配向に適合する
ように配向されたチャネル３４７を有する。図に示され
るように、領域３３０および３４０の両方の結晶配向な
らびにチャネル３４７は、水平である。領域３３０およ
び３４０の結晶配向に実質的に垂直な結晶配向を有する
第３の多結晶領域３５０および第４の多結晶領域３６０
が示される。チャネル３６７を有するＴＦＴ３６５の第
２のセットは、ＴＦＴ３４５の第１のセットおよびチャ
ネル３４７に実質的に垂直であり、その下にある領域３
５０および３６０の結晶配向に実質的に平行である。
【００６０】図８がディスプレイデバイスを示すので、
画素領域３７０が示される。画素領域３７０は、行ドラ
イバとも呼ばれるＴＦＴ３４５の第１のセット、または
列ドライバとも呼ばれるＴＦＴ３６０の第２のセットの
いずれかの下の領域と同じその下の結晶配向を有し得
る。図８に示されるように、画素領域は列ドライバと適
合される。図７に示される基板が使用される場合、画素
領域は行ドライバに適合する。いくつかの用途に対し
て、基板全体を結晶化する必要はないかもしれない。い
くつかの領域は、結晶化される必要のない場合もあり得
る。その領域は、画素領域を含むがそれに限定されな
い。
【００６１】本発明は、ディスプレイデバイスを生産す
るのに非常に適しているが、下地となる基板の上に生成
される多結晶材料を用いて生産される他のタイプのデバ
イスにもまた適している。列ドライバおよび行ドライバ
に加えて、ディスプレイに関連しない他の回路が生成さ
れ得る。
【００６２】垂直および平行という用語は、本発明の方
法の範囲を、特には結晶配向に関して、制限するように
狭く解釈されるべきではない。実質的に垂直および実質
的に平行という用語は、広く解釈されるべきである。そ
れゆえ、上記用語の平行についてのより広い定義が提供
される。特徴、または構造が結晶配向に平行と言われる
場合、その構造は、関連する方向で結晶粒境界をほとん
ど横切ることはない。多結晶シリコン膜上の薄膜トラン
ジスタ（ＴＦＴ）のチャネル特性を最適化するための方
法が提供される。上記方法は、液晶ディスプレイデバイ
スのドライバとして使用されるＴＦＴの生成に非常に適
切である。異なる優勢な結晶配向を有する多結晶シリコ
ンの領域が形成され得る。これらの結晶配向は、デバイ
スの異なるエリアへの所望のＴＦＴチャネル配向に適合
するように選択され得る。結晶配向は、各所望の結晶配
向に対する異なる配向にマスクパターンを回転すること
によって選択される。マスクは、横方向結晶化ＥＬＡプ
ロセスに関連して使用され、堆積されたアモルファスシ
リコン膜を結晶化する。
【００６３】本発明の方法のいくつかの実施形態が説明
される。上記の実施形態の改変は、当業者によって十分
に確かめられる。それゆえ、本明細書中の説明は例示の
目的のみであり、本発明の範囲を狭くするように使用さ
れるべきではなく、特許請求項の構成規則によって解釈
されるように請求項に規定される。
【００６４】
【発明の効果】本発明の方法によると、結晶配向は、異
なる結晶配向に対する異なる配向にマスクパターンを回
転することによって、デバイスの異なるエリアへの所望
のＴＦＴチャネル配向に適合するように選択される。そ
れにより多結晶シリコン膜上のＴＦＴのチャネル特性を
最適化することができる。
【図面の簡単な説明】
【図１】図１は、本発明の方法と関連して用いられるＥ
ＬＡ装置を示す模式的な断面図である。
【図２】図２は、マスクパターンを示す図である。
【図３】図３は、ＥＬＡを使用する横方向結晶化プロセ
スの１工程を示す図である。
【図４】図４は、ＥＬＡを使用する横方向結晶化プロセ
スの１工程を示す図である。
【図５】図５は、ＥＬＡを使用する横方向結晶化プロセ
スの１工程を示す図である。
【図６】図６は、本発明の１実施形態のフローチャート
図である。
【図７】図７は、異なる結晶配向を有する複数の領域を
備える基板形成を示す図である。
【図８】図８は、性能を最適化するような結晶配向に調
整されたチャネルを有するＴＦＴ形成を示す図である。
【符号の説明】
１６ 基板 ３３０ 多結晶領域 ３４５ ＴＦＴ ３４７ チャネル ３６５ ＴＦＴ ３６７ チャネル ３７０ 画素領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中田 行彦 奈良県奈良市朱雀５−９−５ Ｆターム(参考） 5F045 AB03 CA15 EB02 HA18 5F052 AA02 BA12 BA18 BB07 CA04 DA02 FA01 HA01 JA01 5F110 AA30 BB01 DD01 DD02 DD04 GG02 GG13 PP03 PP05 PP06 PP24

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 ａ）基板を照射するようにマスクを通過
    したレーザービームを方向付ける工程と、 ｂ）該基板上の初期領域に初期角度で該マスクを配向す
    る工程と、 ｃ）横方向結晶化プロセスを使用して該初期領域をアニ
    ーリングする工程と、 ｄ）該基板上の第２の領域に第２の角度に該マスクを再
    配向する工程と、 ｅ）該横方向結晶化プロセスを使用して該第２の領域を
    アニーリングする工程とを包含する基板上の多結晶領域
    の形成方法。
  2. 【請求項２】 該第２の角度に前記マスクを再配向する
    工程は、前記第２の角度が前記初期角度に対して実質的
    に９０°であるように該マスクを再配向する、請求項１
    に記載の方法。
  3. 【請求項３】 前記マスクが回転可能なマスクホルダに
    取り付けられ、前記マスクを再配向する工程は、該マス
    クホルダを回転させることによって行われる、請求項１
    に記載の方法。
  4. 【請求項４】 前記基板は、回転可能なステージに配置
    され、前記マスクを再配向する工程は、該ステージを回
    転し、それにより該基板を該マスクに対して回転するこ
    とによって行われる、請求項１に記載の方法。
  5. 【請求項５】 前記マスクは、回転可能なマスクホルダ
    に取り付けられ、前記基板は、回転可能なステージに取
    り付けられ、前記マスクを再配向する工程は、該マスク
    ホルダおよび該ステージを組み合わせて回転させること
    によって行われる、請求項１に記載の方法。
  6. 【請求項６】 ａ）アモルファスシリコンを基板に堆積
    する工程と、 ｂ）第１の配向を有する伸長された粒子構造を備える第
    １の多結晶領域を形成するように、横方向結晶化ＥＬＡ
    を使用して該基板上の第１の領域をアニーリングする工
    程と、 ｃ）該第１の配向とは異なる第２の配向を有する伸長さ
    れた粒子構造を備える第２の多結晶領域を形成するよう
    に、横方向結晶化ＥＬＡを使用して該基板上の第２の領
    域をアニーリングする工程と、 ｄ）該第１の多結晶領域の該伸長された粒子構造に実質
    的に平行に配向されるチャネルを有する第２のＴＦＴを
    形成する工程と、 ｅ）該第２の多結晶領域の該伸長された粒子構造に実質
    的に平行に配向されるチャネルを有する第２のＴＦＴを
    形成する工程と、 を包含する基板を処理する方法。
  7. 【請求項７】 前記第２の配向が前記第１の配向に対し
    て実質的に９０°である、請求項６に記載の方法。
  8. 【請求項８】 前記第１の配向がマスクパターンによっ
    て生成される、請求項６に記載の方法。
  9. 【請求項９】 前記第２の配向がマスクパターンを回転
    することによって生成される、請求項８に記載の方法。
  10. 【請求項１０】 前記マスクは、回転可能なマスクホル
    ダに取り付けられる、請求項９に記載の方法。
  11. 【請求項１１】 前記基板は、回転可能なステージに取
    り付けられる、請求項９に記載の方法。
  12. 【請求項１２】 前記マスクは、回転可能なマスクホル
    ダに取り付けられ、前記基板は、回転可能なステージに
    取り付けられる、請求項９に記載の方法。
  13. 【請求項１３】 ａ）アモルファスシリコンを基板に堆
    積する工程と、 ｂ）第１の配向を有する伸長された粒子構造を備える多
    結晶領域を形成するように、横方向結晶化ＥＬＡプロセ
    スを使用して基板上の第１の複数の領域をアニーリング
    し、該第１の配向を有する該伸長された粒子構造に対し
    て実質的に平行に配向されるチャネルを有する第１の複
    数のＴＦＴ構造を形成することによって行ドライバを形
    成する工程と、 ｃ）該第１の配向とは異なる第２の配向を有する伸長さ
    れた粒子構造を備える多結晶領域を形成するように、横
    方向結晶化ＥＬＡプロセスを使用して該基板上の第２の
    複数の領域をアニーリングし、該第２の多結晶領域の該
    伸長された粒子構造に対して実質的に平行に配向された
    チャネルを有する第２の複数のＴＦＴ構造を形成するこ
    とによって列ドライバを形成する工程と、 を包含するＬＣＤ基板を処理する方法。
  14. 【請求項１４】 前記第２の配向は、前記第１の配向に
    実質的に垂直である、請求項１３に記載の方法。
  15. 【請求項１５】 画素領域を形成する工程をさらに包含
    する、請求項１３に記載の方法。
  16. 【請求項１６】 前記画素領域は、前記第１の配向を有
    する伸長された粒子構造を有する多結晶領域を形成する
    ための横方向結晶化ＥＬＡプロセスを用いて前記基板上
    の領域をアニーリングすることによって形成される、請
    求項１５に記載の方法。
  17. 【請求項１７】 前記画素領域は、前記第２の配向を有
    する伸長された粒子構造を有する多結晶領域を形成する
    ための横方向結晶化ＥＬＡプロセスを用いて前記基板上
    の領域をアニーリングすることによって形成される、請
    求項１５に記載の方法。
  18. 【請求項１８】 ａ）透明基板と、 ｂ）該透明基板に重ねられる多結晶領域を有する半導体
    材料層であって、少なくとも２つの異なる優勢な結晶配
    向領域が存在する、半導体材料層と、 ｃ）第１の多結晶領域の該優勢な結晶配向に実質的に平
    行に配向されるチャネルを有する薄膜トランジスタの第
    １のセットと、 ｄ）第２の多結晶領域の該優勢な結晶配向に実質的に平
    行に配向されるチャネルを有する薄膜トランジスタの第
    ２のセットと、 を含む液晶ディスプレイ（ＬＣＤ）デバイス。
  19. 【請求項１９】 前記透明基板は、水晶、ガラスまたは
    プラスチックである、請求項１８に記載のＬＣＤデバイ
    ス。
  20. 【請求項２０】 前記半導体材料がシリコンである、請
    求項１８に記載のＬＣＤデバイス。
  21. 【請求項２１】 前記第１の多結晶領域および前記第２
    の多結晶領域は、互いに実質的に垂直な優勢な結晶配向
    を有する、請求項１８に記載のＬＣＤデバイス。
JP2001394532A 2001-01-29 2001-12-26 横方向に結晶化したｅｌａ多結晶ｓｉ膜を使用してチャネル特性を最適化する方法 Pending JP2002289523A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/774,296 2001-01-29
US09/774,296 US6495405B2 (en) 2001-01-29 2001-01-29 Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films

Publications (1)

Publication Number Publication Date
JP2002289523A true JP2002289523A (ja) 2002-10-04

Family

ID=25100824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001394532A Pending JP2002289523A (ja) 2001-01-29 2001-12-26 横方向に結晶化したｅｌａ多結晶ｓｉ膜を使用してチャネル特性を最適化する方法

Country Status (2)

Country Link
US (2) US6495405B2 (ja)
JP (1) JP2002289523A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004272193A (ja) * 2003-03-06 2004-09-30 Samsung Sdi Co Ltd 薄膜トランジスタを具備したフラットパネルディスプレイ

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
CN1404627A (zh) 2000-10-10 2003-03-19 纽约市哥伦比亚大学托管会 处理薄金属层的方法与设备
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
TWI279052B (en) * 2001-08-31 2007-04-11 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US20030109148A1 (en) * 2001-10-18 2003-06-12 Applied Materials, Inc. Technique for growing single crystal material on top of an insulator
US6660576B2 (en) * 2002-03-11 2003-12-09 Sharp Laboratories Of America, Inc. Substrate and method for producing variable quality substrate material
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
JP5164378B2 (ja) 2003-02-19 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス
KR100956339B1 (ko) * 2003-02-25 2010-05-06 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
US7220627B2 (en) * 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US7476629B2 (en) * 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
KR100528913B1 (ko) 2003-04-29 2005-11-16 삼성에스디아이 주식회사 평판표시소자
TW586214B (en) * 2003-05-12 2004-05-01 Au Optronics Corp Complementary metal oxide semiconductor and component of the same
TW594884B (en) * 2003-05-29 2004-06-21 Univ Nat Chiao Tung Laser re-crystallization method of low temperature polysilicon thin film transistor
US7115449B2 (en) * 2003-06-24 2006-10-03 National Chiao Tung University Method for fabrication of polycrystalline silicon thin film transistors
US7364952B2 (en) 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029547A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US7018468B2 (en) * 2003-11-13 2006-03-28 Sharp Laboratories Of America, Inc. Process for long crystal lateral growth in silicon films by UV and IR pulse sequencing
WO2005093801A1 (en) 2004-03-26 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and laser irradiation apparatus
US8525075B2 (en) 2004-05-06 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
CN100530549C (zh) 2004-08-23 2009-08-19 株式会社半导体能源研究所 激光照射设备、照射方法和制备半导体器件的方法
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TWI299431B (en) * 2005-08-23 2008-08-01 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method thereof
CN101617069B (zh) 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
KR101563237B1 (ko) * 2007-06-01 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 제조장치 및 발광장치 제작방법
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR20100074179A (ko) 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
TWI339410B (en) * 2008-07-09 2011-03-21 Au Optronics Corp Mask and fabricating method of a polysilicon layer using the same
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
KR20120008345A (ko) * 2010-07-16 2012-01-30 삼성모바일디스플레이주식회사 레이저 조사 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164883A (ja) * 1997-08-12 1999-03-05 Toshiba Corp 多結晶半導体薄膜の製造方法および製造装置
JP2000243969A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2000243970A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1785086A (en) * 1928-03-01 1930-12-16 Leroy G Gates Automatic feed device for rotary drill bits
US1817067A (en) * 1929-02-26 1931-08-04 Erd V Crowell Drill stem
US2754086A (en) * 1954-10-18 1956-07-10 Kenneth A Summers Torque and weight control apparatus
US4443206A (en) * 1982-02-05 1984-04-17 Dailey, Inc. Well tool
JPH0633702B2 (ja) * 1986-01-31 1994-05-02 ペルムスキ−、フィリアル、フセソユ−ズノボ、ナウチノ−イスレドワ−チェルスコボ、インスチツ−タ ブロボイ、チェフニキ ねじ形の油圧作動方式の掘削モ−タ、その製造方法、及び、これを実施するための装置
US4901806A (en) * 1988-07-22 1990-02-20 Drilex Systems, Inc. Apparatus for controlled absorption of axial and torsional forces in a well string
US5311952A (en) * 1992-05-22 1994-05-17 Schlumberger Technology Corporation Apparatus and method for directional drilling with downhole motor on coiled tubing
TW272319B (ja) * 1993-12-20 1996-03-11 Sharp Kk
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
WO1997045827A1 (en) 1996-05-28 1997-12-04 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
US6543556B1 (en) * 1997-03-12 2003-04-08 Smith International, Inc. Abnormal torque absorber for drilling
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
US7044240B2 (en) * 2002-12-20 2006-05-16 Mcneilly Keith Torque absorber for downhole drill motor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164883A (ja) * 1997-08-12 1999-03-05 Toshiba Corp 多結晶半導体薄膜の製造方法および製造装置
JP2000243969A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2000243970A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004272193A (ja) * 2003-03-06 2004-09-30 Samsung Sdi Co Ltd 薄膜トランジスタを具備したフラットパネルディスプレイ

Also Published As

Publication number Publication date
US20030025119A1 (en) 2003-02-06
US6590228B2 (en) 2003-07-08
US20020102824A1 (en) 2002-08-01
US6495405B2 (en) 2002-12-17

Similar Documents

Publication Publication Date Title
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
US7135388B2 (en) Method for fabricating single crystal silicon film
US8034698B2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
US8598588B2 (en) Systems and methods for processing a film, and thin films
US6755909B2 (en) Method of crystallizing amorphous silicon using a mask
US8715412B2 (en) Laser-irradiated thin films having variable thickness
US20090218577A1 (en) High throughput crystallization of thin films
JP2002261016A (ja) 横方向に結晶化した多結晶ｓｉ膜の品質の均一性を向上させるマスクパターン設計
US6727125B2 (en) Multi-pattern shadow mask system and method for laser annealing
JP2005197658A (ja) 多結晶シリコン膜の形成方法
JP2008227077A (ja) レーザ光のマスク構造、レーザ加工方法、ｔｆｔ素子およびレーザ加工装置
JP2006196539A (ja) 多結晶半導体薄膜の製造方法および製造装置
KR100611040B1 (ko) 레이저 열처리 장치
TWI294139B (en) Method for forming polycrystalline silicon film of polycrystalline silicon tft
TWI376727B (en) A laser-irradiated thin film having variable thickness on a substrate, a method for processing the same and a device comparsing the same
JP2005167007A (ja) 半導体薄膜の製造方法および薄膜半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090312