KR100528913B1 - 평판표시소자 - Google Patents
평판표시소자 Download PDFInfo
- Publication number
- KR100528913B1 KR100528913B1 KR10-2003-0027071A KR20030027071A KR100528913B1 KR 100528913 B1 KR100528913 B1 KR 100528913B1 KR 20030027071 A KR20030027071 A KR 20030027071A KR 100528913 B1 KR100528913 B1 KR 100528913B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- driving thin
- electrode
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 121
- 239000010409 thin film Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 230000001788 irregular Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- YOZHUJDVYMRYDM-UHFFFAOYSA-N 4-(4-anilinophenyl)-3-naphthalen-1-yl-n-phenylaniline Chemical compound C=1C=C(C=2C(=CC(NC=3C=CC=CC=3)=CC=2)C=2C3=CC=CC=C3C=CC=2)C=CC=1NC1=CC=CC=C1 YOZHUJDVYMRYDM-UHFFFAOYSA-N 0.000 description 1
- MBPCKEZNJVJYTC-UHFFFAOYSA-N 4-[4-(n-phenylanilino)phenyl]aniline Chemical compound C1=CC(N)=CC=C1C1=CC=C(N(C=2C=CC=CC=2)C=2C=CC=CC=2)C=C1 MBPCKEZNJVJYTC-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- DPLVEEXVKBWGHE-UHFFFAOYSA-N potassium sulfide Chemical class [S-2].[K+].[K+] DPLVEEXVKBWGHE-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 화면 상에 줄무늬가 발생하지 않고, 따라서 화상품질이 향상된 평판표시소자를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 구동 박막트랜지스터, 상기 구동 박막트랜지스터에 의하여 구동되는 제1전극, 및 상기 제1전극과 함께 발광부를 구동하는 제2전극을 구비한 서브픽셀들이 매트릭스 형태로 배열된 평판표시소자로서, 상기 구동 박막트랜지스터의 반도체채널을 형성하는 반도체층에는 직선상의 불균일부들이 소정의 간격으로 형성되어 있고, 일 열의 구동 박막트랜지스터의 반도체채널들 각각을 연결하는 선은 상기 불균일부와 평행하지 않은 것을 특징으로 하는 평판표시소자를 제공한다.
Description
본 발명은 평판표시소자에 관한 것으로서, 더 상세하게는 구동 박막트랜지스터를 구비한 액티브 매트릭스 평판표시소자에 관한 것이다.
도 1 에는 통상의 평판표시소자의 회로도가 도시되어 있고, 도 2 에는 도 1 의 A에 해당하는 부분의 구성이 대략적으로 도시되어 있으며, 도 3 에는 도 1 의 B에 해당하는 부분의 구성이 대략적으로 도시되어 있는바, 도 3 에 도시된 구동 박막트랜지스터(50)는 도 4a 및 도 4b 와 같은 단면을 갖는다. 여기서 도 4a는 평판표시소자가 전계발광소자인 경우이고, 도 4b 는 평판표시소자가 액정표시소자인 경우인데, 어느 경우든 구동 박막트랜지스터의 구성은 동일 또는 유사하다고 할 수 있다.
도 4a 및 도 4b에서 알 수 있는 바와 같이 상기 구동 박막트랜지스터(50)의 통전 채널을 형성하는 반도체채널(80)은 기판(81, 91) 상에 형성된 버퍼층(82, 92) 위에 형성되는데, 이 반도체채널이 다결정질 반도체층으로 형성되는 경우에는, 도 5 에 도시된 바와 같이 비정질 반도체층(80a)에 레이저광선(80c)를 조사함으로써 다결정질 반도체층(80b)으로 결정화한다. 이와 같은 빛을 이용한 반도체층의 결정화 방법, 즉 ELA(Eximer Laser Annealing) 방법은 미국특허 제6,495,405호에 개시되어 있다. 상기 결정화에 있어서, 폭이 좁은 레이저광선으로 넓은 면적의 비정질 반도체층을 결정화하기 위하여는, 비정질 반도체층의 일 영역에 레이저를 조사한 후에 도 5 에 도시된 화살표 방향의 측방향으로 일정거리만큼 쉬프트(shift)하기를 반복한다. 이 때 상기 쉬프트되는 거리는 레이저광선의 폭보다 좁으며, 통상적으로 상기 레이저광선의 폭의 1% 내지 15% 정도 쉬프트되므로, 80% 내지 99% 의 영역은 오버랩(overlap)되어 결정화된다. 이런 식으로 결정화를 진행시키면 일 영역은 수회에 걸쳐서 레이저광선을 받게 되고 결정화된다.
그러나 이와 같은 방법으로 결정화된 다결정질 반도체층에는 도 6 에 도시된 바와 같은 줄무늬(M)가 형성되는데, 이 줄무늬는 다른 부분과 그 특성이 다르므로 불균일부라고 칭하기로 한다. 이 불균일부(M)는 레이저광선 자체의 불안정성과 에지부의 광불균일로 인하여 형성되는 것으로 추정되고, 이 부분은 구동 박막트랜지스터의 작동 조건에 따라서 다른 영역과는 다른 도전성을 갖기 때문에 화상의 휘도불균일성의 원인이 된다. 이와 같은 사항은 도 7 에 도시된 반도체층의 위치에 따른 도전성 그래프(90%의 오버랩 조건)로부터 알 수 있는바, 상기 도전성은 상기 불균일부의 위치에 대응하여 반복성을 갖는다.
도 8 에는 상기 불균일부를 고려하지 않고 일 열(L1)을 따라 배열된 종래의 평판표시소자의 반도체채널들이 도시되어 있는데, 반도체채널의 흑/백으로서 도시된 바와 같이 반도체채널의 일부 열은 상기 불균일부를 포함하고 있지 않고 다른 일부 열은 불균일부를 포함하고 있다. 이 때문에 반도체 채널의 도전성에 차이가 발생하는데, 이 때문에 서브픽셀들에 동일한 신호가 주어져도, 불균일부를 가진 구동 박막트랜지스터를 구비한 서브픽셀의 발광부(60)와 불균일부가 없는 구동 박막트랜지스터를 구비한 서브픽셀의 발광부(60) 간에는 휘도 차이가 있게 되고, 이는 화면 상에 줄무늬가 생기게 하여 화상품질에 저하시킨다는 문제를 야기한다.
본 발명은 상기와 같은 문제를 해결하여, 화면 상에 줄무늬가 발생하지 않고, 따라서 화상품질이 향상된 평판표시소자를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 구동 박막트랜지스터, 상기 구동 박막트랜지스터에 의하여 구동되는 제1전극, 및 상기 제1전극과 함께 발광부를 구동하는 제2전극을 구비한 서브픽셀들이 매트릭스 형태로 배열된 평판표시소자로서, 상기 구동 박막트랜지스터의 반도체채널을 형성하는 반도체층에는 직선상의 불균일부들이 소정의 간격으로 형성되어 있고, 일 열의 구동 박막트랜지스터의 반도체채널들 각각을 연결하는 선은 상기 불균일부와 평행하지 않은 것을 특징으로 하는 평판표시소자를 제공한다.
상기 구동 박막트랜지스터의 반도체채널들을 연결하는 선은 직선이 아닌 것이 바람직하고, 지그재그 형태를 갖는 것이 더 바람직하다. 또한 상기 지그재그 형태는 규칙적인 지그재그 형태일 수도 있고, 불규칙적인 지그재그 형태일 수도 있다. 나아가 상기 지그재그 형태는 2단의 지그재그 형태일 수도 있고, 3단의 지그재그 형태일 수도 있다.
상기 불균일부들은 일정한 간격으로 형성되고, 상기 지그재그 형태의 폭은 상기 불균일부의 폭보다 큰 것이 바람직하다.
또한 상기와 같은 목적을 달성하기 위하여 본 발명은, 구동 박막트랜지스터, 상기 구동 박막 트랜지스터에 의하여 구동되는 제1전극, 및 상기 제1전극과 함께 발광부를 구동하는 제2전극을 구비한 서브픽셀들이 매트릭스 형태로 배열된 평판표시소자로서, 상기 구동 박막트랜지스터의 반도체채널을 형성하는 반도체층에는 직선상의 불균일부들이 소정의 간격으로 형성되어 있고, 상기 구동 박막트랜지스터들의 반도체채널들 각각은 불균일부를 구비한 것을 특징으로 하는 평판표시소자를 제공한다. 상기 반도체채널 각각은 동일한 수의 불균일부를 구비하는 것이 바람직하다.
상기 구동 박막트랜지스터의 반도체채널은, 비결정질실리콘을 다결정질실리콘으로 결정화시키기 위하여 조사되는 레이저빔의 단축길이와, 상기 레이저빔이 오버랩되지 않는 부분의 비율을 곱한 수치의 길이를 갖는 것이 바람직하다.
나아가 상기와 같은 목적을 달성하기 위하여 본 발명은, 구동 박막트랜지스터, 상기 구동 박막트랜지스터에 의하여 구동되는 제1전극, 및 상기 제1전극과 함께 발광부를 구동하는 제2전극을 구비한 서브픽셀들이 매트릭스 형태로 배열된 평판표시소자로서, 상기 구동 박막트랜지스터의 반도체채널을 형성하는 반도체층에는 직선상의 불균일부들이 소정의 간격으로 형성되어 있고, 상기 구동 박막트랜지스터들의 반도체채널들은 상기 불균일부 사이에 형성된 것을 특징으로 하는 평판표시소자를 제공한다.
상기 불균일부들은 일정한 간격으로 형성될 수 있다.
이어서, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 9 에는 본 발명의 제1실시예에 따른 평판표시소자의 서브픽셀들이 도시되어 있고, 도 10 에는 제1실시예에 따른 평판표시소자의 반도체채널의 배열이 도시되어 있다. 또한 이 평판표시소자의 회로도는 도 1 에 도시되어 있고, 각 서브픽셀의 구조는 도 3 에 개략적으로 도시되어 있으며, 평판표시소자의 예로서 도 4a 에는 전계발광소자가 도시되어 있고, 도 4b 에는 액정표시소자가 도시되어 있다.
상기 평판표시소자는 구동 박막트랜지스터(50), 상기 구동 박막 트랜지스터에 의하여 구동되는 제1전극(61), 및 상기 제1전극과 함께 발광부를 구동하는 제2전극(62)을 구비한 서브픽셀들이 매트릭스 형태로 배열된 평판표시소자이다. 상기 구동 박막트랜지스터의 반도체채널(80)은 다결정질 실리콘으로 형성된 반도체층(80b)이 식각됨으로써 형성되는데, 상기 반도체층에는 복수개의 직선들 상의 불균일부(M)들이 형성되어 있고, 따라서 상기 구동 박막트랜지스터의 반도체채널에는 그 위치에 따라서 불균일부가 포함될 수도 있고 포함되지 않을 수도 있다. 상기 불균일부의 간격은 일정한 것이 일반적이지만, 일정하지 않은 경우도 있을 수 있다. 여기서 반도체층에 복수개의 직선들 상의 불균일부(M)들이 형성되어 있다고 함은, 복수개의 불균일부(M)들을 연결하는 가상의 선들이 복수개의 직선들이 된다는 것을 의미한다.
상기 구동 박막트랜지스터(50)들은 각 서브픽셀마다 개별적으로 연결되어 있으므로 대체적으로 매트릭스 형태로 배열되는데, 제1방향으로 배열된 일 열의 박막트랜지스터가 상기 제1방향에 직교하는 제2방향으로 배열됨으로써 전체적으로 매트릭스 형태로 배열된다. 상기 제1방향이라함은, 예를 들어 제3도선(70)이 연장된 방향일 수도 있고 이에 직교하는 방향일 수도 있다. 또한 구동 박막트랜지스터의 일부를 구성하는 반도체채널들도 대체적으로 매트릭스 형태로 배열된다.
본 실시예에 있어서, 상기 일 열의 구동 박막트랜지스터의 반도체채널들은 이들 각각을 연결하는 선(L2)이 상기 불균일부(M)와 평행하지 않게 배열된다. 상기 일 열의 반도체채널을 불균일부와 평행하지 않게 되도록 배열하는 방법은 다양한데, 예를 들어 일 열의 반도체채널을 전체적으로 대각선 상으로 배열하는 경우(도시되지 않음)가 있다. 이 경우에는 상기 일 열의 반도체채널을 연결하는 선이 직선을 이루지만 상기 불균일부와 0도가 아닌 각도를 이루므로 불균일부와 평행하게 되지는 않는다.
일 열의 반도체채널의 다른 배열방법으로써, 반도체채널들이 직선을 형성하지 않게 배열하는 방법이 있다. 이 경우의 대표적인 경우로서는 도 9 및 도 10 에 도시된 바와 같이 이들을 지그재그 형태로 배열하는 방법이 있다. 이 경우에는 일 열을 이루는 반도체채널들이 규칙적으로 지그재그 형태(L2)로 배열되어 있다. 본 실시예에서는 불균일부의 간격이 일정한 경우를 상정하고 있는데, 이 경우에 상기 지그재그 형태의 폭, 즉 반도체채널을 연결하는 선(L2)의 최우측 지점과 최좌측 지점 간의 수평거리는 상기 불균일부(M)의 폭보다 큰 것이 바람직하다. 상기 지그재그 형태의 폭이 지나치게 좁으면 상기 선(L2)이 실질적으로 직선과 동일하게 되기 때문이다.
도 10 에서는 반도체채널들 중 불균일부(M)를 포함하는 반도체채널은 내부를 색으로 채움으로써 표시하고, 불균일부를 포함하지 않는 반도체채널은 내부를 비워서 도시하였다. 반도체채널을 도 10 에 도시된 바와 같이 규칙적인 지그재그 형태로 배열함으로써, 일 열의 반도체채널들 전체가 불균일부를 포함하게 되는 경우와 또한 일 열의 반도체채널들 전체가 불균일부를 포함하지 않는 경우가 방지된다. 따라서 불균일부의 포함여부에 따른 휘도차이가 일 열로 발생하지 않고 화면 전체에 고루 분포하게 되며, 결국 작동시 화면 상에 줄무늬가 발생하지 않게 된다. 휘도차이를 갖는 서브픽셀들이 화면 전체에 고르게 분포되면, 휘도의 차이가 육안으로 식별되기 어려우므로 화상의 품질이 향상된다.
제 1 실시예의 변형예로서 둘 이상의 인접한 반도체 채널들을 묶어서 지그재그로 배열하는 경우가 있을 수 있다. 즉 지그재그 형태가 도 10 에 도시된 바와 같이 좌측 및 우측으로 꺾이는 2단 지그재그 형태인 경우에, 좌측에 두 개의 반도체채널이 연속해서 배치되고 그 다음에 우측에 두 개의 반도체채널이 연속해서 배치되는 형태가 반복된 형태의 지그재그 형태도 가능하다. 물론 세 개의 반도체채널을 묶어서 지그재그 형태로 배열하는 것도 가능하다.
이하에서는 상기 평판표시소자의 전체적인 구성 및 작동에 관하여 설명한다.
도 1 에는 평판표시소자에 사용되는 회로의 일 실시예가 도시되어 있다. 상기 회로는 스위칭 박막트랜지스터(10), 구동 박막트랜지스터(50), 스토리지 커패시터(storage capacitor; 40), 및 발광부(60)를 구비하는데, 상기 스위칭 박막트랜지스터의 제1소스전극(12)은 제1도선(20)에 의하여 수평구동회로(H)에 연결되고, 스위칭 박막트랜지스터의 제1게이트전극(11)은 제2도선(30)에 의하여 수직구동회로(V)에 연결되며, 스위칭 박막트랜지스터의 제1드레인전극(13)은 스토리지 커패시터의 제1커패시터전극(41) 및 구동 박막트랜지스터(50)의 제2게이트전극(51)과 연결된다. 상기 스토리지 커패시터의 제2커패시터전극(42)과 구동 박막트랜지스터의 제2소스전극(52)은 제3도선(70)과 연결되고, 구동 박막트랜지스터의 제2드레인전극(53)은 발광부(60)의 제1전극(61)과 연결되며, 발광부의 제2전극(62)은 상기 제1전극과 간극을 두고 제1전극에 대향하게 배치되며, 제1전극과 제2전극 사이에는 평판표시소자의 종류에 따라서 유기물, 무기물, 또는 액정 등이 배치된다.
도 3 에는 상기 스위칭 박막트랜지스터(10)와 구동 박막트랜지스터(50)를 구비한 평판표시소자의 일 서브픽셀이 도시되어 있다. 도 3 에는 전기가 통하는 부분만이 도시되었으며, 도 4a 및 도 4b 에 도시된 기판(81, 91), 버퍼층(82, 92), 각종 절연층(83, 84, 85), 평탄화층(86), 발광층(87), 액정층(98), 제2전극(62), 편광층(103), 배향층(97, 99), 칼라필터층(101) 등은 도시되지 않았다. 도 3 의 각 구성부분이 겹친 부분 중, 빗금으로서 표시된 부분만 통전되도록 연결되어 있다.
상기 제1게이트전극(11)에 전압이 인가되면 제1소스전극(12)과 제1드레인전극(13)을 연결하는 반도체채널에 도전채널이 형성되는데, 이 때 상기 제1도선에 의하여 제1소스전극에 전하가 공급되면 제1드레인전극(13)으로 전하가 이동하게 된다. 제3도선(70)에는 상기 일 서브픽셀에 의하여 표현되는 휘도를 결정하는 전하량이 공급되고, 상기 제1드레인전극에 의하여 제2게이트전극(51)에 전하가 공급되면 제2소스전극(52)의 전하가 제2드레인전극(53)으로 이동하여 발광부의 제1전극(53)을 구동하게 된다. 상기 스토리지 커패시터(40)는 제1전극의 발광을 유지하거나 또는 구동속도를 향상시키는 기능을 한다. 참고적으로, 상기 스위칭 박막트랜지스터와 구동 박막트랜지스터의 단면구조는 서로 유사하고, 연결되는 인접 구성요소는 상이하다.
도 4a 에 도시된 전계발광소자는 기판(81), 박막트랜지스터(50), 제1도선(20), 제2도선(30), 및 제1전극(61), 발광층(87), 및 제2전극(62)을 구비한다. 전계발광소자가 배면발광형인 경우에는 상기 기판(81)이 투명한 소재, 예를 들면 유리로 형성되고, 상기 제2전극은 알루미늄과 같이 반사율이 좋은 금속 소재로 형성되는 것이 바람직하다. 전계발광소자가 전면발광형인 경우에는 상기 제2전극이 투명한 도전체, 예를 들면 ITO 등으로 형성되고, 제1전극은 반사율이 좋은 금속소재로 형성되는 것이 바람직하다.
상기 기판 상에는 전체적으로 버퍼층(82)이 형성되고, 그 위에는 반도체층(80b)이 형성되며, 그 위에는 전체적으로 제1절연층(83)이 형성되고, 그 위에는 제2게이트전극(51)이 형성되며, 그 위에는 전체적으로 제2절연층(84)이 형성된다. 제2절연층이 형성된 후에는 드라이에칭 등의 공정에 의하여 상기 제1절연층과 제2절연층을 식각하여 상기 반도체층으로부터 반도체채널(80)을 형성하고, 이 부분은 제2소스전극(52) 및 제2드레인전극(53)과 연결된다. 상기 제2소스전극(52) 및 제2드레인전극(53)이 형성된 후에는 이들 위에 제3절연층(85)를 형성하고, 그 일부를 식각하여 제2드레인전극(53)과 제1전극(61)과의 도전통로를 형성한다. 상기 제3절연층 위에 제1전극을 형성한 후에는 평탄화층(86)을 형성하고, 제1전극에 대응하는 부분을 식각해낸다. 그 후 상기 제1전극 상에 발광층(87)을 형성하고, 발광층 위에 제2전극(62)을 형성한다.
상기 구동 박막트랜지스터(50)는 제2소스전극(52), 제2드레인전극(53), 제2게이트전극(51), 및 반도체채널(80)을 구비하는데, 일반적으로 상기 제2소스전극(52)과 제2드레인전극(53)은 동일한 수평면 상에서 서로 간극을 두고 배치되되 상기 반도체채널(80)에 의하여 통전될 수 있도록 각각 반도체채널과 연결되며, 상기 제2게이트전극(51)은 제2소스전극, 제2드레인전극, 및 반도체채널과 절연되되 상기 수평면에 수직하고 상기 간극에 위치한 수직선 상에 배치된다. 한편 박막트랜지스터는 상기 전극들과 반도체층의 배치구조에 따라서 스태거형(staggered type), 역 스태거형(inverted staggered type), 및 코플래너형(coplanar type), 역 코플래너형(inverted coplanar type) 등으로 구분되는데, 본 실시예에서는 코플래너형을 예로 들어 설명하지만 본 발명이 이에 한정되는 것은 아니다. 본 실시예에 있어서는 상기 제1도선이 데이터를 전송하는 데이터라인(data line)인 것으로 하고, 제2도선이 스캔라인(scan line)에 해당하는 것으로 한다.
도 4a 를 참조하여 전계발광소자의 구조를 상세히 설명한다. 전계발광소자에 있어서는 상기 제1전극(61) 상에 발광층(87)이 형성되고, 상기 발광층 위에 제2전극(62)이 형성된다. 전계발광소자는 유기전계발광소자와 무기전계발광소자로 구분될 수 있는바, 유기전계발광소자인 경우에는 상기 발광층이 크게 전자수송층, 발광물질층, 및 홀수송층으로 구성되고, 무기전계발광소자인 경우에는 상기 제1전극 및 제2전극 각각과 발광층 사이에 절연층이 개재된다.
유기전계발광소자의 발광물질층을 형성하는 유기물로서는, 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3)등이 이용되는데, 상기 제1전극 및 제2전극에 전하를 공급하면 홀(hole)과 전자가 결합하여 여기자(exiton)를 생성하고, 이 여기자가 여기상태에서 기저상태로 변화됨에 따라서 상기 발광물질층이 발광한다.
무기전계발광소자의 경우에는, 상기 제1전극 및 제2전극의 내측면에 배치된 절연층들 사이의 무기물층이 발광하는데, 상기 무기물로서는 금속황화물인 ZnS, SrS, CsS 등이 이용되며, 최근에는 CaCa2S4, SrCa2S4 등의 알카리 토류 칼륨 황화물과 금속산화물 들도 이용되고 있다. 상기 무기물과 함께 발광층을 형성하는 발광중심원자들로서는 Mn, Ce, Tb, Eu, Tm, Er, Pr, Pb 등을 포함하는 천이 금속 또는 알카리 희토류 금속들이 이용된다. 상기 제1전극 및 제2전극에 전압을 가하면 전자가 가속되어 발광중심원자와 충돌하는데, 이 때 발광중심원자의 전자들이 더 높은 에너지 준위로 여기 되었다가 기저 상태로 천이 되고, 이에 따라서 상기 무기물층이 발광한다.
이하에서는 도 4b를 참조하여 액정표시소자를 상기 전계발광소자와 상이한 사항을 중심으로 설명한다. 액정표시소자는 제1기판(91), 구동 박막트랜지스터(50), 제1도선(20), 제2도선(30), 제1전극(61), 제1배향층(97), 제2기판(102), 제2전극(62), 제2배향층(99), 액정층(98), 및 편광층(103)을 구비하는데, 제1기판은 전계발광소자의 기판(81)에 대응한다. 상기 제2기판(102)은 상기 제1기판과는 별도로 제조되고, 그 내측면에는 칼라필터층(101)이 형성된다. 제2전극(62)은 상기 칼라필터층 상에 형성된다. 제1전극(61)과 제2전극 상에는 각각 제1배향층(97)과 제2배향층(99)이 형성되는데, 이들은 이들 사이에 형성되는 액정층(98)의 액정을 배향한다. 편광층(103)은 상기 제1기판과 제2기판의 외면에 형성된다. 스페이서(104)는 상기 제1기판과 제2기판 간의 간격을 유지시킨다.
액정표시소자는 상기 액정의 배열에 따라서 빛을 통과시키거나 통과시키지 않는데, 이 액정은 상기 제1전극과 제2전극 간의 전위차에 의하여 그 배열이 결정되고, 상기 액정층을 통과한 빛은 상기 칼라필터층(101)의 색을 띠게 되어 화상을 구현한다.
도 11 을 참조하여 본 발명에 따른 제2실시예를 상기 제1실시예와 상이한 사항을 중심으로 설명한다. 본 실시예가 제1실시예와 상이한 점은 반도체채널들이 형성하는 지그재그 형태(L3)가 불규칙적이라는 것이다. 본 발명의 반도체채널의 배열형태가 반드시 규칙적으로 좌우로 왕복하는 형태의 지그재그 형태에 한정되는 것은 아니므로, 본 실시예와 같이 불규칙적으로 왕복하는 형태의 지그재그 형태도 본 발명의 범위에 속한다. 상기 제1실시예의 경우와 같이 반도체채널들을 규칙적으로 배열하지 않고 본 실시예와 같이 불규칙적으로 배열하더라도 제1실시예로부터 얻을 수 있는 효과와 유사한 효과를 얻을 수 있다.
도 12 를 참조하여 본 발명에 따른 제3실시예를 상기 제2실시예와 상이한 사항을 중심으로 설명한다. 본 실시예가 제2실시예와 상이한 점은 반도체채널들이 형성하는 지그재그 형태(L4)가 3단의 지그재그 형태라는 점이다. 본 발명에서 말하는 지그재그 형태가 반드시 2단의 지그재그 형태에 한정되는 것은 아니므로, 본 실시예의 경우와 같이 3단의 지그재그 형태도 본 발명의 범위에 속한다. 상기 제2실시예의 경우와 같이 반도체채널들을 2단으로 배열하지 않고 본 실시예와 같이 3단으로 배열하더라도 제2실시예로부터 얻을 수 있는 효과와 유사한 효과를 얻을 수 있다. 본 실시예의 변형예로서, 일 열의 반도체채널을 규칙적인 3단의 지그재그 형태로 구성하는 것도 가능하다. 일 열의 반도체채널을 3단의 지그재그 형태로 배열하는 경우에도 상기 제1실시예와 유사한 효과를 얻을 수 있으며, 특히 상기 불균일부의 간격이 넓은 경우에 유리하다.
도 13 를 참조하여 본 발명에 따른 제4실시예를 상기 제1실시예와 상이한 사항을 중심으로 설명한다. 본 실시예가 제1실시예와 상이한 점은 반도체채널(80)들 모두가 불균일부를 포함하도록 형성된다는 것이다.
본 실시예에 따른 평판표시소자는 구동 박막트랜지스터, 상기 구동 박막 트랜지스터에 의하여 구동되는 제1전극, 및 상기 제1전극과 함께 발광부를 구동하는 제2전극을 구비한 서브픽셀들이 매트릭스 형태로 배열된 평판표시소자로서, 상기 구동 박막트랜지스터의 반도체채널을 형성하는 반도체층에는 복수개의 직선들 상의 불균일부들이 형성되어 있고, 상기 구동 박막트랜지스터들의 반도체채널들 모두는 불균일부를 구비한다.
즉 반도체채널들은 지그재그 형태로 배열되는 것이 아니라 직선(L5)을 따라 열을 지어 배열되고, 각 반도체채널은 모두 불균일부(M)를 구비한다. 도 13 에는 하나의 반도체채널이 하나의 불균일부를 구비한 것으로 도시되었으나, 하나의 반도체채널이 둘 이상의 불균일부를 포함하는 것도 본 발명의 범위를 벗어나지 않는다. 또한 본 발명은 각 반도체채널이 갖는 불균일부의 수가 일정한 경우에 한정되지 않는바, 예를 들어 일부 반도체채널은 하나의 불균일부를 다른 반도체채널은 두 개의 불균일부를 갖는 경우도 본 발명에 포함된다. 다만, 각 서브픽셀의 휘도차이를 줄이기 위하여 각 반도체채널이 갖는 불균일부의 수가 동일한 것이 바람직하다.
본 실시예에 있어서는 각 반도체채널의 횡방향 간격과 불균일부의 횡방향 간격 간에 정수배의 관계가 있어야 하며, 반도체층 형성후 반도체채널을 형성할 때 각 반도체채널이 불균일부를 포함하도록 해야 한다. 특히 상기 구동 박막트랜지스터의 반도체채널은, 비결정질실리콘을 다결정질실리콘으로 결정화시키기 위하여 조사되는 레이저빔의 단축길이와, 상기 레이저빔이 오버랩되지 않는 부분의 비율을 곱한 수치의 길이를 갖는 것이 바람직하다.
본 실시예에 따르면, 각 반도체채널이 동일한 수의 불균일부를 포함하기 때문에 서브픽셀들 간에 휘도 차이가 없고, 따라서 매우 균일한 휘도를 보이므로 화상의 품질이 향상된다는 장점이 있다.
도 14 를 참조하여 본 발명에 따른 제5실시예를 상기 제4실시예와 상이한 사항을 중심으로 설명한다. 본 실시예가 제4실시예와 상이한 점은 반도체채널(80)들 모두가 불균일부를 포함하지 않도록 형성된다는 것이다. 즉, 상기 구동 박막트랜지스터들의 반도체채널들은 상기 불균일부 사이에 형성된다. 본 실시예에 있어서도 반도체채널들은 지그재그 형태로 배열되는 것이 아니라 직선(L6)을 따라 열을 지어 배열되지만, 각 반도체채널은 불균일부(M)들 사이에 형성된다.
본 실시예에 있어서 각 반도체채널의 횡방향 간격과 불균일부의 횡방향 간격 간에 정수배의 관계가 있어야 하며, 반도체층 형성후 반도체채널을 형성할 때 각 반도체채널이 불균일부 사이에 배치되도록 해야 한다.
본 실시예에 따르면, 각 반도체채널이 불균일부를 포함하지 않기 때문에 서브픽셀들 간에 휘도 차이가 없고, 따라서 매우 균일한 휘도를 보이므로 화상의 품질이 향상된다는 장점이 있다.
본 발명에 의하여, 서브픽셀의 휘도 차이로 인한 줄무늬가 발생하지 않고, 따라서 화상품질이 향상된 평판표시소자가 제공된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1 은 평판표시소자의 회로를 도시하는 회로도이고, J
도 2 는 도 1 의 A 부분을 도시하는 개략도이고,
도 3 은 도 1 의 B 부분을 도시하는 개략도이고,
도 4a 는 도 3 의 Ⅳ-Ⅳ 선을 따라 취한 전계발광소자의 단면도이고,
도 4b 는 도 3 의 Ⅳ-Ⅳ 선을 따라 취한 액정표시소자의 단면도이고,
도 5 는 반도체층의 결정화 공정을 도시하는 사시도이고,
도 6 은 결정화 공정이 완료된 상태의 반도체층을 도시하는 평면도이고,
도 7 은 결정화 공정이 완료된 반도체층의 위치별 도전성을 도시하는 그래프이고,
도 8 은 종래의 평판표시소자의 반도체채널의 배열을 도시하는 개략도이고,
도 9 는 도 2 에 대응하여 본 발명의 제1실시예에 따른 평판표시소자를 도시하는 개략도이고,
도 10 은 도 8 에 대응하여 본 발명의 제1실시예에 따른 평판표시소자의 반도체채널의 배열을 도시하는 개략도이고,
도 11 은 도 8 에 대응하여 본 발명의 제2실시예에 따른 평판표시소자를 도시하는 개략도이고,
도 12 는 도 8 에 대응하여 본 발명의 제3실시예에 따른 평판표시소자의 반도체채널의 배열을 도시하는 개략도이고,
도 13 은 도 8 에 대응하여 본 발명의 제4실시예에 따른 평판표시소자의 반도체채널의 배열을 도시하는 개략도이고,
도 14 는 도 8 에 대응하여 본 발명의 제5실시예에 따른 평판표시소자의 반도체채널의 배열을 도시하는 개략도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10: 제1박막트랜지스터 11: 제1게이트전극
12: 제1소스전극 13: 제1드레인전극
20: 제1도선 30: 제2도선
40: 스토리지 커패시터 50: 제2박막트랜지스터
51: 제2게이트전극 52: 제2소스전극
53: 제2드레인전극 60: 발광부
61: 제1전극 62: 제2전극
70: 제3도선 80: 반도체채널
80a: 비정질 반도체층 80b: 다결정질 반도체층
80c: 레이저광선 81: 기판
82: 버퍼층 87: 발광층
91: 제1기판 102: 제2기판
H: 수평구동회로 V: 수직구동회로
L1: 제1배열선 L2: 제2배열선
L3: 제3배열선 L4: 제4배열선
L5: 제5배열선 L6: 제6배열선
M: 불균일부
Claims (15)
- 구동 박막트랜지스터, 상기 구동 박막트랜지스터에 의하여 구동되는 제1전극, 및 상기 제1전극과 함께 발광부를 구동하는 제2전극을 구비한 서브픽셀들이 매트릭스 형태로 배열된 평판표시소자로서,상기 구동 박막트랜지스터의 반도체채널을 형성하는 반도체층에는 복수개의 직선들 상의 불균일부들이 형성되어 있고, 일 열의 구동 박막트랜지스터의 반도체채널들 각각을 연결하는 선은 상기 불균일부와 평행하지 않은 것을 특징으로 하는 평판표시소자.
- 제 1 항에 있어서,상기 구동 박막트랜지스터의 반도체채널들을 연결하는 선은 직선이 아닌 것을 특징으로 하는 평판표시소자.
- 제 2 항에 있어서,상기 구동 박막트랜지스터의 반도체채널들을 연결하는 선은 지그재그 형태를 갖는 것을 특징으로 하는 평판표시소자.
- 제 3 항에 있어서,상기 지그재그 형태는 규칙적인 지그재그 형태인 것을 특징으로 하는 평판표시소자.
- 제 3 항에 있어서,상기 지그재그 형태는 불규칙적인 지그재그 형태인 것을 특징으로 하는 평판표시소자.
- 제 3 항에 있어서,상기 지그재그 형태는 2단의 지그재그 형태인 것을 특징으로 하는 평판표시소자.
- 제 3 항에 있어서,상기 지그재그 형태는 3단의 지그재그 형태인 것을 특징으로 하는 평판표시소자.
- 제 1 항 내지 제 7 항 중의 어느 한 항에 있어서,상기 불균일부들은 일정한 간격으로 형성된 것을 특징으로 하는 평판표시소자.
- 제 3 항 내지 제 7 항 중의 어느 한 항에 있어서,상기 불균일부들은 일정한 간격으로 형성되고, 상기 지그재그 형태의 폭은 상기 불균일부의 폭보다 큰 것을 특징으로 하는 평판표시소자.
- 구동 박막트랜지스터, 상기 구동 박막 트랜지스터에 의하여 구동되는 제1전극, 및 상기 제1전극과 함께 발광부를 구동하는 제2전극을 구비한 서브픽셀들이 매트릭스 형태로 배열된 평판표시소자로서,상기 구동 박막트랜지스터의 반도체채널을 형성하는 반도체층에는 복수개의 직선들 상의 불균일부들이 형성되어 있고, 상기 구동 박막트랜지스터들의 반도체채널들 각각은 불균일부를 구비한 것을 특징으로 하는 평판표시소자.
- 제 10 항에 있어서,상기 반도체채널 각각은 동일한 수의 불균일부를 구비한 것을 특징으로 하는 평판표시소자.
- 제 11 항에 있어서,상기 구동 박막트랜지스터의 반도체채널은, 비결정질실리콘을 다결정질실리콘으로 결정화시키기 위하여 조사되는 레이저빔의 단축길이와, 상기 레이저빔이 오버랩되지 않는 부분의 비율을 곱한 수치의 길이를 갖는 것을 특징으로 하는 평판표시소자.
- 제 10 항 내지 제 12 항 중의 어느 한 항에 있어서,상기 불균일부들은 일정한 간격으로 형성된 것을 특징으로 하는 평판표시소자.
- 구동 박막트랜지스터, 상기 구동 박막트랜지스터에 의하여 구동되는 제1전극, 및 상기 제1전극과 함께 발광부를 구동하는 제2전극을 구비한 서브픽셀들이 매트릭스 형태로 배열된 평판표시소자로서,상기 구동 박막트랜지스터의 반도체채널을 형성하는 반도체층에는 복수개의 직선들 상의 불균일부들이 형성되어 있고, 상기 구동 박막트랜지스터들의 반도체채널들은 상기 불균일부 사이에 형성된 것을 특징으로 하는 평판표시소자.
- 제 14 항에 있어서,상기 불균일부들은 일정한 간격으로 형성된 것을 특징으로 하는 평판표시소자.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0027071A KR100528913B1 (ko) | 2003-04-29 | 2003-04-29 | 평판표시소자 |
| US10/754,546 US7196747B2 (en) | 2003-04-29 | 2004-01-12 | Flat panel display comprising semiconductor layer with heterogeous lines |
| EP10173951.4A EP2249391B1 (en) | 2003-04-29 | 2004-01-19 | Flat panel display |
| EP04090017A EP1473778B1 (en) | 2003-04-29 | 2004-01-19 | Flat panel display |
| CNB2004100033285A CN1276400C (zh) | 2003-04-29 | 2004-01-20 | 平板显示器 |
| CN2005101370647A CN1783501B (zh) | 2003-04-29 | 2004-01-20 | 平板显示器 |
| JP2004108960A JP2004326096A (ja) | 2003-04-29 | 2004-04-01 | 平板表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0027071A KR100528913B1 (ko) | 2003-04-29 | 2003-04-29 | 평판표시소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040092761A KR20040092761A (ko) | 2004-11-04 |
| KR100528913B1 true KR100528913B1 (ko) | 2005-11-16 |
Family
ID=36773430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0027071A KR100528913B1 (ko) | 2003-04-29 | 2003-04-29 | 평판표시소자 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7196747B2 (ko) |
| EP (2) | EP1473778B1 (ko) |
| JP (1) | JP2004326096A (ko) |
| KR (1) | KR100528913B1 (ko) |
| CN (2) | CN1276400C (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008009276A (ja) * | 2006-06-30 | 2008-01-17 | Canon Inc | 表示装置及びそれを用いた情報処理装置 |
| TWI366174B (en) * | 2007-03-03 | 2012-06-11 | Au Optronics Corp | Pixel control device and display apparatus utilizing said pixel control device |
| TWI540931B (zh) * | 2010-04-01 | 2016-07-01 | 友達光電股份有限公司 | 有機電激發光元件封裝及其製造方法 |
| KR101737865B1 (ko) | 2014-07-30 | 2017-05-22 | 엘지디스플레이 주식회사 | 유기발광표시패널 |
| CN113540125B (zh) * | 2021-07-13 | 2024-01-05 | 武汉天马微电子有限公司 | 阵列基板、显示面板和显示装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3244518B2 (ja) | 1991-07-30 | 2002-01-07 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法 |
| JP2814049B2 (ja) | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH08201846A (ja) | 1995-01-25 | 1996-08-09 | Matsushita Electric Ind Co Ltd | レーザーアニール法及び液晶表示装置 |
| JP3390603B2 (ja) | 1995-05-31 | 2003-03-24 | 株式会社半導体エネルギー研究所 | レーザー処理方法 |
| JP3580033B2 (ja) | 1996-06-20 | 2004-10-20 | ソニー株式会社 | 薄膜半導体装置及びその製造方法とレーザアニール装置 |
| US5981974A (en) * | 1996-09-30 | 1999-11-09 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
| JP3357798B2 (ja) | 1996-09-30 | 2002-12-16 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2000174282A (ja) * | 1998-12-03 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4497596B2 (ja) | 1999-09-30 | 2010-07-07 | 三洋電機株式会社 | 薄膜トランジスタ及び表示装置 |
| JP5030345B2 (ja) * | 2000-09-29 | 2012-09-19 | 三洋電機株式会社 | 半導体装置 |
| JP4925528B2 (ja) | 2000-09-29 | 2012-04-25 | 三洋電機株式会社 | 表示装置 |
| JP3620490B2 (ja) | 2000-11-22 | 2005-02-16 | ソニー株式会社 | アクティブマトリクス型表示装置 |
| US6495405B2 (en) | 2001-01-29 | 2002-12-17 | Sharp Laboratories Of America, Inc. | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films |
| US20020102821A1 (en) | 2001-01-29 | 2002-08-01 | Apostolos Voutsas | Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films |
| JP4380954B2 (ja) | 2001-09-28 | 2009-12-09 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
-
2003
- 2003-04-29 KR KR10-2003-0027071A patent/KR100528913B1/ko active IP Right Grant
-
2004
- 2004-01-12 US US10/754,546 patent/US7196747B2/en not_active Expired - Lifetime
- 2004-01-19 EP EP04090017A patent/EP1473778B1/en not_active Expired - Lifetime
- 2004-01-19 EP EP10173951.4A patent/EP2249391B1/en not_active Expired - Lifetime
- 2004-01-20 CN CNB2004100033285A patent/CN1276400C/zh not_active Expired - Lifetime
- 2004-01-20 CN CN2005101370647A patent/CN1783501B/zh not_active Expired - Lifetime
- 2004-04-01 JP JP2004108960A patent/JP2004326096A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN1783501B (zh) | 2013-01-16 |
| EP2249391B1 (en) | 2019-10-02 |
| CN1276400C (zh) | 2006-09-20 |
| EP1473778A1 (en) | 2004-11-03 |
| US20040218109A1 (en) | 2004-11-04 |
| EP1473778B1 (en) | 2012-12-26 |
| CN1542706A (zh) | 2004-11-03 |
| EP2249391A3 (en) | 2012-08-22 |
| US7196747B2 (en) | 2007-03-27 |
| CN1783501A (zh) | 2006-06-07 |
| EP2249391A2 (en) | 2010-11-10 |
| JP2004326096A (ja) | 2004-11-18 |
| KR20040092761A (ko) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100382132C (zh) | 有源矩阵型有机电致发光显示装置及其制造方法 | |
| EP0842455B1 (en) | Improved tft, method of making and matrix displays incorporating the tft | |
| EP0932137B1 (en) | Display | |
| US7394446B2 (en) | Organic electroluminescence device | |
| EP3514832B1 (en) | Electroluminescence display device | |
| US7710023B2 (en) | Organic electroluminescent device and fabrication method thereof | |
| US7816687B2 (en) | Driving transistor and organic light emitting diode display having the same | |
| US20060157711A1 (en) | Thin film transistor array panel | |
| KR100277001B1 (ko) | 반사형 액정 표시 장치 | |
| KR101100959B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 표시 장치 | |
| KR100528913B1 (ko) | 평판표시소자 | |
| KR20070119240A (ko) | 박막 트랜지스터 및 이를 이용한 유기전계발광표시장치 | |
| US20040144988A1 (en) | Active matric display device including polycrystalline silicon thin film transistor and manufacturing method of the same | |
| JP4549827B2 (ja) | 有機電界発光表示装置 | |
| KR100710764B1 (ko) | 액티브 매트릭스형 디스플레이 및 그 제조 방법 | |
| KR100482328B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
| KR100603289B1 (ko) | 박막 트랜지스터를 구비한 평판 표시 장치 및 이의 제작에사용되는 마스크 | |
| WO2004042781A2 (en) | Thin film transistor array panel | |
| KR100909053B1 (ko) | 박막 트랜지스터 | |
| KR100920343B1 (ko) | 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN108508664B (zh) | 阵列基板的制作方法 | |
| KR19990048686A (ko) | 유기전계발광 디스플레이 장치 | |
| KR100551436B1 (ko) | 박막 트랜지스터 액정표시장치 및 그의 제조방법 | |
| KR20050015670A (ko) | 액정 표시 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171101 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 14 |