JP2004326096A - 平板表示素子 - Google Patents
平板表示素子 Download PDFInfo
- Publication number
- JP2004326096A JP2004326096A JP2004108960A JP2004108960A JP2004326096A JP 2004326096 A JP2004326096 A JP 2004326096A JP 2004108960 A JP2004108960 A JP 2004108960A JP 2004108960 A JP2004108960 A JP 2004108960A JP 2004326096 A JP2004326096 A JP 2004326096A
- Authority
- JP
- Japan
- Prior art keywords
- flat panel
- thin film
- panel display
- film transistor
- driving thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 118
- 239000010409 thin film Substances 0.000 claims abstract description 66
- 230000001788 irregular Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 abstract description 9
- 230000008901 benefit Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- -1 for example Substances 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- YOZHUJDVYMRYDM-UHFFFAOYSA-N 4-(4-anilinophenyl)-3-naphthalen-1-yl-n-phenylaniline Chemical compound C=1C=C(C=2C(=CC(NC=3C=CC=CC=3)=CC=2)C=2C3=CC=CC=C3C=CC=2)C=CC=1NC1=CC=CC=C1 YOZHUJDVYMRYDM-UHFFFAOYSA-N 0.000 description 1
- MBPCKEZNJVJYTC-UHFFFAOYSA-N 4-[4-(n-phenylanilino)phenyl]aniline Chemical compound C1=CC(N)=CC=C1C1=CC=C(N(C=2C=CC=CC=2)C=2C=CC=CC=2)C=C1 MBPCKEZNJVJYTC-UHFFFAOYSA-N 0.000 description 1
- AGVJBLHVMNHENQ-UHFFFAOYSA-N Calcium sulfide Chemical class [S-2].[Ca+2] AGVJBLHVMNHENQ-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Abstract
【課題】画面上に縞を生じさせずに画像品質が向上した平板表示素子を提供することを目的とする。
【解決手段】駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、前記駆動薄膜トランジスタの半導体チャンネルを形成する半導体層には直線状の不均一部が所定の間隔で形成されており、１列の駆動薄膜トランジスタの半導体チャンネルそれぞれを接続する仮想線Ｌ２は前記不均一部と平行しないことを特徴とする平板表示素子。これにより、各半導体チャンネルが不均一部を含まないためにサブピクセル間に輝度差がなく、したがって非常に均一な輝度を示して画像の品質が向上するという長所がある。
【選択図】図９
【解決手段】駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、前記駆動薄膜トランジスタの半導体チャンネルを形成する半導体層には直線状の不均一部が所定の間隔で形成されており、１列の駆動薄膜トランジスタの半導体チャンネルそれぞれを接続する仮想線Ｌ２は前記不均一部と平行しないことを特徴とする平板表示素子。これにより、各半導体チャンネルが不均一部を含まないためにサブピクセル間に輝度差がなく、したがって非常に均一な輝度を示して画像の品質が向上するという長所がある。
【選択図】図９
Description
本発明は平板表示素子に係り、より詳細には駆動薄膜トランジスタを具備したアクティブマトリックス平板表示素子に関する。
図１には通常の平板表示素子の回路図が図示されており、図２には図１のＡ部分の構成が概略的に図示されており、図３には図１のＢ部分の構成が概略的に図示されているが、図３に図示された駆動薄膜トランジスタ５０は図４（Ａ）及び図４（Ｂ）のような断面を有する。ここで、図４（Ａ）は平板表示素子が電界発光素子である場合であり、図４（Ｂ）は平板表示素子が液晶表示素子である場合であるが、いずれの場合にも駆動薄膜トランジスタの構成は同一または類似しているといえる。
図４（Ａ）及び図４（Ｂ）から分かるように、前記駆動薄膜トランジスタ５０の通電チャンネルを形成する半導体チャンネル８０は基板８１、９１上に形成されたバッファ層８２、９２上に形成されるが、この半導体チャンネルが多結晶質半導体層で形成される場合には、図５に図示されたように非晶質半導体層８０ａにレーザー光線８０ｃを照射して多結晶質半導体層８０ｂに結晶化する。このようなレーザー光線を利用した半導体層の結晶化方法、すなわちＥＬＡ（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）方法は米国特許第６，４９５，４０５号公報に開示されている。前記結晶化において、幅が狭いレーザー光線で広い面積の非晶質半導体層を結晶化するためには、非晶質半導体層の一領域にレーザーを照射した後、図５に図示された矢印方向の側方向に一定距離だけシフトを反復する。この時、前記シフトされる距離はレーザー光線の幅より狭く、通常的に前記レーザー光線の幅の１％〜１５％程度シフトされるので、８０％〜９９％の領域はオーバーラップされて結晶化される。このような方法で結晶化を進めれば一領域は数回にかけてレーザー光線を照射されて結晶化される。
しかし、このような方法で結晶化された多結晶質半導体層には図６に図示されたような直線状の縞Ｍが形成されるが、この縞は他の部分とその特性が異なるので不均一部と称する。この不均一部Ｍは、レーザー光線自体の不安定性及びエッジ部の光不均一性によって形成されるものと推定され、この部分は駆動薄膜トランジスタの作動条件によって他の領域とは異なる導電性を有するために画像の輝度不均一性の原因となる。このような事項は図７に図示された半導体層の位置による導電性グラフ（９０％のオーバーラップ条件）から分かるところ、前記導電性は前記不均一部の位置に対応して反復性を有する。
図８には、前記不均一部の位置を考慮せずに一列Ｌ１に沿って配列された従来の平板表示素子の半導体チャンネルが図示されているが、半導体チャンネルの黒／白で図示されたように半導体チャンネルの一部列は前記不均一部を含んでおらず、他の一部列は不均一部を含んでいる。
米国特許第６，４９５，４０５号公報
したがって、半導体チャンネルの導電性に差が発生するが、このためにサブピクセルに同じ信号が与えられても、不均一部を有する駆動薄膜トランジスタを具備したサブピクセルの発光部６０と不均一部のない駆動薄膜トランジスタを具備したサブピクセルの発光部６０間には輝度差があり、これは画面上に縞を生じさせて画像品質を低下させるという問題を引き起こす。
本発明は、前記のような問題を解決して、画面上に縞を生じさせずに画像品質が向上した平板表示素子を提供することを目的とする。
前記のような目的を達成するために本発明は、駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、前記駆動薄膜トランジスタは半導体層から形成された半導体チャンネルを含み、前記半導体層上には直線状の不均一部が互いに離隔されており、１列の駆動薄膜トランジスタの半導体チャンネルそれぞれを接続する仮想線は前記不均一部と平行しないことを特徴とする平板表示素子を提供する。
前記駆動薄膜トランジスタの半導体チャンネルを接続する仮想線は直線でないことが望ましく、ジグザグ状になっていることがさらに望ましい。また、前記ジグザグ状は規則的なジグザグ状であることもあり、不規則的なジグザグ状であることもある。さらに、前記ジグザグ状は２段のジグザグ状であることもあり、３段のジグザグ状であることもある。前記不均一部は一定の間隔で形成され、前記ジグザグ状の幅は前記不均一部の幅より大きいことが望ましい。
また、前記のような目的を達成するために本発明は、駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、前記駆動薄膜トランジスタは半導体層から形成された半導体チャンネルを含み、前記半導体層上には直線状の不均一部が互いに離隔されており、前記駆動薄膜トランジスタの半導体チャンネルそれぞれは少なくとも一つの不均一部を具備したことを特徴とする平板表示素子を提供する。前記半導体チャンネルそれぞれは同数の不均一部を具備することが望ましい。前記駆動薄膜トランジスタの半導体チャンネルは、非結晶質シリコンを多結晶質シリコンに結晶化させるために照射されるレーザービームの幅と、前記レーザービームがオーバーラップされていない部分の比率とを乗算した数値の長さを有することが望ましい。
さらに、前記のような目的を達成するために本発明は、駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、前記駆動薄膜トランジスタは半導体層から形成された半導体チャンネルを含み、前記半導体層上には直線状の不均一部が互いに離隔されており、前記駆動薄膜トランジスタの半導体チャンネルは前記不均一部間に形成されたことを特徴とする平板表示素子を提供する。前記不均一部は一定の間隔で形成される。
本実施例によれば、各半導体チャンネルが不均一部を含まないためにサブピクセル間に輝度差がなく、したがって非常に均一な輝度を示して画像の品質が向上するという長所がある。
添付された図面を参照して本発明の実施の形態を詳細に説明する。
図９には本発明の第１実施例による平板表示素子のサブピクセルが図示されており、図１０には第１実施例による平板表示素子の半導体チャンネルの配列が図示されている。また、この平板表示素子の回路図は図１に図示されており、一サブピクセルの構造は図３に概略的に図示されており、平板表示素子の例として図４（Ａ）には電界発光素子が図示されており、図４（Ｂ）には液晶表示素子が図示されている。
前記平板表示素子は、駆動薄膜トランジスタ５０、前記駆動薄膜トランジスタによって駆動される第１電極６１、及び前記第１電極と共に発光部を駆動する第２電極６２を具備したサブピクセルがマトリックス状に配列された平板表示素子である。前記駆動薄膜トランジスタの半導体チャンネル８０は多結晶質シリコンで形成された半導体層８０ｂがエッチングされることによって形成されるが、前記半導体層には直線状の不均一部Ｍが所定の間隔で形成されており、したがって、前記駆動薄膜トランジスタの半導体チャンネルにはその位置によって不均一部が含まれることもあり、含まれないこともある。前記不均一部の間隔は一定であることが一般的であるが、一定でない場合もありうる。
前記駆動薄膜トランジスタ５０は各サブピクセル毎に個別的に接続されてほぼマトリックス状に配列されるが、第１方向に配列された１列の薄膜トランジスタが前記第１方向に直交する第２方向に配列されることによって全体的にマトリックス状に配列される。前記第１方向とは、例えば第３導線７０が延びた方向でもあり、これに直交する方向でもある。また、駆動薄膜トランジスタの一部を構成する半導体チャンネルもほぼマトリックス状に配列される。
本実施例において、前記１列の駆動薄膜トランジスタの半導体チャンネルはこれらそれぞれを接続する仮想線Ｌ２が前記不均一部Ｍと平行しないように配列される。前記１列の半導体チャンネルを不均一部と平行しないように配列する方法は多様であるが、例えば、１列の半導体チャンネルを全体的に対角線状に配列する場合（図示せず）がある。この場合には、前記１列の半導体チャンネルを接続する仮想線が直線をなすが、前記不均一部と所定の角度をなすので不均一部と平行にならない。
１列の半導体チャンネルの他の配列方法として、半導体チャンネルが直線を形成しないように配列する方法がある。その代表的な方法としては、図９及び図１０に図示されたようにこれらをジグザグ状に配列する方法がある。この場合には１列をなす半導体チャンネルが規則的にジグザグ状Ｌ２で配列されている。本実施例では不均一部の間隔が一定である場合を想定しているが、この場合に前記ジグザグ状の幅、すなわち半導体チャンネルを接続する仮想線Ｌ２の最右側地点と最左側地点間の水平距離は前記不均一部Ｍの幅より長いことが望ましい。前記ジグザグ状の幅が狭すぎれば前記仮想線Ｌ２が実質的に直線と同一になるからである。
図１０には、半導体チャンネルのうち不均一部Ｍを含んでいる半導体チャンネルはその内部を黒く表示し、不均一部を含んでいない半導体チャンネルはその内部を白く図示した。半導体チャンネルを図１０に図示されたように規則的なジグザグ状に配列することによって、１列の半導体チャンネル全体が不均一部を含んでいる場合と、１列の半導体チャンネル全体が不均一部を含んでいない場合とが防止される。したがって、不均一部を含んでいるかどうかによる輝度差が１列に発生せずに画面全体に均一に分布され、結局作動時に画面上に縞が生じなくなる。輝度差を有するサブピクセルが画面全体に均一に分布されれば、輝度差を肉眼で識別し難くて画像の品質が向上する。
第１実施例の変形例として、２以上の隣接した半導体チャンネルを縛ってジグザグに配列する場合がありえる。すなわち、ジグザグ状が図１０に図示されたように左側及び右側に折れる２段ジグザグ状である場合に、左側に２つの半導体チャンネルが連続して配置され、その次に右側に２つの半導体チャンネルが連続して配置される形態が反復されたジグザグ状も可能である。もちろん３つの半導体チャンネルを縛ってジグザグ状に配列することもできる。
以下、前記平板表示素子の全体的な構成及び作動について説明する。
図１には平板表示素子に使われる回路の一実施例が図示されている。前記回路はスイッチング薄膜トランジスタ１０、駆動薄膜トランジスタ５０、ストレージキャパシタ４０、及び発光部６０を具備するが、前記スイッチング薄膜トランジスタの第１ソース電極１２は第１導線２０によって水平駆動回路Ｈに接続され、スイッチング薄膜トランジスタの第１ゲート電極１１は第２導線３０によって垂直駆動回路Ｖに接続され、スイッチング薄膜トランジスタの第１ドレイン電極１３はストレージキャパシタの第１キャパシタ電極４１及び駆動薄膜トランジスタ５０の第２ゲート電極５１と接続される。前記ストレージキャパシタの第２キャパシタ電極４２及び駆動薄膜トランジスタの第２ソース電極５２は第３導線７０と接続され、駆動薄膜トランジスタの第２ドレイン電極５３は発光部６０の第１電極６１と接続され、発光部の第２電極６２は前記第１電極と所定の間隙をおいて第１電極に対向して配置され、第１電極と第２電極間には平板表示素子の種類によって有機物、無機物、または液晶などが配置される。
図３には、前記スイッチング薄膜トランジスタ１０及び駆動薄膜トランジスタ５０を具備した平板表示素子の一サブピクセルが図示されている。図３には電気が通じる部分だけ図示され、図４（Ａ）及び図４（Ｂ）に図示された基板８１、９１、バッファ層８２、９２、各種絶縁層８３、８４、８５、平坦化層８６、発光層８７、液晶層９８、第２電極６２、偏光層１０３、配向層９７、９９、カラーフィルタ層１０１は図示されなかった。図３の各構成部分が重なった部分のうち、斜線が引かれた部分だけ通電されるように接続されている。
前記第１ゲート電極１１に電圧が印加されれば第１ソース電極１２と第１ドレイン電極１３とを接続する半導体チャンネルに導電チャンネルが形成されるが、この時、前記第１導線によって第１ソース電極１２に電荷が供給されれば第１ドレイン電極１３に電荷が移動する。第３導線７０には前記一サブピクセルによって表現される輝度を決定する電荷量が供給され、前記第１ドレイン電極によって第２ゲート電極５１に電荷が供給されれば第２ソース電極５２の電荷が第２ドレイン電極５３に移動して発光部の第１電極５３（６１）を駆動する。前記ストレージキャパシタ４０は第１電極の作動を維持するかまたは駆動速度を向上させる機能を行う。参考的に、前記スイッチング薄膜トランジスタと駆動薄膜トランジスタとの断面構造は互いに類似しており、接続される隣接構成要素は相異なる。
図４（Ａ）に図示された電界発光素子は基板８１、駆動薄膜トランジスタ５０、第１導線２０、第２導線３０、及び第１電極６１、発光層８７、及び第２電極６２を具備する。電界発光素子が背面発光型である場合には前記基板８１が透明な素材、例えばガラスで形成され、前記第２電極はアルミニウムのように反射率の良好な金属素材で形成されることが望ましい。電界発光素子が全面発光型の場合には前記第２電極が透明な導電体、例えばＩＴＯで形成され、第１電極は反射率が良い金属素材で形成されることが望ましい。
前記基板上には全体的にバッファ層８２が形成され、その上には半導体層８０が形成され、その上には全体的に第１絶縁層８３が形成され、その上には第２ゲート電極５１が所定パターンで形成され、その上には全体的に第２絶縁層８４が形成される。第２絶縁層が形成された後にはドライエッチングなどの工程によって前記第１絶縁層及び第２絶縁層をエッチングして前記半導体層から半導体チャンネル８０を形成し、その一部分を所定のパターンで形成される第２ソース電極５２及び第２ドレイン電極５３と接続させる。前記第２ソース電極５２及び第２ドレイン電極５３が形成された後にはこれら上に第３絶縁層８５を形成し、その一部をエッチングして第２ドレイン電極５３と第１電極６１との導電通路を形成する。前記第３絶縁層上に第１電極を形成した後には平坦化層８６を形成し、第１電極に対応する部分をエッチングする。その後、前記第１電極上に発光層８７を形成し、発光層上に第２電極６２を形成する。
前記駆動薄膜トランジスタ５０は第２ソース電極５２、第２ドレイン電極５３、第２ゲート電極５１、及び半導体チャンネル８０を具備するが、一般的に前記第２ソース電極５２と第２ドレイン電極５３とは同じ水平面上で互いに間隙をおいて配置されるものの前記半導体チャンネル８０によって通電されるようにそれぞれ半導体チャンネルと接続され、前記第２ゲート電極５１は第２ソース電極、第２ドレイン電極、及び半導体チャンネルと絶縁されるものの前記半導体チャンネルの上側、そして第２ソース電極と第２ドレイン電極間に配置される。一方、薄膜トランジスタは前記電極及び半導体層の配置構造によってスタガ型、逆スタガ型及びコプラナー型、逆コプラナー型に区切られるが、本実施例ではコプラナー型を例として説明するが、本発明がこれに限定されることではない。本実施例においては前記第１導線はデータを伝送するデータラインに該当し、第２導線はスキャンラインに該当するとする。
図４（Ａ）を参照して電界発光素子の構造を詳細に説明する。電界発光素子においては前記第１電極６１上に発光層８７が形成され、前記発光層上に第２電極６２が形成される。電界発光素子は有機電界発光素子と無機電界発光素子とに区切られるところ、有機電界発光素子の場合には前記発光層が大きく電子輸送層、発光物質層、及びホール輸送層で構成され、無機電界発光素子の場合には前記第１電極及び第２電極それぞれと発光層間に絶縁層が介在される。
有機電界発光素子の発光物質層を形成する有機物としては、フタロシアニン（ＣｕＰｃ）、Ｎ，Ｎ−ジ（ナフタレン−１−イル）−Ｎ，Ｎ’−ジフェニル−ベンジジン（ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（Ａｌｑ３）等が利用されるが、前記第１電極及び第２電極に電荷を供給すればホールと電子とが結合されて励起子を生成し、この励起子が励起状態から基底状態に変わるにつれて前記発光物質層が発光する。
無機電界発光素子の場合には、前記第１電極及び第２電極の内側面に配置された絶縁層間の無機物層が発光するが、前記無機物としては金属硫化物であるＺｎＳ、ＳｒＳ、ＣｓＳなどが利用され、最近ではＣａＣａ２Ｓ４、ＳｒＣａ２Ｓ４などのアルカリ土類カルシウム硫化物と金属酸化物なども利用されている。前記無機物と共に発光層を形成する発光中心原子ではＭｎ、Ｃｅ、Ｔｂ、Ｅｕ、Ｔｍ、Ｅｒ、Ｐｒ、Ｐｂなどを含む遷移金属またはアルカリ希土類金属が利用される。前記第１電極及び第２電極に電圧を加えれば電子が加速されて発光中心原子と衝突するが、この時、発光中心原子の電子がさらに高いエネルギー準位に励起されていて基底状態に遷移され、これにより前記無機物層が発光する。
以下、図４（Ｂ）を参照して液晶表示素子の前記電界発光素子と相異なる事項を中心として説明する。前記液晶表示素子は第１基板９１、駆動薄膜トランジスタ５０、第１導線２０、第２導線３０、第１電極６１、第１配向層９７、第２基板１０２、第２電極６２、第２配向層９９、液晶層９８、及び偏光層１０３を具備するが、第１基板は電界発光素子の基板８１に対応する。前記第２基板１０２は前記第１基板とは別途に製造され、その内側面にはカラーフィルタ層１０１が形成される。第２電極６２は前記カラーフィルタ層上に形成される。第１電極６１と第２電極６２上にはそれぞれ第１配向層９７と第２配向層９９とが形成されるが、これらはこれらの間に形成される液晶層９８の液晶を配向する。偏光層１０３は前記第１基板と第２基板との外面に形成される。スペーサ１０４は前記第１基板と第２基板間の間隔を維持させる。
前記液晶表示素子は前記液晶の配列によって光を通過または通過させないが、この液晶は前記第１電極と第２電極間の電位差によってその配列が決定され、前記液晶層を通過した光は前記カラーフィルタ層１０１の色を帯びるようになって画像を具現する。
図１１を参照して本発明による第２実施例の前記第１実施例と相異なる事項を中心として説明する。本実施例が第１実施例と相異なる点は半導体チャンネルが形成するジグザグ状Ｌ３が不規則的であるということである。本発明の半導体チャンネルの配列形態が必ず規則的に左右に往復するジグザグ状に限定されることではないので、本実施例のように不規則的に往復するジグザグ状も本発明の範囲に属する。前記第１実施例の場合のように半導体チャンネルを規則的に配列せずに本実施例のように不規則的に配列しても第１実施例から得られる効果と類似した効果を得られる。
図１２を参照して本発明による第３実施例を前記第２実施例と相異なる事項を中心として説明する。本実施例が第２実施例と相異なる点は、半導体チャンネルが形成するジグザグ状Ｌ４が不規則な３段のジグザグ状であるという点である。本発明でいうジグザグ状が必ず２段のジグザグ状に限定されることではないので、本実施例の場合のように不規則な３段のジグザグ状も本発明の範囲に属する。前記第２実施例の場合のように半導体チャンネルを２段に配列せずに本実施例のように不規則な３段に配列しても第２実施例から得られる効果と類似した効果を得られる。本実施例の変形例として、１列の半導体チャンネルを規則的な３段のジグザグ状に構成することもできる。１列の半導体チャンネルを３段のジグザグ状に配列する場合にも前記第１実施例と類似した効果を得られ、特に前記不均一部の間隔が広い場合に有利である。
図１３を参照して本発明による第４実施例の前記第１実施例と相異なる事項を中心として説明する。本実施例が第１実施例と相異なる点は、半導体チャンネル８０いずれも不均一部を含むように形成されるということである。
本実施例による平板表示素子は駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、前記駆動薄膜トランジスタの半導体チャンネルを形成する半導体層には直線状の不均一部が所定の間隔で形成されており、前記駆動薄膜トランジスタの半導体チャンネルいずれも不均一部を具備する。
すなわち、半導体チャンネルはジグザグ状に配列されることではなく仮想線Ｌ５に沿って平行に配列され、各半導体チャンネルいずれも不均一部Ｍを具備する。図１３には、一つの半導体チャンネルが一つの不均一部を具備していると図示されているが、一つの半導体チャンネルが２以上の不均一部を含むことも本発明の範囲に含まれる。また、本発明は各半導体チャンネルが有する不均一部の数が一定な場合に限定されず、例えば一部の半導体チャンネルは一つの不均一部を、他の半導体チャンネルは二つの不均一部を有する場合も本発明に含まれる。但し、各サブピクセルの輝度差を減らすために各半導体チャンネルが有する不均一部の数が同一であることが望ましい。
本実施例においては、各半導体チャンネルの横方向間隔と不均一部の横方向間隔間に整数倍の関係があることが望ましく、半導体層の形成後に半導体チャンネルを形成する時、各半導体チャンネルが不均一部を含む必要がある。特に前記駆動薄膜トランジスタの半導体チャンネルは、非結晶質シリコンを多結晶質シリコンに結晶化させるために照射されるレーザービームの幅と、前記レーザービームがオーバーラップされていない部分との比率を乗算した数値の長さを有することが望ましい。
本実施例によれば、各半導体チャンネルが同数の不均一部を含むためにサブピクセル間に輝度差がなく、したがって非常に均一な輝度を示すので画像の品質が向上するという長所がある。
図１４を参照して本発明による第５実施例の前記第４実施例と相異なる事項を中心として説明する。本実施例が第４実施例と相異なる点は、半導体チャンネル８０のいずれも不均一部を含まないように形成されるということである。すなわち、前記駆動薄膜トランジスタの半導体チャンネルは前記不均一部間に形成される。本実施例においても、半導体チャンネルはジグザグ状に配列されることではなく仮想線Ｌ６に沿って平行に配列されるが、各半導体チャンネルは不均一部Ｍ間に形成される。
本実施例において各半導体チャンネルの横方向間隔と不均一部の横方向間隔間に整数倍の関係があることが望ましく、半導体層形成後に半導体チャンネルを形成する時、各半導体チャンネルを不均一部間に配置する必要がある。
本発明は図面に図示された実施例を参考として説明されたが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形及び均等な他の実施例が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想によって定められねばならない。
本発明は、薄膜トランジスタによって駆動されるアクティブマトリックス平板表示素子に適用できる。
Ｖ 垂直駆動回路
Ｌ２ 仮想線
Ｈ 水平駆動回路
Ｌ２ 仮想線
Ｈ 水平駆動回路
Claims (15)
- 駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、
前記駆動薄膜トランジスタは半導体層から形成された半導体チャンネルを含み、前記半導体層上には直線状の不均一部が互いに離隔されており、１列の駆動薄膜トランジスタの半導体チャンネルそれぞれを接続する仮想線は前記不均一部と平行しないことを特徴とする平板表示素子。 - 前記駆動薄膜トランジスタの半導体チャンネルを接続する仮想線は直線でないことを特徴とする請求項１に記載の平板表示素子。
- 前記駆動薄膜トランジスタの半導体チャンネルを接続する仮想線はジグザグ状になっていることを特徴とする請求項２に記載の平板表示素子。
- 前記ジグザグ状は規則的なジグザグ状であることを特徴とする請求項３に記載の平板表示素子。
- 前記ジグザグ状は不規則的なジグザグ状であることを特徴とする請求項３に記載の平板表示素子。
- 前記ジグザグ状は２段のジグザグ状であることを特徴とする請求項３に記載の平板表示素子。
- 前記ジグザグ状は３段のジグザグ状であることを特徴とする請求項３に記載の平板表示素子。
- 前記不均一部は一定の間隔で形成されたことを特徴とする請求項１に記載の平板表示素子。
- 前記不均一部は一定の間隔で形成され、前記ジグザグ状の幅は前記不均一部の幅より大きいことを特徴とする請求項３に記載の平板表示素子。
- 駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、
前記駆動薄膜トランジスタは半導体層から形成された半導体チャンネルを含み、前記半導体層上には直線状の不均一部が互いに離隔されており、前記駆動薄膜トランジスタの半導体チャンネルそれぞれは少なくとも一つの不均一部を具備したことを特徴とする平板表示素子。 - 前記半導体チャンネルそれぞれは同数の不均一部を具備したことを特徴とする請求項１０に記載の平板表示素子。
- 前記駆動薄膜トランジスタの半導体チャンネルは、非結晶質シリコンを多結晶質シリコンに結晶化させるために照射されるレーザービームの幅と、前記レーザービームがオーバーラップされていない部分の比率とを乗算した数値の長さを有することを特徴とする請求項１１に記載の平板表示素子。
- 前記不均一部は一定の間隔で形成されたことを特徴とする請求項１０に記載の平板表示素子。
- 駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、
前記駆動薄膜トランジスタは半導体層から形成された半導体チャンネルを含み、前記半導体層上には直線状の不均一部が互いに離隔されており、前記駆動薄膜トランジスタの半導体チャンネルは前記不均一部間に形成されたことを特徴とする平板表示素子。 - 前記不均一部は一定の間隔で形成されたことを特徴とする請求項１４に記載の平板表示素子。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0027071A KR100528913B1 (ko) | 2003-04-29 | 2003-04-29 | 평판표시소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004326096A true JP2004326096A (ja) | 2004-11-18 |
Family
ID=36773430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004108960A Pending JP2004326096A (ja) | 2003-04-29 | 2004-04-01 | 平板表示素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7196747B2 (ja) |
| EP (2) | EP1473778B1 (ja) |
| JP (1) | JP2004326096A (ja) |
| KR (1) | KR100528913B1 (ja) |
| CN (2) | CN1276400C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016033661A (ja) * | 2014-07-30 | 2016-03-10 | エルジー ディスプレイ カンパニー リミテッド | 有機発光表示パネル |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008009276A (ja) * | 2006-06-30 | 2008-01-17 | Canon Inc | 表示装置及びそれを用いた情報処理装置 |
| TWI366174B (en) * | 2007-03-03 | 2012-06-11 | Au Optronics Corp | Pixel control device and display apparatus utilizing said pixel control device |
| TWI540931B (zh) * | 2010-04-01 | 2016-07-01 | 友達光電股份有限公司 | 有機電激發光元件封裝及其製造方法 |
| CN113540125B (zh) * | 2021-07-13 | 2024-01-05 | 武汉天马微电子有限公司 | 阵列基板、显示面板和显示装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3244518B2 (ja) | 1991-07-30 | 2002-01-07 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法 |
| JP2814049B2 (ja) * | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH08201846A (ja) | 1995-01-25 | 1996-08-09 | Matsushita Electric Ind Co Ltd | レーザーアニール法及び液晶表示装置 |
| JP3390603B2 (ja) | 1995-05-31 | 2003-03-24 | 株式会社半導体エネルギー研究所 | レーザー処理方法 |
| JP3580033B2 (ja) | 1996-06-20 | 2004-10-20 | ソニー株式会社 | 薄膜半導体装置及びその製造方法とレーザアニール装置 |
| JP3357798B2 (ja) | 1996-09-30 | 2002-12-16 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US5981974A (en) * | 1996-09-30 | 1999-11-09 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
| JP2000174282A (ja) * | 1998-12-03 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4497596B2 (ja) | 1999-09-30 | 2010-07-07 | 三洋電機株式会社 | 薄膜トランジスタ及び表示装置 |
| JP5030345B2 (ja) * | 2000-09-29 | 2012-09-19 | 三洋電機株式会社 | 半導体装置 |
| JP4925528B2 (ja) | 2000-09-29 | 2012-04-25 | 三洋電機株式会社 | 表示装置 |
| JP3620490B2 (ja) | 2000-11-22 | 2005-02-16 | ソニー株式会社 | アクティブマトリクス型表示装置 |
| US20020102821A1 (en) * | 2001-01-29 | 2002-08-01 | Apostolos Voutsas | Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films |
| US6495405B2 (en) | 2001-01-29 | 2002-12-17 | Sharp Laboratories Of America, Inc. | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films |
| JP4380954B2 (ja) | 2001-09-28 | 2009-12-09 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
-
2003
- 2003-04-29 KR KR10-2003-0027071A patent/KR100528913B1/ko active IP Right Grant
-
2004
- 2004-01-12 US US10/754,546 patent/US7196747B2/en not_active Expired - Lifetime
- 2004-01-19 EP EP04090017A patent/EP1473778B1/en not_active Expired - Lifetime
- 2004-01-19 EP EP10173951.4A patent/EP2249391B1/en not_active Expired - Lifetime
- 2004-01-20 CN CNB2004100033285A patent/CN1276400C/zh not_active Expired - Lifetime
- 2004-01-20 CN CN2005101370647A patent/CN1783501B/zh not_active Expired - Lifetime
- 2004-04-01 JP JP2004108960A patent/JP2004326096A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016033661A (ja) * | 2014-07-30 | 2016-03-10 | エルジー ディスプレイ カンパニー リミテッド | 有機発光表示パネル |
| US9634294B2 (en) | 2014-07-30 | 2017-04-25 | Lg Display Co., Ltd. | Method of manufacturing organic light emitting display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100528913B1 (ko) | 2005-11-16 |
| EP1473778A1 (en) | 2004-11-03 |
| EP1473778B1 (en) | 2012-12-26 |
| US7196747B2 (en) | 2007-03-27 |
| CN1783501A (zh) | 2006-06-07 |
| CN1276400C (zh) | 2006-09-20 |
| CN1542706A (zh) | 2004-11-03 |
| KR20040092761A (ko) | 2004-11-04 |
| EP2249391A2 (en) | 2010-11-10 |
| EP2249391A3 (en) | 2012-08-22 |
| EP2249391B1 (en) | 2019-10-02 |
| CN1783501B (zh) | 2013-01-16 |
| US20040218109A1 (en) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100382132C (zh) | 有源矩阵型有机电致发光显示装置及其制造方法 | |
| EP3514832B1 (en) | Electroluminescence display device | |
| EP2983207B1 (en) | Organic electroluminescent array substrate, manufacturing method thereof and display device | |
| US7812895B2 (en) | Thin film transistor (TFT) array panel with TFTs having varying leakage currents | |
| KR102100261B1 (ko) | 유기발광다이오드 표시장치의 제조방법 | |
| KR20110108050A (ko) | 유기전계발광소자 및 이의 제조방법 | |
| JP2004213027A (ja) | 多結晶シリコン薄膜トランジスタ表示板及びその製造方法 | |
| WO2004010741A1 (ja) | アクティブマトリクス有機ｅｌ表示装置及びその製造方法 | |
| JP2004282066A (ja) | 薄膜トランジスタ及びこれを具備した平板表示素子 | |
| US20050212449A1 (en) | Organic EL display panel | |
| US20050162070A1 (en) | Organic electro luminescence device | |
| KR101183437B1 (ko) | 박막 트랜지스터 및 이를 이용한 유기전계발광표시장치 | |
| JP2005107168A (ja) | アクティブマトリクス型表示装置 | |
| KR100919635B1 (ko) | 능동행렬 표시장치 | |
| US20050285122A1 (en) | Light emitting display and fabrication method thereof | |
| JP2004326096A (ja) | 平板表示素子 | |
| KR100482328B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
| KR100710764B1 (ko) | 액티브 매트릭스형 디스플레이 및 그 제조 방법 | |
| US7164153B2 (en) | Thin film transistor array panel | |
| US7084081B2 (en) | Display device and method of manufacturing the same | |
| KR100603289B1 (ko) | 박막 트랜지스터를 구비한 평판 표시 장치 및 이의 제작에사용되는 마스크 | |
| KR100920343B1 (ko) | 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100637130B1 (ko) | 유기 전계 발광 표시 장치 | |
| JP2003036047A (ja) | 表示装置の駆動方法 | |
| KR100638084B1 (ko) | 유기 전계 발광 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060808 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070214 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |