KR100919635B1 - 능동행렬 표시장치 - Google Patents

능동행렬 표시장치

Info

Publication number
KR100919635B1
KR100919635B1 KR1020020088482A KR20020088482A KR100919635B1 KR 100919635 B1 KR100919635 B1 KR 100919635B1 KR 1020020088482 A KR1020020088482 A KR 1020020088482A KR 20020088482 A KR20020088482 A KR 20020088482A KR 100919635 B1 KR100919635 B1 KR 100919635B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
active matrix
electrode
display device
Prior art date
Application number
KR1020020088482A
Other languages
English (en)
Other versions
KR20040062155A (ko
Inventor
정윤호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020088482A priority Critical patent/KR100919635B1/ko
Priority to US10/742,550 priority patent/US20040144988A1/en
Publication of KR20040062155A publication Critical patent/KR20040062155A/ko
Application granted granted Critical
Publication of KR100919635B1 publication Critical patent/KR100919635B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 다수의 화소가 매트릭스 형상으로 배열되고, 상기 각 화소를 제어하는 적어도 하나 이상의 박막트랜지스터를 포함하는 능동행렬 표시장치로서, 상기 박막트랜지스터는 각각, 동일한 수, 동일한 방향, 동일간격의 규칙적인 그레인 바운더리가 존재하는 다결정 실리콘 박막을 포함하는 능동행렬 표시장치를 제공한다.

Description

능동행렬 표시장치{active matrix display device}
본 발명은 능동행렬 표시장치(active matrix display device)에 관한 것으로, 좀더 자세하게는 각 화소(pixel)에 적어도 하나 이상의 다결정 실리콘 박막트랜지스터가 포함되는 능동행렬방식의 표시장치에 관한 것이다.
근래에 들어 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 보유한 다양한 방식의 평판표시장치(flat panel display)가 개발됨에 따라, 기존의 음극선관(Cathode Ray Tube: CRT)을 대체하는 새로운 디스플레이 장치(display device)의 주류를 형성하고 있다.
이러한 평판표시장치로는 액정표시장치(liquid crystal display), 플라즈마 표시장치(plasma display panel), 전계방출표시장치(field emission display), 전기발광표시장치(electroluminescence display : ELD) 등이 소개된 바 있는데, 이중 전기발광소자는 형광체에 일정 이상의 전기장이 인가되면 빛을 발하는 전기발광(electroluminescence) 현상을 이용한다.
유기전기발광소자는 캐리어(carrier)들의 여기를 일으키는 소스(source)에 따라 무기(inorganic), 또는 유기전기발광소자(organic electroluminescence display : OELD 또는 유기 ELD)로 구분될 수 있는데, 특히 유기전기발광소자는 청색을 비롯한 모든 가시광선 영역의 빛을 발하므로 천연색 표시에 유리하고, 높은 휘도와, 직류 5V 내지 15V 정도의 낮은 전압으로 구동 가능한 장점이 있다.
또한 구동회로의 제작 및 설계가 용이하여 초박형 디스플레이 장치의 구현이 가능하고, 자체 발광이므로 명암대비가 크며, 응답시간이 수 마이크로 초(㎲) 정도로 동화상 구현에 뛰어나다. 또 시야각 제한이 없는 특징이 있다.
이 유기전기발광소자의 발광원리는 전자(electron)와 정공(hole)의 재결합에 의하므로 유기 LED(organic light emitting diode : OLED) 라 불리기도 한다.
한편, 현재에는 평판표시장치의 화상표현 기본단위인 화소(pixel)를 매트릭스(matrix) 형태로 배열하고, 박막트랜지스터(Thin Film Transistor : TFT)를 사용하여 각각을 독립적으로 제어하는 능동행렬방식(active matrix)이 널리 이용되는 바, 이하 도면을 참조하여 능동행렬방식의 유기전기발광소자에 대해 설명한다.
도 1은 일반적인 능동행렬 유기전기발광소자의 한 화소(P)에 대한 회로도로서, 교차되는 게이트라인(1)과 데이터라인(3)에 의해 각 화소(P)가 정의되고, 데이터라인(3)과 평행한 파워라인(5)이 지나고 있다.
또, 각 화소(P)에는 스위칭 박막트랜지스터(Tsw)와, 드라이빙 박막트랜지스터(Tdr)와, 스토리지캐패시터(Cst)와, 발광다이오드(D)가 포함되는데, 스위칭 박막트랜지스터(Tsw)는 게이트라인(1)에 연결된 게이트전극과, 데이터라인(3)에 연결된 소스전극과, 드라이빙 박막트랜지스터(Tdr) 게이트전극과 연결된 드레인전극을 포함한다.
그리고 드라이빙 박막트랜지스터(Tdr)는 파워라인(5)에 연결된 소스전극과, 발광다이오드(D)에 연결된 드레인전극을 포함한다. 이때 발광다이오드(D)는 유기발광층을 사이에 두고 대향하는 애노드전극(anode electrode)과 캐소드전극(cathode electrode)을 포함하는 바, 이중 애노드전극은 드라이빙 박막트랜지스터(Tdr) 드레인전극에 연결되고, 캐소드전극은 접지(ground)된다. 또, 스토리지캐패시터(Cst)는 드라이빙 박막트랜지스터(Tdr) 게이트전극 및 소스전극에 연결된다.
따라서, 게이트라인(1)을 통해 게이트신호가 인가되면 스위칭 박막트랜지스터(Tsw)가 온(on) 되고, 데이터라인(3)으로부터 데이터신호가 스위칭 박막트랜지스터(Tsw)를 통해 스토리지캐패시터(Cst)에 저장된다.
그리고 이 데이터신호는 드라이빙 박막트랜지스터(Tdr)의 게이트전극에 전달되어 드라이빙 박막트랜지스터(Tdr)를 온 시키고, 파워라인(5)으로부터 공급된 파워전압(VDD)을 발광다이오드(D)로 접속시켜 빛을 발하게 한다. 이때 발광다이오드(D)는 전류에 의해 휘도가 조절되는 전류구동방식이다.
그리고 스위칭 박막트랜지스터(Tsw)가 오프 되더라도 스토리지캐패시터(Cst)에 저장된 전압 값에 의해 드라이빙 박막트랜지스터(Tdr)가 온 상태를 유지한다. 따라서 발광다이오드(D)는 다음 프레임(frame)의 화상신호가 들어올 때까지 계속적으로 빛을 발한다.
도 2는 전술한 일반적인 능동행렬 유기전기발광소자의 한 화소(P)에 대한 평면도로서, 게이트라인(10)과 데이터라인(30)이 교차하여 화소(P)를 정의하고, 파워라인(50)이 데이터라인(30)과 나란하도록 배열되어 있음은 앞서 설명한 바와 같다.
그리고 게이트라인(10)과 데이터라인(30)이 교차하는 부분에는 스위칭 박막트랜지스터(Tsw)가, 그리고 화소(P) 내에는 드라이빙 박막트랜지스터(Tdr)가 형성되어 있다.
좀더 자세히, 이하의 설명으로 서술되는 능동행렬 유기전기발광소자의 화소(P) 구성은 얼마든지 변형 가능하지만, 일례로 스위칭 박막트랜지스터(Tsw) 게이트전극(12)은 게이트라인(10)과 이어져 있고, 이의 소스전극(32)은 데이터라인(30)과 이어져 있으며, 이의 드레인전극(42)은 드라이빙박막트랜지스터(Tdr) 게이트전극(62)과 전기적으로 연결되어 있다. 또 스위칭 박막트랜지스터(Tsw) 반도체층(66)은 이의 소스전극(32)과 제 1 콘택홀(72)을 통해서, 그리고 이의 드레인전극(42)과는 제 2 콘택홀(74)을 통해서 각각 연결된다.
그리고 드라이빙 박막트랜지스터(Tdr) 게이트전극(62)은 스위칭 박막트랜지스터(Tsw) 드레인전극(42)과 전기적으로 연결된 상태로 제 1 캐패시터전극(60)과 이어져 있고, 이의 소스전극(52)은 제 2 커패시터 전극(54) 및 파워라인(50)과 이어져 있다. 또 드라이빙박막트랜지스터(Tdr) 반도체층(68)은 이의 소스전극(52)과 제 3 콘택홀(76)을 통해서, 그리고 화소전극(80)과 제 4 콘택홀(78)을 통해서 각각 연결되어 있다.
따라서 화소전극(80)은 드라이빙박막트랜지스터(Tdr) 드레인전극이 된다.
도 3a와 도 3b는 각각 도 2의 III-III 선과, III'-III' 선을 따라 절단한 단면을 도시한 단면도로서, 전술한 도 2를 함께 참조하여 능동행렬 유기전기발광소자의 제조방법을 간단히 설명한다.
먼저, 투명 절연기판(90) 전면으로 완충막(92)이 형성된다. 이는 절연기판(90)으로부터의 불순물 침투를 방지한다.
그리고 이 완충막(92) 상부 전면에 걸쳐 다결정 실리콘 박막이 형성된 후 패턴(pattern)되어 각각, 아일랜드(island) 모양의 스위칭 박막트랜지스터(Tsw) 반도체층(66)과, 드라이빙박막트랜지스터(Tdr) 반도체층(68)을 형성한다.
이때 각각의 반도체층(66, 68)은 해당 소스 및 드레인 전극과 연결되는 부분으로 불순물이 도핑(dopping)되어 각각 소스 및 드레인 영역(32a 및 42a, 52a 및 80a)을 이루고, 해당 게이트전극(12, 62)과 오버랩되는 부분은 각각 제 1 및 제 2 액티브채널층(12a, 62a)을 이룬다.
이어, 각각의 반도체층(66, 68)이 형성된 절연기판(90) 전면으로 게이트절연막(94)이 형성된다.
그리고 이 게이트절연막(94) 상부로 제 1 금속 박막을 증착한 후 패턴하여 게이트라인(10)과, 스위칭박막트랜지스터(Tsw) 게이트전극(12)과, 드라이빙박막트랜지스터(Tdr) 게이터전극(62)과, 제 1 커패시터전극(60)을 형성한다.
다음으로 기판 전면에 걸쳐 층간절연막(96)이 형성된다.
이어 층간절연막(96)과 게이트절연막(94)을 각각 부분적으로 제거하여 스위칭박막트랜지스터(Tsw) 반도체층(66)의 소스 및 드레인영역(32a, 42a)을 각각 드러내는 제 1 및 제 2 콘택홀(72, 74)과, 드라이빙박막트랜지스터(Tdr) 소스영역(52a)을 드러내는 제 3 콘택홀(76)을 형성한다.
그리고 이 층간절연막(94) 상부로 제 2 금속 박막을 증착한 후 패턴하여 데이터라인(30)과, 스위칭박막트랜지스터(Tsw) 소스 및 드레인전극(32, 42)과, 파워라인(50)과, 제 2 캐패시터전극(54)과, 드라이빙박막트랜지스터(Tdr) 소스전극(52)을 형성한다.
따라서 스위칭박막트랜지스터(Tsw) 소스 및 드레인전극(32, 42)은 각각 제 1 및 제 2 콘택홀(72, 74)을 통해 해당 반도체층(66)의 소스 및 드레인 영역(32a, 42a)에 각각 연결되고, 드라이빙박막트랜지스터(Tdr) 소스전극(52)은 제 3 콘택홀(76)을 통해 해당 반도체층(68) 소스영역(52a)에 연결된다.
이어 보호층(98)이 기판 전면에 형성된다.
그리고 이 보호층(98), 층간절연막(96), 게이트절연막(94)을 각각 부분적으로 제거하여 드라이빙박막트랜지스터(Tdr) 반도체층(68)의 드레인영역(80a)을 드러내는 제 4 콘택홀(78)을 형성한다.
다음으로 이 보호층(98) 상에 투명 도전성 금속박막을 증착한 후 패턴하여 화소전극(80)을 형성하는데, 이는 제 4 콘택홀(78)을 통해 드라이빙박막트랜지터(Tdr) 드레인영역(80a)과 연결된다.
이 화소전극(80)은 발광다이오드의 애노드전극이 되고, 비록 도시되지는 않았지만, 화소전극(80) 상에 유기발광층이 형성된 후 그 상부로 캐소드전극이 형성된다. 이때 캐소드전극은 불투명한 도전물질로 이루어질 수 있는 바, 이상의 설명에 따른 능동행렬 유기발광소자는 절연기판(90) 배면으로 빛을 발하는 배면발광방식이 된다.
한편, 전술한 구성의 일반적인 능동행렬 유기전기발광소자에 있어서 통상 각각의 반도체층(66, 68) 재질로는 다결정 실리콘이 사용된다 하였는데, 이러한 다결정 실리콘의 전기적 특성은 결정립(grain) 크기에 영향을 받는다.
일례로 결정립의 크기가 증가할수록 전계효과 이동도가 증가되는 등 여러 가지 전기적 특성이 향상되므로, 현재 실리콘을 단결정화 하는 방법이 큰 과제로 떠오르고 있다.
최근 들어 레이저를 에너지원으로 하여 실리콘 결정의 측면성장을 유도하는 SLS(Sequential Lateral Solidification) 기술이 개발되었는데, 이는 국제특허 WO 97/45827, 한국 공개특허 2001-004129 등에 소개된 바 있다.
이 SLS 기술은 실리콘 그레인이 액상 실리콘과 고상 실리콘 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 자연법칙을 이용한 것으로, 간단히 레이저의 에너지 크기와 레이저빔(laser beam)의 조사범위를 적절히 조절하여 실리콘 그레인을 측면성장 시킴으로서, 연속적인 결정을 구현하는 방법이다.
이하, 도 4a 내지 도 4b를 참조하여, 상기한 SLS 기술로 비정질 실리콘(100a)을 결정화하는 과정을 간단히 설명한다.
먼저 도 4a 는 레이저빔을 조사하여 비정질 실리콘(100a)을 결정질 실리콘(100b)으로 결정화하는 단계 및 이 결정질 실리콘(100b)을 성장시키는 단계로서, 레이저빔은 마스크 등으로 패턴되어 비정질 실리콘에 스트라이프(stripe) 형태로 부분적 조사된다. 그리고 해당부분의 비정질실리콘을 액상화시킨다.
이러한 레이저빔의 1차 조사가 끝나면, 각 부분별로 비정질 실리콘 영역과 액상화된 실리콘 영역 계면에서 실리콘 그레인 측면성장이 진행된다.
이 실리콘 그레인 측면성장은 비정질 실리콘과 액상화된 실리콘 영역의 계면에 대해 수직으로 일어나며, 그 길이는 레이저빔의 에너지밀도, 공정온도, 비정질 실리콘의 상태 등 여러 가지 요인에 영향을 받지만, 통상 1 내지 3㎛ 정도가 된다.
이어 1차 레이저빔 조사공정으로 형성된 결정질 실리콘 일 가장자리를 오버랩(overlap)하도록 레이저빔이 2차 조사된다.
따라서 2 차 조사된 레이저빔이 닿은 부분은 상기 1 차 레이저빔이 조사되어 결정화된 영역 일 측 가장자리 부분과, 이와 인접한 비정질 실리콘 부분을 포함하는 바, 그 이유는 1차 조사된 레이저빔을 통해 형성된 결정질 실리콘과 다른 독립적인 결정 성장을 방지하기 위함이다.
그리고 이들 각 부분은 액상화 된 후 다시 결정화되는데, 1차 레이저빔 조사로 형성된 다결정 실리콘 영역의 실리콘 그레인에 연속하여 2차 액상화 된 부분에 그레인 측면성장이 이루어진다.
따라서 전술한 공정을 계속 진행하여 도 4b와 같이 모든 비정질 실리콘을 결정질 실리콘(100b)으로 결정화 할 수 있다.
이때 이 결정질 실리콘(100b)에는 실리콘 그레인 성장방향과 수직한 다수의 규칙적인 그레인 바운더리(102 : grain boundary)가 나타나는데, 이는 1차 조사된 레이저빔 패턴 사이의 간격에 해당된다.
상기의 SLS 기술을 앞서 설명한 유기전기발광소자에 적용할 경우, 마찬가지로 완충층(92)이 형성된 절연기판(90) 상에 비정질 실리콘 박막을 증착한 후 이를 결정화하여 다결정 실리콘 박막을 형성하게 된다.
그리고 이를 패턴하여 스위칭 박막트랜지스터(Tsw) 반도체층(66) 및 드라이빙박막트랜지스터(Tdr) 반도체층(68)을 각각 형성하는 바, 각 반도체층(66, 68)에는 가로 또는 세로방향으로 규칙적인 스트라이프(stripe) 형상의 그레인 바운더리가 존재한다.
이에 도 5a와 도 5b는 각각 도 2의 스위칭박막트랜지스터(Tsw)과 드라이빙박막트랜지스터(Tdr)를 확대하여 도시한 도면으로서, 설명의 편의를 위해 특히 각각의 반도체 층(66, 68)을 강조하여 도시하였으며, 중복된 부분에 대해서는 설명을 생략한다.
한편, 이들 양 도면을 비교할 경우 스위칭박막트랜지스터(Tsw) 반도체층(66)에 포함된 그레인바운더리(66a)와, 드라이빙박막트랜지스터(Tdr) 반도체층(68)에 포함된 그레인바운더리(68a) 갯수가 서로 다름을 알 수 있는데, 이와 같은 현상은 서로 다른 위치에 각 박막트랜지스터(Tsw, Tdr)가 형성됨에 따라 흔히 관찰될 수 있다.
즉, 일반적인 능동행렬 유기전기발광소자의 각 화소에는 스위칭박막트랜지스터와 드라이빙박막트랜지스터를 비롯한 적어도 두 개 이상의 박막트랜지스터가 포함되는 바, 결국 다수의 화소로 구성되는 능동행렬 유기전기발광소자 전체적으로 보면 매우 많은 수의 박막트랜지스터가 포함된다.
이때 각 박막트랜지스터에 포함되는 반도체 층을 SLS 결정화 방법으로 구현할 경우, 박막트랜지스터의 형성위치가 서로 다름에 따라 각각의 반도체 층에 존재하는 그레인바운더리의 수 또한 서로 차이날 수 있다. 이는 물론 하나의 화소 내에 형성되는 스위칭 박막트랜지스터와 드라이빙박막트랜지스터 사이에서도 쉽게 관찰되는 현상이다.
한편, 이 그레인 바운더리 부분에는 다수의 디펙트(defect)가 존재하여 전하(electron) 또는 홀(hone) 등의 캐리어(carrier)가 트랩(trap)된다. 따라서 반도체층 내에 그레인바운더리가 존재할 경우 해당 박막트랜지스터의 문턱전압이 높아지거나 동작신뢰성이 다소 저하된다.
이는 실리콘의 결정화을 위해 일반적인 SLS 기술을 사용할 경우 피할 수 없는 현상이지만, 하나의 화소 또는 하나의 표시패널 내에 포함되는 다수의 박막트랜지스터 사이에서 각각의 채널영역의 반도체층의 그레인 바운더리 개수가 심하게 차이날 경우에는 신뢰성 있는 화상표현을 기대하기 힘들다.
이는 전술한 유기전기발광소자에만 국한된 문제는 아니며, SLS 기술로 형성된 다결정 실리콘 반도체 층을 포함하는 박막트랜지스터를 구동소자로 사용하는 모든 종류의 표시장치에 공통적으로 나타나는 문제이다.
본 발명은 상기와 같은 목적을 달성하기 위하여, 다수의 화소가 매트릭스 형상으로 배열되고, 게이트전극, 소스전극, 드레인전극, 채널영역의 반도체층을 각각 포함하는 제 1 및 제 2 박막트랜지스터를 포함하는 능동행렬 표시장치로서, 상기 제 1 박막트랜지스터의 상기 채널영역의 반도체층과 상기 제 2 박막트랜지스터의 상기 채널영역의 반도체층은 동일한 수, 동일한 방향, 동일간격의 규칙적인 그레인 바운더리가 존재하는 다결정 실리콘 박막을 포함하는 능동행렬 표시장치를 제공한다. 특히 상기 다결정 실리콘 박막은 SLS 방법으로 형성되는 것을 특징으로 하며, 또 상기 능동행렬 표시장치는, 기판과; 상기 기판 상부에 형성된 화소영역을 정의하는 게이트라인 및 데이터라인과; 상기 각 화소영역에 형성되는 적어도 하나 이상의 스위칭 박막트랜지스터와; 상기 각 화소영역에 형성되는 적어도 하나 이상의 드라이빙 박막트랜지스터를 포함하는 유기전기발광소자인 것을 특징으로 한다. 또한 상기 능동행렬 표시장치는 액정표시장치인 것을 특징으로 하는 바, 이하 일례로 유기전기 발광소자에 적용된 경우를 설명한다.
도 6은 본 발명에 따른 유기전기발광소자의 한 화소(P)에 대한 회로도로서, 게이트라인(101)과 데이터라인(103)이 교차하며 화소(P)를 정의하고, 이 화소(P)에는 파워라인(105)이 지나고 있다. 또, 각 화소(P)에는 스위칭 박막트랜지스터(Tsw)와, 드라이빙 박막트랜지스터(Tdr)와, 스토리지캐패시터(Cst)와, 발광다이오드(D)가 형성된다.
이중 스위칭 박막트랜지스터(Tsw)는 게이트라인(101)과 연결된 게이트전극과, 데이터라인(103)과 연결된 소스전극과, 드라이빙 박막트랜지스터(Tdr) 게이트전극과 연결된 드레인전극을 포함하고, 드라이빙 박막트랜지스터(Tdr)는 파워라인(105)에 연결된 소스전극과, 발광다이오드(D)에 연결된 드레인전극을 포함한다.
또 발광다이오드(D)는 유기발광층을 사이에 두고 대향하는 애노드전극과 캐소드전극을 포함하는데, 이중 애노드전극은 드라이빙 박막트랜지스터(Tdr) 드레인전극에 연결되고, 캐소드전극은 접지된다. 그리고 스토리지캐패시터(Cst)는 드라이빙 박막트랜지스터(Tdr) 게이트전극 및 소스전극에 연결되어 있다.
도 7은 이러한 본 발명에 따른 능동행렬 유기전기발광소자의 한 화소(P)에 대한 평면도로서, 여러 가지 형태가 가능하겠지만 일례로, 스위칭 박막트랜지스터(Tsw) 게이트전극(112)은 게이트라인(110)과 이어져 있고, 스위칭 박막트랜지스터(Tsw) 소스전극(132)은 데이터라인(130)과 이어져 있으며, 스위칭 박막트랜지스터(Tsw) 드레인전극(142)은 드라이빙박막트랜지스터(Tdr) 게이트전극(162)과 전기적으로 연결될 수 있다.
그리고 스위칭 박막트랜지스터(Tsw)의 반도체층(166)은 스위칭 박막트랜지스터(Tsw) 소스전극(132)과 제 1 콘택홀(172)을 통해서, 그리고 스위칭 박막트랜지스터(Tsw) 드레인전극(142)과 제 2 콘택홀(174)을 통해서 각각 연결될 수 있다.
또 드라이빙 박막트랜지스터(Tdr) 게이트전극(162)은 스위칭 박막트랜지스터(Tsw) 드레인전극(142)과 전기적으로 연결된 상태로 제 1 캐패시터 전극(160)과 이어져 있고, 드라이빙 박막트랜지스터(Tdr) 소스전극(152)은 제 2 커패시터 전극(154) 및 파워라인(150)과 이어진다. 또 드라이빙박막트랜지스터 반도체층(168)은 드라이빙 박막트랜지스터(Tdr) 소스전극(152)과 제 3 콘택홀(176)을 통해서, 그리고 화소전극(180)과 제 4 콘택홀(178)을 통해 연결될 수 있다. 따라서 이 경우 화소전극(180)은 드라이빙박막트랜지스터(Tdr) 드레인전극이 된다.
이상의 구성은 일반적인 경우와 유사하다 할 수 있고, 따라서 각 화소의 동작 또한 일반적인 경우와 크게 차이나지 않는다.
한편, 도 8a와 도 8b는 각각 도 7의 VIII-VIII 선과, VIII'-VIII' 선을 따라 절단한 단면을 도시한 단면도로서, 전술한 도 7을 함께 참조하여 본 발명에 따른 능동행렬 유기전기발광소자의 제조방법을 간단히 설명한다.
먼저, 투명 절연기판(190) 전면으로 불순물 침투를 방지하는 완충막(192)을 형성한다.
그리고 이 완충막(192) 상부 전면에 걸쳐 다결정 실리콘 박막을 형성한 후 패턴하여 각각 아일랜드(island) 모양의 스위칭 박막트랜지스터(Tsw) 반도체층(166)과, 드라이빙박막트랜지스터(Tdr) 반도체층(168)을 형성한다.
이때 스위칭 박막트랜지스터(Tsw) 반도체층(166)은 스위칭 박막트랜지스터(Tsw) 소스 및 드레인 전극과 연결되는 부분으로 각각 불순물이 도핑되어 각각 소스 및 드레인 영역(132a, 142a)을 이루고, 이들 사이로 스위칭 박막트랜지스터(Tsw) 게이트전극(112)과 오버랩되는 제 1 액티브채널층(112a)이 형성된다. 또 드라이빙 박막트랜지스터(Tdr) 반도체층(168)은 드라이빙 박막트랜지스터(Tdr) 소스 및 드레인 전극과 연결되는 부분으로 각각 불순물이 도핑되어 소스 및 드레인 영역(152a, 80a)을 이루고, 이들 사이로 드라이빙 박막트랜지스터(Tsw) 게이트전극(162)과 오버랩되는 제 2 액티브채널층(162a)을 이루게 된다.
이어, 이들 스위칭박막트랜지스터(Tsw) 및 드라이빙박막트랜지스터(Tdr) 반도체층(166, 168)이 형성된 절연기판(190) 전면으로 게이트절연막(194)이 형성된다.
그리고 이 게이트절연막(194) 상부로 제 1 금속 박막을 증착한 후 패턴하여 게이트라인(110)과, 스위칭박막트랜지스터(Tsw)의 게이트전극(112)과, 드라이빙박막트랜지스터(Tdr)의 게이터전극(162)과, 제 1 커패시터전극(160)을 형성한다.
다음으로 기판 전면에 걸쳐 층간절연막(196)이 형성된다.
그리고 층간절연막(196)과 게이트절연막(194)을 각각 부분적으로 제거하여 스위칭박막트랜지스터(Tsw) 반도체층(166)의 소스 및 드레인영역(132a, 142a)을 각각 드러내는 제 1 및 제 2 콘택홀(172, 174)과, 드라이빙박막트랜지스터(Tdr) 소스영역(152a)을 드러내는 제 3 콘택홀(176)을 형성한다.
이어 이 층간절연막(194) 상부로 제 2 금속 박막을 증착한 후 패턴하여 데이터라인(130)과, 스위칭박막트랜지스터(Tsw)의 소스 및 드레인전극(132, 142)과, 파워라인(150)과, 제 2 캐패시터전극(54)과, 드라이빙박막트랜지스터(Tdr) 소스전극(152)을 형성한다.
따라서 스위칭박막트랜지스터(Tsw) 소스 및 드레인전극(132, 142)은 각각 제 1 및 제 2 콘택홀(172, 174)을 통해 해당 반도체층(166)의 소스 및 드레인 영역(132a, 142a)에 각각 연결되고, 드라이빙박막트랜지스터(Tdr) 소스전극(152)은 제 3 콘택홀(176)을 통해 해당 반도체층(168) 소스영역(152a)에 연결된다.
이어 보호층(198)이 기판 전면에 형성된다.
그리고 이 보호층(198), 층간절연막(196), 게이트절연막(194)을 각각 부분적으로 제거하여 드라이빙박막트랜지스터(Tdr) 반도체층(168) 드레인영역(180a)을 드러내는 제 4 콘택홀(78)을 형성한다.
다음으로 이 보호층(98) 상에 투명 도전성 금속박막을 증착한 후 패턴하여 화소전극(180)을 형성하는데, 이는 제 4 콘택홀(178)을 통해 드라이빙박막트랜지터(Tdr) 드레인영역(80a)과 연결된 상태로 각 화소(P)에 대응된다.
이 화소전극(180)은 발광다이오드의 애노드전극이 되고, 비록 도시되지는 않았지만, 화소전극(180) 상에 유기발광층이 형성된 후 그 상부로 캐소드전극이 형성된다.
이때 캐소드전극은 불투명한 도전물질로 이루어질 수 있는데, 따라서 이상의 설명에 따른 본 발명에 따른 능동행렬 유기발광소자 역시 절연기판(190) 배면으로 빛을 발하는 배면발광방식이 된다.
이상의 구성을 가지는 본 발명에 따른 능동행렬 유기전기발광소자는 스위칭박막트랜지스터(Tsw) 반도체층(166)과, 드라이빙박막트랜지스터(Tdr) 반도체층(168)을 각각 다결정 실리콘 박막으로 형성하는데, 이 다결정 실리콘 박막은 비정질 실리콘 박막을 SLS 기술로 결정화한 것을 특징을 하며, 특히 동일 수로, 동일방향을 향하는 동일간격의 그레인 바운더리를 가지는 것을 특징으로 한다.
이때 SLS 방법에 대해서는 앞서 설명한 바 있고, 그 내용은 본 발명에 동일하게 적용될 수 있다.
따라서 스위칭 박막트랜지스터(Tsw)와 드라이빙박막트랜지스터(Tdr)는 서로 유사한 전기적 특성을 갖게 되는데, 도 9a와 도 9b는 각각 도 7의 스위칭박막트랜지스터(Tsw)와, 드라이빙박막트랜지스터(Tdr) 일부를 도시한 도면이다. 특히 이들 도면은 설명의 편의를 위해 각각의 반도체 층(166, 168)을 강조하여 도시한 도면으로서, 중복된 부분에 대해서는 설명을 생략한다.
상기 두 도면을 비교하면 스위칭박막트랜지스터(Tsw) 반도체층(166)과, 드라이빙박막트랜지스터(Tdr) 채널영역의 반도체층(168)에 존재하는 그레인바운더리(166a, 168a)가 서로 동일한 수로, 동일한 형태를 가지고 있음을 쉽게 확인할 수 있는데, 각 박막트랜지스터의 형성위치를 적절히 조절함으로서 능히 구현 가능함은 자명한 사실일 것이다.
그리고 이는 모든 화소(P)에 동일하게 적용될 수 있다.
정리하면, 본 발명에 따른 능동행렬 유기전기발광소자의 각 화소에는 적어도 하나 이상의 스위칭 박막트랜지스터(Tsw), 그리고 적어도 하나 이상의 드라이빙 박막트랜지스터(Tdr)가 포함될 수 있는 바, 이들 각각의 반도체층은 동일한 수의, 동일간격의, 동일방향을 향하는 그레인 바운더리가 존재하는 것을 특징으로 한다. 더 나아가 모든 화소의 박막트랜지스터에 포함되는 반도체층의 채널 영역 역시 동일한 수의, 동일간격의, 동일방향을 향하는 그레인 바운더리가 존재하는 것을 특징으로 한다
따라서 이들 박막트랜지스터 간의 전기적 특성을 유사하게 할 수 있고, 보다 개선된 능동행렬 유기전기발광소자를 구현할 수 있다.
비록 이상에서 편의상 유기전기발광소자를 일례로 설명하였으나, 이는 본 발명의 일례에 지나지 않는다.
즉, 본 발명은 다수의 화소가 매트릭스 형상으로 배열되고, 상기 각 화소를 제어하는 적어도 하나 이상의 박막트랜지스터를 포함하는 모든 종류의 능동행렬 표시장치에 적용 가능한 것으로, 이들 각 박막트랜지스터는 동일한 수로, 동일한 방향을 향해 규칙적으로 배열된 그레인 바운더리가 존재하는 반도체층을 갖는다. 이를 통해 보다 개선된 능동행렬 표시장치를 구현한다.
특히 이 결정질 실리콘 박막은 잘 알려진 SLS 기술이 사용될 수 있고, 이를 통해 각 반도체층은 동일간격의 그레인 바운더리를 갖게 된다. 따라서 각 박막트랜지스터의 형성위치 만을 조절함으로서 용이하게 구현 가능한 장점이 있다. 그리고 이를 통해 각 박막트랜지스터의 전기적 특성을 유사하게 일치시킬 수 있어, 보다 개선된 화상표현을 가능하게 한다.
도 1은 일반적인 능동행렬 유기전기발광소자의 한 화소의 회로도
도 2는 일반적인 능동행렬 유기전기발광소자의 한 화소의 평면도
도 3a 와 도 3b는 각각 도 2의 III-III 선과, III'-III' 선을 따라 절단한 단면을 도시한 단면도
도 6은 본 발명이 적용되는 유기전기발광소자의 한 화소의 회로도
도 7은 본 발명이 적용되는 유기전기발광소자의 한 화소의 평면도
도 8a 와 도 8b는 각각 도 7의 VIII-VIII 선과, VIII'-VIII' 선을 따라 절단한 단면을 도시한 단면도
도 9a 내지 도 9b 는 각각 도 7의 스위칭박막트랜지스터와 드라이빙박막트랜지스터의 일부 확대도
<도면의 주요부분에 대한 부호의 설명>
110 : 게이트라인 112 : 게이트전극
130 : 데이터라인 132 : 소스전극
142 : 드레인전극 166 : 반도체층
166a : 그레인바운더리 172, 174 : 제 1 및 제 2 콘택홀
Tsw : 스위칭 박막트랜지스터

Claims (6)

  1. 다수의 화소가 매트릭스 형상으로 배열되고, 게이트전극, 소스전극, 드레인전극, 채널영역의 반도체층을 각각 포함하는 제 1 및 제 2 박막트랜지스터를 포함하는 능동행렬 표시장치로서,
    상기 제 1 박막트랜지스터의 상기 채널영역의 반도체층과 상기 제 2 박막트랜지스터의 상기 채널영역의 반도체층은 동일한 수, 동일한 방향, 동일간격의 규칙적인 그레인 바운더리가 존재하는 다결정 실리콘 박막을 포함하는 능동행렬 표시장치
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 다결정 실리콘 박막은 SLS 방법으로 형성되는 능동행렬 표시장치
  5. 청구항 1에 있어서,
    상기 능동행렬 표시장치는,
    기판과;
    상기 기판 상부에 형성된 화소영역을 정의하는 게이트라인 및 데이터라인과;
    상기 각 화소영역에 형성되는 적어도 하나 이상의 스위칭 박막트랜지스터와;
    상기 각 화소영역에 형성되는 적어도 하나 이상의 드라이빙 박막트랜지스터
    를 포함하는 유기전기발광소자인 능동행렬 표시장치
  6. 청구항 1에 있어서,
    상기 능동행렬 표시장치는 액정표시장치인 능동행렬 표시장치
KR1020020088482A 2002-12-31 2002-12-31 능동행렬 표시장치 KR100919635B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020088482A KR100919635B1 (ko) 2002-12-31 2002-12-31 능동행렬 표시장치
US10/742,550 US20040144988A1 (en) 2002-12-31 2003-12-19 Active matric display device including polycrystalline silicon thin film transistor and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088482A KR100919635B1 (ko) 2002-12-31 2002-12-31 능동행렬 표시장치

Publications (2)

Publication Number Publication Date
KR20040062155A KR20040062155A (ko) 2004-07-07
KR100919635B1 true KR100919635B1 (ko) 2009-09-30

Family

ID=32733069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020088482A KR100919635B1 (ko) 2002-12-31 2002-12-31 능동행렬 표시장치

Country Status (2)

Country Link
US (1) US20040144988A1 (ko)
KR (1) KR100919635B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100466628B1 (ko) 2002-11-12 2005-01-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
US8441049B2 (en) * 2003-07-16 2013-05-14 Samsung Display Co., Ltd. Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
KR20070014528A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 어레이 기판, 이의 제조방법 및 실리콘 결정화 방법
JP4169071B2 (ja) * 2006-05-25 2008-10-22 ソニー株式会社 表示装置
JP5308656B2 (ja) * 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
CN103794566A (zh) * 2014-01-17 2014-05-14 深圳市华星光电技术有限公司 一种显示面板制作方法
JP7020900B2 (ja) 2017-12-15 2022-02-16 キヤノン株式会社 露光装置および物品の製造方法
KR101908383B1 (ko) 2018-04-25 2018-12-11 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004129A (ko) * 1999-06-28 2001-01-15 구본준 레이저 어닐링 방법
KR20020027315A (ko) * 2000-03-16 2002-04-13 추후보정 연속 모션 ｓｌｓ를 제공하기 위한 방법 및 시스템
KR20020056239A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 액티브 매트릭스 유기 전계발광 디스플레이 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423165B2 (ja) * 1996-11-07 2003-07-07 シャープ株式会社 液晶表示装置
TW521226B (en) * 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
JP5030345B2 (ja) * 2000-09-29 2012-09-19 三洋電機株式会社 半導体装置
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
KR100558678B1 (ko) * 2001-06-01 2006-03-10 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004129A (ko) * 1999-06-28 2001-01-15 구본준 레이저 어닐링 방법
KR20020027315A (ko) * 2000-03-16 2002-04-13 추후보정 연속 모션 ｓｌｓ를 제공하기 위한 방법 및 시스템
KR20020056239A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 액티브 매트릭스 유기 전계발광 디스플레이 장치

Also Published As

Publication number Publication date
US20040144988A1 (en) 2004-07-29
KR20040062155A (ko) 2004-07-07

Similar Documents

Publication Publication Date Title
EP3518281B1 (en) Organic light-emitting diode (oled) array substrate and fabrication method therefor, display device
KR101980757B1 (ko) 유기발광 표시장치
US7294857B2 (en) Polysilicon thin film transistor array panel and manufacturing method thereof
US9443920B2 (en) Organic light emitting diode display having high aperture ratio and method for manufacturing the same
KR102009802B1 (ko) 플렉서블 유기발광 표시장치 및 이의 제조방법
JP4365364B2 (ja) 有機電界発光素子およびその製造方法
US20090053862A1 (en) Active matrix organic el display device and manufacturing method thereof
KR20030086166A (ko) 유기전계 발광소자와 그 제조방법
KR100919635B1 (ko) 능동행렬 표시장치
KR20150075017A (ko) 유기전계발광표시장치 및 그 리페어 방법
KR100699995B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
US11018160B2 (en) Thin-film transistor substrate and luminescent device
KR102513510B1 (ko) 유기발광 표시장치
JP2001134214A (ja) 表示装置
KR101782165B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR102609087B1 (ko) 유기발광소자
US7164153B2 (en) Thin film transistor array panel
KR100564198B1 (ko) 일렉트로 루미네센스 표시 장치
KR100934842B1 (ko) 유기전계발광표시소자
KR100920343B1 (ko) 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법
KR100911205B1 (ko) 능동행렬 표시장치
KR100592264B1 (ko) 박막 트랜지스터와, 이의 제조 방법과, 이를 구비한 평판표시 장치
WO2020202286A1 (ja) 表示デバイス、表示デバイスの製造方法
KR102341493B1 (ko) 유기발광 표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 11