KR100934842B1 - 유기전계발광표시소자 - Google Patents
유기전계발광표시소자 Download PDFInfo
- Publication number
- KR100934842B1 KR100934842B1 KR1020030030997A KR20030030997A KR100934842B1 KR 100934842 B1 KR100934842 B1 KR 100934842B1 KR 1020030030997 A KR1020030030997 A KR 1020030030997A KR 20030030997 A KR20030030997 A KR 20030030997A KR 100934842 B1 KR100934842 B1 KR 100934842B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- organic light
- display device
- electrode
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 230000005525 hole transport Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 53
- 239000010409 thin film Substances 0.000 description 43
- 239000010408 film Substances 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 238000005224 laser annealing Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 유기전계발광표시소자에 관한 것으로, 기판과; 상기 기판 위에 종횡으로 배열된 게이트라인 및 데이터라인과; 상기 게이트라인 및 데이터라인에 의해서 정의되는 단위화소와; 상기 각각의 단위화소 내에 배치된 유기발광소자와; 상기 유기발광소자와 연결되어 이를 구동시키며, 소스/드레인전극 및 액티브층으로 구성되고, 상기 액티브층은 각각의 단위화소마다 서로 다른 폭(width)/길이(length) 비를 가지는 구동소자를 포함하여 구성된 유기전계발광표시소자를 제공한다.
Description
도 1은 종래 유기전계발광표시소자의 각 화소에 배치된 구동용 박막트랜지스터의 채널층을 개략적으로 나타낸 평면도.
도 2는 2개의 박막 트랜지스터를 구비하는 단위화소가 매트릭스 형태로 배치된 유기전계발광소자의 등가회로도를 나타낸 도면.
도 3은 본 발명에 따른 구동용 박막트랜지스터의 채널층을 개략적으로 나타낸 평면도,
도 4는 구동용 박막트랜지스터, 유기발광소자 및 커패시터의 단면을 나타낸 단면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
10 : 제1박막트랜지스터 20 : 제2박막트랜지스터
11,21 : 게이트전극 12,22 : 소스전극
13,23 : 드레인전극 25,53 : 액티브층
30 : 유기발광소자 40 : 커패시터
D1,D2 : 에너지피크치조사영역
본 발명은 유기전계발광표시소자에 관한 것으로, 특히, 각각의 화소마다 배치된 구동용 박막트랜지스터 채널의 폭(Width)/길이(Length) 비를 다르게 하여 레이져 결정화에 방향에 라인형태의 줄무늬 등의 휘도 불균일을 해결할 수 있는 유기전계발광표시소자에 관한 것이다.
최근 고화질화의 요구에 따라 비정질실리콘 박막트랜지스터(Amorphous silicon Thin Film Transistor)보다 동작속도가 빠른 다결정실리콘 박막트랜지스터(Polycrystalline Silicon Thin Film Transistor)를 유기전계발광표시소자의 스위칭 및 구동소자로 이용하고 있다.
박막트랜지스터의 채널(channel)로 사용되는 반도체층을 다결정실리콘으로 제작하기 위해서는 기판 상에 형성된 비정질상태의 실리콘막을 결정화시키는 과정이 필요하다. 이러한, 폴리실리콘결정화방법은 고상결정방법(SPC: solid phase crystallization), 금속유도결정화방법(MIC: metal induced crystallization) 및 레이져어닐링방법(ELA: excimer laser annealing) 등이 있다.
레이져어닐링방법은 가장널리사용되는 방법으로, 엑시머레이져라는 펄스화된 자외선을 비정질실리콘막에 조사하여 이를 결정화시키는 방법이다. 이때, 조사되는 레이져의 에너지밀도에 다라 비정질실리콘막의 결정화상태가 변화된다. 예를들어, 조사되는 레이져의 에너지밀도가 증가할수록 용융되는 양이 많아지며, 소정의 임계에너지밀도 이상에서는 비정질실리콘막이 완전히 용융되어버린다. 그리고, 결정화되는 다결정실리콘의 그레인(grain)의 크기는 조사되는 레이져의 에너지밀도 에 비례한다. 따라서, 비정질실리콘막이 많이 용융될수록 그레인의 크기가 커지게된다.
그러나, 레이져의 에너지밀도가 지속적으로 일정하지 않고, 주기적으로 에너지밀도 피크(peak)가 나타나게 되어 부분적으로 그레인의 크기가 다른 영역이 발생하게 된다. 아울러, 레이져어닐링은 슬릿형태의 레이져 빔을 연속적으로 조사함으로써 이루어지기 때문에 다른 영역에 비하여 조사 에너지밀도가 높은 영역에 조사된 실리콘막은 다른 영역에 비하여 그레인의 크기가 커지게 되며, 이는 화면상에 줄무늬 모양의 휘도균일을 나타내게 된다.
도 1은 유기전계발광표시소자의 패널에 박막트랜지스터의 제조를 위해 배치되는 액티브층 및 상기 액티브층을 형성하기 위해 사용되는 레이져에너지세기를 시간에 따라 나타낸 것이다.
도면에 도시된 바와 같이, 유기전계발광표시소자의 박막트랜지스터는 각각의 화소에 배치되어 있으며, 액티브층(3)(비정질실리콘막이 레이져어닐링을 통해 결정화되어 형성된 폴리실리콘층)의 W(width)/L(length) 비가 모든 화소에 대하여 동일하다. 도면에는 W/L 비가 8/8인 예를 나타낸 것이고, 이때 단위는 ㎛이다. 또한, 레이져의 세기는 일정한 주기를 가지고 피크치를 나타내고 있으며, 상기 피크치에 조사되는 영역(D1)은 다른 영역에 비하여 크레인의 크기가 큰 영역으로 실질적으로, 박막트랜지스터가 구동되어 화면이 표시될 때 줄무늬와 같은 주기적인 휘도불균일을 나타내게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 줄무늬와 같은 휘도 불균일에 의한 화질불량 문제를 해결할 수 있는 유기전계발광표시소자를 제공하는데 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
상기한 목적을 달성하기 위한 본 발명의 유기전계발광표시소자는 기판과; 상기 기판 위에 종횡으로 배열된 게이트라인 및 데이터라인과; 상기 게이트라인 및 데이터라인에 의해서 정의되는 단위화소와; 상기 각각의 단위화소 내에 배치된 유기발광소자와; 상기 유기발광소자와 연결되어 이를 구동시키며, 소스/드레인전극 및 액티브층으로 구성되고, 상기 액티브층은 각각의 단위화소마다 서로 다른 폭(width)/길이(length) 비를 가지는 구동소자를 포함하여 구성된다.
이하, 참조한 도면을 통하여 상기와 같은 본 발명의 유기전계발광표시소자에 대하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예로써, 2개의 박막 트랜지스터를 구비하는 단위화소가 매트릭스 형태로 배치된 유기전계발광소자의 등가회로도를 나타낸 도면이다.
상기 유기전계발광소자의 단위화소는, 그 확대영역(A)에 도시한 바와 같이 게이트신호를 공급하는 제n행의 게이트라인(Gn)과, 데이터신호를 공급하는 제m열의 데이터라인(Dm)과, 제m열의 전원전압라인(Pm)과, 상기 게이트라인(Gn)과 데이터라인(Dm)의 교차점 부근에 구비된 유기발광소자(30) 및 상기 유기발광소자(30)를 구 동하는 제1 및 제2박막트랜지스터(10, 20)를 포함하여 구성된다.
상기 제1박막트랜지스터(10)는 상기 게이트라인(Gn)에 접속되어 게이트신호를 공급받는 게이트전극(11)과 데이터라인(Dm)에 접속되어 데이터신호를 공급받는 소스전극(12)과, 상기 제2박막트랜지스터(20)의 게이트전극(21)에 접속되는 드레인전극(13)으로 구성되어, 상기 유기발광소자(30)를 스위칭한다.
상기 제2박막트랜지스터(20)는 상기 제1박막트랜지스터(10)의 드레인전극(13)에 접속되는 게이트전극(21)과, 상기 유기발광소자(30)의 양극(+)에 접속되는 드레인 전극(23)과, 상기 전원전압라인(Pm)에 접속되는 소스전극(22)등을 포함하여 구성되며, 상기 유기발광소자(30)의 구동용소자로 작용한다.
한편, 제1 및 제2박막트랜지스터(10,20)는 상기 게이트전극(11,21), 소스전극(12,22) 및 드레인전극(13,23) 이외에도 상기 소스/드레인전극 사이에 채널을 형성하는 액티브층(미도시)이 구성되어 있다. 상기 액티브층은 비정질실리콘막 증착 후, 상기 비정질실리콘막에 레이져빔을 조사함으로써 형성되는 것으로, 레이져 조사 후, 폴리실리콘막을 형성하게 된다. 폴리실리콘막은 다결정막으로써, 여러개의 그레인을 가진다. 이때, 그레인의 크기는 박막트랜지스터의 특성과 밀접한 관계가 있다. 즉, 그레인의 크기가 클수록 그레인의 경계면이 상대적으로 적기 때문에 박막트랜지스터의 속도가 빠르게 구동하게 된다.
특히, 제2박막트랜지스터(20)의 액티브층은 각각의 화소에 대하여 W(width)/L(length) 비가 다르게 구성되어 있으며, 이는 레이져빔에서 비정질실리콘막에 조사되는 에너지밀도가 주기적으로 피크치를 나타내기 때문에 발생되는 라 인형태의 휘도불균일을 완화시키기 위한 것이다.
즉, 종래에는 모든 화소에 구비된 제2박막트랜지스터(구동용박막트랜지스터) 액티층의 W/L 비가 모두 동일하기 때문에, 제2박막트랜지스터의 특성은 액티브층을 형성하는 폴리실리콘의 그레인 크기에 의해서 결정된다. 그러나, 레이저의 에너지밀도가 주기적으로 피크치를 나타내기 때문에 피크치에서 조사된 영역은 다른 영역에 비해 그레인의 크기가 더 커져 특성이 다르게 나타난다. 즉, 그레인의 크기가 상대적으로 크게 형성된 영역에서는 유기발광소자에 인가되는 전류량이 다른영역에 비하여 많기 때문에 휘도가 더 높게 나타난다. 아울러, 레이져빔에 의해서 조사되는 에너지는 슬릿형태로 이루어지기 때문에, 휘도불균일은 라인형태로 나타나게 되는 것이다. 반면, 본 발명에서는 각각의 화소마다 배치되고, 유기발광소자와 접속하여 유기발광소자의 휘도를 결정하는 제2박막트랜지스터의 액티브층의 W/L 비를 화소마다 다르게 하여 라인형태의 휘도불균일을 점형태로 화소전체에 분산시킴으로써, 실질적으로 관찰자가 화면상 나타나는 휘도불균일을 인식하지 못하게 할 수 있다.
이를 좀더 상세하게 설명하면, 액티층(채널층)을 통해 흐르는 전류량은 그레인의 크기 이외에도 W/L 비에 의해서도 결정되기 때문에, 각각의 화소에 대하여 W/L 비를 다르게 설정하게 되면, 에너지피크치가 조사되어 그레인의 크기가 상대적으로 큰영역이 발생한다 하더라도, 상기 라인을 따라 형성되는 각 트랜지스터의 채널층에 대한 W/L 비가 서로 다르기 때문에 각 채널을 형성하는 그레인의 크기는 같지만, 상기 채널사이에 흐르는 전류량은 서로 다르다. 따라서, 유기발광소자에 인가되는 전류량도 약간씩 다르기 때문에 라인형태의 휘도 불균일을 방지할 수가 있다.
도 3은 본 발명에 의한 유기전계발광표시소자에 따른 박막트랜지스터의 개략적인 평면도로써, 특히, 각 화소에 배치되며, 각 화소에 대하여 서로 다른 W/L 비를 가지는 박막트랜지스터의 채널층을 단순화하여 나타낸 것이다. 여기에서, 표시된 수치는 W/L 비를 의미하고, 단위는 ㎛이다. 또한 이 수치는 본 발명에서 한정하는 것이 아니며, 단지 본 발명을 설명하기 위한 예에 불과하다. 아울러, D2 영역은 에너지피크치가 조사된 영역을 나타내며, 상기 D2영역의 레이져 조사영역은 다른 영역에 비하여 그레인의 크기가 크지만, 채널층(53)의 W/L 비가 서로 다르기 때문에 종래와 같은 라인형태의 휘도 불균일은 나타나지 않는다.
또한 본 발명은 2개의 박막트랜지스터가 구성된 유기전계발광소자 이외에도 4개의 박막트랜지스터가 구성된 유기전계발광소자에도 적용될 수 있다.
또한, 도 2에 도시된 유기발광소자(30)는 상기 제2박막트랜지스터(20)의 드레인전극(23)에 접속되는 제1전극(+)과, 공통전극(common)에 접속된 제2전극(-)과, 상기 제1전극(+) 및 제2전극(-) 사이에 개재된 유기발광층(31)으로 구성되어 있으며, 상기 유기발광층(31)은 정공수송층, 발광층 및 전자수송층을 포함하고 있다. 상기 제1전극은 캐소드전극이고, 제2전극은 애노드전극이다.
또한, 일측전극이 상기 전원전압라인(Pm)에 접속되고, 타측전극이 상기 제1박막트랜지스터(10)의 드레인전극(13) 및 제2박막트랜지스터(20)의 게이트전극(11)에 공통 접속되는 커패시터(40)가 구성되어 있다.
상기와 같이 구성된 본 발명의 유기전계발광표시소자의 구동은 다음과 같이 이루어진다. 먼저, 상기 게이트전극(11)에 게이트라인(Gn)으로부터 게이트신호가 인가되면, 제1박막트랜지스터(10)는 전기적으로 온(on)되어, 상기 각 화소의 데이터라인(Dm)으로부터 공급되는 데이터신호가 제1박막트랜지스터(10)의 소스전극(12) 및 드레인전극(13)을 통해 제2박막트랜지스터(20)의 게이트전극(21)에 공급됨에 따라 그 게이트전극(21)의 전위가 데이터라인(Dm)의 전위와 동일해진다.
따라서, 상기 게이트전극(21)에 공급되는 전압에 의해서 제2박막트랜지스터(20)의 턴-온 되는 정도가 결정되므로, 게이트전극(21)에 공급된 전압에 상응하는 전류가 전원전압라인(Pm)으로부터 유기발광소자(30)에 공급된다.
상기 유기발광소자(30)는 공급되는 전류의 크기에 의해 발광하며, 결과적으로 데이터라인(Dm)을 통해 인가되는 데이터신호의 크기에 따라 발광되는 빛의 세기가 결정된다.
일반적으로, 매트릭스형 유기발광소자는 첫 번째 게이트라인으로부터 마지막 게이트라인에 이르기까지 게이트신호가 순차적으로 공급되어 화상이 화면에 전체적으로 표시된다. 이때, 상기 커패시터(40)는 해당 게이트라인(Gn)에 게이트신호가 공급된 이후에 다시 해당 게이트라인(Gn)에 게이트신호가 공급될 때까지 이전에 공급된 게이트신호를 충전하여 유기발광소자(30)의 발광을 유지시키는 역할을 한다.
도 4는 상기 제2박막트랜지스터(20), 유기발광표시소자(30) 및 커패시터(40)의 단면을 나타낸 것이다.
도면에 도시된 바와 같이, 구동소자인 제2박막트랜지스터(20)는 액티브층(25) 및 소스/드레인전극(22/23)을 포함하고 있으며, 상기 게이트전극(21)과 액티브층(25) 사이에는 이들간의 절연을 위하여 게이트절연막(24)이 개재되어 있다. 또한, 상기 액티브층(25)의 양쪽 가장자리에는 고농도의 불순물이 주입된 소스/드레인영역(22a/23a)이 형성되며, 이들은 모두 투명한 기판(100) 위에 형성된 장벽층(101) 상에 형성된다. 또한, 상기 드레인전극(23)과 소스전극(22)은 각각 액티브층(25)의 드레인영역(23a)과 소스영역(22a)에 접속된다.
상기 액티브층(25)은 비정질실리콘 증착후, 그 상부에 레이져를 조사함으로써 다결정화를 통해 형성되고, 상기 액티브층(25)은 각 화소마다 W/L 비가 다르게 형성되어 있으며, 상기 액티브층(25)은 상기 소스전극(22)과 드레인전극(23) 사이에 채널층을 형성한다.
유기발광소자(30)는 드레인전극(23)과 접속된 캐소드전극(35)과 기판의 맨 상부에 형성된 애노드전극(33) 그리고 그 사이에 삽입된 유기발광층(31)으로 구성되며, 상기 유기발광층(31)은 정공수송층, 발광층 및 전자수송층(미도시)을 포함한다.
커패시터(40)는 액티브층(25) 형성시 함께 형성된 커패시터의 하부전극(41)과 소스전극(22)과 접속된 파워라인(43) 그 사이에 개재된 제1층간절연막(111)을 사이에 두고 형성되어 있다.
또한, 상기 유기발광소자(30)의 애노드전극(33) 하부에 형성되고 제2박막트랜지스터(20) 및 커패시터를 보호하는 제2,3층간절연막(121/131)과 그 상부에 형성된 보호막(141)이 형성되어 있다.
유기발광소자(30)는 제2박막트랜지스터(20)의 드레인전극(23)과 전기적으로 접속하는 애소드전극(33)과, 캐소드전극(35) 및 그 사이에 개재된 유기발광층(31)으로 이루어져 있으며, 상기 유기발광층(31)은 정공수송층(hole transport layer; HTL), 발광층 및 전자수송층(electron transport layer; ETL)으로 구성되어 이루어진다.
상기한 바와 같이, 본 발명은 줄무늬와 같은 라인형태의 휘도불균일을 방지할 수 있는 유기전계발광표시소자를 제공한다. 특히, 본 발명의 기본개념은 유기발광소자와 전기적으로 접속하여 유기발광소자를 구동시키는 박막트랜지스터의 액티브층의 W/L 비를 각 화소마다 다르게 구성함으로써, 라인형태의 휘도불균일을 방지하는 것이다. 즉, 종래에는 액티브층을 구성하는 다결정실리콘막을 형성하기 위해 진행되는 레이져어닐링 공정시 레이저빔의 불규칙한 에너지세기로 인해 특정라인에 형성되는 다결정실리콘층의 크레인의 크기가 다른영역에 비하여 크기 때문에 라인형태의 휘도불균일이 발생되는 문제점이 있었다. 반면에, 본 발명은 액티브층의 크레인의 크기가 다르게 형성되더라도 액티브층(채널층)의 W/L 가 서로 다르기 때문에 줄무늬와 같은 휘도불균일을 방지할 수가 있다.
상술한 바와 같이, 본 발명은 레이져어닐링을 공정을 통해 형성되는 구동용박막트랜지스터의 액티브층을 각 화소마다 서로다른 W/L비를 가지도록 구성함으로써 라인형태로 관찰되는 휘도불균일을 방지하여 화질을 더욱 향상시킬 수가 있다.
Claims (5)
- 기판과;상기 기판 위에 종횡으로 배열된 게이트라인 및 데이터라인과상기 게이트라인 및 데이터라인에 의해서 정의되는 단위화소와;상기 각각의 단위화소 내에 배치된 유기발광소자와;상기 유기발광소자와 연결되어 이를 구동시키며, 소스/드레인전극 및 액티브층으로 구성되고, 상기 액티브층은 각각의 단위화소마다 서로 다른 폭(width)/길이(length) 비를 가지는 구동소자를 포함하여 구성된 유기전계발광표시소자.
- 제 1 항에 있어서, 상기 유기발광소자는 제1전극, 제2전극 및 상기 제1전극과 제2전극 사이에 개재된 유기발광층으로 구성되어 있는 것을 특징으로 하는 유기전계발광표시소자.
- 제 2 항에 있어서, 상기 유기발광층은 전자수송층, 발광층, 정공수송층 및 정공 주입층으로 형성되어 있는 것을 특징으로 하는 유기 전계발광 표시소자.
- 제 1 항에 있어서, 상기 단위화소 내에 배치된 스위칭소자를 추가로 포함하여 구성된 것을 특징으로 하는 유기전계발광표시소자.
- 제 1 항에 있어서, 상기 액티브층은 폴리실리콘으로 이루어진 것을 특징으로 하는 유기전계발광표시소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030030997A KR100934842B1 (ko) | 2003-05-15 | 2003-05-15 | 유기전계발광표시소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030030997A KR100934842B1 (ko) | 2003-05-15 | 2003-05-15 | 유기전계발광표시소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040098756A KR20040098756A (ko) | 2004-11-26 |
| KR100934842B1 true KR100934842B1 (ko) | 2009-12-31 |
Family
ID=37376467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030030997A KR100934842B1 (ko) | 2003-05-15 | 2003-05-15 | 유기전계발광표시소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100934842B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603288B1 (ko) * | 2003-08-11 | 2006-07-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터를 구비한 평판표시장치 |
| KR100640851B1 (ko) | 2004-12-09 | 2006-11-02 | 엘지전자 주식회사 | 멀티 에어컨 시스템의 상태 모니터링 장치 및 그 방법 |
| KR102362186B1 (ko) * | 2015-01-09 | 2022-02-11 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000017104A (ko) * | 1998-08-06 | 2000-03-25 | 이데이 노부유끼 | 액정 표시 장치, 트랜지스터, 및 표시 장치 |
| KR20010014509A (ko) * | 1999-02-26 | 2001-02-26 | 다카노 야스아키 | 컬러 표시 장치 |
| KR20010050816A (ko) * | 1999-10-04 | 2001-06-25 | 다카노 야스아키 | 컬러 표시 장치 |
| JP2003007720A (ja) | 2001-06-21 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 多結晶薄膜、薄膜トランジスタアレイ、画像表示装置およびそれらの製造方法 |
-
2003
- 2003-05-15 KR KR1020030030997A patent/KR100934842B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000017104A (ko) * | 1998-08-06 | 2000-03-25 | 이데이 노부유끼 | 액정 표시 장치, 트랜지스터, 및 표시 장치 |
| KR20010014509A (ko) * | 1999-02-26 | 2001-02-26 | 다카노 야스아키 | 컬러 표시 장치 |
| KR20010050816A (ko) * | 1999-10-04 | 2001-06-25 | 다카노 야스아키 | 컬러 표시 장치 |
| JP2003007720A (ja) | 2001-06-21 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 多結晶薄膜、薄膜トランジスタアレイ、画像表示装置およびそれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040098756A (ko) | 2004-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5030345B2 (ja) | 半導体装置 | |
| US9005697B2 (en) | Polysilicon thin film transistor array panel and manufacturing method thereof | |
| US7816687B2 (en) | Driving transistor and organic light emitting diode display having the same | |
| JP2006039534A (ja) | トランジスタ，画素回路及び有機発光表示装置 | |
| JP2006018277A (ja) | 発光表示装置 | |
| KR100997971B1 (ko) | 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법 | |
| JP2007183656A (ja) | アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法 | |
| US7411572B2 (en) | Organic electroluminescence display | |
| US20050285122A1 (en) | Light emitting display and fabrication method thereof | |
| KR100919635B1 (ko) | 능동행렬 표시장치 | |
| KR100934842B1 (ko) | 유기전계발광표시소자 | |
| KR100482328B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
| JP4248506B2 (ja) | 表示装置の製造方法 | |
| KR100622227B1 (ko) | 다중 전류 이동경로를 갖는 트랜지스터와 그것을 이용한화소 및 발광 표시 장치 | |
| KR100658288B1 (ko) | 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치 | |
| KR20070050541A (ko) | 유기 전계 발광 표시 장치와 그의 제조 방법 | |
| KR100430234B1 (ko) | 유기 전계발광 표시장치의 박막 트랜지스터 형성방법 | |
| JP2003209118A6 (ja) | アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法 | |
| KR101032944B1 (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법 | |
| KR101018749B1 (ko) | 결정화용 마스크, 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060022084A (ko) | 규소 결정화 방법 및 이를 이용한 유기 발광 표시 장치의제조 방법 | |
| KR20050052765A (ko) | 박막 트랜지스터 표시판 | |
| KR20050030024A (ko) | 박막 트랜지스터를 구비한 평판 표시 장치 및 이의 제작에사용되는 마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 10 |