KR20000017104A - 액정 표시 장치, 트랜지스터, 및 표시 장치 - Google Patents

액정 표시 장치, 트랜지스터, 및 표시 장치 Download PDF

Info

Publication number
KR20000017104A
KR20000017104A KR1019990032104A KR19990032104A KR20000017104A KR 20000017104 A KR20000017104 A KR 20000017104A KR 1019990032104 A KR1019990032104 A KR 1019990032104A KR 19990032104 A KR19990032104 A KR 19990032104A KR 20000017104 A KR20000017104 A KR 20000017104A
Authority
KR
South Korea
Prior art keywords
transistor
circuit
substrate
gate
liquid crystal
Prior art date
Application number
KR1019990032104A
Other languages
English (en)
Other versions
KR100634271B1 (ko
Inventor
이이다마사유키
하야시유지
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20000017104A publication Critical patent/KR20000017104A/ko
Application granted granted Critical
Publication of KR100634271B1 publication Critical patent/KR100634271B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

박막 트랜지스터 등 특성의 불균일이 큰 회로 소자를 사용하여 액정 표시 장치의 구동 회로, 특히 아날로그 동작을 하는 비디오 라인의 스위치부나 입력 전압 변환 회로 등을 구성한 경우, 그 소자 특성의 불균일의 영향은 커, 비디오 신호 스위치부에 기인(起因)해서는 화질 열화(劣化)로서 나타나, 입력 전압 변환 회로에 있어서는 회로 동작의 불량을 발생시키는 한 요인이 된다.
액티브 매트릭스형 액정 표시 장치에 있어서, 절연 내압(耐壓)으로 결정되는 최단 게이트의 길이를 L, 이 최단 게이트 길이 L을 기초로, 사용 목적에 따른 W/L로부터 결정되는 게이트 폭을 W로 할 때, 각 화소를 구동하는 구동 회로, 특히 아날로그 신호를 취급하는 회로 부분을 구성하는 회로 소자로서, 게이트 길이 및 게이트 폭이 각각 예를 들면 2배(2L, 2W)인 트랜지스터 사이즈의 박막 트랜지스터를 사용한다.

Description

액정 표시 장치, 트랜지스터, 및 표시 장치 {LIQUID-CRYSTAL DISPLAY APPARATUS, TRANSISTOR, AND DISPLAY APPARATUS}
본 발명은 액정 표시 장치에 관한 것이며, 특히 박막 트랜지스터(TFT; thin film transistor) 등 특성의 불균일이 큰 회로 소자를 사용하여 구성되는 액정 표시 장치의 구동 회로에 관한 것이다.
액정 표시 장치는, 특히 액티브 소자로서 박막 트랜지스터를 사용하여 구성된 화소가 매트릭스형으로 배치되어 이루어지는 액티브 매트릭스(active-matrix)형 액정 패널에, 각 화소를 구동하는 구동 회로가 일체적으로 내장된 이른바 구동 회로 일체형(집적형) 액정 표시 장치에서는 그 구성 상, 구동 회로 자체도 박막 트랜지스터를 사용하여 제작된다.
그런데, 박막 트랜지스터는 일반적으로, 실리콘 결정립(結晶粒)의 거칠음, 즉 결정립의 크기가 균일하지 않기 때문에, 이것이 원인이 되어 트랜지스터의 특성, 예를 들면 온(on) 전류 특성에 불균일을 발생시키게 된다.
이 박막 트랜지스터 등 특성의 불균일이 큰 회로 소자를 사용하여 액정 표시 장치의 구동 회로, 특히 아날로그 동작을 하는 비디오 라인의 스위치부나 입력 전압 변환 회로 등을 구성한 경우, 그 소자 특성의 불균일의 영향이 커, 비디오 스위치부에 기인(起因)해서는 수직선 등의 균일성 열화(劣化)로서 나타나, 입력 전압 변환 회로에서는 회로 동작의 불량을 발생하는 한 요인이 된다.
본 발명은 전술한 점을 감안하여 이루어진 것이며, 그 목적으로 하는 바는 트랜지스터 특성의 불균일을 억제함으로써, 수율의 향상 및 화질의 향상을 가능하게 한 액정 표시 장치를 제공하는 것에 있다.
도 1은 본 발명이 적용되는 액티브 매트릭스(active-matrix)형 액정 표시 장치의 일예를 나타낸 개략 구성도.
도 2는 레벨 변환 회로의 회로 구성의 일예를 나타낸 회로도.
도 3은 트랜지스터 사이즈를 나타낸 도면이며, (A)는 종래 사이즈의 트랜지스터의 경우를, (B)는 본 실시 형태에 의한 사이즈의 트랜지스터의 경우를 각각 나타내고 있음.
〈도면의 주요 부분에 대한 부호의 설명〉
11: 레벨 변환 회로, 12: 수평 구동 회로, 13: 수직 구동 회로, 14-1∼14-n: 신호선, 15-1∼15-n: 아날로그 스위치, 16-1, 16-2: 게이트선, 17: 박막 트랜지스터(TFT), 18: 액정셀.
본 발명의 한 특징에 의한 액정 표시 장치는, 액정 표시 장치에 있어서, 화소 전극을 구비하는 화소부 및 상기 화소부를 구동하기 위한 구동 회로를 구비하는 구동부가 형성되는 제 1 기판; 제 2 기판―여기서 제 2 기판은 상기 제 1 기판과의 사이에 소정의 갭(간극)을 가진 상태로 상기 제 1 기판과 대향하도록 배치됨―; 및 상기 제 1 기판 및 제 2 기판 사이에 보유되는 액정층을 포함하고, 상기 화소부를 구동하기 위한 구동 회로로 구성되는 회로 소자가 게이트 길이 nL 및 게이트 폭 nW를 구비하는 트랜지스터를 포함하되, n은 1보다 큰 임의의 수이고, L은 절연 내압(dielectric strength)으로부터 결정되는 최단 게이트 길이를 표시하며, W는 상기 최단 게이트 길이 L에 따라 W/L의 소정 비율로부터 결정되는 게이트 폭을 나타내는 구성으로 되어 있다.
본 발명의 다른 특징에 의한 액정 표시 장치는, 기판; 상기 기판 상의 채널 영역; 상기 기판 상의 게이트 절연막; 상기 기판 상에서 소스 전극을 구비한 소스 영역; 상기 기판 상에서 드레인 전극을 구비한 드레인 영역; 및 상기 기판 상의 게이트 전극―여기서 게이트 전극은 게이트 길이 nL 및 게이트 폭 nW를 구비하되, n은 1보다 큰 임의의 수이고, L은 절연 내압(dielectric strength)으로부터 결정되는 최단 게이트 길이를 표시하며, W는 상기 최단 게이트 길이 L에 따라 W/L의 소정 비율로부터 결정되는 게이트 폭을 나타냄―을 포함하는 구성으로 되어 있다.
본 발명의 또 다른 특징에 의한 액정 표시 장치는, 기판; 상기 기판 상의 화소부; 및 상기 기판 상의 화소부를 구동하기 위한 구동 회로를 구비하는 구동부 를 포함하고, 상기 화소부를 구동하기 위한 구동 회로로 구성되는 회로 소자가 게이트 길이 nL 및 게이트 폭 nW를 구비하는 트랜지스터를 포함하되, n은 1보다 큰 임의의 수이고, L은 절연 내압(dielectric strength)으로부터 결정되는 최단 게이트 길이를 표시하며, W는 상기 최단 게이트 길이 L에 따라 W/L의 소정 비율로부터 결정되는 게이트 폭을 나타내는 구성으로 되어 있다.
상기 구성의 액정 표시 장치에 있어서, 트랜지스터의 게이트 길이는 절연 내압에 의해 결정되고, 일반적으로 회로 규모의 축소화를 목적으로 하여 트랜지스터 사이즈를 작게 하기 위해, 먼저 절연 내압으로 결정되는 최단 게이트 길이 L이 설정된다. 그리고, 최단 게이트 길이 L을 기초로 하여, 사용 목적에 따른 W/L(게이트 폭/게이트 길이)로부터 게이트 폭 W가 설정된다.
이에 대하여, W/L을 일정하게 한 채, 게이트 길이 및 게이트 폭을 각각 n배로 한 트랜지스터 사이즈를 설정한다. 이와 같은 트랜지스터 사이즈의 설정에 의해, 트랜지스터의 게이트 전극 아래의 면적이 넓어지기 때문에, 실리콘의 결정립 크기의 불균일을 흡수할 수 있다. 이에 따라, 트랜지스터의 온 전류를 변화시키지 않고, 트랜지스터 특성의 불균일을 억제할 수 있다.
다음에, 본 발명의 실시 형태에 대하여 도면을 참조하여 상세히 설명한다. 도 1은 본 발명이 적용되는 액티브 매트릭스형 액정 표시 장치의 일예를 나타낸 개략 구성도이다.
도 1에서, 주변의 구동계(도시하지 않음)로부터는, 예를 들면 5 Vp-p의 클록계가 레벨 변환 회로(11)에 입력된다. 클록계로서는 수평 구동계의 수평 스타트 펄스 HST 및 제1, 제2 수평 클록 펄스 HCK1, HCK2와, 수직 구동계의 수직 스타트 펄스 VST 및 제1, 제2 수직 클록 펄스 VCK1, VCK2가 주어진다. 레벨 변환 회로(11)는 주변의 구동계와 매칭하기 위해 5 Vp-p의 클록 레벨을, 예를 들면 15 Vp-p의 클록 레벨로 레벨 변환한다.
이 레벨 변환 회로(11)에서 15 Vp-p로 레벨 변환된 수평 구동계의 수평 스타트 펄스 HST' 및 제1, 제2 수평 클록 펄스 HCK1', HCK2'는 시프트 레지스터(shift register) 등에 의해 구성되는 수평 구동 회로(12)에 공급되고, 마찬가지로, 수직 구동계의 수직 스타트 펄스 VST' 및 제1, 제2 수직 클록 펄스 VCK1', VCK2'는 시프트 레지스터 등에 의해 구성되는 수직 구동 회로(13)에 공급된다.
수평 구동 회로(12)는 수평 스타트 펄스 HST' 및 제1, 제2 수평 클록 펄스 HCK1', HCK2'에 따라, 수평 주사 펄스를 차례로 발생한다. 이 수평 주사 펄스는 수직 화소열마다 배치된 n개의 신호선(14-1, 14-2, …, 14-n)에 비디오 신호를 공급하는 아날로스 스위치(15-1, 15-2, …, 15-n)의 각 게이트에 차례로 주어진다. 아날로그 스위치(15-1, 15-2, …, 15-n)는 박막 트랜지스터에 의해 구성된다.
수직 구동 회로(13)는 수직 스타트 펄스 VST' 및 제2 수직 클록 펄스 VCK1', VCK2'에 따라, 수직 주사 펄스를 차례로 발생한다. 이 수직 주사 펄스는 수평 화소열마다 배치된 m개의 게이트선(16-1, 16-2, …, 16-m)에 차례로 주어진다.
행렬형으로 배선된 n개의 신호선(14-1∼14-n)과 m개의 게이트선(16-1∼16-m)과의 각 교점(交點) 부분에는 박막 트랜지스터(17)가 배설되어 있다. 그리고, 박막 트랜지스터(17)의 소스 전극이 신호선(15-1∼14-n)에, 게이트 전극이 게이트선(16-1∼16-m)에 각각 접속되어 있다. 또, 박막 트랜지스터(17)의 드레인 전극은 매트릭스형으로 배치된 액정 셀(화소)(18)의 각 투명 화소 전극에 접속되어 있다.
도 2에, 레벨 변환 회로(11)의 회로 구성의 일예를 나타냈다. 이 레벨 변환 회로(11)는 초퍼형(chopper-type) 비교 회로에 의한 회로 구성으로 되어 있으며, 그 회로 소자로서 박막 트랜지스터(TFT)가 사용되고 있다.
도 2에서, 예를 들면 15 V의 전원 VDD와 그라운드의 사이에 직렬로 접속된 p채널 TFT Qp11 및 n채널 TFT Qn11에 의해 CMOS 인버터(21)가 구성되어 있다. 이 CMOS 인버터(21)의 게이트 공통 접속점과 회로 입력 단자(22)의 사이에는, DC 콘덴서(23)가 접속되어 있다.
또, CMOS 인버터(21)의 게이트 공통 접속점과 드레인 공통 접속점의 사이에는 p채널 TFT Qp12가 리셋용 스위치 소자로서 접속되어 있다. 이 리셋용 p채널 TFT Qp12는 그 게이트 전극에 회로 입력 단자(22)를 통해 입력 신호가 주어지도록 되어 있고, 이에 따라 당해 입력 신호에 따라 그 역위상(逆位相)으로 켜짐(오프), 꺼짐(온)한다. CMOS 인버터(21)의 드레인 공통 접속점은 회로 출력 단자(24)에 접속되어 있다.
전술한 바와 같이, 본 실시 형태에 관한 액티브 매트릭스형 액정 표시 장치에 있어서는 그 구동 회로 중, 특히 아날로그 신호를 취급하는 회로 부분, 예를 들면 레벨 변환 회로(11)를 구성하는 회로 소자 및 아날로그 스위치(15-1∼15-n)로서 박막 트랜지스터가 사용되고 있다.
그런데, 트랜지스터의 게이트 길이는 절연 내압에 의해 결정된다. 일반적으로, 회로 규모를 작게 하기 위해서는 트랜지스터 사이즈를 작게 설계하게 되며, 그러므로 도 3 (A)에 나타낸 바와 같이, 절연 내압으로 결정되는 최단 게이트 길이 L이 설정된다. 또, 이 최단 게이트 길이 L을 기초로 하여, 사용 목적에 따른 W/L로부터 게이트 폭 W가 설정되게 된다.
그런데, 일반적으로, 박막 트랜지스터는 실리콘의 결정립의 크기가 균일하지 않고, 이것이 원인이 되어 트랜지스터의 온 전류 특성에 불균일을 발생시킨다. 예를 들면, 레벨 변환 회로(11)에 있어서는, 회로 동작의 불량을 발생시키는 한 요인이 되고, 또 아날로그 스위치(15-1∼15-n)에서는 동작 불량에 기인하여 화질 열화로서 나타나게 된다.
이들의 문제점을 회피하기 위해, 본 실시 형태에서는 트랜지스터의 사이즈를 연구하고 있다. 즉, 도 3 (A)에 나타낸 바와 같이, 절연 내압으로 결정되는 최단 게이트 길이 L 및 이것을 기초로 하여 W/L로 결정되는 게이트 폭 W의 트랜지스터 사이즈에 대하여, 도 3 (B)에 나타낸 바와 같이, W/L을 일정하게 한 채, 게이트 길이 및 게이트 폭을 각각, 예를 들면 2배로 한 트랜지스터 사이즈를 설정한다.
이와 같이, 게이트 길이 및 게이트 폭을 각각 2배로 설정해도, W/L = 2W/2L이며, 트랜지스터의 능력으로서는 도 3 (A)에 나타낸 종래 사이즈의 트랜지스터와 아주 동일하다.
그런데, 게이트 길이 및 게이트 폭을 크게 한 쪽이 트랜지스터 사이즈는 커지지만, 게이트 전극 아래의 면적이 넓어지기 때문에, 실리콘의 결정립 크기의 불균일을 흡수할 수 있다. 이에 따라, 트랜지스터의 온 전류를 변화시키지 않고, 트랜지스터 특성의 불균일을 억제할 수 있다. 따라서, 트랜지스터의 오동작(誤動作)을 억제하는 것이 가능하게 된다.
그리고, 상기 실시 형태에서는 게이트 길이 및 게이트 폭을 각각 2배로 하기로 했지만, 2배에 한정되는 것이 아니고, 트랜지스터 특성을 안정시킬 필요도에 따라 n배(n은 1을 초과하는 임의의 수치)의 트랜지스터 사이즈로 설정하는 것이 가능하다. 다만, 게이트 길이 및 게이트 폭이 각각 2배 전후인 트랜지스터 사이즈를 설정함으로써, 바람직한 특성 결과가 얻어지고 있다.
또, 상기 실시 형태에 있어서는, 레벨 변환 회로(11)를 구성하는 회로 소자 및 아날로그 스위치(15-1∼15-n)에 적용한 경우에 대하여 설명했지만, 본 발명은 이에 한정되는 것이 아니고, 특히 아날로그 신호를 취급하는 회로 부분을 구성하는 회로 소자에 적용하여 유용한 것이다.
또한, 상기 실시 형태에서는 회로 소자로서 박막 트랜지스터를 사용한 경우에 대하여 설명했지만, 본 발명은 박막 트랜지스터에 한정되는 것이 아니고, 특성 불균일이 큰 트랜지스터 전반에 적용할 수 있는 것이다.
이상 설명한 바와 같이, 본 발명에 의하면, 절연 내압으로 결정되는 최단 게이트 길이 L, 이 최단 게이트 길이 L을 기초로, 소정의 W/L로 결정되는 게이트 폭을 W로 할 때, 각 화소를 구동하는 구동 회로를 구성하는 회로 소자로서, 게이트 길이가 nL, 게이트 폭이 nW(n은 1을 초과하는 임의의 수치)인 트랜지스터를 사용함으로써, 게이트 전극 아래의 면적이 넓어져, 실리콘의 결정립 크기의 불균일을 흡수할 수 있기 때문에, 트랜지스터의 특성을 향상시킬 수 있는 동시에, 수율의 향상 및 화질의 향상에 기여할 수 있게 된다.

Claims (16)

  1. 액정 표시 장치에 있어서,
    화소 전극을 구비하는 화소부 및 상기 화소부를 구동하기 위한 구동 회로를 구비하는 구동부가 형성되는 제 1 기판;
    제 2 기판―여기서 제 2 기판은 상기 제 1 기판과의 사이에 소정의 갭(간극)을 가진 상태로 상기 제 1 기판과 대향하도록 배치됨―; 및
    상기 제 1 기판 및 제 2 기판 사이에 보유되는 액정층
    을 포함하고,
    상기 화소부를 구동하기 위한 구동 회로로 구성되는 회로 소자가 게이트 길이 nL 및 게이트 폭 nW를 구비하는 트랜지스터를 포함하되, n은 1보다 큰 임의의 수이고, L은 절연 내압(dielectric strength)으로부터 결정되는 최단 게이트 길이를 표시하며, W는 상기 최단 게이트 길이 L에 따라 W/L의 소정 비율로부터 결정되는 게이트 폭을 나타내는
    액정 표시 장치.
  2. 제 1항에 있어서,
    상기 회로 소자가 박막 트랜지스터인 액정 표시 장치.
  3. 제 2항에 있어서,
    상기 박막 트랜지스터가 다결정 반도체로 이루어지는 액정 표시 장치.
  4. 제 1항에 있어서,
    상기 구동 회로가 아날로그 신호를 취급하는 액정 표시 장치.
  5. 제 4항에 있어서,
    상기 구동 회로가 입력 신호 레벨을 변환하기 위한 레벨 변환 회로의 기능을 수행하는 액정 표시 장치.
  6. 제 4항에 있어서,
    상기 구동 회로가 비디오 신호를 화소의 열(列) 단위로 선택적으로 화소에 전송하기 위한 스위치 회로의 기능을 수행하는 액정 표시 장치.
  7. 기판;
    상기 기판 상의 채널 영역;
    상기 기판 상의 게이트 절연막;
    상기 기판 상에서 소스 전극을 구비한 소스 영역;
    상기 기판 상에서 드레인 전극을 구비한 드레인 영역; 및
    상기 기판 상의 게이트 전극―여기서 게이트 전극은 게이트 길이 nL 및 게이트 폭 nW를 구비하되, n은 1보다 큰 임의의 수이고, L은 절연 내압(dielectric strength)으로부터 결정되는 최단 게이트 길이를 표시하며, W는 상기 최단 게이트 길이 L에 따라 W/L의 소정 비율로부터 결정되는 게이트 폭을 나타냄―
    을 포함하는 트랜지스터.
  8. 제 7항에 있어서,
    상기 트랜지스터가 박막 트랜지스터인 트랜지스터.
  9. 제 8항에 있어서,
    상기 박막 트랜지스터가 다결정 반도체로 이루어지는 트랜지스터.
  10. 기판;
    상기 기판 상의 화소부; 및
    상기 기판 상의 화소부를 구동하기 위한 구동 회로를 구비하는 구동부
    를 포함하고,
    상기 화소부를 구동하기 위한 구동 회로로 구성되는 회로 소자가 게이트 길이 nL 및 게이트 폭 nW를 구비하는 트랜지스터를 포함하되, n은 1보다 큰 임의의 수이고, L은 절연 내압(dielectric strength)으로부터 결정되는 최단 게이트 길이를 표시하며, W는 상기 최단 게이트 길이 L에 따라 W/L의 소정 비율로부터 결정되는 게이트 폭을 나타내는
    표시 장치.
  11. 제 10항에 있어서,
    상기 회로 소자가 박막 트랜지스터인 표시 장치.
  12. 제 11항에 있어서,
    상기 박막 트랜지스터가 다결정 반도체로 이루어지는 표시 장치.
  13. 제 10항에 있어서,
    상기 구동 회로가 아날로그 신호를 취급하는 표시 장치.
  14. 제 13항에 있어서,
    상기 구동 회로가 입력 신호 레벨을 변환하기 위한 레벨 변환 회로의 기능을 수행하는 표시 장치.
  15. 제 13항에 있어서,
    상기 구동 회로가 비디오 신호를 화소의 열(列) 단위로 선택적으로 화소에 전송하기 위한 스위치 회로의 기능을 수행하는 표시 장치.
  16. 제 10항에 있어서,
    상기 화소부가 전광 소자(electroluminescent device)로 이루어지는 표시 장치.
KR1019990032104A 1998-08-06 1999-08-05 액정 표시 장치, 트랜지스터, 및 표시 장치 KR100634271B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-222552 1998-08-06
JP22255298A JP2000056330A (ja) 1998-08-06 1998-08-06 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20000017104A true KR20000017104A (ko) 2000-03-25
KR100634271B1 KR100634271B1 (ko) 2006-10-13

Family

ID=16784245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990032104A KR100634271B1 (ko) 1998-08-06 1999-08-05 액정 표시 장치, 트랜지스터, 및 표시 장치

Country Status (3)

Country Link
US (1) US6329673B1 (ko)
JP (1) JP2000056330A (ko)
KR (1) KR100634271B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934842B1 (ko) * 2003-05-15 2009-12-31 엘지디스플레이 주식회사 유기전계발광표시소자

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005309048A (ja) * 2004-04-21 2005-11-04 Sony Corp 表示装置
KR101127219B1 (ko) 2005-10-20 2012-03-29 엘지디스플레이 주식회사 액정표시장치용 게이트 구동회로 및 이를 이용한액정표시장치
KR102204674B1 (ko) * 2014-04-03 2021-01-20 삼성디스플레이 주식회사 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH0798460A (ja) * 1992-10-21 1995-04-11 Seiko Instr Inc 半導体装置及び光弁装置
JP2586785B2 (ja) * 1993-02-01 1997-03-05 日本電気株式会社 信号レベル変換回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934842B1 (ko) * 2003-05-15 2009-12-31 엘지디스플레이 주식회사 유기전계발광표시소자

Also Published As

Publication number Publication date
JP2000056330A (ja) 2000-02-25
US6329673B1 (en) 2001-12-11
KR100634271B1 (ko) 2006-10-13

Similar Documents

Publication Publication Date Title
KR100303899B1 (ko) 매트릭스형 액정 디스플레이 장치
US4532506A (en) Matrix display and driving method therefor
US7872629B2 (en) Shift register circuit and display apparatus using the same
KR100443219B1 (ko) 액티브 매트릭스 장치 및 디스플레이 장치
KR100370332B1 (ko) 주사선 구동 회로를 갖는 평면 표시 장치, 및 그 구동 방법
US6873378B2 (en) Liquid crystal display panel
KR20050033797A (ko) 액정표시장치, 전원회로 및 액정표시장치의 제어방법
KR970066646A (ko) 액티브 매트릭스 액정 표시 장치
US6731260B2 (en) Display device
KR20080065458A (ko) 디스플레이장치, 그 제어방법 및 표시패널용 구동소자
JP4612153B2 (ja) 平面表示装置
KR100634271B1 (ko) 액정 표시 장치, 트랜지스터, 및 표시 장치
US6803895B2 (en) Active matrix display device
JPH0695073A (ja) 液晶表示装置
JPH0126077B2 (ko)
JP3107312B2 (ja) アクティブマトリクス表示装置
KR20020045539A (ko) 액티브 매트릭스형 표시 장치
JP2005136017A (ja) 表示装置
JPH0451835B2 (ko)
US20070171178A1 (en) Active matrix display device
JPH0818062A (ja) スイッチング回路及びこの回路を有する表示装置
JPH05289107A (ja) アクティブマトリックス液晶表示装置
US7265582B2 (en) Level shifter
JP3343098B2 (ja) アクティブマトリクス表示装置
KR19980068141A (ko) 액정표시 소자의 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee